DE102019213253A1

DE102019213253A1 - On-chip-kalibrierungsschaltung und verfahren mit halbschritt-auf-lösung

Info

Publication number: DE102019213253A1
Application number: DE102019213253.7A
Authority: DE
Inventors: Eric Hunt-Schroeder; John A. Fifield
Original assignee: GlobalFoundries Inc
Current assignee: GlobalFoundries US Inc
Priority date: 2018-09-06
Filing date: 2019-09-03
Publication date: 2020-03-12
Also published as: CN110880933A; TWI692944B; TW202011699A; CN110880933B; US10382049B1

Abstract

Es werden eine Kalibrierungsschaltung und ein Kalibrierungsverfahren offenbart. Die Schaltung umfasst: einen DAC, der einen analogen Parameter ausgibt und eine Ausga beparametereinstellungsschaltung aufweist; einen Komparator, der einen Referenzparameter und den analogen Parameter empfängt; und eine Steuerschaltung (mit Auswahllogik), die mit dem Komparator und dem DAC in einer Rückkopplungsschleife verbunden ist. In einem Kalibrierungsmodus wird die Größe des analogen Parameters um einen halben DAC-Schritt in eine Richtung eingestellt und die Rückkopplungsschleife wird verwendet, um einen binären Suchkalibrierungsprozess durchzuführen. In einem Betriebsmodus wird die Größe des analogen Parameters um einen halben DAC-Schritt in die entgegengesetzte Richtung eingestellt. Die Auswahllogik wählt den durch den Kalibrierungsprozess identifizierten DAC-Schritt oder den nächsthöheren DAC-Schritt als letzten DAC-Schritt aus. Die Steuerschaltung gibt einen endgültigen DAC-Code aus, der dem endgültigen DAC-Schritt entspricht, und der DAC erzeugt darauf basierend einen kalibrierten Parameter.

Description

HINTERGRUND
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf die Parameterkalibrierung auf einem Chip und insbesondere eine Schaltung und ein Verfahren zur Kalibrierung auf einem Chip mit verbesserter Auflösung.
Beschreibung des Stands der Technik
Integrierte Schaltungen (ICs) erfordern häufig die Verwendung eines Referenzparameters, der intern von einer On-Chip-Referenzschaltung erzeugt wird (z. B. eine Referenzspannung, die intern von einer Bandlückenspannungsreferenzschaltung erzeugt wird, einen Referenzstrom, der von einer Stromreferenzschaltung erzeugt wird, usw.). Konstruktionsbedingt kann dieser Referenzparameter für ein optimales IC-Leistungsvermögen auf einen bestimmten Wert eingestellt werden. Aufgrund von Prozessvariationen, temperaturbedingten Variationen, altersbedingten Variationen usw. können jedoch von Chip zu Chip Schwankungen in diesem Referenzparameter auftreten. Diese Schwankungen des Referenzparameters von Chip zu Chip können bei der Skalierung von Vorrichtungen (z.B. zum 14nm-Technologieknoten, 7nm-Technologieknoten und darüber hinaus) relativ groß sein. Beispielsweise können Schwankungen von Chip zu Chip in einer Referenzspannung so hoch wie 100 Millivolt (mV) oder sogar größer sein. Daher ist häufig eine Kalibrierung des Referenzparameters erforderlich. Eine Kalibrierung bezieht sich auf einen Vorgang, in dem ein Referenzparameters eingestellt wird, so dass der resultierende kalibrierte Parameter in einen akzeptablen Bereich fällt. Gegenwärtig verwendete Kalibrierungstechniken können jedoch zeitaufwendig und dadurch kostspielig sein. Entwickler verwenden häufig ein programmierbares Widerstandsarray für mindestens einen der Widerstände in der Bandlückenspannungsreferenzschaltung, um beispielsweise Schwankungen einer Referenzspannung von Chip zu Chip zu kompensieren. In diesem Fall wird eine Referenzspannung am Ausgang der Bandlückenspannungsreferenzschaltung gemessen und abhängig von dem Wert dieser Referenzspannung können einer oder mehrere der programmierbaren Widerstände programmiert werden, um den Wert der Referenzspannung am Ausgang einzustellen so dass die resultierende kalibrierte Spannung in einen akzeptablen Spannungsbereich fällt. Das Messen der Referenzspannung und das Programmieren von Widerständen zum Erzeugen einer kalibrierten Spannung kann zeitaufwendig und damit kostspielig sein, wenn die Auflösung erhöht wird (mehr Bits). In letzter Zeit wurden Selbstkalibrierungsschaltungen entwickelt, um die Kalibrierungszeit zu verkürzen. Bei solchen Selbstkalibrierungsschaltungen ist jedoch im Allgemeinen ein erheblicher Kompromiss zwischen den Schaltungsmerkmalen, die eine schnelle Kalibrierung ermöglichen, und den Schaltungsmerkmalen einzugehen, die eine hochauflösende Kalibrierung ermöglichen.
ZUSAMMENFASSUNG
Angesichts des Obigen werden hierin Ausführungsformen einer On-Chip-Kalibrierungsschaltung beschrieben, die konfiguriert ist, um einen binären Suchkalibrierungsprozess in Bezug auf einen Referenzparameter durchzuführen und auch eine zusätzliche Kalibrierungsauflösung bereitzustellen (z. B. einen zusätzlichen halben DAC-Schritt in einer Auflösung) unter Verwendung einer Nachkalibrierungsverarbeitung. Durch die Verwendung der Nachkalibrierungsverarbeitung kann eine verbesserte Auflösung in der Kalibrierung erreicht werden, ohne die Kalibrierungszeit entsprechend zu verlängern. Hierin werden auch Ausführungsformen eines entsprechenden Kalibrierungsverfahrens beschrieben.
Genauer werden hier Ausführungsformen einer On-Chip-Kalibrierungsschaltung zur Kalibrierung eines Referenzparameters offenbart. Diese Kalibrierungsschaltung kann umfassen: einen N-Bit-Digital-Analog-Wandler (DAC), der einen analogen Parameter ausgibt und der eine Ausgabeparametereinstellschaltung umfasst; einen Komparator, der einen Referenzparameter und den analogen Parameter empfängt; und eine Steuerschaltung, die mit dem Komparator und dem DAC in einer Rückkopplungsschleife funktionsfähig verbunden ist. Die Kalibrierungsschaltung umfasst auch eine DAC-Schrittauswahllogik, die entweder in die Steuerschaltung eingebaut ist oder mit dieser in Verbindung steht.
Die Kalibrierungsschaltung kann wahlweise entweder in einem Kalibrierungsmodus oder einem Betriebsmodus betrieben werden. Im Kalibrierungsmodus stellt die Ausgangsparametereinstellungsschaltung die Größe des analogen Parameters automatisch um ungefähr einen halben DAC-Schritt (d.h. die Hälfte des LSB (least significant bit) -DAC-Schritts) in einer ersten Richtung ein (erhöht z. B. automatisch die Größe des analogen Parameters um einen halben DAC-Schritt). Zusätzlich verwendet die Steuerschaltung die Rückkopplungsschleife, um einen Kalibrierungsprozess zur Identifizierung eines vorläufigen DAC-Schritts durchzuführen. Während des Betriebsmodus stellt die Ausgangsparametereinstellungsschaltung die Größe des analogen Parameters automatisch um einen halben DAC-Schritt in einer zur ersten Richtung entgegengesetzten zweiten Richtung ein (verringert z. B. die Größe des analogen Parameters automatisch um einen halben DAC-Schritt). Zusätzlich wählt die DAC-Schrittauswahllogik entweder den vorläufigen DAC-Schritt, der zuvor während des Kalibrieru ngsprozesses identifiziert wurde, oder einen benachbarten DAC-Schritt (z. B. einen nächsthöheren DAC-Schritt) als den letzten DAC-Schritt für die betriebliche Verwendung nach der Kalibrierung aus. Dann gibt die Steuerschaltung einen endgültigen DAC-Code aus, der dem endgültigen DAC-Schritt entspricht, und der DAC erzeugt einen kalibrierten Parameter in Antwort auf den endgültigen DAC-Code. Der endgültige DAC-Schritt, der von der DAC-Schrittauswahllogik ausgewählt wird, ist der DAC-Schritt, der statistisch am wahrscheinlichsten zu einem kalibrierten Parameter führt, dessen Wert einer Zielspannung angesichts der Abnahme um einen halben DAC-Schritt in der Größe der analogen Spannung im Betriebsmodus am nächsten kommt.
Eine besondere Ausführungsform der Kalibrierungsschaltung kann zur Spannungskalibrierung eingesetzt werden. Insbesondere kann diese Kalibrierungsschaltung einen N-Bit-Digital-Analog-Wandler (DAC), der eine analoge Spannung ausgibt und der eine Ausgangsspannungseinstellungsschaltung aufweist; einen Spannungskomparator, der eine Referenzspannung und die analoge Spannung empfängt; und eine Steuerschaltung umfassen, die betriebsmäßig mit dem Spannungskomparator und dem DAC in einer Rückkopplungsschleife verbunden ist. Die Kalibrierungsschaltung kann auch eine DAC-Schrittauswahllogik umfassen, die entweder in die Steuerschaltung integriert ist oder mit dieser kommuniziert.
Diese Kalibrierungsschaltung kann wahlweise in einem Kalibrierungsmodus oder einem Betriebsmodus betrieben werden. Im Kalibrierungsmodus erhöht die Ausgangsspannungseinstellungsschaltung automatisch die Größe der analogen Spannung um ungefähr einen halben DAC-Schritt (d. h. die Hälfte des DAC-Schritts des Bits mit niedrigstem Stellenwert (LSB)). Die Steuerschaltung verwendet dann die Rückkopplungsschleife, um einen binären Suchkalibrierungsprozess zur Identifizierung eines vorläufigen DAC-Schritts durchzuführen. Im Betriebsmodus verringert die Ausgangsspannungseinstellungsschaltung automatisch die Größe der analogen Spannung um ungefähr einen halben DAC-Schritt. Zusätzlich wählt die DAC-Schrittauswahllogik entweder den vorläufigen DAC-Schritt, der zuvor während des Kalibrierungsprozesses identifiziert wurde, oder einen nächsthöheren DAC-Schritt als den endgültigen DAC-Schritt zur Verwendung im Betrieb nach der Kalibrierung aus. Dann gibt die Steuerschaltung einen endgültigen DAC-Code aus, der dem endgültigen DAC-Schritt entspricht, und der DAC erzeugt eine kalibrierte Spannung in Antwort auf den endgültigen DAC-Code. Der letzte DAC-Schritt, der von der DAC-Schrittauswahllogik ausgewählt wird, ist der DAC-Schritt, der statistisch am wahrscheinlichsten zu einer kalibrierten Spannung führt, deren Wert einer Zielspannung angesichts der Abnahme um einen halben DAC-Schritt in der Größe der analogen Spannung im Betriebsmodus am nächsten kommt.
Hierin sind auch Ausführungsformen eines entsprechenden Kalibrierungsverfahrens beschrieben ist. Das Verfahren kann ein Bereitstellen einer Kalibrierungsschaltung umfassen, wie oben beschrieben ist. Das heißt, die bereitgestellte Kalibrierungsschaltung kann umfassen: einen N-Bit-Digital-Analog-Wandler (DAC), der einen analogen Parameter ausgibt und der eine Ausgabeparametereinstellungsschaltung aufweist; einen Komparator, der einen Referenzparameter und den analogen Parameter empfängt; und eine Steuerschaltung, die mit dem Komparator und dem DAC in einer Rückkopplungsschleife funktionsfähig verbunden ist. Die Kalibrierungsschaltung umfasst auch eine DAC-Schrittauswahllogik, die entweder in die Steuerschaltung eingebaut ist oder mit dieser in Verbindung steht.
Das Verfahren kann ferner ein selektives Betreiben der Kalibrierungsschaltung entweder in einem Kalibrierungsmodus oder einem Betriebsmodus umfassen. Das Betreiben der Kalibrierungsschaltung im Kalibrierungsmodus umfasst ein automatisches Einstellen einer Größe des analogen Parameters durch die Ausgangsparametereinstellungsschaltung um ungefähr einen halben DAC-Schritt (d. h. die Hälfte des LSB (least significant bit) -DAC-Schrittes) in einer ersten Richtung (z. B. ein automatisches Erhöhen des analogen Parameters um einen halben DAC-Schritt). Das Betreiben der Kalibrierungsschaltung im Kalibrierungsmodus umfasst ferner ein Verwenden der Rückkopplungsschleife durch die Steuerschaltung, um einen binären Suchkalibrierungsprozess zur Identifizierung eines vorläufigen DAC-Schritts durchzuführen. Das Betreiben der Kalibrierungsschaltung in dem Betriebsmodus umfasst ein automatisches Einstellen der Größe des analogen Parameters durch die Ausgabeparametereinstellungsschaltung um ungefähr einen halben DAC-Schritt in einer zur ersten Richtung entgegengesetzten zweiten Richtung (z. B. ein automatisches Verringern der Größe des analogen Parameters um einen halben DAC-Schritt). Das Betreiben der Kalibrierungsschaltung im Betriebsmodus umfasst auch ein Auswählen von entweder dem vorläufigen DAC-Schritt oder einem benachbarten DAC-Schritt (z. B. des nächsthöheren DAC-Schritts) durch die DAC-Schrittauswahllogik als letzten DAC-Schritt zur Verwendung im Betrieb nach der Kalibrierung; ein Ausgeben eines endgültigen DAC-Codes, der dem endgültigen DAC-Schritt entspricht, durch die Steuerschaltung; und ein Erzeugen eines kalibrierten Parameters durch den DAC als Reaktion auf den endgültigen DAC-Code. Der letzte DAC-Schritt, der von der DAC-Schrittauswahllogik ausgewählt wird, ist der DAC-Schritt, der statistisch gesehen am wahrscheinlichsten zu einem kalibrierten Parameter führt, dessen Wert einer Zielspannung angesichts der Abnahme in der Größe der analogen Spannung um einen halben DAC-Schritt im Betriebsmodus am nächsten kommt.
Es ist zu beachten, dass in den oben beschriebenen Ausführungsformen d er Kalibrierungsschaltung und des Verfahrens, wenn die Kalibrierungsschaltung im Kalibrierungsmodus betrieben wird und die Größe des vom DAC ausgegebenen analogen Parameters (z. B. der analogen Spannung) um ungefähr einen halben DAC-Schritt eingestellt wird, der DAC idealerweise um das Ziel zentriert würde, so dass der binäre Suchkalibrierungsprozess idealerweise auf den Mittelpunkt kalibriert würde. Das heißt, da der Kalibrierungsmodus die zu kalibrierende Spannung um einen halben DAC-Schritt bewegt, sollte der mittlere DAC-Schritt (d. h. die Mittelpunktspannung) auf die Referenzspannung zentriert werden, um mit dem höchsten Genauigkeitsgrad zu kalibrieren.
Figurenliste
Die vorliegende Erfindung geht aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnungen verständlicher hervor, die nicht notwendigerweise maßstabsgetreu gezeichnet sind und in denen:

1 ein schematisches Diagramm ist, das eine On-Chip-Kalibrierungsschaltung darstellt;
2 ein schematisches Diagramm ist, das eine Ausführungsform einer On-Chip-Kalibrierungsschaltung zur Spannungskalibrierung darstellt;
3A und 3B entsprechend ein Diagramm und eine Tabelle darstellen, die die Schritte eines 4-Bit-Digital-Analog-Wandlers (DAC) darstellen;
4 ein schematisches Diagramm ist, das einen beispielhaften 4-Bit-DAC darstellt, der in die On-Chip-Kalibrierungsschaltung von 2 eingebaut werden kann;
5 ein Graph ist, der einen linearen Suchbaum und einen binären Suchbaum für einen 4-Bit-DAC darstellt;
6 ein Graph ist, der einen beispielhaften binären Suchbaum und Algorithmus darstellt, der von einem 4-Bit-DAC verwendet werden kann, der in die Kalibrierungsschaltung von 2 eingebaut ist und im Kalibrierungsmodus arbeitet;
7 ein Graph ist, der den Spannungsabfall darstellt, der dem 4-Bit-DAC zugeordnet ist, der in die Kalibrierungsschaltung von 2 eingebaut ist und im Kalibrierungsmodus arbeitet;
8 ein Flussdiagramm ist, das ein On-Chip-Kalibrierungsverfahren darstellt; und
9 ein Flussdiagramm ist, das eine Ausführungsform eines On-Chip-Kalibrierungsverfahrens zur Spannungskalibrierung darstellt.

Detaillierte Beschreibung
Integrierte Schaltungen (ICs) erfordern, wie oben erwähnt, häufig die Verwendung eines Referenzparameters, der von einer On-Chip-Referenzschaltung intern erzeugt wird (z. B. eine Referenzspannung, die von einer Bandlückenspannungsreferenzschaltung intern erzeugt wird, einen Referenzstrom, der durch eine Stromreferenzschaltung erzeugt wird, usw.). Konstruktionsbedingt kann dieser Referenzparameter auf einen bestimmten Wert eingestellt werden, um ein optimales IC-Leistungsvermögen zu erzielen. Schwankungen von Chip zu Chip in diesem Referenzparameter können jedoch aufgrund von Prozessschwankungen, temperaturbedingten Variationen, altersbedingten Variationen usw. auftreten. Bei der Skalierung von Vorrichtungsgrößen (z. B. zum 14nm-Technologieknoten, zum 7nm-Technologieknoten, und darüber hinaus) können diese Schwankungen des Referenzparameters von Chip zu Chip relativ groß sein. Beispielsweise können Schwankungen von Chip zu Chip in einer Referenzspannung so hoch wie 100 mV oder sogar größer sein. Daher ist häufig eine Kalibrierung des Referenzparameters erforderlich. Eine Kalibrierung bezieht sich auf einen Vorgang zum Einstellen eines Referenzparameters, so dass der resultierende kalibrierte Parameter in einen akzeptablen Bereich und insbesondere in einen akzeptablen Abstand von einem Ziel fällt. Gegenwärtig verwendete Kalibrierungstechniken können jedoch zeitaufwendig und dadurch kostspielig sein. Um beispielsweise Schwankungen einer Referenzspannung von Chip zu Chip zu kompensieren, verwenden Entwickler häufig ein programmierbares Widerstandsarray für mindestens einen der Widerstände in der Bandlückenspannungsreferenzschaltung. In diesem Fall wird eine Referenzspannung am Ausgang der Bandabstandsspannungsreferenzschaltung gemessen und abhängig von dem Wert dieser Referenzspannung können einer oder mehrere der programmierbaren Widerstände programmiert werden, um den Wert der Referenzspannung am Ausgang einzustellen so dass die resultierende kalibrierte Spannung näher an der Zielspannung für diese Referenzspannung liegt. Das Messen der Referenzspannung und das Programmieren von Widerständen zur Erzeugung einer kalibrierten Spannung, die näher an der Zielspannung liegt, kann zeitaufwendig und damit kostspielig sein, wenn die Auflösung erhöht wird (mehr Bits). In letzter Zeit wurden Selbstkalibrierungsschaltungen entwickelt, um die Kalibrierungszeit zu verkürzen. Bei solchen Selbstkalibrierungsschaltungen besteht jedoch im Allgemeinen ein erheblicher Kompromiss zwischen den Schaltungsmerkmalen, die eine schnelle Kalibrierung ermöglichen, und den Schaltungsmerkmalen, die eine hoch auflösende Kalibrierung ermöglichen.
Unter Bezugnahme auf 1 werden hier allgemein Ausführungsformen einer chipinternen Kalibrierungsschaltung 100 zum Kalibrieren eines Referenzparameters 101 offenbart, der beispielsweise durch eine chipinterne Referenzschaltung (nicht gezeigt) erzeugt wird, so dass der resultierende kalibrierte Parameter an einem Ausgangsknoten 105 innerhalb eines halben Schritts eines Digital-Analog-Wandlers (DAC) von einem Zielwert für den Referenzparameter liegt. Der Referenzparameter 101 könnte ein beliebiger Referenzparameter sein (z. B. Spannung, Strom, Temperatur, Druck, Frequenz, Taktung usw.), der von einer geeigneten Referenzschaltung erzeugt wird.
In jeder der Ausführungsformen kann die Kalibrierungsschaltung 100 einen Digital-Analog-Wandler (DAC) 130, der einen analogen Parameter 102 ausgibt und der eine Ausgangsparametereinstellungsschaltung 135 aufweist; einen Komparator 110, der den Referenzparameter 101 und den analogen Parameter 102 empfängt; und eine Steuerschaltung 120 umfassen, die betriebsmäßig mit dem DAC 130 und dem Komparator 110 in einer Rückkopplungsschleife 140 verbunden ist. Die Kalibrierungsschaltung 100 kann auch eine DAC-Schrittauswahllogik 150 umfassen, die entweder in die Steuerschaltung 120 (wie dargestellt) eingebaut ist oder mit der Steuerschaltung 120 in Verbindung steht.
Diese Kalibrierungsschaltung 100 kann wahlweise entweder in einem Kalibrierungsmodus oder einem Betriebsmodus betrieben werden.
In dem Kalibrierungsmodus kann die Ausgabeparametereinstellungsschaltung 135 des DAC 130 durch die Steuerschaltung 120 selektiv aktiviert werden, um die Größe des vom DAC 130 ausgegebenen analogen Parameters 102 um ungefähr (und idealerweise genau) einen halben DAC-Schritt (d. h. die Hälfte des DAC-Schritts für das Bit mit Stellwert (LSB)) in einer ersten Richtung automatisch einzustellen. Beispielsweise kann in der in den Figuren beschriebenen und dargestellten Ausführungsform die Größe des analogen Parameters 102 im Kalibrierungsmodus automatisch um ungefähr (und idealerweise genau) einen halben DAC-Schritt erhöht werden. Alternativ könnte die Größe des analogen Parameters 102 im Kalibrierungsmodus automatisch um ungefähr (und idealerweise genau) einen halben DAC-Schritt verringert werden.
Die Steuerschaltung 120 kann dann die Rückkopplungsschleife 140 verwenden, um einen Kalibrierungsprozess zur Bestimmung davon durchzuführen, ob der zu kalibrierende Parameter (insbesondere derart einzustellende, um den Referenzparameter eng wieder zu spiegeln) innerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 100 liegt, und um weiterhin einen vorläufigen DAC-Schritt, der dem Ziel am nächsten liegt (insbeso ndere dem Referenzparameter 101) angesichts der DAC-Halb-Schritt-Einstellung (beispielsweise Erhöhung) in dem analogen Parameter 102 während des Kalibrierungsmodus zu identifizieren. Dieser Kalibrierungsprozess kann zum Beispiel ein binärer Suchkalibrierungsprozess sein, in dem der Referenzparameter 101 vom Komparator 110 mit einer Reihe von analogen Parametern verglichen wird, die vom DAC 130 in Reaktion auf eine Reihe von verschiedenen Kalibrierungs-DAC-Codes ausgegeben werden. Basierend auf den Ergebnissen dieser Vergleiche kann die Steuerschaltung 120 bestimmen, ob der zu kalibrierende Parameter innerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 100 liegt, und kann, falls dies der Fall ist, einen vorläufigen DAC-Schritt identifizieren. Ein vom DAC 130 im Kalibrierungsmodus unter Verwendung eines DAC-Codes, der diesem vorläufigen DAC-Schritt entspricht, erzeugter analoger Parameter 102 fällt in einen einzelnen DAC-Schritt des Ziels (d. h. des Werts des Referenzparameters 101). Insbesondere stellt der binäre Suchkalibrierungsprozess, der im Kalibrierungsmodus durchgeführt wird, eine Kalibrierungsauflösung eines DAC-Schritts bereit.
Die hierin offenbarten Ausführungsformen umfassen ferner eine Nachkalibrierungsverarbeitung, um die Kalibrierungsauflösung zu verbessern und insbesondere eine Kalibrierungsauflösung von 1/2 DAC-Schritt (d. h. die Hälfte des DAC-Schrittes des Bits mit niedrigstem Stellenwert) bereitzustellen. Insbesondere kann die Ausgangsparametereinstellungsschaltung 135 des DAC 130 im Betriebsmodus durch die Steuerschaltung 120 selektiv deaktiviert werden, um die Größe des vom DAC 130 ausgegebenen analogen Parameters 102 um ungefähr (und idealerweise genau) einen halben DAC-Schritt in einer zweiten Richtung einzustellen, die der ersten Richtung entgegengesetzt ist.
Beispielsweise kann in der in den Figuren beschriebenen und dargestellten Ausführungsform die Größe des analogen Parameters 102 im Betriebsmodus automatisch um ungefähr (und idealerweise genau) einen halben DAC-Schritt verringert werden. Wenn alternativ die Größe des analogen Parameters 102 im Kalibrierungsmodus automatisch um einen halben DAC-Schritt verringert wird, könnte sie im Betriebsmodus automatisch um einen halben DAC-Schritt erhöht werden.
Angesichts der Deaktivierung der Ausgangsparametereinstellungsschaltung 135 kann die DAC-Schrittauswahllogik 150 entweder den vorläufigen DAC-Schritt auswählen, der zuvor während des Kalibrierungsprozesses identifiziert wurde, oder einen benachbarten DAC-Schritt als den letzten DAC-Schritt für die Verwendung im Betrieb nach der Kalibrierung. Es versteht sich, dass die DAC-Schrittauswahllogik 150 entweder den vorläufigen DAC-Schritt oder den nächst höheren DAC-Schritt als den endgültigen DAC-Schritt zur Verwendung im Betrieb nach der Kalibrierung auswählt, wenn die Größe des analogen Parameters im Kalibrierungsmodus um einen halben DAC-Schritt erhöht und im Betriebsmodus um einen halben DAC-Schritt verringert wird. Das heißt, in dem Wissen, dass in Reaktion auf den vorläufigen DAC-Code der vom DAC 130 ausgegebene analoge Parameter 102 (und dadurch der kalibrierte Parameter am Ausgangsknoten 105 der Kalibrierungsschaltung 100) im Betriebsmodus gegenüber dem aus dem Kalibrierungsmodus um einen halben DAC-Schritt niedriger sein wird, wird festgestellt, ob der letzte DAC-Schritt der vorläufige DAC-Schritt ist, der während des Kalibrierungsprozesses identifiziert wurde, oder den nächsthöheren DAC-Schritt darstellt. Es versteht sich jedoch, dass, wenn die Größe des analogen Parameters im Kalibrierungsmodus um einen halben DAC-Schritt verringert und im Betriebsmodus um einen halben DAC-Schritt erhöht wird, die DAC-Schrittauswahllogik 150 entweder den vorläufigen DAC-Schritt oder den nächstniedrigeren DAC-Schritt als letzten DAC-Schritt für die Verwendung nach der Kalibrierung auswählt.
In jedem Fall gibt die Steuerschaltung 120 dann einen endgültigen DAC-Code 114 aus, der dem endgültigen DAC-Schritt entspricht, und in Antwort auf den endgültigen DAC-Code 114 erzeugt der DAC 130 einen endgültigen analogen Parameter und insbesondere einen kalibrierten Parameter. Es ist anzumerken, dass der letzte DAC-Schritt, der durch die DAC-Schrittauswahllogik 150 ausgewählt wird, der DAC-Schritt ist, der statistisch am wahrscheinlichsten zu einem letzten analogen Parameter (d. h. einem kalibrierten Parameter) am Ausgangsknoten 105 führt, dessen Wert dem Ziel am nächsten kommt, in dem Wissen, dass der endgültige DAC-Code 114 während des Betriebsmodus einen endgültigen analogen Parameter erzeugt, der um einen halben DAC-Schritt angepasst wird (z. B. einen halben DAC-Schritt niedriger als das, was unter Verwendung desselben DAC-Codes im Kalibrierungsmodus erreicht worden wäre).
Der Referenzparameter 101 kann beispielsweise eine bekannte feste Referenzspannung sein. Eine solche Referenzspannung kann beispielsweise von einer Bandlückenspannungsreferenzschaltung oder von einem Widerstandsteilernetz aus einer bekannten Versorgungsspannung erzeugt werden. Alternativ könnte der Referenzparameter 101 ein beliebiger bekannter fester Referenzparameter sein (z. B. ein bekannter fester Strom, eine bekannte feste Temperatur, ein bekannter fester Druck, eine bekannte feste Frequenz, eine bekannte feste Taktung usw.), der von einer geeigneten Referenzschaltung erzeugt wird.
Zur Veranschaulichung wird eine Spannungskalibrierungsschaltung 200, die speziell zum Kalibrieren einer von einem Digital-Analog-Wandler (DAC) 230 ausgegebenen Spannung konfiguriert ist, nachstehend ausführlicher beschrieben und in 2 dargestellt. Zur Veranschaulichung stellt diese besondere Ausführungsform einer Spannungskalibrierung sschaltung im Kalibrierungsmodus eine Zunahme in der Spannung um einen halben DAC-Schritt und im Betriebsmodus eine Abnahme in der Spannung um einen halben DAC-Schritt bereit. Es versteht sich jedoch, dass auch Ausführungsformen einer Spannungskalibrierungsschaltung antizipiert werden, die im Kalibrierungsmodus eine Abnahme in der Spannung um einen halben DAC-Schritt und im Betriebsmodus eine Zunahme in der Spannung um einen halben DAC-Schritt vorsehen.
In jedem Fall kann diese Kalibrierungsschaltung 200 einen Digital-Analog-Wandler (DAC) 230 umfassen, der eine analoge Spannung 202 ausgibt und eine Ausgangsspannungseinstellungsschaltung 235 aufweist. Die Kalibrierungsschaltung 200 kann ferner einen Spannungskomparator 210 umfassen, der eine bekannte feste Referenzspannung 201 (z. B. 600 mV) und die analoge Spannung 202 empfängt. Die Kalibrierungsschaltung 200 kann ferner eine Steuerschaltung 220 umfassen, die z. B. einen Tester 225 (z. B. eine eingebaute Selbsttestmaschine mit Teststiften), einen binären Addierer/Subtrahierer 221 und ein Schieberegister 222 umfasst, das sowohl mit dem Tester als auch dem binären Addierer/Subtrahierer 221 in Verbindung steht und funktionsfähig mit dem Spannungskomparator 210 in einer Rückkopplungsschleife 240 verbunden ist. Die Kalibrierungsschaltung 200 kann auch eine DAC-Schrittauswahllogik 250 umfassen, die entweder in die Steuerschaltung 220 (wie dargestellt) eingebaut ist oder mit dieser in Verbindung steht.
Im Kalibrierungsmodus kann die Ausgangsspannungseinstellungsschaltung 235 des DAC 230 durch die Steuerschaltung 220 selektiv aktiviert werden, um die Größe der vom DAC 230 ausgegebenen analogen Spannung 202 automatisch um ungefähr (und idealerweise um genau) einen halben DAC-Schritt (d. h. die Hälfte des DAC-Schritts mit dem Bit mit niedrigstem Stellenwert (LSB)). Die Steuerschaltung 220 kann dann die Rückkopplungsschleife 240 verwenden, um einen Kalibrierungsprozess und insbesondere einen binären Suchkalibrierungsprozess durchzuführen, um zu bestimmen, ob die zu kalibrierende Spannung innerhalb eines Kalibrierungsbereichs der Kalibrierungsschaltung 200 liegt, und um ferner einen vorläufigen DAC-Schritt zu identifizieren, der dem Ziel (d. h. der Referenzspannung 201) angesichts der Zunahme der analogen Spannung 202 im Kalibrierungsmodus um einen ½ DAC-Schritt am nächsten ist. In diesem binären Suchkalibrierungsprozesses wird die Referenzspannung 201 (z. B. 600 mV) vom Komparator 210 mit einer Reihe von analogen Spannungen 202 verglichen, die vom DAC 230 in Reaktion auf eine Reihe von unterschiedlichen Kalibrierungs-DAC-Codes 204 von der Steuerschaltung 220 ausgegeben werden. Basierend auf den Ergebnissen dieser Vergleiche kann die Steuerschaltung 220 bestimmen, ob die zu kalibrierende Spannung innerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 200 liegt, und kann, falls dies der Fall ist, den vorläufigen DAC-Schritt weiter identifizieren. Eine vom DAC 230 im Kalibrierungsmodus unter Verwendung eines DAC-Codes, der diesem vorläufigen DAC-Schritt entspricht, erzeugte analoge Spannung 202 fällt in einen einzelnen DAC-Schritt des Ziels (d. h. der Referenzspannung 201). Das heißt, der binäre Suchkalibrierungsprozess, der im Kalibrierungsmodus durchgeführt wird, liefert eine Kalibrierungsauflösung von einem DAC-Schritt.
Die hierin offenbarten Ausführungsformen umfassen ferner eine Nachkalibrierungsverarbeitung, um die Kalibrierungsauflösung zu verbessern und um insbesondere eine Kalibrierungsauflösung von einem halben DAC-Schritt bereitzustellen. Insbesondere kann die Ausgangsspannungseinstellungsschaltung 235 des DAC 230 im Betriebsmodus durch die Steuerschaltung 220 selektiv deaktiviert werden, um die Größe der von dem DAC 230 ausgegebenen analogen Spannung 202 um ungefähr (und idealerweise genau) einen halben DAC-Schritt (d. h. die Hälfte DAC-Schritts mit Bit mit niedrigstem Stellenwert (LSB)) automatisch zu verringern. In Anbetracht der Deaktivierung der Ausgangsspannungseinstellschaltung 235 wählt die DAC-Schrittauswahllogik 250 entweder den vorläufigen DAC-Schritt, der zuvor im Kalibrierungsprozess identifiziert wurde, oder den nächsthöheren DAC-Schritt als den letzten DAC-Schritt für die betriebliche Verwendung nach der Kalibrierung aus. Das heißt, zu wissen, dass in Reaktion auf den vorläufigen DAC-Code die vom DAC 230 ausgegebene analoge Spannung 202 (und damit die kalibrierte Spannung am Ausgangsknoten 205 der Kalibrierungsschaltung 200) im Betriebsmodus um einen halben DAC-Schritt niedriger ist als im Kalibrierungsmodus, erfolgt eine Bestimmung, ob der letzte DAC-Schritt der vorläufige DAC-Schritt sein soll, der im letzten Zyklus des binären Suchkalibrierungsprozesses identifiziert wurde, oder der nächsthöhere DAC-Schritt ist. Dann gibt die Steuerschaltung 220 einen endgültigen DAC-Code 214 aus, der dem endgültigen DAC-Schritt entspricht, und in Antwort auf den endgültigen DAC-Code 204 erzeugt der DAC 230 eine endgültige analoge Spannung und insbesondere eine kalibrierte Spannung (Vo) am Ausgang. Es sei angemerkt, dass der letzte DAC-Schritt, der durch die DAC-Schritt-Auswahllogik 250 ausgewählt wird, der DAC-Schritt ist, der statistisch am wahrscheinlichsten zu einer letzten analogen Spannung (d. h. eine kalibrierte Spannung (Vo) am Ausgangsknoten 205) führt, dessen Wert einer Zielspannung am nächsten kommt, wenn bekannt ist, dass der endgültige DAC-Code 214 im Betriebsmodus eine endgültige analoge Spannung erzeugt, die um einen halben DAC-Schritt niedriger ist als das, was unter Verwendung desselben DAC-Codes im Kalibrierungsmodus erreicht worden wäre.
Insbesondere kann in der Kalibrierungsschaltung 200 die Referenzspannung 201 beispielsweise durch eine On-Chip-Bandlückenreferenzspannungsschaltung oder ein Widerstandsteilernetz aus einer bekannten Versorgungsspannung (nicht gezeigt) erzeugt werden, die optional konfiguriert ist, um mehrere Bandlückenreferenzspannungen mit unterschiedlichen Werten zu erzeugen (z. B. V_REF1-REFN). Derartige Bandlückenreferenzspann ungsschaltungen sind im Stand der Technik gut bekannt und daher wurden die Details in dieser Beschreibung weggelassen, um es dem Leser zu ermöglichen, sich auf die hervorstechenden Aspekte der offenbarten Ausführungsformen zu konzentrieren.
Der DAC 230 kann konfiguriert sein, um eine analoge Spannung 202 an den Komparator 210 auszugeben, und die Größe dieser analogen Spannung 202 kann in Abhängigkeit von dem DAC-Code variieren, der von dem DAC 230 von der Steuerschaltung 220 empfangen wird, und ferner in Abhängigkeit davon, ob die Ausgangsspannungseinstellungsschaltung 235 aktiviert wurde oder nicht. Fachleute werden erkennen, dass die Größe der analogen Spannung von einem DAC im Allgemeinen innerhalb eines vorbestimmten Spannungsbereichs (Vrange) von einer minimalen Spannung (Vmin) bis zu einer maximalen Spannung (Vmax) liegt, wobei der Mittelpunkt das Ziel ist (d. h. die Referenzspannung, zum Beispiel 600 mV), wenn sich die Kalibrierungsschaltung 200 im Kalibrierungsmodus befindet und die Ausgangsspannungseinstellungsschaltung 235 aktiviert ist (wie nachstehend ausführlicher erläutert) und wobei die minimale und maximale Spannung die erwartete maximale Variation der Spannung darstellen. Verschiedene mögliche Größen für die analoge Spannung werden typischerweise auf einheitliche DAC-Stufen (hier auch als DAC-Pegel bezeichnet) über diesem Spannungsbereich eingestellt, wobei jede DAC-Stufe einem anderen DAC-Code entspricht (d. h., wobei jede DAC-Stufe von dem DAC als Antwort auf einen anderen DAC-Code ausgegeben wird).
Fachleute werden erkennen, dass die Anzahl (N) von Bits im DAC-Code die Anzahl von verschiedenen DAC-Schritten definiert, die durch den DAC erreichbar sind. Insbesondere liefert ein N-Bit-DAC-Code 2^(N) DAC-Schritte. So gibt beispielsweise ein 4-Bit-DAC, wie in der Grafik bzw. Tabelle der 3A und 3B dargestellt, 2⁴ (oder 16) DAC-Schritte aus und ist dadurch konfiguriert, um 16 verschiedene analoge Ausgangsspannungen 202 auszugeben, die über einen bestimmten Spannungsbereich (Vrange) gestuft sind (z. B. in Schritten von 5 mV). Um einen der in den 3A - 3B gezeigten Schritte auszuwählen, wäre ein 4-Bit-DAC-Code erforderlich. Acht oder weniger DAC-Schritte würden eine geringere Anzahl von Bits erfordern und mehr als sechzehn DAC-Schritte würden eine größere Anzahl von Bits als vier erfordern. Folglich ist die Größe der Ausgangsspannung eines DAC im DAC-Schritt 1 in Reaktion auf den DAC-Code „0001“ ein vollständiger DAC-Schritt (z. B. 5 mV), der kleiner ist als die Größe der Ausgangsspannung des DAC im DAC-Schritt 2 in Antwort auf den DAC-Code „0010“; die Größe der Ausgangsspannung des DAC bei DAC-Schritt 2 in Antwort auf den DAC-Code „0010“ ist eine vollständiger DAC-Schritt (z. B. 5 mV) kleiner als die Größe der Ausgangsspannung des DAC 130 bei DAC-Schritt 3 in Antwort auf den DAC-Code „0011“; und so weiter.
Vor dem Eintritt in den Kalibrierungsmodus wird die Ausgangsspannungsei nstellungsschaltung 235 nicht aktiviert und Vrange wird auf einige Vmin bis Vmax eingestellt. Wenn die Ausgangsspannungseinstellungsschaltung 235 im Kalibrierungsmodus aktiviert wird, verschiebt sich Vrange um die Hälfte eines DAC-Schritts nach oben und folglich auch die verschiedenen analogen Spannungen an den verschiedenen DAC-Schritten. Beispielsweise kann Vrange 557,5 mV bis 632,5 mV (mit einem Mittelpunkt von 597,5 mV) betragen und die DAC-Schritte können alle 5 mV über Vrange liegen. Wenn die Ausgangsanpassungsschaltung 235 aktiviert ist, kann sich der V-Bereich um 2,5 mV bis 560 mV - 635 mV nach oben verschieben (mit einem Mittelpunkt von 600 mV, was gleich dem Ziel ist) und jeder DAC-Schritt innerhalb dieses V-Bereichs wird ebenfalls nach oben verschoben (z. B. um 2,5 mV oder ½ DAC-Schritt erhöht). Wenn die Ausgangsanpassungsschaltung 235 anschließend im Betriebsmodus deaktiviert wird, kann der Vrange um 2,5 mV nach unten verschoben werden (z. B. geht Vrange auf 557,5 mV - 632,5 mV zurück) und jeder DAC-Schritt innerhalb des Vrange kann auch nach unten verschoben werden (z. B. um 2,5 mV verringert).
4 ist ein schematisches Diagramm, das einen beispielhaften 4-Bit-DAC 230 darstellt, der konfiguriert ist, um unterschiedliche Ausgangsspannungen bei den in den 3A - 3B gezeigten 0-15-DAC-Schritten auszugeben, und ferner konfiguriert ist, so dass die Ausgangsspannungseinstellungsschaltung 235 die Ausgabe des DAC automatisch um ½ DAC-Schritt abhängig vom Modus erhöht oder verringert. Insbesondere umfasst dieser beispielhafte DAC 230 die folgenden Komponenten: vier Schalter 401_0-3 in Form von Paaren von N-Typ-Feldeffekttransistoren (NFET-Paare), die mit einem gewichteten Widerstandsleiternetzwerk (siehe z. B. Widerstände 402_0-3 ) und einer positiven Spannung gekoppelt sind. Die positive Spannung 405 könnte beispielsweise durch eine Bandlückenreferenzspannungsschaltung derart erzeugt werden, dass sie fest und bekannt ist (z. B. auf die gleiche Weise wie die Referenzspannung 201) oder eine intern erzeugte Spannung sein kann, die von Chip zu Chip variiert und demzufolge eine Kalibrierung wie oben beschrieben erfordert. Jeder Schalter 401_0-3 kann ein entsprechendes Bit der Bits aus dem empfangenen DAC-Code empfangen, wobei der Schalter im Falle eines Bitwerts von „1“ einschaltet und den Schalter im Falle eines Bitwerts von „0“ ausschaltet. In Abhängigkeit von dem Wert der verschiedenen Bits vom Bit mit höchstem Stellenwert (MSB) zum Bit mit niedrigstem Stellenwert (LSB) kann die Größe der von dem DAC 230 ausgegebenen analogen Spannung 202 selektiv variiert werden (z. B. um DAC-Schritte von 5 mV über den voller Spannungsbereich).
Die Ausgangsspannungseinstellungsschaltung 235 kann einen Inverter415 umfassen, der das Modusauswahlsignal 236 (CALSTARTP) empfängt (z. B. vom Tester 225). Die Ausgangsanpassungsschaltung 235 kann ferner umfassen: einen zusätzlichen Widerstand 412 in dem Widerstandsleiternetzwerk und einen zusätzlichen Schalter 411, der mit dem zusätzlichen Widerstand 412 gekoppelt ist, mit den Schaltern 401_0-3 in Reihe geschaltet ist und durch ein Ein/Aus-Signal gesteuert wird, das von dem Inverter 415 ausgegeben wird. In dieser Konfiguration aktiviert ein Niedrigmodusauswahlsignal 236 die Ausgangsspannungseinstellungsschaltung 235 (im Betriebsmodus), indem bewirkt wird, dass das Ein/Aus-Signal 414 hoch wird und der zusätzliche Schalter 411 eingeschalten wird, wodurch die analoge Spannung 202 (d. h. die kalibrierte Spannung (Vo) am Ausgangsknoten 205) heruntergezogen wird. Ein Hochmodusauswahlsignal 236 deaktiviert die Ausgangsanpassungsschaltung 235 (im Kalibrierungsmodus), indem bewirkt wird, dass das Ein/Aus-Signal 414 auf niedrig geht und der zusätzliche Schalter 411 ausgeschaltet wird, wodurch die analoge Spannung 202 (d. h. die kalibrierte Spannung (Vo) am Ausgangsknoten 205) heruntergezogen wird. Es ist anzumerken, dass der zusätzliche Widerstand 412 relativ zu den Widerständen 402_0-3 so dimensioniert werden kann, dass, wenn der zusätzliche Schalter 411 ausgeschaltet ist, die kalibrierte Spannung (Vo) am Ausgangsknoten 205 um ungefähr (und idealerweise genau) eine Hälfte eines DAC-Schritts angehoben wird und umgekehrt. Ein Fachmann würde erkennen, dass, wenn ein fester Strom in eine Widerstandsleiter mit Widerständen, die binäre Gewichte eines Widerstands R sind, eingespeist wird, er einen linearen Schritt erzeugt, wenn der DAC von Minimum zu Maximum zunimmt. Wenn beispielsweise der Widerstand 402₃ vom DAC MSB gesteuert und auf den Widerstand R eingestellt wird, sollte der Widerstand 402₂ auf R/2, der Widerstand 402₁ auf R/4 und der LSB-Widerstand 402₀ auf R/8 eingestellt werden. Auf dieser Grundlage sollte der Widerstand 412, der so bemessen ist, dass er einen ½ DAC-Schritt addiert oder subtrahiert, auf R/16 bemessen sein, wobei R den Widerstand darstellt, der dem MSB-DAC-Widerstand 4023 zugeordnet ist.
Die Steuerschaltung 220 verwendet im Kalibrierungsmodus (nachdem die Ausgabeeinstellungsschaltung 235 aktiviert und Vrange nach oben verschoben wurde), wie oben erwähnt, die Rückkopplungsschleife 240, um einen binären Suchkalibrierungsprozess durchzuführen, um zu bestimmen, wenn die zu kalibrierende Spannung innerhalb des Ka librierungsbereichs der Kalibrierungsschaltung 200 liegt und weiter, wenn dies der Fall ist, einen vorläufigen DAC-Schritt zu identifizieren und insbesondere einen bestimmten DAC-Sch ritt (und einen entsprechenden DAC-Code), der vom DAC 230 verwendet werden kann, vorläufig zu identifizieren 230, um eine analoge Spannung 202 zu erzeugen, deren Wert einer Zielspannung am nächsten kommt.
Fachleute werden erkennen, dass ein binärer Suchkalibrierungsprozess die maximal mögliche Anzahl von Zyklen, die erforderlich sein können, um einen optimalen DAC-Schritt zu identifizieren, signifikant reduziert. Insbesondere wird in einem herkömmlichen linearen Suchkalibrierungsprozess die analoge Spannung bei jedem DAC-Schritt nacheinander (z. B. nach oben oder unten) mit der Referenzspannung verglichen, um den DAC-Schritt zu identifizieren, der die der Referenzspannung in der Größe am nächsten liegende Kalibrierungsspannung erzeugt. In diesem Fall ist die maximal mögliche Anzahl von Zyklen (Vergleiche durch einen Komparator) gleich der maximalen Anzahl von DAC-Schritten. Somit können, wie in dem in 5 gezeigten linearen Suchbaum 501 dargestellt ist, 16 Zyklen erforderlich sein, um die Kalibrierung abzuschließen, wenn ein DAC 0-15 DAC-Schritte aufweist. Bei einem binären Suchkalibrierungsprozess wird die Referenzspannung jedoch zuerst mit einer Mittelpunktkalibrierungsspannung (Vmid) innerhalb des Spannungsbereichs (Vrange) verglichen. Basierend auf den Ergebnissen dieses Vergleichs wird die Hälfte des Bereichs, in dem die Referenzspannung nicht liegen kann, von der weiteren Betrachtung ausgeschlossen und die Suche auf der verbleibenden Hälfte fortgesetzt, bis sie erfolgreich ist. Somit wird die Anzahl der zum Abschließen der Kalibrierung erforderlichen Zyklen auf log₂(X) reduziert, wobei X die Anzahl der DAC-Schritte ist. Wie in dem in 5 gezeigten binären Suchbaum 502 dargestellt ist, beträgt die Anzahl der zum Abschließen des Kalibrierungsprozesses für einen 4-Bit-DAC mit 0-15 Schritten erforderlichen Zyklen log₂(16) (d. h. 4 Zyklen).
Insbesondere können in der in 2 gezeigten beispielhaften Struktur der Kalibrierungsschaltung 200 die Ausgaben des Testers 225 ohne Beschränkung umfassen: das Modusauswahlsignal 236, das den Kalibriermodus oder den Betriebsmodus anzeigt; das eingestellte DAC-Pegelsignal 215 (DAC <N: 0>) (z. B. für einen 4-Bit-DAC 230) und das HOLD-Signal 216, das zum Abtasten/Halten des Kalibrierungsergebnisses bei jedem Zyklus im Kalibrierungsprozess nach einem bestimmten Betrag der Zeit/Verzögerung verwendet wird. Die Eingaben in dem Tester 225 können ohne Beschränkung umfassen: den DAC-Code 204/214, der von dem binären Addierer/Subtrahierer 221 bei jedem Zyklus des Kalibrierungsprozesses während des Kalibrierungsmodus und während des Betriebsmodus ausgegeben wird; und die Pass/Fail-Flagge 203, die bei jedem Zyklus im Kalibrierungsprozess während des Kalibrierungsmodus ausgegeben wird und das Kalibrierungsergebnis bei jedem Zyklus anzeigt.
Zum Einleiten des Kalibrierungsmodus schaltet die Steuerschaltung 220 und insbesondere der Tester 225 das Modusauswahlsignal 236 von niedrig auf hoch, um die Ausgangsspannungseinstellungsschaltung 235 des DAC 230 zu aktivieren, wie oben erläutert.
Der Binärsuchkalibrierungsprozess kann dann fortgesetzt werden, wie nachstehend unter Bezugnahme auf den in 6 gezeigten beispielhaften Binärsuchkalibrierungsalgorithmus (Entscheidungsbaum) 602 ausführlich erörtert wird. Wie in 6 gezeigt, stellt dieser Binärsuchalgorithmus den Pegel des DAC-Schritts im aktuellen Zyklus als den Pegel des DAC-Schritts im vorherigen Zyklus plus K*(X/(2^Count)) dar. In dieser Gleichung ist X die Gesamtzahl der DAC-Schritte, die mit dem fraglichen DAC möglich sind und gleich 2^N ist, wobei N die Anzahl der Bits in dem fraglichen DAC ist (z. B. X = 16 für einen 4-Bit-DAC, wie dargestellt). Außerdem ist K in dieser Gleichung entweder +1 (bei einem Fehler im vorherigen Zyklus) oder -1 (bei Bestehen im vorherigen Zyklus). Schließlich stellt in dieser Gleichung Count die Zahl in der Sequenz für die Binärzahl des Suchvorgangs im aktuellen Zyklus (d. h. Suchzyklus 1, Suchzyklus 2 bis Suchzyklus N für einen N-Bit-DAC) dar.
Die Steuerschaltung 220 bestimmt optional, ob die zu kalibrierende Spannung außerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 220 liegt.
Um dies zu erreichen, gibt der Tester 225 ein gesetztes DAC-Pegelsignal 215 aus, um einen vorläufigen Zyklus bei dem niedrigst möglichen DAC-Pegel auszulösen, wodurch veranlasst wird, dass der Addierer/Subtrahierer 221 einen „0000“-Code ausgibt (DAC-Schritt 0). Der DAC 230 wandelt diesen „0000“-Code in eine analoge Spannung 202 um. Der Komparator 210 vergleicht die analoge Spannung 202 mit der Referenzspannung 201 und gibt eine Pass/Fail-Flagge 203 mit einem Wert von „1“ aus, was anzeigt, dass die analoge Spannung 202 höher ist als die Referenzspannung 201, und mit einem Wert von „0“ aus, was anzeigt, dass sie niedriger ist. Ein Bestehen dieses vorläufigen Zyklus zeigt an, dass die zu kalibrierende Spannung außerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung liegt. Somit endet der Kalibrierungsprozess. Ein Fehler in diesem vorläufigen Zyklus zeigt an, dass die zu kalibrierende Spannung über der Mindestspannung des Bereichs liegt. Somit kann der binäre Suchkalibrierungsprozess fortgesetzt werden.
Als nächstes gibt der Tester 225 ein gesetztes DAC-Pegelsignal 215 aus, um den DAC-Pegel für den ersten Zyklus im mittleren DAC-Schritt einzustellen. Beispielsweise kann unter Verwendung des oben erwähnten Algorithmus dieser DAC-Schritt im ersten Zyklus der DAC-Schritt 8 sein (z. B. S0 = 0+1(16/(2¹)). In Antwort darauf gibt der binäre Addierer/Subtrahierer 221 einen DAC-Code 204 entsprechend diesem mittleren DAC-Schritt und insbesondere einen DAC-Code mit einem MSB bei „1“ und allen verbleibenden Bits bei „0“ (d. h. „1000“) aus. Der DAC 230 wandelt diesen DAC-Code „1000“ in eine analoge Spannung 202 bei der mittleren Spannung (Vmid) (z. B. 600 mV) innerhalb des hochgeschalteten V-Bereichs (z. B. 560-635 mV) unter der Annahme eines 5 mV/DAC-Schritt um. Der Komparator 210 vergleicht die analoge Spannung 202 bei diesem ersten DAC-Schritt im Zyklus mit der Referenzspannung 201 und gibt eine Pass/Fail-Flagge 203 mit einem Wert von „1“ aus, der ein Bestehen anzeigt, wenn die analoge Spannung 202 größer ist als die Referenzspannung 201, und mit einem Wert von „0“ aus, der einen Fail anzeigt, wenn sie niedriger ist. Die Pass/Fail-Flagge 203 wird an den Tester 225 zurückgemeldet. Nach einer gewissen Verzögerung setzt der Tester 225 das HOLD-Signal 216 und prüft, ob die Pass/Fail-Flagge 203 eine „1“ (d. h. ein Pass) oder eine „0“ (d. h. ein Fail) ist.
Im Falle eines Pass im ersten Zyklus werden alle DAC-Schritte über dem mittleren DAC-Schritt von der weiteren Betrachtung ausgeschlossen. Im Falle eines Fails im ersten Zyklus werden alle DAC-Schritte unterhalb des mittleren DAC-Schritts von der weiteren Betrachtung ausgeschlossen.
Bei gegebener Pass/Fail-Flagge 203 aus dem ersten Zyklus gibt die Steuerschaltung 220 (unter Verwendung des Testers 225, des Schieberegisters 222 und des binären Addierers/Subtrahierers 221) einen neuen DAC-Code 204 für den zweiten Zyklus aus. In dem DAC-Code 204 für den zweiten Zyklus wird das MSB eine „1“ sein, wenn die Pass/Fail-Flagge 203 aus dem ersten Zyklus ein Pass anzeigt, und wird eine „0“ sein, wenn die Pass/Fail-Flagge 203 aus dem ersten Zyklus einen Fail anzeigt wird, das zweite MSB wird eine „1“ sein und alle verbleibenden Bits werden eine „0“ sein. Insbesondere hält der Tester 225 den DAC <3:0> bei „1000“ und das Schieberegister 222 verschiebt die „1“ in dem MSB um den Zählwert nach rechts und fügt jedes Mal eine „0“ in das MSB ein. Beispielsweise nimmt das Schieberegister 222 „1000“ und verschiebt einmal nach rechts, um „0100“ als einen Versatzwert 217 zu erhalten. Dieser Versatzwert 217 wird mit dem DAC <3:0> bei „1000“ in dem binären Addierer/Subtrahierer kombiniert. Ob der Versatzwert 217 zu dem DAC <3:0> bei „1000“ addiert oder von diesem subtrahiert wird, wird durch den Wert der Pass/Fail-Flagge 203 aus dem vorherigen Zyklus bestimmt. Wenn somit im zweiten Zyklus die Pass/Fail-Flagge 203 aus dem ersten Zyklus eine „1“ war, wird der Versatzwert 217 subtrahiert und der vom AddiererlS ubtrahierer 221 ausgegebene DAC-Code wird „0100“ (8-4 = 4). Wenn jedoch die Pass/Fail-Flag 203 vom ersten Zyklus eine „0“ war, wird der Versatzwert 217 addiert und der vom Addierer/Subtrahierer 221 ausgegebene DAC-Code wird zu „1100“. Mit anderen Worten, wenn die Pass/Fail-Flagge 203 aus dem ersten Zyklus ein Bestehen war, dann ist der DAC-Code für den zweiten Zyklus „0100“, was dem DAC-Schritt 4 entspricht (d. h. S1P = S0-1(16/(2²)) Wenn jedoch die Pass/Fail-Flagge 203 aus dem ersten Zyklus ein Fail war, ist der DAC-Code für den zweiten Zyklus „1100“, was dem DAC-Schritt 12 entspricht (d. h. S1F = S0+1(16)/(2²)). Ein Fachmann würde verstehen, dass der Rechtsverschiebeoperator verwendet werden kann, um Binärgewichte (Potenzen von 2) zu dem vorherigen DAC-Ergebnis zu addieren oder zu subtrahieren. Es könnte jede andere geeignete Technik zum Erzeugen des Versatzwerts 217 verwendet werden.
Der DAC 230 wandelt dann den DAC-Code für den zweiten Zyklus in eine neue analoge Spannung 202 um. Der Komparator 210 vergleicht die neue analoge Spannung 202 in diesem DAC-Schritt des zweiten Zyklus mit der Referenzspannung 201 und gibt eine neue Pass/Fail-Flagge 203 mit einem Wert von „1“ aus, der ein Pass anzeigt, wenn die neue analoge Spannung 202 höher ist als die Referenzspannung 201, und mit einem Wert von „0“ aus, der einen Fail anzeigt, wenn sie niedriger ist.
Angesichts der Pass/Fail-Flagge aus dem ersten und zweiten Zyklus gibt die Steuerschaltung 220 (unter Verwendung des Testers 225, des Schieberegisters 222 und des binären Addierers/Subtrahierers 221, wie oben beschrieben) einen neuen DAC-Code für den dritten Zyklus aus. Im DAC-Code für den dritten Zyklus ist das MSB gleich dem des im zweiten Zyklus verwendeten, das zweite MSB ist im Falle eines zweiten Zyklusdurchlaufs „0“ und „1“ im Falle eines Fails im zweiten Zyklus „1“, das dritte MSB wird zu einer „1“ und das Bit mit niedrigstem Stellenwert (LSB) wird zu einer „0“. Infolgedessen könnte der DAC-Code für den dritten Zyklus einer der folgenden sein: „0010“ entsprechend dem DAC-Schritt 2 wenn die Pass/Fail-Flagge aus dem ersten und dem zweiten Zyklus bestanden wurden (d. h. S2PP = S1P-1 (16/(2³)); „0110“ entsprechend dem DAC-Schritt 6, wenn die Pass/Fail-Flagge vom ersten Zyklus ein Pass war und die Pass/Fail-Flagge vom zweiten Zyklus ein Fail war (d. h. S2PF = S1P+1(16)/(2³))); „1010“ entsprechend dem DAC-Schritt 10, wenn die Pass/Fail-Flagge aus dem ersten Zyklus ein Fail war und die Pass/Fail-Flagge aus dem zweiten Zyklus ein Fail war (d. h. S2FP = S1F-1(16/(2³))) und „1110“ entsprechend dem DAC-Schritt 14, wenn die Pass/Fail-Flagge aus dem ersten Zyklus und dem zweiten Zyklus ein Fail war (d. h. S2FF = S1F+1(16/(2³)). Der Komparator 210 kann die neue analoge Spannung 202 in diesem DAC-Schritt im dritten Zyklus mit der Referenzspannung 201 vergleichen und eine neue Pass/Fail-Flagge 203 mit einem Wert von „1“ ausgeben, die einen Pass anzeigt, wenn die analoge Spannung 202 höher ist als die Referenzspannung 201 und mit einem Wert von „0“, der einen Fail anzeigt, wenn sie niedriger ist.
Angesichts der Pass/Fail-Flagge aus den ersten, zweiten und dritten Zyklus kann die Steuerschaltung 220 (die wiederum den Tester 225, das Schieberegister 222 und den binären Addierer/Subtrahierer 221 verwendet, wie oben beschrieben) einen neuen DAC-Code für den vierte Zyklus ausgeben. In dem neuen DAC-Code für den vierten Zyklus ist das MS B dasselbe wie das, das im zweiten Zyklus verwendet wurde, das zweite MSB ist dasselbe, wie das, das im dritten Zyklus verwendete wurde, das dritte MSB ist „0“ in dem Fall eines Bestehens des dritten Zyklus und „1“ im Falle eines Fail im dritten Zyklus und das LSB wird zu „1“. Folglich könnte der neue DAC-Code für den vierten Zyklus einer sein aus: „0001“ entsprechend dem DAC-Schritt 1, wenn die Pass/Fail-Flaggen aus dem ersten, zweiten und dritten Zyklus zu einem Pass wurden (d. h. S3PPP = S2PP-1(16/(2⁴))); „0011“ entsprechend dem DAC-Schritt 3, wenn die Pass/Fail-Flaggen aus dem ersten und zweiten Zyklus zu einem Pass wurden und die Pass/Fail-Flagge aus dem dritten Zyklus ein Fail war (d. h. S3PPF = S2PP+1(16/(2⁴)) ); „0101“ entsprechend dem DAC-Schritt 5, wenn die Pass/Fail-Flaggen aus dem ersten und dritten Zyklus zu einem Pass wurden und die Pass/Fail-Flagge aus dem zweiten Zyklus ein Fail ist (d. h. S3PFP = S2PF-1(16/(2⁴))); „0111“ entsprechend dem DAC-Schritt 7, wenn die Pass/Fail-Flagge aus dem ersten Zyklus ein Pass war und die Pass/Fail-Flaggen aus dem zweiten und dritten Zyklus ein Fail waren (dh S3PFF = S2PF+1 (16/(2⁴))); „1001“ entsprechend dem DAC-Schritt 9, wenn die Pass/Fail-Flagge aus dem ersten Zyklus ein Fail war und die Pass/Fail-Flaggen aus dem zweiten und dritten Zyklus ein Pass waren (d. h. S3FPP = S2FP-1(16/(2⁴)); „1011“ entsprechend dem DAC-Schritt 11, wenn die Pass/Fail-Flaggen aus dem ersten und dritten Zyklus ein Fail waren und die Pass/Fail-Flagge aus dem zweiten Zyklus ein Pass war (d. h. S3FPF = S2FP+1(16/(2⁴)); „1101“ entsprechend dem DAC-Schritt 13, wenn die Pass/Fail-Flaggen aus dem ersten und zweiten Zyklus Fails waren und die Pass/Fail-Flagge aus dem dritten Zyklus ein Pass war (d. h. S3FFP = S2FF-1(16/(2⁴))) und „1111“ entsprechend dem DAC-Schritt 15, wenn die Pass/Fail-Flaggen aus dem ersten, zweiten und dritten Zyklus Fails sind (d. h. S3FFF = S2FF+1(16/(2⁴)).
In jedem Fall ist der von der Steuerschaltung 220 für den letzten Zyklus während des Kalibrierungsmodus ausgegebene DAC-Code (in diesem Beispiel der DAC-Code, der zur Verwendung im vierten Zyklus des binären Suchkalibrierungsprozesses ausgewählt wurde) die Lösung des binären Suchkalibrierungsprozesses und wird insbesondere dem vorläufigen DAC-Schritt entsprechen, der durch den binären Suchkalibrierungsprozess identifiziert wird. Es ist anzumerken, dass zur Bestimmung des endgültigen DAC-Schritts, der im Betriebsmodus verwendet wird, wie nachstehend erörtert, ein endgültiger Vergleich während des Kalibrierungsmodus zwischen der Referenzspannung 201 und der analogen Spannung 202 durchgeführt wird, die von der DAC 230 im vorläufigen DAC-Schritt ausgegeben wird (d. h. im DAC-Schritt, der durch die binäre Suchoperation identifiziert wird), wenn die Ausgangsspannungseinstellungsschaltung 235 noch aktiviert ist, um den Pass/Fail-Status zu bestimmen. Wie nachstehend in Bezug auf den Betriebsmodus ausführlicher erläutert ist, wenn das Ergebnis ein Pass „1“ ist, der optimale DAC zu dem vorläufigen DAC-Schritt + 1 wird, da der DAC-Halb-Schritt die endgültige Spannung um ½ DAC-Schritt verringert; wohingegen der optimale DAC zu dem vorläufigen DAC-Schritt wird, wenn das Ergebnis ein Fail, „0“, ist.
Sobald die Steuerschaltung 220 den binären Suchkalibrierungsprozess abgeschlossen hat, schaltet der Betrieb der Kalibrierungsschaltung 200 vom Kalibrierungsmodus in den Betriebsmodus um (z. B. kann der Tester 225 den Wert des Modusauswahlsignals 236 von niedrig auf hoch umschalten), wodurch die Ausgangsspannungseinstellungsschaltung 235 des DAC 230 deaktiviert wird, so dass die Größe einer von dem DAC 230 als Reaktion auf einen der DAC-Codes „0000“ bis „1111“ ausgegebenen analogen Spannung automatisch neu angepasst wird, und insbesondere um ungefähr (und idealerweise genau) die Hälfte des DAC-Schritts (z. B. um 2,5 mV) von dem reduziert wird, was er während des Kalibrierungsmodus war. 7 ist ein Graph, der die analoge Spannung vergleicht, die von dem DAC 230 bei jedem der DAC-Schritte 0-15 ausgegeben wird, wenn die Ausgangsspannungseinstellungsschaltung 235 während des Kalibrierungsmodus aktiviert wird (wie dies auch in dem binären Suchbaum von 6 gezeigt ist) und wenn die Ausgangsspannungseinstellungsschaltung 235 während des Betriebsmodus deaktiviert wird. In diesem Beispiel verschiebt sich Vrange nach unten auf 557,5 mV (Vmin) bis 632,5 mV (Vmax), wobei Vmid 597,5 mV beträgt.
Im Betriebsmodus kann die DAC-Auswahllogik 250 eine Nachkalibrierungsverarbeitung durchführen, um einen zusätzlichen halben DAC-Schritt der Kalibrierungsauflösung bereitzustellen. Das heißt, die DAC-Schrittauswahllogik 250 kann den optimalen endgültigen DAC-Schritt bestimmen, der zum Erzeugen einer endgültigen analogen Spannung (d. h. der kalibrierten Spannung) für die betriebliche Nachkalibrierungsverwendung verwendet werden soll, angesichts der Deaktivierung der Ausgangsspannungseinstellungsschaltung 235 im Betriebsmodus (d. h. vorausgesetzt, dass der endgültige DAC-Code im Betriebsmodus den DAC 230 veranlasst, eine endgültige analoge Spannung zu erzeugen, die ein ½ DAC-Schritt ist, z. B. 2,5 mV weniger, als dies im Kalibrierungsmodus der Fall gewesen wäre).
Die Auswahl des letzten DAC-Schritts basiert darauf, ob der vom Komparator 210 im letzten Zyklus im binären Suchkalibrierungsprozess (z. B. während des vierten Zyklus im angegebenen Beispiel) zu einer Pass/Fail-Flagge 203 mit einem Wert von „1“ (d. h. einem Pass, was angibt, dass die Referenzspannung 201 unter der vom DAC 230 ausgegebene n analogen Spannung des vierten Zyklus lag) oder in einer Pass/Fail-Flagge 203 mit einem Wert von „0“ führte (d. h. ein Fail, was anzeigt, dass die Referenzspannung 201 über der vom DAC 230 ausgegebenen analogen Spannung des vierten Zyklus lag). Angesichts des Werts der letzten während des Kalibrierungsmodus ausgegebenen Pass/Fail-Flagge wählt die DAC-Schrittauswahllogik 250 entweder den vorläufigen DAC-Schritt, der zuvor während des binären Suchkalibrierungsprozesses identifiziert wurde, oder den nächsthöheren DAC-Schritt als den letzten DAC-Schritt für die betriebsmäßige Verwendung nach der Kalibrierung aus. Insbesondere wenn die letzte im Kalibrierungsmodus ausgegebene Pass/Fail-Flagge ein Pass ist, wählt die DAC-Auswahllogik 250 den vorläufigen DAC-Schritt als den letzten DAC-Schritt aus, da die Spannungsverschiebung des halben DAC-Schritts nach unten im Betriebsmodus die kalibrierte Spannung (d. h. die endgültige analoge Spannung vom DAC 230 am Ausgangsknoten 205) statistisch näher zu der Referenzspannung 201 bewegt, von der nun bekannt ist, dass sie unter der vorläufigen DAC-Stufe und über der nächstniedrigeren DAC-Stufe liegt. Im Gegensatz dazu wählt die DAC-Auswahllogik 250 den nächsthöheren DAC-Schritt über dem vorläufigen DAC-Schritt als den letzten DAC-Schritt aus, wenn die endgültige Pass/Fail-Flagge, die im Kalibrierungsmodus ausgegeben wird, ein Fail ist, da nun bekannt ist, dass die Referenzspannung 201 zwischen dem vorläufigen DAC-Schritt und dem nächsthöheren DAC-Schritt liegt. In diesem Fall bewegt die Verschiebung der Spannung des halben DAC-Schritts im Betriebsmodus die kalibrierte Spannung (d. h. die endgültige analoge Spannung vom DAC 230 am Ausgangsknoten 205) näher an der Referenzspannung 201, da der nächsthöhere DAC-Schritt (d. h. der vorläufige DAC-Schritt + 1) ausgewählt wird; wenn stattdessen die vorläufige DAC-Stufe zu wählen wäre, würde die DAC-Halb-Stufenspannung im Betriebsmodus die kalibrierte Spannung tatsächlich weiter nach unten verschieben.
Unter Bezugnahme auf den Graphen von 7 wird beispielsweise der Fall betrachtet, in dem der vorläufige DAC-Schritt, der im vierten Zyklus eines binären Suchkalibrierungsprozesses identifiziert wurde, der DAC-Schritt 7 war. Wenn der dem DAC-Schritt 7 entsprechende Code „0111“ an den DAC 230 weitergeleitet wird, wird eine analoge Spannung 202 mit einer Größe S3PFF erzeugt und an den Komparator 210 ausgegeben. Der Komparator 210 vergleicht die analoge Spannung 202 des vierten Zyklus mit der Referenzspannung 201. Wenn ein Durchgang angezeigt wird, wird der DAC-Schritt 7 durch die DAC-Schrittauswahllogik 250 als letzter DAC-Schritt in der Nachkalibrierungsverarbeitung ausgewählt, da die Spannungsverschiebung des halben DAC-Schritts im Betriebsmodus die kalibrierte Spannung am Ausgangsknoten 205 näher an die Referenzspannung 201 heranführt, die jetzt als zwischen den DAC-Schritten 6 und 7 bekannt ist. Wenn ein Fehler angezeigt wird, wird der DAC-Schritt 8 von der DAC-Schrittauswahllogik 250 als letzter DAC-Schritt ausgewählt, da nun bekannt ist, dass die Referenzspannung 201 zwischen den DAC-Schritten 7 und 8 liegt Eine Verschiebung in der Spannung im Betriebsmodus um einen halben DAC-Schritt nach unten bewegt die kalibrierte Spannung am Ausgangsknoten 205 näher an die Referenzspannung 201. Mit anderen Worten, der letzte DAC-Schritt, der von der DAC-Schrittauswahllogik 250 ausgewählt wird, ist der DAC-Schritt, von dem statistisch am wahrscheinlichsten ist, dass er der Zielspannung, angesichts der zusätzlichen Auflösung am nächsten kommt, die aufgrund der Ausgangsspannungseinstellungsschaltung 235 erreichbar ist.
Unter Bezugnahme auf das Flussdiagramm von 8 werden hier auch Ausführungsformen eines Kalibrierungsverfahrens offenbart. Das Verfahren kann ein Bereitstellen einer Kalibrierungsschaltung umfassen (siehe die oben im Detail beschriebenen Kalibrierungsschaltungen 100, 200 und den Prozess 801). Insbesondere kann die Kalibrierungsschaltung 100, 200 umfassen: einen N-Bit-Digital-Analog-Wandler (DAC) 130, 230, der einen analogen Parameter 102, 202 ausgibt und der eine Ausgangsparametereinstellungsschaltung 135, 235 aufweist; einen Komparator 110, 210, der einen Referenzparameter 101, 201 und den analogen Parameter 102, 202 empfängt; und eine Steuerschaltung 120, 220, die betriebsfähig mit dem Komparator 110, 210 und dem DAC 130, 230 in einer Rückkopplungsschleife 140, 240 verbunden ist. Die Kalibrierungsschaltung 100, 200 kann auch eine DAC-Schrittauswahllogik 150, 250 umfassen, die entweder in den Steuerkreis eingebaut ist oder mit dem Steuerkreis verbunden ist. Wie oben erwähnt, können der Referenzparameter und der analoge Parameter entsprechend eine Referenzspannung und eine analoge Spannung sein (wie speziell in der Kalibrierungsschaltung 200 von 2 gezeigt und oben ausführlich beschrieben ist). Alternativ können der Referenzparameter und der analoge Parameter irgendein anderer Parameter sein, der eine Kalibrierung erfordert (z. B. Strom, Temperatur, Druck, Frequenz, Taktung usw.).
Das Verfahren kann ferner ein selektives Betreiben der Kalibrierungsschaltung 100, 200 entweder in einem Kalibrierungsmodus (siehe Prozessschritt 810) oder einem Betriebsmodus (siehe Prozessschritt 820) umfassen.
Das Betreiben der Kalibrierungsschaltung 100, 200 im Kalibrierungsmodus in dem Prozessschritt 810 kann ein Aktivieren der Ausgangsparametereinstellungsschaltung 135, 235 durch die Steuerschaltung 120, 220 umfassen, um die Größe des analogen Parameters 102, 202 automatisch einzustellen, die von dem DAC 130, 230 ungefähr (und idealerweise genau) um die Hälfte des DAC-Schritts ausgegeben werden (siehe Prozessschritt 814).
Beispielsweise kann in der in den Figuren beschriebenen und dargestellten Ausführungsform die Größe des analogen Parameters 102, 202 im Kalibrierungsmodus automatisch um ungefähr (und idealerweise um genau) einen halben DAC-Schritt erhöht werden. In diesem Fall wird die Größe des analogen Parameters 102, 202 im Betriebsmodus automatisch um ungefähr (und idealerweise um genau) einen halben DAC-Schritt verringert (siehe Prozessschritt 830, der weiter unten erörtert ist). Alternativ könnte die Größe des analogen Parameters 102, 202 im Kalibrierungsmodus in dem Prozess 814 automatisch um ungefähr (und idealerweise um genau) einen halben DAC-Schritt verringert und im Betriebsmodus in dem Prozess 830 automatisch um ungefähr (und idealerweise um genau) einen halben DAC-Schritt erhöht werden.
Das Betreiben der Kalibrierungsschaltung 100, 200 im Kalibrierungsmodus kann ferner ein Verwenden der Rückkopplungsschleife 140, 240 durch die Steuerschaltung 120, 220 zum Durchführen eines binären Suchkalibrierungsprozesses umfassen, um zu bestimmen, ob der zu kalibrierende Parameter innerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 100, 200 ist und, falls ja, einen vorläufigen DAC-Schritt zu identifizieren und insbesondere einen bestimmten DAC-Schritt (und entsprechenden DAC-Code) vorläufig zu identifizieren, der vom DAC 130, 230 verwendet werden kann, um einen analogen Parameter 102, 202 zu erzeugen, dessen Wert dem Referenzparameter 101, 201 am nächsten kommt (siehe Prozess 818 und den beispielhaften binären Suchkalibrierungsprozess, der oben im Detail mit Bezug auf die 3A - 6 diskutiert wurde).
Sobald der vorläufige DAC-Schritt im Prozessschritt 818 identifiziert wird, kann der Betrieb der Kalibrierungsschaltung 100, 200 selektiv vom Kalibrierungsmodus in den Betriebsmodus umgeschaltet werden (siehe Prozessschritt 820). Das Betreiben der Kalibrierungsschaltung 100, 200 im Betriebsmodus kann auch ein Auswählen von entweder dem vorläufigen DAC-Schritt oder einem benachbarten DAC-Schritt als letzten DAC-Schritt für die betriebliche Verwendung nach der Kalibrierung durch die DAC-Schrittauswahllogik 150, 250 umfassen (siehe Prozessschritte 824-826).
Beispielsweise wird in einer Ausführungsform, in der eine Erhöhung des analogen Parameters um die Hälfte im Kalibrierungsmodus bei Prozess 814 und eine Verringerung des analogen Parameters um die Hälfte im Kalibrierungsmodus bei Prozess 830 bereitgestellt wurde, entweder der vorläufige DAC-Schritt oder der nächsthöhere DAC-Schritt als der letzte DAC-Schritt ausgewählt werden.
Insbesondere wird in diesem Fall zum Auswählen des letzten DAC-Schritts zuerst bestimmt, ob ein durch den Komparator 110, 210 im letzten Zyklus des Binärsuchkalibrierungsprozesses im Prozessschritt 818 durchgeführter Vergleich zu einem Pass führt, was anzeigt, dass der Referenzparameter 101, 201 unter dem vom DAC 130, 230 ausgegebenen analogen Parameter des letzten Zyklus lag, oder zu einem Fail führt, was anzeigt, dass der Referenzparameter 101, 201 über dem vom DAC 130, 230 ausgegebenen analogen Parameter des letzten Zyklus lag (siehe Prozessschritt 824). Wenn es ein Pass war, wird der vorläufige DAC-Schritt als letzter DAC-Schritt ausgewählt (siehe Prozessschritt 825). Wenn es ein Fail war, wird der nächsthöhere DAC-Schritt über dem vorläufigen DAC-Schritt als letzter DAC-Schritt ausgewählt (siehe Prozessschritt 826). Es sollte jedoch beachtet werden, dass in einer Ausführungsform, in der eine Abnahme des analogen Parameters im Kalibrierungsmodus um einen halben DAC-Schritt bei Prozess 814 und eine Vergrößerung des analogen Parameters im Betriebsmodus um einen halben DAC-Schritt bei Prozess 830 bereitgestellt wird, entweder der vorläufige DAC-Schritt oder der nächste niedrigere DAC-Schritt als der letzte DAC-Schritt ausgewählt wird.
In jedem Fall umfasst das Betreiben der Kalibrierungsschaltung 100, 200 in dem Betriebsmodus ferner: ein Ausgeben eines endgültigen DAC-Codes 114, 214, der dem endgültigen DAC-Schritt entspricht, durch die Steuerschaltung 120, 220 (siehe Prozessschritt 828); ein Deaktivieren der Ausgabeparametereinstellungsschaltung 135, 235 durch die Steuerschaltung 120, 220, um die Größe des vom DAC 130, 230 ausgegebenen analogen Parameters 102, 202 automatisch um ungefähr (und idealerweise genau) einen halben DAC-Schritt zu verringern (siehe Prozessschritt 830) und dann einen endgültigen analogen Parameter und insbesondere einen kalibrierten Parameter (z. B. einer kalibrierten Spannung) am Ausgangsknoten durch den DAC 130, 230 in Reaktion auf den endgültigen DAC-Code 114, 214 105, 205 zu erzeugen (siehe Prozessschritt 832).
Es wird insbesondere auf das Flussdiagramm von 9 in Kombination mit der Spannungskalibrierungsschaltung 200 von 2 Bezug genommen. Zum Zwecke der Veranschaulichung sieht diese spezielle Ausführungsform eines Spannungskalibrierungsverfahrens einen Anstieg der Spannung um einen halben DAC-Schritt im Kalibrierungsmodus und eine Verringerung der Spannung um einen halben DAC-Schritt im Betriebsmodus vor. Es versteht sich jedoch, dass auch Ausführungsformen eines Spannungskalibrierungsverfahrens erwartet werden, die eine Verringerung der Spannung im Kalibrierungsmodus um einen halben DAC-Schritt und eine Erhöhung der Spannung im Betriebsmodus um einen halben DAC-Schritt vorsehen.
Der Kalibrierungsmodus beginnt durch Aktivieren der Ausgangsspannu ngseinstellungsschaltung 235, um die vom DAC 230 ausgegebene analoge Spannung 202 um ungefähr (und idealerweise genau) einen halben DAC-Schritt (z. B. um 2,5 mV) zu erhöhen (siehe Prozessschritt) 901).
Zur Bestätigung, ob die zu kalibrierende Spannung innerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 200 liegt, setzt der Tester 225 den DAC 230 auf den niedrigsten DAC-Pegel (d. h. DAC-Schritt 0 mit dem Code „0000“) (siehe Prozessschritt 902). Die vom DAC 230 als Antwort auf den Code „0000“ ausgegebene analoge Spannung 202 wird vom Komparator 210 mit der Referenzspannung 201 verglichen und der Komparator 210 gibt eine Pass/Fail-Flagge 203 aus, die die Ergebnisse dieses Vergleichs anzeigt (siehe Prozessschritt 903). Wenn die Pass/Fail-Flagge einen Wert von „1“ aufweist, was ein Bestehen anzeigt und insbesondere anzeigt, dass die analoge Spannung 202 über der Referenzspannung 201 liegt, wird bestimmt, dass die zu kalibrierende Spannung außerhalb des Kalibrierungsbereichs der Kalibrierungsschaltung 200 liegt (siehe Prozessschritt 904). In diesem Fall wird keine weitere Verarbeitung durchgeführt (siehe Prozessschritt 999) und der IC-Chip kann verworfen werden. Wenn die Pass/Fail-Flagge 203 einen Wert von „0“ aufweist, was einen Fail anzeigt und insbesondere anzeigt, dass die analoge Spannung 202 unter der Referenzspannung 201 liegt, wird bestimmt, dass die zu kalibrierende Spannung über der minimalen Spannung des Kalibrierungsbereichs der Kalibrierungsschaltung 200 liegt und der binäre Suchkalibrierungsprozess fortgesetzt werden kann.
Unter der Annahme einer Pass/Fail-Flagge 203 mit einem Wert von „0“ wird der Zählerstand um 1 erhöht (siehe Prozessschritt 905). Die Zählung bezieht sich auf die Zyklusnummer. Der minimale Zählwert beträgt 0 im Prozessschritt 902 und, da ein binärer Suchkalibrierungsprozess durchgeführt wird, beträgt der maximale Zählwert N (d. h. die maximale Anzahl von Zyklen im binären Suchprozess ist N, wobei N die Anzahl von Bits ist, die der N-Bit-DAC 230 zugeordnet sind). Das Inkrementieren des Zählwerts im Prozessschritt 905 löst eine Änderung im DAC-Schritt gemäß dem binären Suchkalibrierungsalgorithmus aus (siehe z. B. den in 6 gezeigten und oben ausführlicher diskutierten binären Suchkalibrierungsalgorithmus/Entscheidungsbaum 602). Als nächstes wird der Wert der Zählung geprüft, um zu bestimmen, ob die maximale Zählung (d. h. die maximale Anzahl von Zyklen) erreicht wurde (siehe Prozessschritt 906).
Wenn ja, ist der binäre Suchkalibrierungsprozess abgeschlossen. Wenn nicht, sind zusätzliche Vergleichszyklen erforderlich. Das heißt, wie oben in Bezug auf den Binärsuchkalibrierungsalgorithmus/Entscheidungsbaum 602 ausführlich erörtert, der Binärsuchkalibrierungsprozess erfordert N Vergleiche für einen N-Bit-DAC (was im Vergleich zu einer linearen Suche eine Verringerung der Testzeit ist). Wenn der Zählwert kleiner als die Grenze von N ist, wird die vom DAC 230 in Reaktion auf den DAC-Code des aktuellen Zyklus erzeugte analoge Spannung 202 mit der Referenzspannung 201 verglichen (siehe Prozessschritt 907). Wenn die von dem DAC 230 in Antwort auf den aktuellen Zyklus-DAC-Code erzeugte analoge Spannung 202 über der Referenzspannung 201 liegt, wird eine Pass/Fail-Flagge 203 mit einem Wert von „1“ (Bestehen/Pass) ausgegeben und K=-1, so dass der DAC 230 im nächsten Zyklus gemäß dem binären Suchkalibrierungsalgorithmus auf einen niedrigeren Pegel eingestellt wird, um die analoge Spannung näher an die Referenzspannung zu bringen (siehe Prozessschritt 908). Wenn jedoch die von dem DAC 230 in Antwort auf den aktuellen Zyklus-DAC-Code erzeugte analoge Spannung 202 unter der Referenzspannung 201 liegt, wird eine Pass/Fail-Flagge 203 mit einem Wert von „0“ (Fail) ausgegeben und K = +1 so dass im nächsten Zyklus der DAC 230 gemäß dem binären Suchkalibrierungsalgorithmus auf einen höheren Pegel eingestellt wird, um die analoge Spannung näher an die Referenzspannung zu bringen (siehe Prozessschritt 909). Die Vergleichsprozesse werden bei jedem neuen Zyklus fortgesetzt, bis die maximale Anzahl (d. h. Anzahl = N) erreicht wurde.
Wenn im Prozessschritt 906 bestimmt wird, dass die maximale Anzahl erreicht wurde (d. h. Anzahl = N), ist der binäre Suchkalibrierungsprozess abgeschlossen. Es sollte beachtet werden, dass, wenn bei count = N, der DAC auf den höchsten DAC-Schritt gesetzt wird (d. h. DAC = max) und die Pass/Fail-Flagge 203 einen Wert von „0“ (Fail) aufweist, was anzeigt, dass die Referenzspannung 201 immer noch über der analogen Spannung 202 (im letzten Zyklus) liegt, die zu kalibrierende Spannung im Vergleich zur Referenzspannung 201 immer noch zu niedrig ist, und es kann festgestellt werden, dass die zu kalibrierende Spannung außerhalb des Kalibrierungsbereichs liegt (siehe Prozessschritte 910 und 904). In diesem Fall wird keine weitere Verarbeitung durchgeführt (siehe Prozessschritt 999) und der IC-Chip kann verworfen werden.
Andernfalls ist der für den letzten Zyklus des binären Suchkalibrierungsprozesses festgelegte DAC-Schritt ein vorläufiger DAC-Schritt, der zum Erzeugen einer kalibrierten Spannung für den Betrieb nach der Kalibrierung verwendet werden kann oder nicht. Wie oben erwähnt, fällt eine vom DAC 230 im Kalibrierungsmodus unter Verwendung eines DAC-Codes, der diesem vorläufigen DAC-Schritt entspricht, der im letzten Zyklus des binären Suchkalibrierungsprozesses identifiziert wurde, erzeugte analoge Spannung 202 in einen einzelnen DAC-Schritt der Referenzspannung 201. Das heißt, der binäre Suchkalibrierungsprozess, der im Kalibrierungsmodus ausgeführt wird, liefert eine Kalibrierungsauflösung von einem DAC-Schritt. Dieser vorläufige DAC-Schritt liegt bei der Anzahl der bereitgestellten Bits so nahe wie möglich an der festen und bekannten Referenzspannung.
Eine zusätzliche Nachkalibrierungsverarbeitung kann durchgeführt werden, um die Kalibrierungsauflösung zu verbessern und insbesondere um eine kalibrierte Spannung zu erzeugen, die statistisch wahrscheinlicher in der Nähe des Ziels liegt. Insbesondere in dem Wissen, dass in Reaktion auf den vorläufigen DAC-Code die von dem DAC 230 ausgegebene analoge Spannung 202 (und dadurch die kalibrierte Spannung an dem Ausgangsknoten 205 der Kalibrierungsschaltung 200) im Betriebsmodus um einen halben DAC-Schritt niedriger ist als im Kalibrierungsmodus, wird bestimmt, ob der letzte DAC-Schritt der vorläufige DAC-Schritt sein sollte, der im letzten Zyklus des binären Suchkalibrierungsprozesses oder der nächsthöhere DAC-Schritt identifiziert wurde oder nicht (siehe Prozessschritte 920-922). Das heißt, es wird festgestellt, ob die Pass/Fail-Flagge 203 aus dem letzten Zyklus des binären Suchkalibrierungsprozesses bestanden oder nicht bestanden wurde. Wenn die Pass/Fail-Flagge 203 auf „1“ (Pass) steht, was anzeigt, dass die vom DAC 235 im letzten Zyklus ausgegebene analoge Spannung 202 höher war als die Referenzspannung 201, wird der vorläufige DAC-Schritt (d. h. der DAC-Schritt identifiziert durch den binären Suchkalibrierungsprozess) der optimale DAC-Schritt sein und wird als der letzte DAC-Schritt für die betriebliche Verwendung nach der Kalibrierung ausgewählt (siehe Prozess 922). In diesem Fall wird ein endgültiger DAC-Code 214, der dem vorläufigen DAC-Schritt entspricht, an den DAC weitergeleitet (im Prozessschritt 990); der Betriebsmodus wird eingeleitet, währenddessen die Ausgangsspannungseinstellungsschaltung 235 deaktiviert wird, um die vom DAC 230 ausgegebene analoge Spannung 202 um ungefähr (und idealerweise genau) einen halben DAC-Schritt (z. B. um 2,5 mV) zu verringern (siehe Prozessschritt 992); und eine endgültige analoge Spannung und insbesondere eine kalibrierte Spannung (Vo) am Ausgangsknoten 205 wird in Reaktion auf den endgültigen DAC-Code 214 erzeugt (bei Prozess 995). Wenn jedoch die Pass/Fail-Flagge 203 auf „0“ (Fail) ist, was anzeigt, dass die vom DAC 235 im letzten Zyklus ausgegebene analoge Spannung 202 niedriger war als die Referenzspannung 201, dann wird der nächsthöhere DAC-Schritt über dem DAC-Schritt durch den binären Suchkalibrierungsprozess als der optimale DAC-Schritt identifiziert und als letzter DAC-Schritt ausgewählt (siehe Prozess 921). In diesem Fall wird der DAC-Schritt um 1 erhöht und ein endgültiger DAC-Code 214, der diesem nächsthöheren DAC-Schritt entspricht, wird an den DAC weitergeleitet (bei Prozess 990). Dann wird der Betriebsmodus eingeleitet, in dem die Ausgangsspannungseinstellschaltung 235 deaktiviert wird, um die vom DAC 230 ausgegebene analoge Spannung 202 um ungefähr (und idealerweise genau) einen halben DAC-Schritt (z. B. um 2,5 mV) zu verringern (siehe Prozessschritt 992); und eine endgültige analoge Spannung und insbesondere eine kalibrierte Spannung (Vo) am Ausgangsknoten 205 wird in Reaktion auf einen endgültigen DAC-Code 214 erzeugt (bei Prozess 995).
Es versteht sich, dass die hierin verwendete Terminologie dem Zweck der Beschreibung der offenbarten Strukturen und Verfahren dient und nicht beschränkend sein soll. Zum Beispiel sollen, wie hierin verwendet, die Singularformen „ein, eine, einer“ und „der, die, das“ auch die Pluralformen einschließen, sofern der Kontext nicht eindeutig etwas anderes angibt. Zusätzlich, wie hierin verwendet, spezifizieren die Ausdrücke „umfasst“, „umfassend“ und/oder „aufweisend“ das Vorhandensein von angegebenen Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten, schließen jedoch nicht aus, dass ein oder mehrere andere Merkmale, ganze Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon vorhanden sind oder hinzugefügt werden. Ferner werden hier Begriffe wie „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“, „oben“, „unten“, „unten“, „unten“, „unten“, „über“, „darüber“, „parallel“, „senkrecht“ usw. verwendet, die zugrunde liegen und relative Orte beschreiben, wenn sie in den Zeichnungen ausgerichtet und dargestellt sind (sofern nicht anders angegeben), und Begriffe wie „berühren“, „in direktem Kontakt zu“, „aneinander stoßen“, „direkt benachbart zu“, „neben“ usw. sollen anzeigen, dass mindestens ein Element ein anderes Element physisch berührt (ohne dass andere Elemente die beschriebenen Elemente trennen). Der Begriff „seitlich“ wird hier verwendet, um die relativen Positionen von Elementen zu beschreiben und insbesondere anzuzeigen, dass ein Element an der Seite eines anderen Elements im Gegensatz zu oberhalb oder unterhalb des anderen Elements positioniert ist, wenn diese Elemente ausgerichtet und dargestellt sind in den Zeichnungen. Beispielsweise befindet sich ein Element, das seitlich neben einem anderen Element positioniert ist, neben dem anderen Element, ein Element, das seitlich unmittelbar neben einem anderen Element positioniert ist, befindet sich direkt neben dem anderen Element, und ein Element, das seitlich ein anderes Element umgibt, befindet sich neben diesem zu und umranden die äußeren Seitenwände des anderen Elements. Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Stufen plus Funktionselemente in den nachstehenden Ansprüchen sollen jede Struktur, jedes Material oder jede Handlung zum Ausführen der Funktion in Kombination mit anderen beanspruchten Elementen umfassen, wie sie speziell beansprucht sind.
Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung gegeben, sollen jedoch nicht erschöpfend sein oder auf die offenbarten Ausführungsformen beschränkt sein. Für den Durchschnittsfachmann sind viele Modifikationen und Variationen offensichtlich, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt befindlichen Technologien am besten zu erläutern oder um es anderen Fachleuten zu ermöglichen, die hier offenbarten Ausführungsformen zu verstehen.

Claims

Kalibrierungsschaltung, umfassend: einen Digital-Analog-Wandler (DAC), der einen analogen Parameter ausgibt und eine Ausgangsparametereinstellungsschaltung aufweist; einen Komparator, der einen Referenzparameter und den analogen Parameter empfängt; eine Steuerschaltung, die betriebsmäßig mit dem Komparator und dem DAC in einer Rückkopplungsschleife verbunden ist; und eine DAC-Schrittauswahllogik, wobei die Kalibrierungsschaltung selektiv in einem Kalibrierungsmodus und einem Betriebsmodus betreibbar ist, wobei die Ausgangsparametereinstellungsschaltung im Kalibrierungsmodus eine Größe des analogen Parameters in einer ersten Richtung um ungefähr einen halben DAC-Schritt einstellt und die Steuerschaltung die Rückkopplungsschleife verwendet, um einen Kalibrierungsprozess zur Identifizierung eines vorläufigen DAC-Schritts durchzuführen, und wobei die Ausgangsparametereinstellungsschaltung im Betriebsmodus die Größe des analogen Parameters in einem Schritt um ungefähr einen halben DAC-Schritt in der zweiten Richtung einstellt, die zu der ersten Richtung entgegengesetzt ist, die DAC-Schrittauswahllogik einen aus dem vorläufigen DAC-Schritt und einem benachbarten DAC-Schritt als letzten DAC-Schritt auswählt, die Steuerschaltung einen letzten DAC-Code ausgibt, der dem letzten DAC-Schritt entspricht, und der DAC einen kalibrierten Parameter als Antwort auf den endgültigen DAC-Code ausgibt.
Kalibrierungsschaltung nach Anspruch 1, wobei der DAC einen N-Bit-DAC umfasst, wobei der Kalibrierungsprozess ein binärer Suchkalibrierungsprozess ist, der in N Zyklen durchgeführt wird, um den vorläufigen DAC-Schritt durch einen N-Bit-DAC-Code zu identifizieren, und wobei jeder der N Zyklen ein Bit in dem N-Bit-DAC-Code von einem ersten Zyklus, der ein Bit mit höchstem Stellenwert zu einem N-ten Zyklus bestimmt, zu einem Bit mit niedrigstem Stellenwert bestimmt.
Kalibrierungsschaltung nach Anspruch 2, wobei der N-Bit-DAC ein 4-Bit-DAC ist, so dass der binäre Suchkalibrierungsprozess in 4 Zyklen durchgeführt wird.
Kalibrierungsschaltung nach Anspruch 1, wobei die Steuerschaltung im Kalibri erungsmodus bestimmt, ob der zu kalibrierende Parameter in einem Kalibrierungsbereich der Kalibrierungsschaltung liegt.
Kalibrierungsschaltung nach Anspruch 1, wobei der Kalibrierungsprozess ein binärer Suchkalibrierungsprozess ist, und wobei die DAC-Schrittauswahllogik den vorläufigen DAC-Schritt als den letzten DAC-Schritt auswählt, wenn der vorläufige DAC-Schritt in einem letzten Zyklus des binären Suchkalibrierungsprozesses zu einer Pass-Flagge vom Komparator führt, und den benachbarten DAC-Schritt auswählt, wenn der vorläufige DAC-Schritt zu einer Fail-Flagge vom Komparator im letzten Zyklus des binären Suchkalibrierungsprozesses führt.
Kalibrierungsschaltung nach Anspruch 1, wobei der Kalibrierungsprozess ein binärer Suchkalibrierungsprozess ist, der durch eine eingebaute Selbsttestmaschine ermöglicht wird.
Kalibrierungsschaltung nach Anspruch 1, wobei der Referenzparameter eine Spannung, einen Strom, eine Temperatur, einen Druck, eine Frequenz oder eine Taktung umfasst.
Kalibrierungsschaltung, umfassend: einen Digital-Analog-Wandler (DAC), der eine analoge Spannung ausgibt und eine Ausgangsspannungseinstellungsschaltung umfasst; einen Komparator, der eine Referenzspannung und die analoge Spannung empfängt; eine Steuerschaltung, die betriebsmäßig mit dem Komparator und dem DAC in einer Rückkopplungsschleife verbunden ist; und eine DAC-Schrittauswahllogik, wobei die Kalibrierungsschaltung selektiv in einem Kalibrierungsmodus und einem Betriebsmodus betreibbar ist, wobei die Ausgangsspannungseinstellungsschaltung im Kalibrierungsmodus eine Größe der analogen Spannung um ungefähr einen halben DAC-Schritt erhöht und die Steuerschaltung die Rückkopplungsschleife verwendet, um einen binären Suchkalibrierungsprozess zur Identifizierung eines vorläufigen DAC-Schritts durchzuführen, und wobei die Ausgangsspannungseinstellung im Betriebsmodus die Größe der analogen Spannung um ungefähr einen halben DAC-Schritt verringert, die DAC-Schrittauswahllogik einen aus dem vorläufigen DAC-Schritt und einem nächsthöheren DAC-Schritt als letzten DAC-Schritt auswählt, die Steuerschaltung einen endgültigen DAC-Code ausgibt, der dem endgültigen DAC-Schritt entspricht, und der DAC eine kalibrierte Spannung in Antwort auf den endgültigen DAC-Code erzeugt.
Kalibrierungsschaltung nach Anspruch 8, wobei der DAC einen N-Bit-DAC umfasst, wobei der binäre Suchkalibrierungsprozess in N Zyklen durchgeführt wird, um den vorläufigen DAC-Schritt durch einen N-Bit-DAC-Code zu identifizieren, und wobei jeder der N Zyklen ein Bit in dem N-Bit-DAC-Code von einem ersten Zyklus, der ein Bit mit höchstem Stellenwert bestimmt, bis zu einem N-ten Zyklus bestimmt, der ein Bit mit niedrigstem Stellenwert bestimmt.
Kalibrierungsschaltung nach Anspruch 9, wobei der N-Bit-DAC ein 4-Bit-DAC ist, so dass der binäre Suchkalibrierungsprozess in 4 Zyklen durchgeführt wird.
Kalibrierungsschaltung nach Anspruch 8, wobei die Steuerschaltung im Kalibrierungsmodus bestimmt, ob eine zu kalibrierende Spannung innerhalb eines Kalibrierungsbereichs der Kalibrierungsschaltung liegt.
Kalibrierungsschaltung nach Anspruch 8, wobei die DAC-Schrittauswahllogik den vorläufigen DAC-Schritt als den letzten DAC-Schritt auswählt, wenn der vorläufige DAC-Schritt in einem letzten Zyklus des binären Suchkalibrierungsprozesses zu einer Pass-Flagge vom Komparator führt, und den nächsthöheren DAC-Schritt auswählt, wenn der vorläufige DAC Schritt zu einer Fail-Flagge vom Komparator im letzten Zyklus des binären Suchkalibrierungsprozesses führt.
Kalibrierungsschaltung nach Anspruch 8, wobei jeder DAC-Schritt ungefähr 5 mV beträgt, wobei die Ausgangsspannungseinstellungsschaltung im Kalibrierungsmodus die Größe der analogen Spannung um ungefähr 2,5 mV erhöht und wobei die Ausgangsspannungseinstellungsschaltung im Betriebsmodus die Größe der analogen Spannung um ungefähr 2,5 mV verringert.
Kalibrierungsschaltung nach Anspruch 8, wobei der binäre Suchkalibrierungsprozess durch eine eingebaute Selbsttestmaschine freigegeben wird.
Kalibrierungsverfahren, umfassend: ein Betreiben einer Kalibrierungsschaltung in einem Kalibrierungsmodus, wobei das Betreiben der Kalibrierungsschaltung in dem Kalibrierungsmodus umfasst: ein Einstellen einer Größe eines analogen Parameters, der von einem Digital-Analog-Wandler (DAC) ausgegeben wird, um ungefähr einen halben DAC-Schritt in einer ersten Richtung; und ein Verwenden einer Rückkopplungsschleife zwischen einer Steuerschaltung und dem DAC, um einen binären Suchkalibrierungsprozess durchzuführen, um einen vorläufigen DAC-Schritt zu identifizieren; und ein Betreiben der Kalibrierungsschaltung in einem Betriebsmodus, wobei das Betreiben der Kalibrierungsschaltung in dem Betriebsmodus umfasst: ein Einstellen der Größe des vom DAC ausgegebenen analogen Parameters um ungefähr einen halben DAC-Schritt in einer zweiten Richtung, die zur ersten Richtung entgegengesetzt ist; ein Auswählen von entweder dem vorläufigen DAC-Schritt oder einem benachbarten DAC-Schritt als letzten DAC-Schritt; ein Ausgeben eines endgültigen DAC-Codes, der dem endgültigen DAC-Schritt entspricht; und ein Erzeugen eines kalibrierten Parameters als Antwort auf den endgültigen DAC-Code.
Verfahren nach Anspruch 15, wobei der DAC einen N-Bit-DAC umfasst, wobei der binäre Suchkalibrierungsprozess in N Zyklen durchgeführt wird, um den vorläufigen DAC-Schritt durch einen N-Bit-DAC-Code zu identifizieren, und wobei jeder der N Zyklen ein Bit in dem N-Bit-DAC-Code von einem ersten Zyk lus, der ein Bit mit höchstem Stellenwert bestimmt, bis zu einem N-ten Zyklus bestimmt, de r ein Bit mit niedrigstem Stellenwert bestimmt.
Verfahren nach Anspruch 16, wobei der N-Bit-DAC ein 4-Bit-DAC ist, so dass der binäre Suchkalibrierungsprozess in vier Zyklen durchgeführt wird.
Verfahren nach Anspruch 15, wobei das Betreiben im Kalibrierungsmodus ferner ein Bestimmen umfasst, ob ein zu kalibrierender Parameter außerhalb eines Kalibrierungsbereichs der Kalibrierungsschaltung liegt.
Verfahren nach Anspruch 15, wobei die Größe des analogen Parameters im Kalibrierungsmodus erhöht wird, wobei die Größe des analogen Parameters im Betriebsmodus verringert wird, und wobei der vorläufige DAC-Schritt als der letzte DAC-Schritt ausgewählt wird, wenn der vorläufige DAC-Schritt im letzten Zyklus des binären Suchkalibrierungsprozesses zu einer Pass-Flagge vom Komparator führt, und ein nächsthöherer DAC-Schritt als der letzte DAC-Schritt ausgewählt wird, wenn der vorläufige DAC-Schritt zu einer Fail-Flagge vom Komparator im letzten Zyklus des binären Suchkalibrierungsprozesses führt.
Verfahren nach Anspruch 15, wobei der analoge Parameter eine Spannung, einen Strom, eine Temperatur, einen Druck, eine Frequenz oder eine Taktung umfasst.