CN110880933A - 具有一半步级解析度的片载校正电路及方法 - Google Patents

具有一半步级解析度的片载校正电路及方法 Download PDF

Info

Publication number
CN110880933A
CN110880933A CN201910721429.2A CN201910721429A CN110880933A CN 110880933 A CN110880933 A CN 110880933A CN 201910721429 A CN201910721429 A CN 201910721429A CN 110880933 A CN110880933 A CN 110880933A
Authority
CN
China
Prior art keywords
dac
correction
dac step
calibration
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910721429.2A
Other languages
English (en)
Other versions
CN110880933B (zh
Inventor
艾瑞克·杭特史罗德
约翰·A·费尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN110880933A publication Critical patent/CN110880933A/zh
Application granted granted Critical
Publication of CN110880933B publication Critical patent/CN110880933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及具有一半步级解析度的片载校正电路及方法，揭示的是一种校正电路和方法。该电路包括：DAC，其输出模拟参数并且包括输出参数调整电路系统；比较器，其接收参考参数和该模拟参数；以及控制电路(具有选择逻辑)，其连接至回授回路中的该比较器和DAC。在校正模式期间，该模拟参数的量度在一个方向被调整1/2 DAC步级，并且使用该回授回路以实施二元搜寻校正程序。在运作模式期间，该模拟参数的该量度在相对方向被调整1/2 DAC步级。该选择逻辑选择由该校正程序所识别的该DAC步级或下一个较高DAC步级作为最终DAC步级。该控制电路输出对应于该最终DAC步级的最终DAC代码，并且该DAC基于该最终DAC代码而产生经校正的参数。

Description

具有一半步级解析度的片载校正电路及方法
技术领域
本发明是关于片载参数(on-chip parameter)校正，并且特别是关于用于具有改进解析度的片载校正的电路和方法。
背景技术
集成电路(IC)通常需要使用由片载参考电路内部产生的参考参数(例如，由带隙电压参考电路内部产生的参考电压、由电流参考电路产生的参考电流等)。通过设计，此参考参数可针对最佳IC性能而设定在特定电平(level)。然而，在此参考参数中，可因为程序变异、温度引致的变异、时间引致的变异等，而发生芯片对芯片变异(chip-to-chipvariation)。随着装置尺寸缩放(例如，缩放至14纳米(nm)技术节点、7nm技术节点、及更进一步的技术节点)，该参考参数中的芯片对芯片变异可能相对地大。举例来说，参考电压中的芯片对芯片变异可高达、甚至高于100亳伏特(mV)。因此，该参考参数通常需要校正。校正是指调整参考参数的程序，以致于经校正生成的参数落于可接受范围内。然而，目前使用的校正技术耗时、并且昂贵。举例来说，为了补偿参考电压中的芯片对芯片变异，设计者通常针对带隙电压参考电路中的电阻器的至少一者使用可编程电阻器阵列。在此案例中，测量带隙电压参考电路的输出处的参考电压，根据那个参考电压的数值而对可编程电阻器的一者或更多者进行编程，从而调整在输出处的参考电压的数值，以使经校正生成的电压落于可接受电压范围内。随着解析度增加(更多位)，测量参考电压和编程电阻器以产生经校正的电压的程序是耗时的，并因此昂贵。为了降低校正时间，最近已发展出自我校正电路。然而，在这种自我校正电路的情况下，一般在致能快速校正的电路特征与致能高解析度校正的电路特征之间会有显著的取舍。
发明内容
有鉴于前述，本文中所揭示的是片载校正电路的实施例，其经组构以相对于参考参数实施二元搜寻校正程序，并且也使用后校正处理来提供额外的校正解析度(例如，额外的一半DAC步级的解析度)。通过使用后校正处理，可在没有对应地增加校正时间下达成改进的校正解析度。本文中也揭示对应的校正方法的实施例。
更特别地，本文中所揭示的是用于校正参考参数的片载校正电路。此校正电路可包括：N位数模转换器(DAC)，其输出模拟参数并且包括输出参数调整电路系统；比较器，其接收参考参数和该模拟参数；以及控制电路，其在回授回路中运作地连接至该比较器和该DAC。该校正电路也包括DAC步级选择逻辑，其并入至该控制电路内或与该控制电路通讯。
该校正电路是选择性地运作在校正模式或运作模式中。在该校正模式期间，该输出参数调整电路系统将该模拟参数的量度在第一方向自动地调整大约一半DAC步级(也就是，一半最低有效位(LSB)DAC步级)(例如，将该模拟参数的该量度自动地增加一半DAC步级)。额外地，该控制电路使用该回授回路以实施校正程序，以便识别临时DAC步级。在该运作模式期间，该输出参数调整电路系统将该模拟参数的该量度在相对于该第一方向的第二方向自动地调整一半DAC步级(例如，将该模拟参数的该量度自动地减少一半DAC步级)。额外地，该DAC步级选择逻辑选择该临时DAC步级(其先前已在该校正程序期间被识别)、或邻接DAC步级(例如，下一个较高DAC步级)，作为用于后校正运作使用的最终DAC步级。之后，该控制电路输出对应于该最终DAC步级的最终DAC代码(code)，并且该DAC响应该最终DAC代码而产生经校正的参数。由该DAC步级选择逻辑选择的该最终DAC步级将是那个给定在该运作模式期间于该模拟参数中的1/2DAC步级改变，在统计上最可能导致数值最接近目标参数的经校正的参数的DAC步级。
该校正电路的一个特别实施例可被采用于电压校正。特定地，此校正电路可包括：N位数模转换器(DAC)，其输出模拟电压并且具有输出电压调整电路系统；电压比较器，其接收参考电压和该模拟电压；以及控制电路，其运作地连接至回授回路中的该电压比较器和该DAC。该校正电路也可包括DAC步级选择逻辑，其可并入至该控制电路或与该控制电路通讯。
此校正电路可选择性运作在校正模式或运作模式中。在该校正模式期间，该输出电压调整电路系统将该模拟电压的该量度自动地增加大约一半DAC步级(也就是，一半该最低有效位(LSB)DAC步级)。该控制电路之后使用该回授回路以实施二元搜寻校正程序，以为了识别临时DAC步级。在该运作模式期间，该输出电压调整电路系统将该模拟电压的该量度自动地减少大约一半DAC步级。额外地，该DAC步级选择逻辑选择该临时DAC步级(其先前已在该校正程序期间被识别)或下一个较高DAC步级，作为用于后校正运作使用的该最终DAC步级。之后，该控制电路输出对应于该最终DAC步级的最终DAC代码，并且该DAC响应该最终DAC代码产生经校正的电压。如果在该运作模式期间于该模拟电压的该量度中的该1/2DAC步级减少，则由该DAC步级选择逻辑所选择的该最终DAC步级将是在统计上最可能导致数值最接近目标电压的经校正的电压的那个DAC步级。
本文中也揭示的是对应校正方法的实施例。该方法可包括提供如上方所描述的校正电路。也就是，该提供的校正电路可包括：N位数模转换器(DAC)，其输出模拟参数并且具有输出参数调整电路系统；比较器，其接收参考参数和该模拟参数；以及控制电路，其以可运作的方式连接至回授回路中的该比较器和该DAC。该校正电路也包括DAC步级选择逻辑，其并入至该控制电路或与该控制电路通讯。
该方法可进一步包括选择性地运作该校正电路在校正模式或运作模式中。运作该校正电路在该校正模式中包括由该输出参数调整电路系统将该模拟参数的量度在第一方向自动地调整大约一半DAC步级(也就是，一半最低有效位(LSB)DAC步级)(例如，将该模拟参数自动地增加一半DAC步级)。运作该校正电路在该校正模式中进一步包括由该控制电路使用该回授回路以实施二元搜寻校正程序，以便识别临时DAC步级。运作该校正电路在该运作模式中包括由该输出参数调整电路系统将该模拟参数的该量度在相对于该第一方向的第二方向自动地调整大约一半DAC步级(例如，将该模拟参数的该量度自动地减少一半DAC步级)。运作该校正电路在该运作模式中也包括由该DAC步级选择逻辑选择该临时DAC步级或邻接DAC步级(例如，该下一个较高DAC步级)，作为用于后校正运作使用的最终DAC步级；由该控制电路输出对应于该最终DAC步级的最终DAC代码；以及由该DAC响应该最终DAC代码而产生经校正的参数。如果该模拟参数的该量度的该1/2DAC步级调整，由该DAC步级选择逻辑所选择的该最终DAC步级将会是在统计上最可能导致数值最接近目标参数的经校正的参数的那个DAC步级。
应注意到在上方所描述的该校正电路和方法实施例中，当该校正电路运作在该校正模式中时，由该DAC输出的该模拟参数(例如，该模拟电压)的该量度被调整大约一半DAC步级，该DAC可理想地以该目标为中心，以致于该二元搜寻校正程序可理想地校正至中点。也就是，由于该校正模式将被校正的该电压移动一半DAC步级，因此，该中间DAC步级(也就是，该中点电压)应以该参考电压为中心，以便以最高准确性进行校正。
附图说明
从接下来的详细描述并参考图式，可较佳地了解本发明，该图式不必然是按照比例绘制，并且在该图式中：
图1是例示片载校正电路的示意图；
图2是例示用于电压校正的片载校正电路的一个实施例的示意图；
图3A和图3B是分别例示4位数模转换器(DAC)的步级的图形和表格；
图4是例示可并入至图2的该片载校正电路内的范例4位DAC的示意图；
图5是例示用于4位DAC的线性搜寻树和二元搜寻树的图形；
图6是例示可由4位DAC采用的范例二元搜寻树和演算法的图形，4位DAC可并入至图2的校正电路内并且运作在校正模式中，其中校正算法如下：目前的DAC步级≈先前的DAC步级+K*(X/(2COUNT))，其中X＝2N，X为DAC步级的总数目，N为DAC中的位的数目,K＝+1是失败以及K＝-1是通过，COUNT搜寻程序中的目前循环；
图7例示与4位DAC关联的电压下降的图形，该4位DAC可并入至图2的校正电路内并且运作在校正模式中，其中校正算法如下：目前的DAC步级≈先前的DAC步级+K*(X/(2COUNT))，其中X＝2N，X为DAC步级的总数目，N为DAC中的位的数目,K＝+1是失败以及K＝-1是通过，COUNT搜寻程序中的目前循环；
图8为例示片载校正方法的流程图；以及
图9为例示用于电压校正的片载校正方法的实施例的流程图，其中校正算法如下：目前的DAC步级≈先前的DAC步级+K*(X/(2COUNT))，其中X＝2N，X为DAC步级的总数目，N为DAC中的位的数目,K＝+1是失败以及K＝-1是通过，COUNT搜寻程序中的目前循环。
具体实施方式
如上方所提到的，集成电路(IC)通常需要使用由片载参考电路内部产生的参考参数(例如，由带隙电压参考电路内部产生的参考电压、由电流参考电路产生的参考电流等)。通过设计，此参考参数可针对最佳IC性能而设定在特定电平。然而，在此参考参数中，可因为程序变异、温度引致的变异、时间引致的变异等，而发生芯片对芯片变异。随着装置尺寸缩放(例如，缩放至14nm技术节点、7nm技术节点、及更进一步的技术节点)，该参考参数中的芯片对芯片变异可为相对地大。举例来说，参考电压中的芯片对芯片变异可高达、甚至高于100亳伏特(mV)。因此，该参考参数通常需要校正。校正是指调整参考参数的程序，以致于经校正生成的参数落于可接受范围内，尤其是，落于距离目标的可接受距离内。然而，目前使用的校正技术耗时、并且昂贵。举例来说，为了补偿参考电压中的芯片对芯片变异，设计者通常针对带隙电压参考电路中的电阻器的至少一者使用可编程电阻器阵列。在此案例中，测量带隙电压参考电路的输出处的参考电压，根据那个参考电压的数值而对可编程电阻器的一者或更多者进行编程，从而调整在输出处的参考电压的数值，以使经校正生成的电压接近用于参考电压的目标电压。随着解析度增加(更多位)，测量参考电压和编程电阻器以产生接近目标电压的校正电压的程序是耗时的，并因此昂贵。为了降低校正时间，最近已发展出自我校正电路。然而，使用这种自我校正电路，一般在致能快速校正的电路特征与致能高解析度校正的电路特征之间会有显著的取舍。
参考图1，在此大致揭示用于校正参考参数101的片载校正电路100的实施例，参考参数101是例如由片载参考电路(未显示)产生，以致于在输出节点105处生成的经校正的参数将在用于参考参数的目标数值的一半数模转换器(DAC)步级内。参考参数101可为由合适的参考电路产生的任何参考参数(例如，电压、电流、温度、压力、频率、时序等)。
在实施例的各者中，校正电路100可包括：数模转换器(DAC)130，其输出模拟参数102并且具有输出参数调整电路系统135；比较器110，其接收参考参数101和模拟参数102；以及控制电路120，其以可运作的方式连接至回授回路140中的DAC 130和比较器110。校正电路100也可包括DAC步级选择逻辑150，其可以是并入至控制电路120内(如所例示的)、或是与控制电路120通讯。
此校正电路100可选择性地运作在校正模式或运作模式中。
在校正模式期间，DAC 130的输出参数调整电路系统135可由控制电路120选择性致动，以将由DAC 130所输出的模拟参数102的量度在第一方向自动地调整大约(并且理想上精确地)一半DAC步级(也就是一半最低有效位(LSB)DAC步级)。举例来说，在图式中所描述和例示的实施例中，模拟参数102的量度可在校正模式中自动地增加大约(并且理想上精确地)一半DAC步级。或者，模拟参数102的量度可在校正模式中自动地减少大约(并且理想上精确地)一半DAC步级。
之后，控制电路120可使用回授回路140以实施校正程序，以判定经校正的参数(也就是，被调整成接近地反映(mirror)参考参数)是否在校正电路100的校正范围内，并且进一步于校正模式期间给定模拟参数102内的1/2DAC步级调整(例如，增加)的情况下，识别最接近目标(也就是，参考参数101)的临时DAC步级。此校正程序可例如是二元搜寻校正程序，在二元搜寻校正程序期间，比较器110将参考参数101与一序列的模拟参数(其由DAC 130响应来自控制电路120的一序列的不同校正DAC代码104而输出)相比较。基于这些比较的结果，控制电路120可判定经校正的参数是否在校正电路100的校正范围内，并且，如果是的话，则可识别临时DAC步级。由DAC 130在校正模式期间使用对应于此临时DAC步级的DAC代码产生的模拟参数102将落在目标(也就是，参考参数101的数值)的单一DAC步级中。也就是，在校正模式期间所实施的二元搜寻校正程序提供一个DAC步级的校正解析度。
本文中所揭示的实施例进一步并入后校正处理(post-calibrationprocessing)，以改进校正解析度，并且，特定地，以提供1/2DAC步级(也就是一半最低有效位(LSB)DAC步级)的校正解析度。特定地，在运作模式期间，DAC 130的输出参数调整电路系统135可由控制电路120选择性停用，从而将由DAC 130所输出的模拟参数102的量度在相对于该第一方向的第二方向自动地调整大约(并且理想上精确地)一半DAC步级。
举例来说，在图式中所描述和例示的实施例中，模拟参数102的量度可在运作模式中被自动地减少大约(并且理想上精确地)一半DAC步级。或者，如果模拟参数102的量度在该校正模式中被自动地减少一半DAC步级，则它可在运作模式中被自动地增加一半DAC步级。
如果输出参数调整电路系统135停用，则DAC步级选择逻辑150可选择临时DAC步级(其先前在校正程序期间已被识别)或邻接DAC步级，作为用于后校正运作使用的最终DAC步级。应了解到，当模拟参数的量度在校正模式期间被增加一半DAC步级并且在运作模式中被减少一半DAC步级时，DAC步级选择逻辑150会选择临时DAC步级或下一个较高DAC步级，作为用于后校正运作使用的最终DAC步级。也就是，通过响应于该临时DAC代码，知道从DAC 130输出的模拟参数102(以及从而在校正电路100的输出节点105处的经校正的参数)在运作模式期间将会比其在校正模式期间低1/2DAC步级，以判定最终DAC步级是否应该是在校正程序期间所识别的临时DAC步级或下一个较高DAC步级。然而，应了解到，如果模拟参数的量度在校正模式期间被减少一半DAC步级并且在运作模式中被增加一半DAC步级，则DAC步级选择逻辑150选择临时DAC步级或下一个较低DAC步级，作为用于后校正使用的最终DAC步级。
在任何案例中，控制电路120之后输出对应于最终DAC步级的最终DAC代码114，并且响应于最终DAC代码114，DAC 130在输出节点105处产生最终模拟参数(特别是，经校正的参数)。应注意到，通过在运作模式期间，知道最终DAC代码114将产生被调整1/2DAC步级(例如，比在校正模式期间使用相同DAC代码将达成的低一半DAC步级)的最终模拟参数，由DAC步级选择逻辑150所选择的最终DAC步级将是在输出节点105处在统计上最可能生成其数值最接近目标的最终模拟参数(也就是，经校正的参数)的那个DAC步级。
参考参数101可例如是已知、固定的参考电压。这种参考电压可例如由带隙电压参考电路、或来自已知电源供应电压的电阻器分割器网路产生。或者，参考参数101可以是由适合的参考电路所产生的任何已知、固定的参考参数(例如，已知、固定的电流、温度、压力、频率、时序等)。
为了例示的目的，在下方详细地描述并且在图2中例示电压校正电路200，其特定地经组构成校正从数模转换器(DAC)230输出的电压。为了例示的目的，电压校正电路的此特别实施例在校正模式期间提供电压的一半DAC步级增加并且在运作模式期间提供电压的一半DAC步级减少。然而，应了解到，也可期待电压校正电路在校正模式期间提供电压一半DAC步级减少并在运作模式期间提供电压一半DAC步级增加的实施例。
在任何案例中，此校正电路200可包括数模转换器(DAC)230，其输出模拟电压202并且具有输出电压调整电路系统235。校正电路200可进一步包括电压比较器210，其接收已知、固定的参考电压201(例如，600mV)和模拟电压202。校正电路200可进一步包括控制电路220，其包括例如测试器225(例如，具有测试针脚的内建自我测试引擎)、二元加法器/减法器221、以及与测试器和二元加法器/减法器221通讯的移位寄存器222，并且以可运作的方式连接至回授回路240中的DAC 230和电压比较器210。校正电路200也可包括DAC步级选择逻辑250，其可以是并入至该控制电路220内，或是与控制电路220通讯(如所例示的)。
在校正模式期间，DAC 230的输出电压调整电路系统235可由控制电路220选择性致动，以将由DAC 230所输出的模拟电压202的量度自动地增加大约(并且理想上精确地)一半DAC步级(也就是一半最低有效位(LSB)DAC步级)。之后，控制电路220可使用回授回路240以实施校正程序(并且特别是二元搜寻校正程序)，以判定经校正的电压是否在校正电路200的校正范围内，并且进一步于校正模式期间在给定模拟电压202的1/2DAC步级增加的情况下，识别最接近目标(也就是，参考电压201)的临时DAC步级。在此二元搜寻校正程序期间，比较器210将参考电压201(例如，600mV)与一序列的模拟电压202(其由DAC 230响应来自控制电路220的一序列的不同校正DAC代码204所输出)相比较。基于这些比较的结果，控制电路220可判定经校正的电压是否在校正电路200的校正范围内，并且，如果是的话，则可进一步识别临时DAC步级。由DAC 230在校正模式期间使用对应于此临时DAC步级的DAC代码而产生的模拟电压202将落在目标(也就是，该参考电压201)的单一DAC步级内。也就是，在校正模式期间所实施的二元搜寻校正程序提供一个DAC步级的校正解析度。
本文中所揭示的实施例进一步并入后校正处理，以改进校正解析度，并且，特定地，以提供1/2DAC步级的校正解析度。特定地，在运作模式期间，DAC 230的输出电压调整电路系统235可由控制电路220选择性停用，以将由DAC 230所输出的模拟电压202的量度自动地减少大约(并且理想上精确地)一半DAC步级(也就是一半最低有效位(LSB)DAC步级)。如果输出电压调整电路系统235停用，则DAC步级选择逻辑250选择临时DAC步级(其先前在校正程序期间被识别)或下一个较高DAC步级作为用于后校正运作使用的最终DAC步级。也就是，通过响应临时DAC代码，知道从DAC 230输出的模拟电压202(以及从而在校正电路200的输出节点205处的经校正的电压)在运作模式期间将会比其在校正模式期间低1/2DAC步级，来判定最终DAC步级是否应该是在二元搜寻校正程序的最后循环中所识别的临时DAC步级或是下一个较高DAC步级。之后，控制电路220输出对应于最终DAC步级的最终DAC代码214，并且，响应于最终DAC代码204，DAC 230在输出节点205处产生最终模拟电压(特别地是，经校正的电压(Vo))。应注意到，通过在运作模式期间，知道最终DAC代码214将产生比在校正模式期间使用相同DAC代码将达成的低1/2DAC步级的最终模拟电压，DAC步级选择逻辑250所选择的最终DAC步级将是在统计上最可能生成其数值最接近目标电压的最终模拟电压(也就是，在输出节点205处的经校正的电压(Vo))的DAC步级。
特定地，在校正电路200中，参考电压201可例如从已知电源供应电压(未显示)，由片载带隙参考电压电路或电阻器分割器网路加以产生，该电源供应电压是视需要而组构成产生具有不同数值(例如，VREF1-REFN)的多个带隙参考电压。这种带隙参考电压电路在本领域是众所周知的，因此，其细节在说明书省略，以为了让读者能聚焦在揭示的实施例的显著的态样。
该DAC 230可被组构成将模拟电压202输出至比较器210，而那个模拟电压202的量度可依据由DAC 230从控制电路220所接收的DAC代码和输出电压调整电路系统235是否已经致动或停用而变化。本领域中的技术人员将认识到，大致上，来自DAC的模拟电压的量度将在从最小电压(Vmin)至最大电压(Vmax)的某些预定电压范围(V范围)内，其中，当校正电路200是在校正模式中而输出电压调整电路系统235被致动时(如下方更详细讨论的)，中点是目标(也就是，参考电压，例如，600mV)，并且其中，最小和最大电压代表电压上的最大预期变异。用于模拟电压的各种可能量度将典型地被设定在一致的DAC步级(在本文中也称为DAC电平)，DAC步级跨越此电压范围，其中，各个DAC步级对应于不同的DAC代码(也就是，其中，由DAC所输出的各个DAC步级响应不同的DAC代码)。
本领域中的技术人员将认识到DAC代码中的位的数目(N)将定义可由DAC达成的不同DAC步级的数目。特定地，N位DAC代码将提供2(N)个DAC步级。因此，举例来说，如分别在图3A和3B中所例示的图形和表格，4位DAC给予24个(或16个)DAC步级，并且从而被组构成输出16个不同输出模拟电压202，其为步级地(例如，在5mV步级)跨越给定的电压范围(V范围)。为了选择图3A-3B中所显示的步级的任何一者，需要4位DAC代码。8个或更少的DAC步级将需要较小的位数目，而多于16个DAC步级将需要数目大于4的位。因此，在DAC步级1处响应DAC代码「0001」的DAC的输出电压的量度将为小于在DAC步级2处响应DAC代码「0010」的DAC的输出电压一完整DAC步级(例如，5mV)的量度；在DAC步级2处响应DAC代码「0010」的DAC的输出电压的量度将为小于在DAC步级3处响应DAC代码「0011」的DAC 130的输出电压一完整DAC步级(例如，5mV)的量度，依此类推。
在进入校正模式前，输出电压调整电路系统235将不会被致动，并且V范围将被设定在某个Vmin至Vmax。当输出电压调整电路系统235在校正模式期间被致动时，V范围将向上移动一半的DAC步级，并且因此，在不同DAC步级处的不同模拟电压也会这样。举例来说，V范围可为557.5mV-632.5mV(中点为597.5mV)，并且DAC步级可在跨越V范围的每个5mV处。当输出调整电路系统235被致动时，V范围可向上移动2.5mV至560mV-635mV(中点为600mV，其等于目标)，并且在那V范围内的各个DAC步级将也被向上移动(例如，增加2.5mV或1/2DAC步级)。当输出调整电路系统235接续地在运作模式期间被停用时，V范围可向下移动回去2.5mV(例如，V范围将回到557.5mV-632.5mV)，并且那V范围内的各个DAC步级也可被向下移动回去(例如，减少2.5mV)。
图4是例示范例4位DAC 230的示意图，其被组构成在图3A-图3B中所显示的0-15DAC步级处输出不同输出电压，并且进一步地，视模式而定，输出电压调整电路系统235组构为将DAC的输出自动地增加或减少1/2DAC步级。特定地，此范例DAC 230包括以下组件：4个开关4010-3，其为耦接至加权电阻器阶梯网路(例如，电阻器4020-3)和正电压405的N类型场效电晶体(NFET)对的形式。正电压405可例如由带隙参考电压电路产生，使得它是固定的和已知的(例如，与参考电压201相同的方式)或可为内部地产生的电压(其依芯片不同而变化)，并且因此需要如上方所描述的校正。各个开关4010-3可接收来自所接收到的DAC代码的位的对应一者，其在「1」位数值的案例中开启开关，并在「0」位数值的案例中关闭开关。依据从最高有效位(most significant bit；MSB)至最低有效位(least significant bit；LSB)的不同位的数值，由DAC 230所输出的模拟电压202的量度可选择性地变化(例如，跨越完整的电压范围以5mV DAC步级变化)。
输出电压调整电路系统235可包括反相器415，其接收(例如，从测试器225)模式选择信号236(CALSTARTP)。输出调整电路系统235可进一步包括：在电阻器阶梯网路中的额外的电阻器412和额外的开关411，开关411耦接至额外的电阻器412、串联连接至开关4010-3并由从反相器415所输出的开启/关闭信号414(CALSTARTN)所控制。在此组构中，低模式(lowmode)选择信号236(在运作模式期间)将通过使开启/关闭信号414变高(high)并开启额外的开关411，来致动输出电压调整电路系统235，由此下拉(pull down)模拟电压202(也就是，在输出节点205处的经校正的电压(Vo))。高模式(high mode)选择信号236(在校正模式期间)将通过使开启/关闭信号414变低(low)并关闭额外的开关411，来停用输出调整电路系统235，由此上拉(pull up)模拟电压202(也就是在输出节点205处的经校正的电压(Vo))。应注意到，额外的电阻器412可相对于电阻器4020-3调整大小，使得当额外的开关411关闭时，输出节点205处的经校正的电压(Vo)被上拉大约(并且理想上精确地)一半的DAC步级，反之亦然。本领域中的技术人员将认识到，如果固定的电流被注入至具有电阻器(其具有二进位加权的电阻R)的电阻器阶梯内，则当DAC从最小值增加至最大值时，它将产生线性步级。举例来说，如果电阻器4023是由DAC MSB控制并且被设定成电阻R，则电阻器4022应被设定成R/2，电阻器4021应被设定成R/4，而LSB电阻器4020应被设定成R/8。基于此，被调整成加上或减去1/2DAC步级的电阻器412应该被调整成R/16，其中，R代表关联于MSB DAC电阻器4023的电阻。
如上方所提到的，在校正模式期间(在输出调整电路系统235已经被致动并且V范围已经被向上移动后)，控制电路220使用回授回路240以实施二元搜寻校正程序，以求判定经校正的电压是否在校正电路200的校正范围内，如果是的话，则进一步识别临时DAC步级，并且特别地，预先地识别可被DAC 230使用以产生在数值上最接近目标电压的模拟电压202的特定DAC步级(和对应的DAC代码)。
本领域中的技术人员将认识到，二元搜寻校正程序显著地降低为求识别最佳DAC步级所需要的最大可能数目的循环。特定地，在传统线性搜寻校正程序中，各个DAC步级处的模拟电压循序(例如，向上或向下)与参考电压相比较，以求识别生产在数值上最接近参考电压的校正电压的DAC步级。在此案例中，循环的最大可能数目(由比较器所比较)等于DAC步级的最大数目。因此，如在图5中所显示的线性搜寻树501中所例示的，如果DAC具有0-15个DAC步级，则可能需要16个循环以完成校正。然而，在二元搜寻校正程序中，参考电压首先与电压范围(V范围)内的中点校正电压(Vmid)相比较。基于此比较的结果，将范围中参考电压无法位于其中的一半去掉而不再考虑，并且持续在剩余的一半上搜寻，直到成功为止。因此，完成校正所需要的循环的数目减低至log2(X)，其中，X为DAC步级的数目。如在图5中所显示的二元搜寻树502中所例示的，对具有0-15步级的4位DAC而言，完成校正程序所需要的循环的数目是log2(16)(也就是，4个循环)。
更特定地，在图2中所显示的范例校正电路200结构中，测试器225的输出可包括(但不限于)下列各者：指示校正模式或运作模式的模式选择信号236；设定DAC电平信号215(DAC<N：0>)(例如，对4位DAC230而言)、以及用来于一些有限数量的时间/延迟后在校正程序中的各个循环处取样/保留校正结果的HOLD信号216。至测试器225的输入可包括(但不限于)下列各者：由二元加法器/减法器221在校正模式期间和运作模式期间的校正程序中的各个循环处所输出的DAC代码204/214；以及在校正模式期间的校正程序中的各个循环处所输出并且在各个循环处指示校正结果的通过/失败旗标203。
为了初始化校正模式，如上方所讨论的，控制电路220(尤其是测试器225)将模式选择信号236从低切换成高，以致动DAC 230的输出电压调整电路系统235。
之后，可进行二元搜寻校正程序，如下方详细讨论的，参考图6中所显示的范例二元搜寻校正演算法(决策树)602。如图6中所指示的，此二元搜寻演算法提供目前循环中的DAC步级的电平，其将会是先前循环中的DAC步级的电平加上K*(X/(2Count))。在此等式中，X为所讨论的DAC中可能的DAC步级的总数目，并且等于2N，其中，N为所讨论的DAC中的位的数目(例如所例示的，对于4位DAC而言，X＝16)。额外地，在此等式中，K将是+1(如果在先前循环中是「失败」)或-1(如果在先前循环中是「通过」)。最后，在此等式中，Count为用于目前循环二元搜寻程序的序列中的数目(也就是N位DAC的搜寻循环1、搜寻循环2、一直到搜寻循环N)。
控制电路220视需要而判定经校正的电压是否在校正电路220的校正范围外。
为了完成上述，测试器225输出一组DAC电平信号215，以初始化最低DAC可能的DAC电平处的预先循环，由此使加法器/减法器221输出「0000」代码(DAC步级0)。DAC 230将此「0000」代码转换成模拟电压202。比较器210将模拟电压202与参考电压201相比较，并且于模拟电压202高于参考电压201时输出具有指示「通过」的「1」的数值的通过/失败旗标203，以及于模拟电压202低于参考电压201时输出具有指示「失败」的「0」的数值的通过/失败旗标203。在此预先循环处的「通过」指示经校正的电压在校正电路的校正范围外。因此，校正程序结束。在此预先循环处的「失败」指示经校正的电压是高于范围的最小电压。因此，可进行二元搜寻校正程序。
接着，测试器225输出一组DAC电平信号215，以便设定中点DAC步级处的第一个循环的DAC电平。举例来说，使用上方提到的演算法，此第一个循环DAC步级可为DAC步级8(例如，S0＝0+1(16/(21))。二元加法器/减法器221响应而输出对应于此中点DAC步级的DAC代码204，并且特定地，具有MSB为「1」而所有剩余位为「0」的DAC代码(也就是，「1000」)。DAC230将此DAC代码「1000」转换成在假定5mV/步级DAC、向上移动的V范围(例如，560-635mV)内的中点电压(Vmid)(例如，600mV)处的模拟电压202。比较器210将此第一个循环DAC步级处的模拟电压202与参考电压201相比较，并且于模拟电压202高于参考电压201时输出具有指示「通过」的「1」的数值的通过/失败旗标203，以及于模拟电压202低于参考电压201时输出具有指示「失败」的「0」的数值的通过/失败旗标203。如上方所提到的，通过/失败旗标203被通讯回到测试器225。在一些延迟后，测试器225将设定HOLD信号216，并且检查通过/失败旗标203是「1」(也就是，「通过」)、还是「0」(也就是，「失败」)。
在第一个循环处「通过」的事件中，在中点DAC步级上方的所有DAC步级均去除而不再考虑。在第一个循环处「失败」的事件中，中点DAC步级下方的所有DAC步级均去除而不再考虑。
给定来自第一个循环的通过/失败旗标203，控制电路220(其采用测试器225、移位寄存器222和二元加法器/减法器221)针对第二个循环输出新的DAC代码204。在用于第二个循环的DAC代码204中，如果来自第一个循环的通过/失败旗标203指示「通过」，则MSB将是「1」，并且如果来自第一个循环的通过/失败旗标203指示「失败」，则MSB将是「0」，第二MSB将是「1」，而所有剩余的位将是「0」。更具体而言，测试器225将保持DAC<3：0>在「1000」，而移位寄存器222将该MSB中的「1」向右移动该计数，并且每次均在MSB中插入「0」。举例来说，移位寄存器222取用「1000」，并且向右移动一次，以得到「0100」作为偏移数值217。此偏移数值217与二元加法器/减法器221中在「1000」的DAC<3：0>结合。通过来自先前循环的通过/失败旗标203的数值，判定是否要在「1000」的DAC<3：0>加上偏移数值217、还是从「1000」的DAC<3：0>减去偏移数值217。因此，在第二个循环中，如果来自第一个循环的通过/失败旗标203是「1」，则偏移数值217被减去，并且从加法器/减法器221所输出的DAC代码变成「0100」(8-4＝4)。然而，如果来自第一个循环的通过/失败旗标203是「0」，则偏移数值217被加上，并且从加法器/减法器221所输出的DAC代码变成「1100」。换言之，如果来自第一个循环的通过/失败旗标203是「通过」，则用于第二个循环的DAC代码将是「0100」，其对应于DAC步级4(也就是，S1P＝S0-1(16/(22))。然而，如果来自第一个循环的通过/失败旗标203是「失败」，则用于第二个循环的DAC代码将是「1100」，其对应于DAC步级12(也就是，S1F＝S0+1(16/(22))。本领域中的技术人员将了解到，可使用向右移动运算子以加上或减去二元加权(2的次方)至先前DAC结果。应了解到，除了使用移位寄存器，可使用用来产生偏移数值217的任何其它适合技术。
之后，DAC 230将用于第二个循环的DAC代码转换成新的模拟电压202。比较器210将在此第二循环DAC步级处的新的模拟电压202与参考电压201相比较，并且于新的模拟电压202高于参考电压201时输出具有指示「通过」的「1」的数值的新的通过/失败旗标203，以及于新的模拟电压202低于参考电压201时输出具有指示「失败」的「0」的数值的新的通过/失败旗标203。
给定来自第一个和第二个循环的通过/失败旗标，控制电路220(如上方所描述，其采用测试器225、移位寄存器222和二元加法器/减法器221)输出用于第三个循环的新的DAC代码。在用于第三个循环的DAC代码中，MSB与在第二个循环中所使用者相同，第二MSB在第二个循环「通过」的事件中将是「0」，而在第二个循环「失败」的事件中将是「1」，第三MSB将是「1」，而最低有效位(LSB)将是「0」。其结果是，用于第三个循环的DAC代码可为下列的任何一者：当来自第一个和第二个循环的通过/失败旗标为「通过」时，对应于DAC步级2的「0010」(也就是，S2PP＝S1P-1(16/(23))；当来自第一个循环的通过/失败旗标是「通过」而来自第二个循环的通过/失败旗标是「失败」时，对应于DAC步级6的「0110」(也就是，S2PF＝S1P+1(16/(23)))；当来自第一个循环的通过/失败旗标是「失败」而来自第二个循环的通过/失败旗标是「通过」时，对应于DAC步级10的「1010」(也就是，S2FP＝S1F–1(16/(23)))；以及当来自第一个循环和第二个循环的通过/失败旗标是「失败」时，对应于DAC步级14的「1110」(也就是，S2FF＝S1F+1(16/(23))。比较器210可将此第三个循环DAC步级处的新的模拟电压202与参考电压201相比较，并且可于模拟电压202高于参考电压201时输出具有指示「通过」的「1」的数值的新的通过/失败旗标203，并且于模拟电压202低于参考电压201时输出具有指示「失败」的「0」的数值的新的通过/失败旗标203。
给定来自第一个、第二个或第三个循环的通过/失败旗标，控制电路220(再次如上方所描述的，采用测试器225、移位寄存器222和二元加法器/减法器221)可输出用于第四个循环的新的DAC代码。在用于第四个循环的新的DAC代码中，MSB将与第二个循环中所使用者相同，第二MSB将与第三个循环中所使用者相同，第三MSB在第三个循环「通过」的事件中将为「0」，而在第三个循环「失败」的事件中将为「1」，并且LSB将为「1」。其结果是，用于第四个循环的新的DAC代码可为下列的任何一者：当来自第一个、第二个和第三个循环的通过/失败旗标是「通过」时，对应于DAC步级1的「0001」(也就是，S3PPP＝S2PP-1(16/(24)))；当来自第一个和第二个循环的通过/失败旗标是「通过」，而来自第三个循环的通过/失败旗标是「失败」时，对应于DAC步级3的「0011」(也就是，S3PPF＝S2PP+1(16/(24)))；当来自于第一个和第三个循环的通过/失败旗标是「通过」，而来自第二个循环的通过/失败旗标是「失败」时，对应于DAC步级5的「0101」(也就是，S3PFP＝S2PF-1(16/(24)))；当来自第一个循环的通过/失败旗标是「通过」，而来自第二个和第三个循环的通过/失败旗标是「失败」时，对应于DAC步级7的「0111」(也就是，S3PFF＝S2PF+1(16/(24)))；当来自于第一个循环的通过/失败旗标是「失败」，而来自第二个和第三个循环的通过/失败旗标是「通过」时，对应于DAC步级9的「1001」(也就是，S3FPP＝S2FP-1(16/(24))；当来自第一个和第三个循环的通过/失败旗标是「失败」，而来自第二个循环的通过/失败旗标是「通过」时，对应于DAC步级11的「1011」(也就是，S3FPF＝S2FP+1(16/(24)))；当来自第一个和第二个循环的通过/失败旗标是「失败」，而来自第三个循环的通过/失败旗标是「通过」时，对应于DAC步级13的「1101」(也就是，S3FFP＝S2FF-1(16/(24)))；以及当来自第一个、第二个和第三个循环的通过/失败旗标是「失败」时，对应于DAC步级15的「1111」(也就是，S3FFF＝S2FF+1(16/(24)))。
在任何案例中，由控制电路220在校正模式期间用于最后循环所输出的DAC代码(在此范例中，是选择用在二元搜寻校正程序的第四个循环中的DAC代码)将是二元搜寻校正程序的解决方案，并且，特别地，将对应于由二元搜寻校正程序所识别的临时DAC步级。应注意到，为了判定将在运作模式中所使用的最终DAC步级(如下方所讨论的)，在校正模式期间在参考电压201与模拟电压202之间作出最终比较，其由DAC 230于输出电压调整电路系统235仍是致动时在临时DAC步级处(也就是，在由二元搜寻运作所识别的DAC步级处)输出，以判定通过/失败状态。如下方关于运作模式所更详细讨论的，如果结果是「通过」(「1」)，则最佳DAC将是临时DAC步级+1，因为一半步级DAC会将最终电压降低1/2DAC步级；但如果结果是「失败」(「0」)，则最佳DAC将是临时DAC步级。
一旦控制电路220完成二元搜寻校正程序，校正电路200的运作从校正模式切换成运作模式(例如，测试器225可将模式选择信号236的数值从低切换成高)，由此停用DAC 230的输出调整电路系统235，以致于由DAC 230响应DAC代码「0000」至「1111」的任何一者而输出的任何模拟电压的量度将会被自动地调整，并且特别地，自校正模式期间的量度降低大约(并且理想上精确地)一半的DAC步级(例如，降低2.5mV)。图7比较由DAC 230在校正模式期间于输出电压调整电路系统235被致动时(如也显示在图6的二元搜寻树中)与在运作模式期间于输出电压调整电路系统235被停用时在DAC步级0-15的各者处所输出的模拟电压的图形。在此范例中，V范围向下移动至557.5mV(Vmin)至632.5mV(Vmax)，其中，Vmid是597.5mV。
在运作模式期间，DAC选择逻辑250可实施后校正处理，以提供加上一半DAC步级的校正解析度。也就是，如果输出电压调整电路系统235在运作模式期间是停用(也就是，在运作模式期间，如果最终DAC代码将使DAC 230产生最终模拟电压，其比它在校正模式期间本来的模拟电压小1/2DAC步级，例如，2.5mV)，则DAC步级选择逻辑250可判定用来产生用于后校正运作使用的最终模拟电压(也就是，经校正的电压)所使用的最佳最终DAC步级。
最终DAC步级的选择是基于由比较器210在二元搜寻校正程序中的最后循环期间(例如，在所提供的范例的第四个循环期间)所实施的比较是否导致具有「1」的数值的通过/失败旗标203(也就是，指示参考电压201是低于由DAC 230所输出的第四个循环模拟电压的「通过」)、或导致具有「0」的数值的通过/失败旗标203(也就是，指示参考电压201是高于由DAC 230所输出的第四个循环模拟电压的「失败」)。给定在校正模式期间所输出的最后通过/失败旗标的数值，DAC步级选择逻辑250将选择临时DAC步级(其先前在二元搜寻校正程序期间已被识别)或下一个较高DAC步级，作为用于后校正运作使用的最终DAC步级。特定地，当在校正模式期间所输出的最后通过/失败旗标是「通过」时，DAC选择逻辑250将选择临时DAC步级作为最终DAC步级，因为在运作模式中向下移动的一半DAC步级电压将移动经校正的电压(也就是，在输出节点205处来自DAC 230的最终模拟电压)在统计上至更接近参考电压201，并且现在已知参考电压201在临时DAC步级下方并在下一个较低DAC步级上方。相反地，当在校正模式期间所输出的最终通过/失败旗标是「失败」时，则DAC选择逻辑250将选择临时DAC步级上方的下一个较高DAC步级作为最终DAC步级，因为参考电压201现在已知为在临时DAC步级与下一个较高DAC步级之间。在此案例中，由于已选择下一个较高DAC步级(也就是临时DAC步级+1)，因此，在运作模式期间向下移动的一半DAC步级电压移动经校正的电压(也就是，在输出节点205处来自DAC 230的最终模拟电压)至更接近参考电压201；然而，如果是选择临时DAC步级，则在运作模式期间向下移动的一半DAC步级电压将反而会移动经校正的电压至更远。
举例来说，参考图7的图形，考虑在二元搜寻校正程序的第四个循环处所识别的临时DAC步级是DAC步级7的案例。当对应于DAC步级7的代码「0111」被发送至DAC 230时，产生具有量度S3PFF的模拟电压202，并且输出至比较器210。比较器210将那个第四个循环模拟电压202与参考电压201相比较。如果指示「通过」，因为在运作模式中向下移动的一半DAC步级电压将移动输出节点205处的经校正的电压至更接近参考电压201(其现在已知为在DAC步级6与7之间)，则DAC步级选择逻辑250选择DAC步级7作为后校正处理期间的最终DAC步级。如果指示「失败」，因为参考电压201现在已知为在DAC步级7与8之间，所以在运作模式中向下移动的一半DAC步级电压将移动输出节点205处的经校正的电压至更接近参考电压201，则DAC步级选择逻辑250选择DAC步级8作为最终DAC步级。换言之，如果因为输出调整电路系统235而可达成额外的解析度，则由DAC步级选择逻辑250所选择的最终DAC步级将是那个在统计上是最可能最接近目标电压的DAC步级。
参考图8的流程图，本文中也揭示的是校正方法的实施例。方法可包括提供校正电路(见上方所详细描述的校正电路100、200和程序801)。特定地，校正电路100、200可包括：N位数模转换器(DAC)130、230，其输出模拟参数102、202并且具有输出参数调整电路系统135、235；比较器110、210，其接收参考参数101、201和模拟参数102、202；以及控制电路120、220，其以可运作的方式连接至回授回路140、240中的比较器110、210和DAC 130、230。校正电路100、200也可包括DAC步级选择逻辑150、250，其并入至控制电路内或与控制电路通讯。如上方所提到的，参考参数和模拟参数可分别为参考电压和模拟电压(如图2的校正电路200中所特定地显示的及在上方所详细描述的)。或者，参考参数和模拟参数可为需要校正的其它参数的任何一者(例如，电流、温度、压力、频率、时序等)。
该方法可进一步包括在校正模式(见程序步骤810)或运作模式(见程序步骤820)中选择性运作校正电路100、200。
在程序步骤810处在校正模式中运作校正电路100、200可包括由控制电路120、220致动输出参数调整电路系统135、235，以为了将由DAC 130、230所输出的模拟参数102、202的量度自动地调整大约(并且理想上精确地)一半的DAC步级(见程序步骤814)。
举例来说，在图式中和所描述的例示的实施例中，模拟参数102、202的量度可在校正模式中被自动地增加大约(并且理想上精确地)一半DAC步级。在此案例中，模拟参数102、202的量度在运作模式中将被自动地减少大约(并且理想上精确地)一半DAC步级(见下方所讨论的程序步骤830)。或者，模拟参数102、202的量度可在程序814处在校正模式中被自动地减少大约(并且理想上精确地)一半DAC步级，并且在程序830处在运作模式中被自动地增加大约(并且理想上精确地)一半DAC步级。
在校正模式中运作校正电路100、200可进一步包括由控制电路120、220使用回授回路140、240以实施二元搜寻校正程序，以便判定经校正的参数是否在校正电路100、200的校正范围内，如果是的话，则识别临时DAC步级，并且特别地，预先地识别可由DAC 130、230使用以产生在数值上最接近参考参数101、201的模拟参数102、202的特定DAC步级(和对应的DAC代码)(见程序818和上方关于图3A-6所详细讨论的范例二元搜寻校正程序)。
一旦临时DAC步级在程序步骤818处被识别，校正电路100、200的运作可选择性从校正模式切换至运作模式(见程序步骤820)。在运作模式中运作校正电路100、200也可包括由DAC步级选择逻辑150、250选择临时DAC步级或邻接DAC步级，作为用于后校正运作使用的最终DAC步级(见程序步骤824-826)。
举例来说，在于程序814处在校正模式期间提供模拟参数中的一半DAC步级增加并且于程序830处在校正模式期间提供模拟参数中的一半DAC步级减少的实施例中，可选择临时DAC步级或下一个较高DAC步级作为最终DAC步级。
特定地，在此案例中，为了选择最终DAC步级，首先作出关于在程序步骤818处在二元搜寻校正程序的最后循环期间由比较器110、210所实施的比较是否导致指示参考参数101、201是低于由DAC 130、230所输出的最后循环模拟参数的「通过」或导致指示参考参数101、201是高于由DAC 130、230所输出的最后循环模拟参数的「失败」的判定(见程序步骤824)。如果判定是「通过」，则选择临时DAC步级作为最终DAC步级(见程序步骤825)。如果判定是「失败」，则选择临时DAC步级上方的下一个较高DAC步级作为最终DAC步级(见程序步骤826)。然而，应注意到，在模拟参数中的一半DAC步级减少是在程序814处的校正模式期间并且将在程序830处于运作模式期间在模拟参数中提供一半DAC步级增加的实施例中，将选择临时DAC步级或下一个较低DAC步级作为最终DAC步级。
在任何案例中，在运作模式中运作校正电路100、200进一步包括：由控制电路120、220输出对应于最终DAC步级的最终DAC代码114、214(见程序步骤828)；由控制电路120、220停用输出参数调整电路系统135、235，以将由DAC 130、230所输出的模拟参数102、202的量度自动地减少大约(并且理想上精确地)一半的DAC步级(见程序步骤830)，并且之后由DAC130、230响应输出节点105、205处的最终DAC代码114、214、最终模拟参数、以及(特定地)经校正的参数(例如，经校正的电压)而产生模拟参数102、202(见程序步骤832)。
更特别地，参考图9的流程图并结合图2的电压校正电路200。为了例示的目的，电压校正方法的此特别实施例在校正模式期间提供电压的一半DAC步级增加，并在运作模式期间提供电压一半DAC步级减少。然而，应了解到，也可期待在校正模式期间提供电压的一半DAC步级减少并在运作模式期间提供电压的一半DAC步级增加的电压校正方法的实施例。
校正模式通过致动输出电压调整电路系统235而开始，以对由DAC230所输出的模拟电压202增加大约(并且理想上精确地)一半的DAC步级(例如，增加2.5mV)(见程序步骤901)。
为了确认经校正的电压是否在该校正电路200的校正范围内，测试器225将DAC230设定为最低DAC电平(也就是，具有代码「0000」的DAC步级0)(见程序步骤902)。由DAC230响应代码「0000」而输出的模拟电压202由比较器210与参考电压201相比较，并且比较器210输出指示此比较的结果的通过/失败旗标203(见程序步骤903)。如果通过/失败旗标具有「1」的数值(其指示「通过」，并且更特别地指示模拟电压202是高于参考电压201)，则经校正的电压被判定是在校正电路200的校正范围外(见程序步骤904)。如果这样的话，则不再实施处理(见程序步骤999)，并且可抛弃IC芯片。如果通过/失败旗标203具有「0」的数值(其指示「失败」，并且更特别地指示模拟电压202是低于参考电压201)，则经校正的电压被判定是高于校正电路200的校正范围的最小电压，并且可继续进行二元搜寻校正程序。
假定通过/失败旗标203是具有「0」的数值，则计数递增1(见程序步骤905)。计数是指循环数目。在程序步骤902处最小计数是0，并且因为是实施二元搜寻校正程序，所以最大计数是N(也就是，二元搜寻程序中的循环的最大数目是N，其中，N是关联于N位DAC 230的位的数目)。在程序步骤905处递增计数将依据二元搜寻校正演算法(例如，见图6中所显示的二元搜寻校正演算法/决策树602及上方所详细讨论的)触发DAC步级中的改变。接着，检查计数的数值，以判定是否已经到达最大计数(也就是，循环的最大数目)(见程序步骤906)。
如果是这样的话，则已经完成二元搜寻校正程序。如果不是，则需要额外的比较循环。也就是，如上方关于二元搜寻校正演算法/决策树602所详细讨论的，二元搜寻校正程序对于N位DAC需要N次比较(当相比于线性搜寻时，其是测试时间降低)。如果计数小于N的限制，则由DAC 230响应当前循环DAC代码所产生的模拟电压202而与参考电压201相比较(见程序步骤907)。如果由DAC 230响应当前循环DAC代码所产生的模拟电压202是高于参考电压201，则输出具有「1」的数值的通过/失败旗标203(通过)，并且K＝-1，以致于在下一个循环中，DAC 230将依据二元搜寻校正演算法而被设定在较低电平，以为了移动模拟电压至更接近参考电压(见程序步骤908)。然而，如果由DAC 230响应当前循环DAC代码而产生的模拟电压202是低于参考电压201，则输出具有「0」的数值的通过/失败旗标203(失败)，并且K＝+1，以致于在下一个循环中，DAC 230将会依据二元搜寻校正演算法而被设定在较高电平，以便移动模拟电压至更接近参考电压(见程序步骤909)。比较程序在各个新的循环处持续，直到已经到达最大计数为止(也就是，计数＝N)。
当在程序步骤906处经判定已经到达最大计数时(也就是，计数＝N)，二元搜寻校正程序完成。应注意到，如果在计数＝N时，DAC被设定在最高DAC步级(也就是，DAC＝max)，并且通过/失败旗标203具有「0」的数值(失败)(其指示参考电压201(在最后循环处)仍然高于模拟电压202)，则经校正的电压相较于参考电压201仍然太低，并且可作出经校正的电压是在校正范围外的判定(见程序步骤910和904)。如果是这样的话，则不再实施处理(见程序步骤999)，并且可抛弃IC芯片。
否则，为了二元搜寻校正程序的最后循环所设定的DAC步级是临时DAC步级，其可、也可不用于产生用于后校正运作使用的经校正的电压。如上方所提到的，由DAC 230在校正模式期间使用对应于在二元搜寻校正程序的最后循环中所识别的此临时DAC步级的DAC代码的模拟电压202将落在参考电压201的单一DAC步级内。也就是，在校正模式期间所实施的二元搜寻校正程序提供一个DAC步级的校正解析度。如果已提供位的数目，则此临时DAC步级将尽可能地接近固定且已知的参考电压。
可实施额外的后校正处理，以便改进校正解析度，并且特别地，以便产生在统计上更可能接近目标的经校正的电压。特定地，通过响应预先DAC代码，知道由DAC 230所输出的模拟电压202(以及在校正电路200的输出节点205处的经校正的电压)在运作模式期间将比其在校正模式期间低1/2DAC步级，作出最终DAC步级是否应是在二元搜寻校正程序的最后循环中所识别的临时DAC步级、还是下一个较高DAC步级的判定(见程序步骤920-922)。也就是，作出来自二元搜寻校正程序的最后循环的通过/失败旗标203是否为「通过」或「失败」的判定。如果通过/失败旗标203是在「1」(通过)(其指示由DAC 235在最后循环期间所输出的模拟电压202是高于参考电压201)，则临时DAC步级(也就是，由二元搜寻校正程序所识别的DAC步级)将是最佳DAC步级，并且将被选择为用于后校正运作使用的最终DAC步级(见程序922)。在此案例中，对应于临时DAC步级的最终DAC代码214被传送至DAC(在程序步骤990处)；运作模式被初始化，在初始化期间，输出电压调整电路系统235被停用，以便将从DAC230所输出的模拟电压202减少大约(并且理想上精确地)一半的DAC步级(例如，减少2.5mV)(见程序步骤992)；以及响应最终DAC代码214而在输出节点205处产生最终模拟电压(特别地，经校正的电压(Vo))(在程序995处)。然而，如果通过/失败旗标203是在「0」(失败)(其指示由DAC 235在最后循环期间所输出的模拟电压202低于参考电压201)，则由二元搜寻校正程序所识别的DAC步级上方的下一个较高DAC步级将是最佳DAC步级，并且被选择为最终DAC步级(见程序921)。在此案例中，DAC步级递增1，并且对应于此下一个较高DAC步级的最终DAC代码214被传送至DAC(在程序990处)。之后，运作模式被初始化，在初始化期间，输出电压调整电路系统235被停用，以便将由DAC 230所输出的模拟电压202减少大约(并且理想上精确地)一半的DAC步级(例如，减少2.5mV)(见程序步骤992)；以及响应最终DAC代码214而在输出节点205处产生最终模拟电压(特别地，经校正的电压(Vo))(在程序995处)。
应了解到本文中的术语是用于描述该揭示的结构和方法的目的，而不是意图作为限制。举例来说，如本文中所使用的，单数形式「一」、和「该」是意图也包括复数形式，除非上下文清楚地另外指示。额外地，如本文中所使用的，术语「包含」及/或「包括」指定陈述的特征、整数、步骤、运作、元件及/或组件的出现，而不排除一个或更多个特征、整数、步骤、运作、元件、或组件及/或其群组的出现或添加。再者，如本文中所使用的，例如「右方」、「左方」、「直立」、「水平」、「顶部」、「底部」、「上部」、「下部」、「下方」、「以下」、「下覆」、「上方」、「上覆」、「平行」、「垂直」等术语，是意图描述当它们在图式中所朝向和例示的相对位置(除非另外指示)，并且，「接触」、「直接接触」、「毗邻」、「直接地邻接」、「立即地邻接」等术语是意图指示至少一个元件实体地接触另一个元件(没有其它元件分离该描述的元件)。术语「侧向地」在本文中是用来描述元件的相对位置，并且更特别地，用来指示元件是位在另一个元件的侧面，而不是该其它元件的上方或下方，如那些元件在图式中所朝向和例示的。举例来说，位于侧向地邻近另一个元件的元件将在该其它元件的旁边，位于侧向地立即邻近另一个元件的元件将直接地在该其它元件的旁边，而侧向地围绕另一个元件的元件将邻近且接壤该其它元件的外侧壁。下方的权利要求书中的所有手段或步骤加功能元件的对应结构、材料、动作和均等物是意图包括用来实施该功能的任何结构、材料或动作并结合特定地请求的其它请求的元件。
已经呈现本发明的各种实施例的描述，以为了例示的目的，而不意图是穷尽的或限制至所揭示的该实施例。对于本领域中的技术人员而言，许多修饰和变异是明显的，而没有偏离该描述的实施例的范畴和精神。本文中所使用的技术用语是经选择，以最佳地解释该实施例的原则、实际应用或优于市场中所发现的技术的技术改进、或致能本领域的技术人员了解本文中所揭示的实施例。

Claims (20)

1.一种校正电路，包含：
数模转换器(DAC)，输出模拟参数并包含输出参数调整电路系统；
比较器，接收参考参数和该模拟参数；
控制电路，以可运作的方式连接至回授回路中的该比较器和该DAC；以及
DAC步级选择逻辑，其中，该校正电路选择性地运作在校正模式和运作模式中，其中，在该校正模式期间，该输出参数调整电路系统将该模拟参数的量度在第一方向调整大约一半DAC步级，并且该控制电路使用该回授回路以实施校正程序，以便识别临时DAC步级，并且其中，在该运作模式期间，该输出参数调整电路系统将该模拟参数的该量度在相对于该第一方向的第二方向调整大约一半DAC步级，该DAC步级选择逻辑选择该临时DAC步级和邻接DAC步级的其中一者作为最终DAC步级，该控制电路输出对应于该最终DAC步级的最终DAC代码，并且该DAC响应该最终DAC代码而产生经校正的参数。
2.如权利要求1所述的校正电路，
其中，该DAC包含N位DAC，
其中，该校正程序为实施N个循环以通过N位DAC代码识别该临时DAC步级的二元搜寻校正程序，以及
其中，该N个循环的各者从判定最高有效位的第一个循环至判定最低有效位的第N个循环，来判定该N位DAC代码中的一个位。
3.如权利要求2所述的校正电路，其中，该N位DAC为4位DAC，使得该二元搜寻校正程序实施4个循环。
4.如权利要求1所述的校正电路，其中，在该校正模式期间，该控制电路判定经校正的该参数是否在该校正电路的校正范围内。
5.如权利要求1所述的校正电路，
其中，该校正程序为二元搜寻校正程序，以及
其中，该DAC步级选择逻辑在该二元搜寻校正程序的最后循环期间，当该临时DAC步级从该比较器导致通过旗标时，选择该临时DAC步级作为该最终DAC步级，并且在该二元搜寻校正程序的该最后循环期间，当该临时DAC步级从该比较器导致失败旗标时，选择该邻接DAC步级作为该最终DAC步级。
6.如权利要求1所述的校正电路，其中，该校正程序为由内建自我测试引擎所致能的二元搜寻校正程序。
7.如权利要求1所述的校正电路，其中，该参考参数包含电压、电流、温度、压力、频率和时序信号的任何一者。
8.一种校正电路，包含：
数模转换器(DAC)，输出模拟电压并且包含输出电压调整电路系统；
比较器，接收参考电压和该模拟电压；
控制电路，以可运作的方式连接至回授回路中的该比较器和该DAC；以及
DAC步级选择逻辑，
其中，该校正电路选择性地运作在校正模式和运作模式中，
其中，在该校正模式期间，该输出电压调整电路系统将该模拟电压的量度增加大约一半DAC步级，并且该控制电路使用该回授回路以实施二元搜寻校正程序，以便识别临时DAC步级，以及
其中，在该运作模式期间，该输出电压调整电路系统将该模拟电压的该量度减少大约一半DAC步级，该DAC步级选择逻辑选择该临时DAC步级和下一个较高DAC步级的其中一者作为最终DAC步级，该控制电路输出对应于该最终DAC步级的最终DAC代码，并且该DAC响应该最终DAC代码而产生经校正的电压。
9.如权利要求8所述的校正电路，
其中，该DAC包含N位DAC，
其中，该二元搜寻校正程序实施N个循环，以通过N位DAC代码识别该临时DAC步级，以及
其中，该N个循环的各者从判定最高有效位的第一个循环至判定最低有效位的第N个循环，来判定该N位DAC代码中的一个位。
10.如权利要求9所述的校正电路，其中，该N位DAC为4位DAC，使得该二元搜寻校正程序实施4个循环。
11.如权利要求8所述的校正电路，其中，在该校正模式期间，该控制电路判定经校正的电压是否在该校正电路的校正范围内。
12.如权利要求8所述的校正电路，
其中，该DAC步级选择逻辑在该二元搜寻校正程序的最后循环期间，当该临时DAC步级从该比较器导致通过旗标时，选择该临时DAC步级作为该最终DAC步级，并且在该二元搜寻校正程序的该最后循环期间，当该临时DAC步级从该比较器导致失败旗标时，选择下一个较高DAC步级作为该最终DAC步级。
13.如权利要求8所述的校正电路，其中，各个DAC步级为大约5mV，其中，在该校正模式期间，该输出电压调整电路系统将该模拟电压的该量度增加大约2.5mV，并且其中，在该运作模式期间，该输出电压调整电路系统将该模拟电压的该量度减少大约2.5mV。
14.如权利要求8所述的校正电路，其中，该二元搜寻校正程序由内建自我测试引擎致能。
15.一种校正方法，包含：
运作校正电路在校正模式中，其中，该校正电路在该校正模式中的该运作包含：
将由数模转换器(DAC)所输出的模拟参数的量度在第一方向调整大约一半DAC步级；以及
使用控制电路与该DAC之间的回授回路实施二元搜寻校正程序，以便识别临时DAC步级；以及
运作该校正电路在运作模式中，其中，该校正电路在该运作模式中的该运作包含：
将由该DAC所输出的该模拟参数的该量度在相对于该第一方向的第二方向调整大约一半DAC步级；
选择该临时DAC步级或邻接DAC步级作为最终DAC步级；
输出对应于该最终DAC步级的最终DAC代码；以及
响应该最终DAC代码而产生经校正的参数。
16.如权利要求15所述的方法，
其中，该DAC包含N位DAC，
其中，该二元搜寻校正程序实施N个循环，以通过N位DAC代码识别该临时DAC步级，以及
其中，该N个循环的各者从判定最高有效位的第一个循环至判定最低有效位的第N个循环，来判定该N位DAC代码中的一个位。
17.如权利要求16所述的校正方法，其中，该N位DAC为4位DAC，使得该二元搜寻校正程序实施4个循环。
18.如权利要求15所述的校正方法，其中，该校正模式中的运作进一步包含判定经校正的参数是否在该校正电路的校正范围外。
19.如权利要求15所述的校正方法，
其中，在该校正模式期间，该模拟参数的该量度增加，
其中，在该运作模式期间，该模拟参数的该量度减少，以及
其中，在该二元搜寻校正程序的最后循环期间，当该临时DAC步级从该比较器导致通过旗标时，选择该临时DAC步级作为该最终DAC步级，并且在该二元搜寻校正程序的该最后循环期间，当该临时DAC步级从该比较器导致失败旗标时，选择下一个较高DAC步级作为该最终DAC步级。
20.如权利要求15所述的校正方法，其中，该模拟参数包含电压、电流、温度、压力、频率和时序信号的任何一者。
CN201910721429.2A 2018-09-06 2019-08-06 具有一半步级解析度的片载校正电路及方法 Active CN110880933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/122,993 US10382049B1 (en) 2018-09-06 2018-09-06 On-chip calibration circuit and method with half-step resolution
US16/122,993 2018-09-06

Publications (2)

Publication Number Publication Date
CN110880933A true CN110880933A (zh) 2020-03-13
CN110880933B CN110880933B (zh) 2023-07-28

Family

ID=67543687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910721429.2A Active CN110880933B (zh) 2018-09-06 2019-08-06 具有一半步级解析度的片载校正电路及方法

Country Status (4)

Country Link
US (1) US10382049B1 (zh)
CN (1) CN110880933B (zh)
DE (1) DE102019213253A1 (zh)
TW (1) TWI692944B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125852A (ja) * 2020-02-07 2021-08-30 旭化成エレクトロニクス株式会社 逐次比較ａｄ変換器
CN112886964B (zh) * 2021-01-12 2021-12-14 中国电子科技集团公司第五十八研究所 应用于高速高精度电流舵dac的数字前台校准电路及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318123A (ja) * 2004-04-27 2005-11-10 Asahi Kasei Microsystems Kk Ｄａコンバータシステムにおける校正装置および校正方法
US20050275578A1 (en) * 2004-06-12 2005-12-15 Johnny Bjornsen Method and apparatus for an ADC circuit with wider input signal swing
US20100079327A1 (en) * 2008-09-30 2010-04-01 Berens Michael T Data conversion circuitry and method therefor
CN102045066A (zh) * 2009-10-16 2011-05-04 瑞昱半导体股份有限公司 自我校准的阶梯电路及其方法
CN102811058A (zh) * 2011-05-31 2012-12-05 联咏科技股份有限公司 信号处理系统及其自我校准数字模拟转换方法
CN103812504A (zh) * 2012-11-06 2014-05-21 瑞昱半导体股份有限公司 相位校正装置及相位校正方法
US20150311910A1 (en) * 2014-04-24 2015-10-29 Qualcomm Incorported Current comparator offset calibration in digital-to-analog converter calibrations
US20160248435A1 (en) * 2015-02-19 2016-08-25 Stichting Imec Nederland Circuit and Method for Comparator Offset Error Detection and Correction in an ADC

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9503783D0 (en) 1995-02-24 1995-04-12 Fujitsu Ltd Analog-to-digital converters
US7741900B1 (en) 2006-11-02 2010-06-22 Marvell International Ltd. Bias setting device
JP5482158B2 (ja) 2009-12-04 2014-04-23 ヤマハ株式会社 逐次比較ａ／ｄ変換器
US8947067B1 (en) 2011-01-19 2015-02-03 Marvell International Ltd. Automatic bandgap voltage calibration
ITMI20132037A1 (it) 2013-12-06 2015-06-07 St Microelectronics Int Nv Metodo per la correzione di errori digitali per convertitore analogico digitale binario ad approssimazioni successive.
US8823563B1 (en) 2013-12-15 2014-09-02 Pmc-Sierra Us, Inc. Calibration circuit for an analog-to-digital converter
US9641189B2 (en) 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
US9531400B1 (en) 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9508420B1 (en) 2016-01-28 2016-11-29 Globalfoundries Inc Voltage-aware adaptive static random access memory (SRAM) write assist circuit
CN105959006B (zh) * 2016-04-27 2019-06-11 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器校准电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318123A (ja) * 2004-04-27 2005-11-10 Asahi Kasei Microsystems Kk Ｄａコンバータシステムにおける校正装置および校正方法
US20050275578A1 (en) * 2004-06-12 2005-12-15 Johnny Bjornsen Method and apparatus for an ADC circuit with wider input signal swing
US20100079327A1 (en) * 2008-09-30 2010-04-01 Berens Michael T Data conversion circuitry and method therefor
CN102045066A (zh) * 2009-10-16 2011-05-04 瑞昱半导体股份有限公司 自我校准的阶梯电路及其方法
CN102811058A (zh) * 2011-05-31 2012-12-05 联咏科技股份有限公司 信号处理系统及其自我校准数字模拟转换方法
CN103812504A (zh) * 2012-11-06 2014-05-21 瑞昱半导体股份有限公司 相位校正装置及相位校正方法
US20150311910A1 (en) * 2014-04-24 2015-10-29 Qualcomm Incorported Current comparator offset calibration in digital-to-analog converter calibrations
US20160248435A1 (en) * 2015-02-19 2016-08-25 Stichting Imec Nederland Circuit and Method for Comparator Offset Error Detection and Correction in an ADC

Also Published As

Publication number Publication date
TWI692944B (zh) 2020-05-01
US10382049B1 (en) 2019-08-13
DE102019213253A1 (de) 2020-03-12
CN110880933B (zh) 2023-07-28
TW202011699A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP3807381B2 (ja) Ａ／ｄ変換回路、温度センサ回路、集積回路、及び温度センサ回路の調整方法
US7539075B2 (en) Implementation of a fusing scheme to allow internal voltage trimming
US7091736B2 (en) Method and apparatus for selecting multiple settings for an integrated circuit function
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
KR101047062B1 (ko) 임피던스 조정 회로 및 이를 이용한 반도체 장치
US6433714B1 (en) Apparatus and method for precision trimming of a semiconductor device
CN110880933A (zh) 具有一半步级解析度的片载校正电路及方法
US11716088B2 (en) Analog system and associated methods thereof
EP2487797B1 (en) Minimum differential non-linearity trim DAC
US20150188557A1 (en) Semiconductor device
JPH06244724A (ja) 伝達関数を物理的に実現するシステム及びそのシステムを具現する方法
KR102368718B1 (ko) 전압 레귤레이터의 트리밍 회로 및 그 동작 방법
US10983546B1 (en) Circuits and methods providing bandgap calibration
KR100824141B1 (ko) 반도체 메모리 소자
US7733163B1 (en) Bias current compensation device and method
US20050270208A1 (en) Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same
US11334101B2 (en) Circuits and methods providing bandgap calibration for multiple outputs
CN111308304B (zh) 一种检测双极型晶体管电流放大倍数的电路和方法
JP2005127765A (ja) 半導体試験モジュールおよび半導体装置の試験方法。
JP2017123534A (ja) 半導体装置
US11955943B1 (en) Semiconductor device including on-die resistor and method of calibrating on-die resistor
US20100013685A1 (en) Method and apparatus for internally calibrating mixed-signal devices
US11211940B2 (en) Pinstrap detection circuit
JP5012731B2 (ja) 半導体集積回路装置、および半導体集積回路装置の調整方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210316

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

GR01 Patent grant
GR01 Patent grant