KR102368718B1 - 전압 레귤레이터의 트리밍 회로 및 그 동작 방법 - Google Patents

전압 레귤레이터의 트리밍 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR102368718B1
KR102368718B1 KR1020170126163A KR20170126163A KR102368718B1 KR 102368718 B1 KR102368718 B1 KR 102368718B1 KR 1020170126163 A KR1020170126163 A KR 1020170126163A KR 20170126163 A KR20170126163 A KR 20170126163A KR 102368718 B1 KR102368718 B1 KR 102368718B1
Authority
KR
South Korea
Prior art keywords
voltage
comparator
voltage divider
code
regulator
Prior art date
Application number
KR1020170126163A
Other languages
English (en)
Other versions
KR20180039565A (ko
Inventor
카라치올로 에르베'
란토르노 아메도
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20180039565A publication Critical patent/KR20180039565A/ko
Application granted granted Critical
Publication of KR102368718B1 publication Critical patent/KR102368718B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 향상된 정확도를 갖는 전압 레귤레이터의 트리밍 회로의 동작 방법은 비교기와 전압분배기를 포함하는 전압 레귤레이터를 위한 트리밍 회로의 동작 방법이고, 제1 전압분배기 출력 전압과 비교기 기준 전압을 비교함으로써 전압분배기를 위한 최종 전압분배기 코드를 결정하는 단계 및 제2 전압분배기 출력 전압과 트리밍 기준 전압을 비교함으로써 전압 레귤레이터를 위한 최종 레귤레이터 코드를 결정하는 단계를 포함하고, 제1 전압분배기 출력 전압은 전압분배기에 입력되는 전압분배기 코드에 따라 분압 기준 전압을 분압함으로써 발생하고, 제2 전압분배기 출력은 최종 전압분배기 코드에 따라 전압 레귤레이터의 출력 전압을 분압함으로써 발생한다.

Description

전압 레귤레이터의 트리밍 회로 및 그 동작 방법{TRIMMING CIRCUIT OF A VOLTAGE REGULATOR AND OPERATING METHOD THEREOF}
본 개시 내용은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 전압 레귤레이터의 트리밍 회로 및 그 동작 방법에 관한 것이다.
자동 트리밍 회로 또는 시스템은, 낸드(NAND) 플래시 메모리에서 이용할 수 있는 내부 고전압(High Voltage, HV) 레귤레이터를 조정하여 분산 제어 및 신뢰성 면에서 고 성능을 달성하는 데 사용될 수 있다. 또한, 자동 트리밍 회로 또는 시스템은, 많은 메모리 장치를 동시에 병렬로 조정함으로써 테스트 시간을 감소시킬 수 있다. 구체적으로, 자동 트리밍 회로 또는 시스템은 외부 전압을 레귤레이터 측정 중에 사용되는 통상적으로 저전압인 내부 비교기를 위한 기준 전압으로 사용한다.
일반적으로, 외부 전압은 내부 고전압 레귤레이터의 전압인 20 내지 25V 보다 낮은 12 내지 15V의 최대 전압 범위를 갖는다.
저전압(Low Voltage, LV) 비교기를 사용하려면, 저전압(LV) 비교기 및 관련된 저전압(LV) 트랜지스터의 적절한 동작 영역을 보장하도록 레귤레이터로부터의 고전압 및 외부 기준 전압이 분압될 필요가 있다. 저전압(LV) 비교기는 고전압(HV) 트랜지스터를 사용하는 것보다 저전압(LV) 트랜지스터를 사용하는 것이, 이득 단계(gain stage)에서 더 나은 성능이 발휘될 수 있다.
그러나, 널리 알려진 바와 같이 전압분배기, 특히 저항형 전압분배기는 경로 불일치(path mismatch)에 의해 영향을 받아 전압 레귤레이터의 튜닝에 영향을 줄 수 있다.
본 발명의 실시 예들은 향상된 정확도를 갖는 전압 레귤레이터의 트리밍 회로 및 그 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 비교기와 전압분배기를 포함하는 전압 레귤레이터를 위한 트리밍 회로의 동작 방법으로서, 상기 전압분배기는 상기 전압 레귤레이터와 상기 비교기 사이에 삽입되어 상기 전압 레귤레이터와 상기 비교기에 접속되는 것인, 상기 트리밍 회로의 동작 방법은, 제1 전압분배기 출력 전압과 비교기 기준 전압을 비교함으로써 상기 전압분배기를 위한 최종 전압분배기 코드를 결정하는 단계 및 제2 전압분배기 출력 전압과 트리밍 기준 전압을 비교함으로써 상기 전압 레귤레이터를 위한 최종 레귤레이터 코드를 결정하는 단계를 포함하고, 상기 제1 전압분배기 출력 전압은 상기 전압분배기에 입력되는 전압분배기 코드에 따라 분압 기준 전압을 분압함으로써 발생하고, 상기 제2 전압분배기 출력은 상기 최종 전압분배기 코드에 따라 상기 전압 레귤레이터의 출력 전압을 분압함으로써 발생한다.
본 발명의 실시 예에 따른 트리밍 회로는, 전압분배기 코드에 따라 분압 기준 전압을 분압하고 제1 전압분배기 출력 전압을 출력하도록 구성된 전압분배기, 상기 제1 전압분배기 출력 전압과 비교 기준 전압을 수신하고, 상기 제1 전압분배기 출력 전압을 상기 비교 기준 전압과 비교함으로써 상기 비교기의 출력 전압을 출력하도록 구성된 비교기 및 상기 전압분배기 코드를 상기 전압분배기에 출력하고, 상기 비교기의 출력 전압에 기초하여 최종 전압분배기 코드를 결정하도록 구성된 로직 유닛을 포함하고, 상기 전압분배기는, 상기 최종 전압분배기 코드에 따라 상기 전압 레귤레이터의 출력 전압을 분압하고, 제2 전압분배기 출력 전압을 출력하도록 구성되고, 상기 비교기는, 상기 제2 전압분배기 출력 전압과 트리밍 기준 전압을 수신하고, 상기 제2 전압분배기 출력 전압을 상기 트리밍 기준 전압과 비교함으로써 상기 비교기의 출력 전압을 출력하도록 구성되고, 상기 로직 유닛은, 상기 최종 전압분배기 코드를 상기 전압분배기에 출력하고, 레귤레이터 코드를 상기 전압 레귤레이터에 출력하고, 상기 비교기의 출력 전압에 기초하여 최종 레귤레이터 코드를 결정하도록 구성된다.
본 기술에 따르면, 향상된 정확도를 갖는 전압 레귤레이터의 트리밍 회로 및 그 동작 방법이 제공된다.
도 1a는 전압 레귤레이터의 트리밍 회로를 설명하기 위한 회로도이다.
도 1b는 도 1a의 트리밍 회로의 입력이 스위칭 블록에 의해 반전될 때의 트리밍 회로를 설명하기 위한 회로도이다.
도 2는 본 발명의 일 실시 예에 따른 트리밍 회로를 도시한다.
도 3은 본 발명의 일 실시 예에 따른 전압분배기의 분압 비(divisional ratio)를 조정하는 제1 동작을 설명하기 위한 순서도이다.
도 4a는 전압분배기의 분압 비(divisional ratio)를 결정하기 위한 제1 동작의 제1 조절단계가 수행될 때의 트리밍 회로를 설명하기 위한 회로도이다.
도 4b는 도 4a의 실시 예에 따른 제1 조절단계가 수행될 때의 트리밍 회로의 각 구성요소의 전압 레벨을 나타내는 도면이다.
도 5a는 전압분배기의 분압 비(divisional ratio)를 결정하기 위한 제1 동작의 제2 조절단계가 수행될 때의 트리밍 회로를 설명하기 위한 회로도 이다.
도 5b는 도 5a의 실시 예에 따른 제2 조절단계가 수행될 때의 트리밍 회로의 각 구성요소의 전압 레벨을 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 전압 레귤레이터를 트리밍하는 제2 동작을 설명하는 순서도이다.
도 7a는, 전압 레귤레이터를 트리밍하는 제2 동작의 제1 트리밍 단계가 수행될 때의 트리밍 회로를 설명하기 위한 회로도 이다.
도 7b는, 도 7a의 동작 상태에 있는, 즉, 전압 레귤레이터의 제1 트리밍 단계가 수행될 때의 트리밍 회로의 각 구성요소의 전압 레벨을 나타내는 도면이다.
도 8a는, 전압 레귤레이터를 트리밍하는 제2 동작의 제2 트리밍 단계가 수행될 때의 트리밍 회로를 설명하기 위한 회로도 이다.
도 8b는, 도 8a의 동작 상태에 있는, 즉, 전압 레귤레이터의 제2 트리밍 단계가 수행될 때의 트리밍 회로의 각 구성요소의 전압 레벨을 나타내는 도면이다.
도 9는 본 실시예에 따른 트리밍 회로를 사용하여 복수의 고전압(HV) 레귤레이터를 트리밍하는 자동 트리밍 프로세스를 설명하는 순서도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
제안한 신규 방법의 목적은, 저항기 경로의 불일치로 인해 야기되는 에러를 감소시키고 특히 NAND 플래시 메모리에서 사용되는 전압 레귤레이터를 위한 트리밍 프로세스의 정확도를 개선하는 것이다.
도 1a는 전압 레귤레이터의 트리밍 회로(50)를 설명하기 위한 회로도이다.
도 1b는 도 1a의 트리밍 회로(50)의 입력이 스위칭 블록(20)에 의해 반전될 때의 트리밍 회로를 설명하기 위한 회로도이다.
트리밍 회로(50)는, 제1 저항 경로(30-1) 및 제2 저항 경로(30-2)를 포함하며, 각 저항 경로는 전압분배기로서 동작할 수 있다. 트리밍 회로(50)는, 제1 및 제2 저항 경로(30-1 및 30-2)에 종속 접속된 스위칭 블록(20) 및 비교기(10)를 더 포함한다. 특히, 비교기(10)는 저전압(LV) 비교기일 수 있다. 외부 기준 전압(VEXTPAD)은 제2 저항 경로(30-2)에 제공되고, 내부 기준 전압(VMEAS)은 제1 저항 경로(30-1)에 제공될 수 있다.
외부 기준 전압(VEXTPAD)의 값은 테스트 장치의 최대 전압(예를 들어 15V) 값으로 제한될 수 있다..
조정될 내부 기준 전압(VMEAS)은, 외부 기준 전압(VEXTPAD)과 비교되고, 레귤레이터의 목표 트리밍 전압 값으로 설정될 수 있다. 실시 예에서, 내부 기준 전압(VMEAS)는 외부 기준 전압(VEXTPAD)과 같게, 즉, VMEAS≡VEXTPAD로 설정될 수 있다. 비교기(10)가 저전압 비교기인 경우, 비교되는 고전압 값들의 전압 레벨을 감소시킬 필요가 있다. 레귤레이터의 목표 트리밍 전압이 15V이하인 경우(≤≤15V)인 경우, 제1 및 제2 저항 경로(30-1 및 30-2)는, 동일한 위상(topology)을 갖고, 각 저항 경로들은 상이한 목표 트리밍 전압값을 포착하기 위한 제1 가변 저항(R1-1, R1-2)들을 포함할 수 있다.
트리밍 회로(50)는 비교기(10)의 오프셋 오차를 최소화하기 위해, 내부 기준 전압(VMEAS)을 측정하는 두 단계의 동작들을 수행할 수 있다. 즉, 도 1a와 도 1b에 도시된 바와 같이 비교기(10)의 입력을 반전하여 내부 기준 전압(VMEAS)을 측정함으로써 오프셋 오차를 최소화할 수 있다.
두 개의 저항기 경로(30-1, 30-2)에 있어서 저항의 불일치(mismatch)가 존재하는 경우, 레귤레이터의 내부 기준 전압(VMEAS) 및 외부 기준 전압(VEXTPAD)의 측정은 오차에 의해 심각한 영향을 받을 수 있다. 또한, 내부 기준 전압(VMEAS) 및 외부 기준 전압(VEXTPAD)의 각각의 전압 레벨에 정합되도록 선택된 제1 저항 경로(30-1)의 제1 가변 저항기(R1-1)와 제2 저항 경로(30-2)의 제1 가변 저항기(R1-2)가 서로 다른 값을 갖는다면, 두 개의 저항 경로들이 서로 다른 구성을 갖고, 전압 비도 같지 않으며, 저항 간의 불일치가 더욱 심각해 질 수 있다.
따라서, 도 1a의 트리밍 회로(50)와 같은 자동 트리밍 시스템에서의 저항 불일치의 문제점을 해결할 필요가 있다.
도 2는 본 발명의 일 실시 예에 따른 트리밍 회로를 도시한다.
이하, 도 2의 트리밍 회로의 구조를 먼저 간략히 설명한 후, 그 동작을 도 3 내지 도 7을 참조하여 설명한다.
트리밍 회로(100)는, 전압 레귤레이터(110)에 접속되고, 적어도 하나의 전압분배기(130) 및 비교기(140)를 포함하고, 전압분배기(130)는 전압 레귤레이터(110)와 비교기(140) 사이에 삽입되어 전압 레귤레이터(110)와 비교기(140)에 접속된다. 또한, 트리밍 회로(100)는 로직 유닛(120)과 스위칭 블록(135)을 포함할 수 있다.
구체적으로, 전압 레귤레이터(110)는, 로직 유닛(120)에 접속되고 로직 유닛(120)으로부터 레귤레이터 코드(CNTL_REG)를 수신하는 입력 단자를 가질 수 있다.
로직 유닛(120)은, 전압분배기(130)에 접속되고 전압분배기(130)에 전압분배기 코드(CNTL_DIV)를 제공하는 추가 출력 단자를 갖는다.
전압분배기(130)는 제1 스위칭 소자(SW1)와 접지 전압사이에 결합되고, 전압분배기(130)의 출력 단자는 스위칭 블록(135)을 통해 비교기(140)에 접속되고, 비교기(140)는, 로직 유닛(120)의 입력 단자에 접속된 출력(VOUT) 단자를 갖는다. 제1 스위칭 소자(SW1)는, 전압 레귤레이터(110)의 출력 단자로부터 수신되는 출력 전압(VREG) 또는 전압분배기 기준 전압(VREF _ DIV) 중 어느 하나에 접속될 수 있다.
로직 유닛(120)은 전압분배기(130)의 분압 비(division ratio)를 제어할 수 있다. 예를 들어, 로직 유닛(120)은, 전압분배기(130)에 입력되는 전압분배기 코드(CNTL_DIV)를 제어함으로써 분압 비(division ratio)를 조정할 수 있다.
로직 유닛(120)은 전압 레귤레이터(110)를 제어할 수 있다. 예를 들어, 로직 유닛(120)은, 전압 레귤레이터(110)의 출력 전압(VREG)을 제어하기 위해 레귤레이터 코드(CNTL_REG)를 가변할 수 있다.
전압분배기(130)는, 제1 스위칭 소자(SW1)를 통해 제1 기준 전압을 제공 받을 수 있다. 실시 예에서, 제1 기준 전압은 전압 레귤레이터(110)의 출력 전압(VREG) 또는 전압분배기 기준 전압(VREF _ DIV) 중 어느 하나일 수 있다. 즉, 전압 분배기(130)는 제1 스위칭 소자(SW1)의 동작에 따라 전압 레귤레이터(110)의 출력 전압(VREG) 또는 전압분배기 기준 전압(VREF _ DIV) 중 어느 하나의 전압을 제1 기준 전압으로 입력 받을 수 있다. 실시 예에서, 전압분배기(130)는 저항형 전압분배기일 수 있다. 다만, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 전압분배기(130)는, 용량형 전압분배기, 또는 다이오드 전압분배기, 또는 트랜지스터 전압분배기일 수도 있다. 실시 예에서, 전압분배기(130)는 가변 저항기(145)를 포함할 수 있다. 로직 유닛(120)은, 전압분배기 코드(CNTL_DIV)를 가변 저항기(145)에 입력하여 전압분배기(130)의 분압 비(division ratio)를 가변한다.
비교기(140)는, 제2 스위칭 소자(SW2)에 의해 전압분배기(130)의 출력(VDIV)과 비교할 제2 기준 전압을 입력 받을 수 있다. 실시 예에서, 제2 기준 전압은 비교기 기준 전압(VREF) 또는 트리밍 기준 전압(VREF _ TRIM) 중 어느 하나의 전압일 수 있다.
비교기(140)는 전압분배기(130)의 출력(VDIV)과 제2 기준 전압과의 비교 결과를 출력 전압(VOUT)으로 로직 유닛(120)에 제공할 수 있다. 스위칭 블록(135)은, 비교기(140)의 입력이 반전될 수도 있도록 전압분배기(130)와 비교기(140) 사이에 배치될 수 있다.
비교기 기준 전압(VREF)과 트리밍 기준 전압(VREF _ TRIM) 중 어느 하나는, 제2 스위칭 소자(SW2) 및 스위칭 블록(135)에 의해 선택되어 비교기(140)의 입력에 입력될 수 있다.
본 발명의 실시 예에 따른 전압 레귤레이터의 트리밍 방법은, 기본적으로, 전압분배기(130)의 분압 비(divisional ratio)를 조정(tuning)하여 최종 전압분배기 코드(CNTL_DIV)를 획득하는 제1 동작과 조정된 분압 비(divisional ratio)를 갖는 최종 전압분배기 코드(CNTL_DIV)로 설정된 전압분배기(130)를 사용하여 전압 레귤레이터(110)를 트리밍하는 제2 동작을 포함할 수 있다.
즉, 본 발명의 실시 예에 따른 전압 레귤레이터의 동작 방법은 전압분배기(130)의 분압 비(divisional ratio)를 결정하는 최종 전압분배기 코드(CNTL_DIV)를 결정 또는 획득하는 동작과, 결정 또는 획득된 최종 전압분배기 코드(CNTL_DIV)를 이용하여 전압 레귤레이터(110)를 트리밍하는 동작을 포함할 수 있다. 이하에서 제1 동작과 제2 동작에 대해서 보다 상세하게 설명한다.
도 3은 본 발명의 일 실시 예에 따른 전압분배기(130)의 분압 비(divisional ratio)를 조정하는 제1 동작을 설명하기 위한 순서도이다.
전압분배기(130)의 분압 비(divisional ratio)는 로직 유닛(120)이 전압분배기(130)로 출력하는 전압분배기 코드(CNTL_DIV)에 따라 결정될 수 있다.
본 발명의 실시 예에 따른, 전압 레귤레이터(110)를 트리밍 할 때, 사용되는 전압분배기 코드(CNTL_DIV)인 최종 전압분배기 코드(CNTL_DIV)를 획득하는 제1 동작은 제1 조절단계와 제2 조절단계를 통해 수행될 수 있다.
도 4a는, 전압분배기(130)의 분압 비(divisional ratio)를 결정하기 위한 제1 동작의 제1 조절단계가 수행될 때의 트리밍 회로(100-1)를 설명하기 위한 회로도 이다.
도 3 및 4a를 참조하면, 도 3 및 도 4a를 참조하면, S200 단계에서, 전압분배기 기준 전압(VREF _ DIV)이 전압분배기(130)에 인가되고, 비교기 기준 전압(VREF)은 비교기(140)에 인가된다. 도 4a에 도시된 바와 같이, 스위칭 블록(135)은, 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 비교기(140)의 비반전(+) 입력(A)에 인가되는 한편, 비교기 기준 전압(VREF)이 비교기(140)의 반전(-) 입력(B)에 인가되도록, 설정된다. 제1 스위칭 소자(SW1)는 전압분배기 기준 전압(VREF _ DIV)이 전압분배기(130)에 인가되도록 스위칭되고, 제2 스위칭 소자(SW2)는 스위칭 블록(135)에 비교기 기준 전압(VREF)을 인가하도록 스위칭된다.
이어서, S210 단계에서, 전압 비교기(140)의 트리밍 값인 전압분배기 코드(CNTL_DIV)의 스캔이 수행될 수 있다. 이 프로세스는, 전압분배기(130)의 가변 저항기(145)에 제공되는 전압분배기 코드(CNTL_DIV)의 값을 가변함으로써 수행된다. 도 4b는, 도 4a의 실시 예에 따른 제1 조절단계가 수행될 때의 트리밍 회로(100-1)의 각 구성요소의 전압 레벨을 개략적으로 도시한다. 도 4b의 실시 예에서, 전압분배기 기준 전압(VREF _ DIV)은 15V이고, 비교기 기준 전압(VREF)은 1V일 수 있다. 전압분배기 기준 전압(VREF _ DIV) 및 비교기 기준 전압(VREF) 의 특정 레벨은 다양한 실시 예에 따라 가변될 수도 있다.
전압분배기 코드(CNTL_DIV)의 스캔은, 예를 들어, 전압분배기(130)의 전압분배기 출력 전압(VDIV)을 점진적으로 또는 단계적으로 증가시킴으로써 수행되며, 이는 전압분배기 코드(CNTL_DIV)의 값을 1로부터 증가시킴으로써 달성될 수 있다. 본 실시 예에서, 가변 저항기(145)는 전압분배기 코드(CNTL_DIV)가 1일 때 가장 높은 저항값을 갖는다. 대안으로, 상이한 코드 방식들이 사용될 수도 있으며, 실시 예는 적절하게 수정될 수도 있다. 전압분배기 코드(CNTL_DIV)는 비트 코드일 수도 있다.
전압분배기(130)의 전압분배기 출력 전압(VDIV)이 비교기 기준 값(VREF)보다 작은 경우, 비교기(140)의 출력 전압(VOUT)은 로우이다. 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 비교기 기준 값(VREF)보다 큰 경우, 비교기(140)의 출력 전압(VOUT)은 하이이다. 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 로우에서 하이로 천이하는 곳이다.
S220 단계에서, 비교기(140)의 출력이 트리거링 되는 시점(Ttrig)에서, 전압분배기 코드(CNTL_DIV)를 감지할 수 있다. 구체적으로, 로직 유닛(120)은 비교기(140)의 출력(VOUT)이 트리거링 되는 즉, 로우 에서 하이로 변경되는 때의 전압분배기 코드(CNTL_DIV)를 감지할 수 있다.
대안으로, 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 하이에서 로우로 천이하는 시점으로서 정의될 수도 있다.
다시 도 3을 참조하면, S230 단계에서, 트리밍 회로(100_1)는 트리거링 시점(Ttrig)에서의 전압분배기 코드(CNTL_DIV)를 제1 값(x)으로 로직 유닛(120)에 저장할 수 있다.
즉, 전압분배기 코드(CNTL_DIV)가 제1 값(x)에 해당하는 경우, 비교기(140)의 출력(VOUT)이트리거링 될 것이다. 구체적으로, 전압분배기 코드(CNTL_DIV)가 제1 값(x)에 해당하는 경우 비교기의 출력 전압(VOUT)이 로우에서 하이로 천이할 것이다. 이어서, 단계(S240)에서, 트리밍 회로(100-1)는 현재의 조절 단계가 제2 조절 단계인지를 판단할 수 있다. 판단 결과 현재의 조절 단계가 제2 조절 단계이면, S250단계로 진행하고, 그렇지 않으면, S260단계로 진행한다.
도 5a는, 전압분배기(130)의 분압 비(divisional ratio)를 결정하기 위한 제1 동작의 제2 조절단계가 수행될 때의 트리밍 회로(100-2)를 설명하기 위한 회로도 이다.
도 3을 참조하면, S260 단계에서, 비교기(140)의 입력에 인가된 신호는 스위칭 블록(135)에 의해 반전될 수 있다. 보다 상세하게, 도 5a에 도시된 바와 같이, 스위칭 블록(135)은, 비교기 기준 전압(VREF)이 비교기(140)의 비반전 입력(A)에 인가되는 동안 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 비교기(140)의 반전 입력(B)에 인가되도록 조정된다. 제1 스위칭 소자(SW1)는, 또한, 전압분배기 기준 전압(VREF_DIV)이 전압분배기(130)의 입력에 인가되도록 스위칭되고, 제2 스위칭 소자(SW2)는, 비교기 기준 전압(VREF)을 스위칭 블록(135)에 인가하도록 스위칭된다.
이어서, S210단계로 돌아가서, 전압분배기 코드(CNTL_DIV)의 스캔이 전술한 바와 같이 수행된다. 이 스캔은, 더욱 구체적으로, 전압분배기(130)의 가변 저항기(145)에 제공되는 전압분배기 코드(CNTL_DIV)를 가변함으로써 수행된다. 이어서, S220 단계에서, 비교기(140)의 출력이 트리거링 되는 시점에서 전압분배기 코드(CNTL_DIV)를 제2 값(y)으로 저장할 수 있다.
도 5b는, 도 5a의 실시 예에 따른 제2 조절단계가 수행될 때의 트리밍 회로(100-2)의 각 구성요소의 전압 레벨을 개략적으로 도시한다. 전압분배기 코드(CNTL_DIV)의 스캔은, 전압분배기(130)의 전압분배기 출력 전압(VDIV)을 점진적으로 또는 단계적으로 증가시킴으로써 수행되며, 이는 전술한 바와 같이 전압분배기 코드(CNTL_DIV)의 값을 1로부터 증가시킴으로써 달성될 수 있다. 본 실시 예에서, 가변 저항기(145)는 전압분배기 코드(CNTL_DIV)가 1일 때 가장 높은 저항을 갖는다. 대안으로, 상이한 코드 방식들이 사용될 수 있으며, 실시 예는 적절하게 수정될 수도 있다.
전압분배기(130)의 전압분배기 출력 전압(VDIV)이 기준 값(VREF)보다 작을 때, 비교기(140)의 출력 전압(VOUT)은 하이이다. 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 기준 값(VREF)보다 클 때, 비교기(140)의 출력 전압(VOUT)은 로우이다. 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 하이에서 로우로 천이하는 시점이다. 대안으로, 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 로우에서 하이로 천이하는 시점으로서 정의될 수도 있다.
다시 도 3을 참조하면, S230 단계에서, 트리밍 회로(100_1)는 트리거링 시점(Ttrig)에서의 전압분배기 코드(CNTL_DIV)를 제2 값(y)으로 로직 유닛(120)에 저장할 수 있다.
즉, 전압분배기 코드(CNTL_DIV)가 제2 값(y)에 해당하는 경우, 비교기(140)의 출력(VOUT)이 트리거링 될 것이다. 구체적으로, 전압분배기 코드(CNTL_DIV)가 제2 값(y)에 해당하는 경우 비교기의 출력 전압(VOUT)이 하이에서 로우로 천이할 것이다.
이어서, S240단계에서, 트리밍 회로(100-1)는 현재의 조절 단계가 제2 조절 단계인지를 판단할 수 있다. 판단 결과 현재의 조절 단계가 제2 조절 단계이면, S250단계로 진행하고, 그렇지 않으면, S260단계로 진행한다.
OUTS250 단계에서, 2개의 전압분배기 코드 x와 y의 평균이 계산되고, 이 계산된 값은 단계(S260)에서 최종 전압분배기 코드(CNTL_DIV)로 결정될 수 있다. 이는 다음 레귤레이터 트리밍 동작인 제2 동작을 위한 전압분배기 코드(CNTL_DIV)로서 설정된다.
도 3 내지 5b의 실시 예에 따른 제1 동작에 따르면, 비교기(140)로 입력되는 입력 신호들을 반전하여 측정하는 이중 측정이 수행되므로, 비교기 오프셋 에러를 최소화할 수 있다.
도 6은 본 발명의 실시 예에 따른 전압 레귤레이터(110)를 트리밍하는 제2 동작을 설명하는 순서도이다.
본 발명의 실시 예에 따른, 전압 레귤레이터(110)를 트리밍하는 제2 동작은 제1 트리밍 단계와 제2 트리밍 단계를 통해 수행될 수 있다.
도 7a는, 전압 레귤레이터를 트리밍하는 제2 동작의 제1 트리밍 단계가 수행될 때의 트리밍 회로(100-3)를 설명하기 위한 회로도 이다.
도 6 및 도 7a를 참조하면, 제1 스위칭 소자(SW1)는 전압 레귤레이터(110)의 출력 전압(VREG)이 전압분배기(130)에 인가되도록 스위칭되고, 제2 스위칭 소자(SW2)는 트리밍 기준 전압(VREF _ TRIM)을 스위칭 블록(135)에 인가하도록 스위칭된다.
S300 단계에서, 트리밍 기준 전압(VREF _ TRIM)은 비교기(140)의 반전(-) 입력(B)에 인가된다. 스위칭 블록(135)은, 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 비교기(140)의 비반전(+) 입력(A)에 인가되는 한편 트리밍 기준 전압(VREF _ TRIM)이 비교기(140)의 반전(-) 입력(B)에 인가되도록 설정될 수 있다.
이어서, S310 단계에서, 전압분배기(130)에 입력되는 전압분배기 코드(CNTL_DIV)는 도 3 내지 6b를 통해 설명된 실시 예에 따라 획득된 최종 전압분배기 코드 (CNTL_DIV), 즉 제1 값(x)과 제2 값(y)의 평균으로서 고정될 수 있다.
S320 단계에서, 제1 스위칭 소자(SW1)(도시되지 않음)는 전압 레귤레이터의 출력 전압(VREG)이 전압분배기(130)에 인가되도록 스위칭된다.
도 6에서 설정 단계들로서 표시되는 초기 단계들(S300, S310, S320)은 순서와 무관하게 또는 도 6에 도시된 순서와 다른순서로 수행될 수도 있다.
S330 단계에서, 레귤레이터 코드(CNTL_REG)가 스캔 된다. 이어서, S340 단계에서, 레귤레이터 코드(CNTL_REG)의 제1 값(w)은 비교기(140)의 출력(VOUT)이 트리거링 하는 시점에서 감지되고, 감지된 제1 값(w)은 로직 유닛(120)에 저장될 수 있다.
도 7b는, 도 7a의 동작 상태에 있는, 즉, 전압 레귤레이터(110)의 제1 트리밍 단계가 수행될 때의 트리밍 회로(100-3)의 각 구성요소의 전압 레벨을 개략적으로 도시한다.
레귤레이터 코드(CNTL_REG)의 스캔은 전압 레귤레이터(110)의 출력 전압(VREG)을 점진적으로 또는 단계적으로 증가시킴으로써 수행되며, 이는 예를 들어 레귤레이터 코드(CNTL_REG)를 조정함으로써 달성될 수 있다. 본 실시 예에서, 전압 레귤레이터(110)의 출력 전압(VREG)은 레귤레이터 코드(CNTL_REG)가 증가함에 따라 증가한다. 전압 레귤레이터(110)의 레귤레이터 코드(CNTL_REG)의 각각의 값에 대응하여, 출력 전압(VREG)의 값이 존재한다는 것을 주목해야 한다. 대안으로, 레귤레이터 코드(CNTL_REG)에 대한 상이한 코드 방식들이 사용될 수 있으며, 실시예는 적절하게 수정될 수 있다.
전압분배기(130)의 전압분배기(130)의 출력 전압(VDIV)이 트리밍 기준 전압(VREF_TRIM)보다 낮을 때, 비교기(140)의 출력 전압(VOUT)은 로우이다. 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 트리밍 기준 전압(VREF _ TRIM)보다 클 때, 비교기(140)의 출력 전압(VOUT)은 하이이다. 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 로우에서 하이로 천이하는 시점이다. 대안으로, 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 하이에서 로우로 천이하는 시점으로서 정의될 수도 있다.
도 7b에서, 비교기(140)의 출력 전압(VOUT)은 시작시 로우로서 유지되고, 비교기(140)의 출력 전압(VOUT)은, 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 트리밍 기준 전압(VREF _ TRIM)보다 커진 시점에서 하이로 천이한다. 이 트리거링은 레귤레이터 코드(CNTL_REG)가 레귤레이터 코드(w)와 같을 때 발생할 수 있다. 예를 들어, 본 실시 예에서, 트리밍 기준 전압(VREF _ TRIM)은 1.5333V일 수 있다.
다시 도 6을 참조하면, S340단계에서, 로직 유닛(120)은 비교기(140)의 출력이 트리거링 될 때의 레귤레이터 코드(CNTL_REG)를 제1값(w)으로 저장할 수 있다. 즉, 레귤레이터 코드(CNTL_REG)가 제1값(w)인 경우, 비교기(140)의 출력이 트리거링 할 수 있다. 즉 비교기(140)의 출력은 로우에서 하이로 천이한다. 이어서, S350 단계에서, 트리밍 회로(100-3)는 현재 수행되는 트리밍 단계가 제2 트리밍 단계인지 여부를 판단할 수 있다. 판단 결과, 제2 트리밍 단계에 해당하는 경우에는 S360 단계로 진행하고, 그렇지 않은 경우에는 S380단계로 진행할 수 있다. 도 8a는, 전압 레귤레이터를 트리밍하는 제2 동작의 제2 트리밍 단계가 수행될 때의 트리밍 회로(100-4)를 설명하기 위한 회로도 이다.
도 8a를 참조하면, 제1 스위칭 소자(SW1)는 전압 레귤레이터(110)의 출력 전압(VREG)이 전압분배기(130)에 인가되도록 스위칭되고, 제2 스위칭 소자(SW2)는 트리밍 기준 전압(VREF _ TRIM)을 스위칭 블록(135)에 인가하도록 스위칭된다.
다시 도 6을 참조하면, S370 단계에서, 비교기(140)의 입력에 인가된 신호는 스위칭 블록(135)에 의해 반전될 수 있다. 보다 상세하게, 도 8a에 도시된 바와 같이, 스위칭 블록(135)은, 트리밍 기준 전압(VREF _ TRIM)이 비교기(140)의 비반전(+) 입력(A)에 인가되는 동안 전압분배기(130)의 출력 전압(VDIV)이 비교기(140)의 반전(-) 입력(B)에 인가되도록 설정될 수 있다.
S330 단계에서, 레귤레이터 코드(CNTL_REG)가 스캔된다. 이어서, S340단계에서, 레귤레이터 코드(CNTL_REG)의 제2 값(j)은, 비교기(140)의 출력(VOUT)이 트리거링 하는 시점에서 감지되고, 감지된 제2 값(j)은 로직 유닛(120)에 저장될 수 있다.
도 8b는, 도 8a의 동작 상태에 있는, 즉, 전압 레귤레이터(110)의 제2 트리밍 단계가 수행될 때의 트리밍 회로(100-4)의 각 구성요소의 전압 레벨을 개략적으로 도시한다.
레귤레이터 코드(CNTL_REG)의 스캔은, 예를 들어, 전압 레귤레이터(110)의 출력 전압(VREG)을 점진적으로 또는 단계적으로 증가시킴으로써 수행되며, 이는 레귤레이터 코드(CNTL_REG)를 조정함으로써 달성될 수 있다. 본 실시 예에서, 전압 레귤레이터(110)의 출력 전압(VREG)은 레귤레이터 코드(CNTL_REG)가 증가함에 따라 증가한다. 레귤레이터 코드(CNTL_REG)의 각 값에 대응하여, 전압 레귤레이터(110)의 출력 전압(VREG)의 값이 존재한다. 대안으로, 상이한 코드 방식들이 사용될 수 있으며, 실시예는 적절하게 수정될 수 있다.
전압분배기(130)의 전압분배기 출력 전압(VDIV)이 트리밍 기준 전압 (VREF _ TRIM)보다 낮을 때, 비교기(140)의 출력 전압(VOUT)은 하이이다. 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 트리밍 기준 전압(VREF _ TRIM)보다 클 때, 비교기(140)의 출력 전압(VOUT)은 로우이다. 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 하이에서 로우로 천이하는 시점이다. 대안으로, 트리거링 시점(Ttrig)은 비교기(140)의 출력 전압(VOUT)이 로우에서 하이로 천이하는 시점으로서 정의될 수도 있다.
도 8b에서, 비교기(140)의 출력 전압(VOUT)은 시작시 하이로서 유지되고, 비교기(140)의 출력 전압(VOUT)은, 전압분배기(130)의 전압분배기 출력 전압(VDIV)이 트리밍 기준 전압(VREF _ TRIM)보다 커지는 시점에서 로우로 천이한다. 이 트리거링은 레귤레이터 코드(CNTL_REG)가 레귤레이터 코드(j)와 같을 때 발생한다. 본 실시예에서, 트리밍 기준 전압(VREF _ TRIM)은 1.5333V일 수 있다.
다시 도 6을 참조하면, S340단계에서, 로직 유닛(120)은 비교기(140)의 출력이 트리거링 될 때의 레귤레이터 코드(CNTL_REG)를 제2값(j)으로 저장할 수 있다. 즉, 레귤레이터 코드(CNTL_REG)가 제2 값(j)과 같은 경우, 비교기(140)의 출력은 트리거링할 수 있다. 즉, 비교기(140)의 출력은 하이에서 로우로 천이한다. S360단계에서는, 레귤레이터 코드(CNTL_REG)의 2개의 값인 제1값(w)와 제2값(j)의 평균이 계산될 수 있다.
계산된 값은 S380단계에서 최종 레귤레이터 코드(CNTL_REG)로 결정될 수 있다. 최종 레귤레이터 코드(CNTL_REG)는 전압 레귤레이터(110)를 위한 고정된 레귤레이터 코드(CNTL_REG)로서 설정될 수 있다.
다양한 실시 예에서, 트리밍 기준 전압(VREF _ TRIM), 전압분배기 기준 전압(VREF_DIV), 및 비교기 기준 전압(VREF) 등의 기준 전압들은 본 전압 레귤레이터가 포함된 전자 장치의 내부 또는 외부에 있을 수 있다.
도 6 내지 8b의 실시 예에 따른 제2 동작에 따르면, 비교기(140)의 입력에 인가되는 신호를 반전하여 측정하는 이중 측정이 수행되므로, 비교기 오프셋 에러를 최소화할 수 있다.
본 실시 예는, 모든 전압 레귤레이터에, 특히, 고전압 레벨이 15V보다 높은 경우에 적용될 수 있다. 실시 예에서, 15V 내지 25V인 고 전압(HV)을 사용하는 낸드(NAND) 플래시 메모리 장치의 전압 레귤레이터의 트리밍에 적용될 수 있다. 또한, 본 발명의 실시 예는, 내부 또는 외부에서 이용 가능한 고전압 기준이 없기 때문에 고 전압(HV)을 트리밍하는데 있어서의 한계를 극복한다.
또한, 전압 레귤레이터로부터의 측정된 더욱 높은 전압을 인가할 때 동일한 성능을 유지하면서도, 외부 패드 또는 내부 기준 전압을 사용하여 저항들을 트리밍할 수 있다.
또 다른 일 실시 예에 따르면, 전술한 바와 같이 전압 레귤레이터의 트리밍 동작에 사용되는 기준 전압들의 값을 변경함으로써 반도체 메모리 장치의 내부에 사용되는 모든 내부 고전압(HV) 레귤레이터들의 트리밍이 가능하다. 따라서, 본 발명의 실시 예는, 트리밍 정밀도가 높고 분압 비 불일치에 대한 면역성이 있는 메모리 장치에 대하여 고유한 내장형 자동 트리밍 시스템으로서 채택될 수 있다.
도 9는 본 실시예에 따른 트리밍 회로를 사용하여 복수의 고전압(HV) 레귤레이터를 트리밍하는 자동 트리밍 프로세스를 설명하는 순서도이다.
도 9를 참조하면,
S400 단계에서, 전압분배기(130)는 분압 비(k)를 취득하도록 조정된다. 전압분배기(130)는, 예를 들어, 전술한 도 3의 흐름도에 도시된 단계들을 통해 조정될 수 있다. 다음으로, 단계(S410)에서는, 레귤레이터 1로 표시된 제1 전압 레귤레이터가 트리밍된다. 제1 전압 레귤레이터를 트리밍하기 위해, 도 6의 흐름도에 도시된 단계들이 실행될 수도 있다. 이 경우, VREF _1과 동일한 트리밍 기준 전압(VREF_TRIM)이 사용되며, 출력 전압은 VREG _1로서 표시되고, 즉, 트리밍 기준 전압(VREF_1)은 VREG _1/k과 같다.
레귤레이터 1의 트리밍 단계가 완료된 후, 레귤레이터 2로 표시된 제2 전압 레귤레이터가 단계(S420)에서 트리밍된다. 트리밍 프로세스는 레귤레이터 1의 트리밍 프로세스와 유사한 방식으로 수행된다. 이어서, 트리밍 프로세스는, 단계(S430)에서 레귤레이터 N으로 표시된 최종 레귤레이터가 트리밍될 때까지 계속된다.
이러한 식으로, 하나보다 많은 전압 레귤레이터가 효율적으로 트리밍될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 비교기
20: 스위칭 블록
30-1: 제1 저항 경로
30-2: 제2 저항 경로
50: 트리밍 회로

Claims (20)

  1. 비교기와 전압분배기를 포함하는 전압 레귤레이터를 위한 트리밍 회로의 동작 방법으로서, 상기 전압분배기는 상기 전압 레귤레이터와 상기 비교기 사이에 삽입되어 상기 전압 레귤레이터와 상기 비교기에 접속되는 것인, 상기 트리밍 회로의 동작 방법은,
    제1 전압분배기 출력 전압과 비교기 기준 전압을 비교함으로써 상기 전압분배기를 위한 최종 전압분배기 코드를 결정하는 단계; 및
    제2 전압분배기 출력 전압과 트리밍 기준 전압을 비교함으로써 상기 전압 레귤레이터를 위한 최종 레귤레이터 코드를 결정하는 단계를 포함하고,
    상기 제1 전압분배기 출력 전압은 상기 전압분배기에 입력되는 전압분배기 코드에 따라 분압 기준 전압을 분압함으로써 발생하고, 상기 제2 전압분배기 출력은 상기 최종 전압분배기 코드에 따라 상기 전압 레귤레이터의 출력 전압을 분압함으로써 발생하는, 트리밍 회로의 동작 방법.
  2. 제1항에 있어서, 상기 최종 전압분배기 코드를 결정하는 단계는,
    제1 전압분배기 코드를 결정하는 단계; 및
    상기 비교기에 인가되는 신호를 반전함으로써 제2 전압분배기 코드를 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  3. 제2항에 있어서, 상기 제1 전압분배기 코드를 결정하는 단계는,
    상기 제1 전압분배기 출력 전압을 상기 비교기의 비반전 입력에 인가하고 상기 비교기 기준 전압을 상기 비교기의 반전 입력에 인가하는 단계;
    상기 제1 전압분배기 출력 전압이 상기 비교기 기준 전압을 초과할 때까지 상기 전압분배기를 위한 전압분배기 코드를 조정하는 단계; 및
    상기 제1 전압분배기 출력 전압이 상기 비교기 기준 전압을 초과할 때의 전압분배기 코드를 상기 제1 전압분배기 코드로서 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  4. 제2항에 있어서, 제2 전압분배기 코드를 결정하는 단계는,
    상기 제1 전압분배기 출력 전압을 상기 비교기의 반전 입력에 인가하고 상기 비교기 기준 전압을 상기 비교기의 비반전 입력에 인가하는 단계;
    상기 제1 전압분배기 출력 전압이 상기 비교기 기준 전압을 초과할 때까지 상기 전압분배기를 위한 전압분배기 코드를 조정하는 단계; 및
    상기 제1 전압분배기 출력 전압이 상기 비교기 기준 전압을 초과할 때의 전압분배기 코드를 상기 제2 전압분배기 코드로서 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  5. 제2항에 있어서, 상기 제1 전압분배기 코드와 상기 제2 전압분배기 코드의 평균을 상기 최종 전압분배기 코드로서 결정하는 단계를 더 포함하는, 트리밍 회로의 동작 방법.
  6. 제1항에 있어서, 상기 최종 레귤레이터 코드를 결정하는 단계는,
    제1 레귤레이터 코드를 결정하는 단계; 및
    상기 비교기에 인가되는 신호를 반전함으로써 제2 레귤레이터 코드를 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  7. 제6항에 있어서, 상기 제1 레귤레이터 코드를 결정하는 단계는,
    상기 제2 전압분배기 출력 전압을 상기 비교기의 비반전 입력에 인가하고 상기 트리밍 기준 전압을 상기 비교기의 반전 입력에 인가하는 단계;
    상기 제2 전압분배기 출력 전압이 상기 트리밍 기준 전압을 초과할 때까지 상기 전압 레귤레이터를 위한 레귤레이터 코드를 조정하는 단계; 및
    상기 제2 전압분배기 출력 전압이 상기 트리밍 기준 전압을 초과할 때의 레귤레이터 코드를 상기 제1 레귤레이터 코드로서 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  8. 제6항에 있어서, 상기 제2 레귤레이터 코드를 결정하는 단계는,
    상기 제2 전압분배기 출력 전압을 상기 비교기의 반전 입력에 인가하고 상기 트리밍 기준 전압을 상기 비교기의 비반전 입력에 인가하는 단계;
    상기 제2 전압분배기 출력 전압이 상기 트리밍 기준 전압을 초과할 때까지 상기 전압 레귤레이터를 위한 레귤레이터 코드를 조정하는 단계; 및
    상기 제2 전압분배기 출력 전압이 상기 트리밍 기준 전압을 초과할 때의 레귤레이터 코드를 상기 제2 레귤레이터 코드로서 결정하는 단계를 포함하는, 트리밍 회로의 동작 방법.
  9. 제6항에 있어서, 상기 제1 레귤레이터 코드와 상기 제2 레귤레이터 코드의 평균을 상기 최종 레귤레이터 코드로서 결정하는 단계를 더 포함하는, 트리밍 회로의 동작 방법.
  10. 전압 레귤레이터를 위한 트리밍 회로에 있어서,
    전압분배기 코드에 따라 분압 기준 전압을 분압하고 제1 전압분배기 출력 전압을 출력하는 전압분배기;
    상기 제1 전압분배기 출력 전압과 비교 기준 전압을 수신하고, 상기 제1 전압분배기 출력 전압을 상기 비교 기준 전압과 비교한 결과를 기초로 출력 전압을 출력하는 비교기; 및
    상기 전압분배기 코드를 상기 전압분배기에 출력하고, 상기 비교기의 출력 전압에 기초하여 최종 전압분배기 코드를 결정하는 로직 유닛을 포함하고,
    상기 전압분배기는,
    상기 최종 전압분배기 코드에 따라 상기 전압 레귤레이터의 출력 전압을 분압하고, 제2 전압분배기 출력 전압을 출력하고,
    상기 비교기는,
    상기 제2 전압분배기 출력 전압과 트리밍 기준 전압을 수신하고, 상기 제2 전압분배기 출력 전압을 상기 트리밍 기준 전압과 비교함으로써 상기 비교기의 출력 전압을 출력하고,
    상기 로직 유닛은,
    상기 최종 전압분배기 코드를 상기 전압분배기에 출력하고, 레귤레이터 코드를 상기 전압 레귤레이터에 출력하고, 상기 비교기의 출력 전압에 기초하여 최종 레귤레이터 코드를 결정하는 트리밍 회로.
  11. 제10항에 있어서, 상기 로직 유닛은,
    상기 비교기의 출력 전압이 수신될 때까지 상기 전압분배기 코드를 조정하는 트리밍 회로.
  12. 제10항에 있어서, 상기 비교기는,
    상기 제1 전압분배기 출력 전압이 상기 비교 기준 전압을 초과할 때 상기 비교기의 출력 전압을 상기 로직 유닛에 출력하는 트리밍 회로.
  13. 제10항에 있어서, 상기 비교기는,
    상기 제1 전압분배기 출력 전압을 비반전 입력을 통해 수신하고 상기 비교 기준 전압을 반전 입력을 통해 수신하는 트리밍 회로.
  14. 제10항에 있어서, 상기 비교기는,
    상기 제1 전압분배기 출력 전압을 반전 입력을 통해 수신하고 상기 비교 기준 전압을 비반전 입력을 통해 수신하는 트리밍 회로.
  15. 제10항에 있어서, 상기 로직 유닛은,
    상기 비교기의 출력 전압이 수신될 때까지 상기 레귤레이터 코드를 조정하는 트리밍 회로.
  16. 제10항에 있어서, 상기 비교기는,
    상기 제2 전압분배기 출력 전압이 상기 트리밍 기준 전압을 초과할 때 상기 비교기의 출력 전압을 상기 로직 유닛에 출력하는 트리밍 회로.
  17. 제10항에 있어서, 상기 비교기는,
    상기 제2 전압분배기 출력 전압을 비반전 입력을 통해 수신하고 상기 트리밍 기준 전압을 반전 입력을 통해 수신하는 트리밍 회로.
  18. 제10항에 있어서, 상기 비교기는,
    상기 제2 전압분배기 출력 전압을 반전 입력을 통해 수신하고 상기 트리밍 기준 전압을 비반전 입력을 통해 수신하는 트리밍 회로.
  19. 제10항에 있어서, 상기 제1 전압분배기 출력 전압을 상기 비교기의 비반전 입력과 접속하고 상기 비교 기준 전압을 상기 비교기의 반전 입력과 접속하고 또는 상기 제1 전압분배기 출력 전압을 상기 비교기의 반전 입력과 접속하고 상기 비교 기준 전압을 상기 비교기의 비반전 입력과 접속하도록 구성된 스위칭 블록을 더 포함하는 트리밍 회로.
  20. 제10항에 있어서, 상기 제2 전압분배기 출력 전압을 상기 비교기의 비반전 입력과 접속하고 상기 트리밍 기준 전압을 상기 비교기의 반전 입력과 접속하고 또는 상기 제2 전압분배기 출력 전압을 상기 비교기의 반전 입력과 접속하고 상기 트리밍 기준 전압을 상기 비교기의 비반전 입력과 접속하도록 구성된 스위칭 블록을 더 포함하는 트리밍 회로.
KR1020170126163A 2016-10-10 2017-09-28 전압 레귤레이터의 트리밍 회로 및 그 동작 방법 KR102368718B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102016000101502A IT201600101502A1 (it) 2016-10-10 2016-10-10 Circuito di trimming di un regolatore di tensione e relativo metodo di funzionamento
IT102016000101502 2016-10-10

Publications (2)

Publication Number Publication Date
KR20180039565A KR20180039565A (ko) 2018-04-18
KR102368718B1 true KR102368718B1 (ko) 2022-02-28

Family

ID=57796891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126163A KR102368718B1 (ko) 2016-10-10 2017-09-28 전압 레귤레이터의 트리밍 회로 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10353416B2 (ko)
KR (1) KR102368718B1 (ko)
IT (1) IT201600101502A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6869934B2 (ja) * 2018-11-01 2021-05-12 三井金属アクト株式会社 ドア自動開閉システム
KR102630096B1 (ko) * 2019-08-23 2024-01-29 에스케이하이닉스 주식회사 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법
CN111367343B (zh) * 2020-03-20 2021-06-04 内蒙古显鸿科技股份有限公司 低功耗双参考电压比较器电路
CN114815943B (zh) * 2022-03-31 2023-03-24 深圳市迪浦电子有限公司 校正修调电路及集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160116925A1 (en) 2014-10-28 2016-04-28 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
US20180091096A1 (en) 2016-09-29 2018-03-29 Macronix International Co., Ltd. Feedback compensated oscillator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318265A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 半導体集積回路及び半導体集積回路のテスト方法
JP4925621B2 (ja) * 2005-08-03 2012-05-09 ルネサスエレクトロニクス株式会社 電源電位制御回路、半導体集積回路装置、フラッシュメモリ、及び電源電位の調整方法
US8929158B1 (en) * 2013-10-15 2015-01-06 Integrated Silicon Solution, Inc. Auto-trimming of internally generated voltage level in an integrated circuit
KR20150063734A (ko) * 2013-12-02 2015-06-10 에스케이하이닉스 주식회사 전압 트리밍 장치를 포함하는 반도체 장치
US9784791B2 (en) * 2014-07-18 2017-10-10 Intel Corporation Apparatus and method to debug a voltage regulator
US9356590B1 (en) * 2014-12-16 2016-05-31 Freescale Semiconductor, Inc. Production test trimming acceleration
KR20160107564A (ko) * 2015-03-04 2016-09-19 에스케이하이닉스 주식회사 트리밍 회로 및 이를 포함하는 반도체 시스템
US9362936B1 (en) * 2015-06-22 2016-06-07 Silicon Laboratories Inc. Digital-to-time converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160116925A1 (en) 2014-10-28 2016-04-28 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
US20180091096A1 (en) 2016-09-29 2018-03-29 Macronix International Co., Ltd. Feedback compensated oscillator

Also Published As

Publication number Publication date
IT201600101502A1 (it) 2018-04-10
US10353416B2 (en) 2019-07-16
KR20180039565A (ko) 2018-04-18
US20180101187A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
KR102368718B1 (ko) 전압 레귤레이터의 트리밍 회로 및 그 동작 방법
CN112925729B (zh) 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
KR101047062B1 (ko) 임피던스 조정 회로 및 이를 이용한 반도체 장치
US9197209B2 (en) Semiconductor device
US20020017965A1 (en) Method to find a value within a range using weighted subranges
CN112673430B (zh) Zq校准时间的缩减
US9418726B1 (en) Data reception chip
US20140049245A1 (en) Reference voltage generation circuit of semiconductor device
US8742805B2 (en) Power on reset device and power on reset method
US9411352B1 (en) Trimming circuit and semiconductor system including the same
US9691440B2 (en) Control method for data reception chip
US10134466B2 (en) Data reception chip
CN116959542A (zh) 校准电路、存储器及校准方法
TWI580984B (zh) 電壓校正電路及電壓校正系統
US9048041B2 (en) Key press detecting circuit and method for detecting the status of multiple keys through a single pin
EP3893079B1 (en) In-chip reference current generation circuit
US7796447B2 (en) Semiconductor memory device having output impedance adjustment circuit and test method of output impedance
US8427198B1 (en) Reduced quantization error I/O resistor calibrator
US9697875B2 (en) Data reception chip
US10382049B1 (en) On-chip calibration circuit and method with half-step resolution
US7816956B2 (en) Power-on reset circuit
KR102457085B1 (ko) 이진 가중치된 pmos 배열을 사용하여 비동기 이진 탐색을 수행하는 디지털 ldo 레귤레이터 및 그 동작방법
US11327098B2 (en) Frequency detection circuit and method
US9825613B1 (en) Resistor calibration system
US20150170719A1 (en) Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant