CN103812504A

CN103812504A - 相位校正装置及相位校正方法

Info

Publication number: CN103812504A
Application number: CN201210439360.2A
Authority: CN
Inventors: 林见儒; 刘凯尹
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2012-11-06
Filing date: 2012-11-06
Publication date: 2014-05-21
Anticipated expiration: 2032-11-06
Also published as: CN103812504B

Abstract

一种相位校正装置及相位校正方法，该装置包含：振荡器，产生参考时脉；锁相回路，依据该参考时脉产生输入时脉；多相位时脉产生器；选择器；模拟至数字转换器；控制电路，依据转换结果产生及储存一或多个参数并控制该选择器进行选择；以及相位校正电路，于关闭及重新启动该锁相回路后，依据该控制电路的重置信号及该参考时脉提供一校正信号至该多相位时脉产生器，并依据该校正信号输出该锁相回路的输入时脉至该多相位时脉产生器，该多相位时脉产生器再依据该校正信号及该输入时脉重新产生频率相同但相位不同的多个输出时脉并将之输出至前述选择器，该控制电路则依据该一或多个参数来控制该选择器选择该多个输出时脉的其中之一以作为运作时脉。

Description

相位校正装置及相位校正方法

技术领域

本发明是关于一种相位校正装置及方法，尤其是一种可用于一数据回复系统的相位校正装置及方法。

背景技术

在以太网络通信系统中，传送端与接收端各自有一时脉产生电路，二时脉产生电路分别独立运作，所产生的时脉并无直接关系。然而接收端为了能正确地还原传送端所传送的数据，接收端的时脉产生电路会造出与传送端的时脉相仿或具有特定关系的时脉，但由于接收端的时脉产生基础（通常是一石英振荡器）与传送端的时脉产生基础（通常亦为一石英振荡器）并不相同，依据两者所产生的时脉的频率无可避免地存在差异，因此接收端每隔一段时间便需进行时脉调整，以回复一最佳取样位置来正确地取样数据。目前的作法是接收端利用时脉产生电路产生频率相同但相位不同的多个时脉，并通过分析数据取样的结果来于该多个时脉中决定一最佳取样时脉，然后再利用该最佳取样时脉来取样数据。然而，如前所述，接收端每隔一段时间便需调整时脉以补偿与传送端之间的频率差异，因此当接收端发现数据取样的结果有恶化的现象，便会从前述多个时脉中选择具有不同相位的另一个时脉，将其作为该最佳取样时脉来取样数据，藉此确保数据的取样结果能维持在可接受的状态。

然而，为了节省功耗，有些以太网络接收端会于闲暇时关闭部分耗电的元件，例如关闭该时脉产生电路中的锁相回路，以进入一省电状态，但为了确保当数据传送进来时接收端能立即回复正常运作，接收端必须能够很快地重新决定该最佳取样时脉来进行取样，由于该锁相回路于关闭及重新启动后可能会输出错误的时脉或无法正常地衔接关闭前的运作，以至于后级的取样电路可能产生取样错误，因此接收端只好再重新依据数据取样的结果来于前述多个时脉中找出该最佳取样时脉，此过程不仅耗时也降低了节能的效果。

发明内容

鉴于上述，本发明的一目的在于提供一种相位校正装置及一种相位校正方法，以解决现有技术的问题。

本发明的另一目的在于提供一种相位校正装置及一种相位校正方法，以快速地进行相位校正。

本发明揭示了一种相位校正装置，依据本发明的一实施例，该相位校正装置包含：一振荡器，用来产生一参考时脉；一锁相回路，耦接该振荡器，用来依据该参考时脉产生一输入时脉，该输入时脉的频率不同于该参考时脉的频率；一多相位时脉产生器，耦接该锁相回路，可依据该输入时脉产生多个输出时脉，该多个输出时脉具有相同频率及不同相位；一选择器，耦接该多相位时脉产生器，用来选择该多个输出时脉的其中之一以作为一运作时脉；一模拟至数字转换器，耦接该选择器，用来依据该运作时脉对一输入数据进行模拟至数字转换以产生一转换结果；一控制电路，耦接该模拟至数字转换器及该选择器，用来依据该转换结果以产生及储存一或多个参数，并控制该选择器进行选择；以及一相位校正电路，耦接该振荡器、该锁相回路、该多相位时脉产生器及该控制电路，用来于关闭及重新启动该锁相回路后，依据该控制电路所产生的一重置信号以及该参考时脉提供一校正信号至该多相位时脉产生器，并依据该校正信号来输出该锁相回路所产生的输入时脉至该多相位时脉产生器，该多相位时脉产生器再依据该校正信号及该输入时脉重新产生该多个输出时脉并将之输出至前述选择器，该控制电路则依据该一或多个参数来控制该选择器选择该多个输出时脉的其中之一以作为运作时脉。

依据本发明的一实施例，前述一或多个参数包含一时间参数、一最佳取样相位参数以及一相位调整参数。

依据本发明的一实施例，前述控制电路包含一计数器用来产生一计数值，该控制电路会依据该计数值及上述时间参数以产生一比对结果，然后再依据该比对结果及上述相位调整参数来控制前述选择器进行选择。

依据本发明的一实施例，前述相位校正电路包含：一校正信号产生电路，耦接该控制电路与该振荡器，用来依据该控制电路所产生的一重置信号以及该振荡器所产生的该参考时脉产生该校正信号；以及一时脉控制电路，耦接该锁相回路以及该校正信号产生电路，用来接收该锁相回路所产生的输入时脉，并依据该校正信号以输出该输入时脉至该多相位时脉产生器，该多相位时脉产生器再据以产生多个输出时脉。

本发明另揭示了一种相位校正方法，其可通过一相位校正装置来实现，依据本发明的一实施例，该相位校正方法包含：利用一振荡器产生一参考时脉；依据该参考时脉产生一输入时脉，该输入时脉的频率不同于该参考时脉的频率；依据该输入时脉产生多个输出时脉，该多个输出时脉具有相同频率及不同相位；选择该多个输出时脉的其中之一以作为一运作时脉；依据该运作时脉来对一输入数据进行模拟至数字转换以产生一转换结果；依据该转换结果产生及储存一或多个参数，并控制该选择器进行选择；以及关闭该锁相回路；重新启动该锁相回路；依据一重置信号以及该参考时脉提供一校正信号；依据该校正信号输出该输入时脉；依据该校正信号及该输入时脉重新产生该多个输出时脉；以及依据该一或多个参数来输出该多个输出时脉的其中之一以作为该运作时脉。

依据本发明的一实施例，上述相位校正方法进一步包含：产生一计数值。此时前述依据该一或多个参数来输出该多个输出时脉的其中之一的步骤包含：依据该计数值及该一或多个参数来选择该多个输出时脉的其中之一以作为该运作时脉。

有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。

附图说明

图1为本发明的相位校正装置的一实施例的示意图。

图2为图1的相位校正电路的示意图。

图3为图1的相位校正电路的信号时序图。

图4为图2的校正信号产生电路及时脉控制电路的一实施例示意图。

图5为本发明的相位校正方法的一实施例示意图。

其中，附图标记说明如下：

100相位校正装置

110振荡器

120锁相回路

125开关

130多相位时脉产生器

140选择器

150模拟至数字转换器

160控制电路

170相位校正电路

172校正信号产生电路

174时脉控制电路

176D型触发器

178门控时钟单元

S505产生一参考时脉

S510依据该参考时脉产生一输入时脉

S515依据该输入时脉产生多个输出时脉

S520选择该多个输出时脉的其中之一以作为一运作时脉

S525依据该运作时脉执行模拟至数字转换以产生一转换结果

S530依据该转换结果产生及储存一或多个参数

S535停止产生该输入时脉

S540重新产生该输入时脉

S545依据一重置信号及该参考时脉来提供一校正信号

S550依据该校正信号输出该输入时脉

S555依据该校正信号及该输入时脉重新产生该多个输出时脉

S560依据该一或多个参数来输出该多个输出时脉的其中之一以作为该运作时脉

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。另外，在实施为可能的前提下，本说明书所描述的物件或事件间的相对关系，涵义可包含直接或间接的关系，所谓“间接”是指物件间尚有中间物或物理空间的存在，或指事件间尚有中间事件或时间间隔的存在。再者，以下内容关于时脉相位调整，对于本领域惯用的技术或原理，若不涉及本发明的技术特征，将不予赘述。此外，图示中元件的形状、尺寸、比例以及流程的步骤顺序及说明等仅为示意，是供本技术领域技术人员了解本发明之用，而非对本发明的实施范围加以限制。

另外，以下说明内容的各个实施例分别具有一或多个技术特征，然此并不意味使用本发明者必需同时实施任一实施例中的所有技术特征，或仅能分开实施不同实施例中的一部或全部技术特征。换句话说，只要不影响实施可能性，本技术领域技术人员可依据本发明的揭示内容，并视自身的需求或设计理念，选择性地实施任一实施例中部分或全部的技术特征，或者选择性地实施多个实施例中部分或全部的技术特征的组合，藉此增加本发明实施时的弹性。

本发明的揭示内容包含一种相位校正装置以及一种相位校正方法，该相位校正装置及方法可快速地决定一具有最佳取样相位（或符合一预设要求）的运作时脉，以利用该运作时脉来进行数据取样。该相位校正装置及方法可以用于任何数据取样装置，例如一以太网络接收装置，然此并非对本发明的限制，仅供本发明举例说明暨本技术领域人士了解本发明之用。在实施为可能的前提下，本技术领域技术人员能够依据本发明揭示内容来选择等效的元件或步骤来实现本发明，亦即本发明的实施并不局限于本发明所揭示的实施例。由于本发明的相位校正装置所包含的部分或全部元件个别而言可为已知的元件，因此在不影响该装置发明的充分揭示及可据以实施的前提下，以下说明对于实现该装置发明的个别元件的细节将予以节略。另外，本发明的相位校正方法可通过本发明的相位校正装置来实现，亦可能通过其它相位校正装置来实现，类似地，在不影响该方法发明的充分揭示及可据以实施的前提下，以下说明对于执行该方法发明的硬件装置的细节将予以节略。

请参阅图1，其是本发明的相位校正装置的一实施例的示意图。本实施例可用于一数据取样装置（例如一以太网络接收装置），更精确地说，可用来回复该数据取样装置的一具有最佳取样相位（或符合一预设要求）的运作时脉以进行数据取样。如图1所示，本实施例的相位校正装置100包含：一振荡器110，用来产生一参考时脉，该振荡器110可为一石英振荡器或一CMOS振荡器，然本发明并不以此为限，任何能产生稳定的参考时脉的装置或电路，在实施为可能的前提下，均得用来实现本发明的振荡器110；一锁相回路120，耦接该振荡器110，用来依据该参考时脉产生一输入时脉，该输入时脉的频率不同于该参考时脉的频率，而在实施为可能的前提下，该锁相回路120可为一已知或未公知的锁相回路；一多相位时脉产生器130，耦接该锁相回路120，用来依据该输入时脉产生多个输出时脉，该多个输出时脉具有相同频率及不同相位，且在实施为可能的前提下，该多相位时脉产生器可为一已知或未公知的多相位时脉产生器，例如一电压控制延迟线（VoltageControl Delay Line）或一延迟锁定回路（Delay Lock Loop）；一选择器140，耦接该多相位时脉产生器130，用来选择该多个输出时脉的其中之一以作为一运作时脉，而在实施为可能的前提下，该选择器140可为一已知的多工器或其它已知或未公知的选择电路；一模拟至数字转换器150，耦接该选择器140，用来依据该运作时脉对一输入数据进行模拟至数字转换以产生一转换结果，同样地在实施为可能的情况下，该模拟至数字转换器150可利用一已知或未公知的模拟至数字转换电路来实现；一控制电路160（例如一可编程逻辑控制器），耦接该模拟至数字转换器150及该选择器140，用来依据该转换结果产生及储存一或多个参数，并控制该选择器140进行选择，本实施例中，该一或多个参数包含一最佳取样相位参数、一时间参数以及一相位调整参数，然此并非对本发明的限制，该一或多个参数亦得为其它数量或其它用途的参数；以及一相位校正电路170，耦接前述振荡器110、锁相回路120、多相位时脉产生器130及控制电路160，用来于关闭及重新启动该锁相回路120后，依据该控制电路160的控制以及振荡器110的参考时脉提供一校正信号至该多相位时脉产生器130，并依据该校正信号输出该锁相回路120所产生的输入时脉至该多相位时脉产生器130，该多相位时脉产生器130再依据该校正信号及该输入时脉重新产生该多个输出时脉并将的输出至选择器140，该控制电路160则依据该一或多个参数来控制该选择器140选择该多个输出时脉的其中之一以作为该运作时脉。

承上所述，本实施例中，该控制电路160会控制该选择器140依据一预定顺序或轮流使用该多个输出时脉做为该运作时脉，以对该输入数据进行取样，藉此产生前述的转换结果，接着该控制电路160会再分析该转换结果以决定在该多个输出时脉中何者适合做为当前的运作时脉，换句话说，该控制电路160会判断使用那一个输出时脉来进行取样可以得到一最佳取样效果或一符合预设条件的取样效果，举例而言，该控制电路160会依该预定顺序或轮流使用Clk₀、Clk₁、Clk₂...Clk_N-2、Clk_N-1等N个输出时脉中的一部或全部来得到该转换结果，并依据该转换结果的优劣决定Clk_k为当前最佳的运作时脉，其中N为大于1的整数，k为前述的最佳取样相位参数且等于0到N-1之间的值（包含0及N-1）。另外，该控制电路160亦会通过分析该转换结果来判断经过多少时间后转换结果的品质会下降到一预设门槛，而在达到该预设门槛时控制该选择器140重新在该多个输出时脉中选择具有不同相位的另一个时脉来做为新的运作时脉，举例而言，该控制电路160会经由分析该转换结果而判断出在使用Clk_k做为该运作时脉后，经过一时间2T转换结果即会出现错误，换句话说，经过时间2T后，具有最佳取样相位的时脉会从Clk_k变成Clk_k-2m，因此控制电路160为了确保转换结果不出现错误，会在每经过一时间T之后控制该选择器140选择输出时脉Clk_k-m来做为新的运作时脉Clk_k，亦即控制电路160每经过时间T会将该最佳取样相位参数k更新为k-m，以回复前述最佳取样效果或该符合预设条件的取样效果，其中该T为前述的时间参数、该m为前述的相位调整参数且为1到N-1之间的整数，且若k-m的值小于零（因该k值会随着时间更新而有可能小于m），本实施例会令k-m等于N+(k-m)，使得k-m仍为0到N-1之间的值。请注意，将时脉Clk_k-m作为当前的运作时脉Clk_k后，后续的时脉调整可参考上述说明来类推；另请注意，上述时间2T用于举例说明，本技术领域技术人员可依设计规范或实作需求设定不同时间，例如将2T改为xT（x大于1）；再请注意，时脉Clk_k-m亦可用Clk_k+m’表示（其中m’亦为1到N-1间的整数），易言之，每经过时间T，控制电路160即将最佳取样相位参数k更新为k+m’，以控制选择器140输出原本的输出时脉Clk_k+m’以做为新的运作时脉Clk_k，此时若k+m’大于或等于N，本实施例会令k+m’等于(k+m’)-N，使得Clk_k+m对应Clk₀、Clk₁、Clk₂...Clk_N-2、Clk_N-1的其中之一。此外，当控制电路160确定该k、该T以及该m的值后，会利用一储存元件（例如多个暂存器）将之储存下来，以供关闭及重新启动该锁相回路120后快速地回复该运作时脉之用。

承前所述，当本发明的相位校正装置100进入一节能模式或其它需要关闭该相位校正装置100的一部分电路的模式后，该相位校正装置100会关闭该锁相回路120，并在被唤醒或一预定时间后重新启动该锁相回路120。由于该锁相回路120于关闭及再启动后可能会输出错误的时脉、异常的频率或无法正常地衔接关闭前的运作，使得后级电路缺乏正确的时脉基础来回复该运作时脉，因此前述的相位校正电路170会在该控制电路160的控制下，以该振荡器110所产生的稳定的参考时脉为依据，提供一校正信号至前述多相位时脉产生器130，并依据该校正信号来输出该锁相回路120所产生的输入时脉至该多相位时脉产生器130（此时通过关闭（switch off）一开关125，该锁相回路120并不直接提供该输入时脉予该多相位时脉产生器130），该多相位时脉产生器130再依据该校正信号及该输入时脉重新产生该多个输出时脉Clk₀、Clk₁、Clk₂...Clk_N-2及Clk_N-1，并将之输出至该选择器140，然后该控制电路160会依据该一或多个参数（本实施例中为该最佳取样相位参数k，且如同上述该k会随着时间更新）控制该选择器140选择该多个输出时脉的其中之一（本实施例中为输出时脉Clk_k）以作为该运作时脉，其中该多个输出时脉通过该校正信号与该振荡器110的参考时脉产生关联，而具有一正确的基准。

承上所述，如果多相位时脉产生器130采用一数字逻辑架构（例如以D型触发器（D Flip-Flop）所组成的架构），其可依据前述校正信号来进行重置或回复运作（例如当校正信号为一低电平时，该数字逻辑架构进行重置（停止运作）；当校正信号为一高电平时，该数字逻辑架构开始运作），藉此停止或开始使用该相位校正电路170所输出的输入时脉来产生该多个输出时脉Clk₀、Clk₁、Clk₂...Clk_N-2及Clk_N-1；而如果多相位时脉产生器130采用一模拟架构（例如一电压控制延迟线），其可依据该校正信号而关闭或启动（例如当校正信号为一低电平时，该模拟架构的电源关闭；当校正信号为一高电平时，该模拟架构的电源开启），以同步地停止或开始接收来自于相位校正电路170的输入时脉。换句话说，该校正信号可控制该相位校正电路170输出该输入时脉至该多相位时脉产生器130，并同时启动该多相位时脉产生器130来接收该输入时脉。

另外，由于该控制电路160需将前述的时间参数T比对一持续的计时结果，以于每经过时间T之后，将该最佳取样相位参数k更新为k-m，因此本实施例中，控制电路160会包含一计数器（未图示）（或其它已知的计时电路）用来产生一计数值，然后再依据该计数值及该一或多个参数（本实例中为该时间参数T）产生一比对结果，当该比对结果显示该计数值达到该时间参数T时，该控制电路160会依据该一或多个参数（本实施例中为该相位调整参数m）来更新该最佳取样相位k（亦即令k等于k-m），并在该锁相回路120运作时或重新启动后，控制该选择器140输出此对应最佳取样相位的运作时脉Clk_k，而由于该k值会随时间而更新，因此此时的运作时脉Clk_k可能会不同于现有选择器140所输出的运作时脉Clk_k。请注意，当计数值达到该时间参数T时，前述计数器会重置并重新进行计数，然此仅为举例，其它可达到相同计时效果的方式亦得为本发明所采用。

上述实施例通过持续更新该最佳取样相位参数k以确保选择器140所输出的输出时脉会对应最佳取样的效果。然本技术领域技术人员亦可依据本发明的揭示而采用其它等效作法来更新该最佳取样相位参数k，举例而言，当关闭锁相回路120后，控制电路160会暂停更新该最佳取样相位参数k，而令前述计时电路使用另一计数器来累加经过时间T的次数α，进而在重新启动该锁相回路120后，以等效于下列算式的方式来更新该最佳取样相位参数k：

k=k-INT{MOD(α×m,N)}

其中该m及该N分别为前述的相位调整参数及多相位时脉产生器130所产生的输出时脉的数目；INT指取整数运算；MOD指取余数运算；算式等号左边的参数k指更新后的最佳取样相位参数，而右边的参数k指更新前的最佳取样相位参数k，亦即关闭锁相回路120时所保存的参数k。另外，如同前述，若更新后的最佳取样相位参数k小于0，控制电路160会令k-m等于N+(k-m)，使得k-m仍为0到N-1的间的值。

请参阅图2与图3，其分别为图1的相位校正电路170的示意图以及该相位校正电路170的信号时序图。如图2所示，该相位校正电路170包含：一校正信号产生电路172，耦接前述控制电路160、振荡器110与多相位时脉产生器130，用来依据该控制电路160所产生的一重置信号以及该振荡器110所产生的该参考时脉产生前述校正信号；以及一时脉控制电路174，耦接该锁相回路120、该校正信号产生电路172以及该多相位时脉产生器130，用来接收该锁相回路120所产生的该输入时脉，并依据该校正信号将该输入时脉输出至该多相位时脉产生器130。又如图3所示，当该控制电路160送出该重置信号时（亦即该重置信号被拉至一高电平），该校正信号产生电路172会将该重置信号关联于该参考时脉的正缘，进而产生该校正信号（亦即该校正信号被拉至一高电平并同步于该参考时脉），而当该时脉控制电路174接收到拉高至高电平的校正信号后，即输出该锁相回路120的输入时脉至该多相位时脉产生器130以重新产生该多个输出时脉，更精确地说，在校正信号拉高至高电平后，时脉控制电路174会从下一个锁相回路的输入时脉的正缘开始输出该输入时脉至该多相位时脉产生器130。通过上述，该输入时脉能依据该校正信号正确地对应到该参考时脉，进而使得基于该输入时脉所产生的多个输出时脉关联到该参考时脉，而具有一正确的基准。

请注意，图2的校正信号产生电路172可利用两级D型触发器（DFlip-Flop）来实现，因此在该重置信号被拉至高电平后，该校正信号会于该参考时脉的第二个正缘被拉至高电平（细节请参阅图4及其说明）。然而校正信号产生电路172亦可利用一级或更多级D型触发器（或其它具有等效功能的逻辑电路）来实现，举例而言，当校正信号产生电路172利用一级D型触发器来实现时，在该重置信号被拉至高电平后，该校正信号会于该参考时脉的第一个正缘即被拉至高电平，如此可加快校正信号的产生，然而也可能影响电路的稳定度，至于当中的利弊可由本技术领域人士依其需求来决定。

承上所述，并请参阅图4，其是图2的校正信号产生电路172及时脉控制电路174的一实施例示意图。该校正信号产生电路172可通过包含两级D型触发器176或其它已知的逻辑电路来实现，藉此将该重置信号关联于该参考时脉的一缘以产生该校正信号。另外，该时脉控制电路174则可通过包含一现有的门控时钟单元178（Clock Gating Cell）来实现，藉此确保该输入时脉与该参考时脉间的一相对关系。

本发明另揭示一种相位校正方法。请参阅图5，其是本发明的相位校正方法的一实施例示意图，该方法可通过前述相位校正装置100来实现，亦可通过其它可执行该方法的装置来实现。该相位校正方法包含：利用一振荡器（例如一石英振荡器或一CMOS振荡器）产生一参考时脉（步骤S505）；利用一锁相回路以依据该参考时脉产生一输入时脉（步骤S510），该输入时脉的频率不同于该参考时脉的频率；使用一多相位时脉产生器以依据该输入时脉产生多个输出时脉（步骤S515），该多个输出时脉具有相同频率及不同相位；使用一选择器选择该多个输出时脉的其中之一以作为一运作时脉（步骤S520）；利用一模拟至数字转换器以依据该运作时脉来对一输入数据进行模拟至数字转换，进而产生一转换结果（步骤S525）；使用一控制电路以依据该转换结果产生及储存一或多个参数（步骤S530）；关闭该锁相回路以停止产生该输入时脉（步骤S535）；启动该锁相回路以重新产生该输入时脉（步骤S540）；使用一相位校正电路以依据该参考时脉以及该控制电路的一重置信号来提供一校正信号（步骤S545）；于重新产生该输入时脉后，使用该相位校正电路以依据该校正信号输出该锁相回路所产生的输入时脉（步骤S550）；利用该多相位时脉产生器以依据该校正信号及该输入时脉重新产生该多个输出时脉（步骤S555）；以及利用该控制电路以依据该一或多个参数来控制该选择器输出该多个输出时脉的其中之一以作为该运作时脉（步骤S560）。

承上所述，本实施例中，该一或多个参数包含一最佳取样相位参数、一时间参数以及一相位调整参数，然此并非对本方法的限制，该一或多个参数亦得为其它数量或其它用途的参数。另外，该相位校正方法可进一步包含：产生一计数值，该计数值代表一期间，此时前述步骤S560包含依据该计数值及该一或多个参数的至少其中之一（例如上述的时间参数T）来输出该多个输出时脉的其中之一以作为该运作时脉。再者，该相位校正方法亦可进一步包含：使用一时脉控制电路来依据该校正信号输出该输入时脉至该多相位时脉产生器，此时前述步骤S555包含依据该时脉控制电路输出的输入时脉产生该多个输出时脉。

请注意，由于本技术领域技术人员可参阅前述相位校正装置100的说明来充份了解图5的相位校正方法，为免冗文，重复及不必要的说明在此予以节略。

综上所述，本发明所揭示的相位校正装置及相位校正方法可于关闭及重新启动一锁相回路后，利用关闭该锁相回路前所储存的参数来快速地决定一运作时脉，同时为了避免该锁相回路于重新启动后输出错误时脉、异常频率或无法正常衔接关闭前的运作等等所造成的问题，本发明利用一振荡器稳定的参考时脉产生一校正信号，进而利用该校正信号输出该锁相回路的输入时脉，并依据该校正信号及该输入时脉重新产生多个输出时脉，藉此供后级电路从中选择出运作时脉。简言之，该多个重新产生的输出时脉通过该校正信号与该振荡器稳定的参考时脉产生了关联，因此具有一正确的基准。

虽然本发明的实施例如上所述，然而该多个实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利权利要求范围所界定者为准。

Claims

1.一种相位校正装置，包含：

一振荡器，用来产生一参考时脉；

一锁相回路，耦接该振荡器，用来依据该参考时脉产生一输入时脉；

一多相位时脉产生器，耦接该锁相回路，用来依据该输入时脉产生多个输出时脉，该多个输出时脉具有相同频率及不同相位；

一选择器，耦接该多相位时脉产生器，用来选择该多个输出时脉的其中之一以作为一运作时脉；

一模拟至数字转换器，耦接该选择器，用来依据该运作时脉对一输入数据进行模拟至数字转换以产生一转换结果；

一控制电路，耦接该模拟至数字转换器及该选择器，用来依据该转换结果以产生及储存一或多个参数，并控制该选择器进行选择；以及

一相位校正电路，耦接该振荡器、该锁相回路、该多相位时脉产生器及该控制电路，用来于关闭及重新启动该锁相回路后，依据该控制电路所产生的一重置信号以及该参考时脉提供一校正信号至该多相位时脉产生器，并依据该校正信号来输出该锁相回路所产生的该输入时脉至该多相位时脉产生器，该多相位时脉产生器再依据该校正信号及该输入时脉重新产生该多个输出时脉并将之输出至该选择器，该控制电路再依据该一或多个参数来控制该选择器选择该多个输出时脉的其中之一以作为该运作时脉。

2.如权利要求1所述的相位校正装置，其中该振荡器包含一石英振荡元件或一CMOS振荡元件。

3.如权利要求1所述的相位校正装置，其中该一或多个参数包含一最佳取样相位参数、一时间参数以及一相位调整参数。

4.如权利要求3所述的相位校正装置，其中该多相位时脉产生器依据该校正信号及该输入时脉重新产生该多个输出时脉后，该控制电路依据该最佳取样相位参数来控制该选择器进行选择。

5.如权利要求3所述的相位校正装置，其中该控制电路包含一计数器用来产生一计数值，该控制电路依据该计数值及该时间参数以产生一比对结果，并依据该比对结果及该相位调整参数来控制该选择器进行选择。

6.如权利要求1所述的相位校正装置，其中该控制电路包含一计数器用来产生一计数值，该控制电路依据该计数值及该一或多个参数的至少其中之一来控制该选择器进行选择。

7.如权利要求1所述的相位校正装置，其中该相位校正电路包含：

一校正信号产生电路，耦接该控制电路、该振荡器及该多相位时脉产生器，用来依据该控制电路所产生的该重置信号以及该振荡器所产生的该参考时脉产生该校正信号；以及

一时脉控制电路，耦接该锁相回路、该校正信号产生电路以及该多相位时脉产生器，用来接收该锁相回路所产生的该输入时脉，并依据该校正信号以输出该输入时脉至该多相位时脉产生器。

8.如权利要求7所述的相位校正装置，其中该校正信号产生电路包含至少一逻辑电路，用来将该重置信号关联于该参考时脉的一缘以产生该校正信号。

9.如权利要求7所述的相位校正装置，其中该时脉控制电路包含至少一门控时钟单元，用来确保该输入时脉与该参考时脉间的一相对关系。

10.一种相位校正方法，其能通过一相位校正装置来实现，该方法包含：

利用一振荡器产生一参考时脉；

依据该参考时脉产生一输入时脉，该输入时脉的频率不同于该参考时脉的频率；

依据该输入时脉产生多个输出时脉，该多个输出时脉具有相同频率及不同相位；

选择该多个输出时脉的其中之一以作为一运作时脉；

依据该运作时脉来对一输入数据进行模拟至数字转换以产生一转换结果；

依据该转换结果产生及储存一或多个参数；

停止产生该输入时脉；

重新产生该输入时脉；

依据该参考时脉以及一重置信号提供一校正信号；

于重新产生该输入时脉后，依据该校正信号输出该输入时脉；

依据该校正信号及该输入时脉重新产生该多个输出时脉；以及

依据该一或多个参数输出该多个输出时脉的其中之一以作为该运作时脉。

11.如权利要求10所述的相位校正方法，其中该一或多个参数包含一最佳取样相位参数、一时间参数以及一相位调整参数。

12.如权利要求10所述的相位校正方法，进一步包含：

产生一计数值，

其中依据该一或多个参数输出该多个输出时脉的其中之一的步骤包含：依据该计数值及该一或多个参数的至少其中之一来选择该多个输出时脉的其中之一以作为该运作时脉。