CN105281743B - 时钟信号产生器、通信装置与循序时钟信号门控电路 - Google Patents

Abstract

本发明公开了一种时钟信号产生器、通信装置与循序时钟信号门控电路。该时钟信号产生器，包含：一振荡器，用来产生一参考时钟信号；一多相位时钟信号产生电路，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始输出该多个输出时钟信号，其中该多个输出时钟信号具有相同频率及不同相位；一循序时钟信号门控电路，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，并于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系；以及一时钟信号工作控制电路，用来提供该电源控制信号以及该门控控制信号。

Description

时钟信号产生器、通信装置与循序时钟信号门控电路

技术领域

本发明涉及时钟信号产生、应用与控制技术领域，尤其涉及能够保持一时钟信号输出周期数的关系的时钟信号产生器、通信装置与循序时钟信号门控电路。

背景技术

在以太网络通信系统中，二连线端会依据一预设机制分别扮演主控端(Master)与受控端(Slave)的角色，主控端与受控端各自有一时钟信号产生电路，二时钟信号产生电路分别独立工作，所产生的时钟信号并无直接关系且通常存在差异。然而主控端与受控端为了能互相解出对方所传送的信号，受控端的时钟信号产生电路会先依据主控端传送信号解出主控端传送时钟信号，再造出与该主控端传送时钟信号相仿或具有特定关系的受控端接收时钟信号，然后依据受控端接收时钟信号决定受控端传送时钟信号，接着主控端的时钟信号产生电路会依据受控端传送信号解出受控端传送时钟信号，并造出与受控端传送时钟信号相仿或具有特定关系的主控端接收时钟信号，藉由上述操作，双方即能在共同的时钟信号基础下传送与接收信号。

一般而言，在产生前述受控端或主控端接收时钟信号的过程中，受控端或主控端会利用时钟信号产生电路产生频率相同但相位不同的多个时钟信号，并通过时序回复(Timing Recovery)的技术选择该些时钟信号的其中之一以做为接收时钟信号，然而，为了节省功耗，有些以太网络标准规范(例如IEEE802.3az节能以太网络(Energy EfficientEthernet,EEE)规范)会要求二连线端在无封包收送需求时进入EEE模式以关闭部分耗电的元件(例如关闭部分实体层电路)，并要求二连线端在有封包收送需求时于一预定时间内离开EEE模式以回复正常工作，在连线速度为100Megabit/s的装置中，该预定时间是20.5μs，在连线速度为1Gigabit/s的装置中则是16.5μs。

承上所述，以连线速度为1Gigabit/s的装置为例，目前以太网络连线技术为了符合EEE的规范，二连线端于建立连线并决定适当的时钟信号后，会储存已建立的时钟信号关系的参数，并于进入EEE模式时令时钟信号产生电路保持工作，藉此在有封包收送需求时能够于前述预定时间内离开EEE模式，然而，以太网络装置中的时钟信号产生电路相当耗电，若时钟信号产生电路于处于EEE模式时仍继续正常工作，会消耗相当多的电力；但若时钟信号产生电路于进入EEE模式后关闭而于离开EEE模式时再开启以节省电力，考虑到时钟信号产生电路于关闭及重启时可能会输出错误的时钟信号(例如时钟信号突波(ClockGlitch))或于重启后失去各时钟信号的相对关系，二连线端反而需要更长时间来重新校准或建立时钟信号关系，以至于无法在EEE规范所要求的时间内回复正常工作。

因此，本领域需要一种能够在时钟信号产生电路关闭与重启的过程中避免时钟信号突波以及维持多时钟信号间的关系的技术。

部分现有技术的内容可参见相同申请人的申请号为13793604的美国专利申请。

发明内容

本发明的一目的在于提出一种时钟信号产生器、通信装置与循序时钟信号门控电路，以解决现有技术的问题。

本发明的另一目的在于提出一种时钟信号产生器、通信装置与循序时钟信号门控电路，以于关闭并再开启一多相位时钟信号产生电路的部分或全部后保持一时钟信号输出周期数的关系。

本发明的又一目的在于提出一种时钟信号产生器、通信装置与循序时钟信号门控电路，以在符合节能以太网络规范的同时藉由关闭时钟信号产生器的部分或全部来节省更多电力。

本发明提出一种时钟信号产生器，其一实施例包含：一振荡器，用来产生一参考时钟信号；一多相位时钟信号产生电路，耦接该振荡器，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始输出该多个输出时钟信号，其中该多个输出时钟信号具有相同频率及不同相位；一循序时钟信号门控电路，耦接该多相位时钟信号产生电路，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，并于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系；以及一时钟信号工作控制电路，耦接该多相位时钟信号产生电路与该循序时钟信号门控电路，用来提供该电源控制信号以及该门控控制信号。

本发明另提出一种通信装置，能够于建立连线后暂时关闭一多相位时钟信号产生电路的部分或全部，该通信装置的一实施例包含：一时钟信号产生器；一传送与接收时钟信号产生电路；一传送电路；以及一接收电路。所述时钟信号产生器包含：一振荡器，用来产生一参考时钟信号；一多相位时钟信号产生电路，耦接该振荡器，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始输出该多个输出时钟信号，其中该多个输出时钟信号具有相同频率及不同相位；一循序时钟信号门控电路，耦接该多相位时钟信号产生电路，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，以及于该时钟信号产生器停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系；以及一时钟信号工作控制电路，耦接该多相位时钟信号产生电路与该循序时钟信号门控电路，用来提供该电源控制信号以及该门控控制信号。所述传送与接收时钟信号产生电路耦接该时钟信号产生器，用来依据该多个门控时钟信号的至少其中之一产生至少一传送时钟信号与至少一接收时钟信号。所述传送电路用来依据该至少一传送时钟信号执行至少一传送操作。所述接收电路用来依据该至少一接收时钟信号执行至少一接收操作。

本发明亦提出一种循序时钟信号门控电路，用来循序地停止及开始输出多个门控时钟信号，该循序时钟信号门控电路的一实施例包含：一时钟信号致能校准单元，用来依据一门控控制信号以及多个时钟信号中一校准时钟信号产生一初始致能信号；一第一门控单元，耦接该时钟信号致能校准单元，用来依据该初始致能信号或其衍生信号以及该多个时钟信号中一第一时钟信号产生多个门控时钟信号中一第一门控时钟信号；以及一第二门控单元，耦接该时钟信号致能校准单元，用来依据该初始致能信号或其衍生信号以及该多个时钟信号中一第二时钟信号产生该多个门控时钟信号中一第二门控时钟信号，其中该第一与第二时钟信号具有相同频率与不同相位，且该第一与第二门控时钟信号的输出周期数的关系在该门控控制信号的电平发生多次变化后仍能保持。

有关本发明的特征、实操与功效，现配合说明书附图作较佳实施例详细说明如下。

附图说明

图1是本发明的时钟信号产生器的一实施例的示意图；

图2是图1的时钟信号产生器的一实施变化的示意图；

图3是图2的时钟信号产生器的一实施变化的示意图；

图4是图2的时钟信号产生器的另一实施变化的示意图；

图5是图1的多相位时钟信号产生电路的一实施例的示意图；

图6是图1的循序时钟信号门控电路的一实施例的示意图；

图7a是图6的时钟信号致能校准单元的一实施例的示意图；

图7b是图7a的信号的时序图；

图7c是图6的门控单元的一实施例的示意图；

图7d是图7c的信号的时序图；

图7e是图6的时钟信号致能校准单元与门控单元的组合的一实施例的示意图；

图7f是图7e的信号的时序图；

图8a是图6的循序时钟信号门控电路的一实作范例的示意图；

图8b是图8a的信号的时序图；

图8c是图8a的循序时钟信号门控电路的一实施变化的示意图；

图9a是图6的循序时钟信号门控电路的另一实作范例的示意图；

图9b是图9a的循序时钟信号门控电路的一实施变化的示意图；

图9c是图9a的信号的时序图；

图10a是图6的循序时钟信号门控电路的再一实作范例的示意图；

图10b是图10a的循序时钟信号门控电路的一实施变化的示意图；

图10c是图10的信号的时序图；

图11是本发明的通信装置的一实施例的示意图；

图12是图11的传送与接收时钟信号产生电路的一实施例的示意图；

图13是图11的传送与接收时钟信号产生电路的另一实施例的示意图；

图14是图11的通信装置的一实施变化的示意图；以及

图15是图11的通信装置的一实施变化的示意图。

附图标记说明：

100 时钟信号产生器

110 振荡器

120 多相位时钟信号产生电路

122 锁相回路

124 多相位时钟信号产生单元

130 循序时钟信号门控电路

132 时钟信号致能校准单元

134 门控单元

1342 第一门控单元

1344 第二门控单元

140 时钟信号工作控制电路

150 相位选择电路

160 相位控制电路

170 除频电路

712、722、732 暂存单元

724、734 逻辑门

810 第一门控单元

820 第二门控单元

830 第三门控单元

910 时钟信号致能校准单元

920 第一门控单元

930 第二门控单元

940 第三门控单元

950 选择电路

1010 时钟信号致能校准单元

1012 第一校准单元

1014 第二校准单元

1016 逻辑与门

1020 第一门控单元

1030 第二门控单元

1040 补偿电路

1042 反相门

1044 逻辑与门

1046 多工器

1050 后端电路

10 通信装置

1110 时钟信号产生器

1120 传送与接收时钟信号产生电路

1122 相位选择电路

1124 相位控制电路

1126 除频电路

1130 传送电路

1140 接收电路

1150 第二时钟信号产生器

1160 时序回复电路

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释应以本说明书的说明或定义为准。另外，在实施为可能的前提下，本说明书所描述的物件或步骤间的相对关系，涵义可包含直接或间接的关系，所谓「间接」是指物件间尚有中间物或物理空间的存在，或指步骤间尚有中间步骤或时间间隔的存在。此外，以下内容涉及时钟信号产生、应用与控制，对于本领域公知的技术或原理，若不涉及本发明的技术特征，将不予赘述。再者，图示中元件的形状、尺寸以及比例等仅为示意，是供本技术领域技术人员了解本发明之用，非对本发明的实施范围加以限制。

本发明包含时钟信号产生器、包含该时钟信号产生器的通信装置与应用于前二者的循序时钟信号门控电路，该些装置能够于多个时钟信号停止与再开始输出后或者于一门控控制信号的电平发生多次变化后维持一时钟信号输出周期数的关系，藉此实现快速地从省电工作回到正常工作的效果。在实施为可能的前提下，本技术领域技术人员可依本说明书的公开内容选择相同或等效元件来实现本发明，部分该些元件可能是已知元件，为避免赘述，在不影响公开要求及可实施性的前提下，已知元件的说明将被适度省略。

请参阅图1，其是本发明的时钟信号产生器的一实施例的示意图，该时钟信号产生器能够于一多相位时钟信号产生电路停止与再开始输出多个输出时钟信号后保持一门控时钟信号输出周期数的关系。如图1所示，时钟信号产生器100包含：一振荡器110；一多相位时钟信号产生电路120；一循序时钟信号门控电路(Sequential Clock Gating Circuit)130；以及一时钟信号工作控制电路140。所述振荡器110例如是一石英振荡器或其它能产生相对精准振荡信号的元件，用来产生一参考时钟信号。所述多相位时钟信号产生电路120耦接振荡器110，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始部分电路的工作，从而停止或开始输出该多个输出时钟信号，以达到省电的效果，其中该多个输出时钟信号具有相同频率及不同相位。所述循序时钟信号门控电路130耦接多相位时钟信号产生电路120，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，并于多相位时钟信号产生电路120停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系，举例来说，保持输出周期数的关系可指保持任二门控时钟信号的输出周期数均相等、任二门控时钟信号的输出周期数的差额固定、或任二门控时钟信号的数目变化数或变化率的相对关系固定等等，另外，门控控制信号与电源控制信号连动，举例而言，当欲关闭时钟信号产生器100时，门控控制信号令循序时钟信号门控电路130循序地停止输出门控时钟信号，接着电源控制信号令多相位时钟信号产生电路120停止产生输出时钟信号；而当欲启动时钟信号产生器100时，电源控制信号令多相位时钟信号产生电路120开始产生输出时钟信号，于一段时间后(例如多相位时钟信号产生电路120能够稳定地产生输出时钟信号所需的时间，例如数μs)门控控制信号再令循序时钟信号门控电路130循序地放行门控时钟信号。所述时钟信号工作控制电路140耦接多相位时钟信号产生电路120与该循序时钟信号门控电路130，用来提供上述电源控制信号与门控控制信号，例如是源自于节能以太网络(Energy EfficientEthernet,EEE)的模式切换的信号。

请参阅图2，时钟信号产生器100可进一步包含：一相位选择电路150以及一相位控制电路160。所述相位选择电路150耦接循序时钟信号门控电路130，包含一或多个相位选择单元(未显示)，每该相位选择单元用来依据一相位控制信号输出该多个门控时钟信号的其中之一以供利用，举例来说，该输出门控时钟信号是做为以太网络连线的受控端(Slave)的传送及/或接收时钟信号或其来源时钟信号，或做为以太网络连线的主控端(Master)的接收时钟信号或其来源时钟信号。所述相位控制电路160则用来依据一时序回复(TimingRecovery)结果提供该相位控制信号，该时序回复结果可以是一时序回复电路依据一接收信号而产生，该接收信号例如是一以太网络连线的接收信号。更多时序回复技术的说明请参见申请号为099146590的相同申请人的台湾专利申请或其它已公开的文献。

请参阅图3，时钟信号产生器100可进一步包含：一除频电路170，包含多个除频单元(未显示)，用来依据相位选择电路150的多个相位选择单元所输出的门控时钟信号进行除频，藉此产生多个除频时钟信号以供利用，举例来说，该些除频时钟信号是做为以太网络连线的传送及/或接收时钟信号。另外，该些除频时钟信号的相位关系于多相位时钟信号产生电路120停止与再开始输出该多个输出时钟信号后仍能保持，详言之，由于本发明能够维持多个门控时钟信号的输出周期数的关系，因此除频电路170依据该些门控时钟信号所产生的除频时钟信号的相位关系也能因此保持。

请注意，若本时钟信号产生器应用于以太网络的连线装置，当该连线装置是主控端时，其传送时钟信号是二连线端的时钟信号基准，因此可以不经相位选择，直接是循序时钟信号门控电路130所输出的门控时钟信号或其除频时钟信号，然而其它传送与接收时钟信号例如受控端的传送与接收时钟信号以及主控端的接收时钟信号则通常需藉由相位选择来维持与主控端的传送时钟信号的关系，进一步言之，请参阅图4，时钟信号产生器100包含：一除频电路170，包含多个除频单元(未显示)，耦接相位选择电路150与循序时钟信号门控电路130，用来依据至少一相位选择单元所输出的至少一门控时钟信号以及循序时钟信号门控电路130所直接输出的多个门控时钟信号的其中之一进行除频，以产生多个除频时钟信号，类似地，本例中该多个除频时钟信号的相位关系于多相位时钟信号产生电路120停止与再输出该多个输出时钟信号后仍能保持。

请参阅图5，多相位时钟信号产生电路120的一实施例包含：一锁相回路122，耦接振荡器110，用来依据该参考时钟信号产生一输入时钟信号，并依据前述电源控制信号停止或开始工作以节省电力；以及一多相位时钟信号产生单元124，耦接锁相回路122，用来依据该输入时钟信号产生前述多个输出时钟信号。虽然本实施例是以锁相回路122为例，然此并非实施限制，本领域技术人员可依其需求选择已知或自行设计的多相位时钟信号产生电路(例如单一多相位时钟信号产生单元；或一振荡电路与一多相位时钟信号产生单元的组合等等)来实现本发明。

请参阅图6，循序时钟信号门控电路130的一实施例包含：一时钟信号致能校准单元132(Clock Enablement Aligning Unit)，耦接时钟信号工作控制电路140与多相位时钟信号产生电路120，用来依据门控控制信号以及该多个输出时钟信号的其中之一产生一初始致能信号；以及多个门控单元134，用来依据初始致能信号以及该多个输出时钟信号产生多个门控时钟信号。举例来说，时钟信号致能校准单元132用来于门控控制信号的电平为一致能电平且该多个输出时钟信号的其中之一(后称校准时钟信号)的电平发生变化时，令该初始致能信号的电平反映该致能电平，像是令该初始致能信号的电平由一非致能电平变成该致能电平或是令该初始致能信号的电平保持在该致能电平，藉此提供多个门控单元134的工作依据，更明确地说，多个门控单元134中一第一门控单元1342用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第一时钟信号的电平决定该多个门控时钟信号中一第一门控时钟信号的电平，以及多个门控单元134中一第二门控单元1344用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第二时钟信号的电平决定该多个门控时钟信号中一第二门控时钟信号的电平，由于第一与第二门控单元1342、1344均参考相同的初始致能信号而工作，因此二者的门控时钟信号的输出周期数的关系能够保持，或说二者的门控时钟信号的输出周期数会同步变化。

请参阅图7a、7c与7e，分别是时钟信号致能校准单元132、门控单元134以及二者的组合的实施例。如图7a所示，时钟信号致能校准单元132包含一暂存单元712(标志R)，用来依据门控控制信号(标志GC)与多个输出时钟信号中一校准时钟信号(标志CLK_0)产生初始致能信号(标志EN_0)，该些信号的关系的一例如下表1所示，时序图如图7b所示。如图7c所示，门控单元134包含一暂存单元722与一逻辑门724，暂存单元722用来依据初始致能信号或其衍生信号(标志EN_X0)以及依据一输出时钟信号(标志CLK_X)产生一衍生致能信号(标志EN_X)，逻辑门724再依据衍生致能信号与该输出时钟信号产生一门控时钟信号(标志CLK_GX)，该些信号的关系的一例如下表2与表3所示，时序图如图7d所示。如图7e所示，时钟信号致能校准单元132与门控单元134的组合包含一暂存单元732与一逻辑门734，暂存单元732用来依据门控控制信号、初始致能信号与其衍生信号的其中之一以及依据校准时钟信号与输出时钟信号的其中之一产生初始致能信号或衍生致能信号，逻辑门724再依据此初始致能信号或衍生致能信号与该输出时钟信号产生门控时钟信号(标志CLK_G0/CLK_X)，该些信号的关系的一例如下表4所示，时序图如图7f所示。请注意，本领域技术人员能依据表1至表4的信号关系及其均等选用已知或自行设计的元件来构成时钟信号致能校准单元132与门控单元134，例如使用闩锁器(Latch)、正反器(Flip-Flop)或其均等来实现暂存单元712、722以及使用逻辑与门(AND Gate)或其等效电路来实现逻辑门724，这意味着图7a至图7f的实施例是供了解本发明之用，非用以限制本发明。另请注意，表1至表4中，虽然致能信号是依据校准时钟信号或输入时钟信号的下降缘(即电平1→0)而变化，然本领域技术人员亦可依本说明书的公开将上升缘(即电平0→1)做为致能信号变化的触发依据。

表1

表2

表3

表4

为使本领域技术人员更容易了解本发明，以下列举在图6的架构下循序时钟信号门控电路130的数个例子。请参阅图8a，循序时钟信号门控电路130包含：一第一门控单元810；一第二门控单元820；以及一第三门控单元830。第一门控单元810的一实施例如图7c所示，是时钟信号致能校准单元与门控单元(例如图7c的逻辑门724)的组合，用来依据门控控制信号(标志GC)以及多个输出时钟信号中一校准时钟信号(标志CLK_0)产生初始致能信号(标志EN_0)，再依据初始致能信号以及多个输出时钟信号中一第一时钟信号(标志CLK_1)产生一第一门控时钟信号(标志CLK_G1)，其中校准时钟信号在此为第一时钟信号，然亦可为其它输出时钟信号。第二门控单元820的一实施例亦如图7c所示，用来依据初始致能信号以及多个输出时钟信号中一第二时钟信号(标志CLK_2)产生一第二衍生致能信号(标志EN_2)，再依据第二衍生致能信号以及第二时钟信号产生一第二门控时钟信号(标志CLK_G2)。第三门控单元830的一实施例如图7b所示，用来依据第二衍生致能信号以及多个输出时钟信号中一第三时钟信号(标志CLK_3)产生一第三门控时钟信号(标志CLK_G3)，其中第一、第二与第三时钟信号具有相同频率与不同相位，且第一、第二与第三门控时钟信号的输出周期数的关系在门控控制信号的电平发生多次变化后仍能保持，该些信号的时序图如图8b所示，其中门控控制信号的电平变化反映多相位时钟信号产生电路120的停止与再开始输出时钟信号，亦即对应电源控制信号的电平变化。另外，图8a的架构仅是举例，本领域技术人员可对其施予均等变化，举例来说，图8a的架构可变化如图8c所示，此处第二与第三门控单元820、830的实施例如图7b所示，均依据初始致能信号来工作且无需输出衍生致能信号。请注意，由于二个门控单元即能体现本发明的优点「保持多个时钟信号的输出周期数的关系」，因此上述第三门控单元830并非实施循序时钟信号门控电路130所必需；另外，更多的门控单元的施作可循上述说明来完成。

接着请参阅图9a，本例中，循序时钟信号门控电路130包含：一时钟信号致能校准单元910；一第一门控单元920；一第二门控单元930；以及一第三门控单元940。时钟信号致能校准单元910的一实施例如图7a所示，用来依据门控控制信号与校准时钟信号产生初始致能信号，其中校准时钟信号在此为第一时钟信号，然亦可为其它输出时钟信号，举例来说，如图9b所示，一选择电路950可依据一选择信号(标志SEL)输出多个输出时钟信号(标志CLK_1～N)的其中之一做为校准时钟信号，其中该选择信号可由实施者任意决定。另外，第一、第二与第三门控单元910、920、930的实施例如图7b所示，分别用来于初始致能信号的控制下依据第一、第二与第三时钟信号与第一、第二与第三衍生致能信号(标志EN_1、EN_2、EN_3)产生第一、第二与第三门控时钟信号，该些信号的时序图如图9c所示。类似地，由于二个门控单元即能体现本发明的优点，因此上述第三门控单元940并非实施循序时钟信号门控电路130所必需，而更多的门控单元的施作可循上述说明来完成。

如前所述，保持输出周期数的关系可指保持任二门控时钟信号的输出周期数均相等、任二门控时钟信号的输出周期数的差额固定、或任二门控时钟信号的数目变化数或变化率的相对关系固定等等，而为满足不同设计需求或增加设计弹性，如图10a所示，循序时钟信号门控电路130除包含时钟信号致能校准单元1010、第一门控单元1020与第二门控单元1030外，可进一步包含一补偿电路1040，用来依据前述门控控制信号以及多个输出时钟信号(本例中为第一与第二时钟信号)的至少其中之一输出一补偿信号，藉此让一后端电路1050(例如一除频电路)能依据该补偿信号以及分别依据第一与第二门控时钟信号输出第一与第二处理信号，其中第一与第二处理信号的输出周期数的关系在该门控控制信号的电平发生多次变化后仍能保持。举例而言，如图10b所示，时钟信号致能校准单元1010包含一第一校准单元1012用来输出一第一致能信号(标志EN_1)、一第二校准单元1014用来输出一第二致能信号(标志EN_2)、以及一逻辑与门1016用来输出一第三致能信号(标志EN_3)，其中第一与第二校准单元1012、1014的实施例如图7a所示；第一与第二门控单元1020、1030的实施例如图7b所示；补偿电路1040包含一反相门1042用来输出第二致能信号的反相信号、一逻辑与门1044用来输出一第四致能信号(标志EN_4)、以及一多工器1046用来输出前述补偿信号予后端电路1050，藉此后端电路1050便能输出周期数的关系符合原先预期的第一与第二处理信号(标志Div1、Div2)，该些信号的时序图如图10c所示。由于上述各元件的工作及元件间的连接关系已明确公开，本领域技术人员可依公开内容了解并实施循序时钟信号门控电路130的补偿机制，并可藉由延迟元件、触发元件、校准元件、逻辑元件、选择元件等等的使用以及电路连接关系的调整来自行设计补偿机制，因此重复及冗余的说明在此予以省略。

藉由前述设计，时钟信号产生器100能够于停止输出多个输出时钟信号的期间收到电源控制信号要求输出该多个输出时钟信号后的一预定时间内即输出该多个门控时钟信号，举例来说，上述预定时间是采用时钟信号产生器100的以太网络通信装置回复正常工作所需的时间，且不大于16.5μs以符合节能以太网络对于1Gigabit/s传输装置的规范，或不大于20.5μs以符合节能以太网络对于100Megabit/s传输装置的规范，更精确地说，本发明的时钟信号产生器100相较于采用它的装置能够更快地恢复正常工作(例如只要数μs的时间即能恢复正常工作)，因此能让采用本时钟信号产生器100的装置有足够富余来符合该预定时间。

除前述装置外，本发明另公开一种通信装置，采用前述时钟信号产生器与当中的循序时钟信号门控电路，因此能够于建立连线后暂时关闭一多相位时钟信号产生电路的部分或全部。如图11所示，该通信装置10的一实施例包含：一时钟信号产生器1110，用来产生多个门控时钟信号；一传送与接收时钟信号产生电路1120，耦接时钟信号产生器1110，用来依据该多个门控时钟信号的至少其中之一产生至少一传送时钟信号与至少一接收时钟信号；一传送电路1130，包含一或多个传送单元(未显示)，用来依据该至少一传送时钟信号执行至少一传送操作；以及一接收电路1140，包含一或多个接收单元(未显示)，用来依据该至少一接收时钟信号执行至少一接收操作。

承上所述，时钟信号产生器1110的一实施例是图1的时钟信号产生器100，本领域技术人员可由前述说明了解时钟信号产生器1110的实施与变化。传送与接收时钟信号产生电路1120的一实施例如图12所示，包含：一相位选择电路1122，耦接循序时钟信号门控电路130，包含多个相位选择单元(未显示)，每该相位选择单元用来依据一相位控制信号输出多个门控时钟信号的其中之一；一相位控制电路1124，用来依据一时序回复结果提供该相位控制信号；以及一除频电路1126，耦接相位选择电路1122，用来对该多个相位选择单元所输出的门控时钟信号进行除频，以产生多个除频时钟信号做为该至少一传送时钟信号与该至少一接收时钟信号，其中多个除频时钟信号的相位关系于多相位时钟信号产生电路120停止与再开始输出时钟信号后仍能保持，本实施例适用于通信装置10做为二连线端的受控端或主控端的情形。

传送与接收时钟信号产生电路1120的另一实施例如图13所示，包含：一相位选择电路1122，耦接循序时钟信号门控电路130，包含至少一相位选择单元(未显示)，每该相位选择单元用来依据一相位控制信号输出该多个门控时钟信号的其中之一；一相位控制电路1124，用来依据一时序回复结果提供该相位控制信号；以及一除频电路1126，耦接该相位选择电路1122与该循序时钟信号门控电路130，用来对至少一相位选择单元所输出的至少一门控时钟信号以及循序时钟信号门控电路130所直接输出的多个门控时钟信号的其中之一进行除频，以产生多个除频时钟信号做为该至少一传送时钟信号与该至少一接收时钟信号，其中该多个除频时钟信号的相位关系于多相位时钟信号产生电路120停止与再开始输出时钟信号后仍能保持。

本实施例中，通信装置10是支持每秒十亿位元(Gigabit per second)或每秒1亿位元(100Megabit per second)的传输速率的装置，例如是一以太网络装置，因此，通信装置10于收到电源控制信号要求回复正常工作(亦即要求多相位时钟信号产生电路120输出该多个输出时钟信号)后的一预定时间内即会输出该多个门控时钟信号，且该预定时间(即通信装置10回复正常工作所需的时间)符合节能以太网络(EEE)的规范，例如是16.5μs或20.5μs，其中通信装置10中多相位时钟信号产生电路120比通信装置10更快地回复工作，例如只需数μs的时间即回复工作。然而，本领域技术人员亦可将通信装置10应用于以太网络以外的通信技术。另外，如图14所示，在通信装置10应用于节能以太网络的情形下，为了维持通信装置10处于EEE模式下的必要工作，通信装置10可进一步包含：一第二时钟信号产生器1150，用来于多相位时钟信号产生电路120停止输出该多个输出时钟信号时提供至少一第二时钟信号以供通信装置10使用(例如供传送与接收电路1130、1140使用)，其中第二时钟信号产生器1150的功耗小于多相位时钟信号产生电路120的被关闭的部分的功耗，且第二时钟信号的精准度小于门控时钟信号的精准度。再者，如图15所示，若通信装置10是做为二连线端的一受控端，可进一步包含：一时序回复电路1160，用来于多相位时钟信号产生电路120停止与再开始输出该多个输出时钟信号后依据一主控端传送信号提供一时序回复结果予传送与接收时钟信号产生电路1120，藉此控制传送与接收时钟信号产生电路1120选择该多个门控时钟信号的其中之一做为一基准接收时钟信号(例如对应以太网络的四对线的其中一对的时钟信号)，由于本发明能保持同一连线端的所有传送与接收时钟信号的关系，其余接收与传送时钟信号均能依据与该基准接收时钟信号之间的关系而迅速回复。当然，若通信装置10是做为二连线端的一主控端，亦可包含时序回复电路1160以于初始连线时依据一受控端传送信号决定一主控端接收时钟信号。

由于本领域技术人员可通过图1至图10c的说明来了解通信装置10的实施细节与变化，更明确地说，前述时钟信号产生器100与循序时钟信号门控电路130的实施例及其从属技术特征均可合理应用于通信装置10，因此，在不影响公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。请注意，申请人的申请号为13793604的美国专利申请也是为了解决时钟信号产生电路于关闭及再重启后可能发生的问题，然该申请案着重于在锁相回路重启后依据精确的参考时钟信号(例如石英振荡器的时钟信号)来产生一校正信号，进而依据该校正信号输出锁相回路的时钟信号至多相位时钟信号产生器以产生多个输出时钟信号，而本发明则是对多相位时钟信号产生电路的输出时钟信号施以门控，以输出基于同样致能基准的门控时钟信号来确保后续工作正常，两者目的相仿，但手段相异。

请注意，前述各实施例包含一或多个技术特征，于实施为可能的前提下，本技术领域人士可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加实施本发明的弹性。另请注意，本说明书的用语「第一、第二…」等等用于元件命名以进行区别，非指排序关系、功能限制或申请范围的限制。

综上所述，本发明的时钟信号产生器、包含该时钟信号产生器的通信装置与应用于前二者的循序时钟信号门控电路能够于一多相位时钟信号产生电路停止与再开始输出多个输出时钟信号后或者于一门控控制信号的电平发生多次变化后维持多个门控时钟信号的输出周期数的关系，藉此避免电路工作的启闭所导致的时钟信号突波与时钟信号关系遗失的问题，从而令电路能快速地从省电工作回到正常工作，相较于现有技术具有省电效率极佳与解决方案不复杂等优势。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明的保护范畴，换言之，本发明的专利保护范围须视本发明的权利要求所界定者为准。

Claims (30)

1.一种时钟信号产生器，其特征在于，包含：

一振荡器，用来产生一参考时钟信号；

一多相位时钟信号产生电路，耦接该振荡器，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始输出该多个输出时钟信号，其中该多个输出时钟信号具有相同频率及不同相位；

一循序时钟信号门控电路，耦接该多相位时钟信号产生电路，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，并于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系；以及

一时钟信号工作控制电路，耦接该多相位时钟信号产生电路与该循序时钟信号门控电路，用来提供该电源控制信号以及该门控控制信号。

2.如权利要求1所述的时钟信号产生器，其特征在于，进一步包含：

一相位选择电路，耦接该循序时钟信号门控电路，包含一或多个相位选择单元，每该相位选择单元用来依据一相位控制信号输出该多个门控时钟信号的其中之一；以及

一相位控制电路，用来依据一时序回复结果提供该相位控制信号。

3.如权利要求2所述的时钟信号产生器，其特征在于，进一步包含：

一除频电路，耦接该相位选择电路，用来依据该多个相位选择单元所输出的该些门控时钟信号进行除频，以产生多个除频时钟信号，其中该多个除频时钟信号的相位关系于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后仍能保持。

4.如权利要求2所述的时钟信号产生器，其特征在于，进一步包含：

一除频电路，耦接该相位选择电路与该循序时钟信号门控电路，用来依据至少一该相位选择单元所输出的至少一该门控时钟信号以及该循序时钟信号门控电路所直接输出的该多个门控时钟信号的其中之一进行除频，以产生多个除频时钟信号，其中该多个除频时钟信号的相位关系于该多相位时钟信号产生电路停止与再输出该多个输出时钟信号后仍能保持。

5.如权利要求1所述的时钟信号产生器，其特征在于，该多相位时钟信号产生电路包含：

一锁相回路，耦接该振荡器，用来依据该参考时钟信号产生一输入时钟信号，并依据该电源控制信号停止或开始工作；以及

一多相位时钟信号产生单元，耦接该锁相回路，用来依据该输入时钟信号产生该多个输出时钟信号。

6.如权利要求1所述的时钟信号产生器，其特征在于，该循序时钟信号门控电路包含：

一时钟信号致能校准单元，耦接该时钟信号工作控制电路与该多相位时钟信号产生电路，用来依据该门控控制信号以及该多个输出时钟信号的其中之一产生一初始致能信号；以及

多个门控单元，用来依据该初始致能信号以及该多个输出时钟信号产生该多个门控时钟信号。

7.如权利要求6所述的时钟信号产生器，其特征在于，该时钟信号致能校准单元用来于该门控控制信号的电平为一致能电平且该多个输出时钟信号中一校准时钟信号的电平发生变化时令该初始致能信号的电平反映该致能电平，该多个门控单元中一第一门控单元用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第一时钟信号的电平决定该多个门控时钟信号中一第一门控时钟信号的电平，以及该多个门控单元中一第二门控单元用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第二时钟信号的电平决定该多个门控时钟信号中一第二门控时钟信号的电平。

8.如权利要求6所述的时钟信号产生器，其特征在于，该时钟信号致能校准单元包含一暂存单元，且每该门控单元包含一逻辑门，其用来依据该初始致能信号或其衍生信号以及依据该多个输出时钟信号的其中之一产生该多个门控时钟信号的其中之一。

9.如权利要求8所述的时钟信号产生器，其特征在于，该暂存单元是一闩锁器或一正反器，且该逻辑门是一逻辑与门。

10.如权利要求1所述的时钟信号产生器，其特征在于，其于停止输出该多个输出时钟信号的期间收到该电源控制信号要求输出该多个输出时钟信号后的一预定时间内即输出该多个门控时钟信号，且该预定时间不大于20.5μs。

11.如权利要求10所述的时钟信号产生器，其特征在于，该预定时间不大于16.5μs。

12.一种通信装置，能够于建立连线后暂时关闭一多相位时钟信号产生电路的部分或全部，其特征在于，包含：

一时钟信号产生器，包含：

一振荡器，用来产生一参考时钟信号；

该多相位时钟信号产生电路，耦接该振荡器，用来依据该参考时钟信号产生多个输出时钟信号，并依据一电源控制信号停止或开始输出该多个输出时钟信号，其中该多个输出时钟信号具有相同频率及不同相位；

一循序时钟信号门控电路，耦接该多相位时钟信号产生电路，用来依据一门控控制信号以及该多个输出时钟信号循序地停止或开始输出多个门控时钟信号，以及于该时钟信号产生器停止与再开始输出该多个输出时钟信号后保持该多个门控时钟信号的输出周期数的关系；以及

一时钟信号工作控制电路，耦接该多相位时钟信号产生电路与该循序时钟信号门控电路，用来提供该电源控制信号以及该门控控制信号；

一传送与接收时钟信号产生电路，耦接该时钟信号产生器，用来依据该多个门控时钟信号的至少其中之一产生至少一传送时钟信号与至少一接收时钟信号；

一传送电路，用来依据该至少一传送时钟信号执行至少一传送操作；以及

一接收电路，用来依据该至少一接收时钟信号执行至少一接收操作。

13.如权利要求12所述的通信装置，其特征在于，该传送与接收时钟信号产生电路包含：

一相位选择电路，耦接该循序时钟信号门控电路，包含多个相位选择单元，每该相位选择单元用来依据一相位控制信号输出该多个门控时钟信号的其中之一；

一相位控制电路，用来依据一时序回复结果提供该相位控制信号；以及

一除频电路，耦接该相位选择电路，用来对该多个相位选择单元所输出的该些门控时钟信号进行除频，以产生多个除频时钟信号做为该至少一传送时钟信号与该至少一接收时钟信号，其中该多个除频时钟信号的相位关系于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后仍能保持。

14.如权利要求12所述的通信装置，其特征在于，该传送与接收时钟信号产生电路包含：

一相位选择电路，耦接该循序时钟信号门控电路，包含至少一相位选择单元，每该相位选择单元用来依据一相位控制信号输出该多个门控时钟信号的其中之一；

一相位控制电路，用来依据一时序回复结果提供该相位控制信号；以及

一除频电路，耦接该相位选择电路与该循序时钟信号门控电路，用来对该至少一相位选择单元所输出的至少一该门控时钟信号以及该循序时钟信号门控电路所直接输出的该多个门控时钟信号的其中之一进行除频，以产生多个除频时钟信号做为该至少一传送时钟信号与该至少一接收时钟信号，其中该多个除频时钟信号的相位关系于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后仍能保持。

15.如权利要求12所述的通信装置，其特征在于，该多相位时钟信号产生电路包含：

一锁相回路，耦接该振荡器，用来依据该参考时钟信号产生一输入时钟信号，并依据该电源控制信号停止或开始工作；以及

一多相位时钟信号产生单元，耦接该锁相回路，用来依据该输入时钟信号产生该多个输出时钟信号。

16.如权利要求12所述的通信装置，其特征在于，该循序时钟信号门控电路包含：

一时钟信号致能校准单元，耦接该时钟信号工作控制电路，用来依据该门控控制信号以及该多个输出时钟信号的其中之一产生一初始致能信号；以及

多个门控单元，用来依据该初始致能信号以及该多个输出时钟信号产生该多个门控时钟信号。

17.如权利要求16所述的通信装置，其特征在于，该时钟信号致能校准单元用来于该门控控制信号的电平为一致能电平且该多个输出时钟信号中一校准时钟信号的电平发生变化时令该初始致能信号的电平反映该致能电平，该多个门控单元中一第一门控单元用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第一时钟信号的电平决定该多个门控时钟信号中一第一门控时钟信号的电平，以及该多个门控单元中一第二门控单元用来依据该初始致能信号或其衍生信号的电平与该多个输出时钟信号中一第二时钟信号的电平决定该多个门控时钟信号中一第二门控时钟信号的电平。

18.如权利要求16所述的通信装置，其特征在于，该时钟信号致能校准单元包含一暂存单元，且每该门控单元包含一逻辑门，其用来依据该初始致能信号或其衍生信号以及依据该多个输出时钟信号的其中之一产生该多个门控时钟信号的其中之一。

19.如权利要求12所述的通信装置，其特征在于，其于停止输出该多个输出时钟信号的期间收到该电源控制信号要求输出该多个输出时钟信号后的一预定时间内即输出该多个门控时钟信号，且该预定时间符合一节能以太网络的规范。

20.如权利要求19所述的通信装置，其特征在于，该预定时间不大于16.5μs。

21.如权利要求12所述的通信装置，其特征在于，进一步包含：

一第二时钟信号产生器，用来于该多相位时钟信号产生电路停止输出该多个输出时钟信号的期间提供至少一第二时钟信号以供该通信装置使用；

其中该第二时钟信号产生器的功耗小于该多相位时钟信号产生电路的被关闭的部分的功耗。

22.如权利要求12所述的通信装置，其特征在于，是做为一受控端，且进一步包含：

一时序回复电路，用来于该多相位时钟信号产生电路停止与再开始输出该多个输出时钟信号后依据一主控端传送信号提供一时序回复结果予该传送与接收时钟信号产生电路，藉此控制该传送与接收时钟信号产生电路依据该多个门控时钟信号的至少其中之一产生该至少一接收时钟信号与该至少一传送时钟信号。

23.一种循序时钟信号门控电路，用来循序地停止及开始输出多个门控时钟信号，其特征在于，包含：

一时钟信号致能校准单元，用来依据一门控控制信号以及多个时钟信号中一校准时钟信号产生一初始致能信号；

一第一门控单元，耦接该时钟信号致能校准单元，用来依据该初始致能信号或其衍生信号以及该多个时钟信号中一第一时钟信号产生该多个门控时钟信号中一第一门控时钟信号；以及

一第二门控单元，耦接该时钟信号致能校准单元，用来依据该初始致能信号或其衍生信号以及该多个时钟信号中一第二时钟信号产生该多个门控时钟信号中一第二门控时钟信号；

其中该第一与第二时钟信号具有相同频率与不同相位，且该第一与第二门控时钟信号的输出周期数的关系在该门控控制信号的电平发生多次变化后仍能保持。

24.如权利要求23所述的循序时钟信号门控电路，其特征在于，该时钟信号致能校准单元用来于该门控控制信号的电平为一致能电平且该校准时钟信号的电平发生变化时令该初始致能信号的电平反映该致能电平，该第一门控单元用来依据该初始致能信号或其衍生信号的电平与该第一时钟信号的电平决定该第一门控时钟信号的电平，以及该第二门控单元用来依据该初始致能信号或其衍生信号的电平与该第二时钟信号的电平决定该第二门控时钟信号的电平。

25.如权利要求23所述的循序时钟信号门控电路，其特征在于，该时钟信号致能校准单元是一第一暂存单元，该第一门控单元是一第一逻辑门，以及该第二门控单元包含：

一第二暂存单元，用来依据该初始致能信号以及该第二时钟信号产生一衍生致能信号；以及

一第二逻辑门，用来依据该衍生致能信号以及该第二时钟信号产生该第二门控时钟信号。

26.如权利要求25所述的循序时钟信号门控电路，其特征在于，该第一与第二暂存单元的每一个是一闩锁器或一正反器，该第一与第二逻辑门的每一个是一逻辑与门。

27.如权利要求23所述的循序时钟信号门控电路，其特征在于，该时钟信号致能校准单元是一在前暂存单元，该第一门控单元包含：

一第一暂存单元，用来依据该初始致能信号以及该第一时钟信号产生一第一衍生致能信号；以及

一第一逻辑门，用来依据该第一衍生致能信号以及该第一时钟信号产生该第一门控时钟信号；

以及该第二门控单元包含：

一第二暂存单元，用来依据该初始致能信号以及该第二时钟信号产生一第二衍生致能信号；以及

一第二逻辑门，用来依据该第二衍生致能信号以及该第二时钟信号产生该第二门控时钟信号。

28.如权利要求27所述的循序时钟信号门控电路，其特征在于，该在前、第一与第二暂存单元的每一个是一闩锁器或一正反器，该第一与第二逻辑门的每一个是一逻辑与门。

29.如权利要求23所述的循序时钟信号门控电路，其特征在于，进一步包含：

一选择电路，耦接该时钟信号致能校准单元，用来依据一选择信号输出该多个时钟信号的其中之一做为该校准时钟信号。

30.如权利要求23所述的循序时钟信号门控电路，其特征在于，进一步包含：

一补偿电路，用来依据该门控控制信号以及该第一与第二时钟信号的至少其中之一执行补偿，藉此让一除频电路分别依据该第一与第二门控时钟信号输出一第一处理信号与一第二处理信号，其中该第一与第二处理信号的输出周期数的关系在该门控控制信号的电平发生多次变化后仍能保持。