DE102019100130A1 - Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements - Google Patents

Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements Download PDF

Info

Publication number
DE102019100130A1
DE102019100130A1 DE102019100130.7A DE102019100130A DE102019100130A1 DE 102019100130 A1 DE102019100130 A1 DE 102019100130A1 DE 102019100130 A DE102019100130 A DE 102019100130A DE 102019100130 A1 DE102019100130 A1 DE 102019100130A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
semiconductor substrate
passivation
contact metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019100130.7A
Other languages
English (en)
Other versions
DE102019100130B4 (de
Inventor
Jens Peter Konrath
Jochen Hilsenbeck
Stefan KRAMP
Wolfgang Bergner
Romain Esteve
Richard Gaisberger
Florian Grasse
Ravi Keshav Joshi
Stefan KRIVEC
Grzegorz Lupina
Hiroshi Narahashi
Andreas Voerckel
Stefan Woehlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US16/379,289 priority Critical patent/US11217500B2/en
Priority to CN201910283859.0A priority patent/CN110364489A/zh
Publication of DE102019100130A1 publication Critical patent/DE102019100130A1/de
Application granted granted Critical
Publication of DE102019100130B4 publication Critical patent/DE102019100130B4/de
Priority to US17/538,162 priority patent/US11842938B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauelement umfasst eine Kontaktmetallisierungsschicht, die auf einem Halbleitersubstrat angeordnet ist, eine anorganische Passivierungsstruktur, die auf dem Halbleitersubstrat angeordnet ist, und eine organische Passivierungsschicht. Die organische Passivierungsschicht, die zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur positioniert ist, ist vertikal näher an dem Halbleitersubstrat positioniert als ein Teil der organischen Passivierungsschicht, die oben auf der anorganischen Passivierungsstruktur positioniert ist.

Description

  • GEBIET
  • Beispiele beziehen sich auf Passivierungskonzepte für Halbleiterbauelemente und insbesondere auf ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements.
  • HINTERGRUND
  • Halbleiterbauelemente können sehr hohe elektrische Felder an der Oberfläche der Randabschlussregion erleben, sodass eine Passivierung mit einem Material, das einen guten Durchbruchwiderstand aufweist, erforderlich sein kann. Lösungen, die organische Passivierung verwenden, sind anfällig für das Ansammeln von Feuchtigkeit und können Korrosion verursachen. Lösungen, die anorganische Passivierung verwenden, können anfällig für thermo-mechanische Beanspruchung sein. In diesem Kontext können, wenn die anorganische Passivierung in Kontakt mit der Metallisierungsschicht ist und diese Anordnung thermo-mechanischer Beanspruchung ausgesetzt ist, Risse auftreten.
  • Daher ist eine Passivierung, die hohe elektrische Felder, Feuchtigkeit und mechanischer Beanspruchung berücksichtigt, wichtig für das Durchbruchverhalten und die langfristige Zuverlässigkeit von Halbleiterbauelementen.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten für eine Passivierung von Halbleiterbauelementen, die Verbesserungen der Robustheit und/oder Zuverlässigkeit der Halbleiterbauelemente erlauben.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Beispiele beziehen sich auf ein Halbleiterbauelement, umfassend eine Kontaktmetallisierungsschicht, die auf einem Halbleitersubstrat angeordnet ist, eine anorganische Passivierungsstruktur, die auf dem Halbleitersubstrat angeordnet ist, und eine organische Passivierungsschicht. Ein Teil der organischen Passivierungsschicht, der lateral zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur positioniert ist, ist vertikal näher an dem Halbleitersubstrat positioniert, als ein Teil der organischen Passivierungsschicht, die oben auf der anorganischen Passivierungsstruktur positioniert ist.
  • Weitere Beispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer Kontaktmetallisierungsschicht auf einem Halbleitersubstrat und ein Bilden einer anorganischen Passivierungsstruktur auf dem Halbleitersubstrat. Ferner umfasst das Verfahren ein Bilden einer organischen Passivierungsschicht. Ein Teil der organischen Passivierungsschicht, der lateral zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur positioniert ist, ist vertikal näher an dem Halbleitersubstrat positioniert, als ein Teil der organischen Passivierungsschicht, die oben auf der anorganischen Passivierungsstruktur positioniert ist.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:
    • 1 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements;
    • 2 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements;
    • 3 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements;
    • 4 zeigte einen schematischen Querschnitt eines Halbleiterbauelements nach einer Abscheidung einer Kontaktmetallisierungsschicht;
    • 5 zeigt einen schematischen Querschnitt des Halbleiterbauelements von 4 nach einem Abscheiden einer anorganischen Passivierungsstruktur;
    • 6A-F zeigen schematische Querschnitte eines Teils eines Siliziumkarbid-Diodenbauelements, das eine TiA13-Puffer-Teilschicht umfasst;
    • 7A-C zeigen schematische Querschnitte eines Teils eines Siliziumkarbidbauelements, das eine Oxidzwischenschicht aufweist;
    • 8A-C zeigen schematische Querschnitte eines Teils eines zweiten Siliziumkarbidbauelements, das eine Oxidzwischenschicht aufweist; und
    • 9 zeigt schematische Querschnitte eines Teils eines dritten Siliziumkarbidbauelements, das eine Oxidzwischenschicht aufweist.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Rahmen der Offenbarung fallen. Gleiche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente, verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“. Das Gleiche gilt für Kombinationen von mehr als 2 Elementen.
  • Die Terminologie, die hier zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktion zu implementieren. Wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente und/oder Komponenten derselben präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente, Komponenten und/oder einer Gruppe derselben ausschließen.
  • Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem Beispiele gehören.
  • 1 zeigt ein Blockdiagramm eines Querschnitts eines Halbleiterbauelements 100 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 100 umfasst eine Kontaktmetallisierungsschicht 120, die auf einem Halbleitersubstrat 110 angeordnet ist, eine anorganische Passivierungsstruktur 130 und eine organische Passivierungsschicht 140. Ein (erster) Teil der organischen Passivierungsschicht 140 ist lateral zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 positioniert und ein (zweiter) Teil der organischen Passivierungsschicht 140 ist oben auf der anorganischen Passivierungsstruktur 130 positioniert. Der erste Teil der organischen Passivierungsschicht ist vertikal näher an dem Halbleitersubstrat 110 positioniert als der zweite Teil der organischen Passivierungsschicht. Ferner ist ein dritter Teil der organischen Passivierungsschicht 140 oben auf der Kontaktmetallisierungsschicht 120 positioniert.
  • Das Layout kann so gewählt sein, dass ein ausreichend großer Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 implementiert sein kann. Aufgrund des Zwischenraums zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 sind Teile der organischen Passivierungsschicht 140 innerhalb des Zwischenraums zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 näher an dem Halbleitersubstrat 110 als Teile der organischen Passivierungsschicht 140, die oben auf der anorganischen Passivierungsstruktur 130 gebildet wurde. Aufgrund des Zwischenraums zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 können Schäden bei der Herstellung oder dem Betrieb des Halbleiterbauelements reduziert oder vermieden werden. Im Gegensatz dazu, wenn die anorganische Passivierungsschicht 130 über die Kontaktmetallisierungsschicht 120 geführt würde oder mit dieser in Kontakt wäre, wäre die Wahrscheinlichkeit höher, dass Risse auftreten, zum Beispiel durch Temperaturschwankungen verursacht. Wenn jedoch die anorganische Passivierungsstruktur 130 so gewählt ist, dass es einen Zwischenraum zwischen der anorganischen Passivierungsstruktur 130 und der Kontaktmetallisierungsschicht 120 gibt, dann kann die Beanspruchung in dem Schichtstapel auf dem Halbleitersubstrat reduziert werden. Auf diese Weise kann die Robustheit und/oder Zuverlässigkeit des Halbleiterbauelements verbessert werden.
  • Die Kontaktmetallisierungsschicht 120 und die anorganische Passivierungsstruktur 130 können so voneinander weg beabstandet sein, dass ein lateraler Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 zumindest teilweise durch die organische Passivierungsschicht 140 gefüllt ist. Eine laterale Distanz d1 zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 kann größer als (oder größer als das Doppelte oder größer als das Dreifache) der vertikalen Dicke t1 der Kontaktmetallisierungsschicht 120 sein. Zusätzlich oder alternativ kann die laterale Distanz d1 zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 kleiner als die Breite w1 der anorganischen Passivierungsstruktur 130 (oder kleiner als 50% der Breite oder kleiner als 30% der Breite) sein. Die Breite der anorganischen Passivierungsstruktur 130 kann eine minimale laterale Abmessung oder eine laterale Abmessung sein, die in eine Richtung orthogonal zu einem Rand des Halbleitersubstrats 110 in einer Mitte des Randes gemessen ist. Zum Beispiel kann die laterale Distanz zwischen der anorganischen Passivierungsstruktur und einem Rand des Halbleitersubstrats größer sein als 10 µm (oder 20 µm oder 50 µm). Auf diese Weise kann das Halbleitersubstrat 110 während dem Herstellen des Halbleiterbauelements geschnitten werden, ohne die Notwendigkeit, durch die Passivierungsstruktur zu schneiden, was zu Rissen oder Klebeeffekten bei einem Sägeblatt führen kann.
  • Der erste Teil der organischen Passivierungsschicht 140, der lateral zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 positioniert ist, kann in Kontakt mit dem Halbleitersubstrat 110 sein oder eine oder mehrere Schichten können vertikal zwischen dem ersten Teil und dem Halbleitersubstrat 110 positioniert sein. Eine oder mehrere optionale Schichten können vertikal zwischen dem ersten Teil und dem Halbleitersubstrat 110 positioniert sein, das eine Dicke aufweisen kann, die kleiner ist als eine Dicke der anorganischen Passivierungsstruktur 130.
  • Die organische Passivierungsschicht 140 kann nach der Kontaktmetallisierungsschicht 120 gebildet werden, sodass der dritte Teil der organischen Passivierungsschicht 140 oben auf der Kontaktmetallisierungsschicht 120 positioniert ist. Zum Beispiel ist die Kontaktmetallisierungsschicht 120 vertikal näher an dem Halbleitersubstrat 110 positioniert als der dritte Teil der organischen Passivierungsschicht 140. Zum Beispiel ist kein Teil der organischen Passivierungsschicht 140 unterhalb der Kontaktmetallisierungsschicht 120 positioniert. Die organische Passivierungsschicht 140 kann sich von dem zweiten Teil zu dem dritten Teil erstrecken, wobei der erste Teil lateral zwischen dem zweiten Teil und dem dritten Teil der organischen Passivierungsschicht 140 positioniert ist. Die organische Passivierungsschicht 140 könnte herstellbar oder hergestellt in einem einzigen Herstellungsschritt (z.B. durch Abscheidung) sein, der nicht durch eine Bildung einer anderen Schicht unterbrochen wird. Beispielsweise kann die gesamte organische Passivierungsschicht 140 nach dem Bilden der Kontaktmetallisierungsschicht 120 gebildet werden.
  • Die Dicke der anorganischen Passivierungsstruktur 130 kann größer als 500 nm (oder größer als 750 nm oder größer als 1 µm) und/oder kleiner als 6 µm (oder kleiner als 3 µm oder kleiner als 1 µm) sein. Die anorganische Passivierungsstruktur kann eine einzelne Schicht sein oder kann zwei oder mehr Teilschichten aufweisen. Beispielsweise kann die anorganische Passivierungsstruktur 130 eine Oxidschicht (z.B. Siliziumoxidschicht, undotierte Silicatglas (USG; undoped silica glass) -Schicht oder Bor-Phosphorsilicatglas (BPSG; borophosphosilicate glass) -Schicht) sein oder umfassen, die eine Dicke größer als 300 nm (oder größer als 500 nm oder größer als 750 nm) und/oder kleiner als 5 µm (oder kleiner als 3µm oder kleiner als 1µm) aufweisen kann. Alternativ oder zusätzlich kann die anorganische Passivierungsstruktur 130 eine Nitridschicht (z.B. Siliziumnitridschicht) sein oder umfassen, die eine Dicke größer als 400 nm (oder größer als 500 nm oder größer als 600 nm) und/oder kleiner als 800 nm (oder kleiner als 700 nm oder kleiner als 600 nm) aufweisen kann.
  • Durch ein Wählen einer geeigneten Dicke und/oder eines geeigneten Materials der anorganischen Passivierungsstruktur 130 kann das Halbleiterbauelement derart ausgebildet sein, dass ein elektrisches Feld an der Oberfläche der anorganischen Passivierungsstruktur 130 (z.B. Schnittstelle zwischen anorganischer Passivierungsstruktur und organischer Passivierungsschicht) größer als 500 kV/cm (oder größer als 600 kV/cm oder größer als 800 kV/cm) in einem Blockierzustand einer elektrischen Struktur (z.B. Diodenstruktur oder Transistorstruktur) sein kann, die an dem Halbleitersubstrat 110 gebildet wurde.
  • Die Dicke der organischen Passivierungsschicht 140 kann so gewählt sein, dass thermische Beanspruchung kompensiert oder absorbiert werden kann, ohne dass es zur Rissbildung kommt, und/oder elektrische Felder an einer Oberfläche der organischen Passivierungsschicht 140 können unterhalb einer Schwelle sein. Die Dicke und/oder das Material der organischen Passivierungsstruktur 140 kann so ausgebildet sein, dass ein elektrisches Feld an einer Oberfläche der organischen Passivierungsschicht 140 (z.B. an einer Schnittstelle zwischen der organischen Passivierungsschicht und einer Formmasse) in einem Blockierzustand einer elektrischen Struktur, die an dem Halbleitersubstrat 110 gebildet wurde, kleiner als 500 kV/cm (oder kleiner als 400 kV/cm oder kleiner als 300 kV/cm) sein kann. Die organische Passivierungsschicht 140 kann eine einzelne Schicht sein oder kann zwei oder mehr Teil schichten aufweisen. Zum Beispiel kann die organische Passivierungsschicht 140 eine Polyimidschicht sein.
  • Die organische Passivierungsschicht 140 kann eine Dicke von mehr als 1µm (oder mehr als 3µm oder mehr als 5 µm) und/oder weniger als 50 µm (oder weniger als 30 µm oder weniger als 15 µm) aufweisen.
  • Die Kontaktmetallisierungsschicht 120 kann eine einzelne Schicht sein oder kann zwei oder mehr Teilschichten aufweisen. Die Kontaktmetallisierungsschicht 120 kann eine Metallschicht aufweisen. Beispielsweise kann die Kontaktmetallisierungsschicht 120 Kupfer (Cu) oder Aluminium (Al) aufweisen oder kann eine Legierung aus Aluminium und Kupfer (z.B. AlCu oder AlCuSi) aufweisen. Die Kontaktmetallisierungsschicht 120 kann eine Dicke von mehr als 2 µm (oder mehr als 3µm oder mehr als 4 µm) und/oder weniger als 20 µm (oder weniger als 10 µm oder weniger als 6 µm) aufweisen.
  • Optional kann das Halbleiterbauelement 100 ferner eine Barriereschicht aufweisen, um zu verhindern, dass Atome der Kontaktmetallisierungsschicht 120 in das Halbleitersubstrat 110 diffundieren. Die Barriereschicht kann einen ersten Teil aufweisen, der vertikal zwischen der Kontaktmetallisierungsschicht 120 und dem Halbleitersubstrat 110 angeordnet ist. Ferner kann der erste Teil der Barriereschicht in Kontakt mit der Kontaktmetallisierungsschicht 120 und dem Halbleitersubstrat 110 sein. Die Barriereschicht kann einen zweiten Teil aufweisen, der zwischen der anorganischen Passivierungsstruktur 130 und dem Halbleitersubstrat 110 angeordnet ist. Beispielsweise kann der zweite Teil der Barriereschicht in Kontakt mit der anorganischen Passivierungsstruktur 130 und dem Halbleitersubstrat 110 sein. Die Barriereschicht kann sich zumindest von dem ersten Teil der Barriereschicht zu dem zweiten Teil der Barriereschicht erstrecken. Auf diese Weise kann die Barriereschicht als eine Ätzstoppschicht während dem Strukturieren der anorganischen Passivierungsstruktur 130 verwendet werden. Die Barriereschicht kann eine Titan (Ti) -Schicht, eine Titannitrid (TiN) -Schicht und/oder eine Tantal (Ta) -Schicht sein oder umfassen. Die Barriereschicht kann eine Dicke aufweisen, die größer ist als 100 nm (oder größer als 150 nm oder größer als 200 nm) und kleiner als 300 nm (oder kleiner als 250 nm oder kleiner als 200 nm).
  • Die Barriereschicht kann eine erste Teilschicht (z.B. Barriereteilschicht), auch als Schottky-Barriere bezeichnet, und eine zweite Teilschicht (z.B. Pufferteilschicht), z.B. eine Ätzmittelbarriere und/oder -Puffer, umfassen. Die erste Teilschicht kann mit dem Halbleitersubstrat in Kontakt sein und kann Atome (z.B. Metallatome wie Aluminium oder Kupfer) aus Schichten oberhalb der ersten Teilschicht davon abhalten, in das Halbleitersubstrat diffundieren. Die zweite Teilschicht kann in Kontakt mit der ersten Teilschicht und der Kontaktmetallisierungsschicht 120 sein. Die zweite Teilschicht kann verhindern, dass Partikel, die in den Ätzprozessen (z.B. die, die in Bezug auf die Passivierungsstruktur beschrieben sind) verwendet werden, in die erste Teilschicht eindringen, indem sie die Ätzpartikel absorbiert und/oder einfängt. Die erste Teilschicht kann Titan (z.B. eine Titanschicht) und die zweite Teilschicht kann eine Titan-Aluminium-Legierung (z.B. eine TiA13-Schicht) oder Titannitrid (z.B. eine TiN-Schicht) umfassen.
  • Einige Beispiele, die sich auf eine Diodenstruktur beziehen, werden in Bezug auf die 2-6 detaillierter erörtert.
  • Einige Beispiele beziehen sich auf eine Transistorstruktur (z.B. Feldeffekttransistor mit isoliertem Gate (IGFET; insulated gate field effect transistor), Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET; metal-oxide-semiconductor field effect transistor) oder Bipolartransistor mit isoliertem Gate (IGBT; insulated gate bipolar transistor), wie in 7a-8 gezeigt ist. Bei einigen Beispielen, in denen das Halbleiterbauelement ein MOSFET (oder IGFET oder IGBT) ist, kann der MOSFET ferner eine Oxidzwischenschicht (z.B. Siliziumdioxidschicht) umfassen. Beispielsweise kann die Oxidzwischenschicht direkt auf dem Halbleitersubstrat (in Kontakt mit dem Halbleitersubstrat) angeordnet sein. Die Oxidzwischenschicht kann eine erste Teilschicht aufweisen, die Teil einer Gate-Oxidschicht ist, und eine zweite Teilschicht, die eine Zwischenschicht-dielektrische Schicht ist, die auf der Gate-Oxidschicht gebildet ist.
  • Beispielsweise kann ein erster lateraler Teil der Oxidzwischenschicht vertikal zwischen der Kontaktmetallisierungsschicht und dem Halbleitersubstrat angeordnet sein und ein zweiter lateraler Teil der Oxidzwischenschicht kann vertikal zwischen der anorganischen Passivierungsstruktur und dem Halbleitersubstrat angeordnet sein. Die Oxidzwischenschicht kann sich zumindest von dem ersten Teil zu dem zweiten Teil erstrecken.
  • Zum Beispiel kann die anorganische Passivierungsstruktur 130 eine Nitridschicht (z.B. Siliziumnitridschicht) aufweisen. Der erste Teil der organischen Passivierungsschicht 140 (z.B. der Teil, der lateral zwischen der anorganischen Passivierungsstruktur 130 und der Kontaktmetallisierungsschicht 120 positioniert ist) kann vertikal näher an der Oxidzwischenschicht 731 positioniert sein, als der zweite Teil der organischen Passivierungsschicht 140 (z.B. der Teil, der auf der anorganischen Passivierungsstruktur 130 positioniert ist). Bei diesem Beispiel kann die Oxidzwischenschicht als Ätzstoppschicht zum Strukturieren der Nitridschicht verwendet werden. Ein Beispiel ist im Hinblick auf 7 detaillierter erörtert.
  • Alternativ ist der erste Teil der Barriereschicht möglicherweise vertikal zwischen der Oxidzwischenschicht und der Kontaktmetallisierungsschicht angeordnet, und der zweite Teil der Barriereschicht ist möglicherweise vertikal zwischen der anorganischen Passivierungsstruktur und der Oxidzwischenschicht angeordnet. Bei diesem Beispiel kann die anorganische Passivierungsstruktur 130 eine Siliziumoxidschicht, wie beispielsweise aber nicht beschränkt auf eine undotierte Silicatglasschicht, Bor-Phosphorsilicatglas, Phosphosilicatglas und Bor-Silicatglas und/oder eine Siliziumnitridschicht, aufweisen. Die Siliziumoxidschicht kann vertikal zwischen der Siliziumnitridschicht und der Oxidzwischenschicht angeordnet sein. Die Barriereschicht kann als eine Ätzstoppschicht zum Strukturieren der Siliziumoxidschicht und einer Siliziumnitridschicht verwendet werden. Ein Beispiel ist im Hinblick auf 8 detaillierter erörtert.
  • Optional kann das Halbleiterbauelement 100 ferner eine Adhäsionsschicht aufweisen, um beispielsweise eine Adhäsion der organischen Passivierungsschicht 140 oben auf der anorganischen Passivierungsstruktur 130 und/oder der Kontaktmetallisierungsschicht 120 zu erhöhen. Die Adhäsionsschicht kann einen ersten Teil aufweisen, der zwischen der Kontaktmetallisierungsschicht 120 und der organischen Passivierungsschicht 140 angeordnet ist. Beispielsweise kann der erste Teil der Adhäsionsschicht in Kontakt mit der Kontaktmetallisierungsschicht 120 und der organischen Passivierungsschicht 140 sein. Die Adhäsionsschicht kann einen zweiten Teil aufweisen, der zwischen der anorganischen Passivierungsstruktur 130 und der organischen Passivierungsschicht 140 angeordnet ist. Beispielsweise kann der zweite Teil der Adhäsionsschicht in Kontakt mit der anorganischen Passivierungsstruktur 130 und der organischen Passivierungsschicht 140 sein. Die Adhäsionsschicht kann sich zumindest von dem ersten Teil zu dem zweiten Teil erstrecken, sodass die Adhäsionsschicht die Adhäsion der organischen Passivierungsschicht 140 auch in dem Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsschicht 130 verbessern kann. Die Adhäsionsschicht kann eine Dicke aufweisen, die größer ist als 10 nm (oder größer als 20 nm oder größer als 30 nm) und kleiner als 100 nm (oder kleiner als 60 nm oder kleiner als 40 nm). Die Adhäsionsschicht kann zum Beispiel eine Siliziumnitridschicht sein.
  • Optional kann ein Bonddraht oder Lötmaterial (z.B. Lötkugel, Löthöcker oder bereits gelötetes Material) in Kontakt mit der Kontaktmetallisierungsschicht 120 sein. Optional kann das Halbleiterbauelement 100 ferner eine Formmassestruktur aufweisen, die in Kontakt mit der organischen Passivierungsschicht 140 ist. Beispielsweise wird nach einem Bilden der organischen Passivierungsstruktur und nach einem Bonden eines Bonddrahts mit der Kontaktmetallisierungsschicht 120 oder einem Löten einer Lötstruktur an die Kontaktmetallisierungsschicht 120 eine Formmasse auf dem Halbleitersubstrat des Halbleiterbauelements 100 gebildet, um das Halbleitersubstrat mit einem Leitungsrahmen oder einem Package-Träger des Halbleiterbauelements 100 zu verbinden. Die Formmasse kann eine Epoxid-basierte Formmasse oder eine weiche Formmasse sein.
  • Beispielsweise können eine oder mehrere elektrische Strukturen an dem Halbleitersubstrat 100 implementiert sein. Eine elektrische Struktur kann eine Diodenstruktur (z.B. eine vertikale Diodenstruktur) oder eine Transistorstruktur (z.B. vertikale Transistorstruktur) wie beispielsweise ein MOSFET oder ein IGBT sein. Beispielsweise kann die elektrische Struktur eine vertikale Diodenstruktur oder eine vertikale Transistorstruktur mit einer leicht dotierten Driftregion sein.
  • Beispielsweise kann das Halbleiterbauelement 100 eine Driftregion einer elektrischen Struktur aufweisen, die Dotierstoffe eines ersten Leitfähigkeitstyps umfasst. Das Halbleiterbauelement 100 kann eine Randabschlussregion aufweisen, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist. Die Randabschlussregion kann sich lateral von einer Kontaktregion zu einem Rand des Halbleitersubstrats 110 erstrecken, zumindest teilweise unterhalb der anorganischen Passivierungsstruktur 130. Die Randabschlussregion kann durch die Kontaktregion ohmisch mit der Kontaktmetallisierungsschicht 120 verbunden sein. Zwei Strukturen können ohmisch verbunden sein, wenn ein ohmscher Pfad oder eine ohmsche Verbindung zwischen den zwei Strukturen existiert. Die Kontaktregion kann ein hochdotierter Abschnitt der Randabschlussregion oder einer dotierten Region einer elektrischen Struktur (z.B. Anoden- oder Kathodenregion einer Diodenstruktur oder Source- oder Body-Region einer Transistorstruktur) sein, um einen ohmschen Kontakt zu der Kontaktmetallisierungsschicht 120 oder einer Verdrahtungsstruktur, die mit der Kontaktmetallisierungsschicht 120 verbunden ist, zu ermöglichen.
  • Der Randabschlussregion kann so gewählt sein, dass eine laterale Distanz zwischen der anorganischen Passivierungsstruktur 130 und dem Rand des Halbleitersubstrats 110 kleiner ist als (z.B. mehr als 1 µm, mehr als 5 µm oder mehr als 10 µm kleiner als) die laterale Distanz zwischen der Randabschlussdotierungsregion und dem Rand des Halbleitersubstrats 110. Somit kann die Randabschlussregion vollständig durch die anorganische Passivierungsstruktur 130 bedeckt sein oder kann zumindest an dem Teil bedeckt sein, der nahe an dem Rand des Halbleitersubstrats 110 positioniert ist. Auf diese Weise kann eine Korrosion der Randabschlussregion durch die Abdeckung der anorganischen Passivierungsstruktur 130 verhindert werden.
  • Die Randabschlussregion kann eine ausräumbare dotierte Region sein, die eine durchschnittliche Dotierungskonzentration aufweist, sodass die leicht p-dotierte Randabschlussregion ausräumbar ist, wenn während des normalen Betriebs des Halbleiterbauelements 100 eine maximale Sperrspannung an das Halbleiterbauelement 100 angelegt wird.
  • Die Driftregion weist Dotierstoffe des ersten Leitfähigkeitstyps auf, was eine p-Dotierung (z. B. verursacht durch Einbringen von Aluminiumionen oder Borionen) oder eine n-Dotierung (z. B. verursacht durch Einbringen von Stickstoffionen, Phosphorionen oder Arsenionen) sein kann. Folglich zeigt der zweite Leitfähigkeitstyp den entgegengesetzten Typ, n-Dotierung oder p-Dotierung, an. Anders ausgedrückt, der erste Leitfähigkeitstyp kann eine n-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine p-Dotierung anzeigen, oder umgekehrt.
  • Eine dotierte Anodenregion oder eine dotierte Kathodenregion einer Diodenstruktur und/oder eine dotierte Source-Region und/oder eine dotierte Body-Region einer Transistorstruktur und/oder die Randabschlussregion des Halbleiterbauelements 100 kann an einer Vorderseite oder Vorderseitenoberfläche des Halbleitersubstrats 100 positioniert sein. Eine dotierte Drain-Region oder eine dotierte Emitter- oder Kollektorregion der Transistorstruktur kann an einer Rückseite oder Rückseitenoberfläche des Halbleitersubstrats 100 positioniert sein.
  • Eine Vorderseite oder Vorderseitenoberfläche des Halbleitersubstrats 110 kann eine Halbleiteroberfläche des Halbleitersubstrats 110 in Richtung von Metallschichten, Isolierungsschichten oder Passivierungsschichten oben auf der Halbleiteroberfläche sein. Verglichen mit einem im Wesentlichen vertikalen Rand (z. B. resultierend aus einem Trennen des Halbleitersubstrats von anderen) des Halbleitersubstrats 100, kann die Vorderseitenoberfläche des Halbleitersubstrats 110 eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die Vorderseitenoberfläche des Halbleitersubstrats 110 kann eine im Wesentlichen ebenflächige Ebene (z. B. unter Vernachlässigung einer Unebenheit der Halbleiterstruktur aufgrund des Herstellungsprozesses oder von Gräben) sein. Die Vorderseitenoberfläche des Halbleitersubstrats 110 kann eine Oberfläche des Halbleitersubstrats 110 sein, die zum Bilden komplexerer Strukturen (z.B. Gates, Source-Regionen und/oder Body-Regionen von Transistoren, Verdrahtungsschichtstapel) verwendet wird, als auf einer Rückseite des Halbleitersubstrats 110.
  • Eine laterale Richtung oder laterale Erstreckung kann im Wesentlichen parallel zu der Vorderseitenoberfläche orientiert sein, und eine vertikale Richtung oder vertikale Erstreckung kann im Wesentlichen orthogonal zu der Vorderseitenoberfläche orientiert sein. Zum Beispiel können die vertikale Richtung und eine vertikale Abmessung oder Dicken von Schichten orthogonal zu der Vorderseitenoberfläche des Halbleitersubstrats gemessen werden und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Halbleitersubstrats gemessen werden.
  • Zum Beispiel kann das Halbleitersubstrat 110 ein breites-Bandabstand-Halbleitersubstrat sein, das einen Bandabstand aufweist, der größer ist als der Bandabstand von Silizium (1,1 eV). Zum Beispiel kann das Halbleitersubstrat 110 ein Siliziumcarbid (SiC) -basiertes Halbleitersubstrat oder ein Galliumarsenid (GaAs) -basiertes Halbleitersubstrat oder ein Galliumnitrid (GaN) -basiertes Halbleitersubstrat sein. Das Halbleitersubstrat 110 kann ein Halbleiterwafer oder ein Halbleiter-Die sein. Obwohl ein Siliziumkarbidsubstrat bezugnehmend auf die beiliegenden Figuren und Ausführungsbeispiele erörtert ist, wird darauf hingewiesen, dass solche Ausführungsbeispiel nicht nur auf ein SiC-Substrat beschränkt sein sollen und dass auch andere Substrate, wie beispielsweise ein GaAs- oder GaN-basiertes Substrat, möglich sind.
  • Eine Transistorstruktur (z.B. IGFET, MOSFET oder IGBT) des Halbleiterbauelements 100 kann eine vertikale Transistorstruktur sein, die Strom zwischen einer Vorderseitenoberfläche des Halbleitersubstrats und einer Rückseitenoberfläche des Halbleitersubstrats leitet. Zum Beispiel kann die Transistoranordnung des Halbleiterbauelements eine Mehrzahl von dotierten Source-Regionen, die mit einer Source-Verdrahtungsstruktur verbunden sind, eine Mehrzahl von Gate-Elektroden oder ein Gate-Elektroden-Gitter, das mit einer Gate-Verdrahtungsstruktur verbunden ist, und eine Rückseiten-Drain-Metallisierung aufweisen.
  • Die Transistorstruktur kann eine Transistorzelle einer Mehrzahl von Transistorzellen einer Transistoranordnung sein. Eine Transistorzelle kann beispielsweise eine oder mehrere Source-Regionen (z. B. verteilt oder entlang eines Gates positioniert), zumindest eine Body-Region und ein Gate (z. B. ein Graben-Gate, das innerhalb eines Gate-Grabens positioniert ist, der sich in das Halbleitersubstrat erstreckt), umfassen. Ferner können die Transistorzellen der Mehrzahl von Transistorzellen eine gemeinsame (gegenseitige) Driftregion und/oder eine gemeinsame Drain-Region (z. B. die Transistorzellen sind MOSFET-Zellen) oder eine gemeinsame Kollektorregion (z. B. die Transistorzellen sind IGBT-Zellen) gemeinschaftlich verwenden.
  • Das Halbleitersubstrat kann eine Zellregion (oder aktive Region) umfassen, die durch eine Randabschlussregion lateral umgeben ist. Die Zellregion kann eine Region des Halbleitersubstrats sein, die verwendet wird, um mehr als 90 % eines Stroms durch das Halbleitersubstrat in einem Ein-Zustand oder leitenden Zustand der Transistoranordnung (oder des ganzen Halbleiterbauelements) zu leiten. Zum Beispiel kann die Zellregion ein Bereich sein, der alle Source-Regionen der Transistoranordnung oder aller Transistorstrukturen des Halbleiterbauelements enthält. Die Randabschlussregion kann zwischen einem Rand des Halbleitersubstrats und der Zellregion positioniert sein, um eine zwischen der Vorderseitenoberfläche des Halbleitersubstrats und einer Rückseitenoberfläche des Halbleitersubstrats innerhalb der Zellregion lateral in Richtung des Randes des Halbleitersubstrats angelegte, maximale Spannung zu unterstützen oder zu blockieren oder zu reduzieren oder abzuführen.
  • Das Halbleiterbauelement 100 kann ein Leistungshalbleiterbauelement sein. Das Halbleiterbauelement kann ferner eine elektrische Struktur aufweisen, die an dem Halbleitersubstrat 110 (z.B. eine Transistorstruktur und/oder eine Diodenstruktur) gebildet wurde , aufweisend eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V), zum Beispiel.
  • Die organische Passivierungsschicht 140 bedeckt möglicherweise durchgehend die anorganische Passivierungsschicht 130 sowie zumindest Teile der Kontaktmetallisierungsschicht.
  • Mehr Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren nachfolgend (z. B. 2-9) beschriebenen Beispielen entsprechen.
  • 2 zeigt einen schematischen Querschnitt eines Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel. Die Implementierung des Halbleiterbauelements 200 kann ähnlich zu der Implementierung sein, die in Verbindung mit 1 beschrieben ist. Die organische Passivierungsschicht 140 (z.B. Polyimidschicht) ist näher als 300nm zu dem Halbleitersubstrat in dem Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 (z.B. AlCu-Legierungsschicht) und der anorganischen Passivierungsstruktur 130 positioniert. Eine Barriereschicht 250 (z.B. Ti-Schicht) und eine Siliziumnitrid-Adhäsionsschicht 260 sind vertikal zwischen der organischen Passivierungsschicht 140 und dem Halbleitersubstrat positioniert. Die anorganische Passivierungsstruktur 130 umfasst zwei Schichten, eine Siliziumoxidschicht 231 und eine Siliziumnitridschicht 232. Obwohl die Siliziumoxidschicht 231 in dem Bild von 2 durch eine USG-Schicht dargestellt ist, wird darauf hingewiesen, dass die Siliziumoxidschicht 231 alternativ andere Siliziumoxidschichten, wie BPSG, BSG und/oder PSG aufweisen kann. Die organische Passivierungsschicht 140 erstreckt sich lateral von einem Punkt zwischen dem Rand 202 des Halbleiterbauelements 200 und einem Rand der anorganischen Passivierungsstruktur 130 zu der Kontaktmetallisierungsschicht 120.
  • Die Barriereschicht 250 weist einen ersten Teil auf, der zwischen dem Halbleitersubstrat und der Kontaktmetallisierungsschicht 120 positioniert ist. Die Barriereschicht 250 weist einen zweiten Teil auf, der zwischen dem Halbleitersubstrat und der Siliziumoxidschicht 231 positioniert ist. Die Barriereschicht 250 erstreckt sich durchgehend von dem ersten Teil zu dem zweiten Teil. Die Barriereschicht 250 weist einen dritten Teil auf, der zwischen der Adhäsionsschicht 260 und dem Halbleitersubstrat in dem Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 positioniert ist.
  • Die Adhäsionsschicht 260 weist einen ersten Teil auf, der zwischen der organischen Passivierungsschicht 140 und der Kontaktmetallisierungsschicht 120 positioniert ist. Die Adhäsionsschicht 260 weist einen zweiten Teil auf, der zwischen der organischen Passivierungsschicht 140 und der Siliziumnitridschicht 232 positioniert ist. Die Adhäsionsschicht 260 erstreckt sich durchgehend von dem ersten Teil zu dem zweiten Teil. Die Adhäsionsschicht 260 weist einen dritten Teil auf, der zwischen der organischen Passivierungsschicht 140 und der Barriereschicht 250 in dem Zwischenraum zwischen der Kontaktmetallisierungsschicht 120 und der anorganischen Passivierungsstruktur 130 positioniert ist.
  • Bei diesem Beispiel ist das Halbleiterbauelement eine SiC-Diode. Das Halbleitersubstrat umfasst eine Driftschicht oder eine dotierte Driftregion 211, eine dotierte Feldstoppregion oder Pufferregion 212 und eine dotierte Substratregion 213, die eine n-dotierte Kathodenregion der SiC-Diode bildet. Die Pufferregion umfasst eine durchschnittliche Dotierungskonzentration, die höher ist als eine durchschnittliche Dotierungskonzentration der Driftregion, und die Substratregion umfasst eine durchschnittliche Dotierungskonzentration, die höher ist als die durchschnittliche Dotierungskonzentration der Pufferregion. Ferner umfasst das Halbleitersubstrat hoch p-dotierte Anodenregionen 214, die an der Vorderseitenoberfläche 201 des Halbleitersubstrats positioniert sind. Die hoch p-dotierten Anodenregionen 214 können nichtausräumbare dotierte Regionen sein, die eine durchschnittliche Dotierungskonzentration aufweisen, sodass die Anodenregionen 214 nicht ausräumbar sind, wenn während des normalen Betriebs des Halbleiterbauelements 200 eine maximale Sperrspannung an das Halbleiterbauelement 200 angelegt wird.
  • Ferner umfasst das Halbleitersubstrat eine leicht p-dotierte Randabschlussregion 215, die sich zumindest teilweise unter der anorganischen Passivierungsstruktur 130 erstreckt. Die laterale Distanz d2 von der anorganischen Passivierungsstruktur 130 zu dem Rand 202 ist kleiner als die laterale Distanz d3 von der Randabschlussregion 215 zu dem Rand 202 des Halbleiterbauelements 200. Die leicht p-dotierte Randabschlussregion 215 kann eine ausräumbare Region sein, die eine durchschnittliche Dotierungskonzentration aufweist, sodass die leicht p-dotierte Randabschlussregion 215 ausräumbar ist, wenn während des normalen Betriebs des Halbleiterbauelements 200 eine maximale Sperrspannung an das Halbleiterbauelement 200 angelegt wird. Die leicht p-dotierte Randabschlussregion 215 ist mit der Kontaktmetallisierungsschicht 120 über eine hoch p-dotierte Anodenregion 214 verbunden.
  • Mehr Einzelheiten und Aspekte des Halbleiterbauelements 200 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend beschriebenen Beispielen erwähnt. Das Halbleiterbauelement 200 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren vorangehend (z.B. 1) oder nachfolgend (z. B. 3-9) beschriebenen Beispielen entsprechen.
  • 3 zeigt ein Flussdiagramm eines Verfahrens 300 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Verfahren 300 umfasst ein Bilden 310 einer Kontaktmetallisierungsschicht auf einem Halbleitersubstrat, ein Bilden 320 einer anorganischen Passivierungsstruktur auf dem Halbleitersubstrat und ein Bilden 330 einer organischen Passivierungsschicht. Ein erster Teil der organischen Passivierungsschicht, der lateral zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur positioniert ist, wird vertikal näher an dem Halbleitersubstrat positioniert, als ein zweiter Teil der organischen Passivierungsschicht, die oben auf der anorganischen Passivierungsstruktur positioniert ist. Ferner wird ein dritter Teil der organischen Passivierungsschicht oben auf der Kontaktmetallisierungsschicht positioniert.
  • Das Layout kann so gewählt werden, dass eine ausreichend große Distanz zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur implementiert werden kann. Aufgrund der Distanz zwischen der Kontaktmetallisierungsschicht und der anorganischen Passivierungsstruktur können Schäden bei der Herstellung oder dem Betrieb des Halbleiterbauelements reduziert oder vermieden werden. Auf diese Weise kann die Robustheit und/oder Zuverlässigkeit des Halbleiterbauelements verbessert werden.
  • Mehr Einzelheiten und Aspekte des Verfahrens 300 sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend beschriebenen Beispielen erwähnt. Das Verfahren 300 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-2) oder nachstehend (z. B. 4-9) beschriebenen Beispielen entsprechen.
  • 4 und 5 zeigen schematische Querschnitte einer SiC-Diode in unterschiedlichen Herstellungsstufen. Die SiC-Diode, die in 4 und 5 gezeigt ist, kann ähnlich zu dem Verfahren, das in Verbindung mit 3 beschrieben ist, hergestellt werden.
  • 4 zeigt einen schematischen Querschnitt der SiC-Diode nach dem Bilden von dotierten Regionen (z.B. Pufferregion 212, Driftregion 211, Anodenregionen 214 und dotierte Randabschlussregion 215) einer Diodenstruktur in einem Halbleitersubstrat eines zu bildenden Halbleiterbauelements. Ferner wird eine Titanbarriereschicht 250 in Kontakt mit dem Halbleitersubstrat gebildet und strukturiert. 4 zeigt die SiC-Diode nach einer Abscheidung und einem Strukturieren der Vorderseiten-Metallisierung (z.B. AlCu-Schicht).
  • 5 zeigt einen schematischen Querschnitt der SiC-Diode nach einer Abscheidung und einem Strukturieren von anorganischen Passivierungsschichten (z.B. eine Siliziumoxidschicht und eine Siliziumnitridschicht). Die Ti-Barriereschicht 250 wird während einem Strukturieren der anorganischen Passivierungsschichten als ein Ätzstopp zwischen der Vorderseiten-Metallisierung und einem Rand der strukturierten anorganischen Passivierungsschichten verwendet.
  • Als ein Beispiel kann 2 die SiC-Diode nach einem Bilden (z.B. Abscheidung und Strukturieren) der organischen Passivierung und dem Öffnen (Strukturieren) der optionalen Siliziumnitrid-Adhäsionsschicht 260 darstellen.
  • Nach der Abscheidung und dem Strukturieren des Vorderseitenmetalls (z.B. 4) wird der anorganische Schichtstapel der Passivierung abgeschieden. Beispielsweise kann der anorganische Schichtstapel einen Siliziumoxid/Siliziumnitrid-Stapel aufweisen, dessen Siliziumoxiddicke derart gemessen wird, dass die Ladungen an der Siliziumoxid/Siliziumnitrid-Schnittstelle das Sperrverhalten der Komponente (z.B. die Ladungsverhältnisse und Feldverteilungen in dem Randabschluss) möglicherweise nicht beeinflussen. Eine BPSG/Siliziumnitrid, Siliziumoxid/BPSG/Siliziumnitrid oder eine ähnliche Schichtstruktur ist auch denkbar. Nach einer Herstellung einer Resistmaske wird die anorganische Passivierungsstruktur in einem nachfolgenden Prozess unter Verwendung eines Plasmaätzprozesses strukturiert und die Resistmaske wird entfernt (z.B. 5). Optional kann eine dünne Adhäsionsschicht, z.B. eine dünne Siliziumnitridschicht, abgeschieden werden und in einem nachfolgenden Prozess kann eine photoempfindliche organische Passivierung abgeschieden werden, die strukturiert wird und anschließend unter Verwendung eines lithographischen Schritts ausgehärtet wird. Diese organische Passivierungsschicht dient nun als eine Ätzmaske zum Strukturieren der Adhäsionsschicht (optional), um das Vorderseitenmetall in dem Bereich der Bond-Anschlussfläche zu öffnen. Ein mögliches Ergebnis ist in 2 dargestellt.
  • Wie in Verbindung mit 2, 4 und 5 beschrieben wird, kann die Passivierung nach den AICu/Ti-Prozessblöcken erzeugt werden, wobei das Layout so gewählt werden kann, dass eine ausreichend große Distanz zwischen dem AlCu-Rand und der Passivierung gewährleistet ist. Durch ein Reduzieren der Dicke der anorganischen Passivierungsstruktur kann verhindert werden, dass eine beanspruchungsinduzierte Rissbildung stattfindet. Damit die elektrische Feldstärke jedoch weiterhin mit der Formmasse kompatibel bleibt, wird zusätzlich eine organische Passivierung abgeschieden, die auch einen Teil der mechanischen Beanspruchung absorbiert.
  • Beispielsweise kann der Betrag der elektrischen Feldstärke an der Schnittstelle der anorganischen und der organischen Passivierung, die aus der Dicke der anorganischen Passivierung resultiert, >500kV/cm sein. Dann kann die organische Passivierung auf eine Weise dimensioniert werden, dass an ihrer Oberfläche, die die Schnittstelle zu der Formmasse repräsentiert, der Betrag der elektrischen Feldstärke erheblich reduziert wird, um eine Verschlechterung der Formmasse und/oder Überschläge in derselben zu verhindern. Wiederum kann die Dicke der organischen Passivierung so gewählt werden, dass die Kräfte, die durch Wärmeausdehnung erzeugt wurden, nicht zu einer Rissbildung in sich selbst oder in den nachfolgenden Schichten führen.
  • In diesem Zusammenhang kann ein ausreichender Zwischenraum zwischen dem Rand der Vorderseiten-Metallisierung (Anode, zum Beispiel Al-basiert) und der anorganischen Passivierung implementiert werden. Wenn z.B. die anorganische harte Passivierung über das Metall geführt wird und wenn diese Anordnung thermomechanischer Beanspruchung ausgesetzt wird, können aufgrund der plastischen Verformung des Al(SiCu) Risse in der Passivierung auftreten.
  • Wenn die anorganische harte Passivierung nun so gewählt wird, dass nur der Randabschluss bedeckt wird, wird dadurch die Fläche, die durch die anorganische harte Passivierung bedeckt ist, reduziert, und somit kann eine Reduzierung bei der Beanspruchung in der SiC-Oxidnitridschichtstruktur erreicht werden.
  • Um in diesem Fall die Adhäsion der organischen Passivierung auf dem Vorderseitenmetall zu verbessern, kann eine dünne Klebemittelschicht bereitgestellt werden, die sowohl das Vorderseitenmetall teilweise bedeckt als auch die anorganische Passivierung teilweise oder vollständig bedeckt.
  • Mehr Einzelheiten und Aspekte des Verfahrens, das in 4 und 5 gezeigt ist, sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend oder nachfolgend beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-3) oder nachstehend (z. B. 6-9) beschriebenen Beispielen entsprechen.
  • Beispielsweise wird die anorganische Passivierungsstruktur auf einer Oberfläche mit hoher Topologie abgeschieden, wenn die Kontaktmetallisierungsschicht vor der anorganischen Passivierungsstruktur gebildet wird. Andererseits kann die Barriereschicht, eine Teilschicht der Barriereschicht oder eine ohmsche Kontaktschicht, die einen ohmschen oder Schottky-Kontakt zwischen der Kontaktmetallisierungsschicht und dem Halbleitersubstrat ermöglicht, während dem Strukturieren der anorganischen Passivierungsstruktur beschädigt werden, wenn die anorganische Passivierungsstruktur vor der Kontaktmetallisierungsschicht gebildet wird.
  • Beispielsweise kann sich für eine SiC-Schottky-Diode das Schottky-Metall (z.B. auch Schottky-Metallisierung, Schottky-Barriere oder Schottky-Schicht genannt) verschlechtern, wenn zwischen der Herstellung der Schottky-Metallisierung (bei dem Beispiel von 6, Ti) und der Anschlussflächen-/Kontaktmetallisierung (bei dem Beispiel von 6, AlCu) eine trockenchemische Strukturierung der dielektrischen Passivierung stattfinden soll. Die Schottky-Metallisierung kann freigelegt und den Einflüssen des trockenchemischen Ätzens ausgesetzt werden. Das ungeschützte Ti kann sich verschlechtern, und folglich kann die Schottky-Schnittstelle beeinträchtigt werden. Daher kann eine Notwendigkeit bestehen, die Schottky-Metallisierung während trockenchemischem Strukturieren zu schützen.
  • Bei einigen Beispielen kann ein Randabschluss für Halbleiterelemente mit hohen elektrischen Feldstärken in dem Rand eingeführt werden, was eine Robustheit gegenüber Feuchtigkeit entscheidend verbessert, indem eine rein organische Passivierungsschicht durch eine dielektrische Passivierung ergänzt wird. Die dielektrische Passivierung kann dazu dienen, den Randabschluss (z.B. der SiC-Diode) vor Feuchtigkeit/Feuchte zu schützen. Bei dieser Form der Passivierung kann die anorganische Passivierung über das Imid strukturiert werden, was bedeutet, dass die poröse anorganische Oxid/Nitrid-Passivierung oberhalb der AlCu-Metallisierung (siehe 2, 4 und 5) liegt. Dies kann eine mögliche Lösung für Packages sein, die weiche Formmasse umfassen, bei der möglicherweise keine mechanische Beanspruchung zwischen dem Halbleiterbauelement und dem Formmassematerial auftritt.
  • Bei anderen Packages (geformten Packages oder Kunststoff-Packages), bei denen insbesondere durch Temperaturerhöhungen mechanische Beanspruchungen zwischen Formmassematerial, Passivierung und Al-basiertem Vorderseitenmaterial auftreten, funktioniert dieser Ansatz möglicherweise nicht. Die Beanspruchung, die aus thermischen Veränderungen resultiert, verursacht mechanische Beanspruchungsrisse in der anorganischen Passivierungsstruktur. Feuchtigkeitsrobuste Bauteile sind erwünscht, da eine so genannte „harte Formmasse“ oder „Formmasse“ möglicherweise einen unzureichenden Schutz vor Feuchtigkeit bietet. Für Dioden, die nur eine Imidpassivierung in Verbindung mit einem homogen dotierten Übergangs-Abschlussrand (JTE; junction termination edge) aufweisen, kann eine Oxidation des externen Bereichs des JTE als eine Folge hoher Feuchte detektiert werden. Die verbleibende Sperrkapazität des Bauelements kann für einige Anwendungen ausreichend sein, aber nicht alle (z.B. Automobilanwendungen).
  • Bei einigen Beispielen kann eine anorganische Passivierung für Kunststoff-Packages nach der Herstellung der Vorderseiten-Metallisierung über eine zusätzliche Maske (z.B. die Ti-Schottky und AlCu-Anschlussflächen, siehe 2, 4 und 5) strukturiert werden. Somit wird die Passivierung räumlich von dem AlCu-Rand getrennt und es werden keine Risse durch thermische Beanspruchungen in dem Package gebildet. In diesem Fall kann das Ti Schottky-Metall durch die AlCu-Metallisierung vor den Einflüssen von trockenchemischem Ätzen geschützt werden. Jedoch wird in diesem Fall die Passivierung über den AICu-Rand abgeschieden und soll auch in diesem Bereich geätzt werden. Dies kann bis zu einer AlCu-Dicke von 5 Mikrometern möglich sein. Je dicker die Vorderseiten-Metallisierung ist, desto kritischer wird dies jedoch, da der Resist über den Rand geführt werden muss; wenn die AlCu-Dicke zunimmt, nimmt auch die Resistdicke zu. Um die i2T Performance (ein Maß der Stoßstromfestigkeit) der Diode oder die Kurzschluss-Performance des MOSFET zu verbessern, kann durch ein Erhöhen der Dicke der Metallisierung eine größere Wärmesenke bereitgestellt werden. Je dicker die AlCu-Metallisierung wird, desto schwieriger kann es sein, die dielektrische Passivierung über diesen Schritt zu verarbeiten.
  • Hohe Topologien können vermieden werden, indem die dielektrische Passivierung zwischen der Schottky-Metallisierung und der Anschlussflächen-Metallisierung erzeugt wird. Ein Beispiel für eine Schottky-SiC-Diode ist in 6A-6F gezeigt. Dies wird möglicherweise nicht dadurch erreicht, dass die Passivierung einfach dazwischengesetzt wird. Die Ti-SiC Schottky-Barriere kann durch den trockenchemischen Ätzprozess derart beeinträchtigt werden, dass Leckströme stark erhöht werden können.
  • Bei einigen Ansätzen kann eine Siliziumnitrid/Siliziumoxid (SiNx/SiOx) Passivierung in dem Randbereich verwendet werden. In diesen Fällen kann die Passivierung entweder vor der Abscheidung der Ti-Al(Cu)-Metallisierung oder zwischen den Ti- und AICu-Prozessblöcken gebildet werden. Die Passivierung kann in Kontakt mit der Metallisierung sein, was zu Problemen der Adhäsion oder, in dem Fall einer thermischen Beanspruchung, zu Rissen in der Passivierung führen kann.
  • Die Schottky-Kontaktverschlechterung kann verbessert werden, indem eine Pufferschicht über der Ti-Schicht bereitgestellt wird, die die Einflüsse irgendwelcher Prozessschritte zwischen Schottky- und Anschlussflächen-Metallisierung (z.B. Trockenätzprozesse) absorbieren kann. Eine TiA13-Schicht kann in dieser Hinsicht aus mehreren Gründen dienen: 1) z. B. im Hinblick auf produktive Dioden kann Ti als ein Schottky-Metall verwendet werden, Al kann in situ mittels eines geeigneten Werkzeugs abgeschieden werden. Somit kann die SiC-Ti-Schnittstelle identisch mit den Produktionsgütern sein. 2) Bei einem Temper-Schritt kann die TiAl3-Bildung sehr genau eingestellt werden und bildet eine starke Adhäsion zwischen den Ti- und TiA13-Schichten mit einem glatten, ununterbrochenen Übergang. 3) Das TiAl3 bildet einen Ätz-Stopp für AlCu-Ätzen. Somit entstehen möglicherweise unterhalb der Passivierung (siehe 6E) keine Unterschnitte. Eine ausreichende Distanz zwischen dem AlCu und der Passivierung kann eingehalten werden (z.B. 3-5 Mikrometer).
  • Um die elektrische Feldstärke mit dem Formmassematerial kompatibel zu halten, kann eine zusätzliche organische Passivierung verwendet werden, die die gesamte anorganische (Siliziumoxid-Siliziumnitrid) Passivierung einkapselt und auch einen Teil der mechanischen Beanspruchung absorbiert. Somit kann der Betrag der elektrischen Feldstärke an der Schnittstelle der anorganischen und der organischen Passivierung aufgrund der Dicke der anorganischen Passivierung >500kV/cm sein. Die organische Passivierung kann derart dimensioniert werden, dass an ihrer Oberfläche, die die Schnittstelle zu dem Formmassematerial darstellt, der Betrag der elektrischen Feldstärke derart reduziert werden kann, dass eine Verschlechterung des Formmassematerials und/oder Überschläge innerhalb desselben ausgeschlossen werden können. Die Dicke der organischen Passivierung kann in einem Bereich von 5 Mikrometern (z.B. bei 650V-Bauelementen) zu 20 Mikrometern (z.B. bei 2kV-Bauelementen) sein.
  • Beispielsweise kann eine TiA13-Schicht verwendet werden, die sowohl als eine Pufferschicht als auch als eine Ätzstoppschicht agiert. Das TiAl3 kann durch einen tempernden Schritt aus einer Ti-Al-Schichtsequenz erzeugt werden. Der Anteil dieser Schichten kann derart gewählt werden, dass eine Ti-Schicht, die die Schottky-Barriere bildet, bis zu dem Halbleiterkörper erhalten wird und über der Ti-Schicht eine TiA13-Schicht gebildet wird. Die TiA13-Schicht kann als eine Pufferschicht für Material dienen, das von dem trockenchemischen Ätzen (z.B. Fluor) übrigbleibt. Dies bezieht sich möglicherweise nicht auf Verunreinigungen, die oben auf dem TiAl3 (z.B. Polymere) zum Liegen kommen. Die Ti-Schottky-Metallisierung kann somit derart geschützt werden, dass sie nicht beeinträchtigt wird. Die TiA13-Schicht kann auch als eine Ätzstoppschicht bei dem nasschemischen Strukturieren der AlCu-Metallisierung dienen. Somit kann kein Unterätzen der dielektrischen Passivierung entstehen.
  • Einige Beispiele beziehen sich auf die Implementierung einer TiAl3-Pufferschicht, um die Ti-Schottky-Schicht einer SiC-Diode für nachfolgende trockenchemische Ätzprozesse während der Herstellung von feuchtigkeitsrobusten und thermisch robusten SiC-Bauelementen zu schützen.
  • 6A-6F zeigen schematische Querschnitte eines Teils einer SiC-Diode, die eine TiA13-Barriereteilschicht umfasst. Zum Beispiel ist die Implementierung der SiC-Diode möglicherweise ähnlich zu den Halbleiterbauelementen, die in Verbindung mit 1 und/oder 2 beschrieben sind, zum Beispiel.
  • 6A zeigt einen schematischen Querschnitt eines Teils einer SiC-Diode nach einem Abscheiden einer Titan- und Aluminium-Metallisierung. Beispielsweise wird eine erste Barriereteilschicht 651 über dem Halbleitersubstrat 110 abgeschieden und eine Zwischenbarriereschicht 653 wird über der ersten Teilschicht 651 abgeschieden. Die erste Teilschicht 651 ist eine Ti-Schicht und die Zwischenschicht 653 ist eine Al-Schicht. Die erste Barriereteilschicht 651 und die Zwischenschicht 653 können in einem Ti-Al-Dickenverhältnis abgeschieden werden, das so gewählt ist, dass nach einem Tempern (siehe 6C) die verbleibenden Ti- und die resultierenden TiA13-Schichten ausreichend dick sind, um Brüche durch Beanspruchung zu vermeiden. Beispielsweise kann ein 2-zu-1 (oder 1,5-zu-1 oder 3-zu-1) -Verhältnis von Tizu-A1 abgeschieden werden (z.B. 180nm Ti-Schicht und eine 90nm Al-Schicht).
  • 6B zeigt die erste Teilschicht 651 und die Zwischenschicht 653 nachdem die zwei Schichten strukturiert wurden.
  • 6C zeigt die SiC-Diode nach Tempern und Bilden einer TiA13-Schicht. Durch entsprechendes Anpassen der Zeit, Temperatur und/oder des Drucks können die Ti- und Al-Schichten getempert werden, was dazu führt, dass die Zwischenschicht 653 mit der ersten Barriereteilschicht 651 reagiert und von Al in eine zweite Barriereteilschicht 652 umgewandelt wird, die eine TiAl-Legierungsschicht (z.B. TiAl3-Schicht) aufweist. Unter der Annahme einer anfänglichen 180 nm Ti- und 90 nm Al-Schicht kann dies nach einem Tempern dazu führen, dass eine ungefähr 120 nm TiA13-Schicht als Pufferschicht agiert, um Einlagerungen aus Trockenätzprozessen zu absorbieren und eine 150 nm Ti-Schicht als Schottky-Metall/Schnittstelle als eine produktive Diode dient. Beispielsweise kann für die TiA13-Bildung schnelle thermische Verarbeitung verwendet werden.
  • 6D zeigt die SiC-Diode nach der Abscheidung und dem Strukturieren einer Siliziumnitrid-Siliziumoxid-Passivierung, die die anorganische Passivierungsstruktur bildet. Die anorganische Passivierungsstruktur 130 umfasst eine Siliziumoxidschicht 231 mit einer Dicke von mindestens 500 nm dick (oder zumindest 800 nm oder zumindest 1000 nm) und eine Siliziumnitridschicht 232 mit einer Dicke von zumindest 200 nm dick (oder zumindest 300 nm oder zumindest 400 nm). Zum Strukturieren der anorganischen Passivierungsstruktur kann eine Photomaskenschicht gebildet werden und eine Lithographie kann durchgeführt werden. Dann kann die anorganische Passivierungsstruktur durch einen Trockenätzprozess geätzt werden. Danach kann der Resist und/oder das Polymer entfernt werden.
  • Die anorganische Passivierungsstruktur kann über der ersten Teilschicht 651 abgeschieden und strukturiert werden, ohne die Schottky-Schnittstelle der ersten Teilschicht 651 zu verschlechtem, da die zweite Teilschicht 652 die erste Teilschicht 651 vor dem Trockenätzprozess schützt. Auf diese Weise kann es möglich sein, die anorganische Passivierungsstruktur zu bilden, bevor die Metallisierungsschicht gebildet wird.
  • 6E zeigt die SiC-Diode nach einer Abscheidung und einem Strukturieren einer AlCu-Anschlussflächen-Metallisierung (z.B. Kontaktmetallisierungsschicht 120). Die AlCu-Vorderseiten-Metallisierung kann abgeschieden werden und eine Ätzmaske durch Lithographie gebildet werden. Die Kontaktmetallisierungsschicht 120 kann durch nasschemisches Ätzen strukturiert werden, was möglicherweise die AlCu-Schicht entfernt, aber nicht die TiA13-Schicht entfernt. Somit tritt möglicherweise kein Unterätzen der anorganischen Passivierungsstruktur, zum Beispiel der Siliziumoxidschicht 231, auf. Wie bei anderen hierin erörterten Beispielen wird ein Zwischenraum d1 zwischen der AlCu-Schicht und der Passivierung aufrechterhalten, um Passivierungsrisse während thermisch-mechanischer Beanspruchung zu vermeiden.
  • 6F zeigt die SiC-Diode nach dem Abschließen der Imid-Passivierung (Implementieren einer organischen Passivierungsschicht) und Ätzen der Adhäsionsschicht-Passivierung. Eine Adhäsionsschicht 260 (z.B. mit einer Dicke von 40nm) wird nach einem Bilden der Kontaktmetallisierungsschicht 120 abgeschieden, und eine organische Passivierungsschicht 140 (z.B. eine Imidschicht mit einer Dicke von 5 µm) wird auf der Adhäsionsschicht 260 abgeschieden. Dann werden die organische Passivierungsschicht 140 und die Adhäsionsschicht 260 strukturiert und die Oberfläche wird gereinigt.
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Das Verfahren kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-5) oder nachstehend (z. B. 7-9) beschriebenen Beispielen entsprechen.
  • Einige Beispiele beziehen sich auf ein Halbleiterbauelement, das eine Barriereschicht, umfassend eine erste Teilschicht und eine zweite Teilschicht, umfasst. Die erste Teilschicht kann eine TiAl-Legierungsschicht sein und die zweite Teilschicht kann eine Ti-Schicht sein. Ferner umfasst das Halbleiterbauelement eine Kontaktmetallisierungsschicht umfassend Aluminium (z.B. AlCu, AlSiCu oder AlSi). Zumindest ein Teil der Barriereschicht kann zwischen der Kontaktmetallisierungsschicht und einem Halbleitersubstrat des Halbleiterbauelements positioniert sein. Ferner ist zumindest ein Teil der ersten Teilschicht der Barriereschicht in Kontakt mit der zweiten Teilschicht und in Kontakt mit der Kontaktmetallisierungsschicht.
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt.
  • Einige Beispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements, das ein Bilden einer Barriereschicht, umfassend eine erste Teilschicht und eine zweite Teilschicht, umfasst. Die erste Teilschicht kann eine Ti-Schicht sein und die zweite Teilschicht kann eine TiAl-Legierungsschicht sein. Ferner umfasst das Verfahren ein Bilden einer Kontaktmetallisierungsschicht umfassend Aluminium (z.B. AlCu, AlSiCu oder AlSi). Zumindest ein Teil der Barriereschicht kann zwischen der Kontaktmetallisierungsschicht und einem Halbleitersubstrat des Halbleiterbauelements positioniert sein. Ferner ist zumindest ein Teil der zweiten Teilschicht der Barriereschicht in Kontakt mit der ersten Teilschicht und in Kontakt mit der Kontaktmetallisierungsschicht.
  • Beispielsweise kann eine anorganische Passivierungsstruktur vor der Kontaktmetallisierungsschicht gebildet werden. Auf diese Weise kann eine Abscheidung der anorganischen Passivierungsstruktur auf einer Oberfläche mit hoher Topologie aufgrund der Kontaktmetallisierungsschicht vermieden werden.
  • Die TiAl-Legierungsschicht kann eine TiA13-Schicht sein. Die TiA13-Schicht kann mit einer Dicke von zumindest 80 nm (oder zumindest 100 nm) und/oder höchstens 400 nm (oder höchstens 300 nm oder höchstens 200 nm) gebildet werden. Die TiA13-Schicht kann bei einer Temperatur von zumindest 300°C (oder zumindest 350°C, z.B. 400°C) gebildet werden, die für zumindest 1h (oder zumindest 5h) und/oder höchstens 20h (oder höchstens 15h) angewendet wird.
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt.
    Hohe Feuchte kann ein Problem einer Verschlechterung des Rands von SiC-MOSFETs verursachen. In einigen Fällen kann es notwendig sein, den Halbleiterkörper vor Feuchtigkeit zu schützen.
  • Einige Ansätze können eine SiNx/SiOx-Passivierung in dem Randbereich verwenden. Bei diesen Ansätzen kann die Passivierung entweder vor der Abscheidung der Ti-Al(Cu)-Metallisierung oder zwischen Ti- und AICu-Prozessblöcken realisiert werden. Die Passivierung kann in Kontakt mit der Metallisierung sein, was zu Problemen der Adhäsion oder, in dem Fall einer thermomechanischen Beanspruchung, zu Rissen in der Passivierung führen kann. Bei einigen Ansätzen kann die Verarbeitung und folglich auch der Querschnitt von SiC-Dioden im Vergleich zu einem SiC-MOSFET abweichen. Ferner können diese Ansätze einen homogen dotierten Randabschluss und keinen p-in-p-Abschluss umfassen, der das Feld in dem Rand verringert.
  • Das Problem einer feuchtigkeitspermeablen Randpassivierung für SiC-MOSFETs kann durch ein Herstellen der Passivierung nach den AlCu/Ti-Ti-TiN-Prozessblöcken gelöst werden. Das Layout kann so gewählt werden, dass eine ausreichend große Distanz zwischen dem AlCu-Rand und der Passivierung hergestellt wird, aber der Randabschluss des MOSFETs kann vollständig von der dielektrischen Passivierung bedeckt werden. Im Vergleich zu der Diode kann ein Verarbeiten und somit auch der Querschnitt unterschiedlich sein, da der Randbereich durch ein Gate-Oxid (GOX; gate oxide) und/oder eine Zwischenschicht-dielektrische Schicht (ILD; interlayer dielectric layer) bedeckt sein kann. Somit ist es möglicherweise nicht mehr notwendig, eine Oxid/Nitrid-Passivierung (wie in dem Fall von Dioden) abzuscheiden. Vielmehr kann ILD+GOX als die Siliziumoxidschicht dienen, und es kann nur eine Nitridschicht verwendet werden. Zu der Funktionsweise der Schichten: Die Siliziumnitridschicht kann als die tatsächliche Feuchtigkeitsbarriere dienen, die Siliziumoxidschicht kann als eine Adhäsionsschicht zu SiC dienen. Dasselbe kann ausreichend dick ausgewählt werden, um den Einfluss von Veränderungen an der Siliziumoxid-Siliziumnitrid-Schnittstelle auf den Landungsausgleich in dem Rand zu minimieren. Da die anorganischen Siliziumoxid-Siliziumnitrid-Passivierungsschichten möglicherweise nicht über die AlCu-Metallisierung gezogen werden und MOSFETs in weichen Formmassemodulen befestigt werden können, können Dicken entsprechend reduziert werden und eine Oxiddicke von zumindest 300nm (oder 400nm oder 500nm) und höchstens 1000nm (oder 800nm oder 500nm) kann ausreichend sein.
  • Um die elektrische Feldstärke mit dem Formmassematerial kompatibel zu halten, kann eine zusätzliche organische Passivierung verwendet werden, die die gesamte Siliziumoxid-Siliziumnitrid-Passivierung einkapselt und auch einen Teil der mechanischen Beanspruchung absorbiert. Somit z.B. kann der Betrag der elektrischen Feldstärke an der Schnittstelle der anorganischen zu der organischen Passivierung aufgrund der Dicke der anorganischen Passivierung >500kV/cm sein. Die organische Passivierung kann derart dimensioniert werden, dass an ihrer Oberfläche, die die Schnittstelle zu dem Formmassematerial repräsentiert, der Betrag der elektrischen Feldstärke derart reduziert werden kann, dass eine Verschlechterung des Formmassematerials und/oder Überschläge innerhalb desselben ausgeschlossen werden können. Die Dicke der organischen Passivierung wiederum kann so gewählt werden, dass die Kräfte, die durch Wärmeausdehnung verursacht wurden, nicht zu Rissbildung innerhalb derselben oder innerhalb der nachfolgenden Schichten führen.
  • Wenn die anorganische harte Passivierung so gewählt wird, dass nur der Randabschluss bedeckt ist, wird der Bereich, der von der anorganischen harten Passivierung bedeckt ist, möglicherweise reduziert, und folglich kann eine Reduzierung der Spannungen in dem SiC-Oxid-/ Nitridschichtaufbau erworben werden. Um in diesem Fall eine Adhäsion der organischen Passivierung auf dem Vorderseitenmetall zu garantieren, kann eine dünne Klebemittelschicht verwendet werden, die sowohl das Vorderseitenmetall unter dem Imid, als auch die anorganische Passivierung bedeckt.
  • Eine Randkonstruktion für SiC-MOSFETs kann eingeführt werden. Die Passivierung kann so gewählt werden, dass das GOX und die ILD, in Verbindung mit einer zusätzlich abgeschiedenen Siliziumoxid/Siliziumnitridschicht, die dielektrische Passivierung zu der Feuchtigkeitsbarriere bilden. Bei einigen Beispielen kann eine Siliziumoxidschicht optional (nicht verpflichtend) sein. Um Rissbildung in der anorganischen Passivierung zu reduzieren oder auszuschließen, kann die Distanz zwischen dem AlCu-Rand und der Siliziumoxid-Siliziumnitrid-Passivierung ausreichend groß sein. Um elektrische Felder in der Passivierung weiter zu verringern, kann eine Imidpassivierung verwendet werden. Eine dünne Siliziumnitrid-Klebemittelschicht kann zu einer verbesserten Adhäsion derselben dienen.
  • Mit dieser Kombination aus anorganischen und organischen Schichten können sowohl die mechanischen Anforderungen an Packageformen mit harter Formmasse als auch Anforderungen an die Robustheit gegen Feuchtigkeit für moderne Halbleiterbauelemente und deren Einsatzgebiete erfüllt werden.
  • Diese Passivierung kann unabhängig von der tatsächlichen Randkonstruktion innerhalb des Halbleiters verwendet werden. Somit beispielsweise für JTEs, bei denen die p-Dotierung homogen in einer Ringstruktur um das Bauelement herum geführt wird, aber auch für so genannte p-in-p-JTE, bei denen die Feldstärken in dem Rand des Bauelements sowohl in dem Halbleiter als auch in dem Bereich der Passivierung über dem Halbleiterkörper deutlich reduziert werden können.
  • Einige Beispiele beziehen sich auf Herstellungsverfahren für feuchtigkeitsrobuste und thermisch stabile Übergangs-Abschluss-p-in-p-Ränder für SiC-MOSFETs. Einige Beispiele für SiC-MOSFETs, die eine Oxidzwischenschicht (z.B. aufweisen ILD+GOX-Schichten) aufweisen, werden im Folgenden beschrieben. Bei dem Beispiel, das in 7 gezeigt ist, wird nur eine Siliziumnitridschicht (als anorganische Passivierungsstruktur) auf die ILD+GOX abgeschieden. Bei dem Beispiel, das in 8 gezeigt ist, ist eine optionale dünne Siliziumoxidschicht vorhanden. Bei dem Beispiel, das in 9 gezeigt ist, erstreckt sich die Barriereschicht über die Randabschlussregion.
  • 7A-C zeigt schematische Querschnitte eines Teils eines SiC-MOSFETs, umfassend eine Oxidzwischenschicht und eine p-in-p Randabschlussstruktur. Die Implementierung des SiC-MOSFETs kann ähnlich zu der Implementierung der Halbleiter-Bauelemente sein, die in Verbindung mit 1, 2 und/oder 6a-f beschrieben sind, zum Beispiel.
  • 7A zeigt einen schematischen Querschnitt eines SiC-MOSFETs durch Abscheidung und Strukturieren der Vorderseiten-Metallisierung (z.B. nach AlCu-Nass- und Ti/TiN-Trockenätzung). Der SiC-MOSFET umfasst ein SiC-Substrat 110, eine Kontaktmetallisierungsschicht 120 (z.B. AlCu-Schicht mit einer Dicke von 5µm), eine Barriereschicht 250, eine Oxidzwischenschicht 731 und eine ohmsche Kontaktschicht 770.
  • Bei diesem Beispiel kann die Barriereschicht 250 eine Ti-Schicht und/oder eine TiN-Schicht aufweisen. Ein erster lateraler Teil der Barriereschicht 250 kann vertikal in Kontakt mit der Kontaktmetallisierungsschicht 120 auf einer Seite und einer ohmschen Kontaktschicht 770 auf einer gegenüberliegenden Seite sein. Ein zweiter lateraler Teil der Barriereschicht 250 kann vertikal in Kontakt mit der Kontaktmetallisierungsschicht 120 auf einer Seite und der Oxidzwischenschicht 731 auf einer gegenüberliegenden Seite sein.
  • Die ohmsche Kontaktschicht 770 kann eine Nickel-Aluminium-(NiAl)-Legierungsschicht aufweisen. Die ohmsche Kontaktschicht 770 kann eine Dicke von zumindest 20nm und höchstens 60nm aufweisen. Die ohmsche Kontaktschicht 770 kann vertikal in Kontakt mit der Barriereteilschicht 250 auf einer Seite und mit dem SiC-Substrat 110 auf einer gegenüberliegenden Seite sein.
  • Die Oxidzwischenschicht 731 kann eine ILD-Schicht und eine GOX-Schicht umfassen. Die Oxidzwischenschicht 731 kann vor der Kontakt-Metallisierungsschicht 120 gebildet werden. Zumindest ein Teil der Oxidzwischenschicht 731 kann vertikal zwischen der Kontaktmetallisierungsschicht 120 (und/oder der Barriereschicht 250) und dem SiC-Substrat 110 positioniert sein.
  • 7B zeigt einen schematischen Querschnitt des SiC-MOSFETs nach einem Abscheiden und Strukturieren der anorganischen Passivierungsnitridschicht (z.B. nach einer Siliziumnitridabscheidung mit einer Dicke von 400nm, Ätzen und Resistentfernung und Oberflächenreinigung). Eine Siliziumnitridschicht 232 kann auf der Oxidzwischenschicht 731 abgeschieden werden. Die Siliziumnitridschicht 232 kann über eine Resistmaske strukturiert werden, sodass die Oxidzwischenschicht 731, lateral zwischen der Kontaktmetallisierungsschicht 120 (z.B. der AlCu-Rand) und der anorganischen Passivierungsstruktur (z.B. Siliziumnitridschicht 232), nicht entfernt oder geätzt wird. Anders ausgedrückt kann die Oxidzwischenschicht 731 als Ätzstopp für das Strukturieren der Siliziumnitridschicht 232 verwendet werden.
  • 7C zeigt einen schematischen Querschnitt des SiC-MOSFETs nach Abschluss der organischen Passivierung, Öffnen der Siliziumnitrid-Adhäsionsschicht 260 und Ätzen der ILD+GOX in der Randregion (z.B. nach Adhäsionsschicht 260 -HSP-Abscheidung mit einer Dicke von 40nm und Imid-Prozessblock). Ein Teil der organischen Passivierungsschicht 140 kann in dem Zwischenraum lateral zwischen der Kontaktmetallisierungsschicht 120 und der Siliziumnitridschicht 232 (z.B. analog zu der, die in 1 und 2 gezeigt ist) angeordnet sein. Eine Distanz d4 von einem lateralen Rand der Siliziumnitridschicht 232 zu einem Rand des SiC-MOSFETs kann größer sein als eine Distanz d5 von einem lateralen Rand der Oxidzwischenschicht 731 zu einem Rand des SiC-MOSFETs.
  • Nach der Abscheidung und dem Strukturieren des Vorderseitenmetalls (siehe 7A) wird die Siliziumnitridschicht 232 abgeschieden. Anschließend wird dieselbe über eine Resistmaske strukturiert. Beispielsweise ist der Ätzprozess selektiv, sodass zwischen Passivierung und AICu-Rand die ILD+GOX nicht geätzt wird. Nach einem Entfernen der Resistmaske und Reinigen der Oberfläche (siehe 7B) kann eine Abscheidung der Klebemittelschicht 260 ausgeführt werden (40nm Siliziumnitrid) und dann die Herstellung der Imidpassivierung. Anschließend kann die Klebemittelschicht 260 über die Imidmaske geöffnet werden und schließlich kann ein Ätzen der ILD+GOX in dem externen Randbereich ausgeführt (siehe 7C) werden. Nach einem Reinigen der Oberfläche kann der Vorderseitenprozess abgeschlossen werden
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Der SiC-MOSFET kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-6) oder nachstehend (z.B. 8-9) beschriebenen Beispielen entsprechen.
  • 8A-C zeigt schematische Querschnitte eines Teils eines SiC-MOSFETs, umfassend eine Oxidzwischenschicht und eine p-in-p Randabschlussstruktur. Die Implementierung des SiC-MOSFETs kann ähnlich zu der Implementierung der Halbleiter-Bauelemente sein, die in Verbindung mit 1, 2 6A-6F und/oder 7A-7C beschrieben sind, zum Beispiel.
  • 8A zeigt einen schematischen Querschnitt eines SiC-MOSFETs nach Abscheidung und Strukturieren der Vorderseite (z.B. nach AICu-Nass- und Ti/TiN-Trockenätzung mit zusätzlicher Maske). Im Gegensatz zu 7A wird die Ti/TiN-Schicht über eine extra Maske strukturiert, so dass sich die Ti/TiN-Schicht weiter entlang der Oxidzwischenschicht 731 erstrecken kann als die Kontaktmetallisierungsschicht 120. Somit kann die Ti/TiN-Schicht 250 als ein Ätzstopp für das anschließende Siliziumnitrid/Siliziumoxid-Ätzen dienen.
  • Anders ausgedrückt, kann sich die Barriereschicht 250 lateral über die Kontaktmetallisierungsschicht 120 hinaus erstrecken. Dieser Teil der Barriereschicht 250 (z.B. dieser Teil, der nicht mit der Kontaktmetallisierungsschicht 120 in Kontakt ist) kann bei einem nachfolgenden Ätzen der Siliziumnitrid 232 / Siliziumoxid 231 -Schichten (z.B. anorganische Passivierungsstruktur) als ein Ätzstopp agieren.
  • 8B zeigt einen schematischen Querschnitt eines SiC-MOSFETs nach einer Abscheidung und einem Strukturieren der anorganischen Passivierungsnitridschichten (z.B. nach Passivierungsätzen, Resistentfernung und Oberflächenreinigung). Im Gegensatz zu 7 umfasst die anorganische Passivierungsstruktur 130 von 8 ferner eine Siliziumoxidschicht 231. Wie in 8B gezeigt ist, wurde die Oxidzwischenschicht 731 (ILD- und GOX-Schicht) an den Rändern (zusammen mit der Siliziumnitridschicht und der Siliziumoxidschicht der anorganischen Passivierungsstruktur) geätzt. Die Oxidzwischenschicht 731, die unter der Ti/TiN-Barriereschicht 250 in dem Zwischenraum 250 positioniert ist, wird nicht geätzt, da die Ti/TiN-Barriereschicht 250 in dieser Region als ein Ätzstopp agiert. Beispielsweise ist die Ti/TiN-Barriereschicht 250 ausreichend dick, sodass sie bei einem Ätzen des Oxids nicht verbraucht wird.
  • 8C zeigt einen schematischen Querschnitt eines SiC-MOSFETs nach Abschluss der organischen Passivierung und Öffnen der Siliziumnitrid-Adhäsionsschicht 260. Die Oxidschichten wurden bereits geätzt, sodass nur die Adhäsionsschicht 260 entfernt werden muss (an dem Rand des SiC-Substrats).
  • Der SiC-MOSFET umfasst ein Halbleitersubstrat 110, eine Kontaktmetallisierungsschicht 120, ein Siliziumnitrid 232 und Siliziumoxid 231 -Schichten (z.B. eine anorganische Passivierungsstruktur 130), eine Oxidzwischenschicht 731, eine Barriereschicht 250, eine organische Passivierungsstruktur 140 (z.B. Imid), eine Adhäsionsschicht 260 und eine ohmsche Kontaktschicht 770. Eine Distanz d5 von einem lateralen Rand der Oxidzwischenschicht 731 zu einem Rand des SiC-MOSFETs kann gleich einer Distanz d4 von einem lateralen Rand der anorganischen Passivierungsstruktur (von einem Rand von Siliziumnitrid 232 / Siliziumoxid 231 -Schichten) zu dem Rand des SiC-MOSFET sein.
  • Bei dem in 8A-8C gezeigten Beispiel wird eine Siliziumoxid/Siliziumnitrid-Stapelschicht verwendet, um eine Feuchtigkeitsbarriere zu realisieren. Auf diese Weise kann die Distanz der Siliziumoxid-Siliziumnitrid-Schnittstelle von dem Randabschluss des Bauelements vergrößert werden, und somit kann der Einfluss von Grenzschichtladungen weiter reduziert werden.
  • Bei diesem Beispiel wird die Ti/TiN-Barriereschicht 250 über eine extra Maske strukturiert. Nach einem Abscheiden von Siliziumoxid/Siliziumnitrid und dem Herstellen einer Resistmaske kann in einem nachfolgenden Schritt die anorganische Passivierung mittels eines Plasmaätzschritts strukturiert werden und der Resist kann wieder (siehe 8B) entfernt werden. Hier kann die Ti/TiN-Schicht in dem Zwischenraum zwischen Passivierung und AlCu als eine Ätzstoppschicht dienen. Bei dem nächsten Prozess wird wieder die Abscheidung der Klebemittelschicht 260 ausgeführt (z.B. 40nm Siliziumnitrid), und anschließend die Herstellung der Imidpassivierung. Anschließend wird die Klebemittelschicht 260 über die Imidmaske geöffnet, im Gegensatz zu dem Beispiel von 7A-7C muss die GOX+ILD möglicherweise nicht wieder geätzt werden.
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Der SiC-MOSFET kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-7) oder nachstehend (z.B. 9) beschriebenen Beispielen entsprechen.
  • 9 zeigt schematische Querschnitte eines Teils eines anderen SiC-MOSFETs, der eine Oxidzwischenschicht 731 aufweist. Die in 9 gezeigten Querschnitte zeigen einen schematischen Prozessablauf für die Bildung des SiC-MOSFETs. Die Implementierung des SiC-MOSFETs kann ähnlich zu der Implementierung des SiC-Bauelements sein, das in Verbindung mit 8A-8C beschrieben ist, zum Beispiel.
  • Das Beispiel, das in 9 gezeigt ist, unterscheidet sich von dem aus 8A-8C in der Struktur der Barriereschicht 250. Die Barriereschicht 250 des SiC-MOSFET unterscheidet sich von der Barriereschicht 250 des SiC-MOSFET in ihrer lateralen Erstreckung. Das heißt, die Barriereschicht 250 des SiC-MOSFET erstreckt sich in Richtung der Randregion des Bauelements zumindest über die P-Ring-Strukturen des p-in-p-Randabschlusses, während die Barriereschicht 250 des SiC-MOSFETs, der in 8 gezeigt ist, sich nicht lateral über die äußerste P-Ring-Struktur des SiC-Substrats erstreckt.
  • Nach einem Bilden eines SiC-Substrats, umfassend dotierte Regionen zum Implementieren von Transistorzellen und einen Randabschluss und eine Oxidzwischenschicht 731, wird eine Ti/TiN-Schicht abgeschieden (z.B. die Barriereschicht 250). Eine lithographische Maske ist über der Ti/TiN-Schicht bereitgestellt. Eine Ti/TiN-Schicht-Trockenätzung findet statt, bei der das Ti/TiN entfernt wird, mit Ausnahme desjenigen, das von der Maske abgedeckt wurde.
  • Als nächstes wird eine Kontaktmetallisierungsschicht 120 (z.B. AlCu) über das SiC-Substrat abgeschieden. Anschließend wird die AlCu-Schicht geätzt. Als nächstes werden eine Oxidschicht (z.B. Siliziumoxidschicht 231) und eine Nitridschicht (z.B. Siliziumnitridschicht 232) über das SiC-Substrat abgeschieden. Eine geeignete Maske wird platziert (z.B. lithographischer Resist) und die Oxidschichten werden dann geätzt. Die Oxidzwischenschicht 731, die vertikal unter den abgeschiedenen Oxidschichten angeordnet ist, kann in diesem selben Schritt auch an dem Rand des SiC-Substrats geätzt werden. Dann wird eine organische Passivierungsschicht 140 (z.B. Imid) abgeschieden und geätzt.
  • Mehr Einzelheiten und Aspekte sind in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Beispielen erwähnt. Der SiC-MOSFET kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren vorstehend (z. B. 1-8) oder nachstehend beschriebenen Beispielen entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf eine feuchtigkeitsrobuste Bauelementspassivierung mit guten thermischen Eigenschaften. Eine Passivierungsstruktur, die sowohl organische als auch anorganische Schichten aufweist, kann sowohl die mechanische Anforderung an Packagetypen mit harter Formmasse als auch die Anforderungen, die an die Robustheit moderner Halbleiterbauelemente und deren Anwendungen im Hinblick auf Feuchtigkeit gestellt sind, erfüllen.
  • Einige andere Konzepte führen einen Randabschluss für Halbleiterbauelemente mit hohen elektrischen Feldstärken in dem Rand ein, der die Robustheit im Hinblick auf Feuchtigkeit ohne irgendwelche organische Passivierungsschichten deutlich verbessert. Dies ist möglicherweise nur bei Häusungsformen mit weicher Formmasse realisierbar, bei denen keine mechanische Beanspruchung zwischen dem Halbleiter und der Formmasse auftreten kann. Für andere Häusungen, bei denen mechanische Beanspruchung zwischen der Formmasse und der Passivierung auftritt, insbesondere aufgrund von Temperaturerhöhungen, ist dies möglicherweise keine Lösung. Jedoch sind auch für diese Häusungsformen feuchtigkeitsbeständige Komponenten erwünscht, da ein sogenanntes „hartes Gießen“ oder eine „Formmasse“ keinen ausreichenden Schutz vor Feuchtigkeit bereitstellt.
  • Es gibt einige Konzepte, bei denen eine SiNx/SiOx-Passivierung in der Randregion verwendet wird, wobei in allen Fällen die Passivierung entweder vor der Abscheidung der Ti-Al(Cu)-Metallisierung oder zwischen dem Ti und AlCu Prozessblock realisiert wird. Das heißt, die Passivierung und Metallisierung sind in Kontakt, was zu Schwierigkeiten oder, in dem Fall von TC-Beanspruchung, zu Rissen in der Passivierung führen kann.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Ausführen eines oder mehrerer der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Schritte, Operationen oder Prozesse von verschiedenen, oben beschriebenen Verfahren können durch programmierte Computer oder Prozessoren ausgeführt werden. Beispiele können auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen-, prozessor- oder computerlesbar sind und maschinenausführbare, prozessorausführbare oder computerausführbare Programme von Anweisungen codieren. Die Anweisungen führen einige oder alle der Schritte der oben beschriebenen Verfahren aus oder verursachen deren Ausführung. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien umfassen oder sein. Weitere Beispiele können auch Computer, Prozessoren oder Steuereinheiten, die zum Ausführen der Schritte der oben beschriebenen Verfahren programmiert sind, oder (feld-)programmierbare Logik-Arrays ((F)PLAs = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays), die zum Ausführen der Schritte der oben beschriebenen Verfahren programmiert sind, abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
  • Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltungsdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Patentansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die ein Mittel zum Ausführen eines jeden der jeweiligen Schritte dieser Verfahren aufweist.
  • Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Schritte, Prozesse, Operationen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teilschritte, -funktionen, -prozesse oder -operationen einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
  • Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims (28)

  1. Ein Halbleiterbauelement (100, 200) umfassend: eine Kontaktmetallisierungsschicht (120), die auf einem Halbleitersubstrat (110) angeordnet ist; eine anorganische Passivierungsstruktur (130), die auf dem Halbleitersubstrat (110) angeordnet ist; und eine organische Passivierungsschicht (140), wobei ein erster Teil der organischen Passivierungsschicht (140) lateral zwischen der Kontaktmetallisierungsschicht (120) und der anorganischen Passivierungsstruktur (130) positioniert ist, und ein zweiter Teil der organischen Passivierungsschicht (140) oben auf der anorganischen Passivierungsstruktur (130) positioniert ist, und wobei der erste Teil der organischen Passivierungsschicht vertikal näher an dem Halbleitersubstrat (110) positioniert ist als der zweite Teil der organischen Passivierungsschicht, wobei ein dritter Teil der organischen Passivierungsschicht (140) oben auf der Kontaktmetallisierungsschicht (120) positioniert ist.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei eine Dicke der anorganischen Passivierungsstruktur (130) zumindest 500 nm ist.
  3. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die anorganische Passivierungsstruktur (130) zumindest eine Siliziumoxidschicht (231) mit einer Dicke von zumindest 300 nm und höchstens 5 µm umfasst.
  4. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die anorganische Passivierungsstruktur (130) zumindest eine Nitridschicht (232) mit einer Dicke von zumindest 300 nm und höchstens 900 nm umfasst.
  5. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine laterale Distanz (d1) zwischen der anorganischen Passivierungsstruktur (130) und der Kontaktmetallisierungsschicht (120) größer ist als eine Dicke (t1) der Kontaktmetallisierungsschicht (120).
  6. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine laterale Distanz (d1) zwischen der anorganischen Passivierungsstruktur (130) und der Kontaktmetallisierungsschicht (120) kleiner als eine Breite (w1) der anorganischen Passivierungsstruktur (130) ist.
  7. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine laterale Distanz (d2) zwischen der anorganischen Passivierungsstruktur (130) und einem Rand (202) des Halbleitersubstrats (110) zumindest 10 µm ist.
  8. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine Dicke und/oder ein Material der anorganischen Passivierungsstruktur (130) derart ausgebildet ist, dass ein elektrisches Feld an einer Oberfläche der anorganischen Passivierungsstruktur (130) zumindest 500 kV/cm in einem Sperrzustand einer elektrischen Struktur ist, die an dem Halbleitersubstrat (110) gebildet ist.
  9. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die organische Passivierungsschicht (140) eine Polymidschicht mit einer Dicke von zumindest 1 µm und höchstens 50 µm ist.
  10. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine Dicke und/oder ein Material der organischen Passivierungsstruktur (140) derart ausgebildet ist, dass ein elektrisches Feld an einer Oberfläche der organischen Passivierungsschicht (140) höchstens 500 kV/cm in einem Sperrzustand einer elektrischen Struktur ist, die an dem Halbleitersubstrat (110) gebildet ist.
  11. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Barriereschicht (250), wobei ein erster Teil der Barriereschicht (250) zwischen der Kontaktmetallisierungsschicht (120) und dem Halbleitersubstrat (110) angeordnet ist, wobei ein zweiter Teil der Barriereschicht (250) zwischen der anorganischen Passivierungsstruktur (130) und dem Halbleitersubstrat (110) angeordnet ist, wobei sich die Barriereschicht (250) zumindest von dem ersten Teil der Barriereschicht (250) zu dem zweiten Teil der Barriereschicht (250) erstreckt.
  12. Das Halbleiterbauelement gemäß Anspruch 11, wobei die Barriereschicht (250) eine erste Teilschicht (651) und eine zweite Teilschicht (652) umfasst, wobei die erste Teilschicht Titan umfasst und wobei die zweite Teilschicht eine Titan-Aluminium-Legierung umfasst.
  13. Das Halbleiterbauelement gemäß Anspruch 11 oder 12, wobei der erste Teil der Barriereschicht (250) vertikal zwischen einer Oxidzwischenschicht (731) und der Kontaktmetallisierungsschicht (120) angeordnet ist und der zweite Teil der Barriereschicht (250) vertikal zwischen der anorganischen Passivierungsstruktur (130) und der Oxidzwischenschicht (731) angeordnet ist.
  14. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Adhäsionsschicht (260), wobei ein erster Teil der Adhäsionsschicht (260) zwischen der Kontaktmetallisierungsschicht (120) und der organischen Passivierungsschicht (140) angeordnet ist, wobei ein zweiter Teil der Adhäsionsschicht (260) zwischen der anorganischen Passivierungsstruktur (130) und der organischen Passivierungsschicht (140) angeordnet ist, wobei sich die Adhäsionsschicht (260) zumindest von dem ersten Teil der Adhäsionsschicht (260) zu dem zweiten Teil der Adhäsionsschicht (260) erstreckt.
  15. Das Halbleiterbauelement gemäß Anspruch 14, wobei die Adhäsionsschicht (260) eine Dicke von höchstens 100 nm und zumindest 10 nm aufweist.
  16. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Formmassestruktur in Kontakt mit der organischen Passivierungsschicht (140).
  17. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei das Halbleitersubstrat (110) eine Driftregion (211) einer elektrischen Struktur umfasst, die Dotierstoffe eines ersten Leitfähigkeitstyps umfasst, wobei das Halbleitersubstrat (110) eine Randabschlussregion (215), umfassend Dotierstoffe eines zweiten Leitfähigkeitstyps, umfasst, wobei sich die Randabschlussregion (215) lateral von einer Kontaktregion in Richtung eines Randes (202) des Halbleitersubstrats (110) erstreckt, zumindest teilweise unterhalb der anorganischen Passivierungsstruktur (130), wobei die Randabschlussregion (215) ohmisch mit der Kontaktmetallisierungsschicht (120) verbunden ist.
  18. Das Halbleiterbauelement gemäß Anspruch 17, wobei eine laterale Distanz (d2) zwischen der anorganischen Passivierungsstruktur (130) und dem Rand (202) des Halbleitersubstrats (110) kleiner ist als eine laterale Distanz (d3) zwischen der Randabschlussregion (215) und dem Rand (202) des Halbleitersubstrats (110).
  19. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei ein Bonddraht oder eine Lötstruktur in Kontakt mit der Kontaktmetallisierungsschicht (120) ist.
  20. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei das Halbleitersubstrat (110) ein breites-Bandabstand-Material-Halbleitersubstrat ist.
  21. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, ferner umfassend eine elektrische Struktur, die an dem Halbleitersubstrat (110) gebildet ist und eine Durchbruchspannung von zumindest 100V aufweist.
  22. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die organische Passivierungsschicht (140) die anorganische Passivierungsschicht (130) sowie zumindest Teile der Kontaktmetallisierungsschicht (120) durchgehend bedeckt.
  23. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, ferner umfassend eine Oxidzwischenschicht (731), wobei ein erster Teil der Oxidzwischenschicht (731) vertikal zwischen der Kontaktmetallisierungsschicht (120) und dem Halbleitersubstrat (110) angeordnet ist, wobei ein zweiter Teil der Oxidzwischenschicht (731) vertikal zwischen der anorganischen Passivierungsstruktur (130) und dem Halbleitersubstrat (110) angeordnet ist, und wobei sich die Oxidzwischenschicht (731) zumindest von dem ersten Teil zu dem zweiten Teil erstreckt.
  24. Das Halbleiterbauelement gemäß Anspruch 23, wobei die anorganische Passivierungsstruktur (130) eine Nitridschicht (232) umfasst, und wobei der erste Teil der organischen Passivierungsschicht (140) vertikal näher an der Oxidzwischenschicht (731) positioniert ist als der zweite Teil der organischen Passivierungsschicht (140).
  25. Das Halbleiterbauelement gemäß Anspruch 23, wobei die anorganische Passivierungsstruktur (130) eine Siliziumoxidschicht (231) und eine Siliziumnitridschicht (232) umfasst, wobei die Siliziumoxidschicht (231) vertikal zwischen der Siliziumnitridschicht (232) und der Oxidzwischenschicht (731) angeordnet ist.
  26. Ein Halbleiterbauelement, umfassend: eine Barriereschicht (250), umfassend eine erste Teilschicht (651) und eine zweite Teilschicht (652), wobei die erste Teilschicht (651) eine Titanschicht ist, wobei die zweite Teilschicht (652) eine Titan-Aluminiumlegierungsschicht ist; und eine Kontaktmetallisierungsschicht (120), die Aluminium umfasst, wobei zumindest ein Teil der Barriereschicht (250) zwischen der Kontaktmetallisierungsschicht (120) und einem Halbleitersubstrat (110) des Halbleiterbauelements positioniert ist, wobei zumindest ein Teil der zweiten Teilschicht (652) der Barriereschicht (250) in Kontakt mit der ersten Teilschicht (651) und in Kontakt mit der Kontaktmetallisierungsschicht (120) ist.
  27. Ein Verfahren zum Bilden eines Halbleiterbauelements umfassend: Bilden einer Barriereschicht (250), umfassend eine erste Teilschicht (651) und eine zweite Teilschicht (652), wobei die erste Teilschicht (651) eine Titanschicht ist, wobei die zweite Teilschicht (652) eine Titan-Aluminiumlegierungsschicht ist; und Bilden einer Kontaktmetallisierungsschicht (120), die Aluminium umfasst, wobei zumindest ein Teil der Barriereschicht (250) zwischen der Kontaktmetallisierungsschicht (120) und einem Halbleitersubstrat (110) des Halbleiterbauelements positioniert ist, wobei zumindest ein Teil der zweiten Teilschicht (652) der Barriereschicht (250) in Kontakt mit der ersten Teilschicht (651) und der Kontaktmetallisierungsschicht (120) ist.
  28. Das Verfahren gemäß Anspruch 27, wobei eine anorganische Passivierungsstruktur (130) vor der Kontaktmetallisierungsschicht (120) gebildet wird.
DE102019100130.7A 2018-04-10 2019-01-04 Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements Active DE102019100130B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/379,289 US11217500B2 (en) 2018-04-10 2019-04-09 Semiconductor device and method for forming a semiconductor device
CN201910283859.0A CN110364489A (zh) 2018-04-10 2019-04-10 半导体器件和用于形成半导体器件的方法
US17/538,162 US11842938B2 (en) 2018-04-10 2021-11-30 Semiconductor device and method for forming a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018108444.7 2018-04-10
DE102018108444 2018-04-10

Publications (2)

Publication Number Publication Date
DE102019100130A1 true DE102019100130A1 (de) 2019-10-10
DE102019100130B4 DE102019100130B4 (de) 2021-11-04

Family

ID=67991919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019100130.7A Active DE102019100130B4 (de) 2018-04-10 2019-01-04 Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements

Country Status (3)

Country Link
US (2) US11217500B2 (de)
CN (1) CN110364489A (de)
DE (1) DE102019100130B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342469B2 (en) 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
DE102019131238A1 (de) * 2018-12-06 2020-06-10 Infineon Technologies Ag Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
EP3975265A1 (de) * 2020-09-28 2022-03-30 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN113035933B (zh) * 2021-03-10 2022-11-04 上海擎茂微电子科技有限公司 一种可靠性改善型半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284801A (en) 1992-07-22 1994-02-08 Vlsi Technology, Inc. Methods of moisture protection in semiconductor devices utilizing polyimides for inter-metal dielectric
US7087997B2 (en) * 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
US7812441B2 (en) * 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5955963B2 (ja) 2012-07-19 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
US10361266B2 (en) * 2014-06-09 2019-07-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP6363540B2 (ja) 2015-03-16 2018-07-25 株式会社東芝 半導体装置
JP6922202B2 (ja) * 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7087280B2 (ja) * 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10438813B2 (en) * 2017-11-13 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device having one or more titanium interlayers and method of making the same

Also Published As

Publication number Publication date
US20220093483A1 (en) 2022-03-24
US20190311966A1 (en) 2019-10-10
CN110364489A (zh) 2019-10-22
US11842938B2 (en) 2023-12-12
US11217500B2 (en) 2022-01-04
DE102019100130B4 (de) 2021-11-04

Similar Documents

Publication Publication Date Title
DE102019100130B4 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102011086943B4 (de) Halbleitervorrichtung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112012004541B4 (de) Halbleitervorrichtung
DE102014005735B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE112014007221B4 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102011006220B4 (de) Leistungshalbleitervorrichtung
DE102016124973A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102015219183B4 (de) Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102018115326B3 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018105462A1 (de) Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
DE19964626B4 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE112017008299T5 (de) Halbleitereinheit
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102014108986B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015000204T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017200452A1 (de) Verfahren zur Fertigung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009281

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative