DE102018215818A1 - PROCESSING METHOD FOR A WAFER - Google Patents
PROCESSING METHOD FOR A WAFER Download PDFInfo
- Publication number
- DE102018215818A1 DE102018215818A1 DE102018215818.5A DE102018215818A DE102018215818A1 DE 102018215818 A1 DE102018215818 A1 DE 102018215818A1 DE 102018215818 A DE102018215818 A DE 102018215818A DE 102018215818 A1 DE102018215818 A1 DE 102018215818A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- front surface
- sealing member
- surface side
- planned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- 238000007789 sealing Methods 0.000 claims abstract description 40
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000003566 sealing material Substances 0.000 claims description 5
- 238000002679 ablation Methods 0.000 claims description 4
- 238000003754 machining Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 71
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000006229 carbon black Substances 0.000 description 5
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ADCOVFLJGNWWNZ-UHFFFAOYSA-N antimony trioxide Chemical compound O=[Sb]O[Sb]=O ADCOVFLJGNWWNZ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/03—Observing, e.g. monitoring, the workpiece
- B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/08—Devices involving relative movement between laser beam and workpiece
- B23K26/083—Devices involving movement of the workpiece in at least one axial direction
- B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
- B23K2103/166—Multilayered materials
- B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Ein Bearbeitungsverfahren für einen Wafer, in dem eine vordere Oberfläche des Wafers mit einem Versiegelungselement versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, beinhaltet einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungselement durch die Bildaufnahmeeinheit für sichtbares Licht von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren und eine geplante Teilungslinie, die laserbearbeitet werden soll, basierend auf den Ausrichtungsmarkierungen zu detektieren, und einen Teilungsschritt zum Bestrahlen eines Laserstrahls einer Wellenlänge, die durch den Wafer und das Versiegelungselement absorbiert wird, entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um den Wafer durch eine Ablationsbearbeitung in einzelne Bauelementchips zu teilen, die mit dem Versiegelungselement an ihrer vorderen Oberfläche versiegelt sind. Der Ausrichtungsschritt wird durchgeführt, während Licht in einer geneigten Richtung auf einen Bereich durch ein geneigtes Leuchtmittel gestrahlt wird, dessen Bild durch das Bildaufnahmemittel für sichtbares Licht aufgenommen werden soll. A processing method for a wafer in which a front surface of the wafer is sealed with a sealing member and a plurality of ridges are formed individually in the chip portions of the sealing member includes an alignment step for picking up an image of a front surface side of the wafer through the sealing member by the image pickup unit for visible Light from the front surface side of the wafer to detect alignment marks and to detect a planned division line to be laser-processed based on the alignment marks, and a division step to irradiate a laser beam of a wavelength absorbed by the wafer and the sealing member the planned dividing line from the front surface side of the wafer to divide the wafer by Ablationsbearbeitung into individual component chips, with the sealing element at its front O. surface are sealed. The aligning step is performed while irradiating light in an inclined direction to an area through an inclined illuminant whose image is to be picked up by the visible light image pickup means.
Description
HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION
Technisches GebietTechnical area
Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen WL-CSP-Wafer.The present invention relates to a processing method for a WL-CSP wafer.
Beschreibung des Stands der TechnikDescription of the Related Art
Ein WL-CSP (Wafer-level Chip Size Package / Waferlevel-Chipgrößenpackung)-Wafer ist eine Technologie zum Versiegeln nachdem eine Verdrahtungsschicht und Elektroden (Metallstifte) ausgebildet werden, während der WL-CSP-Wafer in einem Zustand eines Wafers ist, einer vorderen Oberflächenseite des Wafers mit Kunststoff und Teilen des Wafers in Bauelemente durch eine Schneidklinge oder dergleichen. Da eine Größe der Packungen, die durch Zerteilen der Wafer erhalten wird, gleich einer Größe der Halbleiterbauelementchips ist, wird die Technologie weit zum Verringern der Größe und zur Gewichtsreduktion angepasst.A WL-CSP (Wafer-level Chip Size Package) wafer is a technology for sealing after a wiring layer and electrodes (metal pins) are formed while the WL-CSP wafer is in a state of a wafer, a front one Surface side of the wafer with plastic and parts of the wafer into components by a cutting blade or the like. Since a size of the packages obtained by dicing the wafers is equal to a size of the semiconductor device chips, the technology is widely adapted to reduce the size and to reduce the weight.
In einem Herstellungsprozess des WL-CSP-Wafers wird eine Verdrahtungsschicht an einer Bauelementflächenseite eines Bauelementwafers, an welchem mehrere Bauelemente ausgebildet sind, ausgebildet und Metallstifte, die mit Elektroden in Bauelementen verbunden sind, werden durch die Verdrahtungsschicht ausgebildet und dann werden die Metallstifte und die Bauelemente mit Kunststoff versiegelt.In a manufacturing process of the WL-CSP wafer, a wiring layer is formed on a device surface side of a device wafer on which a plurality of devices are formed, and metal pins connected to electrodes in devices are formed through the wiring layer, and then the metal pins and the devices become sealed with plastic.
Dann wird ein Versiegelungselement dünn ausgestaltet, sodass die Metallstifte an der vorderen Oberfläche des Versiegelungselements freiliegen und dann werden externe Anschlüsse, die Elektrodenerhöhungen genannt werden, an einer Endfläche der Metallstifte ausgebildet. Danach wird der WL-CSP-Wafer durch eine Schneidvorrichtung oder dergleichen geschnitten, um den WL-CSP-Wafer in einzelne CSPs zu teilen.Then, a sealing member is made thin so that the metal pins are exposed on the front surface of the sealing member, and then external terminals called electrode elevations are formed on an end face of the metal pins. Thereafter, the WL-CSP wafer is cut by a cutter or the like to divide the WL-CSP wafer into individual CSPs.
Um die Halbleiterbauelemente vor einem Schlag, Feuchtigkeit oder dergleichen zu schützen, ist es wichtig, die Halbleiterbauelemente mit einem Versiegelungselement zu versiegeln. Normalerweise wird ein Versiegelungsmaterial durch Mischen eines Füllstoffs, der aus SiC ausgebildet ist, in Epoxidkunststoff als ein Versiegelungselement verwendet, sodass der thermische Ausdehnungskoeffizient des Versiegelungselements nahe dem der Halbleiterbauelementchips ist und ein Zerstören der Packungen beim Heizen, die durch einen Unterschied des thermischen Ausdehnungskoeffizienten verursacht wird, verhindert wird.In order to protect the semiconductor devices from shock, moisture or the like, it is important to seal the semiconductor devices with a sealing member. Normally, a sealing material by mixing a filler formed of SiC in epoxy plastic is used as a sealing member so that the thermal expansion coefficient of the sealing member is close to that of the semiconductor device chips and destruction of the packages in heating caused by a difference in coefficient of thermal expansion , is prevented.
Ein WL-CSP-Wafer wird in einzelne CSPs im Allgemeinen unter Verwendung einer Schneidvorrichtung geteilt. In diesem Fall, da in dem WL-CSP-Wafer ein Bauelement, das verwendet wird, um eine geplante Teilungslinie zu detektieren, mit Kunststoff bedeckt ist, kann ein Zielmuster des Bauelements nicht von der vorderen Oberflächenseite detektiert werden.A WL-CSP wafer is divided into individual CSPs generally using a cutter. In this case, since in the WL-CSP wafer, a device used to detect a planned division line is covered with plastic, a target pattern of the device can not be detected from the front surface side.
Darum muss eine Ausrichtung der geplanten Teilungslinie und der Schneidklinge durch Indizieren der geplanten Teilungslinie, Setzen der Elektrodenerhöhungen, die an dem Kunststoff des WL-CSP-Wafers ausgebildet sind, als ein Ziel oder durch Drucken eines Ziels für eine Ausrichtung an der oberen Flächenseite des Kunststoffs durchgeführt werden.Therefore, alignment of the planned dividing line and the cutting blade must be achieved by indexing the planned dividing line, setting the electrode elevations formed on the plastic of the WL-CSP wafer as a target or by printing a target for alignment on the upper surface side of the plastic be performed.
Jedoch sind die Elektrodenerhöhungen oder das Ziel, das auf dem Kunststoff gedruckt ist, nicht mit einer hohen Genauigkeit im Vergleich zu den Bauelementen ausgebildet, sodass ein Problem existiert, dass das Ziel eine geringe Genauigkeit als ein Ziel für eine Ausrichtung aufweist. Entsprechend dem Fall, in dem eine geplante Teilungslinie auf der Basis von Elektrodenerhöhungen oder einem gedruckten Ziel indiziert wird, existiert die Möglichkeit, dass ein Schneidort von der geplanten Teilungslinie versetzt ist, was in einem Einschneiden eines Bauelementabschnitts resultiert. Darum hat zum Beispiel die
DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION
Jedoch ist im Allgemeinen eine Bauteilgenauigkeit an einer äußeren Umgebung des Wafers etwas ungenau und falls eine Ausrichtung auf der Basis eines Musters, das an der äußeren Umgebung des Wafers freiliegt, durchgeführt wird, existiert die Möglichkeit, dass der Wafer an einer Position versetzt von einer geplanten Teilungslinie geteilt wird, und darüber hinaus, in Abhängigkeit von dem Wafer, ist ein Muster des Bauelements nicht an der äußeren Umgebung freigelegt.However, in general, component accuracy at an outer periphery of the wafer is somewhat inaccurate, and if alignment is performed on the basis of a pattern exposed on the outer periphery of the wafer, there is a possibility that the wafer may be offset from a planned one Dividing line is divided, and moreover, depending on the wafer, a pattern of the device is not exposed to the external environment.
Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, durch das ein Ausrichtungsschritt durch ein Versiegelungselement durchgeführt werden kann, dass die vordere Oberfläche des Wafers bedeckt und Ruß enthält.It is therefore an object of the present invention to provide a wafer processing method by which an alignment step can be performed by a sealing member covering the front surface of the wafer and containing carbon black.
In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer bereitgestellt, bei dem eine vordere Oberfläche des Wafers, an welcher ein Bauelement in jedem Chipbereich, der durch mehrere geplante Teilungslinien aufgeteilt ist, ausgebildet ist, die in einer sich kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungselement versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungsmaterial mit einem Bildaufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren, und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, basierend auf den Ausrichtungsmarkierungen, und einen Teilungsschritt zum Bestrahlen, nachdem der Ausrichtungsschritt ausgeführt wurde, eines Laserstrahls einer Wellenlänge, die durch das Versiegelungselement und den Wafer absorbiert wird, entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um den Wafer in einzelne Bauelementchips, die jeweils mit dem Versiegelungselement an ihrer vorderen Oberfläche versiegelt sind, durch eine Ablationsbearbeitung zu teilen. Der Ausrichtungsschritt wird durchgeführt, während Licht in einer geneigten Richtung auf einen Bereich durch ein geneigtes Leuchtmittel gestrahlt wird, dessen Bild durch das Bildaufnahmemittel für sichtbares Licht aufgenommen werden soll.In accordance with one aspect of the present invention, there is provided a wafer processing method in which a front surface of the wafer, on which a device in each chip region passes through a plurality of planned dividing lines is formed, formed in an intersecting relationship on the front surface of the wafer, sealed with a sealing member, and a plurality of protrusions are formed individually in the chip areas of the sealing member, the machining method comprising an aligning step of taking an image a front surface side of the wafer through the sealing material with a visible light image pickup means from the front surface side of the wafer to detect alignment marks, and detecting a planned division line to be laser processed based on the alignment marks, and a dividing step for irradiating after Aligning step, a laser beam of a wavelength that is absorbed by the sealing member and the wafer, along the planned division line from the front surface side d That is, wafers are used to divide the wafer into discrete component chips each sealed to the sealing member on its front surface by ablation processing. The aligning step is performed while irradiating light in an inclined direction to an area through an inclined illuminant whose image is to be picked up by the visible light image pickup means.
Entsprechend dem Bearbeitungsverfahren für den Wafer der vorliegenden Ausführungsform, da es möglich ist, die Ausrichtungsmarkierungen, die an dem Wafer ausgebildet sind, durch das Versiegelungselement durch ein Bildaufnahmemittel für sichtbares Licht, während Licht in einer geneigten Richtung durch das geneigte Leuchtmittel abgestrahlt wird, zu detektieren und eine Ausrichtung auf der Basis der Ausrichtungsmarkierungen durchzuführen, ist es möglich, den Ausrichtungsschritt, ohne das Versiegelungselement an einem äußeren umfänglichen Abschnitt der Oberfläche des Wafers wie im Stand der Technik zu entfernen, durchzuführen. Darum ist es möglich, den Laserstrahl einer Wellenlänge, der durch den Wafer und das Versiegelungselement absorbiert wird, entlang einer geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers zu bestrahlen, um den Wafer in einzelne Bauelementchips durch eine Ablationsbearbeitung zu teilen.According to the processing method for the wafer of the present embodiment, since it is possible to detect the alignment marks formed on the wafer through the sealing member by a visible light image pickup means while emitting light in a tilted direction through the tilted bulb and to perform alignment based on the alignment marks, it is possible to perform the alignment step without removing the sealing member at an outer peripheral portion of the surface of the wafer as in the prior art. Therefore, it is possible to irradiate the laser beam of a wavelength absorbed by the wafer and the sealing member along a planned division line from the front surface side of the wafer to divide the wafer into discrete component chips by ablation processing.
Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und des angehängten Anspruchs mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.The above and other objects, features and advantages of the present invention and the manner of realizing it will become clearer and the invention itself best understood by studying the following description and appended claim with reference to the appended drawings, which show a preferred embodiment of the invention , Understood.
Figurenlistelist of figures
-
1A ist eine perspektivische Explosionsansicht eines WL-CSP-Wafers;1A Fig. 13 is an exploded perspective view of a WL-CSP wafer; -
1B ist eine perspektivische Ansicht des WL-CSP-Wafers;1B FIG. 12 is a perspective view of the WL-CSP wafer; FIG. -
2 ist eine vergrößerte Schnittansicht des WL-CSP-Wafers;2 Fig. 10 is an enlarged sectional view of the WL-CSP wafer; -
3 ist eine perspektivische Ansicht, die eine Weise darstellt, in welcher der WL-CSP-Wafer auf einem Teilungsband angeklebt ist, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen befestigt ist;3 Fig. 15 is a perspective view illustrating a manner in which the WL-CSP wafer is adhered to a dividing band whose outer peripheral portion is fixed to an annular frame; -
4 ist eine Schnittansicht, die einen Ausrichtungsschritt darstellt;4 Fig. 10 is a sectional view illustrating an alignment step; -
5A ist eine Schnittansicht, die einen Ausbildungsschritt für eine modifizierte Schicht darstellt;5A Fig. 10 is a sectional view illustrating a modified layer forming step; -
5B ist eine vergrößerte Schnittansicht, die den Teilungsschritt zeigt.5B Fig. 10 is an enlarged sectional view showing the dividing step.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT
In dem Folgenden wird eine Ausführungsform der vorliegenden Erfindung detailliert mit Bezug zu den Figuren beschrieben. Mit Bezug zu
Der Bauelementwafer (im Folgenden manchmal einfach als Wafer abkürzend bezeichnet)
Das Versiegelungselement
Falls die vordere Oberfläche
Als eine andere Ausführungsform, nachdem eine Verdrahtungsschicht an der vorderen Oberfläche
Danach wird das Versiegelungselement
Dann werden Metallerhöhungen
Wenn der WL-CSP-Wafer
In dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung wird ein Ausrichtungsschritt zum Aufnehmen eines Bilds der vorderen Oberfläche
Dieser Ausrichtungsschritt wird detailliert mit Bezug zu
In dem Ausrichtungsschritt wird der WL-CSP-Wafer
Bei dem Ausrichtungsschritt wird ein Bild der vorderen Oberfläche des WL-CSP-Wafers
Darum wird in dem Ausrichtungsschritt der vorliegenden Ausführungsform zusätzlich zu der vertikalen Beleuchtung der Aufnahmeeinheit
Licht, das von dem geneigten Leuchtmittel gestrahlt werden soll, ist vorzugsweise weißes Licht und der Auftreffwinkel des Lichts auf der vorderen Oberfläche des WL-CSP Wafers
Dann wird der Einspanntisch
Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Laserstrahl LB einer Wellenlänge (zum Beispiel 355 nm), der durch den Bauelementwafer
Nachdem dieser Teilungsschritt sukzessive entlang der geplanten Teilungslinien
Jeder Bauelementchip (CSP)
Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch den angehängten Anspruch definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs des Anspruchs fallen, werden dadurch durch die Erfindung umfasst.The present invention is not limited to the details of the preferred embodiment described above. The scope of the invention is defined by the appended claim, and all changes and modifications that fall within the equivalence of the scope of the claim are thereby covered by the invention.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- JP 2013074021 [0008]JP 2013074021 [0008]
Claims (1)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017178723A JP7118522B2 (en) | 2017-09-19 | 2017-09-19 | Wafer processing method |
JP2017-178723 | 2017-09-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018215818A1 true DE102018215818A1 (en) | 2019-03-21 |
Family
ID=65527150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018215818.5A Pending DE102018215818A1 (en) | 2017-09-19 | 2018-09-18 | PROCESSING METHOD FOR A WAFER |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP7118522B2 (en) |
KR (1) | KR102569623B1 (en) |
CN (1) | CN109545743A (en) |
DE (1) | DE102018215818A1 (en) |
SG (1) | SG10201807861PA (en) |
TW (1) | TWI795441B (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074021A (en) | 2011-09-27 | 2013-04-22 | Disco Abrasive Syst Ltd | Alignment method |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756877B2 (en) * | 1990-01-24 | 1995-06-14 | 三菱電機株式会社 | Lead flatness measuring device for semiconductor device |
JP2003327666A (en) * | 2002-05-16 | 2003-11-19 | Kyocera Chemical Corp | Epoxy resin composition and semiconductor sealed device |
US6649445B1 (en) * | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
JP2004200258A (en) | 2002-12-17 | 2004-07-15 | Shinko Electric Ind Co Ltd | Device and method for inspecting bump |
JP2006052279A (en) * | 2004-08-11 | 2006-02-23 | Tokai Carbon Co Ltd | Carbon black colorant for semiconductor sealing material and method for producing the same |
JP2009158763A (en) * | 2007-12-27 | 2009-07-16 | Disco Abrasive Syst Ltd | Protective film coating apparatus |
JP5895332B2 (en) | 2010-04-01 | 2016-03-30 | 株式会社ニコン | Position detection apparatus, overlay apparatus, position detection method, and device manufacturing method |
JP2014003274A (en) * | 2012-05-25 | 2014-01-09 | Nitto Denko Corp | Method for manufacturing semiconductor device and underfill material |
JP2015023078A (en) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | Method of processing wafer |
JP6066854B2 (en) * | 2013-07-30 | 2017-01-25 | 株式会社ディスコ | Wafer processing method |
JP2016015438A (en) | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | Alignment method |
JP2016111236A (en) * | 2014-12-08 | 2016-06-20 | 株式会社ディスコ | Processing method for wafer |
JP6465722B2 (en) * | 2015-04-06 | 2019-02-06 | 株式会社ディスコ | Processing equipment |
JP6557081B2 (en) * | 2015-07-13 | 2019-08-07 | 株式会社ディスコ | Wafer processing method |
JP2017028160A (en) * | 2015-07-24 | 2017-02-02 | 株式会社ディスコ | Machining method for wafer |
JP2017054888A (en) * | 2015-09-08 | 2017-03-16 | 株式会社ディスコ | Processing method for wafer |
JP2017092129A (en) * | 2015-11-05 | 2017-05-25 | 株式会社ディスコ | Processing method of wafer |
JP2017108089A (en) * | 2015-12-04 | 2017-06-15 | 株式会社東京精密 | Laser processing apparatus and laser processing method |
JP6608694B2 (en) * | 2015-12-25 | 2019-11-20 | 株式会社ディスコ | Wafer processing method |
-
2017
- 2017-09-19 JP JP2017178723A patent/JP7118522B2/en active Active
-
2018
- 2018-09-03 KR KR1020180104752A patent/KR102569623B1/en active IP Right Grant
- 2018-09-12 SG SG10201807861PA patent/SG10201807861PA/en unknown
- 2018-09-13 CN CN201811067515.8A patent/CN109545743A/en active Pending
- 2018-09-14 TW TW107132558A patent/TWI795441B/en active
- 2018-09-18 DE DE102018215818.5A patent/DE102018215818A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074021A (en) | 2011-09-27 | 2013-04-22 | Disco Abrasive Syst Ltd | Alignment method |
Also Published As
Publication number | Publication date |
---|---|
KR20190032192A (en) | 2019-03-27 |
KR102569623B1 (en) | 2023-08-22 |
TWI795441B (en) | 2023-03-11 |
JP2019054187A (en) | 2019-04-04 |
JP7118522B2 (en) | 2022-08-16 |
TW201916150A (en) | 2019-04-16 |
SG10201807861PA (en) | 2019-04-29 |
CN109545743A (en) | 2019-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017206400B4 (en) | PROCESSING PROCESS FOR A WAFER | |
DE202014011497U1 (en) | Laser processing device | |
DE102014215392A1 (en) | Optical device wafer processing method | |
DE102018215249A1 (en) | Processing method for a wafer | |
DE102018210393B4 (en) | Processing method for a substrate | |
DE102018201084A1 (en) | LASER PROCESSING DEVICE | |
DE102017223555A1 (en) | Manufacturing process for a semiconductor package | |
DE102015221485A1 (en) | Wafer processing method | |
DE102015207193A1 (en) | Crystal substrate processing method | |
DE102020216417A1 (en) | PROCESSING DEVICE | |
DE102018215248A1 (en) | Processing method for a wafer | |
DE102018215247A1 (en) | Processing method for a wafer | |
DE102018214408A1 (en) | MULTILING AND WORKING METHOD FOR A WORKPIECE | |
DE102014209555A1 (en) | LASER PROCESSING DEVICE | |
DE102016101452B4 (en) | Inspection of electronic chips through backlighting | |
DE102014226050A1 (en) | Device wafer processing method | |
DE102018215271A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102018215817A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102018215820A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102018215818A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102018215246A1 (en) | Processing method for a wafer | |
DE102014219908B4 (en) | Manufacturing process for a photomask | |
DE102018215819A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102018215822A1 (en) | PROCESSING METHOD FOR A WAFER | |
DE102017210379A1 (en) | Image sensor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |