JP6066854B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6066854B2 JP6066854B2 JP2013157472A JP2013157472A JP6066854B2 JP 6066854 B2 JP6066854 B2 JP 6066854B2 JP 2013157472 A JP2013157472 A JP 2013157472A JP 2013157472 A JP2013157472 A JP 2013157472A JP 6066854 B2 JP6066854 B2 JP 6066854B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sealing material
- division
- dividing
- planned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 9
- 239000003566 sealing material Substances 0.000 claims description 31
- 238000003384 imaging method Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 75
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Description
本発明は、WL−CSPウエーハの加工方法に関する。 The present invention relates to a method for processing a WL-CSP wafer.
WL−CSP(Wafer−level Chip Size Package)ウエーハとは、ウエーハの状態で再配線層や電極(金属ポスト)を形成後、表面側を樹脂封止し、切削ブレード等で各パッケージに分割する技術であり、ウエーハを個片化したパッケージの大きさが半導体デバイスチップの大きさになるため、小型化及び軽量化の観点からも広く採用されている。 WL-CSP (Wafer-level Chip Size Package) wafer is a technology that forms a rewiring layer and electrodes (metal posts) in the wafer state, then encapsulates the surface side with resin and divides it into packages with a cutting blade or the like Since the size of the package obtained by dividing the wafer into pieces becomes the size of the semiconductor device chip, it is widely adopted from the viewpoint of miniaturization and weight reduction.
WL−CSPウエーハの製造プロセスでは、複数のデバイスが形成されたデバイスウエーハのデバイス面側に再配線層を形成し、更に再配線層を介してデバイス中の電極に接続する金属ポストを形成した後、金属ポスト及びデバイスを樹脂で封止する。 In the manufacturing process of a WL-CSP wafer, after forming a rewiring layer on the device surface side of a device wafer on which a plurality of devices are formed, and further forming a metal post connected to an electrode in the device via the rewiring layer The metal post and the device are sealed with resin.
次いで、封止材を薄化するとともに金属ポストを封止材表面に露出させた後、金属ポストの端面に電極バンプと呼ばれる外部端子を形成する。その後、切削装置等で切削して個々のCSPへと分割する。 Next, after the sealing material is thinned and the metal posts are exposed on the surface of the sealing material, external terminals called electrode bumps are formed on the end faces of the metal posts. Then, it cuts with a cutting device etc. and divides | segments into each CSP.
半導体デバイスを衝撃や湿気等から保護するために、封止材で封止することが重要である。通常、封止材として、エポキシ樹脂中にSiCからなるフィラーを混入した封止材を使用することで、封止材の熱膨張率を半導体デバイスチップの熱膨張率に近づけ、熱膨張率の差によって生じる加熱時のパッケージの破損を防止している。 In order to protect the semiconductor device from impact, moisture and the like, it is important to seal with a sealing material. Normally, by using a sealing material in which a filler made of SiC is mixed in an epoxy resin as the sealing material, the thermal expansion coefficient of the sealing material is brought close to the thermal expansion coefficient of the semiconductor device chip, and the difference in thermal expansion coefficient Prevents damage to the package during heating.
WL−CSPウエーハは、一般的に切削装置を使用して個々のCSPに分割される。この場合、WL−CSPウエーハは、分割予定ラインを検出するために利用するデバイスが樹脂で覆われているため、表面側からデバイスのターゲットパターンを検出することができない。 WL-CSP wafers are generally divided into individual CSPs using a cutting machine. In this case, the WL-CSP wafer cannot detect the target pattern of the device from the front side because the device used for detecting the division line is covered with resin.
その為、WL−CSPウエーハの樹脂上に形成された電極バンプをターゲットにして分割予定ラインを割り出したり、樹脂の上面にアライメント用のターゲットを印刷する等して分割予定ラインと切削ブレードとのアライメントをおこなっていた。 Therefore, alignment of the planned dividing line and the cutting blade is performed by, for example, indexing the planned dividing line by using the electrode bump formed on the resin of the WL-CSP wafer as a target, or printing the alignment target on the upper surface of the resin. I was doing.
しかし、電極バンプや樹脂上に印刷されたターゲットはデバイスのように高精度には形成されていないため、アライメント用のターゲットとしては精度が低いという問題がある。従って、電極バンプや印刷されたターゲットに基づいて分割予定ラインを割り出した場合、分割予定ラインから外れてデバイス部分を切削してしまうという恐れがあった。 However, since the target printed on the electrode bumps or the resin is not formed with high accuracy like the device, there is a problem that the accuracy is low as an alignment target. Therefore, when the division line is determined based on the electrode bumps or the printed target, there is a risk that the device part is cut off from the division line.
そこで、例えば特開2013−74021号公報では、ウエーハの外周で露出するデバイスウエーハのパターンを基にアライメントする方法が提案されている。 Thus, for example, Japanese Patent Application Laid-Open No. 2013-740221 proposes an alignment method based on a device wafer pattern exposed on the outer periphery of the wafer.
しかし、一般にウエーハの外周ではデバイス精度が悪く、ウエーハの外周で露出するパターンを基にアライメントを実施すると、分割予定ラインとは外れた位置でウエーハを分割してしまう恐れがある上、ウエーハによってはデバイスウエーハのパターンが外周で露出していないものもある。 However, in general, the device accuracy is poor at the outer periphery of the wafer, and if alignment is performed based on the pattern exposed at the outer periphery of the wafer, there is a risk that the wafer will be divided at a position outside the planned division line, and depending on the wafer Some device wafer patterns are not exposed at the outer periphery.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ウエーハによらず、チップへの分割時にデバイスを損傷させてしまう恐れを低減可能なウエーハの加工方法を提供することである。 The present invention has been made in view of the above points, and an object of the present invention is to provide a wafer processing method capable of reducing the risk of damaging a device when divided into chips regardless of the wafer. It is to be.
本発明によると、表面に形成された複数の分割予定ラインによって区画されたチップ領域にそれぞれデバイスが形成されたデバイスウエーハの表面が封止材で封止され、該封止材上の該チップ領域にそれぞれ複数のバンプが形成され、該分割予定ラインは所定の幅を有するウエーハを加工するウエーハの加工方法であって、該バンプに基づいて該分割予定ライン上の該封止材に該分割予定ラインの幅よりも広い幅を有し該デバイスウエーハの表面に至らない深さの溝を形成し、該封止材に所定厚みの切残し部を残存させる溝形成ステップと、該封止材に対して透過性を有する波長に感度を有した撮像手段で該切残し部を介してデバイスウエーハの表面を撮像し、該分割予定ラインを検出する分割予定ライン検出ステップと、該分割予定ライン検出ステップで検出された該分割予定ラインに沿って該ウエーハに加工を施し、該ウエーハを個々のチップへと分割する分割ステップと、を備えたことを特徴とするウエーハの加工方法が提供される。 According to the present invention, the surface of a device wafer on which a device is formed is sealed with a sealing material in a chip region defined by a plurality of division lines formed on the surface, and the chip region on the sealing material A plurality of bumps are formed on each of the plurality of bumps, and the dividing line is a wafer processing method for processing a wafer having a predetermined width, and the dividing material is formed on the sealing material on the dividing lines based on the bumps. Forming a groove having a width wider than a line and having a depth that does not reach the surface of the device wafer, and leaving a remaining portion of a predetermined thickness in the sealing material; and A division-scheduled line detection step of imaging the surface of the device wafer through the uncut portion and detecting the division-scheduled line with an imaging means sensitive to a wavelength having transparency, and the division-scheduled line There is provided a wafer processing method comprising: a dividing step of processing the wafer along the scheduled division line detected in the exiting step and dividing the wafer into individual chips. .
好ましくは、分割ステップでは、分割予定ラインに沿って溝の底をダイシングして個々のチップへと分割する。或いは、分割予定ラインに沿って分割起点を形成した後、ウエーハに外力を付与して分割予定ラインに沿って個々のチップへと分割する。好ましくは、切残し部は100μm以下の厚みに設定される。 Preferably, in the dividing step, the bottoms of the grooves are diced along the scheduled dividing lines and divided into individual chips. Alternatively, after a division starting point is formed along the planned division line, an external force is applied to the wafer to divide into individual chips along the planned division line. Preferably, the uncut portion is set to a thickness of 100 μm or less.
本発明によると、封止材を透過してデバイス表面を撮像して分割予定ラインを検出するため、封止材上に形成されたバンプ精度が悪いウエーハでも、分割時にデバイスを損傷させてしまう恐れが低減される。封止材の厚みを薄化した状態でデバイスウエーハのパターンを検出するので、より鮮明にパターンを検出でき、高精度に分割予定ラインを検出できる。 According to the present invention, the device surface is imaged by passing through the sealing material and the planned dividing line is detected. Therefore, even a wafer with poor bump accuracy formed on the sealing material may damage the device during the division. Is reduced. Since the pattern of the device wafer is detected in a state in which the thickness of the sealing material is thinned, the pattern can be detected more clearly and the line to be divided can be detected with high accuracy.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1(A)を参照すると、WL−CSPウエーハ27の分解斜視図が示されている。図1(B)はWL−CSPウエーハ27の斜視図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1A, an exploded perspective view of the WL-
図1(A)に示されているように、デバイスウエーハ11の表面11aには格子状に形成された複数の分割予定ライン(ストリート)13によって区画された各領域にLSI等のデバイス15が形成されている。
As shown in FIG. 1A,
デバイスウエーハ、(以下、単にウエーハと略称することがある)11は予め裏面11bが研削されて所定の厚さ(200〜300μm程度)に薄化された後、図2に示すように、デバイス15中の電極17に電気的に接続された複数の金属ポスト21を形成した後、ウエーハ11の表面11a側を金属ポスト21が埋設するように封止材で封止する。
As shown in FIG. 2, the device wafer 11 (hereinafter may be simply referred to as “wafer”) 11 has a
封止材23としては、封止材23の熱膨張率をデバイスウエーハ11の熱膨張率に近づけるために、SiCからなるフィラーが混入されたエポキシ樹脂等の樹脂を使用するのが好ましい。
As the sealing
他の実施形態として、デバイスウエーハ11の表面11a上に再配線層を形成した後、再配線層上にデバイス15中の電極17に電気的に接続された金属ポスト21を形成するようにしても良い。
As another embodiment, after the rewiring layer is formed on the
次いで、単結晶ダイアモンドからなるバイト切削工具を有する平面切削装置(サーフェスプレイナー)やグラインダーと呼ばれる研削装置を使用して樹脂封止材23を薄化する。樹脂封止材23を薄化した後、例えばプラズマエッチングにより金属ポスト21の端面を露出させる。
Next, the
次いで、露出した金属ポスト21の端面によく知られた方法によりハンダ等の金属バンプ25を形成して、WL−CSPウエーハ27が完成する。本実施形態のWL−CSPウエーハ27では、樹脂封止材23の厚さは100μm程度である。
Next, a
WL−CSPウエーハ27を切削装置で切削するのに当たり、図3に示すように、好ましくは、WL−CSPウエーハ27を外周部が環状フレームFに貼着された粘着テープとしてのダイシングテープTに貼着する。これにより、WL−CSPウエーハ27はダイシングテープTを介して環状フレームFに支持された状態となる。
When the WL-
しかし、WL−CSPウエーハ27を切削装置で切削するのに当たり、環状フレームFを使用せずに、WL−CSPウエーハ27の裏面に粘着テープを貼着する形態でもよい。
However, when cutting the WL-CSP wafer 27 with a cutting device, an adhesive tape may be attached to the back surface of the WL-
図4を参照すると、WL−CSPウエーハ27を切削するのに適した切削装置2の斜視図が示されている。4は切削装置2のベースであり、ベース4上にはチャックテーブル6は回転可能且つ図示しない切削送り機構によりX軸方向に往復動可能に配設されている。チャックテーブル6には、環状フレームFをクランプする複数のクランプ8が取り付けられている。10は切削送り機構を保護するための蛇腹である。
Referring to FIG. 4, a perspective view of a cutting device 2 suitable for cutting the WL-
ベース4上には門形状のコラム12が立設されている。コラム12にはY軸方向に伸長する一対のガイドレール14が固定されている。コラム12上には、Y軸移動ブロック16がボールねじ18と図示しないパルスモーターとからなる割り出し送り機構20により、ガイドレール14に沿ってY軸方向に移動可能に搭載されている。
A gate-
Y軸移動ブロック16にはZ軸方向に伸長する一対のガイドレール22が固定されている。Y軸移動ブロック16上には、Z軸移動ブロック24がボールねじ26とパルスモーター28とからなるZ軸移動機構30により、ガイドレール22に案内されてZ軸方向に移動可能に搭載されている。
A pair of
Z軸移動ブロック24には、切削ユニット32とアライメントユニット36が取り付けられている。切削ユニット32のスピンドルハウジング中には図示しないスピンドルが回転可能に収容されており、スピンドルの先端には切削ブレード34が装着されている。
A cutting
アライメントユニット36には、マクロ顕微鏡及び可視光線で撮像する標準カメラを備えた第1撮像ユニット38と、ミクロ顕微鏡及び標準カメラと赤外線カメラを備えた第2撮像ユニット40が搭載されている。
The
次に、切削装置2を使用したWL−CSPウエーハ27の加工方法について説明する。まず、ダイシングテープTを介して環状フレームFに支持されたWL−CSPウエーハ27をチャックテーブル6の保持面上に載置してチャックテーブル6で吸引保持し、クランプ8で環状フレームFをクランプして固定する。
Next, a method for processing the WL-
次いで、第1撮像ユニット38及び第2撮像ユニット40を使用してWL−CSPウエーハ27の表面を撮像し、金属バンプ25に基づいて金属バンプ25間の切削領域を検出するアライメントを実施する。
Next, the
そして、このアライメントに基づいて分割予定ライン13上の樹脂封止材23に分割予定ライン13の幅t1よりも広い幅を有しデバイスウエーハ11の表面11aに至らない深さの溝29を切削ブレード34で形成し、樹脂封止材23に所定厚みt2の切残し部31を残存させる溝形成ステップを実施する。
Based on this alignment, a
溝29の幅は、バンプ間距離と分割予定ライン13の幅に応じて適宜設定される。なるべく幅広の溝29を形成する方が撮像可能領域が広がるため好ましいが、溝29を形成する際にブレード34でバンプ25を切削してしまうのを防止するためにも、バンプ25と溝29との間に例えば100μm以上の余裕幅を持たせるのが好ましい。
The width of the
分割予定ライン13の幅t1は80μm程度であり、切残し部31の厚みt2は樹脂封止材23の種類に応じて適宜設定する。切残し部の厚みt2は70μm以下、好ましくは50μm以下に設定される。
The width t <b> 1 of the planned
溝形成ステップ実施後、図6に示すように、樹脂封止材23に対して透過性を有する波長に感度を有する撮像手段として第2撮像ユニット40の赤外線カメラで切残し部31を透過してデバイスウエーハ11の表面11aを撮像し、分割予定ライン13を検出する分割予定ライン検出ステップを実施する。
After performing the groove forming step, as shown in FIG. 6, the image capturing means having sensitivity to the wavelength having transparency to the
本実施形態では、撮像手段として赤外線カメラを使用しているが、撮像手段は赤外線カメラに限定されるものではなく、樹脂封止材の種類に応じ封止材に対して透過性を有する波長に感度を有する他の撮像手段も使用することができる。 In this embodiment, an infrared camera is used as the imaging unit. However, the imaging unit is not limited to the infrared camera, and has a wavelength that is transparent to the sealing material according to the type of the resin sealing material. Other imaging means with sensitivity can also be used.
次いで、分割予定ライン検出ステップで検出された分割予定ライン13に沿って、図7に示すように、溝29の底をダイシングしてWL−CSPウエーハ27を個々のチップへと分割する分割ステップを実施する。
Then, as shown in FIG. 7, along the planned
このダイシングに使用する切削ブレードは溝形成ステップで使用した切削ブレード34と比較して、幅の狭い切削ブレードを使用して、ダイシングテープTに至る切削溝33を形成し、WL−CSPウエーハ27を個々のチップへと分割する。この分割ステップは、ダイシングに替えてレーザビームによるアブレーション加工によりWL−CSPウエーハ27をフルカットするようにしても良い。
The cutting blade used for this dicing uses a cutting blade having a narrow width as compared with the cutting blade 34 used in the groove forming step to form the cutting
次に、図8及び図9を参照して、分割ステップの他の実施形態について説明する。この実施形態では、まずデバイスウエーハ11に分割起点を形成し、次いでWL−CSPウエーハ27に外力を付与して、WL−CSPウエーハ27を個々のチップへと分割する。
Next, another embodiment of the dividing step will be described with reference to FIGS. In this embodiment, a division starting point is first formed on the
図8を参照して、分割起点形成ステップの一実施形態について説明する。この実施形態では、図8に示すように、溝形成ステップで形成する溝29Aを深く形成し、切残し部31Aをウエーハに外力を付与した際に分割できる薄さ、例えば10μm程度に形成しておく。
With reference to FIG. 8, one embodiment of the division starting point forming step will be described. In this embodiment, as shown in FIG. 8, the
そして、レーザビーム照射ヘッド42からデバイスウエーハ11に対して透過性を有する波長(例えば1064nm)のレーザビーム43を照射して、デバイスウエーハ11の内部に分割起点としての改質層35を形成する。この改質層形成時には、レーザビーム43の集光点をウエーハ11の内部に設定し、切残し部31Aを通してレーザビーム43をデバイスウエーハ11に照射する。
Then, a
WL−CSPウエーハ27を吸引保持したレーザ加工装置のチャックテーブルを割り出し送りしながら第1の方向に伸長する分割予定ライン13に沿ってデバイスウエーハ11の内部に改質層35を形成する。
The modified
第1の方向に伸長する全ての分割予定ライン13に沿った改質層35を形成した後、チャックテーブルを90°回転し、第1の方向と直交する第2の方向に伸長する全ての分割予定ライン13に沿って同様な改質層35を形成する。
After forming the modified
分割起点の形成はレーザビームの照射による改質層35の形成に限定されるものではなく、レーザビーム照射によるアブレーション加工に基づくグルービング溝の形成、或いは切削ブレードにより形成される溝を分割起点とするようにしても良い。
The formation of the division starting point is not limited to the formation of the modified
分割起点形成後、図9に示すように、ダイシングテープTを矢印A方向に拡張して、WL−CSPウエーハ27に外力を付与し、WL−CSPウエーハ27を改質層35を分割起点として個々のチップへと分割する。37は分割溝である。
After the division starting point is formed, as shown in FIG. 9, the dicing tape T is expanded in the direction of arrow A to apply an external force to the WL-
上述した実施形態では、溝形成ステップで所定厚さt2の切残し部31を残して溝29を形成し、樹脂封止材23の厚みを薄化した状態でデバイス15のターゲットパターンを検出するので、より鮮明にターゲットパターンを検出でき、高精度に分割予定ライン13を検出できる。従って、バンプ精度が悪いWL−CSPウエーハ27でも、デバイス15を損傷させることなくWL−CSPウエーハ27を個々のチップに分割することができる。
In the embodiment described above, the target pattern of the
11 デバイスウエーハ
13 分割予定ライン
15 デバイス
21 金属ポスト
23 封止樹脂
25 バンプ
27 WL−CSPウエーハ
29 溝
31 切残し部
33 切削溝
35 改質層
40 第2撮像ユニット
42 レーザビーム照射ヘッド
11
Claims (4)
該バンプに基づいて該分割予定ライン上の該封止材に該分割予定ラインの幅よりも広い幅を有し該デバイスウエーハの表面に至らない深さの溝を形成し、該封止材に所定厚みの切残し部を残存させる溝形成ステップと、
該封止材に対して透過性を有する波長に感度を有した撮像手段で該切残し部を介してデバイスウエーハの表面を撮像し、該分割予定ラインを検出する分割予定ライン検出ステップと、
該分割予定ライン検出ステップで検出された該分割予定ラインに沿って該ウエーハに加工を施し、該ウエーハを個々のチップへと分割する分割ステップと、
を備えたことを特徴とするウエーハの加工方法。 The surface of a device wafer on which devices are formed in chip regions defined by a plurality of division lines formed on the surface is sealed with a sealing material, and a plurality of bumps are formed on the chip regions on the sealing material. Is formed, and the dividing line is a wafer processing method for processing a wafer having a predetermined width,
Based on the bump, a groove having a width wider than a width of the division line is formed in the sealing material on the division line, and a depth not reaching the surface of the device wafer is formed on the sealing material. A groove forming step for leaving the uncut portion of a predetermined thickness;
A planned division line detection step of imaging the surface of the device wafer through the uncut portion with an imaging means having sensitivity to a wavelength having transparency to the sealing material, and detecting the planned division line;
A dividing step of processing the wafer along the planned dividing line detected in the planned dividing line detecting step, and dividing the wafer into individual chips;
A wafer processing method characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157472A JP6066854B2 (en) | 2013-07-30 | 2013-07-30 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157472A JP6066854B2 (en) | 2013-07-30 | 2013-07-30 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015028980A JP2015028980A (en) | 2015-02-12 |
JP6066854B2 true JP6066854B2 (en) | 2017-01-25 |
Family
ID=52492544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013157472A Active JP6066854B2 (en) | 2013-07-30 | 2013-07-30 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6066854B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6696842B2 (en) * | 2016-06-22 | 2020-05-20 | 株式会社ディスコ | Wafer processing method |
JP6961289B2 (en) * | 2016-11-08 | 2021-11-05 | 株式会社ディスコ | Wafer processing method |
JP6973922B2 (en) * | 2017-09-08 | 2021-12-01 | 株式会社ディスコ | Wafer processing method |
JP7013083B2 (en) * | 2017-09-08 | 2022-01-31 | 株式会社ディスコ | Wafer processing method |
JP7118522B2 (en) * | 2017-09-19 | 2022-08-16 | 株式会社ディスコ | Wafer processing method |
JP7118521B2 (en) * | 2017-09-19 | 2022-08-16 | 株式会社ディスコ | Wafer processing method |
JP7098224B2 (en) * | 2017-09-19 | 2022-07-11 | 株式会社ディスコ | Wafer processing method |
JP7007052B2 (en) * | 2017-09-19 | 2022-01-24 | 株式会社ディスコ | Wafer processing method |
JP7098222B2 (en) * | 2017-09-19 | 2022-07-11 | 株式会社ディスコ | Wafer processing method |
JP7098223B2 (en) * | 2017-09-19 | 2022-07-11 | 株式会社ディスコ | Wafer processing method |
JP2023108398A (en) * | 2022-01-25 | 2023-08-04 | 浜松ホトニクス株式会社 | Laser processing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3497722B2 (en) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | Semiconductor device, method of manufacturing the same, and transfer tray thereof |
JP2001144035A (en) * | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Producing method for semiconductor device and semiconductor device |
JP2003045825A (en) * | 2001-07-27 | 2003-02-14 | Matsushita Electric Ind Co Ltd | Dicing apparatus and dicing method for semiconductor wafer |
JP4285079B2 (en) * | 2003-05-22 | 2009-06-24 | カシオ計算機株式会社 | Manufacturing method of semiconductor device |
JP4507175B2 (en) * | 2004-09-09 | 2010-07-21 | Okiセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
CN101473425B (en) * | 2006-06-23 | 2011-02-09 | 日立化成工业株式会社 | Production method of semiconductor device and bonding film |
-
2013
- 2013-07-30 JP JP2013157472A patent/JP6066854B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015028980A (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6066854B2 (en) | Wafer processing method | |
JP2015023078A (en) | Method of processing wafer | |
KR102631710B1 (en) | Method for processing wafer | |
JP2016225371A (en) | Wafer dividing method | |
JP2015092525A (en) | Wafer processing method | |
KR20190028316A (en) | Method for processing wafer | |
KR20190028302A (en) | Processing method of wafer | |
KR102569621B1 (en) | Wafer processing method | |
KR102607962B1 (en) | Wafer processing method | |
KR102569622B1 (en) | Wafer processing method | |
KR102627958B1 (en) | Processing method of wafer | |
KR102569620B1 (en) | Wafer processing method | |
KR102569623B1 (en) | Wafer processing method | |
KR20190028311A (en) | Method for processing wafer | |
KR20190028310A (en) | Method for processing wafer | |
KR102569619B1 (en) | Wafer processing method | |
KR102631706B1 (en) | Method for processing wafer | |
JP6961289B2 (en) | Wafer processing method | |
KR20190028315A (en) | Method for processing wafer | |
KR20190028300A (en) | Processing method of wafer | |
KR20190028312A (en) | Method for processing wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6066854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |