DE102018215822A1 - PROCESSING METHOD FOR A WAFER - Google Patents

PROCESSING METHOD FOR A WAFER Download PDF

Info

Publication number
DE102018215822A1
DE102018215822A1 DE102018215822.3A DE102018215822A DE102018215822A1 DE 102018215822 A1 DE102018215822 A1 DE 102018215822A1 DE 102018215822 A DE102018215822 A DE 102018215822A DE 102018215822 A1 DE102018215822 A1 DE 102018215822A1
Authority
DE
Germany
Prior art keywords
wafer
front surface
sealing member
surface side
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018215822.3A
Other languages
German (de)
Inventor
Katsuhiko Suzuki
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018215822A1 publication Critical patent/DE102018215822A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Bearbeitungsverfahren für einen Wafer, in dem eine vordere Oberfläche des Wafers mit einem Versiegelungselement versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, beinhaltet einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungselement durch eine Infrarotbildaufnahmeeinheit von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren und eine geplante Teilungslinie, die laserbearbeitet werden soll, basierend auf den Ausrichtungsmarkierungen zu detektieren, und einen Teilungsschritt zum Bestrahlen eines Laserstrahls einer Wellenlänge, die durch den Wafer und das Versiegelungselement absorbiert wird, entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um den Wafer durch eine Ablationsbearbeitung in einzelne Bauelementchips zu teilen, die mit dem Versiegelungselement an ihrer vorderen Oberfläche versiegelt sind.

Figure DE102018215822A1_0000
A processing method for a wafer in which a front surface of the wafer is sealed with a sealing member and a plurality of ridges are formed individually in the chip areas of the sealing member includes an alignment step for picking up an image of a front surface side of the wafer by the sealing member by an infrared image pickup unit of FIG front surface side of the wafer to detect alignment marks and to detect a planned division line to be laser-processed based on the alignment marks, and a division step to irradiate a laser beam of a wavelength absorbed by the wafer and the sealing member along the planned division line from the front surface side of the wafer to divide the wafer by ablation processing into individual device chips which are connected to the sealing member on its front surface are sealed.
Figure DE102018215822A1_0000

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen WL-CSP-Wafer.The present invention relates to a processing method for a WL-CSP wafer.

Beschreibung des Stands der TechnikDescription of the Related Art

Ein WL-CSP (Wafer-level Chip Size Package / Waferlevel-Chipgrößenpackung)-Wafer ist eine Technologie zum Versiegeln nachdem eine Verdrahtungsschicht und Elektroden (Metallstifte) ausgebildet werden, während der WL-CSP-Wafer in einem Zustand eines Wafers ist, einer vorderen Oberflächenseite des Wafers mit Kunststoff und Teilen des Wafers in Bauelemente durch eine Schneidklinge oder dergleichen. Da eine Größe der Packungen, die durch Zerteilen der Wafer erhalten wird, gleich einer Größe der Halbleiterbauelementchips ist, wird die Technologie weit zum Verringern der Größe und zur Gewichtsreduktion angepasst.A WL-CSP (Wafer-level Chip Size Package) wafer is a technology for sealing after a wiring layer and electrodes (metal pins) are formed while the WL-CSP wafer is in a state of a wafer, a front one Surface side of the wafer with plastic and parts of the wafer into components by a cutting blade or the like. Since a size of the packages obtained by dicing the wafers is equal to a size of the semiconductor device chips, the technology is widely adapted to reduce the size and to reduce the weight.

In einem Herstellungsprozess des WL-CSP-Wafers wird eine Verdrahtungsschicht an einer Bauelementflächenseite eines Bauelementwafers, an welchem mehrere Bauelemente ausgebildet sind, ausgebildet und Metallstifte, die mit Elektroden in Bauelementen verbunden sind, werden durch die Verdrahtungsschicht ausgebildet und dann werden die Metallstifte und die Bauelemente mit Kunststoff versiegelt.In a manufacturing process of the WL-CSP wafer, a wiring layer is formed on a device surface side of a device wafer on which a plurality of devices are formed, and metal pins connected to electrodes in devices are formed through the wiring layer, and then the metal pins and the devices become sealed with plastic.

Dann wird ein Versiegelungselement dünn ausgestaltet, sodass die Metallstifte an der vorderen Oberfläche des Versiegelungselements freiliegen und dann werden externe Anschlüsse, die Elektrodenerhöhungen genannt werden, an einer Endfläche der Metallstifte ausgebildet. Danach wird der WL-CSP-Wafer durch eine Schneidvorrichtung oder dergleichen geschnitten, um den WL-CSP-Wafer in einzelne CSPs zu teilen.Then, a sealing member is made thin so that the metal pins are exposed on the front surface of the sealing member, and then external terminals called electrode elevations are formed on an end face of the metal pins. Thereafter, the WL-CSP wafer is cut by a cutter or the like to divide the WL-CSP wafer into individual CSPs.

Um die Halbleiterbauelemente vor einem Schlag, Feuchtigkeit oder dergleichen zu schützen, ist es wichtig, die Halbleiterbauelemente mit einem Versiegelungselement zu versiegeln. Normalerweise wird ein Versiegelungsmaterial durch Mischen eines Füllstoffs, der aus SiC ausgebildet ist, in Epoxidkunststoff als ein Versiegelungselement verwendet, sodass der thermische Ausdehnungskoeffizient des Versiegelungselements nahe dem der Halbleiterbauelementchips ist und ein Zerstören der Packungen beim Heizen, die durch einen Unterschied des thermischen Ausdehnungskoeffizienten verursacht wird, verhindert wird.In order to protect the semiconductor devices from shock, moisture or the like, it is important to seal the semiconductor devices with a sealing member. Normally, a sealing material by mixing a filler formed of SiC in epoxy plastic is used as a sealing member so that the thermal expansion coefficient of the sealing member is close to that of the semiconductor device chips and destruction of the packages in heating caused by a difference of the thermal expansion coefficient , is prevented.

Ein WL-CSP-Wafer wird in einzelne CSPs im Allgemeinen unter Verwendung einer Schneidvorrichtung geteilt. In diesem Fall, da in dem WL-CSP-Wafer ein Bauelement, das verwendet wird, um eine geplante Teilungslinie zu detektieren, mit Kunststoff bedeckt ist, kann ein Zielmuster des Bauelements nicht von der vorderen Oberflächenseite detektiert werden.A WL-CSP wafer is divided into individual CSPs generally using a cutter. In this case, since in the WL-CSP wafer, a device used to detect a planned division line is covered with plastic, a target pattern of the device can not be detected from the front surface side.

Darum muss eine Ausrichtung der geplanten Teilungslinie und der Schneidklinge durch Indizieren der geplanten Teilungslinie, Setzen der Elektrodenerhöhungen, die an dem Kunststoff des WL-CSP-Wafers ausgebildet sind, als ein Ziel oder durch Drucken eines Ziels für eine Ausrichtung an der oberen Flächenseite des Kunststoffs durchgeführt werden.Therefore, alignment of the planned dividing line and the cutting blade must be achieved by indexing the planned dividing line, setting the electrode elevations formed on the plastic of the WL-CSP wafer as a target or by printing a target for alignment on the upper surface side of the plastic be performed.

Jedoch sind die Elektrodenerhöhungen oder das Ziel, das auf dem Kunststoff gedruckt ist, nicht mit einer hohen Genauigkeit im Vergleich zu den Bauelementen ausgebildet, sodass ein Problem existiert, dass das Ziel eine geringe Genauigkeit als ein Ziel für eine Ausrichtung aufweist. Entsprechend dem Fall, in dem eine geplante Teilungslinie auf der Basis von Elektrodenerhöhungen oder einem gedruckten Ziel indiziert wird, existiert die Möglichkeit, dass ein Schneidort von der geplanten Teilungslinie versetzt ist, was in einem Einschneiden eines Bauelementabschnitts resultiert. Darum hat zum Beispiel die japanische Offenlegungsschrift Nr. 2013-74021 ein Verfahren vorgeschlagen, entsprechend dem einer Ausrichtung auf der Basis eines Musters des Bauelementwafers durchgeführt wird, das an einer äußeren Umgebung des Wafers freiliegt.However, the electrode elevations or the target printed on the plastic are not formed with a high accuracy as compared with the components, so that there is a problem that the target has a low accuracy as a target for alignment. According to the case where a planned dividing line is indexed based on electrode elevations or a printed target, there is the possibility that a cutting location is offset from the planned dividing line, resulting in a cutting of a component section. That's why, for example, the Japanese Laid-Open Publication No. 2013-74021 proposed a method according to which an alignment based on a pattern of the device wafer is performed, which is exposed at an outer periphery of the wafer.

DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION

Jedoch ist im Allgemeinen eine Bauteilgenauigkeit an einer äußeren Umgebung des Wafers etwas ungenau und falls eine Ausrichtung auf der Basis eines Musters, das an der äußeren Umgebung des Wafers freiliegt, durchgeführt wird, existiert die Möglichkeit, dass der Wafer an einer Position versetzt von einer geplanten Teilungslinie geteilt wird, und darüber hinaus, in Abhängigkeit von dem Wafer, ist ein Muster des Bauelements nicht an der äußeren Umgebung freigelegt.However, in general, component accuracy at an outer periphery of the wafer is somewhat inaccurate, and if alignment is performed on the basis of a pattern exposed on the outer periphery of the wafer, there is a possibility that the wafer may be offset from a planned one Dividing line is divided, and moreover, depending on the wafer, a pattern of the device is not exposed to the external environment.

Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, durch das ein Ausrichtungsschritt durch ein Versiegelungselement durchgeführt werden kann, dass die vordere Oberfläche des Wafers bedeckt und Ruß enthält.It is therefore an object of the present invention to provide a wafer processing method by which an alignment step can be performed by a sealing member covering the front surface of the wafer and containing carbon black.

In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer bereitgestellt, bei dem eine vordere Oberfläche des Wafers, an welcher ein Bauelement in jedem Chipbereich, der durch mehrere geplante Teilungslinien aufgeteilt ist, ausgebildet ist, die in einer sich kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungselement versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungsmaterial mit einem Infrarotbildaufnahmemittel von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren, und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, basierend auf den Ausrichtungsmarkierungen, und einen Teilungsschritt zum Bestrahlen, nachdem der Ausrichtungsschritt ausgeführt wurde, eines Laserstrahls einer Wellenlänge, die durch das Versiegelungselement und den Wafer absorbiert wird, entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um den Wafer in einzelne Bauelementchips, die jeweils mit dem Versiegelungselement an ihrer vorderen Oberfläche versiegelt sind, durch eine Ablationsbearbeitung zu teilen. Das Versiegelungselement weist eine solche Transparenz auf, dass Infrarotstrahlen, die durch das Infrarotbildaufnahmemittel empfangen werden sollen, durch das Versiegelungselement laufen.In accordance with one aspect of the present invention, there is provided a wafer processing method in which a front surface of the wafer, on which a device in each chip region is formed by a plurality of divided into predetermined dividing lines, formed in an intersecting relationship on the front surface of the wafer, sealed with a sealing member, and a plurality of ridges individually formed in the chip areas of the sealing member, the machining method comprising an aligning step of taking an image of a front surface side of the wafer through the sealing material with infrared image pickup means from the front surface side of the wafer to detect alignment marks, and detecting a planned division line to be laser-processed based on the alignment marks, and a division step for irradiating after the alignment step has been carried out; a laser beam of a wavelength, which is absorbed by the sealing member and the wafer, along the planned dividing line from the front surface side of the wafer to the Wafe r is divided into individual device chips each sealed to the sealing member on its front surface by ablation processing. The sealing member has such transparency that infrared rays to be received by the infrared image pickup means pass through the sealing member.

Vorzugsweise ist das Infrarotbildaufnahmemittel, das in dem Ausrichtungsschritt verwendet wird, ein InGaAs-Bildaufnahmeelement.Preferably, the infrared image pickup means used in the alignment step is an InGaAs image pickup element.

Entsprechend dem Bearbeitungsverfahren für den Wafer der vorliegenden Ausführungsform ist die vordere Oberfläche des Wafers mit dem Versiegelungselement versiegelt, durch welches Infrarotstrahlen, die durch das Infrarotbildaufnahmemittel empfangen werden sollen, laufen, und die Ausrichtungsmarkierungen, die an dem Wafer ausgebildet sind, werden durch das Versiegelungselement mit einem Infrarotbildaufnahmemittel detektiert, sodass die Ausrichtung auf der Basis der Ausrichtungsmarkierungen durchgeführt werden kann. Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungselement an dem äußeren umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.According to the processing method for the wafer of the present embodiment, the front surface of the wafer is sealed with the sealing member through which infrared rays to be received by the infrared image sensing means pass, and the alignment marks formed on the wafer are communicated through the sealing member an infrared image pickup means detected, so that the alignment can be performed on the basis of the alignment marks. Therefore, the alignment step can be easily performed without removing the sealing member on the outer peripheral portion of the front surface of the wafer, as in the prior art.

Darum ist es möglich, den Laserstrahl einer Wellenlänge, der durch den Wafer und das Versiegelungselement absorbiert wird, entlang einer geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers zu bestrahlen, um den Wafer in einzelne Bauelementchips durch eine Ablationsbearbeitung zu teilen.Therefore, it is possible to irradiate the laser beam of a wavelength absorbed by the wafer and the sealing member along a planned division line from the front surface side of the wafer to divide the wafer into discrete component chips by ablation processing.

Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und der angehängten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.The above and other objects, features and advantages of the present invention and the manner of practicing the same will become clearer and the invention itself best understood by studying the following description and appended claims with reference to the appended drawings, which show a preferred embodiment of the invention , Understood.

Figurenlistelist of figures

  • 1A ist eine perspektivische Explosionsansicht eines WL-CSP-Wafers; 1A Fig. 13 is an exploded perspective view of a WL-CSP wafer;
  • 1B ist eine perspektivische Ansicht des WL-CSP-Wafers; 1B FIG. 12 is a perspective view of the WL-CSP wafer; FIG.
  • 2 ist eine vergrößerte Schnittansicht des WL-CSP-Wafers; 2 Fig. 10 is an enlarged sectional view of the WL-CSP wafer;
  • 3 ist eine perspektivische Ansicht, die eine Weise darstellt, in welcher der WL-CSP-Wafer auf einem Teilungsband angeklebt ist, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen befestigt ist; 3 Fig. 15 is a perspective view illustrating a manner in which the WL-CSP wafer is adhered to a dividing band whose outer peripheral portion is fixed to an annular frame;
  • 4 ist eine Schnittansicht, die einen Ausrichtungsschritt darstellt; 4 Fig. 10 is a sectional view illustrating an alignment step;
  • 5A ist eine Schnittansicht, die einen Ausbildungsschritt für eine modifizierte Schicht darstellt; 5A Fig. 10 is a sectional view illustrating a modified layer forming step;
  • 5B ist eine vergrößerte Schnittansicht, die den Teilungsschritt zeigt. 5B Fig. 10 is an enlarged sectional view showing the dividing step.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT

In dem Folgenden wird eine Ausführungsform der vorliegenden Erfindung detailliert mit Bezug zu den Figuren beschrieben. Mit Bezug zu 1A ist eine perspektivische Explosionsansicht eines WL-CSP-Wafers 27 dargestellt. In 1B ist eine perspektivische Ansicht des WL-CSP-Wafers 27. Wie in 1A dargestellt, sind Bauelemente 15, wie LSIs (large scale integrations) in Bereichen ausgebildet, die durch mehrere geplante Teilungslinien (Straßen) 13 aufgeteilt sind, die in einem Gittermuster an einer vorderen Oberflächenseite 11A des Bauelementwafers 11 ausgebildet sind.In the following, an embodiment of the present invention will be described in detail with reference to the figures. In reference to 1A is an exploded perspective view of a WL-CSP wafer 27 shown. In 1B is a perspective view of the WL-CSP wafer 27 , As in 1A shown, are components 15 how LSIs (large scale integrations) are formed in areas covered by several planned dividing lines (roads) 13 which are in a grid pattern on a front surface side 11A of the component wafer 11 are formed.

Der Bauelementwafer (im Folgenden manchmal einfach als Wafer abkürzend bezeichnet) 11 ist an einer hinteren Flächenseite 11b vorher geschliffen, sodass er auf eine vorbestimmte Dicke (ungefähr 100 bis 200 µm) dünn ausgestaltet ist. Danach, wie in 2 dargestellt, werden mehrere Metallstifte 21, die elektrisch mit Elektroden 17 in den Bauelementen 15 gekoppelt sind, ausgebildet und dann wird die vordere Oberflächenseite 11a des Wafers 11 mit einem Versiegelungselement 23 versiegelt, sodass die Metallstifte 21 darin eingebettet sind.The device wafer (hereinafter sometimes simply referred to as a wafer abbreviation) 11 is on a rear surface side 11b previously ground so that it is made thin to a predetermined thickness (about 100 to 200 μm). After that, as in 2 shown are several metal pins 21 that are electrically connected to electrodes 17 in the components 15 are coupled, formed and then the front surface side 11a of the wafer 11 with a sealing element 23 sealed so that the metal pins 21 embedded in it.

Das Versiegelungselement 23 weist eine Zusammensetzung auf, die Epoxidkunststoff oder Epoxidkunststoff mit Phenolkunststoff von 10,3%, Silica-Füllstoff von 8,53%, Ruß von 0,1 bis 0,2% und einige andere Komponenten von 4,2 bis 4,3% in Massenprozent enthält. Als eine andere Komponente ist zum Beispiel Metallhydroxid, Antimontrioxid, Siliziumdioxid oder dergleichen enthalten.The sealing element 23 has a composition comprising epoxy plastic or epoxy plastic with phenolic plastic of 10.3%, silica Filler of 8.53%, carbon black of 0.1 to 0.2% and some other components of 4.2 to 4.3% by mass. As another component, for example, metal hydroxide, antimony trioxide, silica or the like is contained.

Falls die vordere Oberfläche 11a des Wafers 11 mit dem Versiegelungselement 23 bedeckt und versiegelt ist, das eine solche Zusammensetzung wie oben beschrieben aufweist, dann weist das Versiegelungselement 23 eine schwarze Farbe auf, die aus dem Ruß resultiert, das in einer sehr kleinen Menge in dem Versiegelungsmaterial 23 enthalten ist, und es ist normalerweise schwierig, die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungselement 23 zu sehen. Hier ist der Grund, aus dem Ruß in das Versiegelungselement 23 gemischt ist, dass er hauptsächlich dazu gedacht ist, eine elektrostatische Zerstörung eines Bauelements 15 zu verhindern, und ein Versiegelungsmaterial, das Ruß nicht enthält, ist vorliegend am Markt nicht erhältlich.If the front surface 11a of the wafer 11 with the sealing element 23 covered and sealed, having such a composition as described above, then the sealing element 23 a black color resulting from the carbon black which is in a very small amount in the sealing material 23 is included, and it is usually difficult to the front surface 11a of the wafer 11 through the sealing element 23 to see. Here is the reason from the soot in the sealing element 23 mixed, that it is mainly intended to cause electrostatic destruction of a device 15 and a sealing material which does not contain carbon black is not available on the market.

Als eine andere Ausführungsform, nachdem eine Verdrahtungsschicht an der vorderen Oberfläche 11a des Bauelementwafers 11 ausgebildet ist, können Metallstifte 21, die elektrisch mit den Elektroden 17 in den Bauelementen 15 gekoppelt sind, an der Verdrahtungsschicht ausgebildet werden.As another embodiment, after a wiring layer on the front surface 11a of the component wafer 11 is formed, can metal pins 21 that are electrically connected to the electrodes 17 in the components 15 are coupled to be formed on the wiring layer.

Danach wird das Versiegelungselement 23 unter Verwendung einer Oberflächenschneidvorrichtung (eines Oberflächenhobels) der ein Schneidwerkzeug aufweist, das aus einem Einkristalldiamant ausgebildet ist, oder einer Schleifvorrichtung, die Schleifer genannt wird, dünn ausgestaltet. Nachdem das Versiegelungselement 23 dünn ausgestaltet ist, wird eine Endfläche des Metallstifts 21 zum Beispiel durch Plasmaätzen freigelegt.Thereafter, the sealing element 23 using a surface cutter (a surface planer) having a cutting tool formed of a single crystal diamond or a grinding device called a wiper, made thin. After the sealing element 23 is made thin, becomes an end surface of the metal pin 21 for example, exposed by plasma etching.

Dann werden Metallerhöhungen 25 aus einem Lot oder dergleichen an den freigelegten Endflächen der Metallstifte 21 durch ein wohlbekanntes Verfahren ausgebildet, um den WL-CSP-Wafer 27 zu vervollständigen. Bei diesem WL-CSP-Wafer 27 der vorliegenden Ausführungsform ist die Dicke des Versiegelungselements 23 ungefähr 100 µm.Then metal increases 25 from a solder or the like on the exposed end surfaces of the metal pins 21 formed by a well-known method to the WL-CSP wafer 27 to complete. For this WL-CSP wafer 27 In the present embodiment, the thickness of the sealing member is 23 about 100 μm.

Wenn der WL-CSP-Wafer 27 durch eine Laserbearbeitungsvorrichtung laserbearbeitet wird, wird der WL-CSP-Wafer 27 vorzugsweise an einem Teilungsband T als ein haftvermittelndes Band angeklebt, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen F, wie in 3 dargestellt, angeklebt ist. Folglich wird der WL-CSP-Wafer 27 in einem Zustand platziert, in dem dieser an dem ringförmigen Rahmen F durch das Teilungsband T getragen ist. Jedoch, wenn der WL-CSP Wafer 27 durch die Laserbearbeitungsvorrichtung laserbearbeitet werden soll, kann eine Ausführung verwendet werden, in welchem ein haftvermittelndes Band an der hinteren Fläche des WL-CSP-Wafers 27 angebracht wird, ohne dass der ringförmige Rahmen F verwendet wird.When the WL-CSP wafer 27 is laser-processed by a laser processing apparatus, the WL-CSP wafer 27 preferably at a dividing band T glued as an adhesion-promoting tape whose outer peripheral portion on an annular frame F , as in 3 shown, is glued. Consequently, the WL-CSP wafer becomes 27 placed in a state in which this on the annular frame F by the dividing band T worn. However, if the WL-CSP wafer 27 laser processing by the laser processing apparatus, an embodiment may be used in which an adhesion-promoting tape on the rear surface of the WL-CSP wafer 27 is attached without the annular frame F is used.

In dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung wird ein Ausrichtungsschritt zum Aufnehmen eines Bilds der vorderen Oberfläche 11a des Bauelementwafers 11 durch das Versiegelungselement 23 von einer vorderen Oberflächenseite des WL-CSP-Wafers 27 durch ein Infrarotbildaufnahmemittel, Detektieren mindestens zweier Ausrichtungsmarkierungen wie Zielmustern, die an einer vorderen Oberfläche des Bauelementwafers 11 ausgebildet sind, und dann Detektieren einer geplanten Teilungslinie 13, die bearbeitet werden soll, auf der Basis der Ausrichtungsmarkierungen durchgeführt.In the wafer processing method of the present invention, an alignment step for taking a front surface image is performed 11a of the component wafer 11 through the sealing element 23 from a front surface side of the WL-CSP wafer 27 by an infrared image pickup means, detecting at least two alignment marks, such as target patterns, on a front surface of the device wafer 11 are trained, and then detecting a planned division line 13 which is to be processed, performed on the basis of the alignment marks.

Dieser Ausrichtungsschritt wird detailliert mit Bezug zu 4 beschrieben. In dem Ausrichtungsschritt wird der WL-CSP-Wafer 27 durch einen Einspanntisch 10 der Laserbearbeitungsvorrichtung mit dem Teilungsband T dazwischen eingefügt angesaugt und gehalten, sodass das Versiegelungselement 23, das die vordere Oberfläche 11a des Bauelementwafers 11 versiegelt, nach oben freiliegt, wie in 4 dargestellt. Dann wird der ringförmige Rahmen 11 durch eine Klemme 12 geklemmt und fixiert.This alignment step will be described in detail with reference to 4 described. In the alignment step, the WL-CSP wafer becomes 27 through a chuck table 10 the laser processing apparatus with the dividing band T inserted and held between them, so that the sealing element 23 that the front surface 11a of the component wafer 11 sealed, exposed to the top, as in 4 shown. Then the annular frame 11 through a clamp 12 clamped and fixed.

Dann wird ein Bild der vorderen Oberfläche 11a des Bauelementwafers 11 durch das Versiegelungselement 23 des WL-CSP-Wafers 27 durch ein Infrarotbildaufnahmeelement einer Bildaufnahmeeinheit 14 der Laserbearbeitungsvorrichtung, nicht dargestellt, aufgenommen. Da das Versiegelungselement 23 aus einem Versiegelungsmaterial ausgestaltet ist, durch das Infrarotstrahlen, die durch das Infrarotaufnahmeelement der Bildaufnahmeeinheit 14 aufgenommen werden sollen, laufen können, können mindestens zwei Ausrichtungsmarkierungen wie Zielmuster, die an der vorderen Oberfläche als 1a des Bauelementwafers 11 ausgebildet sind, durch das Infrarotbildaufnahmeelement detektiert werden. Vorzugsweise ist ein InGaAs-Bildaufnahmeelement, das eine hohe Sensitivität aufweist, als das Infrarotbildaufnahmeelement angepasst. Vorzugsweise beinhaltet die Bildaufnahmeeinheit 14 einen Belichter, welcher die Belichtungszeit oder dergleichen anpassen kann.Then a picture of the front surface 11a of the component wafer 11 through the sealing element 23 of the WL-CSP wafer 27 by an infrared image pickup element of an image pickup unit 14 the laser processing apparatus, not shown, recorded. Because the sealing element 23 is made of a sealing material, by the infrared rays passing through the infrared receiving element of the image pickup unit 14 can be picked up, at least two alignment marks, such as target patterns, on the front surface as 1a of the component wafer 11 are formed, are detected by the infrared image pickup element. Preferably, an InGaAs image pickup element having a high sensitivity is adopted as the infrared image pickup element. Preferably, the image capture unit includes 14 an imagesetter which can adjust the exposure time or the like.

Dann wird der Einspanntisch 10 um θ-Grad gedreht, sodass eine gerade Linie, welche die Ausrichtungsmarkierungen verbindet, parallel zu einer Bearbeitungszufuhrrichtung positioniert ist und der Einspanntisch 10 wird ferner in einer Richtung orthogonal zu der Bearbeitungszufuhrrichtung um einen Abstand gleich eines Abstands zwischen den Ausrichtungsmarkierungen und dem Zentrum der geplanten Teilungslinien 13 bewegt, um die geplante Teilungslinie 13, die laserbearbeitet werden soll, zu detektieren.Then the chuck table 10 rotated by θ degrees so that a straight line connecting the alignment marks is positioned parallel to a machining feed direction and the chuck table 10 Further, in a direction orthogonal to the machining feed direction, a distance equal to a distance between the alignment marks and the center of the planned dividing lines 13 moved to the planned dividing line 13 to be laser-processed to detect.

Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Laserstrahl LB einer Wellenlänge (zum Beispiel 355 nm), der durch den Bauelementwafer 11 und das Versiegelungselement 23 absorbiert wird, von einem Laserkopf (Kondensor) 16 entlang der geplanten Teilungslinie 13 auf der vorderen Oberflächenseite des WL-CSP-Wafers abgestrahlt, um solch eine laserbearbeitete Nut 29 durch eine Ablationsbearbeitung auszubilden, wie in 5B dargestellt, und der WL-CSP-Wafer 27 wird in einzelne Bauelementchips (CSPs) 31, die mit dem Versiegelungselement 23 versiegelt sind, geteilt.After the alignment step is performed, a laser beam LB of a wavelength (for example 355 nm) passing through the device wafer 11 and the sealing element 23 absorbed by a laser head (condenser) 16 along the planned division line 13 on the front surface side of the WL-CSP wafer to form such a laser processed groove 29 by ablation processing, as in 5B and the WL-CSP wafer 27 is converted into individual component chips (CSPs) 31 that with the sealing element 23 are sealed, shared.

Nachdem dieser Teilungsschritt sukzessive entlang der geplanten Teilungslinien 13 ausgeführt wurde, die sich in einer ersten Richtung erstrecken, wird der Einspanntisch 10 um 90° gedreht und dann wird der Teilungsschritt sukzessive entlang der geplanten Teilungslinien 13 ausgeführt, die sich in einer zweiten Richtung orthogonal zu der ersten Richtung erstreckt. Dadurch kann der WL-CSP-Wafer 27 in einzelne Bauelementchips (CSPs) 31, die mit dem Versiegelungselement 23 versiegelt sind, geteilt werden.After this division step successively along the planned dividing lines 13 has been performed, which extend in a first direction, the chuck table 10 rotated by 90 ° and then the division step is successively along the planned division lines 13 which extends in a second direction orthogonal to the first direction. This allows the WL-CSP wafer 27 into individual component chips (CSPs) 31 that with the sealing element 23 are sealed, shared.

Jeder Bauelementchip (CSP) 31, der in dieser Weise hergestellt wird, wird von oben nach unten umgedreht und kann an einer Hauptplatine durch Flip-Chip-Bonding (Flip-Chip-Verbinden) zum Verbinden der Erhöhungen 25 mit leitenden Pads an der Hauptplatine befestigt werdenEach device chip (CSP) 31 which is manufactured in this way is turned over from top to bottom and can be attached to a motherboard by flip-chip bonding (flip-chip bonding) for connecting the bumps 25 with conductive pads attached to the motherboard

Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden dadurch durch die Erfindung umfasst.The present invention is not limited to the details of the preferred embodiment described above. The scope of the invention is defined by the appended claims, and all changes and modifications that fall within the equivalence of the scope of the claims are thereby covered by the invention.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2013074021 [0008]JP 2013074021 [0008]

Claims (2)

Bearbeitungsverfahren für einen Wafer, bei dem eine vordere Oberfläche des Wafers, an welchem ein Bauelement in jedem der Chipbereiche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt sind, die in einer kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungsmaterial versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren aufweist: einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungselement durch ein Infrarotbildaufnahmemittel von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren, und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, basierend auf den Ausrichtungsmarkierungen; und einen Teilungsschritt zum Bestrahlen, nachdem der Ausrichtungsschritt durchgeführt wurde, eines Laserstrahls einer Wellenlänge, der durch den Wafer und das Versiegelungselement absorbiert wird, entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um den Wafer durch eine Ablationsbearbeitung in einzelne Bauelementchips zu teilen, die mit dem Versiegelungselement an ihrer vorderen Oberfläche versiegelt sind; wobei das Versiegelungselement eine solche Transparenz aufweist, dass Infrarotstrahlen, die durch das Infrarotbildaufnahmeelement empfangen werden sollen, durch das Versiegelungselement laufen.A processing method for a wafer, wherein a front surface of the wafer on which a device is formed in each of the chip regions divided by a plurality of intersecting division lines formed in intersecting relation on the front surface of the wafer with a sealing material is sealed and a plurality of ridges are individually formed in the chip areas of the sealing member, the machining method comprising: an alignment step for taking an image of a front surface side of the wafer through the sealing member by an infrared image pickup means from the front surface side of the wafer to detect alignment marks, and detecting a planned division line to be laser-processed based on the alignment marks; and a splitting step of irradiating, after the aligning step has been performed, a laser beam of a wavelength absorbed by the wafer and the sealing member along the planned splitting line from the front surface side of the wafer to divide the wafer into discrete component chips by ablation processing sealed with the sealing member on its front surface; in which the sealing member has such a transparency that infrared rays to be received by the infrared image pickup member pass through the sealing member. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, wobei das Infrarotbildaufnahmemittel, das in dem Ausrichtungsschritt verwendet wird, ein InGaAs-Bildaufnahmeelement beinhaltet.Processing method for a wafer after Claim 1 wherein the infrared image pickup means used in the alignment step includes an InGaAs image pickup element.
DE102018215822.3A 2017-09-19 2018-09-18 PROCESSING METHOD FOR A WAFER Pending DE102018215822A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-178720 2017-09-19
JP2017178720A JP7098223B2 (en) 2017-09-19 2017-09-19 Wafer processing method

Publications (1)

Publication Number Publication Date
DE102018215822A1 true DE102018215822A1 (en) 2019-03-21

Family

ID=65526704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215822.3A Pending DE102018215822A1 (en) 2017-09-19 2018-09-18 PROCESSING METHOD FOR A WAFER

Country Status (6)

Country Link
JP (1) JP7098223B2 (en)
KR (1) KR102569620B1 (en)
CN (1) CN109524353A (en)
DE (1) DE102018215822A1 (en)
SG (1) SG10201807856RA (en)
TW (1) TWI798260B (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
JP2003165893A (en) 2001-11-30 2003-06-10 Shin Etsu Chem Co Ltd Epoxy resin composition for sealing semiconductor and semiconductor device
JP2003321594A (en) 2002-04-26 2003-11-14 Hitachi Chem Co Ltd Epoxy resin molding material for sealing and electronic part device
JP4464693B2 (en) 2004-01-20 2010-05-19 東海カーボン株式会社 Carbon black colorant for semiconductor encapsulant and method for producing the same
JP5153950B1 (en) 2012-04-18 2013-02-27 Ｅ＆Ｅ Ｊａｐａｎ株式会社 Light emitting diode
JP2015023078A (en) 2013-07-17 2015-02-02 株式会社ディスコ Method of processing wafer
JP6066854B2 (en) 2013-07-30 2017-01-25 株式会社ディスコ Wafer processing method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method
JP2016111236A (en) * 2014-12-08 2016-06-20 株式会社ディスコ Processing method for wafer
JP2016225371A (en) 2015-05-27 2016-12-28 株式会社ディスコ Wafer dividing method
JP2017108089A (en) 2015-12-04 2017-06-15 株式会社東京精密 Laser processing apparatus and laser processing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method

Also Published As

Publication number Publication date
CN109524353A (en) 2019-03-26
JP7098223B2 (en) 2022-07-11
TW201916240A (en) 2019-04-16
TWI798260B (en) 2023-04-11
JP2019054184A (en) 2019-04-04
KR102569620B1 (en) 2023-08-22
SG10201807856RA (en) 2019-04-29
KR20190032189A (en) 2019-03-27

Similar Documents

Publication Publication Date Title
DE102017206400B4 (en) PROCESSING PROCESS FOR A WAFER
DE102016208307A1 (en) WAFER PROCESSING PROCEDURES
DE68921790T2 (en) Semiconductor wafers and method for their distribution.
DE102018210393B4 (en) Processing method for a substrate
DE102011078726B4 (en) Processing method for a wafer
DE102018215249A1 (en) Processing method for a wafer
DE19900364A1 (en) Integrated circuit device made from wafer
DE102017223555A1 (en) Manufacturing process for a semiconductor package
DE102020204746A1 (en) INSPECTION DEVICE AND PROCESSING DEVICE WITH THE SAME
DE102020212097B4 (en) WAFER PROCESSING METHOD FOR DIVIDING A WAFER AND WAFER PROCESSING APPARATUS
DE102009004567A1 (en) Wafer separation process
DE102018214408A1 (en) MULTILING AND WORKING METHOD FOR A WORKPIECE
DE102018215248A1 (en) Processing method for a wafer
DE102020200724A1 (en) Carrier plate removal process
DE102018215247A1 (en) Processing method for a wafer
DE102013111540B4 (en) Hump housing and method for its manufacture
DE102014226050A1 (en) Device wafer processing method
DE112012005022T5 (en) Semiconductor device and method for its manufacture
DE102016101452B4 (en) Inspection of electronic chips through backlighting
DE102018215271A1 (en) PROCESSING METHOD FOR A WAFER
DE102018215819A1 (en) PROCESSING METHOD FOR A WAFER
DE102018215820A1 (en) PROCESSING METHOD FOR A WAFER
DE102014219908B4 (en) Manufacturing process for a photomask
DE102018215822A1 (en) PROCESSING METHOD FOR A WAFER
DE102018215246A1 (en) Processing method for a wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication