DE102018215249A1 - Processing method for a wafer - Google Patents

Processing method for a wafer Download PDF

Info

Publication number
DE102018215249A1
DE102018215249A1 DE102018215249.7A DE102018215249A DE102018215249A1 DE 102018215249 A1 DE102018215249 A1 DE 102018215249A1 DE 102018215249 A DE102018215249 A DE 102018215249A DE 102018215249 A1 DE102018215249 A1 DE 102018215249A1
Authority
DE
Germany
Prior art keywords
wafer
front surface
sealing material
laser
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018215249.7A
Other languages
German (de)
Inventor
Katsuhiko Suzuki
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018215249A1 publication Critical patent/DE102018215249A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Ein Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausrichtungsschritt zum Aufnehmen der vorderen Oberflächenseite des Wafers durch ein Versiegelungsmaterial durch eine Aufnahmeeinheit für infrarotes Licht von der vorderen Oberflächenseite des Wafers, Detektieren einer Ausrichtungsmarkierung und Detektieren einer Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung; einen Ausbildungsschritt für eine laserbearbeitete Nut zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass er durch das Versiegelungsmaterial absorbiert wird, entlang der Teilungslinie von der vorderen Oberflächenseite des Wafers, Ausbilden laserbearbeiteter Nuten, die eine Tiefe entsprechend der fertigen Dicke eines jeden der Bauelementchips aufweisen, in dem Versiegelungsmaterial in den geschnittenen Nuten durch eine Ablationsbearbeitung auszubilden; und einen Teilungsschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke eines jeden der Bauelementchips, um die die laserbearbeiteten Nuten freizulegen, und Teilen des Wafers in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist.

Figure DE102018215249A1_0000
A processing method for a wafer includes: an alignment step of picking up the front surface side of the wafer by a sealing material through an infrared light pickup unit from the front surface side of the wafer, detecting an alignment mark, and detecting a division line to be laser-processed based on the alignment mark; a laser-processed groove forming step for emitting a laser beam of a wavelength absorbed by the sealing material along the division line from the front surface side of the wafer; forming laser-machined grooves having a depth corresponding to the finished thickness of each of the device chips; form the sealing material in the cut grooves by an ablation process; and a dividing step of grinding the wafer from a back surface side of the wafer to the finished thickness of each of the device chips to expose the laser processed grooves, and dividing the wafer into individual device chips each surrounding its front surface and four side surfaces by the sealing material having.
Figure DE102018215249A1_0000

Description

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers um eine 5S-geformte Packung auszubilden.The present invention relates to a processing method for a wafer for processing a wafer to form a 5S-shaped package.

Beschreibung des Stands der TechnikDescription of the Related Art

Als ein Aufbau zum Realisieren von Miniaturisierung und einer höheren Dichte verschiedener Bauelemente wie Large-Scale-Integrated-Circuits (LSIs) und Flashspeicher eines NAND-Typs wurde zum Beispiel eine Chip-Größenpackung (chip-size package; CSP), in welcher Bauelementchips in Chipgröße verpackt sind, praktisch verwendet und weit in Mobiltelefonen, Smartphones und dergleichen eingesetzt. Darüber hinaus wurde in den vergangenen Jahren aus dem CSP ein CSP, in dem nicht nur eine vordere Oberfläche, sondern alle Seitenoberflächen eines Chips mit einem Versiegelungsmaterial versiegelt sind, das heißt, dass eine sogenannte 5S-geformte Packung entwickelt und praktisch verwendet wurde.As a construction for realizing miniaturization and a higher density of various devices such as large-scale integrated circuits (LSIs) and NAND-type flash memories, for example, a chip-size package (CSP) in which device chips in FIG Chip size are packaged, practically used and widely used in mobile phones, smart phones and the like. Moreover, in recent years, the CSP has become a CSP in which not only a front surface but all side surfaces of a chip are sealed with a sealing material, that is, a so-called 5S-molded package has been developed and put to practical use.

Die konventionelle 5S-geformte Packung wird durch die folgenden Schritte hergestellt.

  1. (1) Ausbilden von Bauelementen (Schaltung) und externen Verbindungsanschlüssen, die Erhöhung genannt werden, an einer vorderen Oberfläche eines Halbleiterwafers (im Folgenden manchmal einfach als Wafer bezeichnet).
  2. (2) Schneiden des Wafers entlang Teilungslinien von einer vorderen Oberflächenseite des Wafers, um geschnittene Nuten auszubilden, die jeweils eine Tiefe entsprechend den fertigen Dicken von jedem der Bauelementchips aufweisen.
  3. (3) Versiegeln der vorderen Oberfläche des Wafers mit einem Versiegelungsmaterial, das Ruß enthält.
  4. (4) Schleifen einer hinteren Oberflächenseite des Wafers auf eine fertige Dicke eines jeden der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen.
  5. (5) Durchführen einer Ausrichtung, in welcher, da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, versiegelt ist, das Versiegelungsmaterial an einem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und die Teilungslinien, die geschnitten werden sollen, werden basierend auf den Ausrichtungsmarkierungen detektiert.
  6. (6) Schneiden des Wafers entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers basierend auf der Ausrichtung und Teilen des Wafers in 5S-geformte Packungen, von denen jede die vordere Oberfläche und eine Seitenoberfläche mit dem Versiegelungsmaterial versiegelt aufweist.
The conventional 5S-molded package is prepared by the following steps.
  1. (1) Formation of components (circuit) and external connection terminals called elevation on a front surface of a semiconductor wafer (hereinafter sometimes referred to simply as a wafer).
  2. (2) cutting the wafer along dividing lines from a front surface side of the wafer to form cut grooves each having a depth corresponding to the finished thicknesses of each of the device chips.
  3. (3) Seal the front surface of the wafer with a sealing material containing soot.
  4. (4) grinding a back surface side of the wafer to a finished thickness of each of the device chips to expose the sealing material in the cut grooves.
  5. (5) Performing alignment in which, since the front surface of the wafer is sealed with the sealing material containing carbon black, the sealing material on a peripheral portion of the front surface of the wafer is removed to expose the alignment marks such as target pattern, and the Dividing lines to be cut are detected based on the alignment marks.
  6. (6) Cutting the wafer along the dividing lines from the front surface side of the wafer based on the orientation and dividing the wafer into 5S-formed packages, each of which has the front surface and a side surface sealed with the sealing material.

Da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, wie oben beschrieben, versiegelt ist, können die Bauelemente und dergleichen, die in der vorderen Oberfläche des Wafers ausgebildet sind, nicht mit dem bloßen Auge erkannt werden. Um eine Ausrichtung durch Lösen dieses Problems zu ermöglichen, hat der vorliegende Erfinder einer Technik entwickelt, in welcher, wie in dem obigen Absatz 5 beschrieben, das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und basierend auf diesen Zielmustern wird die Teilungslinie, die geschnitten werden soll, detektiert, sodass eine Ausrichtung durchgeführt wird (siehe die japanische Offenlegungsschrift Nr. 2013-074021 und die japanische Offenlegungsschrift Nr. 2016-015438 ).Since the front surface of the wafer is sealed with the sealing material containing carbon black as described above, the components and the like formed in the front surface of the wafer can not be recognized by the naked eye. In order to enable alignment by solving this problem, the present inventor has developed a technique in which, as described in the above paragraph 5, the sealing material on the peripheral portion of the front surface of the wafer is removed to expose the alignment marks such as target patterns. and based on these target patterns, the division line to be cut is detected so that alignment is performed (refer to FIGS Japanese Patent Laid-Open Publication No. 2013-074021 and the Japanese Patent Laid-Open Publication No. 2016-015438 ).

DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION

Jedoch entsprechend dem Ausrichtungsverfahren, das in den oben genannten Patentdokumenten beschrieben ist, wird ein Schritt zum Entfernen des Versiegelungsmaterials an dem umfänglichen Abschnitt des Wafers mit einer Schneidklinge einer großen Breite zum Schneiden der Kante, die an einer Spindel befestigt ist, anstelle einer Schneidklinge zum Teilen benötigt und es ist arbeitsaufwendig, die Schneidklinge zu ersetzen und das Versiegelungsmaterial an dem umfänglichen Abschnitt durch Kantenschneiden zu entfernen, wodurch eine geringe Produktivität verursacht wird.However, according to the alignment method described in the above patent documents, a step of removing the sealing material at the peripheral portion of the wafer with a large-width cutting blade for cutting the edge fixed to a spindle instead of a cutting blade for dividing and it is laborious to replace the cutting blade and to remove the sealing material at the peripheral portion by edge cutting, thereby causing low productivity.

Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, in dem ein Ausrichtungsschritt durch das Versiegelungsmaterial, das Ruß enthält, das aufgebracht ist, um eine vordere Oberfläche des Wafers zu beschichten, durchgeführt werden kann.It is therefore an object of the present invention to provide a wafer processing method in which an alignment step can be performed by the sealing material containing carbon black applied to coat a front surface of the wafer.

In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers bereitgestellt, in dem jedes der Bauelemente, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind. Das Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe aufweisen, die einer Dicke von jedem der Bauelementchips entsprechen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Ausrichtungsschritt zum Aufnehmen der vorderen Oberflächenseite des Wafers durch das Versiegelungsmaterial durch ein Aufnahmemittel für infrarotes Licht von der vorderen Seite des Wafers, Detektieren einer Ausrichtungsmarkierung und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausbildungsschritt für eine laserbearbeitete Nut zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass er in dem Versiegelungsmaterial absorbiert wird, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, und Ausbilden von laserbearbeiteten Nuten, die eine Tiefe aufweisen, die der fertigen Dicke eines jeden der Bauelementchips entspricht, in dem Versiegelungsmaterial in den geschnittenen Nuten durch einen Ablationsprozess, nachdem der Ausrichtungsschritt durchgeführt wurde; einen Anbringungsschritt für ein Schutzelement, um ein Schutzelement an der vorderen Oberfläche des Wafers anzubringen, nachdem der Ausbildungsschritt für eine laserbearbeitete Nut durchgeführt wurde; und einen Teilungsschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke eines jeden der Bauelementchips, um die laserbearbeiteten Nuten freizulegen, und Teilen des Wafers in einzelne Bauelementchips, die jeweils die vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweisen, nachdem der Anbringungsschritt für ein Schutzband durchgeführt wurde. In dem Versiegelungsschritt wird die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial versiegelt, das eine solche Transmissionseigenschaft aufweist, dass Infrarotstrahlen, die durch das Aufnahmemittel für Infrarotlicht aufgenommen werden sollen, durch das Versiegelungsmaterial laufen.In accordance with one aspect of the present invention, there is provided a wafer processing method for processing a wafer in which each of the devices having a plurality of ridges is formed in each of the front surface areas divided by a plurality of intersecting division lines; which are formed in a crossing manner. The processing method for a wafer includes: a cut groove forming step for forming cut grooves, each one Having depths corresponding to a thickness of each of the device chips, through a cutting blade along the division lines from a front surface side of the wafer; a sealing step of sealing the front surface of the wafer including the cut grooves with a sealing material after performing the cut groove forming step; an alignment step of picking up the front surface side of the wafer by the sealing material by an infrared light picking means from the front side of the wafer, detecting an alignment mark, and detecting the division line to be laser-processed based on the alignment mark after the sealing step is performed; a laser processed groove forming step for emitting a laser beam of such a wavelength as to be absorbed in the sealing material along the division lines from the front surface side of the wafer, and forming laser machined grooves having a depth equal to the finished thickness of each of Component chips correspond in the sealing material in the cut grooves by an ablation process after the aligning step has been performed; a protective member attaching step for attaching a protective member to the front surface of the wafer after the laser machined groove forming step is performed; and a dividing step of grinding the wafer from a back surface side of the wafer to the finished thickness of each of the device chips to expose the laser processed grooves, and dividing the wafer into individual device chips each surrounding the front surface and four side surfaces surrounded by the sealing material; after the attachment step for a protective tape has been performed. In the sealing step, the front surface of the wafer is sealed with the sealing material having such a transmission property that infrared rays to be picked up by the infrared light-receiving means pass through the sealing material.

Vorzugsweise beinhaltet das Aufnahmemittel für infrarotes Licht, das in dem Ausrichtungsschritt verwendet wird, ein InGaAs-Aufnahmeelement.Preferably, the infrared light receiving means used in the alignment step includes an InGaAs receiving element.

Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung wird die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial versiegelt, durch das die Infrarotstrahlen, die durch das Aufnahmemittel für infrarotes Licht empfangen werden sollen, laufen, die Ausrichtungsmarkierung, die in dem Wafer ausgebildet ist, durch das Versiegelungsmaterial durch das Aufnahmemittel für infrarotes Licht detektiert und die Ausrichtung kann basierend auf der Ausrichtungsmarkierung durchgeführt werden. Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.According to the processing method for a wafer of the present invention, the front surface of the wafer is sealed with the sealing material through which the infrared rays to be received by the infrared light receiving means pass, the alignment mark formed in the wafer through the wafer Sealing material detected by the infrared light receiving means and the alignment can be performed based on the alignment mark. Therefore, the alignment step can be easily performed without removing the sealing material at the peripheral portion of the front surface of the wafer as in the prior art.

Entsprechend können die laserbearbeiteten Nuten durch eine Ablationsbearbeitung entlang des Versiegelungsmaterials, das in die geschnittenen Nuten gefüllt wurde, die in einer Tiefe entsprechend der fertigen Dicke eines jeden der Bauelementchips ausgebildet sind, von der vorderen Oberflächenseite des Wafers ausgebildet werden und dann kann durch Schleifen des Wafers von der hinteren Oberflächenseite des Wafers auf die fertige Dicke eines jeden der Bauelementchips, um die laserbearbeiteten Nuten freizuglegen, der Wafer in einzelne Bauelementchips geteilt werden, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen mit dem Versiegelungsmaterial versiegelt aufweist.Accordingly, the laser processed grooves can be formed by ablation processing along the sealing material filled in the cut grooves formed at a depth corresponding to the finished thickness of each of the component chips from the front surface side of the wafer, and then can be performed by grinding the wafer from the back surface side of the wafer to the finished thickness of each of the device chips to expose the laser machined grooves, the wafers are divided into individual device chips, each having its front surface and four side surfaces sealed with the sealing material.

Das obige und andere Merkmale, Ziele und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.The above and other features, objects, and advantages of the present invention and the manner of practicing the same will become clearer and the invention itself understood by studying the following description and appended claims with reference to the attached figures which illustrate a preferred embodiment of the invention.

Figurenlistelist of figures

  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers; 1 Fig. 12 is a perspective view of a semiconductor wafer;
  • 2 ist eine perspektivische Ansicht, die einen Ausbildungsschritt für eine geschnittene Nut zeigt; 2 Fig. 15 is a perspective view showing a cut groove forming step;
  • 3 ist eine perspektivische Ansicht, die einen Versiegelungsschritt zeigt; 3 Fig. 15 is a perspective view showing a sealing step;
  • 4 ist eine Schnittansicht, die einen Ausrichtungsschritt zeigt; 4 Fig. 10 is a sectional view showing an alignment step;
  • 5A ist eine partielle, seitliche Schnittansicht, die einen Ausbildungsschritt für eine laserbearbeitete Nut zeigt; 5A Fig. 10 is a partial side sectional view showing a laser machined groove forming step;
  • 5B ist eine partiell vergrößerte Schnittansicht eines Wafers, nachdem der Ausbildungsschritt für eine laserbearbeitete Nut durchgeführt wurde; 5B Fig. 15 is a partially enlarged sectional view of a wafer after the laser machined groove forming step is performed;
  • 6A ist eine partielle, seitliche Schnittansicht, die einen Teilungsschritt zum Schleifen einer hinteren Oberfläche des Wafers zeigt, um den Wafer in einzelne Bauelementchips zu teilen; 6A Fig. 10 is a partial side sectional view showing a division step of grinding a back surface of the wafer to divide the wafer into discrete component chips;
  • 6B ist eine vergrößerte Schnittansicht eines Bauelementchips, der seine vordere Oberfläche und vier Seitenoberflächen mit einem Versiegelungsmaterial versiegelt aufweist. 6B FIG. 10 is an enlarged sectional view of a device chip having its front surface and four side surfaces sealed with a sealing material. FIG.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT

Eine Ausführungsform der vorliegenden Erfindung wird detailliert im Folgenden mit Bezug zu den Figuren beschrieben. Mit Bezug zu 1 ist eine perspektivische Ansicht einer vorderen Oberflächenseite eines Halbleiterwafers (im Folgenden einfach als Wafer bezeichnet) 11 gezeigt, der dazu geeignet ist, durch ein Bearbeitungsverfahren der vorliegenden Erfindung bearbeitet zu werden. In einer vorderen Oberfläche 11a des Halbleiterwafers 11 sind mehrere Teilungslinien (Straßen) 13 in einem Gittermuster ausgebildet und ein Bauelement 15 wie eine integrierte Schaltung IC oder ein LSI ist in jedem der Bereiche ausgebildet, die durch die Teilungslinien 13, die sich orthogonal kreuzen, aufgeteilt sind.An embodiment of the present invention will be described in detail below with reference to the figures. In reference to 1 FIG. 15 is a perspective view of a front surface side of a semiconductor wafer (hereinafter referred to simply as a wafer) 11 which is adapted to be processed by a machining method of the present invention. In a front surface 11a of the semiconductor wafer 11 are several dividing lines (roads) 13 formed in a grid pattern and a device 15 like an integrated circuit IC or an LSI is formed in each of the areas passing through the dividing lines 13 , which intersect orthogonally, are divided.

Jedes Bauelement 15 weist mehrere Elektrodenerhöhungen (im Folgenden einfach als Erhöhungen bezeichnet) 17 an seiner vorderen Oberfläche auf, und der Wafer 11 beinhaltet an der an seiner vorderen Oberfläche einen Bauelementbereich 19, in dem mehrere Bauelemente 15, die jeweils mehrere Erhöhungen 17 aufweisen, ausgebildet sind, und einen umfänglichen Randbereich 21, der den Bauelementbereich 19 umgibt.Every component 15 has several electrode elevations (hereinafter simply referred to as elevations) 17 on its front surface, and the wafer 11 includes at its front surface a device area 19 in which several components 15 each having multiple elevations 17 have, are formed, and a peripheral edge region 21 that the component area 19 surrounds.

In einem Bearbeitungsverfahren für einen Wafer entsprechend einer Ausführungsform der vorliegenden Erfindung wird zuerst ein Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke von jedem Bauelementchip aufweisen, durch eine Schneidklinge entlang der Teilungslinie 13 von der vorderen Oberflächenseite des Wafers 11 als ein erster Schritt durchgeführt. Der Ausbildungsschritt für eine geschnittene Nut wird mit Bezug zu 2 beschrieben.In a wafer processing method according to an embodiment of the present invention, first, a cut groove forming step for forming cut grooves each having a depth corresponding to a finished thickness of each component chip is performed by a cutting blade along the dividing line 13 from the front surface side of the wafer 11 performed as a first step. The step of forming a cut groove will be referred to 2 described.

Eine Schneideinheit 10 beinhaltet eine Schneidklinge 14, die entfernbar an einem Spitzenabschnitt einer Spindel 12 befestigt ist, und eine Ausrichtungseinheit 16, die ein Aufnahmemittel (Aufnahmeeinheit) 18 aufweist. Die Aufnahmeeinheit 18 weist nicht nur ein Mikroskop und eine Kamera auf, die sichtbares Licht aufnimmt, sondern auch ein Aufnahmeelement für Infrarotlicht auf, das ein Infrarotbild aufnimmt. In der vorliegenden Ausführungsform ist ein InGaAs-Aufnahmeelement als das Infrarotaufnahmeelement angepasst.A cutting unit 10 includes a cutting blade 14 Removable at a tip portion of a spindle 12 is attached, and an alignment unit 16 containing a receiving means (receiving unit) 18 having. The recording unit 18 not only has a microscope and a camera that receives visible light, but also an infrared light pickup element that captures an infrared image. In the present embodiment, an InGaAs receiving element is adopted as the infrared receiving element.

Vor dem Durchführen des Ausbildungsschritts für eine geschnittene Nut wird eine Ausrichtung durchgeführt, bei der die vordere Oberfläche des Wafers 11 zuerst mit sichtbaren Licht durch die Aufnahmeeinheit 18 für sichtbares Licht aufgenommen wird, Ausrichtungsmarkierungen wie Zielmuster, die in jedem Bauelement 15 ausgebildet sind, werden detektiert, und die Teilungslinie 13, die geschnitten werden soll, wird basierend an den Ausrichtungsmarkierungen detektiert.Prior to performing the cut groove forming step, alignment is performed in which the front surface of the wafer 11 first with visible light through the recording unit 18 For visible light, alignment marks such as target patterns are included in each component 15 are formed are detected, and the division line 13 which is to be cut is detected based on the alignment marks.

Nachdem die Ausrichtung durchgeführt wurde, wird ein Ausbildungsschritt für eine Nut durchgeführt, in welchem die Schneidklinge 15, die mit hoher Geschwindigkeit in einer Richtung eines Pfeils R1 gedreht wird, dazu gebracht wird, in den Wafer 11 bis zu einer Tiefe, welche der fertigen Dicke von jedem der Bauelementchips entspricht, entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 zu schneiden, und ein Einspanntisch (nicht dargestellt), an dem der Wafer 11 angesaugt gehalten ist, wird für eine Bearbeitung in einer Richtung eines Pfeils X1 zugeführt, wodurch eine geschnittene Nut 23 entlang der Teilungslinie 13 ausgebildet wird.After the alignment is performed, a groove formation step is performed in which the cutting blade 15 moving at high speed in a direction of an arrow R1 is rotated, brought into the wafer 11 to a depth corresponding to the finished thickness of each of the device chips along the dividing line 13 from the front surface side 11a of the wafer 11 to cut, and a chuck table (not shown) to which the wafer 11 is sucked for processing in one direction of an arrow X1 fed, creating a cut groove 23 along the dividing line 13 is trained.

Der Ausbildungsschritt für eine geschnittene Nut wird sequenziell entlang den Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, während die Schneideeinheit 10 in eine Indexzufuhr in einer Richtung orthogonal zu der Richtung X1 der Zufuhr für eine Bearbeitung um den Abstand der Teilungslinie 13 versetzt wird. Als nächstes wird der Einspanntisch (nicht dargestellt) um 90° gedreht und dann wird derselbe Ausbildungsschritt für eine Nut wie oben sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer zweiten Richtung orthogonal zu der ersten Richtung erstrecken.The cut groove forming step becomes sequential along the dividing lines 13 performed, which extend in a first direction, while the cutting unit 10 in an index feed in a direction orthogonal to the direction X1 the feed for processing by the pitch of the dividing line 13 is offset. Next, the chuck table (not shown) is rotated by 90 °, and then the same groove formation step as above is sequentially performed along the division lines 13 performed extending in a second direction orthogonal to the first direction.

Nachdem der Ausbildungsschritt für eine Nut durchgeführt wurde, wird ein Versiegelungsschritt durchgeführt, in dem, wie in 3 dargestellt, ein Versiegelungsmaterial 20 an der vorderen Oberfläche 11a des Wafers 11 aufgebracht wird, um die vordere Oberfläche 11a des Wafers 11, der die geschnittenen Nuten 23 beinhaltet, mit einem Versiegelungsmaterial zu versiegeln. Da das Versiegelungsmaterial 20 flüssig ist, wenn der Versiegelungsschritt durchgeführt wird, werden die geschnittenen Nuten 23 mit dem Versiegelungsmaterial 20 gefüllt.After the formation step for a groove is performed, a sealing step is performed in which, as in FIG 3 shown, a sealing material 20 on the front surface 11a of the wafer 11 is applied to the front surface 11a of the wafer 11 who cut the grooves 23 involves sealing with a sealing material. Because the sealing material 20 is liquid, when the sealing step is performed, the cut grooves 23 with the sealing material 20 filled.

Als das Versiegelungsmaterial 20 wird eine Zusammensetzung, die 10,3% Epoxid-Kunststoff oder Epoxid-Kunststoff plus Phenol-Kunststoff, 85,3% Silica-Füllstoff, 0,1% bis 0,2% Ruß und 4,2% bis 4,3% anderer Inhaltsstoffe in Massenprozent enthält. Beispiele der anderen Inhaltsstoffe beinhalten Metallhydroxide, Antimontrioxid, Siliziumdioxid und dergleichen.As the sealing material 20 Being a composition that is 10.3% epoxy plastic or epoxy plastic plus phenolic plastic, 85.3% silica filler, 0.1% to 0.2% carbon black and 4.2% to 4.3% others Contains ingredients in percent by mass. Examples of the other ingredients include metal hydroxides, antimony trioxide, silica and the like.

Wenn die vordere Oberfläche 11a des Wafers 11 mit dem Versiegelungsmaterial 20 bedeckt und versiegelt wird und das eine solche Zusammensetzung aufweist, verursacht der Ruß, der in einer extrem kleinen Menge in dem Versiegelungsmaterial 20 enthalten ist, dass das Versiegelungsmaterial 20 schwarz ist, und entsprechend ist es normalerweise schwierig, die vordere Seite 11a des Wafers 11 durch das Versiegelungsmaterial 20 zu sehen.If the front surface 11a of the wafer 11 with the sealing material 20 is covered and sealed and having such a composition causes the soot in an extremely small amount in the sealing material 20 included is that the sealing material 20 is black, and accordingly it is usually difficult to get the front side 11a of the wafer 11 through the sealing material 20 to see.

Hier ist der Ruß in das Versiegelungsmaterial 20 hauptsächlich zum Verhindern eines elektrostatischen Zerstörens der Bauelemente 15 gemischt und vorliegend wird kein Versiegelungsmaterial, das keinen Ruß enthält, kommerziell verwendet. Das Verfahren zum Aufbringen des Versiegelungsmaterials 20 ist nicht besonders beschränkt; jedoch ist es gewünscht, das Versiegelungsmaterial 20 bis zu einer Höhe von jeder der Erhöhungen 17 aufzubringen, und danach wird das Versiegelungsmaterial 20 einem Ätzen ausgesetzt, um die Endabschnitte der Erhöhungen 17 freizulegen. Here is the soot in the sealing material 20 mainly for preventing electrostatic destruction of the components 15 mixed and present, no sealing material containing no carbon black is used commercially. The method of applying the sealing material 20 is not particularly limited; however, it is desired to have the sealing material 20 up to a height of each of the elevations 17 and then the sealing material 20 subjected to etching around the end portions of the ridges 17 expose.

Nachdem der Versiegelungsschritt durchgeführt wurde, wird ein Ausrichtungsschritt durchgeführt, in dem die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungsmaterial 20 durch das Ausnahmemittel für infrarotes Licht von der vorderen Oberfläche 11a des Wafers 11 aufgenommen wird, mindestens zwei Ausrichtungsmarkierungen wie Zielmuster, die in der vorderen Oberfläche 11a des Wafers 11 ausgebildet sind, werden detektiert und die Teilungslinie 13, die laserbearbeitet werden soll, wird basierend auf diesen Ausrichtungsmarkierungen detektiert.After the sealing step has been performed, an alignment step is performed in which the front surface 11a of the wafer 11 through the sealing material 20 by the exception of infrared light from the front surface 11a of the wafer 11 at least two alignment marks, such as target patterns, in the front surface 11a of the wafer 11 are formed are detected and the division line 13 which is to be laser-processed is detected based on these alignment marks.

Der Ausrichtungsschritt wird detailliert mit Bezug zu 4 beschrieben. Vor dem Durchführen des Ausrichtungsschritts wird eine hintere Oberflächenseite 11b des Wafers 11 an einem Teilungsband T angebracht, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen F angebracht ist. In dem Ausrichtungsschritt, wie in 4 dargestellt, wird der Wafer 11 durch den Einspanntisch 40 einer Laserbearbeitungsvorrichtung durch das Teilungsband T angesaugt und gehalten und das Versiegelungsmaterial 20, das die vordere Oberfläche 11a des Wafers 11 versiegelt, liegt nach oben frei. Danach wird der ringförmige Rahmen F durch Klemmen mit Klemmen 42 fixiert.The alignment step will be described in detail with reference to 4 described. Before performing the alignment step, a back surface side becomes 11b of the wafer 11 attached to a dividing band T whose outer peripheral portion is attached to an annular frame F. In the alignment step, as in 4 shown, the wafer 11 through the chuck table 40 a laser processing device through the dividing band T sucked and held and the sealing material 20 that the front surface 11a of the wafer 11 sealed, is exposed to the top. Thereafter, the annular frame F by clamping with terminals 42 fixed.

In dem Ausrichtungsschritt wird die vordere Oberfläche 11a des Wafers 11 durch ein Infrarot-Aufnahmeelement einer Aufnahmeeinheit 18A der Laserbearbeitungsvorrichtung ähnlich zu der Aufnahmeeinheit 18 für sichtbares Licht der Schneidvorrichtung aufgenommen, die in 2 dargestellt ist. Da das Versiegelungsmaterial 20 aus einem Versiegelungsmaterial 20, durch welches Infrarotstrahlen, die durch das Infrarot-Aufnahmeelement der Aufnahmeeinheit 18A empfangen werden sollen, laufen können, ausgebildet ist, können mindestens zwei Ausrichtungsmarkierungen wie Zielmuster, die in der vorderen Oberfläche 11a des Wafers 11 ausgebildet sind, durch das Infrarot-Aufnahmeelement detektiert werden.In the alignment step, the front surface becomes 11a of the wafer 11 by an infrared receiving element of a receiving unit 18A the laser processing device similar to the receiving unit 18 for visible light of the cutting device incorporated in 2 is shown. Because the sealing material 20 from a sealing material 20 through which infrared rays passing through the infrared recording element of the recording unit 18A can be received, run, trained, can have at least two alignment marks such as target patterns in the front surface 11a of the wafer 11 are formed, are detected by the infrared receiving element.

Vorzugsweise ist ein InGaAs-Aufnahmeelement, das eine hohe Empfindlichkeit aufweist, als das Aufnahmeelement für Infrarotlicht angepasst. Vorzugsweise, beinhaltet die Aufnahmeeinheit 18A eine Belichtungssteuerung, durch welche die Belichtungszeit oder dergleichen angepasst werden kann.Preferably, an InGaAs receiving element having a high sensitivity is adapted as the receiving element for infrared light. Preferably, the receiving unit includes 18A an exposure control by which the exposure time or the like can be adjusted.

Als nächstes wird der Einspanntisch 40 um θ gedreht, sodass eine gerade Linie, die diese Ausrichtungsmarkierungen verbindet, parallel zu der Richtung X1 einer Zufuhr für eine Bearbeitung ist, und ferner wird der Einspanntisch 40, in der Richtung orthogonal zu der Richtung X1 für eine Zufuhr für ein Bearbeiten um einen Abstand zwischen der Ausrichtungsmarkierung und dem Zentrum der Teilungslinien 13 bewegt (siehe 6A), wodurch die Teilungslinie 13, die laserbearbeitet werden soll, detektiert wird.Next is the chuck table 40 around θ rotated so that a straight line connecting these alignment marks is parallel to the direction X1 a feeder for processing, and further, the chuck table 40 , in the direction orthogonal to the direction X1 for a feed for editing by a distance between the alignment mark and the center of the division lines 13 moved (see 6A) , causing the division line 13 , which is to be laser-processed, is detected.

Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Ausbildungsschritt für eine laserbearbeitete Nut durchgeführt, indem, wie in 5A dargestellt, ein Laserstrahl LB einer solchen Wellenlänge (zum Beispiel 355 nm), dass er durch das Versiegelungsmaterial 20 absorbiert wird, von einem Laserkopf (Lichtkollektor) 46 der Laserbearbeitungsvorrichtung entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 aufgebracht wird, um eine laserbearbeitete Nute 25, wie in 5B dargestellt, in dem Versiegelungsmaterial 20, das in die geschnittene Nut 23 gefüllt ist, durch eine Ablationsbearbeitung auszubilden.After the aligning step has been performed, a laser machined groove forming step is performed by, as in FIG 5A shown, a laser beam LB of such a wavelength (for example, 355 nm) that it passes through the sealing material 20 absorbed by a laser head (light collector) 46 the laser processing device along the division line 13 from the front surface side 11a of the wafer 11 is applied to a laser-machined groove 25 , as in 5B shown in the sealing material 20 that cut into the groove 23 is filled to form by an ablation.

Dieser Ausbildungsschritt für eine laserbearbeitete Nut wird sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, worauf der Einspanntisch 40 um 90° gedreht wird, und der Ausbildungsschritt für eine laserbearbeitete Nut wird dann sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in der zweiten Richtung orthogonal zu der ersten Richtung erstrecken.This training step for a laser machined groove is sequential along the dividing lines 13 carried out, which extend in a first direction, whereupon the chuck table 40 is rotated by 90 °, and the laser-machined groove forming step then becomes sequential along the dividing lines 13 performed extending in the second direction orthogonal to the first direction.

Nachdem der Ausbildungsschritt für eine laserbearbeitete Nut durchgeführt wurde, wird ein Teilungsschritt durchgeführt, indem der Wafer 11 von der hinteren Oberflächenseite 11b des Wafers 11 auf die fertige Dicke eines jeden der Bauelementchips geschliffen wird, um die laserbearbeiteten Nuten 25, die in dem Versiegelungsmaterial 20 ausgebildeten sind, freizulegen, wodurch der Wafer 11 in einzelne Bauelementchips 27 geteilt wird.After the laser-machined groove forming step is performed, a dividing step is performed by turning the wafer 11 from the rear surface side 11b of the wafer 11 is ground to the finished thickness of each of the component chips to the laser machined grooves 25 that are in the sealing material 20 are trained to expose, eliminating the wafer 11 in individual component chips 27 is shared.

Dieser Teilungsschritt wird mit Bezug zu 6A und 6B beschrieben. Bevor der Teilungsschritt durchgeführt wird, wird ein Anbringungsschritt für ein Schutzband durchgeführt, indem ein Schutzelement 22 wie ein Oberflächenschutzband an der vorderen Oberfläche 11a des Wafers 11 angebracht wird. Danach wird der Wafer 11 durch einen Einspanntisch 24 in einer Schleifvorrichtung durch das Schutzelement 22 angesaugt und gehalten.This division step becomes with reference to 6A and 6B described. Before the dividing step is performed, a protective tape attaching step is performed by attaching a protective member 22 like a surface protection tape on the front surface 11a of the wafer 11 is attached. After that, the wafer becomes 11 through a chuck table 24 in a grinding device through the protective element 22 sucked and held.

Eine Schleifeinheit 26 beinhaltet eine Spindel 30, die drehbar in einem Spindelgehäuse 28 aufgenommen ist, und drehend durch einen Motor, der nicht dargestellt ist, angetrieben wird, eine Scheibenbefestigung 32, die an einer Spitze der Spindel 30 fixiert ist, und eine Schleifscheibe 34, die entfernbar an der Scheibenbefestigung 32 befestigt ist. Die Schleifscheibe 34 beinhaltet eine ringförmige Scheibenbasis 36 und mehrere Schleifsteine 38, die an einem äußeren Umfang eines unteren Endes der Scheibenbasis 36 gesichert sind. A grinding unit 26 includes a spindle 30 rotatable in a spindle housing 28 is received, and rotationally driven by a motor, which is not shown, a disc attachment 32 attached to a tip of the spindle 30 is fixed, and a grinding wheel 34 Removable at the disc fitting 32 is attached. The grinding wheel 34 includes an annular disc base 36 and several grindstones 38 attached to an outer periphery of a lower end of the disk base 36 are secured.

In dem Teilungsschritt, während der Einspanntisch 24 in einer Richtung eines Pfeils a mit zum Beispiel 300 Umdrehungen pro Minute gedreht wird, wird die Schleifscheibe 34 in einer Richtung eines Pfeils b zum Beispiel mit 6000 Umdrehungen pro Minute gedreht und ein Zufuhrmechanismus für eine Schleifscheibe (nicht dargestellt) wird angetrieben, um die Schleifsteine 38 der Schleifscheibe 34 in Kontakt mit der hinteren Oberfläche 11b des Wafers 11 zu bringen.In the division step, while the chuck table 24 in a direction of an arrow a is rotated with, for example, 300 revolutions per minute, the grinding wheel becomes 34 in a direction of an arrow b For example, rotated at 6000 revolutions per minute and a grinding wheel feed mechanism (not shown) is driven to grind the grindstones 38 the grinding wheel 34 in contact with the back surface 11b of the wafer 11 bring to.

Danach wird die hintere Oberfläche 11b des Wafers 11 geschliffen, während die Schleifscheibe 34 in eine Schleifzufuhr um eine vorbestimmte Menge nach unten mit einer vorbestimmten Schleifzufuhrgeschwindigkeit versetzt wird. Während eine Dicke des Wafers 11 durch ein Messmittel für eine Dicke eines Kontakttyps oder eines nicht-Kontakttyps gemessen wird, wird der Wafer 11 auf eine vorbestimmte Dicke zum Beispiel 100 µm geschliffen, um den Wafer 11 in einzelne Bauelementchips 27 zu teilen, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen mit dem Versiegelungsmaterial versiegelt aufweist, wie in 6B dargestellt.After that, the back surface becomes 11b of the wafer 11 sanded while the grinding wheel 34 is set in a grinding supply by a predetermined amount down with a predetermined grinding feed speed. While a thickness of the wafer 11 is measured by a measuring means for a thickness of a contact type or a non-contact type, the wafer becomes 11 to a predetermined thickness, for example, 100 microns ground to the wafer 11 in individual component chips 27 each having its front surface and four side surfaces sealed with the sealing material, as in 6B shown.

Der Bauelementchip 27, der in dieser Weise hergestellt wurde, kann an einer Hauptplatine durch Flip-Chip-Verbinden befestigt werden, indem der Bauelementchip von oben nach unten umgedreht wird und die Erhöhungen jeweils mit leitenden Pads der Hauptplatine verbunden werden.The component chip 27 , which has been manufactured in this way, can be attached to a motherboard by flip-chip connection by the device chip is turned over from top to bottom and the ridges are respectively connected to conductive pads of the motherboard.

Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung ist durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden darum durch die Erfindung umfasst.The present invention is not limited to the details of the preferred embodiments described above. The scope of the invention is defined by the appended claims, and all changes and modifications that fall within the equivalence of the scope of the claims are therefore embraced by the invention.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2013074021 [0004]JP 2013074021 [0004]
  • JP 2016015438 [0004]JP 2016015438 [0004]

Claims (2)

Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers, in dem jedes Bauelement, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer umfasst: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke eines jeden der Bauelementchips aufweisen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Ausrichtungsschritt zum Aufnehmen der vorderen Oberflächenseite des Wafers durch das Versiegelungsmaterial durch ein Aufnahmemittel für infrarotes Licht von der vorderen Oberflächenseite des Wafers, Detektieren einer Ausrichtungsmarkierung und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausbildungsschritt für eine laserbearbeitete Nut zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass er durch das Versiegelungsmaterial absorbiert wird, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, und Ausbilden einer laserbearbeiteten Nut, die eine Tiefe entsprechend der fertigen Dicke eines jeden der Bauelementchips aufweist, in dem Versiegelungsmaterial in den geschnittenen Nuten durch eine Ablationsbearbeitung, nachdem der Ausrichtungsschritt durchgeführt wurde; einen Anbringungsschritt für ein Schutzelement zum Anbringen eines Schutzelements an der vorderen Oberfläche des Wafers, nachdem der Ausbildungsschritt für eine laserbearbeitete durchgeführt wurde; und einen Teilungsschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke eines jeden der Bauelementchips, um die laserbearbeitete Nuten freizulegen, und Teilen des Wafers in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist, nachdem der Anbringungsschritt für ein Schutzelement durchgeführt wurde, wobei in dem Versiegelungsschritt die vordere Oberfläche des Wafers mit einem Versiegelungsmaterial versiegelt wird, das eine solche Transmissionseigenschaft aufweist, dass Infrarotstrahlen, die durch das Aufnahmemittel für Infrarotlicht aufgenommen werden sollen, durch das Versiegelungsmaterial laufen.A wafer processing method of processing a wafer, in which each device having a plurality of ridges is formed in each of the front surface areas divided by a plurality of intersecting division lines formed in an intersecting manner, the processing method for a wafer includes: a cut groove forming step for forming cut grooves, each having a depth corresponding to a finished thickness of each of the device chips, through a cutting blade along the dividing lines from a front surface side of the wafer; a sealing step of sealing the front surface of the wafer including the cut grooves with a sealing material after performing the cut groove forming step; an alignment step of picking up the front surface side of the wafer by the sealing material by an infrared light pickup means from the front surface side of the wafer, detecting an alignment mark, and detecting the division line to be laser-processed based on the alignment mark after the sealing step is performed; a laser processed groove forming step for emitting a laser beam of a wavelength absorbed by the sealing material along the division lines from the front surface side of the wafer, and forming a laser processed groove having a depth corresponding to the finished thickness of each of the device chips in which sealing material in the cut grooves by ablation processing after the aligning step has been performed; an attachment step for a protective member for attaching a protective member to the front surface of the wafer after the laser-processed forming step is performed; and a dividing step of grinding the wafer from a back surface side of the wafer to the finished thickness of each of the device chips to expose the laser processed grooves, and dividing the wafer into discrete device chips each having its front surface and four side surfaces surrounded by the sealing material; after the attachment step for a protective element has been performed, wherein, in the sealing step, the front surface of the wafer is sealed with a sealing material having a transmission property such that infrared rays to be picked up by the infrared light-receiving means pass through the sealing material. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, wobei das Aufnahmemittel für Infrarotlicht, das in dem Ausrichtungsschritt verwendet wird, ein InGaAs-Aufnahmeelement beinhaltet.Processing method for a wafer after Claim 1 wherein the infrared light receiving means used in the aligning step includes an InGaAs receiving element.
DE102018215249.7A 2017-09-08 2018-09-07 Processing method for a wafer Pending DE102018215249A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017173188A JP7098221B2 (en) 2017-09-08 2017-09-08 Wafer processing method
JP2017-173188 2017-09-08

Publications (1)

Publication Number Publication Date
DE102018215249A1 true DE102018215249A1 (en) 2019-03-14

Family

ID=65441509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215249.7A Pending DE102018215249A1 (en) 2017-09-08 2018-09-07 Processing method for a wafer

Country Status (6)

Country Link
JP (1) JP7098221B2 (en)
KR (1) KR102631710B1 (en)
CN (1) CN109473396B (en)
DE (1) DE102018215249A1 (en)
SG (1) SG10201807751QA (en)
TW (1) TW201913784A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181876A (en) * 2019-04-24 2020-11-05 株式会社ディスコ Method for manufacturing device package
WO2021132680A1 (en) * 2019-12-27 2021-07-01 リンテック株式会社 Kit and method for manufacturing semiconductor chip
JPWO2021132678A1 (en) * 2019-12-27 2021-07-01
TW202136448A (en) * 2020-02-27 2021-10-01 日商琳得科股份有限公司 Protective coating formation sheet, method for producing chip equipped with protective coating, and layered product

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595232B2 (en) 1999-03-11 2004-12-02 沖電気工業株式会社 Method for manufacturing semiconductor device
JP3415069B2 (en) 1999-05-14 2003-06-09 株式会社東京精密 Dicing equipment
JP2003327666A (en) 2002-05-16 2003-11-19 Kyocera Chemical Corp Epoxy resin composition and semiconductor sealed device
JP4471632B2 (en) * 2003-11-18 2010-06-02 株式会社ディスコ Wafer processing method
JP2006052279A (en) 2004-08-11 2006-02-23 Tokai Carbon Co Ltd Carbon black colorant for semiconductor sealing material and method for producing the same
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2015023078A (en) 2013-07-17 2015-02-02 株式会社ディスコ Method of processing wafer
JP2017005056A (en) 2015-06-08 2017-01-05 株式会社ディスコ Wafer processing method
JP2017108089A (en) * 2015-12-04 2017-06-15 株式会社東京精密 Laser processing apparatus and laser processing method
JP6608694B2 (en) * 2015-12-25 2019-11-20 株式会社ディスコ Wafer processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method

Also Published As

Publication number Publication date
KR20190028322A (en) 2019-03-18
SG10201807751QA (en) 2019-04-29
TW201913784A (en) 2019-04-01
CN109473396A (en) 2019-03-15
JP7098221B2 (en) 2022-07-11
KR102631710B1 (en) 2024-01-30
JP2019050261A (en) 2019-03-28
CN109473396B (en) 2023-06-23

Similar Documents

Publication Publication Date Title
DE102018215249A1 (en) Processing method for a wafer
DE102017206400B4 (en) PROCESSING PROCESS FOR A WAFER
DE102016208307A1 (en) WAFER PROCESSING PROCEDURES
DE102015201833B4 (en) Holding table and using the holding table
DE102018201084A1 (en) LASER PROCESSING DEVICE
DE202014011497U1 (en) Laser processing device
DE102014215392A1 (en) Optical device wafer processing method
DE102018215248A1 (en) Processing method for a wafer
DE102017223555A1 (en) Manufacturing process for a semiconductor package
DE102018210393B4 (en) Processing method for a substrate
DE10295893T5 (en) Process for the production of semiconductor chips
DE102017103737A1 (en) WAFER PROCESSING PROCEDURES
DE102017210694A1 (en) Detection method for an inner crack and inner crack detection device
DE102016226180A1 (en) Wafer processing method
DE102015216193A1 (en) Wafer processing method
DE102018215247A1 (en) Processing method for a wafer
DE102015207193A1 (en) Crystal substrate processing method
DE102017214521B4 (en) Processing method for a bonded wafer
DE102018215271A1 (en) PROCESSING METHOD FOR A WAFER
DE102018215246A1 (en) Processing method for a wafer
DE102019218969A1 (en) CENTER DETECTION METHOD
DE102010030339A1 (en) Manufacturing method for semiconductor wafer, involves forming separation groove with depth, which is greater or same as thickness of completed component along each separation line on front side of semiconductor wafer
DE102014226050A1 (en) Device wafer processing method
DE102018215245A1 (en) Processing method for a wafer
DE102018215252A1 (en) Processing method for a wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication