DE102018215247A1 - Processing method for a wafer - Google Patents

Processing method for a wafer Download PDF

Info

Publication number
DE102018215247A1
DE102018215247A1 DE102018215247.0A DE102018215247A DE102018215247A1 DE 102018215247 A1 DE102018215247 A1 DE 102018215247A1 DE 102018215247 A DE102018215247 A DE 102018215247A DE 102018215247 A1 DE102018215247 A1 DE 102018215247A1
Authority
DE
Germany
Prior art keywords
wafer
sealing material
front surface
sealing
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018215247.0A
Other languages
German (de)
Inventor
Katsuhiko Suzuki
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018215247A1 publication Critical patent/DE102018215247A1/en
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Ein Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch eine Aufnahmeeinheit für sichtbares Licht von der vorderen Oberflächenseite des Wafers und Detektieren einer Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinie von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in geschnittenen Nuten positioniert ist, um modifizierte Schichten in dem Versiegelungsmaterial auszubilden;; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers mit den modifizierten Schichten, die als Startpunkte der Teilung dienen, in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist. Der Ausrichtungsschritt wird durchgeführt, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch eine geneigte Leuchteinheit geneigt bestrahlt wird.A processing method for a wafer includes: an aligning step of detecting an alignment mark by the sealing material through a visible light receiving unit from the front surface side of the wafer and detecting a division line to be laser-processed based on the alignment mark; a modified layer forming step for emitting a laser beam of such wavelength as to pass through the sealing material along the division line from the front surface side of the wafer, wherein a focal point of the laser beam in the sealing material is positioned in cut grooves to form modified layers in the To form sealing material; and a dividing step for applying an external force on the sealing material in the cut grooves and parts of the wafer having the modified layers serving as starting points of the division into individual component chips each having its front surface and four side surfaces surrounded by the sealing material. The alignment step is performed while an area to be picked up by the visible light pickup means is irradiated with light inclined by an inclined lamp unit.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers um eine 5S-geformte Packung auszubilden.The present invention relates to a processing method for a wafer for processing a wafer to form a 5S-shaped package.

Beschreibung des Stands der TechnikDescription of the Related Art

Als ein Aufbau zum Realisieren von Miniaturisierung und einer höheren Dichte verschiedener Bauelemente wie Large-Scale-Integrated-Circuits (LSIs) und Flashspeicher eines NAND-Typs wurde zum Beispiel eine Chip-Größenpackung (chip-size package; CSP), in welcher Bauelementchips in Chipgröße verpackt sind, praktisch verwendet und weit in Mobiltelefonen, Smartphones und dergleichen eingesetzt. Darüber hinaus wurde in den vergangenen Jahren aus dem CSP ein CSP, in dem nicht nur eine vordere Oberfläche, sondern alle Seitenoberflächen eines Chips mit einem Versiegelungsmaterial versiegelt sind, das heißt, dass eine sogenannte 5S-geformte Packung entwickelt und praktisch verwendet wurde.As a construction for realizing miniaturization and a higher density of various devices such as large-scale integrated circuits (LSIs) and NAND-type flash memories, for example, a chip-size package (CSP) in which device chips in FIG Chip size are packaged, practically used and widely used in mobile phones, smart phones and the like. Moreover, in recent years, the CSP has become a CSP in which not only a front surface but all side surfaces of a chip are sealed with a sealing material, that is, a so-called 5S-molded package has been developed and put to practical use.

Die konventionelle 5S-geformte Packung wird durch die folgenden Schritte hergestellt.

  1. (1) Ausbilden von Bauelementen (Schaltung) und externen Verbindungsanschlüssen, die Erhöhung genannt werden, an einer vorderen Oberfläche eines Halbleiterwafers (im Folgenden manchmal einfach als Wafer bezeichnet).
  2. (2) Schneiden des Wafers entlang Teilungslinien von einer vorderen Oberflächenseite des Wafers, um geschnittene Nuten auszubilden, die jeweils eine Tiefe entsprechend den fertigen Dicken von jedem der Bauelementchips aufweisen.
  3. (3) Versiegeln der vorderen Oberfläche des Wafers mit einem Versiegelungsmaterial, das Ruß enthält.
  4. (4) Schleifen einer hinteren Oberflächenseite des Wafers auf eine fertige Dicke eines jeden der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen.
  5. (5) Durchführen einer Ausrichtung, in welcher, da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, versiegelt ist, das Versiegelungsmaterial an einem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und die Teilungslinien, die geschnitten werden sollen, werden basierend auf den Ausrichtungsmarkierungen detektiert.
  6. (6) Schneiden des Wafers entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers basierend auf der Ausrichtung und Teilen des Wafers in 5S-geformte Packungen, von denen jede die vordere Oberfläche und eine Seitenoberfläche mit dem Versiegelungsmaterial versiegelt aufweist.
The conventional 5S-molded package is prepared by the following steps.
  1. (1) Formation of components (circuit) and external connection terminals called elevation on a front surface of a semiconductor wafer (hereinafter sometimes referred to simply as a wafer).
  2. (2) cutting the wafer along dividing lines from a front surface side of the wafer to form cut grooves each having a depth corresponding to the finished thicknesses of each of the device chips.
  3. (3) Seal the front surface of the wafer with a sealing material containing soot.
  4. (4) grinding a back surface side of the wafer to a finished thickness of each of the device chips to expose the sealing material in the cut grooves.
  5. (5) Performing alignment in which, since the front surface of the wafer is sealed with the sealing material containing carbon black, the sealing material on a peripheral portion of the front surface of the wafer is removed to expose the alignment marks such as target pattern, and the Dividing lines to be cut are detected based on the alignment marks.
  6. (6) Cutting the wafer along the dividing lines from the front surface side of the wafer based on the orientation and dividing the wafer into 5S-formed packages, each of which has the front surface and a side surface sealed with the sealing material.

Da die vordere Oberfläche des Wafers mit dem Versiegelungsmaterial, das Ruß enthält, wie oben beschrieben, versiegelt ist, können die Bauelemente und dergleichen, die in der vorderen Oberfläche des Wafers ausgebildet sind, nicht mit dem bloßen Auge erkannt werden. Um eine Ausrichtung durch Lösen dieses Problems zu ermöglichen, hat der vorliegende Erfinder einer Technik entwickelt, in welcher, wie in dem obigen Absatz 5 beschrieben, das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers entfernt wird, um die Ausrichtungsmarkierungen wie Zielmuster freizulegen, und basierend auf diesen Zielmustern wird die Teilungslinie, die geschnitten werden soll, detektiert, sodass eine Ausrichtung durchgeführt wird (siehe die japanische Offenlegungsschrift Nr. 2013-074021 und die japanische Offenlegungsschrift Nr. 2016-015438 ).Since the front surface of the wafer is sealed with the sealing material containing carbon black as described above, the components and the like formed in the front surface of the wafer can not be recognized by the naked eye. In order to facilitate alignment by solving this problem, the present inventor has developed a technique in which, as in the above paragraph 5 10, the sealing material on the peripheral portion of the front surface of the wafer is removed to expose the alignment marks such as target patterns, and based on these target patterns, the division line to be cut is detected to be aligned (refer to FIGS Japanese Patent Laid-Open Publication No. 2013-074021 and the Japanese Patent Laid-Open Publication No. 2016-015438 ).

DARSTELLUNG DER ERFINDUNGPRESENTATION OF THE INVENTION

Jedoch entsprechend dem Ausrichtungsverfahren, das in den oben genannten Patentdokumenten beschrieben ist, wird ein Schritt zum Entfernen des Versiegelungsmaterials an dem umfänglichen Abschnitt des Wafers mit einer Schneidklinge einer großen Breite zum Schneiden der Kante, die an einer Spindel befestigt ist, anstelle einer Schneidklinge zum Teilen benötigt und es ist arbeitsaufwendig, die Schneidklinge zu ersetzen und das Versiegelungsmaterial an dem umfänglichen Abschnitt durch Kantenschneiden zu entfernen, wodurch eine geringe Produktivität verursacht wird.However, according to the alignment method described in the above patent documents, a step of removing the sealing material at the peripheral portion of the wafer with a large-width cutting blade for cutting the edge fixed to a spindle instead of a cutting blade for dividing and it is laborious to replace the cutting blade and to remove the sealing material at the peripheral portion by edge cutting, thereby causing low productivity.

Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, in dem ein Ausrichtungsschritt durch das Versiegelungsmaterial, das Ruß enthält, das aufgebracht ist, um eine vordere Oberfläche des Wafers zu beschichten, durchgeführt werden kann.It is therefore an object of the present invention to provide a wafer processing method in which an alignment step can be performed by the sealing material containing carbon black applied to coat a front surface of the wafer.

In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers bereitgestellt, in dem jedes der Bauelemente, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind. Das Bearbeitungsverfahren für einen Wafer beinhaltet: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe aufweisen, die einer Dicke von jedem der Bauelementchips entsprechen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke von jedem der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch ein Aufnahmemittel für sichtbares Licht von der vorderen Seite des Wafers und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Schleifschritt durchgeführt wurde; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in der geschnittenen Nut gesetzt ist, um modifizierte Schichten in dem Versiegelungsmaterial auszubilden, nachdem der Ausrichtungsschritt durchgeführt wurde; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers, wobei die modifizierten Schichten als Teilungsstartpunkte dienen, in einzelne Bauelementchips, die jeweils die vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweisen, nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde. Der Ausrichtungsschritt wird durchgeführt, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird.In accordance with one aspect of the present invention, there is provided a wafer processing method for processing a wafer in which each of the devices having a plurality of ridges is formed in each of the front surface areas divided by a plurality of intersecting division lines; which are formed in a crossing manner. The processing method for a wafer includes: a cut groove forming step for forming cut grooves; each having a depth corresponding to a thickness of each of the device chips, through a cutting blade along the division lines from a front surface side of the wafer; a sealing step of sealing the front surface of the wafer including the cut grooves with a sealing material after performing the cut groove forming step; a grinding step of grinding the wafer from a back surface side of the wafer to the finished thickness of each of the device chips to expose the sealing material in the cut grooves after the sealing step is performed; an alignment step for detecting an alignment mark by the sealing material by a visible light pickup means from the front side of the wafer and detecting the division line to be laser-processed based on the alignment mark after the grinding step is performed; a modified layer forming step for emitting a laser beam of such a wavelength as to pass through the sealing material along the division lines from the front surface side of the wafer, a focal point of the laser beam in the sealing material being set in the cut groove, to form modified layers in form the sealing material after the alignment step has been performed; and a dividing step for applying an external force on the sealing material in the cut grooves and parts of the wafer, the modified layers serving as dividing start points, into individual component chips each surrounding the front surface and four side surfaces surrounded by the sealing material after the formation step of a modified layer was performed. The alignment step is performed while an area to be picked up by the visible light pickup means is irradiated with light inclined by an inclined lamp.

Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung während der Wafer mit Licht durch das geneigte Leuchtmittel bestrahlt wird, wird die Ausrichtungsmarkierung, die in dem Wafer ausgebildet ist, durch das Versiegelungsmaterial durch das Aufnahmemittel für sichtbares Licht detektiert und die Ausrichtung kann basierend auf der Ausrichtungsmarkierung durchgeführt werden. Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungsmaterial an dem umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.According to the processing method for a wafer of the present invention, while the wafer is irradiated with light by the inclined illuminant, the alignment mark formed in the wafer is detected by the sealing material through the visible light receiving means and the orientation can be based on the alignment mark be performed. Therefore, the alignment step can be easily performed without removing the sealing material at the peripheral portion of the front surface of the wafer as in the prior art.

Entsprechend durch Emittieren des Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial von der vorderen Oberflächenseite des Wafers läuft, mit dem Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in den geschnittenen Nuten positioniert, um die modifizierten Schichten innerhalb des Versiegelungsmaterials in den geschnittenen Nuten auszubilden, ist es möglich, den Wafer in einzelne Bauelementchips zu teilen, wobei die modifizierten Schichten als Startpunkte der Teilung dienen, die jeweils eine vordere Oberfläche und vier Seitenoberflächen aufweisen, die durch das Versiegelungsmaterial umgeben sind.Accordingly, by emitting the laser beam of such a wavelength as to pass through the sealing material from the front surface side of the wafer with the focal point of the laser beam in the sealing material positioned in the cut grooves to form the modified layers within the sealing material in the cut grooves it is possible to divide the wafer into individual device chips, the modified layers serving as starting points of the division, each having a front surface and four side surfaces surrounded by the sealing material.

Das obige und andere Merkmale, Ziele und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.The above and other features, objects, and advantages of the present invention and the manner of practicing the same will become clearer and the invention itself understood by studying the following description and appended claims with reference to the attached figures which illustrate a preferred embodiment of the invention.

Figurenlistelist of figures

  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers; 1 Fig. 12 is a perspective view of a semiconductor wafer;
  • 2 ist eine perspektivische Ansicht, die einen Ausbildungsschritt für eine geschnittene Nut zeigt; 2 Fig. 15 is a perspective view showing a cut groove forming step;
  • 3 ist eine perspektivische Ansicht, die einen Versiegelungsschritt zeigt; 3 Fig. 15 is a perspective view showing a sealing step;
  • 4 ist eine partielle, seitliche Schnittansicht, die einen Schleifschritt zeigt; 4 Fig. 16 is a partial side sectional view showing a grinding step;
  • 5 ist eine Schnittansicht, die einen Ausrichtungsschritt zeigt; 5 Fig. 10 is a sectional view showing an alignment step;
  • 6A ist eine Schnittansicht, die einen Ausbildungsschritt für eine modifizierte Schicht zeigt; 6A Fig. 10 is a sectional view showing a modified layer forming step;
  • 6B ist eine vergrößerte Schnittansicht, die den Ausbildungsschritt für eine modifizierte Schicht darstellt; 6B Fig. 10 is an enlarged sectional view illustrating the modified layer forming step;
  • 7 ist eine perspektivische Ansicht einer Teilungsvorrichtung; 7 is a perspective view of a dividing device;
  • 8A ist eine Schnittansicht, die einen Teilungsschritt zeigt; 8A Fig. 10 is a sectional view showing a dividing step;
  • 8B ist eine Schnittansicht, die den Teilungsschritt zeigt; und 8B Fig. 10 is a sectional view showing the dividing step; and
  • 9 ist eine partiell vergrößerte Schnittansicht des Wafers, nachdem der Teilungsschritt durchgeführt wurde. 9 Fig. 16 is a partially enlarged sectional view of the wafer after the dividing step has been performed.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT

Eine Ausführungsform der vorliegenden Erfindung wird detailliert im Folgenden mit Bezug zu den Figuren beschrieben. Mit Bezug zu 1 ist eine perspektivische Ansicht einer vorderen Oberflächenseite eines Halbleiterwafers (im Folgenden einfach als Wafer bezeichnet) 11 gezeigt, der dazu geeignet ist, durch ein Bearbeitungsverfahren der vorliegenden Erfindung bearbeitet zu werden. In einer vorderen Oberfläche 11a des Halbleiterwafers 11 sind mehrere Teilungslinien (Straßen) 13 in einem Gittermuster ausgebildet und ein Bauelement 15 wie eine integrierte Schaltung IC oder ein LSI ist in jedem der Bereiche ausgebildet, die durch die Teilungslinien 13, die sich orthogonal kreuzen, aufgeteilt sind.An embodiment of the present invention will be described in detail below with reference to the figures. In reference to 1 FIG. 12 is a perspective view of a front surface side of a semiconductor wafer (hereinafter simply referred to as wafer) 11 which is adapted to be processed by a machining method of the present invention. In a front surface 11a of the semiconductor wafer 11 are several dividing lines (roads) 13 formed in a grid pattern and a device 15 like an integrated circuit IC or an LSI is formed in each of the areas passing through the dividing lines 13 , which intersect orthogonally, are divided.

Jedes Bauelement 15 weist mehrere Elektrodenerhöhungen (im Folgenden einfach als Erhöhungen bezeichnet) 17 an seiner vorderen Oberfläche auf, und der Wafer 11 beinhaltet an der an seiner vorderen Oberfläche einen Bauelementbereich 19, in dem mehrere Bauelemente 15, die jeweils mehrere Erhöhungen 17 aufweisen, ausgebildet sind, und einen umfänglichen Randbereich 21, der den Bauelementbereich 19 umgibt.Every component 15 has several electrode elevations (hereinafter simply referred to as elevations) 17 on its front surface, and the wafer 11 includes at its front surface a device area 19 in which several components 15 each having multiple elevations 17 have, are formed, and a peripheral edge region 21 that the component area 19 surrounds.

In einem Bearbeitungsverfahren für einen Wafer entsprechend einer Ausführungsform der vorliegenden Erfindung wird zuerst ein Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke von jedem Bauelementchip aufweisen, durch eine Schneidklinge entlang der Teilungslinie 13 von der vorderen Oberflächenseite des Wafers 11 als ein erster Schritt durchgeführt. Der Ausbildungsschritt für eine geschnittene Nut wird mit Bezug zu 2 beschrieben.In a wafer processing method according to an embodiment of the present invention, first, a cut groove forming step for forming cut grooves each having a depth corresponding to a finished thickness of each component chip is performed by a cutting blade along the dividing line 13 from the front surface side of the wafer 11 performed as a first step. The step of forming a cut groove will be referred to 2 described.

Eine Schneideinheit 10 beinhaltet eine Schneidklinge 14, die entfernbar an einem Spitzenabschnitt einer Spindel 12 befestigt ist, und eine Ausrichtungseinheit 16, die ein Aufnahmemittel für sichtbares Licht (Aufnahmeeinheit für sichtbares Licht) 18 aufweist. Die Aufnahmeeinheit 18 für sichtbares Licht weist ein Mikroskop und eine Kamera, die sichtbares Licht aufnimmt, auf.A cutting unit 10 includes a cutting blade 14 Removable at a tip portion of a spindle 12 is attached, and an alignment unit 16 incorporating a visible light pick-up device (visible light pick-up unit) 18 having. The recording unit 18 for visible light has a microscope and a camera that receives visible light on.

Vor dem Durchführen des Ausbildungsschritts für eine geschnittene Nut wird eine Ausrichtung durchgeführt, bei der die vordere Oberfläche des Wafers 11 zuerst mit sichtbaren Licht durch die Aufnahmeeinheit für sichtbares Licht 18 aufgenommen wird, Ausrichtungsmarkierungen wie Zielmuster, die in jedem Bauelement 15 ausgebildet sind, werden detektiert, und die Teilungslinie 13, die geschnitten werden soll, wird basierend an den Ausrichtungsmarkierungen detektiert.Prior to performing the cut groove forming step, alignment is performed in which the front surface of the wafer 11 first with visible light through the visible light pickup unit 18 is recorded, alignment marks such as target patterns, which in each component 15 are formed are detected, and the division line 13 which is to be cut is detected based on the alignment marks.

Nachdem die Ausrichtung durchgeführt wurde, wird ein Ausbildungsschritt für eine Nut durchgeführt, in welchem die Schneidklinge 15, die mit hoher Geschwindigkeit in einer Richtung eines Pfeils R1 gedreht wird, dazu gebracht wird, in den Wafer 11 bis zu einer Tiefe, welche der fertigen Dicke von jedem der Bauelementchips entspricht, entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 zu schneiden, und ein Einspanntisch (nicht dargestellt), an dem der Wafer 11 angesaugt gehalten ist, wird für eine Bearbeitung in einer Richtung eines Pfeils X1 zugeführt, wodurch eine geschnittene Nut 23 entlang der Teilungslinie 13 ausgebildet wird.After the alignment is performed, a groove formation step is performed in which the cutting blade 15 moving at high speed in a direction of an arrow R1 is rotated, brought into the wafer 11 to a depth corresponding to the finished thickness of each of the device chips along the dividing line 13 from the front surface side 11a of the wafer 11 to cut, and a chuck table (not shown) to which the wafer 11 is sucked for processing in one direction of an arrow X1 fed, creating a cut groove 23 along the dividing line 13 is trained.

Der Ausbildungsschritt für eine geschnittene Nut wird sequenziell entlang den Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, während die Schneideeinheit 10 in eine Indexzufuhr in einer Richtung orthogonal zu der Richtung X1 der Zufuhr für eine Bearbeitung um den Abstand der Teilungslinie 13 versetzt wird. Als nächstes wird der Einspanntisch (nicht dargestellt) um 90° gedreht und dann wird derselbe Ausbildungsschritt für eine Nut wie oben sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer zweiten Richtung orthogonal zu der ersten Richtung erstrecken.The cut groove forming step becomes sequential along the dividing lines 13 performed, which extend in a first direction, while the cutting unit 10 in an index feed in a direction orthogonal to the direction X1 the feed for processing by the pitch of the dividing line 13 is offset. Next, the chuck table (not shown) is rotated by 90 °, and then the same groove formation step as above is sequentially performed along the division lines 13 performed extending in a second direction orthogonal to the first direction.

Nachdem der Ausbildungsschritt für eine Nut durchgeführt wurde, wird ein Versiegelungsschritt durchgeführt, in dem, wie in 3 dargestellt, ein Versiegelungsmaterial 20 an der vorderen Oberfläche 11a des Wafers 11 aufgebracht wird, um die vordere Oberfläche 11a des Wafers 11, der die geschnittenen Nuten 23 beinhaltet, mit einem Versiegelungsmaterial zu versiegeln. Da das Versiegelungsmaterial 20 flüssig ist, wenn der Versiegelungsschritt durchgeführt wird, werden die geschnittenen Nuten 23 mit dem Versiegelungsmaterial 20 gefüllt.After the formation step for a groove is performed, a sealing step is performed in which, as in FIG 3 shown, a sealing material 20 on the front surface 11a of the wafer 11 is applied to the front surface 11a of the wafer 11 who cut the grooves 23 involves sealing with a sealing material. Because the sealing material 20 is liquid, when the sealing step is performed, the cut grooves 23 with the sealing material 20 filled.

Als das Versiegelungsmaterial 20 wird eine Zusammensetzung, die 10,3% Epoxid-Kunststoff oder Epoxid-Kunststoff plus Phenol-Kunststoff, 85,3% Silica-Füllstoff, 0,1% bis 0,2% Ruß und 4,2% bis 4,3% anderer Inhaltsstoffe in Massenprozent enthält. Beispiele der anderen Inhaltsstoffe beinhalten Metallhydroxide, Antimontrioxid, Siliziumdioxid und dergleichen.As the sealing material 20 Being a composition that is 10.3% epoxy plastic or epoxy plastic plus phenolic plastic, 85.3% silica filler, 0.1% to 0.2% carbon black and 4.2% to 4.3% others Contains ingredients in percent by mass. Examples of the other ingredients include metal hydroxides, antimony trioxide, silica and the like.

Wenn die vordere Oberfläche 11a des Wafers 11 mit dem Versiegelungsmaterial 20 bedeckt und versiegelt wird und das eine solche Zusammensetzung aufweist, verursacht der Ruß, der in einer extrem kleinen Menge in dem Versiegelungsmaterial 20 enthalten ist, dass das Versiegelungsmaterial 20 schwarz ist, und entsprechend ist es normalerweise schwierig, die vordere Seite 11a des Wafers 11 durch das Versiegelungsmaterial 20 zu sehen.If the front surface 11a of the wafer 11 with the sealing material 20 is covered and sealed and having such a composition causes the soot in an extremely small amount in the sealing material 20 included is that the sealing material 20 is black, and accordingly it is usually difficult to get the front side 11a of the wafer 11 through the sealing material 20 to see.

Hier ist der Ruß in das Versiegelungsmaterial 20 hauptsächlich zum Verhindern eines elektrostatischen Zerstörens der Bauelemente 15 gemischt und vorliegend wird kein Versiegelungsmaterial, das keinen Ruß enthält, kommerziell verwendet. Das Verfahren zum Aufbringen des Versiegelungsmaterials 20 ist nicht besonders beschränkt; jedoch ist es gewünscht, das Versiegelungsmaterial 20 bis zu einer Höhe von jeder der Erhöhungen 17 aufzubringen, und danach wird das Versiegelungsmaterial 20 einem Ätzen ausgesetzt, um die Endabschnitte der Erhöhungen 17 freizulegen.Here is the soot in the sealing material 20 mainly for preventing electrostatic destruction of the components 15 mixed and present, no sealing material containing no carbon black is used commercially. The method of applying the sealing material 20 is not particularly limited; however, it is desired to have the sealing material 20 up to a height of each of the elevations 17 and then the sealing material 20 subjected to etching around the end portions of the ridges 17 expose.

Nachdem der Versiegelungsschritt durchgeführt wurde, wird ein Schleifschritt durchgeführt, in dem der Wafer 11 von der hinteren Oberflächenseite 11b des Wafers 11 auf eine fertige Dicke eines jeden der Bauelementchips geschliffen wird, um das Versiegelungsmaterial 20 in der geschnittenen Nut 23 freizulegen. Dieser Schleifschritt wird mit Bezug zu 4 beschrieben. Ein Oberflächenschutzband 22 ist an der vorderen Oberfläche 11a des Wafers 11 angebracht und der Wafer 11 wird durch einen Einspanntisch 24 in einer Schleifvorrichtung durch das Oberflächenschutzband 22 angesaugt und gehalten.After the sealing step has been performed, a grinding step is performed in which the wafer 11 from the rear surface side 11b of the wafer 11 is ground to a finished thickness of each of the component chips to the sealing material 20 in the cut groove 23 expose. This grinding step will be referred to 4 described. A surface protection tape 22 is on the front surface 11a of the wafer 11 attached and the wafer 11 is through a chuck table 24 in a grinding device through the surface protective tape 22 sucked and held.

Eine Schleifeinheit 26 beinhaltet eine Spindel 30, die drehbar in einem Spindelgehäuse 28 aufgenommen ist, und drehend durch einen Motor, der nicht dargestellt ist, angetrieben wird, eine Scheibenbefestigung 32, die an einer Spitze der Spindel 30 fixiert ist, und eine Schleifscheibe 34, die entfernbar an der Scheibenbefestigung 32 befestigt ist. Die Schleifscheibe 34 ist aus einer ringförmigen Scheibenbasis 36 und mehreren Schleifsteinen 38 ausgebildet, die an einem äußeren Umfang eines unteren Endes der Scheibenbasis 36 gesichert sind.A grinding unit 26 includes a spindle 30 rotatable in a spindle housing 28 is received, and rotationally driven by a motor, which is not shown, a disc attachment 32 attached to a tip of the spindle 30 is fixed, and a grinding wheel 34 Removable at the disc fitting 32 is attached. The grinding wheel 34 is from an annular disc base 36 and several grindstones 38 formed on an outer periphery of a lower end of the disc base 36 are secured.

In dem Schleifschritt, während der Einspanntisch 24 in einer Richtung eines Pfeils a mit zum Beispiel 300 Umdrehungen pro Minute gedreht wird, wird die Schleifscheibe 34 in einer Richtung eines Pfeils b zum Beispiel mit 6000 Umdrehungen pro Minute gedreht und ein Zufuhrmechanismus für eine Schleifeinheit (nicht dargestellt) wird angetrieben, um die Schleifsteine 38 der Schleifscheibe 34 in Kontakt mit der hinteren Oberfläche 11b des Wafers 11 zu bringen.In the grinding step, while the chuck table 24 in a direction of an arrow a is rotated at, for example, 300 revolutions per minute, the grinding wheel becomes 34 rotated in a direction of an arrow b, for example, at 6000 revolutions per minute, and a feeding unit for a grinding unit (not shown) is driven to rotate the grindstones 38 the grinding wheel 34 in contact with the back surface 11b of the wafer 11 bring to.

Danach wird die hintere Oberfläche 11b des Wafers 11 geschliffen, während die Schleifscheibe 34 in eine Schleifzufuhr um eine vorbestimmte Menge nach unten mit einer vorbestimmten Schleifzufuhrgeschwindigkeit versetzt wird. Während eine Dicke des Wafers 11 durch ein Messmittel für eine Dicke eines Kontakttyps oder eines nicht-Kontakttyps gemessen wird, wird der Wafer 11 auf eine vorbestimmte Dicke zum Beispiel 100 µm geschliffen, wodurch das Versiegelungsmaterial 20, das in die geschnittenen Nuten 23 gefüllt ist, freigelegt wird.After that, the back surface becomes 11b of the wafer 11 sanded while the grinding wheel 34 is set in a grinding supply by a predetermined amount down with a predetermined grinding feed speed. While a thickness of the wafer 11 is measured by a measuring means for a thickness of a contact type or a non-contact type, the wafer becomes 11 ground to a predetermined thickness, for example, 100 microns, whereby the sealing material 20 that cut into the grooves 23 filled, is exposed.

Nachdem der Schleifschritt durchgeführt wurde, wird ein Ausrichtungsschritt durchgeführt, in dem die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungsmaterial 20 durch das Ausnahmemittel für sichtbares Licht von der vorderen Oberfläche 11a des Wafers 11 aufgenommen wird, mindestens zwei Ausrichtungsmarkierungen wie Zielmuster, die in der vorderen Oberfläche 11a des Wafers 11 ausgebildet sind, werden detektiert und die Teilungslinie 13, die laserbearbeitet werden soll, wird basierend auf diesen Ausrichtungsmarkierungen detektiert.After the grinding step has been performed, an alignment step is performed in which the front surface 11a of the wafer 11 through the sealing material 20 by the visible light exception device from the front surface 11a of the wafer 11 at least two alignment marks, such as target patterns, in the front surface 11a of the wafer 11 are formed are detected and the division line 13 which is to be laser-processed is detected based on these alignment marks.

Der Ausrichtungsschritt wird detailliert mit Bezug zu 5 beschrieben. Vor dem Durchführen des Ausrichtungsschritts wird die hintere Oberflächenseite 11b des Wafers 11 an einem Teilungsband T angebracht, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen F angebracht ist.The alignment step will be described in detail with reference to 5 described. Before performing the alignment step, the back surface side becomes 11b of the wafer 11 attached to a dividing band T whose outer peripheral portion is attached to an annular frame F.

In dem Ausrichtungsschritt, wie in 5 dargestellt, wird der Wafer 11 durch den Einspanntisch 40 einer Laserbearbeitungsvorrichtung durch das Teilungsband T angesaugt und gehalten und das Versiegelungsmaterial 20, das die vordere Oberfläche 11a des Wafers 11 versiegelt, liegt nach oben frei. Danach wird der ringförmige Rahmen F durch Klemmen mit Klemmen 42 fixiert.In the alignment step, as in 5 shown, the wafer 11 through the chuck table 40 a laser processing device sucked and held by the dividing belt T and the sealing material 20 that the front surface 11a of the wafer 11 sealed, is exposed to the top. Thereafter, the annular frame F by clamping with terminals 42 fixed.

In dem Ausrichtungsschritt wird die vordere Oberfläche 11a des Wafers 11 durch ein Aufnahmeelement wie ein Ladungsgekoppeltes Bauelement (CCD) einer Aufnahmeeinheit 18 für sichtbares Licht einer Laserbearbeitungsvorrichtung ähnlich zu der Aufnahmeeinheit 18 für sichtbares Licht der Schneidvorrichtung aufgenommen. Jedoch, da die Inhaltsstoffe wie Silica-Füllstoffe und Ruß in dem Versiegelungsmaterial 20 enthalten sind und ferner eine vordere Oberfläche des Versiegelungsmaterials uneben ist, sogar falls die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungsmaterial 20 durch eine vertikale Beleuchtung der Aufnahmeeinheit 18a für sichtbares Licht aufgenommen wird, ist das aufgenommene Bild unscharf, was es schwierig macht, die Ausrichtungsmarkierungen wie Zielmuster zu erkennen.In the alignment step, the front surface becomes 11a of the wafer 11 by a receiving element such as a charge-coupled device (CCD) of a receiving unit 18 for visible light of a laser processing apparatus similar to the receiving unit 18 recorded for visible light of the cutting device. However, since the ingredients such as silica fillers and carbon black in the sealing material 20 and further, a front surface of the sealing material is uneven, even if the front surface 11a of the wafer 11 through the sealing material 20 by a vertical illumination of the recording unit 18a is recorded for visible light, the captured image is out of focus, making it difficult to recognize the alignment marks such as target patterns.

Im Hinblick darauf kann in dem Ausrichtungsschritt der vorliegenden Ausführungsform durch geneigtes Bestrahlen eines Bereichs, der aufgenommen werden soll, mit Licht von einem geneigten Lichtmittel 31 zusätzlich zu der vertikalen Beleuchtung der Aufnahmeeinheit 18 für sichtbares Licht das Unschärfe-Problem des aufgenommenen Bilds verbessert werden, wodurch eine Detektion der Ausrichtungsmarkierungen ermöglicht wird. Die Lichtbestrahlung von dem geneigten Lichtmittel 31 ist vorzugsweise weißes Licht und ein Einfallswinkel an der vorderen Oberfläche 11a des Wafers 11 ist vorzugsweise in einem Bereich von 30° bis 60°. Vorzugsweise beinhaltet die Aufnahmeeinheit 18A für sichtbares Licht eine Belichtungssteuerung, durch welche die Belichtungszeit oder dergleichen angepasst werden kann.In view of this, in the alignment step of the present embodiment, by inclining irradiation of a region to be photographed with light from a tilted light means 31 in addition to the vertical illumination of the recording unit 18 for visible light, the blurring problem of the captured image is improved, thereby enabling detection of the alignment marks. The light irradiation from the inclined light means 31 is preferably white light and an angle of incidence on the front surface 11a of the wafer 11 is preferably in a range of 30 ° to 60 °. Preferably, the receiving unit includes 18A for visible light, an exposure control by which the exposure time or the like can be adjusted.

Als nächstes wird der Einspanntisch 40 um θ gedreht, sodass eine gerade Linie, die diese Ausrichtungsmarkierungen verbindet, parallel zu der Richtung X1 einer Zufuhr für eine Bearbeitung ist, und ferner wird die Schneideinheit 10, die in 2 dargestellt ist, in der Richtung orthogonal zu der Richtung X1 für eine Zufuhr für ein Bearbeiten um einen Abstand zwischen der Ausrichtungsmarkierung und dem Zentrum der Teilungslinien 13 bewegt, wodurch die Teilungslinie 13, die laserbearbeitet werden soll, detektiert wird.Next is the chuck table 40 rotated by θ such that a straight line connecting these alignment marks is parallel to the direction X1 a feeder for machining, and further the cutting unit 10 , in the 2 is shown in the direction orthogonal to the direction X1 for a feed for editing by a distance between the alignment mark and the center of the division lines 13 moves, causing the division line 13 , which is to be laser-processed, is detected.

Nachdem der Ausrichtungsschritt durchgeführt wurde, wird ein Ausbildungsschritt für eine modifizierte Schicht durchgeführt, indem, wie in 6A dargestellt, ein Laserstrahl LB einer solchen Wellenlänge (zum Beispiel 1064 nm), dass er durch das Versiegelungsmaterial 20 läuft, von einem Laserkopf (Lichtkollektor) 46 der Laserbearbeitungsvorrichtung entlang der Teilungslinie 13 von der vorderen Oberflächenseite 11a des Wafers 11 aufgebracht wird, wobei ein Fokuspunkt des Laserstrahls LB in dem Versiegelungsmaterial 20 in der geschnittenen Nut 23 positioniert ist und der Einspanntisch 40 für eine Bearbeitung in der Richtung des Pfeils X1 zugeführt wird, um eine modifizierte Schicht 25, die in 6B dargestellt ist, in dem Versiegelungsmaterial 20 in der geschnittenen Nut 23 auszubilden.After the aligning step has been performed, a modified layer forming step is performed by using, as in 6A shown a laser beam LB of such a wavelength (for example, 1064 nm) that it passes through the sealing material 20 running, from a laser head (light collector) 46 the laser processing device along the division line 13 from the front surface side 11a of the wafer 11 is applied, wherein a focal point of the laser beam LB in the sealing material 20 in the cut groove 23 is positioned and the chuck table 40 for a processing in the direction of the arrow X1 is fed to a modified layer 25 , in the 6B is shown in the sealing material 20 in the cut groove 23 train.

Dieser Ausbildungsschritt für eine modifizierte Schicht wird sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in einer ersten Richtung erstrecken, worauf der Einspanntisch 40 um 90° gedreht wird, und der Ausbildungsschritt für eine modifizierte Schicht wird dann sequenziell entlang der Teilungslinien 13 durchgeführt, die sich in der zweiten Richtung orthogonal zu der ersten Richtung erstrecken.This modified layer formation step becomes sequential along the division lines 13 carried out, which extend in a first direction, whereupon the chuck table 40 is rotated by 90 °, and the modified layer forming step then becomes sequential along the dividing lines 13 performed extending in the second direction orthogonal to the first direction.

Nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde, wird ein Teilungsschritt durchgeführt, in dem eine äußere Kraft auf den Wafer 11 unter Verwendung einer Teilungsvorrichtung 50, die in 7 dargestellt ist, aufgebracht wird, um den Wafer 11 in einzelne Bauelementchips 27 zu teilen. Die Teilungsvorrichtung 50, die in 7 dargestellt ist, beinhaltet ein Rahmenhaltemittel 52, das den ringförmigen Rahmen F hält und ein Bandausdehnungsmittel 54, dass das Teilungsband T, das an dem ringförmigen Rahmen F angebracht ist, der durch das Rahmenhaltemittel 52 gehalten ist, ausdehnt.After the modified layer forming step is performed, a dividing step is performed in which an external force is applied to the wafer 11 using a divider 50 , in the 7 is shown applied to the wafer 11 in individual component chips 27 to share. The division device 50 , in the 7 is shown includes a frame holding means 52 holding the annular frame F and a tape expansion means 54 in that the dividing band T attached to the annular frame F is provided by the frame holding means 52 is held, expands.

Das Rahmenhaltemittel 52 beinhaltet ein ringförmiges Rahmenhaltelement 56 und mehrere Klemmen 58 als ein Fixierungsmittel, die an einer äußeren Umgebung des Rahmenhalteelements 56 angeordnet sind. Eine obere Oberfläche des Rahmenhalteelements 56 bildet eine Befestigungsoberfläche 56a aus, an welcher der ringförmige Rahmen F befestigt werden soll, und der ringförmige Rahmen F ist an der Befestigungsoberfläche 56a befestigt.The frame holding means 52 includes an annular frame holding member 56 and several terminals 58 as a fixing means attached to an outer periphery of the frame holding member 56 are arranged. An upper surface of the frame holding member 56 forms a mounting surface 56a from which the annular frame F is to be attached, and the annular frame F is on the mounting surface 56a attached.

Dann wird der ringförmige Rahmen F, der an der Befestigungsoberfläche 56a befestigt ist, an dem Rahmenhaltemittel 56 durch die Klemmen 58 fixiert. Das Rahmenhaltemittel 52, das in dieser Weise ausgestaltet ist, ist so getragen, dass es in einer vertikalen Richtung durch das Ausdehnungsmittel 54 beweglich ist.Then the annular frame F is attached to the mounting surface 56a is attached to the frame holding means 56 through the terminals 58 fixed. The frame holding means 52 , which is configured in this way, is worn so that it is in a vertical direction by the expansion means 54 is mobile.

Das Ausdehnungsmittel 54 für ein Band weist eine Ausdehnungstrommel 60 auf, die in dem Inneren des ringförmigen Rahmenhalteelements 56 angeordnet ist. Ein oberes Ende der Ausdehnungstrommel 60 ist mit einem Verschluss 62 geschlossen. Die Ausdehnungstrommel 60 weist einen Inneren Durchmesser auf, der kleiner als ein innerer Durchmesser des ringförmigen Rahmens F und größer als ein äußerer Durchmesser des Wafers 11 ist, der an dem Teilungsband T angebracht ist, das an dem ringförmigen Rahmen F angebracht ist.The expansion agent 54 for a band has an expansion drum 60 in the interior of the annular frame holding member 56 is arranged. An upper end of the expansion drum 60 is with a lock 62 closed. The expansion drum 60 has an inner diameter smaller than an inner diameter of the annular frame F and larger than an outer diameter of the wafer 11 is attached to the dividing band T, which is attached to the annular frame F.

Die Ausdehnungstrommel 60 weist einen Trägerflansch 64 auf, der integral an einem unteren Ende ausgebildet ist. Das Ausdehnungsmittel 54 für ein Band weist ferner ein Antriebsmittel 66 auf, welches das ringförmige Rahmenhalteelement 56 in der vertikalen Richtung bewegt. Das Antriebsmittel 66 ist aus mehreren Luftzylindern 68 ausgebildet, die an dem Trägerflansch 64 angeordnet sind, und Kolbenstangen davon sind mit einer unteren Oberfläche des Rahmenhalteelements 56 verbunden.The expansion drum 60 has a support flange 64 which is integrally formed at a lower end. The expansion agent 54 for a belt further comprises a drive means 66 on which the annular frame holding element 56 moved in the vertical direction. The drive means 66 is made up of several air cylinders 68 formed on the support flange 64 are arranged, and piston rods thereof are connected to a lower surface of the frame holding member 56 connected.

Das Antriebsmittel 66, das aus mehreren Luftzylindern 68 ausgebildet ist, bewegt das ringförmige Rahmenhalteelement 56 in der vertikalen Richtung zwischen einer Bezugsposition, in welcher die Befestigungsoberfläche 56a im Wesentlichen dieselbe Höhe wie eine vordere Oberfläche des Verschlusses 62 aufweist, der als das obere Ende der Ausdehnungstrommel 60 dient, und einer Ausdehnungsposition, die um eine vorbestimmte Menge tiefer als das obere Ende der Ausdehnungstrommel 60 ist.The drive means 66 consisting of several air cylinders 68 is formed, moves the annular frame holding member 56 in the vertical direction between a reference position in which the mounting surface 56a substantially the same height as a front surface of the closure 62 having as the upper end of the expansion drum 60 serves, and an expansion position, which is lower by a predetermined amount than the upper end of the expansion drum 60 is.

Der Teilungsschritt für den Wafer 11, der unter Verwendung der Teilungsvorrichtung 50 durchgeführt wird, die wie oben beschrieben ausgestaltet ist, wird mit Bezug zu 8A und 8B beschrieben. Wie in 8A dargestellt, ist der ringförmige Rahmen F, der den Wafer 11 durch das Teilungsband T trägt, an der Befestigungsoberfläche 56a des Rahmenhalteelements 56 befestigt und von dem Rahmenhalteelement 56 durch die Klemmen 58 fixiert. In diesem Fall ist das Rahmenhalteelement 56 in der Bezugsposition positioniert, in der die Befestigungsoberfläche 56a davon im Wesentlichen die gleiche Höhe wie das obere Ende der Ausdehnungstrommel 60 aufweist.The division step for the wafer 11 using the divider 50 is performed, which is configured as described above, with reference to 8A and 8B described. As in 8A shown is the annular frame F that the wafer 11 through the dividing band T carries, at the mounting surface 56a the frame holding member 56 attached and from the frame holding member 56 through the terminals 58 fixed. In this case, the frame holding member 56 positioned in the reference position in which the mounting surface 56a of which substantially the same height as the upper end of the expansion drum 60 having.

Als nächstes werden die Luftzylinder 68 angetrieben, um das Rahmenhalteelement 56 zu der Ausdehnungsposition abzusenken, wie in 8B dargestellt. Entsprechend wird der ringförmige Rahmen F, der an der Befestigungsoberfläche 56a des Rahmenhalteelements 56 fixiert ist, abgesenkt und als ein Ergebnis liegt das Teilungsband T, das an dem ringförmigen Rahmen F angebracht ist, an einer oberen Endkante der Ausdehnungstrommel 60 an und ist im Wesentlichen in einer radialen Richtung ausgedehnt.Next are the air cylinders 68 driven to the frame holding member 56 to lower to the expansion position, as in 8B shown. Accordingly, the annular frame F standing at the mounting surface 56a the frame holding member 56 is fixed, lowered and as a result, the dividing band lies T attached to the annular frame F is attached, at an upper end edge of the expansion drum 60 and is extended substantially in a radial direction.

Als ein Ergebnis werden Zugkräfte radial auf dem Wafer 11, der an dem Teilungsband T angebracht ist, aufgebracht. Wenn die Zugkräfte folglich radial an dem Wafer 11 aufgebracht werden, wird der Wafer 11 entlang der modifizierten Schichten 24, die in dem Versiegelungsmaterial 20 entlang der Teilungslinien 13 ausgebildet sind, geteilt, wobei die modifizierten Schichten 25 als Startpunkte der Teilung dienen, wie in der vergrößerten Ansicht von 9 dargestellt, wobei der Wafer 11 in einzelne Bauelementchips 27 geteilt wird, von denen jeder seine vordere Oberfläche und vier seitliche Oberflächen durch das Versiegelungsmaterial 20 umgeben aufweist.As a result, tensile forces are generated radially on the wafer 11 who participated in the graduation tape T attached, applied. Consequently, if the tensile forces are radial on the wafer 11 be applied, the wafer becomes 11 along the modified layers 24 that are in the sealing material 20 along the dividing lines 13 are formed, divided, wherein the modified layers 25 serve as starting points of the division, as in the enlarged view of 9 shown, wherein the wafer 11 in individual component chips 27 each of which has its front surface and four side surfaces sealed by the sealing material 20 surrounded.

Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung ist durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden darum durch die Erfindung umfasst.The present invention is not limited to the details of the preferred embodiments described above. The scope of the invention is defined by the appended claims, and all changes and modifications that fall within the equivalence of the scope of the claims are therefore embraced by the invention.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2013074021 [0004]JP 2013074021 [0004]
  • JP 2016015438 [0004]JP 2016015438 [0004]

Claims (1)

Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers, in dem jedes Bauelement, das mehrere Erhöhungen aufweist, in jedem der Bereiche einer vorderen Oberfläche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt ist, die in einer sich kreuzenden Weise ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer umfasst: einen Ausbildungsschritt für eine geschnittene Nut zum Ausbilden geschnittener Nuten, die jeweils eine Tiefe entsprechend einer fertigen Dicke eines jeden der Bauelementchips aufweisen, durch eine Schneidklinge entlang der Teilungslinien von einer vorderen Oberflächenseite des Wafers; einen Versiegelungsschritt zum Versiegeln der vorderen Oberfläche des Wafers inklusive der geschnittenen Nuten mit einem Versiegelungsmaterial, nachdem der Ausbildungsschritt für eine geschnittene Nut durchgeführt wurde; einen Schleifschritt zum Schleifen des Wafers von einer hinteren Oberflächenseite des Wafers auf die fertige Dicke von jedem der Bauelementchips, um das Versiegelungsmaterial in den geschnittenen Nuten freizulegen, nachdem der Versiegelungsschritt durchgeführt wurde; einen Ausrichtungsschritt zum Detektieren einer Ausrichtungsmarkierung durch das Versiegelungsmaterial durch ein Aufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers und Detektieren der Teilungslinie, die laserbearbeitet werden soll, basierend auf der Ausrichtungsmarkierung, nachdem der Schleifschritt durchgeführt wurde; einen Ausbildungsschritt für eine modifizierte Schicht zum Emittieren eines Laserstrahls einer solchen Wellenlänge, dass sie durch das Versiegelungsmaterial läuft, entlang der Teilungslinien von der vorderen Oberflächenseite des Wafers, wobei ein Fokuspunkt des Laserstrahls in dem Versiegelungsmaterial in den geschnittenen Nuten positioniert wird, um modifizierte Schichten in dem Versiegelungsmaterial auszubilden, nachdem der Ausrichtungsschritt durchgeführt wurde; und einen Teilungsschritt zum Aufbringen einer äußeren Kraft auf dem Versiegelungsmaterial in den geschnittenen Nuten und Teilen des Wafers, wobei die modifizierten Schichten als Startpunkte der Teilung dienen, in einzelne Bauelementchips, von denen jeder seine vordere Oberfläche und vier Seitenoberflächen durch das Versiegelungsmaterial umgeben aufweist, nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde, wobei der Ausrichtungsschritt durchgeführt wird, während ein Bereich, der durch das Aufnahmemittel für sichtbares Licht aufgenommen werden soll, mit Licht durch ein geneigtes Leuchtmittel geneigt bestrahlt wird.A wafer processing method of processing a wafer, in which each device having a plurality of ridges is formed in each of the front surface areas divided by a plurality of intersecting division lines formed in an intersecting manner, the processing method for a wafer includes: a cut groove forming step for forming cut grooves, each having a depth corresponding to a finished thickness of each of the device chips, through a cutting blade along the dividing lines from a front surface side of the wafer; a sealing step of sealing the front surface of the wafer including the cut grooves with a sealing material after performing the cut groove forming step; a grinding step of grinding the wafer from a back surface side of the wafer to the finished thickness of each of the device chips to expose the sealing material in the cut grooves after the sealing step is performed; an alignment step of detecting an alignment mark by the sealing material through a visible light-receiving means from the front surface side of the wafer and detecting the division line to be laser-processed based on the alignment mark after the grinding step is performed; a modified layer forming step for emitting a laser beam of such a wavelength as to pass through the sealing material along the division lines from the front surface side of the wafer, wherein a focal point of the laser beam in the sealing material is positioned in the cut grooves to form modified layers in form the sealing material after the alignment step has been performed; and a dividing step for applying an external force on the sealing material in the cut grooves and parts of the wafer, the modified layers serving as starting points of the division, into individual device chips each having its front surface and four side surfaces surrounded by the sealing material after the sealing Training step for a modified layer was performed, wherein the aligning step is performed while an area to be picked up by the visible light pickup means is irradiated with light inclined by an inclined lamp.
DE102018215247.0A 2017-09-08 2018-09-07 Processing method for a wafer Granted DE102018215247A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017172839A JP6918418B2 (en) 2017-09-08 2017-09-08 Wafer processing method
JP2017-172839 2017-09-08

Publications (1)

Publication Number Publication Date
DE102018215247A1 true DE102018215247A1 (en) 2019-03-14

Family

ID=65441994

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215247.0A Granted DE102018215247A1 (en) 2017-09-08 2018-09-07 Processing method for a wafer

Country Status (6)

Country Link
JP (1) JP6918418B2 (en)
KR (1) KR102581138B1 (en)
CN (1) CN109473351A (en)
DE (1) DE102018215247A1 (en)
SG (1) SG10201807747VA (en)
TW (1) TWI789422B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT522487A3 (en) * 2019-04-17 2022-04-15 Disco Corp WAFER PROCESSING PROCESS

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110744731B (en) * 2019-10-30 2021-07-27 许昌学院 Wafer slicing equipment based on photoelectric control
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756877B2 (en) * 1990-01-24 1995-06-14 三菱電機株式会社 Lead flatness measuring device for semiconductor device
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP2004200258A (en) * 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd Device and method for inspecting bump
JP2007190596A (en) * 2006-01-20 2007-08-02 Seiko Epson Corp Method for manufacturing base body, flexible circuit substrate, electrooptical device and electronic equipment
JP2009158763A (en) * 2007-12-27 2009-07-16 Disco Abrasive Syst Ltd Protective film coating apparatus
JP2010024064A (en) * 2008-07-15 2010-02-04 Seiko Epson Corp Method for manufacturing structure and droplet ejection head
JP5474630B2 (en) * 2010-03-30 2014-04-16 トッパン・フォームズ株式会社 Electronic component and manufacturing method thereof, component mounting board
JP5895332B2 (en) * 2010-04-01 2016-03-30 株式会社ニコン Position detection apparatus, overlay apparatus, position detection method, and device manufacturing method
US9085685B2 (en) * 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
JP2014003274A (en) * 2012-05-25 2014-01-09 Nitto Denko Corp Method for manufacturing semiconductor device and underfill material
JP6157890B2 (en) * 2013-03-26 2017-07-05 日東電工株式会社 Underfill material, sealing sheet, and method for manufacturing semiconductor device
CN105102179B (en) * 2013-03-27 2017-04-26 浜松光子学株式会社 Laser machining device and laser machining method
JP2016166120A (en) * 2015-03-06 2016-09-15 三星ダイヤモンド工業株式会社 Processing method of laminated substrate, and processing device of laminated substrate by laser beam
JP2017022162A (en) * 2015-07-07 2017-01-26 株式会社ディスコ Wafer processing method
JP6557081B2 (en) * 2015-07-13 2019-08-07 株式会社ディスコ Wafer processing method
JP2017028160A (en) * 2015-07-24 2017-02-02 株式会社ディスコ Machining method for wafer
JP6512298B2 (en) * 2015-08-11 2019-05-15 株式会社村田製作所 High frequency module and method of manufacturing the same
JP6506137B2 (en) * 2015-08-17 2019-04-24 株式会社ディスコ Processing method of bonded substrate
JP2017054888A (en) * 2015-09-08 2017-03-16 株式会社ディスコ Processing method for wafer
JP2017107984A (en) * 2015-12-09 2017-06-15 株式会社ディスコ Wafer processing method
JP6608694B2 (en) * 2015-12-25 2019-11-20 株式会社ディスコ Wafer processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT522487A3 (en) * 2019-04-17 2022-04-15 Disco Corp WAFER PROCESSING PROCESS
AT522487B1 (en) * 2019-04-17 2022-08-15 Disco Corp WAFER PROCESSING PROCESS

Also Published As

Publication number Publication date
KR102581138B1 (en) 2023-09-20
JP2019050252A (en) 2019-03-28
KR20190028317A (en) 2019-03-18
TW201913783A (en) 2019-04-01
JP6918418B2 (en) 2021-08-11
SG10201807747VA (en) 2019-04-29
CN109473351A (en) 2019-03-15
TWI789422B (en) 2023-01-11

Similar Documents

Publication Publication Date Title
DE102017206400B4 (en) PROCESSING PROCESS FOR A WAFER
DE102015201833B4 (en) Holding table and using the holding table
DE102016208307A1 (en) WAFER PROCESSING PROCEDURES
DE202014011497U1 (en) Laser processing device
DE102008045716B4 (en) Height position detector for a workpiece held on a clamping table
DE102014215392A1 (en) Optical device wafer processing method
DE102018215249A1 (en) Processing method for a wafer
DE102016213249A1 (en) Method for thinly designing a wafer
DE102016213248A1 (en) Method for thinly designing a wafer
DE102018201084A1 (en) LASER PROCESSING DEVICE
DE102018215247A1 (en) Processing method for a wafer
DE102008022745A1 (en) Wafer dividing method
DE102012212940A1 (en) A method of detecting the shape of a laser beam spot
DE102009004168A1 (en) Layer device manufacturing process
DE102015207193A1 (en) Crystal substrate processing method
DE102018210393A1 (en) Processing method for a substrate
DE102015221485A1 (en) Wafer processing method
DE102009004567A1 (en) Wafer separation process
DE102018215248A1 (en) Processing method for a wafer
DE102020200257A1 (en) WORKPIECE CUTTING PROCESS
DE102014209555A1 (en) LASER PROCESSING DEVICE
DE102018215246A1 (en) Processing method for a wafer
DE102018215271A1 (en) PROCESSING METHOD FOR A WAFER
DE102010039798A1 (en) Method for processing semiconductor wafer during manufacturing of e.g. integrated circuit, involves arranging adhesive tape at upper end of reinforcement section of wafer, removing protective band from wafer, and removing section from tape
DE102014226050A1 (en) Device wafer processing method

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021680000

Ipc: H01L0021301000

R018 Grant decision by examination section/examining division