JP6918418B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6918418B2 JP6918418B2 JP2017172839A JP2017172839A JP6918418B2 JP 6918418 B2 JP6918418 B2 JP 6918418B2 JP 2017172839 A JP2017172839 A JP 2017172839A JP 2017172839 A JP2017172839 A JP 2017172839A JP 6918418 B2 JP6918418 B2 JP 6918418B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sealing material
- cutting groove
- alignment
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title description 4
- 239000003566 sealing material Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 17
- 239000008393 encapsulating agent Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000006229 carbon black Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000003754 machining Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ADCOVFLJGNWWNZ-UHFFFAOYSA-N antimony trioxide Chemical compound O=[Sb]O[Sb]=O ADCOVFLJGNWWNZ-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、ウェーハを加工して5Sモールドパッケージを形成するウェーハの加工方法に関する。 The present invention relates to a method for processing a wafer to process a wafer to form a 5S mold package.
LSIやNAND型フラッシュメモリ等の各種デバイスの小型化及び高密度実装化を実現する構造として、例えばデバイスチップをチップサイズでパッケージ化したチップサイズパッケージ(CSP)が実用に供され、携帯電話やスマートフォン等に広く使用されている。更に、近年はこのCSPの中で、チップの表面のみならず全側面を封止材で封止したCSP、所謂5Sモールドパッケージが開発され実用化されている。 As a structure that realizes miniaturization and high-density mounting of various devices such as LSI and NAND flash memory, for example, a chip size package (CSP) in which a device chip is packaged in a chip size has been put into practical use, and a mobile phone or a smartphone has been put into practical use. It is widely used for such purposes. Further, in recent years, among these CSPs, a CSP in which not only the surface of the chip but also all the side surfaces are sealed with a sealing material, a so-called 5S mold package, has been developed and put into practical use.
従来の5Sモールドパッケージは、以下の工程によって製作されている。
(1)半導体ウェーハ(以下、ウェーハと略称することがある)の表面にデバイス(回路)及びバンプと呼ばれる外部接続端子を形成する。
(2)ウェーハの表面側から分割予定ラインに沿ってウェーハを切削し、デバイスチップの仕上がり厚さに相当する深さの切削溝を形成する。
(3)ウェーハの表面をカーボンブラック入りの封止材で封止する。
(4)ウェーハの裏面側をデバイスチップの仕上がり厚さまで研削して切削溝中の封止材を露出させる。
(5)ウェーハの表面はカーボンブラック入りの封止材で封止されているため、ウェーハ表面の外周部分の封止材を除去してターゲットパターン等のアライメントマークを露出させ、このアライメントマークに基づいて切削すべき分割予定ラインを検出するアライメントを実施する。
(6)アライメントに基づいて、ウェーハの表面側から分割予定ラインに沿ってウェーハを切削して、表面及び全側面が封止材で封止された5Sモールドパッケージに分割する。
The conventional 5S mold package is manufactured by the following process.
(1) External connection terminals called devices (circuits) and bumps are formed on the surface of a semiconductor wafer (hereinafter, may be abbreviated as a wafer).
(2) The wafer is cut from the surface side of the wafer along the planned division line to form a cutting groove having a depth corresponding to the finished thickness of the device chip.
(3) The surface of the wafer is sealed with a sealing material containing carbon black.
(4) The back surface side of the wafer is ground to the finished thickness of the device chip to expose the sealing material in the cutting groove.
(5) Since the surface of the wafer is sealed with a sealing material containing carbon black, the sealing material on the outer peripheral portion of the wafer surface is removed to expose the alignment mark such as the target pattern, and based on this alignment mark. Alignment is performed to detect the planned division line to be cut.
(6) Based on the alignment, the wafer is cut from the surface side of the wafer along the planned division line, and the wafer is divided into 5S mold packages whose surface and all side surfaces are sealed with a sealing material.
上述したように、ウェーハの表面はカーボンブラックを含む封止材で封止されているため、ウェーハ表面に形成されているデバイス等は肉眼では全く見ることはできない。この問題を解決してアライメントを可能とするため、上記(5)で記載したように、ウェーハ表面の封止材の外周部分を除去してターゲットパターン等のアライメントマークを露出させ、このアライメントマークに基づいて切削すべき分割予定ラインを検出してアライメントを実行する技術を本出願人は開発した(特開2013−074021号公報及び特開2016−015438号公報参照)。 As described above, since the surface of the wafer is sealed with a sealing material containing carbon black, the devices and the like formed on the surface of the wafer cannot be seen with the naked eye at all. In order to solve this problem and enable alignment, as described in (5) above, the outer peripheral portion of the encapsulant on the wafer surface is removed to expose the alignment mark such as the target pattern, and the alignment mark is used. Based on this, the applicant has developed a technique for detecting a planned division line to be cut and performing alignment (see Japanese Patent Application Laid-Open No. 2013-074021 and Japanese Patent Application Laid-Open No. 2016-015438).
しかし、上記公開公報に記載されたアライメント方法では、ダイシング用の切削ブレードに替えてエッジトリミング用の幅の広い切削ブレードをスピンドルに装着してウェーハの外周部分の封止材を除去する工程が必要であり、切削ブレードの交換及びエッジトリミングにより外周部分の封止材を除去する手間が掛かり、生産性が悪いという問題がある。 However, the alignment method described in the above-mentioned publication requires a step of mounting a wide cutting blade for edge trimming on the spindle instead of the cutting blade for dicing and removing the sealing material on the outer peripheral portion of the wafer. Therefore, there is a problem that it takes time and effort to remove the sealing material of the outer peripheral portion by replacing the cutting blade and trimming the edge, resulting in poor productivity.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ウェーハ表面に被覆されたカーボンブラックを含む封止材を通してアライメント工程を実施可能なウェーハの加工方法を提供することである。 The present invention has been made in view of these points, and an object of the present invention is to provide a method for processing a wafer in which an alignment process can be performed through a sealing material containing carbon black coated on the wafer surface. That is.
本発明によると、交差して形成された複数の分割予定ラインによって区画された表面の各領域にそれぞれ複数のバンプを有するデバイスが形成されたウェーハの加工方法であって、該ウェーハの表面側から該分割予定ラインに沿って切削ブレードによってデバイスチップの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程と、該切削溝形成工程を実施した後、該切削溝を含む該ウェーハの表面を封止材で封止する封止工程と、該封止工程を実施した後、該ウェーハの裏面側から該デバイスチップの仕上がり厚さまで該ウェーハを研削して該切削溝中の該封止材を露出させる研削工程と、該研削工程を実施した後、該ウェーハの表面側から可視光撮像手段によって該封止材を透過してアライメントマークを検出し、該アライメントマークに基づいてレーザー加工すべき該分割予定ラインを検出するアライメント工程と、該アライメント工程を実施した後、該封止材に対して透過性を有する波長のレーザービームの集光点を該切削溝中の該封止材の内部に位置付けて、該ウェーハの表面側から該分割予定ラインに沿ってレーザービームを照射して、該封止材の内部に改質層を形成する改質層形成工程と、該改質層形成工程を実施した後、該切削溝中の該封止材に外力を付与して該改質層を分割起点として該封止材によって表面及び4側面が囲繞された個々のデバイスチップに分割する分割工程と、を備え、該アライメント工程は、該可視光撮像手段によって撮像する領域に斜光手段によって斜めから光を照射しながら実施することを特徴とするウェーハの加工方法が提供される。 According to the present invention, it is a method of processing a wafer in which a device having a plurality of bumps is formed in each region of a surface partitioned by a plurality of scheduled division lines formed by intersecting with each other, from the surface side of the wafer. A cutting groove forming step of forming a cutting groove having a depth corresponding to the finished thickness of the device chip by a cutting blade along the planned division line, and after performing the cutting groove forming step, the wafer including the cutting groove. After performing the sealing step of sealing the front surface of the wafer with a sealing material and the sealing step, the wafer is ground from the back surface side of the wafer to the finished thickness of the device chip, and the sealing in the cutting groove is performed. After performing the grinding step to expose the stop material and the grinding step, the alignment mark is detected by passing through the sealing material from the surface side of the wafer by the visible light imaging means, and laser processing is performed based on the alignment mark. An alignment step for detecting the planned division line to be performed, and after the alignment step is performed, the condensing point of the laser beam having a wavelength that is transparent to the encapsulant is set as the encapsulant in the cutting groove. A modified layer forming step of irradiating a laser beam from the surface side of the wafer along the planned division line to form a modified layer inside the encapsulant, and the modified layer. After performing the forming step, an external force is applied to the sealing material in the cutting groove to divide the modified layer into individual device chips having the surface and four side surfaces surrounded by the sealing material as a division starting point. Provided is a method for processing a wafer, which comprises a dividing step and the alignment step is carried out while obliquely irradiating a region to be imaged by the visible light imaging means with light by an oblique light means.
本発明のウェーハの加工方法によると、斜光手段で斜めから光を照射しながら可視光撮像手段によって封止材を透過してウェーハに形成されたアライメントマークを検出し、アライメントマークに基づいてアライメントを実施できるようにしたので、従来のようにウェーハの表面の外周部分の封止材を除去することなく簡単にアライメント工程を実施できる。 According to the wafer processing method of the present invention, while irradiating light from an oblique angle with the oblique light means, the visible light imaging means transmits the encapsulant to detect the alignment mark formed on the wafer, and the alignment is performed based on the alignment mark. Since it can be carried out, the alignment step can be easily carried out without removing the sealing material on the outer peripheral portion of the surface of the wafer as in the conventional case.
よって、封止材に対して透過性を有する波長のレーザービームを切削溝中の封止材の内部に位置付けて、ウェーハの表面側からレーザービームを照射して、切削溝中の封止材の内部に改質層を形成し、該改質層を分割起点としてウェーハを該封止材によって表面及び4側面が囲繞された個々のデバイスチップに分割することができる。 Therefore, a laser beam having a wavelength that is transparent to the encapsulant is positioned inside the encapsulant in the cutting groove, and the laser beam is irradiated from the surface side of the wafer to form the encapsulant in the cutting groove. A modified layer can be formed inside, and the wafer can be divided into individual device chips whose surface and four side surfaces are surrounded by the sealing material, using the modified layer as a division starting point.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、本発明の加工方法で加工するのに適した半導体ウェーハ(以下、単にウェーハと略称することがある)11の表面側斜視図が示されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. With reference to FIG. 1, a front perspective view of a semiconductor wafer (hereinafter, may be simply abbreviated as a wafer) 11 suitable for processing by the processing method of the present invention is shown.
半導体ウェーハ11の表面11aにおいては、複数の分割予定ライン(ストリート)13が格子状に形成されており、直交する分割予定ライン13によって区画された各領域にはIC、LSI等のデバイス15が形成されている。
On the
各デバイス15の表面には複数の電極バンプ(以下、単にバンプと略称することがある)17を有しており、ウェーハ11はそれぞれ複数のバンプ17を備えた複数のデバイス15が形成されたデバイス領域19と、デバイス領域19を囲繞する外周余剰領域21とをその表面に備えている。
Each
本発明実施形態のウェーハの加工方法では、まず、第1の工程として、ウェーハ11の表面側から分割予定ライン13に沿って切削ブレードによってデバイスチップの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程を実施する。この切削溝形成工程を図2を参照して説明する。
In the wafer processing method of the embodiment of the present invention, first, as a first step, a cutting groove having a depth corresponding to the finished thickness of the device chip is formed from the surface side of the
切削ユニット10は、スピンドル12の先端部に着脱可能に装着された切削ブレード14と、可視光撮像手段(可視光撮像ユニット)18を有するアライメントユニット16とを備えている。可視光撮像ユニット18は、可視光で撮像する顕微鏡及びカメラを有している。
The
切削溝形成工程を実施する前に、まず撮像ユニット18でウェーハ11の表面を可視光で撮像し、各デバイス15に形成されているターゲットパターン等のアライメントマークを検出し、このアライメントマークに基づいて切削すべき分割予定ライン13を検出するアライメントを実施する。
Before carrying out the cutting groove forming step, the
アライメント実施後、矢印R1方向に高速回転する切削ブレード14をウェーハ11の表面11a側から分割予定ライン13に沿ってデバイスチップの仕上がり厚さに相当する深さに切り込ませ、ウェーハ11を吸引保持した図示しないチャックテーブルを矢印X1方向に加工送りすることにより、分割予定ライン13に沿って切削溝23を形成する切削溝形成工程を実施する。
After the alignment is performed, the
この切削溝形成工程を、切削ユニット10を分割予定ライン13のピッチずつ加工送り方向X1と直交する方向に割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿って次々と実施する。
This cutting groove forming step is carried out one after another along the scheduled
次いで、図示しないチャックテーブルを90°回転した後、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿って同様な切削溝形成工程を次々と実施する。
Next, after rotating the chuck table (not shown) by 90 °, the same cutting groove forming step is carried out one after another along the planned
切削溝形成工程を実施した後、図3に示すように、ウェーハ11の表面11aに封止材20を塗布して、切削溝23を含むウェーハ11の表面11aを封止材で封止する封止工程を実施する。封止材20は流動性があるため、封止工程を実施すると、切削溝23中に封止材20が充填される。
After performing the cutting groove forming step, as shown in FIG. 3, the sealing
封止材20としては、質量%でエポキシ樹脂又はエポキシ樹脂+フェノール樹脂10.3%、シリカフィラー85.3%、カーボンブラック0.1〜0.2%、その他の成分4.2〜4.3%を含む組成とした。その他の成分としては、例えば、金属水酸化物、三酸化アンチモン、二酸化ケイ素等を含む。
The
このような組成の封止材20でウェーハ11の表面11aを被覆してウェーハ11の表面11aを封止すると、封止材20中にごく少量含まれているカーボンブラックにより封止材20が黒色となるため、封止材20を通してウェーハ11の表面11aを見ることは通常困難である。
When the
ここで、封止材20中にカーボンブラックを混入させるのは、主にデバイス15の静電破壊を防止するためであり、現在のところカーボンブラックを含有しない封止材は市販されていない。
Here, the reason why carbon black is mixed in the sealing
封止材20の塗布方法は特に限定されないが、バンプ17の高さまで封止材20を塗布するのが望ましく、次いでエッチングにより封止材20をエッチングして、バンプ17の頭出しをする。
The method of applying the sealing
封止工程を実施した後、ウェーハ11の裏面11b側からデバイスチップの仕上がり厚さまでウェーハ11を研削して、第1の切削溝23中の封止材20を露出させる研削工程を実施する。
After performing the sealing step, the
この研削工程を図4を参照して説明する。ウェーハ11の表面11aに表面保護テープ22を貼着し、研削装置のチャックテーブル24で表面保護テープ22を介してウェーハ11を吸引保持する。
This grinding process will be described with reference to FIG. The surface
研削ユニット26は、スピンドルハウジング28中に回転可能に収容され図示しないモーターにより回転駆動されるスピンドル30と、スピンドル30の先端に固定されたホイールマウント32と、ホイールマウント32に着脱可能に装着された研削ホイール34とを含んでいる。研削ホイール34は、環状のホイール基台36と、ホイール基台36の下端外周に固着された複数の研削砥石38とから構成される。
The grinding
研削工程では、チャックテーブル24を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール34を矢印bで示す方向に例えば6000rpmで回転させると共に、図示しない研削ユニット送り機構を駆動して研削ホイール34の研削砥石38をウェーハ11の裏面11bに接触させる。
In the grinding step, the chuck table 24 is rotated in the direction indicated by the arrow a at, for example, 300 rpm, the grinding
そして、研削ホイール34を所定の研削送り速度で下方に所定量研削送りしながらウェー11の裏面11bを研削する。接触式又は非接触式の厚み測定ゲージでウェーハ11の厚さを測定しながら、ウェーハ11を所定の厚さ、例えば100μmに研削して、切削溝23中に埋設された封止材20を露出させる。
Then, the
研削工程を実施した後、ウェーハ11の表面11a側から可視光撮像手段によって封止材20を通してウェーハ11の表面11aを撮像し、ウェーハ11の表面11aに形成されている少なくとも2つのターゲットパターン等のアライメントマークを検出し、これらのアライメントマークに基づいてレーザー加工すべき分割予定ライン13を検出するアライメント工程を実施する。
After performing the grinding process, the
このアライメント工程について、図5を参照して詳細に説明する。アライメント工程を実施する前に、ウェーハ11の裏面11b側を外周部が環状フレームFに装着されたダイシングテープTに貼着する。
This alignment step will be described in detail with reference to FIG. Before performing the alignment step, the
アライメント工程では、図5に示すように、ダイシングテープTを介してレーザー加工装置のチャックテーブル40でウェーハ11を吸引保持し、ウェーハ11の表面11aを封止している封止材20を上方に露出させる。そして、クランプ42で環状フレームFをクランプして固定する。
In the alignment step, as shown in FIG. 5, the
アライメント工程では、切削装置の可視光撮像ユニット18と同様なレーザー加工装置の可視光撮像ユニット18AのCCD等の撮像素子でウェーハ11の表面11aを撮像する。しかし、封止材20中にはシリカフィラー、カーボンブラック等の成分が含まれており、更に封止材20の表面には凹凸があるため、可視光撮像ユニット18Aの垂直照明では封止材20を透過してウェーハ11の表面11aを撮像しても、撮像画像がピンボケとなってしまい、ターゲットパターン等のアライメントマークを検出するのが困難である。
In the alignment step, the
そこで、本実施形態のアライメント工程では、可視光撮像ユニット18Aの垂直照明に加えて斜光手段31から撮像領域に斜めから光を照射し、撮像画像のピンボケを改善し、アライメントマークの検出を可能としている。 Therefore, in the alignment step of the present embodiment, in addition to the vertical illumination of the visible light imaging unit 18A, the oblique light means 31 irradiates the imaging region with light obliquely to improve the out-of-focus of the captured image and enable the detection of the alignment mark. There is.
斜光手段31から照射する光は白色光が好ましく、ウェーハ11の表面11aに対する入射角は30°〜60°の範囲内が好ましい。好ましくは、可視光撮像ユニット18Aは、露光時間等を調整できるエキスポージャーを備えている。
The light emitted from the oblique light means 31 is preferably white light, and the angle of incidence on the
次いで、これらのアライメントマークを結んだ直線が加工送り方向と平行となるようにチャックテーブル40をθ回転し、更にアライメントマークと分割予定ライン13の中心との距離だけ図2に示す切削ユニット10を加工送り方向X1と直交する方向に移動することにより、切削すべき分割予定ライン13を検出する。
Next, the chuck table 40 is rotated by θ so that the straight line connecting these alignment marks is parallel to the machining feed direction, and the cutting
アライメント工程を実施した後、図6(A)に示したように、ウェーハ11の表面11a側から分割予定ライン13に沿ってレーザー加工装置のレーザーヘッド(集光器)46から封止材20に対して透過性を有する波長(例えば1064nm)のレーザービームLBをその集光点を切削溝23中の封止材20の内部に位置付けて照射し、チャックテーブル40を矢印X1方向に加工送りすることにより、切削溝23中の封止材20の内部に図6(B)に示すような改質層25を形成する改質層形成工程を実施する。
After performing the alignment step, as shown in FIG. 6A, from the
この改質層形成工程を、第1の方向に伸長する分割予定ライン13に沿って次々と実施した後、チャックテーブル40を90°回転し、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿って次々と実施する。
After performing this modified layer forming step one after another along the planned
改質層形成工程実施後、図7に示す分割装置50を使用してウェーハ11に外力を付与し、ウェーハ11を個々のデバイスチップ27へと分割する分割ステップを実施する。図7に示す分割装置50は、環状フレームFを保持するフレーム保持手段52と、フレーム保持手段52に保持された環状フレームFに装着されたダイシングテープTを拡張するテープ拡張手段54を具備している。
After performing the modified layer forming step, an external force is applied to the
フレーム保持手段52は、環状のフレーム保持部材56と、フレーム保持部材56の外周に配設された固定手段としての複数のクランプ58から構成される。フレーム保持部材56の上面は環状フレームFを載置する載置面56aを形成しており、この載置面56a上に環状フレームFが載置される。
The frame holding means 52 is composed of an annular
そして、載置面56a上に載置された環状フレームFは、クランプ58によってフレーム保持手段56に固定される。このように構成されたフレーム保持手段52はテープ拡張手段54によって上下方向に移動可能に支持されている。
Then, the annular frame F mounted on the mounting
テープ拡張手段54は、環状のフレーム保持部材56の内側に配設された拡張ドラム60を具備している。拡張ドラム50の上端は蓋52で閉鎖されている。この拡張ドラム60は、環状フレームFの内径より小さく、環状フレームFに装着されたダイシングテープTに貼着されるウェーハ11の外径より大きい内径を有している。
The tape expanding means 54 includes an
拡張ドラム60はその下端に一体的に形成された支持フランジ64を有している。テープ拡張手段54は更に、環状のフレーム保持部材56を上下方向に移動する駆動手段66を具備している。この駆動手段66は支持フランジ64上に配設された複数のエアシリンダ68から構成されており、そのピストンロッド70はフレーム保持部材56の下面に連結されている。
The
複数のエアシリンダ68から構成される駆動手段66は、環状のフレーム保持部材56を、その載置面56aが拡張ドラム60の上端である蓋62の表面と略同一高さとなる基準位置と、拡張ドラム60の上端より所定量下方の拡張位置との間で上下方向に移動する。
The drive means 66 composed of a plurality of
以上のように構成された分割装置50を用いて実施するウェーハ11の分割工程について図8を参照して説明する。図8(A)に示すように、ウェーハ11をダイシングテープTを介して支持した環状フレームFを、フレーム保持部材56の載置面56a上に載置し、クランプ58によってフレーム保持部材56に固定する。この時、フレーム保持部材56はその載置面56aが拡張ドラム60の上端と略同一高さとなる基準位置に位置付けられる。
The partitioning process of the
次いで、エアシリンダ68を駆動してフレーム保持部材56を図8(B)に示す拡張位置に下降する。これにより、フレーム保持部材56の載置面56a上に固定されている環状フレームFを下降するため、環状フレームFに装着されたダイシングテープTは拡張ドラム60の上端縁に当接して主に半径方向に拡張される。
Next, the
その結果、ダイシングテープTに貼着されているウェーハ11には放射状に引っ張り力が作用する。このようにウェーハ11に放射状に引っ張り力が作用すると、分割予定ライン13に沿って封止材20中に形成された改質層25が分割起点となってウェーハ11が改質層25に沿って図9の拡大図に示すように割断され、封止材20によって表面及び4側面が囲繞された個々のデバイスチップ27に分割される。
As a result, a tensile force acts radially on the
10 切削ユニット
11 半導体ウェーハ
13 分割予定ライン
14 切削ブレード
15 デバイス
16 アライメントユニット
17 電極バンプ
18,18A 撮像ユニット
20 封止材
23 切削溝
25 改質層
26 研削ユニット
27 デバイスチップ
31 斜光手段
34 研削ホイール
38 研削砥石
46 レーザーヘッド(集光器)
50 分割装置
10
50 split device
Claims (1)
該ウェーハの表面側から該分割予定ラインに沿って切削ブレードによってデバイスチップの仕上がり厚さに相当する深さの切削溝を形成する切削溝形成工程と、
該切削溝形成工程を実施した後、該切削溝を含む該ウェーハの表面を封止材で封止する封止工程と、
該封止工程を実施した後、該ウェーハの裏面側から該デバイスチップの仕上がり厚さまで該ウェーハを研削して該切削溝中の該封止材を露出させる研削工程と、
該研削工程を実施した後、該ウェーハの表面側から可視光撮像手段によって該封止材を透過してアライメントマークを検出し、該アライメントマークに基づいてレーザー加工すべき該分割予定ラインを検出するアライメント工程と、
該アライメント工程を実施した後、該封止材に対して透過性を有する波長のレーザービームの集光点を該切削溝中の該封止材の内部に位置付けて、該ウェーハの表面側から該分割予定ラインに沿ってレーザービームを照射して、該封止材の内部に改質層を形成する改質層形成工程と、
該改質層形成工程を実施した後、該切削溝中の該封止材に外力を付与して該改質層を分割起点として該封止材によって表面及び4側面が囲繞された個々のデバイスチップに分割する分割工程と、を備え、
該アライメント工程は、該可視光撮像手段によって撮像する領域に斜光手段によって斜めから光を照射しながら実施することを特徴とするウェーハの加工方法。 A method for processing a wafer in which a device having a plurality of bumps is formed in each region of a surface partitioned by a plurality of scheduled division lines formed by intersecting with each other.
A cutting groove forming step of forming a cutting groove having a depth corresponding to the finished thickness of the device chip by a cutting blade from the surface side of the wafer along the planned division line.
After performing the cutting groove forming step, a sealing step of sealing the surface of the wafer including the cutting groove with a sealing material, and
After performing the sealing step, a grinding step of grinding the wafer from the back surface side of the wafer to the finished thickness of the device chip to expose the sealing material in the cutting groove, and a grinding step.
After performing the grinding step, the alignment mark is detected by passing through the sealing material from the surface side of the wafer by the visible light imaging means, and the division schedule line to be laser-processed is detected based on the alignment mark. Alignment process and
After performing the alignment step, a condensing point of a laser beam having a wavelength that is transparent to the encapsulant is positioned inside the encapsulant in the cutting groove, and the wafer is viewed from the surface side of the wafer. A modified layer forming step of irradiating a laser beam along a planned division line to form a modified layer inside the encapsulant.
After performing the modified layer forming step, an external force is applied to the sealing material in the cutting groove, and the surface and four side surfaces are surrounded by the sealing material with the modified layer as the starting point of division. It is equipped with a dividing process that divides into chips.
A method for processing a wafer, wherein the alignment step is performed while irradiating a region to be imaged by the visible light imaging means with light obliquely by the oblique light means.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172839A JP6918418B2 (en) | 2017-09-08 | 2017-09-08 | Wafer processing method |
KR1020180105772A KR102581138B1 (en) | 2017-09-08 | 2018-09-05 | Method for processing wafer |
CN201811037552.4A CN109473351A (en) | 2017-09-08 | 2018-09-06 | The processing method of chip |
DE102018215247.0A DE102018215247A1 (en) | 2017-09-08 | 2018-09-07 | Processing method for a wafer |
TW107131468A TWI789422B (en) | 2017-09-08 | 2018-09-07 | Wafer processing method |
SG10201807747VA SG10201807747VA (en) | 2017-09-08 | 2018-09-07 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172839A JP6918418B2 (en) | 2017-09-08 | 2017-09-08 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019050252A JP2019050252A (en) | 2019-03-28 |
JP6918418B2 true JP6918418B2 (en) | 2021-08-11 |
Family
ID=65441994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017172839A Active JP6918418B2 (en) | 2017-09-08 | 2017-09-08 | Wafer processing method |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP6918418B2 (en) |
KR (1) | KR102581138B1 (en) |
CN (1) | CN109473351A (en) |
DE (1) | DE102018215247A1 (en) |
SG (1) | SG10201807747VA (en) |
TW (1) | TWI789422B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7368098B2 (en) * | 2019-04-17 | 2023-10-24 | 株式会社ディスコ | Wafer processing method |
CN110744731B (en) * | 2019-10-30 | 2021-07-27 | 许昌学院 | Wafer slicing equipment based on photoelectric control |
US11908831B2 (en) | 2020-10-21 | 2024-02-20 | Stmicroelectronics Pte Ltd | Method for manufacturing a wafer level chip scale package (WLCSP) |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756877B2 (en) * | 1990-01-24 | 1995-06-14 | 三菱電機株式会社 | Lead flatness measuring device for semiconductor device |
US6649445B1 (en) * | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
JP2004200258A (en) | 2002-12-17 | 2004-07-15 | Shinko Electric Ind Co Ltd | Device and method for inspecting bump |
JP2007190596A (en) * | 2006-01-20 | 2007-08-02 | Seiko Epson Corp | Method for manufacturing base body, flexible circuit substrate, electrooptical device and electronic equipment |
JP2009158763A (en) * | 2007-12-27 | 2009-07-16 | Disco Abrasive Syst Ltd | Protective film coating apparatus |
JP2010024064A (en) * | 2008-07-15 | 2010-02-04 | Seiko Epson Corp | Method for manufacturing structure and droplet ejection head |
JP5474630B2 (en) * | 2010-03-30 | 2014-04-16 | トッパン・フォームズ株式会社 | Electronic component and manufacturing method thereof, component mounting board |
JP5895332B2 (en) | 2010-04-01 | 2016-03-30 | 株式会社ニコン | Position detection apparatus, overlay apparatus, position detection method, and device manufacturing method |
JP5948034B2 (en) | 2011-09-27 | 2016-07-06 | 株式会社ディスコ | Alignment method |
KR20130059291A (en) * | 2011-11-28 | 2013-06-05 | 닛토덴코 가부시키가이샤 | Underfill material and method for manufacturing semiconductor device |
JP2014003274A (en) * | 2012-05-25 | 2014-01-09 | Nitto Denko Corp | Method for manufacturing semiconductor device and underfill material |
JP6157890B2 (en) * | 2013-03-26 | 2017-07-05 | 日東電工株式会社 | Underfill material, sealing sheet, and method for manufacturing semiconductor device |
US9902016B2 (en) * | 2013-03-27 | 2018-02-27 | Hamamatsu Photonics K.K. | Laser machining device and laser machining method |
JP2016015438A (en) | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | Alignment method |
JP2016166120A (en) * | 2015-03-06 | 2016-09-15 | 三星ダイヤモンド工業株式会社 | Processing method of laminated substrate, and processing device of laminated substrate by laser beam |
JP2017022162A (en) * | 2015-07-07 | 2017-01-26 | 株式会社ディスコ | Wafer processing method |
JP6557081B2 (en) * | 2015-07-13 | 2019-08-07 | 株式会社ディスコ | Wafer processing method |
JP2017028160A (en) * | 2015-07-24 | 2017-02-02 | 株式会社ディスコ | Machining method for wafer |
WO2017026430A1 (en) * | 2015-08-11 | 2017-02-16 | 株式会社村田製作所 | High-frequency module and method for producing same |
JP6506137B2 (en) * | 2015-08-17 | 2019-04-24 | 株式会社ディスコ | Processing method of bonded substrate |
JP2017054888A (en) * | 2015-09-08 | 2017-03-16 | 株式会社ディスコ | Processing method for wafer |
JP2017107984A (en) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | Wafer processing method |
JP6608694B2 (en) * | 2015-12-25 | 2019-11-20 | 株式会社ディスコ | Wafer processing method |
-
2017
- 2017-09-08 JP JP2017172839A patent/JP6918418B2/en active Active
-
2018
- 2018-09-05 KR KR1020180105772A patent/KR102581138B1/en active IP Right Grant
- 2018-09-06 CN CN201811037552.4A patent/CN109473351A/en active Pending
- 2018-09-07 SG SG10201807747VA patent/SG10201807747VA/en unknown
- 2018-09-07 DE DE102018215247.0A patent/DE102018215247A1/en active Granted
- 2018-09-07 TW TW107131468A patent/TWI789422B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI789422B (en) | 2023-01-11 |
TW201913783A (en) | 2019-04-01 |
KR20190028317A (en) | 2019-03-18 |
SG10201807747VA (en) | 2019-04-29 |
CN109473351A (en) | 2019-03-15 |
JP2019050252A (en) | 2019-03-28 |
DE102018215247A1 (en) | 2019-03-14 |
KR102581138B1 (en) | 2023-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201735137A (en) | Processing method of wafer | |
CN109473396B (en) | Wafer processing method | |
JP6918418B2 (en) | Wafer processing method | |
JP7009027B2 (en) | Wafer processing method | |
JP7013085B2 (en) | Wafer processing method | |
JP7058904B2 (en) | Wafer processing method | |
JP6976651B2 (en) | Wafer processing method | |
JP6973922B2 (en) | Wafer processing method | |
JP6918419B2 (en) | Wafer processing method | |
JP7007052B2 (en) | Wafer processing method | |
JP6976650B2 (en) | Wafer processing method | |
JP7013084B2 (en) | Wafer processing method | |
JP7013083B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6918418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |