DE102018207228A1

DE102018207228A1 - High-seitige Gate-Treiberschaltung, Halbleitermodul und Dreiphasen-Invertersystem

Info

Publication number: DE102018207228A1
Application number: DE102018207228.0A
Authority: DE
Inventors: Shinji Sakai; Hisashi Oda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-05-19
Filing date: 2018-05-09
Publication date: 2018-11-22
Anticipated expiration: 2038-05-10
Also published as: US20180337666A1; US10218345B2; JP2018196276A; DE102018207228B4; JP6731884B2; CN108964424A

Abstract

Eine High-seitige Gate-Treiberschaltung enthält Impulsgenerierungsschaltungen, die einen ersten Impuls generieren, der mit einem Eingangssignal synchronisiert ist, und Pegelverschiebungsschaltungen, die einen Pegel einer Referenzspannung für den ersten Impuls zu einer Versorgungsspannung eines High-seitigen Schaltelements verschieben. Die Pegelverschiebungsschaltungen enthalten MOSFETs, die durch den ersten Impuls angesteuert werden sollen. Die High-seitige Gate-Treiberschaltung enthält eine Maskensignalgenerierungsschaltung, die ein Maskensignal generiert, das zu einem hohen Pegel in einer Periode wird, in der das Source-Potenzial der MOSFETs zu einem hohen Pegel wird, und Reshot-Schaltungen, die, wenn der erste Impuls in die Pegelverschiebungsschaltungen während einer Maskenperiode eingespeist wird, die eine Periode ist, in der das Maskensignal ein hoher Pegel ist, nach der Maskenperiode einen zweiten Impuls in die Pegelverschiebungsschaltungen einspeisen.

Description

BACKGROUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine High-seitige Gate-Treiberschaltung.
Beschreibung des allgemeinen Standes der Technik
Ein Gate-Treiber-IC für einen Hochspannungs-Metal-Oxid-Halbleiter (MOS) (HVIC) ist ein IC mit hoher Stehspannung, der direkt ein Gate mit einem Eingangssignal ansteuert, wie zum Beispiel ein Mikroprozessor. Der HVIC enthält eine High-seitige Gate-Treiberschaltung, die ein hochspannungsseitiges (High-seitiges) Schaltelement ansteuert, und eine Low-seitige Gate-Treiberschaltung, die ein niederspannungsseitiges (Low-seitiges) Schaltelement ansteuert.
Die High-seitige Gate-Treiberschaltung generiert einen Ein-Impuls, der mit dem Ansteigen eines High-seitigen Eingangssignals HIN synchronisiert ist, und einen Aus-Impuls, der mit dem Abfallen des High-seitigen Eingangssignals HIN synchronisiert ist. Pegel von Referenzspannungen für den Ein-Impuls und den Aus-Impuls werden durch MOSFETs zum Verschieben hoher Stehspannungspegel von GND zu einer Hochspannung verschoben. Der Ein-Impuls und der Aus-Impuls werden dann zu einer Zwischenspeicherschaltung in einer hochspannungsseitigen Logikschaltung übertragen und werden von einer Ausgabeschaltung zu dem High-seitigen Schaltelement ausgegeben. Auf diese Weise wird eine Impulsbreite eines Gate-Ansteuersignals für das High-seitige Schaltelement bestimmt.
Herkömmliche High-seitige Gate-Treiberschaltungen haben das Problem, dass, wenn ein High-seitiges Schaltelement ein oder aus schaltet, eine Spannungsänderung dV/dt zwischen einer High-seitigen floatenden Stromversorgungsversatzspannung VS und der Erde GND zu einem Rauschen wird, wodurch eine normale Signalübertragung zu einer Hochspannungsseite verhindert wird.
Im Stand der Technik ist für dieses Problem ein Verfahren zum Vermeiden des Einflusses von Rauschen vorgeschlagen worden, indem Perioden des Ein-Impulses und des Aus-Impulses länger ausgelegt werden als eine Rauschperiode. Die japanische Patentanmeldungs-Offenlegungsschrift Nr. 2003-79131 schlägt ein Verfahren zum Vermeiden des Einflusses von Rauschen vor, indem der Ein-Impuls und der Aus-Impuls jeweils mehrere Impulse enthalten, die eine zuvor festgelegte Periode enthalten.
Jedoch besteht das Problem, dass der Ein-Impuls und der Aus-Impuls, deren Periode länger ist als die Rauschperiode, zu einer Vergrößerung der Verluste führt, die entstehen, wenn ein Signal zu dem High-seitigen Schaltelement übertragen wird. Wenn der Ein-Impuls und der Aus-Impuls jeweils mehrere Impulse enthalten, so ist es darüber hinaus notwendig, die Impulsperiode im Voraus konstant einzustellen, obgleich die Rauschperiode in Abhängigkeit von einer Betriebsumgebung des High-seitigen Schaltelements variiert. Darum wird in einem Fall, in dem das High-seitige Eingangssignal ein Impuls mit schmaler Breite ist, die Signalübertragung des High-seitigen Eingangssignals zu dem High-seitigen Schaltelement übermäßig stark verzögert. Darum besteht das Problem, dass der Eingang des Impulses mit schmaler Breite beschränkt ist oder die Totzeit zunimmt.
KURZDARSTELLUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, den Einfluss von Rauschen zu verhindern, während ein Signalsendeverlust und eine Verlängerung der Verzögerungszeit in der High-seitigen Gate-Treiberschaltung verhindert werden.
Eine High-seitige Gate-Treiberschaltung gemäß der vorliegenden Erfindung steuert ein High-seitiges Schaltelement an. Die High-seitige Gate-Treiberschaltung enthält Impulsgenerierungsschaltungen, Pegelverschiebungsschaltungen, eine Maskensignalgenerierungsschaltung und Reshot-Schaltungen. Die Impulsgenerierungsschaltungen generieren einen ersten Impuls, der mit einem Eingangssignal synchronisiert ist. Die Pegelverschiebungsschaltungen führen eine Pegelverschiebung einer Referenzspannung für den ersten Impuls zu einer Versorgungsspannung des High-seitigen Schaltelements aus. Die Pegelverschiebungsschaltungen enthalten MOSFETs, die sollen durch den ersten Impuls angesteuert werden. Die Maskensignalgenerierungsschaltung generiert ein Maskensignal, das in einer Periode zu einem hohen Pegel wird, in der ein Source-Potenzial der MOSFETs zu einem hohen Pegel wird. Wenn der erste Impuls in die Pegelverschiebungsschaltungen während einer Maskenperiode eingespeist wird, die eine Periode ist, in der das Maskensignal ein hoher Pegel ist, so speisen die Reshot-Schaltungen einen zweiten Impuls in die Pegelverschiebungsschaltungen nach der Maskenperiode ein.
Die High-seitige Gate-Treiberschaltung der vorliegenden Erfindung erlaubt es, wenn Rauschen auftritt, das Eingangssignal zu dem High-seitigen Schaltelement zu übertragen, während der Einfluss von Rauschen mit dem zweiten Impuls vermieden wird. Darum ist es nicht notwendig, eine Periode des ersten Impulses länger auszulegen als die Maskenperiode, um den Einfluss von Rauschen zu vermeiden. Darum ist es möglich, den Einfluss von Rauschen zu verhindern, während eine Erhöhung des Signalsendeverlusts und der Verzögerungszeit verhindert wird.
Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung besser verständlich, wenn sie in Verbindung mit den beiliegenden Zeichnungen gelesen wird.
Figurenliste

1 ist ein Schaltbild einer HVIC der zugrunde liegenden Technologie;
2 ist ein Schaubild, das einen Ein-Impuls und einen Aus-Impuls des HVIC der zugrunde liegenden Technologie veranschaulicht;
3 ist ein Schaubild, das eine High-seitige Gate-Treiberschaltung einer HVIC einer ersten bevorzugten Ausführungsform veranschaulicht;
4 ist ein Schaubild, das eine Konfiguration eines Teils der High-seitigen Gate-Treiberschaltung des HVIC der ersten bevorzugten Ausführungsform veranschaulicht;
5 ist ein Sequenzschaubild von Ausgangssignalen einer Maskensignalgenerierungsschaltung, eine Impulsstatusgenerierungsschaltung und von Reshot-Schaltungen;
6 ist ein Schaubild, das ein 6-in-1-Modul einer zweiten bevorzugten Ausführungsform veranschaulicht; und
7 ist ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems einer dritten bevorzugten Ausführungsform veranschaulicht.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
<Zugrunde liegende Technologie>
1 ist ein Schaubild, das einen HVIC 100 der zugrunde liegenden Technologie veranschaulicht. Der HVIC 100 enthält eine High-seitige Gate-Treiberschaltung 101, die ein High-seitiges Schaltelement Q1 ansteuert, und eine Low-seitige Gate-Treiberschaltung 102, die ein Low-seitiges Schaltelement Q2 ansteuert. Sowohl das High-seitige Schaltelement Q1 als auch das Low-seitige Schaltelement Q2 sind MOSFETs, mit denen Freilaufdioden D1 und D2 umgekehrt parallel geschaltet sind.
Eine Konfiguration der High-seitigen Gate-Treiberschaltung 101 wird unten beschrieben. Die High-seitige Gate-Treiberschaltung 101 enthält eine Ein-Impulsgenerierungsschaltung 11, eine Aus-Impulsgenerierungsschaltung 12, Pegelverschiebungs-MOSFETs 176 und 186, Widerstände 19 und 20, NOT-Gates 21 und 22, eine Verriegelungsschaltung 23, eine Zwischenspeicherschaltung 24 und eine Ausgabeschaltung 25.
Ein High-seitiges Eingangssignal HIN, das der High-seitigen Gate-Treiberschaltung 101 zugeführt wird, wird in die Ein-Impulsgenerierungsschaltung 11 und die Aus-Impulsgenerierungsschaltung 12 eingespeist. Die Ein-Impulsgenerierungsschaltung 11 generiert einen Ein-Impuls A, der mit der ansteigenden Flanke bzw. dem Anstiegsverlauf des High-seitigen Eingangssignals HIN synchronisiert ist. Die Aus-Impulsgenerierungsschaltung 12 generiert einen Aus-Impuls B, der mit der abfallenden Flanke bzw. dem abfallenden Zeitverlauf des High-seitigen Eingangssignals HIN synchronisiert ist. 2 veranschaulicht eine Beziehung zwischen dem High-seitigen Eingangssignal HIN, dem Ein-Impuls A und dem Aus-Impuls B.
Ein Ausgang der Ein-Impulsgenerierungsschaltung 11 ist mit einem Gate des Pegelverschiebungs-MOSFET 176 verbunden. Ein Drain des Pegelverschiebungs-MOSFET 176 ist durch den Widerstand 19 auf eine High-seitige Ansteuerungs-Versorgungsspannung VB fixiert und ist durch das NOT-Gate 21 mit einem Eingangsanschluss der Verriegelungsschaltung 23 verbunden. Eine Source des Pegelverschiebungs-MOSFET 176 ist geerdet. Wenn der Ein-Impuls A von der Ein-Impulsgenerierungsschaltung 11 in das Gate des Pegelverschiebungs-MOSFET 176 eingespeist wird, so wird der Pegelverschiebungs-MOSFET 176 leitfähig, und ein Pegelverschiebungsstrom I_LF fließt zwischen dem Drain und der Source des Pegelverschiebungs-MOSFET 176.
Ein Ausgang der Aus-Impulsgenerierungsschaltung 12 ist mit einem Gate des Pegelverschiebungs-MOSFET 186 verbunden. Ein Drain des Pegelverschiebungs-MOSFET 186 ist durch den Widerstand 20 auf eine High-seitige Ansteuerungs-Versorgungsspannung VB fixiert und ist durch das NOT-Gate 22 mit einem Eingangsanschluss der Verriegelungsschaltung 23 verbunden. Eine Source des Pegelverschiebungs-MOSFET 186 ist geerdet. Wenn der Aus-Impuls B von der Aus-Impulsgenerierungsschaltung 12 in das Gate des Pegelverschiebungs-MOSFET 186 eingespeist wird, so wird der Pegelverschiebungs-MOSFET 186 leitfähig, und ein Pegelverschiebungsstrom I_LF fließt zwischen dem Drain und der Source des Pegelverschiebungs-MOSFET 186.
Wenn der Pegelverschiebungsstrom I_LF durch den Pegelverschiebungs-MOSFET 176 fließt, so verringert sich eine Drain-Spannung des Pegelverschiebungs-MOSFET 176. Infolge dessen wird ein Eingangssignal von dem NOT-Gate 21 zu der Verriegelungsschaltung 23 zu einem hohen Pegel. Wenn der Pegelverschiebungsstrom I_LF durch den Pegelverschiebungs-MOSFET 186 fließt, so verringert sich gleichermaßen eine Drain-Spannung des Pegelverschiebungs-MOSFET 186. Infolge dessen wird ein Eingangssignal von dem NOT-Gate 22 zu der Verriegelungsschaltung 23 zu einem hohen Pegel.
Wenn beide der zwei Eingangssignale zu einem hohen Pegel werden, so gibt die Verriegelungsschaltung 23 das Eingangssignal, das zu einem hohen Pegel wird, früher an die Zwischenspeicherschaltung 24 aus und schaltet die Ausgabe des anderen Eingangssignals ab.
Die Zwischenspeicherschaltung 24 enthält Schaltungen wie zum Beispiel eine RS-Flipflop-Schaltung und speichert das Ausgangssignal von der Verriegelungsschaltung 23 zwischen, und gibt das zwischengespeicherte Ausgangssignal an die Ausgabeschaltung 25 aus.
Wenn das Ausgangssignal der Zwischenspeicherschaltung 24 ein hoher Pegel ist, so gibt die Ausgabeschaltung 25 die High-seitige Ansteuerungs-Versorgungsspannung VB aus. Wenn das Ausgangssignal der Zwischenspeicherschaltung 24 ein niedriger Pegel ist, so gibt die Ausgabeschaltung 25 eine High-seitige floatende Stromversorgungsversatzspannung VS aus.
Es gibt das Problem, dass, wenn sich das High-seitige Schaltelement Q1 ein oder aus schaltet und eine Zeitänderung dV/dt in einer Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung VS und der Erde GND eintritt, dies zu Rauschen führt und ein Signal nicht normal von einer Niederspannungsseite zu einer Hochspannungsseite der High-seitigen Gate-Treiberschaltung 101 übertragen wird. Hier ist eine Eingangsseite der Pegelverschiebungs-MOSFETs 176 und 186 der High-seitigen Gate-Treiberschaltung 101 die Niederspannungsseite, während eine Ausgangsseite die Hochspannungsseite ist.
Für dieses Problem kann der Einfluss von Rauschen beseitigt werden, indem eine Periode des Ein-Impulses A und des Ein-Impulses B länger ausgelegt wird als eine Rauschperiode oder indem man veranlasst, dass der Ein-Impuls A und der Ein-Impuls B zwei Impulse einer Periode Δt enthalten, wie in 2 veranschaulicht. Wenn jedoch die Periode des Ein-Impulses A und des Ein-Impulses B länger wird als die Rauschperiode, so wird ein Verlust größer, der entsteht, wenn ein Signal zu der Hochspannungsseite übertragen wird. Außerdem muss, wenn der Ein-Impuls A und der Ein-Impuls B zwei Impulse einer Periode Δt enthalten, obgleich die Rauschperiode in Abhängigkeit von einer Betriebsumgebung des High-seitigen Schaltelements Q1 variiert, die Periode Δt des Ein-Impulses A und des Ein-Impulses B im Voraus konstant eingestellt werden. Darum wird insbesondere, wenn das High-seitige Eingangssignal HIN einen Impuls mit schmaler Breite enthält, eine Signalübertragung von dem High-seitigen Eingangssignal HIN zu dem High-seitigen Schaltelement Q1 übermäßig stark verzögert. Darum gibt es das Problem, dass die Effizienz eines Gate-Ansteuerungssystem durch eine Eingangsbegrenzung eines Impulses mit schmaler Breite oder eine Verlängerung der Totzeit reduziert wird.
Für ein solches Problem implementiert eine erste bevorzugte Ausführungsform das folgende Schema in der High-seitigen Gate-Treiberschaltung.
<Erste bevorzugte Ausführungsform>
<Konfiguration und Funktionsweise>
3 ist ein Schaubild, das eine Konfiguration einer High-seitigen Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform veranschaulicht. In 3 sind die gleichen Konfigurationen wie in der in 1 veranschaulichten zugrunde liegenden Technologie mit den gleichen Referenzsymbolen bezeichnet. Die High-seitige Gate-Treiberschaltung 103 steuert sechs Schaltelemente von drei Phasen an, einschließlich einer U-Phase, einer V-Phase und einer W-Phase. In der High-seitigen Gate-Treiberschaltung 103 wird, da Schaltungen, die Schaltelemente jeweiliger Phasen ansteuern, ähnliche Konfigurationen haben, auf die Veranschaulichung der inneren Konfigurationen von V-Phasen- und W-Phasen-Schaltungen in 3 verzichtet. Anhand eines typischen Beispiels wird unten die Konfiguration einer U-Phasen-Schaltung beschrieben.
Die High-seitige Gate-Treiberschaltung 103 enthält eine Ein-Impulsgenerierungsschaltung 11, eine Aus-Impulsgenerierungsschaltung 12, VCC-Pegelverschiebungsschaltungen 13 und 14 oder Gates 15 und 16, VB-Pegelverschiebungsschaltungen 17 und 18, Widerstände 19 und 20, NOT-Gates 21 und 22, eine Verriegelungsschaltung 23, eine Zwischenspeicherschaltung 24, eine Ausgabeschaltung 25, eine Maskensignalgenerierungsschaltung 26, eine Impulsstatusgenerierungsschaltung 31 und Reshot-Schaltungen 36 und 37. In 3 repräsentiert UIN ein High-seitiges Eingangssignal, UVB repräsentiert eine High-seitige Ansteuerungs-Versorgungsspannung, UVS repräsentiert eine High-seitige floatende Stromversorgungsversatzspannung, und UOUT repräsentiert einen Ausgangsanschluss. Obgleich in 3 nicht veranschaulicht, ist, wie in der High-seitigen Gate-Treiberschaltung 101 von 1, ein anzusteuerndes High-seitiges Schaltelement Q1 mit dem Ausgangsanschluss UOUT verbunden, und eine Freilaufdiode D1 ist mit dem High-seitigen Schaltelement Q1 umgekehrt parallel geschaltet.
Die Ein-Impulsgenerierungsschaltung 11 generiert einen One-Shot-Impuls, der mit der ansteigenden Flanke des High-seitigen Eingangssignals UIN synchronisiert ist (im Weiteren als „Ein-Impuls“ bezeichnet). Die Aus-Impulsgenerierungsschaltung 12 generiert einen One-Shot-Impuls, der mit der abfallenden Flanke des High-seitigen Eingangssignals UIN synchronisiert ist (im Weiteren als „Aus-Impuls“ bezeichnet). Somit generieren sowohl die Ein-Impulsgenerierungsschaltung 11 als auch die Aus-Impulsgenerierungsschaltung 12 Impulse, die mit dem High-seitigen Eingangssignal UIN synchronisiert sind. Eine Referenzspannung für diese Impulse ist eine geregelte Versorgungsspannung VREG.
Die VCC-Pegelverschiebungsschaltung 13 verschiebt einen Pegel der Referenzspannung für den Ein-Impuls, der von der Ein-Impulsgenerierungsschaltung 11 eingespeist wird, von der geregelten Versorgungsspannung VREG zu einer Low-seitigen fixierten Versorgungsspannung VCC. Die VCC-Pegelverschiebungsschaltung 14 verschiebt einen Pegel der Referenzspannung für den Aus-Impuls, der von der Aus-Impulsgenerierungsschaltung 12 eingespeist wird, von der geregelten Versorgungsspannung VREG zu der Low-seitigen fixierten Versorgungsspannung VCC. Ein Ausgangssignal der VCC-Pegelverschiebungsschaltung 13 wird durch das OR-Gate 15 in die VB-Pegelverschiebungsschaltung 17 eingespeist. Ein Ausgangssignal der VCC-Pegelverschiebungsschaltung 14 wird durch das OR-Gate 16 in die VB-Pegelverschiebungsschaltung 18 eingespeist.
Die VB-Pegelverschiebungsschaltung 17 verschiebt den Pegel der Referenzspannung für den Ein-Impuls von der Low-seitigen fixierten Versorgungsspannung VCC zu der High-seitigen Ansteuerungs-Versorgungsspannung VB. Die VB-Pegelverschiebungsschaltung 17 enthält einen n-Kanal-MOSFET 171, einen p-Kanal-MOSFET 172, einen Widerstand 173, NPN-Bipolartransistoren 174 und 175 und einen Pegelverschiebungs-MOSFET 176. Die MOSFETs 171 und 172 bilden eine Halbbrückenschaltung. Der Widerstand 173 ist zwischen Drains der MOSFETs 171 und 172 verbunden. Die Bipolartransistoren 174 und 175 bilden eine Stromspiegelschaltung. Der Bipolartransistor 175 ist auf einer Primärseite der Stromspiegelschaltung angeordnet, und der Bipolartransistor 174 ist auf einer Sekundärseite angeordnet. Ein Emitter des Bipolartransistors 174 ist mit einem Drain des MOSFET 172 verbunden, und ein Kollektor des Bipolartransistors 174 ist mit einer Source des MOSFET 172 verbunden. Ein Kollektor des Bipolartransistors 175 ist mit einer Source des Pegelverschiebungs-MOSFET 176 verbunden. Ein Drain des Pegelverschiebungs-MOSFET 176 ist durch den Widerstand 19 auf die High-seitige Ansteuerungs-Versorgungsspannung UVB fixiert.
Wenn ein Ausgangssignal des OR-Gate 15 zu einem hohen Pegel wird, so wird der MOSFET 171 leitfähig, und der Pegelverschiebungs-MOSFET 176 wird leitfähig. Das heißt, der Pegelverschiebungs-MOSFET 176 ist ein Ein-seitiger MOSFET, der durch den Ein-Impuls angesteuert wird. Wenn der Pegelverschiebungs-MOSFET 176 leitfähig wird, so fließt ein Strom zwischen dem Drain und der Source des Pegelverschiebungs-MOSFET 176. Infolge dessen wird ein Hochpegelsignal von dem NOT-Gate 21 in die Verriegelungsschaltung 23 eingespeist. Wenn andererseits das Ausgangssignal des OR-Gate 15 ein niedriger Pegel wird, so wird der MOSFET 172 leitfähig, und der Pegelverschiebungs-MOSFET 176 wird nicht-leitfähig. Infolge dessen wird ein Niedrigpegelsignal von dem NOT-Gate 21 in die Verriegelungsschaltung 23 eingespeist. Mit dieser Konfiguration wird der Pegel der Referenzspannung für den Ein-Impuls von der Low-seitigen fixierten Versorgungsspannung VCC zu der High-seitigen Ansteuerungs-Versorgungsspannung VB verschoben.
Die VB-Pegelverschiebungsschaltung 18 ist eine Schaltung, die den Pegel der Referenzspannung für den Aus-Impuls von der Low-seitigen fixierten Versorgungsspannung VCC zu der High-seitigen Ansteuerungs-Versorgungsspannung VB verschiebt. Die VB-Pegelverschiebungsschaltung 18 enthält einen n-Kanal-MOSFET 181, einen p-Kanal-MOSFET 182, einen Widerstand 183, NPN-Bipolartransistoren 184 und 185 und einen Pegelverschiebungs-MOSFET 186. Die MOSFETs 181 und 182 bilden eine Halbbrückenschaltung. Der Widerstand 183 ist zwischen Drain-Anschlüssen der MOSFETs 181 und 182 verbunden. Die Bipolartransistoren 184 und 185 bilden eine Stromspiegelschaltung. Der Bipolartransistor 185 ist auf einer Primärseite der Stromspiegelschaltung angeordnet, und der Bipolartransistor 184 ist auf einer Sekundärseite angeordnet. Der Kollektor-Emitter des Bipolartransistors 184 ist mit der Drain-Source des MOSFET 182 verbunden. Ein Kollektor des Bipolartransistors 185 ist mit einer Source des Pegelverschiebungs-MOSFET 186 verbunden. Ein Drain des Pegelverschiebungs-MOSFET 186 ist durch den Widerstand 20 mit der High-seitigen Ansteuerungs-Versorgungsspannung UVB verbunden.
Wenn ein Ausgangssignal des OR-Gate 16 zu einem hohen Pegel wird, so wird der MOSFET 181 leitfähig, und der Pegelverschiebungs-MOSFET 186 wird leitfähig. Das heißt, der Pegelverschiebungs-MOSFET 186 ist ein Aus-seitiger MOSFET, der durch den Aus-Impuls angesteuert wird. Wenn der Pegelverschiebungs-MOSFET 186 leitfähig wird, so fließt ein Strom zwischen dem Drain und der Source des Pegelverschiebungs-MOSFET 186. Infolge dessen wird ein Hochpegelsignal von dem NOT-Gate 22 in die Verriegelungsschaltung 23 eingespeist. Wenn andererseits das Ausgangssignal des OR-Gate 16 ein niedriger Pegel wird, so wird der MOSFET 182 leitfähig, und der Pegelverschiebungs-MOSFET 186 wird nicht-leitfähig. Infolge dessen wird ein Niedrigpegelsignal von dem NOT-Gate 22 in die Verriegelungsschaltung 23 eingespeist. Mit dieser Konfiguration wird der Pegel der Referenzspannung für den Aus-Impuls von der Low-seitigen fixierten Versorgungsspannung VCC zu der High-seitigen Ansteuerungs-Versorgungsspannung VB verschoben.
Wenn beide der zwei Ausgangssignale der NOT-Gates 21 und 22 ein hoher Pegel sind, so gibt die Verriegelungsschaltung 23 das Signal, das zu einem hohen Pegel wird, früher an die Zwischenspeicherschaltung 24 aus und beendet das andere Signal. Außerdem hat die Verriegelungsschaltung 23 eine Funktion des Beendens des Ausgangssignals von beiden der NOT-Gates 21 und 22, wenn eine Zeitänderung dV/dt (Rauschen) in einer Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung UVS und der Erde GND eintritt. Mit dieser Funktion wird, wenn Rauschen eintritt, das Ausgangssignal des High-seitigen Eingangssignals UIN zu der Zwischenspeicherschaltung 24 beendet.
Die Zwischenspeicherschaltung 24 speichert das Ausgangssignal der Verriegelungsschaltung 23 zwischen und gibt das zwischengespeicherte Ausgangssignal an die Ausgabeschaltung 25 aus. In Reaktion auf das Ausgangssignal der Zwischenspeicherschaltung 24 schaltet die Ausgabeschaltung 25 eine Ausgangsspannung zu dem Ausgangsanschluss UOUT zwischen der High-seitigen Ansteuerungs-Versorgungsspannung UVB und der High-seitigen floatenden Stromversorgungsversatzspannung UVS um.
Die Maskensignalgenerierungsschaltung 26 generiert ein Maskensignal, wenn eine Zeitänderung dV/dt (Rauschen) in der Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung UVS und der Erde GND eintritt. Die Maskensignalgenerierungsschaltung 26 empfängt ein Basissignal Ab der Bipolartransistoren 174 und 175, die die Stromspiegelschaltung der VB-Pegelverschiebungsschaltung 17 bilden, und ein Basissignal Bb der Bipolartransistoren 184 und 185, die die Stromspiegelschaltung der VB-Pegelverschiebungsschaltung 18 bilden. Auf der Grundlage dieser Basissignale Ab und Bb, das heißt, auf der Grundlage eines Basispotenzials, detektiert die Maskensignalgenerierungsschaltung 26 das Auftreten von Rauschen und generiert das Maskensignal.
4 ist ein Schaubild, das innere Konfigurationen der Maskensignalgenerierungsschaltung 26, der Impulsstatusgenerierungsschaltung 31 und der Reshot-Schaltungen 36 und 37 veranschaulicht. 5 ist ein Sequenzschaubild von Ausgangssignalen der Maskensignalgenerierungsschaltung 26, der Impulsstatusgenerierungsschaltung 31 und der Reshot-Schaltungen 36 und 37.
Während eine Zeitänderung dV/dt in der Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung UVS und der Erde GND eintritt, das heißt, während Rauschen eintritt, generiert die Maskensignalgenerierungsschaltung 26 das Maskensignal M, das ein hoher Pegel ist. Die Maskensignalgenerierungsschaltung 26 enthält NOT-Gates 261, 262, 263, 264 und 266 und ein NAND-Gate 265. Das Basissignal Ab der Bipolartransistoren 174 und 175 wird durch die zweistufigen NOT-Gates 261 und 262 in einen ersten Eingangsanschluss des NAND-Gate 265 eingespeist. Das Basissignal Bb der Bipolartransistoren 184 und 185 wird durch die zweistufigen NOT-Gates 263 und 264 in einen zweiten Eingangsanschluss des NAND-Gate 265 eingespeist. Ein Ausgangssignal des NAND-Gate 265 wird in das NOT-Gate 266 eingespeist. Das NOT-Gate 266 gibt das Maskensignal M aus. Darum wird das Maskensignal M zu einem hohen Pegel, wenn beide Basissignale Ab und Bb ein hoher Pegel sind, und wird unter anderen Bedingungen ein niedriger Pegel.
Wenn eine Zeitänderung dV/dt in der Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung UVS und der Erde GND eintritt, so fließen Ströme durch Ausgangskapazitäten der Pegelverschiebungs-MOSFETs 176 und 186. Dann steigt das Basispotenzial der Stromspiegelschaltungen, die mit den Pegelverschiebungs-MOSFETs 176 und 186 verbunden sind, und beide Basissignals Ab und Bb werden zu einem hohen Pegel. Darum wird das Maskensignal M zu einem hohen Pegel, während eine Zeitänderung dV/dt in der Spannung zwischen der High-seitigen floatenden Stromversorgungsversatzspannung UVS und der Erde GND eintritt, das heißt, während Rauschen eintritt.
Hier detektiert die Maskensignalgenerierungsschaltung 26 durch Überwachen des Basispotenzials der Bipolartransistoren, die die Stromspiegelschaltungen bilden, das Auftreten von Rauschen und generiert das Maskensignal. Jedoch ist ein Verfahren zum Detektieren des Auftretens von Rauschen nicht auf dieses Verfahren beschränkt, und das Verfahren muss mindestens ein Source-Potenzial der Pegelverschiebungs-MOSFETs 176 und 186 überwachen. Zum Beispiel können anstelle der Stromspiegelschaltungen Widerstände zwischen den Sources der Pegelverschiebungs-MOSFETs 176 und 186 und dem GND verbunden sein, und die Maskensignalgenerierungsschaltung 26 kann das Auftreten von Rauschen durch Überwachen des Potenzials an beiden Enden der Widerstände detektieren. Das heißt, die Maskensignalgenerierungsschaltung 26 generiert das Maskensignal M, das in einer Periode zu einem hohen Pegel wird, in der sowohl das Source-Potenzial des Pegelverschiebungs-MOSFET 176, der der Ein-seitige MOSFET ist, als auch das Source-Potenzial des Pegelverschiebungs-MOSFET 186, der der Aus-seitige MOSFET ist, zu einem hohen Pegel werden.
Das heißt, in der High-seitigen Gate-Treiberschaltung 103 beendet die hochspannungsseitige Verriegelungsschaltung 23 nicht nur das Ausgangssignal, wenn Rauschen auftritt, sondern die niederspannungsseitige Maskensignalgenerierungsschaltung 26 überwacht außerdem das Rauschen.
Die Impulsstatusgenerierungsschaltung 31 bestimmt, ob jeweils der Ein-Impuls oder der Aus-Impuls in die VB-Pegelverschiebungsschaltung 17 oder 18 während einer Maskenperiode eingespeist wird. Hier ist die Maskenperiode eine Periode, in der das Maskensignal M ein hoher Pegel ist. Die Impulsstatusgenerierungsschaltung 31 enthält AND-Gates 312 und 313 und RS-Flipflop-Schaltungen 314 und 315.
Das Maskensignal M wird in erste Eingangsanschlüsse der AND-Gates 312 und 313 eingespeist. Ein Gate-Signal Ag des Pegelverschiebungs-MOSFET 176 wird durch die zweistufigen NOT-Gates 28 und 27 in einen zweiten Eingangsanschluss des AND-Gate 312 eingespeist. Ein Gate-Signal Bg des Pegelverschiebungs-MOSFET 186 wird durch die zweistufigen NOT-Gates 30 und 29 in einen zweiten Eingangsanschluss des AND-Gate 313 eingespeist.
Ein Ausgangssignal des AND-Gate 312 wird in eine Setzimpuls-Eingangsklemme der RS-Flipflop-Schaltung 314 eingespeist. Ein Ausgangssignal des AND-Gate 313 wird in eine Setzimpuls-Eingangsklemme der RS-Flipflop-Schaltung 315 eingespeist. Ein Ausgangssignal Re der Reshot-Schaltung 36 wird durch eine zweite Verzögerungsschaltung 34 in einen Rücksetzungsanschluss der RS-Flipflop-Schaltung 314 eingespeist. Ein Ausgangssignal Re der Reshot-Schaltung 37 wird durch eine zweite Verzögerungsschaltung 35 in einen Rücksetzungsanschluss der RS-Flipflop-Schaltung 315 eingespeist. Darum wird ein Ausgangssignal ST der RS-Flipflop-Schaltung 314 zu einem hohen Pegel, wenn das Gate-Signal Ag des Pegelverschiebungs-MOSFET 176 während der Maskenperiode zu einem hohen Pegel wird, und das Ausgangssignal ST behält einen hohen Pegel, bis eine Verzögerungszeit Delay2 der zweiten Verzögerungsschaltung 34 verstrichen ist, nachdem anschließend das Reshot-Signal Re zu einem hohen Pegel geworden ist. Ein Ausgangssignal ST der RS-Flipflop-Schaltung 315 wird zu einem hohen Pegel, wenn das Gate-Signal Bg des Pegelverschiebungs-MOSFET 186 während der Maskenperiode zu einem hohen Pegel wird, und das Ausgangssignal ST behält einen hohen Pegel, bis eine Verzögerungszeit Delay2 der zweiten Verzögerungsschaltung 35 verstrichen ist, nachdem anschließend das Reshot-Signal Re zu einem hohen Pegel geworden ist. Oder anders ausgedrückt: Die Impulsstatusgenerierungsschaltung 31 generiert ein Statussignal, das zu einem hohen Pegel wird, wenn sowohl das Maskensignal M als auch das Gate-Potenzial der Pegelverschiebungs-MOSFETs 176 und 186 auf einem hohen Pegel sind.
Wenn der Ein-Impuls während der Maskenperiode in die VB-Pegelverschiebungsschaltung 17 eingespeist wird, so speist die Reshot-Schaltung 36 den Ein-Impuls nach der Maskenperiode erneut ein. Die Reshot-Schaltung 36 enthält NAND-Gates 361, 362 und 363 und AND-Gates 364 und 365. Ein verzögertes Maskensignal MD wird in einen ersten Eingangsanschluss des NAND-Gate 361 eingespeist. Dieses verzögerte Maskensignal MD ist ein Signal, das erhalten wird, indem das Maskensignal M durch eine erste Verzögerungsschaltung 32 um eine Verzögerungszeit Delay1 verzögert wird. Das Ausgangssignal ST der RS-Flipflop-Schaltung 314 wird in einen zweiten Eingangsanschluss des NAND-Gate 361 eingespeist. Das Maskensignal M wird in einen ersten Eingangsanschluss des NAND-Gate 362 eingespeist, und das Ausgangssignal ST der RS-Flipflop-Schaltung 314 wird in einen zweiten Eingangsanschluss eingespeist. Ein Ausgangsanschluss des NAND-Gate 361 ist mit einem ersten Eingangsanschluss des NAND-Gate 363 verbunden. Das Ausgangssignal ST der RS-Flipflop-Schaltung 314 wird in einen zweiten Eingangsanschluss des NAND-Gate 363 eingespeist. Ein Ausgangsanschluss des NAND-Gate 362 ist mit einem ersten Eingangsanschluss des AND-Gate 364 verbunden. Das Ausgangssignal ST der RS-Flipflop-Schaltung 314 wird in einen zweiten Eingangsanschluss des AND-Gate 364 eingespeist. Ein Ausgangsanschluss des NAND-Gate 363 ist mit einem ersten Eingangsanschluss des AND-Gate 365 verbunden, und ein Ausgangsanschluss des AND-Gate 364 ist mit einem zweiten Eingangsanschluss verbunden. Das Reshot-Signal Re wird von einem Ausgangsanschluss des AND-Gate 365 ausgegeben. Das Reshot-Signal Re wird mit dem OR-Gate 15 und der zweiten Verzögerungsschaltung 34 verbunden.
Das Reshot-Signal Re der Reshot-Schaltung 36 wird zu einem hohen Pegel, wenn das Maskensignal M ein niedriger Pegel ist und das verzögerte Maskensignal MD und das Ausgangssignal ST der RS-Flipflop-Schaltung 314 auf einem hohen Pegel sind. Das Reshot-Signal Re der Reshot-Schaltung 36 wird unter anderen Bedingungen ein niedriger Pegel.
Wenn der Aus-Impuls während der Maskenperiode in die VB-Pegelverschiebungsschaltung 18 eingespeist wird, so speist die Reshot-Schaltung 37 den Aus-Impuls nach der Maskenperiode erneut ein. Die Reshot-Schaltung 37 enthält NAND-Gates 371, 372 und 373 und AND-Gates 374 und 375. Ein verzögertes Maskensignal MD wird in einen ersten Eingangsanschluss des NAND-Gate 371 eingespeist. Dieses verzögerte Maskensignal MD ist ein Signal, das erhalten wird, indem das Maskensignal M durch eine erste Verzögerungsschaltung 33 um eine Verzögerungszeit Delay1 verzögert wird. Das Ausgangssignal ST der RS-Flipflop-Schaltung 315 wird in einen zweiten Eingangsanschluss des NAND-Gate 371 eingespeist. Das Maskensignal M wird in einen ersten Eingangsanschluss des NAND-Gate 372 eingespeist, und das Ausgangssignal ST der RS-Flipflop-Schaltung 315 wird in einen zweiten Eingangsanschluss eingespeist. Ein Ausgangsanschluss des NAND-Gate 371 ist mit einem ersten Eingangsanschluss des NAND-Gate 373 verbunden. Das Ausgangssignal ST der RS-Flipflop-Schaltung 315 wird in einen zweiten Eingangsanschluss des NAND-Gate 373 eingespeist. Ein Ausgangsanschluss des NAND-Gate 372 ist mit einem ersten Eingangsanschluss des AND-Gate 374 verbunden. Das Ausgangssignal ST der RS-Flipflop-Schaltung 315 wird in einen zweiten Eingangsanschluss des AND-Gate 374 eingespeist. Ein Ausgangsanschluss des NAND-Gate 373 ist mit einem ersten Eingangsanschluss des AND-Gate 375 verbunden, während ein Ausgangsanschluss des AND-Gate 374 mit einem zweiten Eingangsanschluss verbunden ist. Das Reshot-Signal Re wird von einem Ausgangsanschluss des AND-Gate 375 ausgegeben. Das Reshot-Signal Re wird mit dem OR-Gate 16 und der zweiten Verzögerungsschaltung 35 verbunden.
Das Reshot-Signal Re der Reshot-Schaltung 37 wird zu einem hohen Pegel, wenn das Maskensignal M ein niedriger Pegel ist und das verzögerte Maskensignal MD und das Ausgangssignal ST der RS-Flipflop-Schaltung 315 auf einem hohen Pegel sind. Das Reshot-Signal Re der Reshot-Schaltung 37 wird unter anderen Bedingungen ein niedriger Pegel.
Die Reshot-Signale Re der Reshot-Schaltungen 36 und 37 werden jeweils durch die OR-Gates 15 und 16 in die VB-Pegelverschiebungsschaltungen 17 und 18 eingespeist. Das Reshot-Signal Re wird für die Verzögerungszeit Delay1 nach der Maskenperiode zu einem hohen Pegel, wenn während der Maskenperiode der Ein-Impuls in die VB-Pegelverschiebungsschaltung 17 eingespeist wird oder wenn der Aus-Impuls in die VB-Pegelverschiebungsschaltung 18 eingespeist wird. Oder anders ausgedrückt, wenn der Ein-Impuls oder der Aus-Impuls der VB-Pegelverschiebungsschaltung 17 oder 18 während der Maskenperiode als ein erster Impuls zugeführt wird, so speist die Reshot-Schaltung 36 oder 37 nach der Maskenperiode einen zweiten Impuls anstelle des ersten Impulses in die VB-Pegelverschiebungsschaltung 17 bzw. 18 ein (erneut ein).
Wenn das Statussignal ST während der Maskenperiode ein hoher Pegel ist, so speisen die Reshot-Schaltungen 36 und 37 den zweiten Impuls nach der Maskenperiode in die VB-Pegelverschiebungsschaltungen 17 und 18 ein.
Somit enthält die High-seitige Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform die Ein-Impulsgenerierungsschaltung 11 und die Aus-Impulsgenerierungsschaltung 12, die den ersten Impuls generieren, der mit dem Eingangssignal synchronisiert ist, und die VB-Pegelverschiebungsschaltungen 17 und 18, die den Pegel der Referenzspannung für den ersten Impuls zu der Versorgungsspannung für das High-seitige Schaltelement verschieben. Die VB-Pegelverschiebungsschaltungen 17 und 18 enthalten die Pegelverschiebungs-MOSFETs 176 und 186, die jeweils durch den ersten Impuls angesteuert werden. Die High-seitige Gate-Treiberschaltung 103 enthält die Maskensignalgenerierungsschaltung 26, die das Maskensignal generiert, das in der Periode zu einem hohen Pegel wird, in der das Source-Potenzial der Pegelverschiebungs-MOSFETs 176 und 186 ein hoher Pegel ist, und die Reshot-Schaltungen 36 und 37, die den zweiten Impuls nach der Maskenperiode in die VB-Pegelverschiebungsschaltungen 17 bzw. 18 einspeisen, wenn der erste Impuls in die VB-Pegelverschiebungsschaltungen 17 und 18 während der Maskenperiode eingespeist wird, die eine Periode ist, in der das Maskensignal ein hoher Pegel ist. Somit kann in der High-seitigen Gate-Treiberschaltung 103, da der erste Impuls, der während der Maskenperiode in die VB-Pegelverschiebungsschaltungen 17 und 18 eingespeist wird, nach der Maskenperiode erneut in die VB-Pegelverschiebungsschaltungen 17 bzw. 18 als der zweite Impuls eingespeist wird, verhindert werden, dass der erste Impuls während der Maskenperiode nicht zu der Ausgabeschaltung 25 übertragen wird. Außerdem ist es möglich, die Periode des ersten Impulses kürzer auszulegen als die Maskenperiode. Mit dieser Konfiguration kann, wenn das High-seitige Eingangssignal HIN ein Impuls mit schmaler Breite ist, eine Verzögerung der Signalübertragungszeit verhindert werden, und die Effizienz des Gate-Ansteuerungssystems kann verbessert werden. Außerdem variiert die Maskenperiode, die als eine Periode bestimmt wird, in der Rauschen dV/dt eintritt, in Abhängigkeit von einer Betriebsumgebung des High-seitigen Schaltelements. Jedoch kann selbst dann, wenn die Maskenperiode auf irgendeine Weise bestimmt wird, verhindert werden, dass ein normales Signal, das während der Maskenperiode eintritt, nicht zu der Ausgabeschaltung 25 übertragen wird.
<Halbleiter mit großer Bandlücke>
Das durch die High-seitige Gate-Treiberschaltung 103 anzusteuernde High-seitige Schaltelement Q1 wird beispielsweise aus Silizium gebildet, ist aber nicht auf Silizium beschränkt. Das High-seitige Schaltelement Q1 kann aus einem Halbleiter mit großer Bandlücke gebildet werden, dessen Bandlücke größer ist als eine Bandlücke von Silizium. Der Halbleiter mit großer Bandlücke ist zum Beispiel Siliziumcarbid, ein Gallium-Nitrid-basiertes Material oder Diamant.
Das High-seitige Schaltelement Q1, das aus einem solchen Halbleiter mit großer Bandlücke gebildet ist, das eine hohe Stehspannung und eine hohe zulässige Stromdichte hat, kann verkleinert werden. Die Verwendung des verkleinerten High-seitigen Schaltelements Q1 ermöglicht es, ein Halbleitermodul zu verkleinern, welches das High-seitige Schaltelement Q1 enthält.
Da der Halbleiter mit großer Bandlücke mit einer höheren Geschwindigkeit arbeiten kann als ein Siliziumhalbleiter, kann das High-seitige Schaltelement Q1 mit hohen Frequenzen arbeiten. Da die High-seitige Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform Faktoren beseitigt, die Operationen mit hohen Frequenzen verhindern, wie zum Beispiel eine übermäßig hohe Verzögerung der Signalübertragungszeit, Beschränkungen beim Einspeisen von Impulsen mit schmaler Breite und eine Verlängerung der Totzeit tdead, eignet sich die High-seitige Gate-Treiberschaltung 103 zum Ansteuern des High-seitigen Schaltelements Q1, das aus einem Halbleiter mit großer Bandlücke gebildet ist.
Da das High-seitige Schaltelement Q1, das aus einem Halbleiter mit großer Bandlücke gebildet ist, eine hohe Wärmebeständigkeit besitzt, kann eine wärmeableitende Rippe einer Wärmesenke verkleinert werden. Darum unterstützt dies das Verkleinern eines Halbleitermoduls, welches das High-seitige Schaltelement Q1 enthält.
Da das High-seitige Schaltelement Q1, das aus einem Halbleiter mit großer Bandlücke gebildet ist, einen geringen Leistungsverlust und hohe Effizienz besitzt, kann eine hohe Effizienz eines Halbleitermoduls, welches das High-seitige Schaltelement Q1 enthält, erreicht werden.
Es ist zu beachten, dass oben zwar das High-seitige Schaltelement Q1, das aus einem Halbleiter mit großer Bandlücke besteht, beschrieben wurde, dass aber auch die Freilaufdiode D1, die umgekehrt parallel zu dem High-seitigen Schaltelement Q1 geschaltet ist, aus einem Halbleiter mit großer Bandlücke bestehen kann. Wenn das High-seitige Schaltelement Q1 oder die Freilaufdiode D1 aus einem Halbleiter mit großer Bandlücke hergestellt wird, so lassen sich Auswirkungen realisieren, die durch den Halbleiter mit großer Bandlücke hervorgebracht werden, wie zum Beispiel Verkleinern, Hochfrequenzoperationen und hohe Effizienz, wie oben beschrieben.
<Zweite bevorzugte Ausführungsform>
6 ist ein Schaubild, das ein Halbleitermodul 104 einer zweiten bevorzugten Ausführungsform veranschaulicht. Das Halbleitermodul 104 ist ein 6-in-1-Modul, das erhalten wird, indem sechs High-seitige Gate-Treiberschaltungen 103 der ersten bevorzugten Ausführungsform zu einem Package integriert werden. Das 6-in-1-Modul ist besser als ein diskretes Modul, weil es eine einfachere Verdrahtungs- und Wärmeableitungsstruktur besitzt und bei einer hohen Frequenz arbeiten kann.
<Dritte bevorzugte Ausführungsform>
Eine dritte bevorzugte Ausführungsform ist eine Leistungswandlungsvorrichtung, auf die die High-seitige Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform oder das Halbleitermodul der zweiten bevorzugten Ausführungsform angewendet wird. Obgleich die vorliegende Erfindung nicht auf eine spezielle Leistungswandlungsvorrichtung beschränkt ist, beschreibt die dritte bevorzugte Ausführungsform die Anwendung der vorliegenden Erfindung auf einen Dreiphaseninverter.
7 ist ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems der dritten bevorzugten Ausführungsform veranschaulicht. Das Leistungswandlungssystem der dritten bevorzugten Ausführungsform enthält eine Stromversorgung 100, eine Leistungswandlungsvorrichtung 200 und eine Last 300. Die Stromversorgung 100 ist eine Gleichstromversorgung und liefert Gleichstromleistung zu der Leistungswandlungsvorrichtung 200. Die Stromversorgung 100 kann verschiedene Konfigurationen haben. Zum Beispiel kann die Stromversorgung 100 ein Gleichstromsystem, eine Solarbatterie und eine Speicherbatterie enthalten, oder die Stromversorgung 100 kann eine Gleichrichterschaltung enthalten, die mit einem Wechselstromsystem oder einem Wechselstrom/Gleichstrom-Wandler verbunden ist. Alternativ kann die Stromversorgung 100 einen Gleichstrom/Gleichstrom-Wandler enthalten, der Gleichstromleistung, die von einem Gleichstromsystem ausgegeben wird, in eine zuvor festgelegte elektrische Leistung umwandelt.
Die Leistungswandlungsvorrichtung 200 ist ein Dreiphaseninverter, der zwischen der Stromversorgung 100 und der Last 300 verbunden ist. Die Leistungswandlungsvorrichtung 200 wandelt Gleichstromleistung, die von der Stromversorgung 100 zugeführt wird, in Wechselstromleistung um und liefert die umgewandelte Wechselstromleistung zu der Last 300. Die Leistungswandlungsvorrichtung 200 enthält eine Hauptwandlungsschaltung 201, eine Treiberschaltung 202 und eine Steuerschaltung 203, wie in 7 veranschaulicht. Die Hauptwandlungsschaltung 201 wandelt Gleichstromleistung in Wechselstromleistung um und gibt die umgewandelte Wechselstromleistung aus. Die Treiberschaltung 202 gibt Treibersignale aus, die Schaltelemente der Hauptwandlungsschaltung 201 ansteuern. Die Steuerschaltung 203 gibt an die Treiberschaltung 202 Steuersignale aus, die die Treiberschaltung 202 steuern.
Die Last 300 ist ein Dreiphasenmotor, der durch die von der Leistungswandlungsvorrichtung 200 zugeführten Wechselstromleistung angetrieben werden soll. Es ist zu beachten, dass die Last 300 nicht auf eine spezielle Anwendung beschränkt ist, sondern ein Motor ist, der in verschiedenen elektrischen Vorrichtungen montiert ist, zum Beispiel ein Motor für einen Hybrid-Pkw, ein Elektrofahrzeug, einen Eisenbahnwagen, einen Aufzug oder eine Klimaanlage.
Details der Leistungswandlungsvorrichtung 200 werden unten beschrieben. Die Hauptwandlungsschaltung 201 enthält Schaltelemente und Freilaufdioden (nicht veranschaulicht). Die Schaltelemente wandeln von der Stromversorgung 100 zugeführte Gleichstromleistung durch Umschalten in Wechselstromleistung und liefern die umgewandelte Wechselstromleistung zu der Last 300. Obgleich die Hauptwandlungsschaltung 201 verschiedene konkrete Schaltungskonfigurationen haben kann, ist die Hauptwandlungsschaltung 201 gemäß der vorliegenden bevorzugten Ausführungsform eine zweistufige Dreiphasen-Vollbrückenschaltung und enthält sechs Schaltelemente und sechs Freilaufdioden, die umgekehrt parallel zu den Schaltelementen geschaltet sind. Von den sechs Schaltelementen sind jeweils zwei Schaltelemente in Reihe geschaltet und bilden obere und untere Arme. Die oberen und unteren Arme bilden Phasen der Vollbrückenschaltung (U-Phase, V-Phase, W-Phase). Dann werden Ausgangsanschlüsse der obere und unteren Arms, das heißt drei Ausgangsanschlüsse der Hauptwandlungsschaltung 201, mit der Last 300 verbunden.
Die Treiberschaltung 202 generiert die Treibersignale, die die Schaltelemente der Hauptwandlungsschaltung 201 ansteuern, und liefert die Treibersignale zu Steuerelektroden der Schaltelemente der Hauptwandlungsschaltung 201. Genauer gesagt, gibt die Treiberschaltung 202 in Reaktion auf die Steuersignale von der Steuerschaltung 203, wie später noch beschrieben wird, die Treibersignale, welche die Schaltelemente einschalten, sowie die Treibersignale, welche die Schaltelemente ausschalten, an die Steuerelektroden der Schaltelemente aus. Um das Schaltelement in einem Ein-Zustand zu halten, ist das Ansteuersignal ein Spannungssignal mindestens so hoch wie eine Schwellenspannung des Schaltelements (Ein-Signal). Um das Schaltelement in einem Aus-Zustand zu halten, ist das Ansteuersignal ein Spannungssignal nicht größer als die Schwellenspannung des Schaltelements (Aus-Signal). Die oben beschriebene High-seitige Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform wird auf die Treiberschaltung 202 angewendet.
Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlungsschaltung 201 dergestalt, dass der Last 300 eine gewünschte elektrische Leistung zugeführt wird. Genauer gesagt, berechnet die Steuerschaltung 203 eine Zeit, wann jedes Schaltelement der Hauptwandlungsschaltung 201 in einem Ein-Zustand sein soll (Ein-Zeit), auf der Grundlage von elektrischer Leistung, die der Last 300 zugeführt werden soll. Die Steuerschaltung 203 kann die Hauptwandlungsschaltung 201 zum Beispiel durch eine PWM-Steuerung steuern, welche die Ein-Zeit des Schaltelements gemäß einer auszugebenden Spannung moduliert. Die Steuerschaltung 203 gibt dann einen Steuerbefehl (Steuersignale) an die Treiberschaltung 202 aus, um das Ein-Signal an das Schaltelement auszugeben, das jedes Mal in einem Ein-Zustand sein soll, und das Aus-Signal an das Schaltelement auszugeben, das in einem Aus-Zustand sein soll. In Reaktion auf diese Steuersignale gibt die Treiberschaltung 202 das Ein-Signal oder das Aus-Signal als das Treibersignal an die Steuerelektrode jedes Schaltelements aus.
In der Leistungswandlungsvorrichtung gemäß der vorliegenden bevorzugten Ausführungsform können, da die High-seitige Gate-Treiberschaltung 103 der ersten bevorzugten Ausführungsform auf die Treiberschaltung 202 angewendet wird, ein Verlust und ein Temperaturanstieg des HVIC reduziert werden, und insbesondere können eine Halbleitervorrichtung (ein Halbleitermodul) und ein System implementiert werden, die bei hohen Frequenzen arbeiten.
Obgleich die vorliegende bevorzugte Ausführungsform ein Beispiel beschrieben hat, in dem die vorliegende Erfindung auf den zweistufigen Dreiphaseninverter angewendet wird, ist die vorliegende Erfindung nicht auf dieses Beispiel beschränkt und kann auf verschiedene Leistungswandlungsvorrichtungen angewendet werden. Obgleich die vorliegende bevorzugte Ausführungsform die zweistufige Leistungswandlungsvorrichtung beschrieben hat, kann die vorliegende Erfindung auch auf eine drei- oder mehrstufige Leistungswandlungsvorrichtung angewendet werden. Wenn elektrische Leistung zu einer einphasigen Last zugeführt wird, so kann die vorliegende Erfindung auf einen einphasigen Inverter angewendet werden. Außerdem ist, wenn elektrische Leistung zu einer Gleichstromlast oder dergleichen zugeführt wird, die vorliegende Erfindung auch auf einen Gleichstrom/Gleichstrom-Wandler oder einen Wechselstrom/Gleichstrom-Wandler anwendbar.
Außerdem ist die Last 300 der Leistungswandlungsvorrichtung 200 nicht auf einen Motor beschränkt. Zum Beispiel kann die Leistungswandlungsvorrichtung 200 als eine Stromversorgungsvorrichtung für eine elektrische Entladungsmaschine, eine Laserstrahlmaschine, eine Induktionswärme-Kochvorrichtung oder ein kontaktloses Stromversorgungssystem verwendet werden und kann als eine Leistungsaufbereitungsvorrichtung für ein Solarstromerzeugungssystem oder ein Energiespeichersystem verwendet werden.
Es ist zu beachten, dass in der vorliegenden Erfindung nach Zweckmäßigkeit Modifizierungen und Weglassungen an den bevorzugten Ausführungsformen vorgenommen werden können, ohne vom Schutzumfang der Erfindung abzuweichen.
Obgleich die Erfindung ausführlich gezeigt und beschrieben wurde, ist die obige Beschreibung in jeder Hinsicht veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifizierungen und Variationen ersonnen werden können, ohne vom Schutzumfang der Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 200379131 [0005]

Claims

BEANSPRUCHT WIRD:
High-seitige Gate-Treiberschaltung (103) zum Ansteuern eines High-seitigen Schaltelements (Q1), wobei die High-seitige Gate-Treiberschaltung (103) Folgendes umfasst: Impulsgenerierungsschaltungen (11, 12), die konfiguriert sind, einen ersten Impuls zu generieren, der mit einem Eingangssignal synchronisiert ist; und Pegelverschiebungsschaltungen (17, 18), die konfiguriert sind, einen Pegel einer Referenzspannung für den ersten Impuls zu einer Versorgungsspannung (VB) des High-seitigen Schaltelementes (Q1) zu verschieben, wobei die Pegelverschiebungsschaltungen (17, 18) MOSFETs (176, 186) aufweisen, die jeweils durch den ersten Impuls angesteuert werden, wobei die High-seitige Gate-Treiberschaltung (103) Folgendes umfasst: eine Maskensignalgenerierungsschaltung (26), die konfiguriert ist, ein Maskensignal (M) zu generieren, das in einer Periode zu einem hohen Pegel wird, in der das Source-Potenzial der MOSFETs (176, 186) zu einem hohen Pegel wird; und Reshot-Schaltungen (36, 37), die konfiguriert sind, wenn der erste Impuls in die Pegelverschiebungsschaltungen (17, 18) während einer Maskenperiode eingespeist wird, die eine Periode ist, in der das Maskensignal (M) ein hoher Pegel ist, nach der Maskenperiode jeweils einen zweiten Impuls in die Pegelverschiebungsschaltungen (17, 18) einzuspeisen.
High-seitige Gate-Treiberschaltung (103) nach Anspruch 1, wobei die Pegelverschiebungsschaltungen (17, 18) des Weiteren Stromspiegelschaltungen enthalten, bei denen Primärseiten jeweils mit Source-Anschlüssen der MOSFETs (176, 186) verbunden sind, und Basissignale von Bipolartransistoren (174, 175), die die Stromspiegelschaltungen bilden, in die Maskensignalgenerierungsschaltung (26) eingespeist werden.
High-seitige Gate-Treiberschaltung (103) nach Anspruch 1 oder 2, die des Weiteren eine Impulsstatusgenerierungsschaltung (31) umfasst, die konfiguriert ist, Statussignale (ST) zu generieren, die zu einem hohen Pegel werden, wenn sowohl das Maskensignal (M) als auch das Gate-Potenzial der MOSFETs (176, 186) auf einem hohen Pegel sind, wobei, wenn die Statussignale (ST) während der Maskenperiode auf einem hohen Pegel sind, die Reshot-Schaltungen (36, 37) den zweiten Impuls nach der Maskenperiode jeweils in die Pegelverschiebungsschaltungen (17, 18) einspeisen.
High-seitige Gate-Treiberschaltung (103) nach einem der Ansprüche 1 bis 3, wobei der erste Impuls einen Ein-Impuls enthält, der mit der ansteigenden Flanke des Eingangssignals synchronisiert ist, und einen Aus-Impuls, der mit der abfallenden Flanke des Eingangssignals synchronisiert ist, die MOSFETs (176, 186) einen Ein-seitigen MOSFET (176) enthalten, der durch den Ein-Impuls angesteuert wird, und einen Aus-seitigen MOSFET (186), der durch den Aus-Impuls angesteuert wird, und die Maskensignalgenerierungsschaltung (26) das Maskensignal (M) generiert, das zu einem hohen Pegel in einer Periode wird, in der sowohl das Source-Potenzial des Ein-seitigen MOSFET (176) als auch das Source-Potenzial des Aus-seitigen MOSFET (186) zu einem hohen Pegel werden.
High-seitige Gate-Treiberschaltung (103) nach einem der Ansprüche 1 bis 4, wobei das High-seitige Schaltelement (Q1) ein Halbleiter mit großer Bandlücke ist.
Halbleitermodul (104), das die sechs High-seitigen Gate-Treiberschaltungen (103) nach einem der Ansprüche 1 bis 5 umfasst, die zu einem Package integriert sind.
Dreiphaseninvertersystem, das die High-seitige Gate-Treiberschaltung (103) nach einem der Ansprüche 1 bis 4 umfasst.