DE102017103632B4 - Einrichtungen für einen robusten Überlastungsschutz bei Verbindungshalbleiterschaltungsanwendungen - Google Patents

Einrichtungen für einen robusten Überlastungsschutz bei Verbindungshalbleiterschaltungsanwendungen Download PDF

Info

Publication number
DE102017103632B4
DE102017103632B4 DE102017103632.6A DE102017103632A DE102017103632B4 DE 102017103632 B4 DE102017103632 B4 DE 102017103632B4 DE 102017103632 A DE102017103632 A DE 102017103632A DE 102017103632 B4 DE102017103632 B4 DE 102017103632B4
Authority
DE
Germany
Prior art keywords
node
compound semiconductor
terminal
electrically connected
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017103632.6A
Other languages
English (en)
Other versions
DE102017103632A1 (de
Inventor
Srivatsan Parthasarathy
Javier Alejandro Salcedo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102017103632A1 publication Critical patent/DE102017103632A1/de
Application granted granted Critical
Publication of DE102017103632B4 publication Critical patent/DE102017103632B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verbindungshalbleiterschaltung, die aufweist:einen ersten Knotenpunkt (N);einen zweiten Knotenpunkt (N);undeine Verbindungshalbleiter-Schutzklemme (70, 80, 90, 100, 110, 240), die zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt elektrisch verbunden ist, wobei die Verbindungshalbleiter-Schutzklemme aufweist:eine Rückwärtsschutzschaltung (38);ein Widerstandselement-Kondensator-Triggernetz, im Folgenden RC-Triggernetz (41, 81), das so ausgeführt ist, dass es ein Vorliegen eines Ereignisses einer kurzzeitigen Überlastung zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt detektiert, wobei das RC-Triggernetz so ausgeführt ist, dass es ein Aktivierungssteuersignal in Reaktion auf das Detektieren des Ereignisses einer kurzzeitigen Überlastung erzeugt; undeine Metall-Halbleiter-Feldeffekttransistor-Klemme, im Folgenden MESFET-Klemme (42, 52, 82, 112, 212), mit einem Gate, das so ausgeführt ist, dass es das Aktivierungssteuersignal aus dem RC-Triggernetz empfängt und selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Aktivierungssteuersignals aktiviert;wobei das RC-Triggernetz einen Widerstand (57, 87a, 876, 87c) aufweist, der zwischen dem erstem Knotenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist, und einen Kondensator (58, 88), der zwischen dem zweiten Kontenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist, wobei ein erstes Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit dem ersten Knotenpunkt (N) verbunden ist, ein zweites Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit einem ersten Ende des Kondensators (58, 88) an einem Knotenpunkt verbunden ist, der das Aktivierungssteuersignal für die MESFET-Klemme (42, 52, 82, 112, 212) erzeugt, und ein zweites Ende des Kondensators (58, 88) elektrisch direkt mit dem zweiten Knotenpunkt (N) verbunden ist;wobei das RC-Triggernetz (41, 81) das Aktivierungssignal in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer positiven Polarität erzeugt, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts erhöht wird; undwobei die Rückwärtsschutzschaltung (38, 43) eine Schottky-Gate-Dioden-Struktur (33, 66, 67) aufweist, welche in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer negativen Polarität aktiviert wird, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts gesenkt wird.

Description

  • HINTERGRUND
  • Gebiet
  • Ausführungsformen der Erfindung betreffen elektronische Systeme und insbesondere Verbindungshalbleiter-Schutzvorrichtungen.
  • Beschreibung der verwandten Technologie
  • Elektronische Schaltungen können einem Ereignis einer kurzzeitigen Überlastung (transient overstress) oder einem elektrischen Signal mit einer relativ kurzen Dauer, das eine sich schnell verändernde Spannung und hohe Leistung aufweist, ausgesetzt sein. Ereignisse einer kurzzeitigen Überlastung umfassen Ereignisse einer elektrostatischen Entladung/elektrischen Überlastung (electrostatic discharge/electrical overstress - ESD/EOS), wie sie z. B. aus einem abrupten Freisetzen von Ladung aus einem Objekt oder einer Person an eine elektronische Schaltung entsteht. Durch ein Ereignis einer kurzzeitigen Überlastung kann eine integrierte Schaltung (integrated circuit -IC) aufgrund von Überspannungsbedingungen und/oder hohen Pegeln an Verlustleistung über relativ kleine Bereiche der IC beschädigt werden. Eine hohe Verlustleistung kann die Schaltungstemperatur steigern und kann zu zahlreichen Problemen führen, wie z. B. Beschädigung eines Übergangs, Beschädigung von Metall und/oder Akkumulation von Oberflächenladung.
  • Die US 7 881 030 B1 offenbart eine auf einem Anreicherungsmodus-Feldeffekttransistor (E-Mode FET) basierende ESD-Schutzschaltung. Die US 7 593 204 B1 offenbart eine auf einen Chip integrierte ESD-Schutzschaltung für einen integrierten Radiofrequenz (RF) Schaltkreis. Die US 2014 / 0 327 048 A1 offenbart eine kompakte ESD-Schutzstruktur. Die DE 10 2013 109 831 A1 offenbart einen Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung. Die US 2016/0 020 603 A1 offenbart eine Vorrichtung und Verfahren für einen kurzzeitigen Überlastungsschutz mit aktiver Rückkopplung. Die US 2009 / 0 086 394 A1 offenbart eine Schutzschaltung und einen integrierte Halbleiterschaltung.
  • KURZFASSUNG
  • Bei einem Aspekt ist eine Verbindungshalbleiterschaltung vorgesehen. Die Verbindungshalbleiterschaltung weist einen ersten Knotenpunkt, einen zweiten Knotenpunkt, eine Rückwärtsschutzschaltung und eine Verbindungshalbleiter-Schutzklemme auf, die zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt elektrisch verbunden ist. Die Verbindungshalbleiter-Schutzklemme weist ein Widerstandselement-Kondensator- (resistorcapacitor - RC-) Triggernetz auf, das so ausgeführt ist, dass es das Vorliegen eines Ereignisses einer kurzzeitigen Überlastung zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt detektiert und ein Aktivierungssteuersignal in Reaktion auf das Detektieren des Ereignisses einer kurzzeitigen Überlastung erzeugt. Die Verbindungshalbleiter-Schutzklemme weist ferner eine Metall-Halbleiter-Feldeffekttransistor- (metal-semiconductor field effect transistor - MESFET-) Klemme auf, die so ausgeführt ist, dass sie das Aktivierungssteuersignal aus dem RC-Triggernetz empfängt und selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Aktivierungssteuersignals aktiviert. Das RC-Triggernetz weist einen Widerstand auf, der zwischen dem ersten Knotenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist, und einen Kondensator, der zwischen dem zweiten Knotenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist. Ein erstes Ende des Widerstandselements ist elektrisch direkt mit dem ersten Knotenpunkt verbunden ist, ein zweites Ende des Widerstandselements ist elektrisch direkt mit einem ersten Ende des Kondensators an einem Knotenpunkt verbunden, der das Aktivierungssteuersignal für die MESFET-Klemme erzeugt, und ein zweites Ende des Kondensators ist elektrisch direkt mit dem zweiten Knotenpunkt verbunden. Das RC-Triggernetz erzeugt das Aktivierungssignal in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer positiven Polarität, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts erhöht wird. Die Rückwärtsschutzschaltung weist eine Schottky-Gate-Dioden-Struktur auf, welche in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer negativen Polarität aktiviert wird, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts gesenkt wird.
  • Bei einem weiteren Aspekt ist eine Verbindungshalbleiter-Schutzklemme vorgesehen. Die Verbindungshalbleiter-Schutzklemme weist ein RC-Triggernetz auf, das so ausgeführt ist, dass es das Vorliegen eines Ereignisses einer kurzzeitigen Überlastung zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt detektiert und ein Aktivierungssteuersignal in Reaktion auf das Detektieren des Ereignisses einer kurzzeitigen Überlastung erzeugt. Die Verbindungshalbleiter-Schutzklemme umfasst ferner eine Rückwärtsschutzschaltung und eine High-Electron-Mobility-Transistor- (HEMT-) Klemme, die eine Heteroübergangsstruktur, eine Source-Region, die über der Heteroübergangsstruktur angeordnet ist, eine Drain-Region die über der Heteroübergangsstruktur angeordnet ist, und eine Gate-Region aufweist, die über der Heteroübergangsstruktur angeordnet ist und zwischen der Source-Region und der Drain-Region positioniert ist. Die Gate-Region empfängt das Aktivierungssteuersignal aus dem RC-Triggernetz und aktiviert selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Aktivierungssteuersignals. Das RC-Triggernetz weist einen Widerstand auf, der zwischen dem ersten Knotenpunkt und der Gate-Region der HEMT-Klemme elektrisch angeschlossen ist, und einen Kondensator, der zwischen dem zweiten Knotenpunkt und der Gate-Region der HEMT-Klemme elektrisch angeschlossen ist. Ein erstes Ende des Widerstandselements ist elektrisch direkt mit dem ersten Knotenpunkt verbunden, ein zweites Ende des Widerstandselements ist elektrisch direkt mit einem ersten Ende des Kondensators an einem Knotenpunkt verbunden, der das Aktivierungssteuersignal für die HEMT-Klemme erzeugt, und ein zweites Ende des Kondensators ist elektrisch direkt mit dem zweiten Knotenpunkt verbunden ist. Das RC-Triggernetz erzeugt das Aktivierungssignal in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer positiven Polarität, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts erhöht wird. Die Rückwärtsschutzschaltung weist eine Schottky-Gate-Dioden-Struktur auf, welche in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer negativen Polarität aktiviert wird, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts gesenkt wird.
  • Figurenliste
    • 1 ist eine schematische Darstellung einer monolithischen integrierten Mikrowellenschaltung (monolithic microwave integrated circuit - MMIC) gemäß einer Ausführungsform.
    • 2A ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme gemäß einer nicht beanspruchten Ausführungsform.
    • 2B ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 3 ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 4A ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 4B ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 5A ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 5B ist ein annotierter Querschnitt eines Multi-Gate-High-Electron-Mobility-Transistors (HEMT) gemäß einer Ausführungsform.
    • 6 ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 7 ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme gemäß einer weiteren Ausführungsform.
    • 8 ist ein Diagramm eines Übertragungsleitungsimpuls- (transmission line pulse - TLP-) Stroms versus eine TLP-Spannung für eine Implementierung der Verbindungshalbleiter-Schutzklemme von 4B.
    • 9 ist ein Diagramm eines Leckstroms versus eine Spannung für eine Implementierung der Verbindungshalbleiter-Schutzklemme von 4B.
    • 10 ist ein Querschnitt eines HEMT gemäß einer Ausführungsform.
    • 11 ist ein Querschnitt einer heterogen integrierten Verbindungshalbleiterschaltung gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG BESTIMMTER AUSFÜHRUNGSFORMEN
  • Die folgende detaillierte Beschreibung von bestimmten Ausführungsformen präsentiert verschiedene Beschreibungen von spezifischen Ausführungsformen der Erfindung. Die Erfindung kann jedoch auf eine Vielzahl von unterschiedlichen Arten ausgeführt sein, die in den Patentansprüchen definiert und von diesen abgedeckt sind. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen identische oder funktional im Wesentlichen gleiche Elemente anzeigen.
  • Zum Unterstützen des Sicherstellens, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter definierten Belastungsbedingungen testen, die in Normen beschrieben sein können, welche von verschiedenen Organisationen, wie z. B. Joint Electronic Device Engineering Council (JEDEC), International Electrotechnical Commission (IEC) und/oder International Organisation for Standardization (ISO) erstellt werden. Die Normen können eine große Vielzahl von Ereignissen einer kurzzeitigen Überlastung, einschließlich Ereignissen einer elektrostatischen Entladung (ESD) und/oder Ereignissen einer elektrischen Überlastung (EOS) abdecken. Beispielsweise kann eine monolithische integrierte Mikrowellenschaltung (MMIC) so spezifiziert sein, dass sie einem ESD-Ereignis gemäß einem Human-Body-Model- (HBM-) ESD-Ereignis von ungefähr 200 V und mehr standhält.
  • Es kann schwierig sein, eine Verbindungshalbleiterschaltung mit einem robusten Schutz gegen Ereignisse einer kurzzeitigen Überlastung, wie z. B. Ereignisse einer elektrischen Entladung/elektrischen Überlastung (ESD/EOS) zu implementieren. Bei einem Beispiel kann ein Prozess, der zum Fertigen einer MMIC angewendet wird, kein p-Implantat umfassen. Bei solchen Implementierungen kann die MMIC nicht unter Verwendung einer Schutzschaltungsanordnung, die mittels p-n-Übergängen implementiert wird, vor ESD-/EOS-Ereignissen geschützt werden. Bei einem weiteren Beispiel wird eine Verbindungshalbleiter-Schutzklemme zum Bieten einer ausreichenden Robustheit bei Anwendungen, bei denen eine heterogene Integration von Verbindungshalbleitern angewendet wird, verwendet. Beispielsweise kann die Verbindungshalbleiter-Schaltungsanordnung unter Verwendung von verschiedenen Prozessen, wie z. B. Ion-Cut-Prozessen, bei denen Halbleiter-Wafer-Verbondung und Unterätzen kombiniert werden, auf einem Fremdsubstrat integriert werden.
  • Es werden hier Einrichtungen und Verfahren für Verbindungshalbleiter-Schutzklemmen bereitgestellt. Bei bestimmten Konfigurationen umfasst eine Verbindungshalbleiter-Schutzklemme ein Widerstandselement-Kondensator- (RC-) Triggernetz und eine Metall-Halbleiter-Feldeffekttransistor- (MESFET-) Klemme. Das RC-Triggernetz detektiert, wann ein ESD-/EOS-Ereignis zwischen einem ersten Knotenpunkt und einem zweiten Knotenpunkt vorliegt, und aktiviert die MESFET-Klemme in Reaktion auf das Detektieren des ESD-/EOS-Ereignisses. Wenn die MESFET-Klemme aktiviert ist, bildet die MESFET-Klemme einen niederohmigen Weg zwischen dem ersten und dem zweiten Knotenpunkt, wodurch ein ESD-/EOS-Schutz geboten wird. Bei Deaktivierung bietet die MESFET-Klemme eine hohe Impedanz zwischen dem ersten und dem zweiten Knotenpunkt und arbeitet somit mit einem geringen Leckstrom und einer kleinen statischen Verlustleistung.
  • Die MESFET-Klemme kann auf eine Vielzahl von Arten implementiert werden, einschließlich der Verwendung eines High-Electron-Mobility-Transistors (HEMT), wie z. B. eines Galliumarsenid- (GaAs-) HEMT, Indiumphosphid- (InP-) HEMT oder Galliumnitrid- (GaN-) HEMT. Ein Fachmann erkennt, dass ein HEMT ferner als modulationsdotierter Feldeffekttransistor (MODFET) oder als Heteroübergangs-Feldeffekttransistor (HFET) bezeichnet werden kann. Bei bestimmten Implementierungen weist die MESFET-Klemme einen oder mehrere pseudomorphe HEMTs auf.
  • Bei einer Ausführungsform weist die MESFET-Klemme einen Verarmungsmodus- (D-Modus-) HEMT mit einem Gate auf, das von dem RC-Triggernetz gesteuert wird. Um den D-Modus-HEMT bei Vorliegen von Normalbetriebsspannungspegeln ausgeschaltet zu lassen, ist der D-Modus-HEMT mit einer oder mehreren Schottky-Gate-Dioden elektrisch in Reihe geschaltet, um den D-Modus-HEMT mit einer negativen Gate-zu-Source-Spannung vorzuspannen, wenn kein ESD-/EOS-Ereignis vorliegt. Bei bestimmen Konfigurationen wird jede Schottky-Gate-Diode unter Verwendung einer Gate-zu-Kanal-Schnittstelle eines HEMT implementiert. Die Schottky-Gate-Dioden bieten einen Spannungsabfall, bei dem der D-Modus-HEMT bei Normalbetriebsbedingungen abgeschaltet bleibt. Wenn jedoch das RC-Triggernetz das Vorliegen eines ESD-/EOS-Ereignisses detektiert, aktiviert das RC-Triggernetz den D-Modus-HEMT, um einen Leitungsweg zwischen dem ersten und dem zweiten Knotenpunkt durch den D-Modus-HEMT und die Schottky-Gate-Dioden zu bilden.
  • Bei einer weiteren Ausführungsform wird die MESFET-Klemme unter Verwendung eines Multi-Gate-HEMT, der von dem RC-Triggernetz gesteuert wird, implementiert. Bei einer Implementierung umfasst der Multi-Gate-HEMT ein erstes D-Modus-Gate, ein zweites D-Modus-Gate und ein Anreicherungsmodus- (E-Modus-) Gate, das zwischen dem ersten und dem zweiten D-Modus-Typ positioniert ist und von dem RC-Triggernetz gesteuert wird. Die Source des Multi-Gate-HEMT ist elektrisch mit dem ersten Knotenpunkt und mit dem ersten D-Modus-Gate verbunden, und das Drain des Multi-Gate-HEMT ist elektrisch mit dem zweiten Knotenpunkt und mit dem zweiten D-Modus-Gate verbunden.
  • Bei bestimmten Konfigurationen wird die Verbindungshalbleiter-Schutzklemme ferner so implementiert, dass sie eine Fehltrigger-Schutzschaltung aufweist, die zum Verhindern einer unbeabsichtigten Aktivierung der MESFET-Klemme durch das RC-Triggernetz bei Normalbetrieb verwendet wird. Die Fehltrigger-Schutzschaltung kann zum Erzeugen einer gefilterten Spannung auf der Basis eines Tiefpassfilterns einer Spannungsdifferenz zwischen dem ersten und dem zweiten Knotenpunkt und zum Steuern der Aktivierung der MESFET-Klemme auf der Basis der gefilterten Spannung verwendet werden. Durch die Rückkopplung, die von der Fehltrigger-Schutzschaltung geboten wird, kann verhindert werden, dass durch bestimmte kurzzeitige Signalisierungsbedingungen die Fehltrigger-Schutzschaltung unbeabsichtigt aktiviert wird. Bei Nichtvorhandensein eines Fehltrigger-Schutzkonzepts kann ein Kurzzeitsignal, das mit normalen Signalisierungsbedingungen in Zusammenhang steht, wie z. B. ein Kurzzeitsignal, das mit einem IC-Start in Zusammenhang steht, bewirken, dass das RC-Triggernetz die MESFET-Klemme aktiviert.
  • Die hier dargelegten Lehren können zum Bieten eines robusten ESD-/EOS-Schutzes für Verbindungshalbleiter-Chips oder -Dies, wie z. B. MNICs und/oder eine Schaltungsanordnung, die unter Verwendung einer heterogenen Integration der Verbindungshalbleiter implementiert werden, verwendet werden. Beispielsweise können bestimmte Anwendungen Multi-Prozess-Technologie-Funktionsblöcke umfassen, die sich ein gemeinsames Substrat teilen, und es kann ein ESD-/EOS-Schutz durch Wiederverwendung der gemeinsamen Verbindungshalbleiter-Schutzklemmen und/oder mittels Verbindungshalbleiter-Schutzklemmen, die über eine Back-End-Metallisierung zum Schützen von benachbarten Verbindungshalbleiter-Schaltungsblöcken in separaten Dies innerhalb des gemeinsamen Substrats verbunden sind, geboten werden. Die Verbindungshalbleiter-Schutzklemmen können zum Schützen der elektronischen Schaltungsanordnung, die einer Vielzahl von Funkfrequenz- (radio frequeny - RF-) und/oder Mikrowellenanwendungen zugeordnet ist, einschließlich zum Beispiel Leistungsverstärkern, Dämpfern, Mischern und/oder Schaltern, verwendet werden. Die Verbindungshalbleiter-Schutzklemmen bieten einen robusten ESD-/EOS-Schutz über eine Steuerung einer MESFET-Klemme unter Verwendung eines RC-Triggernetzes, das aktiv das Vorliegen von ESD-/EOS-Ereignissen detektiert, um eine hohe Aktivierungsgeschwindigkeit bei einem Überschwingen mit einer relativ niedrigen Spannung zu bieten.
  • Entsprechend kann eine Verbindungshalbleiter-IC, die unter Verwendung solcher Schutzklemmen implementiert wird, die Spezifikationen hinsichtlich der ESD-/EOS-Robustheit bei RF- und/oder Mikrowellenschaltungsanwendungen erfüllen oder übersteigen. Die Verbindungshalbleiter-Schutzklemme kann eine Flexibilität beim Skalieren zum Erreichen eines geeigneten Maßes an ESD-/EOS-Schutz für unterschiedliche Leistungsbereiche auf dem Chip bieten. Die Verbindungshalbleiter-Schutzklemme kann eine höhere Leistungsfähigkeit gegenüber Dioden-getriggerten Versorgungsklemmen bieten, beispielsweise bei Anwendungen mit Leistungsbereichen von mehr als 5 V.
  • 1 ist eine schematische Darstellung einer MMIC 20 gemäß einer Ausführungsform. Die MMIC 20 umfasst eine Hochfrequenz-Funktionsschaltung 1, eine Induktivität 2, eine erste Verbindungshalbleiter-Schutzklemme 5, eine zweite Verbindungshalbleiter-Schutzklemme 6, eine dritte Verbindungshalbleiter-Schutzklemme 7, einen Eingangssignalstift 8, einen Ausgangssignalstift 9, einen Steuerspannungsstift 10, einen ersten Massestift 11, einen zweiten Massestift 12, einen dritten Massestift 13, einen vierten Massestift 14, einen Niedrigleistungsversorgungsstift 15 und einen Hochleistungsversorgungsstift 16.
  • Die dargestellten Stifte können auf eine große Vielzahl von Arten implementiert werden, einschließlich zum Beispiel unter Verwendung von Pads, Ports, Leitern und/oder anderen Strukturen.
  • Obwohl 1 ein Beispiel für eine MMIC darstellt, sind die hier dargelegten Lehren auf eine große Vielzahl von Konfigurationen anwendbar. Zum Beispiel kann die MMIC 20 so implementiert sein, dass sie weitere Schaltungsanordnungen, Stifte und/oder andere Strukturen aufweist, und/oder die MMIC 20 kann Komponenten aufweisen, die auf andere Arten angeordnet sind. Ferner kann die MMIC 20 mehr oder weniger Verbindungshalbleiter-Schutzklemmen aufweisen, und/oder die Verbindungshalbleiter-Schutzklemmen können in anderen Konfigurationen verbunden sein.
  • Die Hochfrequenz-Funktionsschaltung 1 kann einer großen Vielzahl von Hochfrequenz-Schaltungsanordnungen entsprechen. Zum Beispiel kann die Hochfrequenz-Funktionsschaltung 1 einen Leistungsverstärker, einen rauscharmen Verstärker (low noise amplifier - LNA), einen spannungsgesteuerten Oszillator (voltage controlled oscillator - VCO), einen Mischer, einen Tuner, einen Dämpfer (wie z. B. einen Variable-Spannung-Dämpfer) und/oder einen Schalter aufweisen.
  • Bei der dargestellten Konfiguration empfängt die Hochfrequenz-Funktionsschaltung 1 ein Funkfrequenz- (RF-) Eingangssignal RFIN aus dem Eingangssignalstift 8, eine Steuerspannung aus dem Steuerspannungsstift 10, eine Niedrigleistungsspannung aus dem Niedrigleistungsversorgungsstift 15 und eine Hochleistungsspannung aus dem Hochleistungsstift 16. Des Weiteren erzeugt die Hochfrequenz-Funktionsschaltung 1 ein RF-Ausgangssignal RFOUT an dem Ausgangssignalstift 9. Entsprechend kann die dargestellte MMIC 20 zum Verarbeiten von RF-Signalen verwendet werden, wie z. B. denjenigen, die bei Mobilfunkkommunikationen, einschließlich zum Beispiel 3G-, 4G-, LTE- und Advanced-LTE und 5G-Kommunikationen verwendet werden.
  • Die Hochfrequenz-Funktionsschaltung 1 kann jedoch auch so ausgelegt sein, dass sie bei Frequenzen arbeitet, die über diejenigen hinausgehen, welche RF-Frequenzen zugeordnet sind, die für Mobilfunkkommunikationen verwendet werden. Zum Beispiel können bestimmte Kommunikationssysteme, wie z. B. diejenigen, die bei Verteidigungs- und/oder kommerziellen Anwendungen verwendet werden, so spezifiziert sein, dass sie in dem X-Band (ungefähr 7 GHz bis 12 GHz), dem Ku-Band (ungefähr 12 GHz bis 18 GHz), dem K-Band (ungefähr 18 GHz bis 27 GHz), dem Ka-Band (ungefähr 27 GHz bis 40 GHz), dem V-Band (ungefähr 40 GHz bis 75 GHz) und/oder dem W-Band (ungefähr 75 GHz bis 110 GHz) arbeiten.
  • Wie in 1 gezeigt ist, wird eine Eingangs- und Ausgangssignalisierung über eine Masse-Signal-Masse- (ground-signal-ground - G-S-G-) Schnittstelle geboten. Zum Beispiel ist der Eingangssignalstift 8 zwischen dem ersten und dem zweiten Massestift 11, 12 positioniert und ist der Ausgangssignalstift 9 zwischen dem dritten und dem vierten Massestift 13, 14 positioniert. Durch das Konfigurieren einer Signalisierungsschnittstelle auf diese Weise kann bei Betrieb bei hohen Frequenzen das Bilden von induktiven Rücklaufwegen unterstützt werden. Des Weiteren kann durch die G-S-G-Konfiguration auch eine Signalabschirmung geboten werden, wodurch die Signalintegrität verbessert wird.
  • Die dargestellte Induktivität 2 ist elektrisch zwischen dem Eingangssignalstift 8 und dem ersten Massestift 11 verbunden und kann zum Steuern einer DC-Vorspannung des Eingangssignalstifts 8 verwendet werden. Es sind jedoch auch andere Konfigurationen möglich, wie z. B. Implementierungen, bei denen eine DC-Vorspannung des Eingangssignalstifts 8 extern auf die MMIC 20 gesteuert wird oder eine auf dem Chip befindliche DC-Vorspannungsschaltung verwendet wird.
  • Die dargestellten Massestifte 11-14 und der Niedrigleistungsversorgungsstift 15 sind auf der MMIC 20 unter Verwendung einer Metallisierung elektrisch miteinander verbunden. Bei bestimmten Konfigurationen ist der Niedrigleistungsversorgungsstift 15 elektrisch mittels einer durch das Substrat verlaufenden Kontaktöffnung (through-substrate via - TSV) mit einer rückseitigen Metallisierungsschicht verbunden.
  • Die MMIC 20 kann unter Verwendung einer Vielzahl von Verbindungshalbleitertechnologien implementiert werden. Bei bestimmten Ausführungsformen wird die MMIC 20 unter Verwendung eines III-V-Verbindungs-Halbleiter-Fertigungsprozesses, wie z. B. der Galliumarsenid- (GaAs-), Galliumnitrid- (GaN-) oder Indiumphosphid- (InP-) Herstellungstechnologie, gefertigt.
  • Die ersten bis dritten Verbindungshalbleiter-Schutzklemmen 5-7 sind zum Bieten eines ESD-/EOS-Schutzes für die MMIC 20 verwendet worden. Zum Beispiel ist die erste Verbindungshalbleiter-Schutzklemme 5 zwischen einem ersten Knotenpunkt, der dem Niedrigleistungsversorgungsstift 15 entspricht, und einem zweiten Knotenpunkt, der dem Hochleistungsversorgungsstift 16 entspricht, elektrisch verbunden und dient somit als Versorgungsklemme. Des Weiteren ist die zweite Verbindungshalbleiter-Schutzklemme 6 zwischen einem ersten Knotenpunkt, der dem Niedrigleistungsversorgungsstift 15 entspricht, und einem zweiten Knotenpunkt, der dem Ausgangssignalstift 9 entspricht, elektrisch verbunden. Ferner ist die dritte Verbindungshalbleiter-Schutzklemme 7 zwischen einem ersten Knotenpunkt, der dem Niedrigleistungsversorgungsstift 15 entspricht, und einem zweiten Knotenpunkt, der dem Steuerspannungsstift 10 entspricht, elektrisch verbunden. Obwohl ein beispielhaftes Schutzkonzept für eine kurzzeitige Überlastung gezeigt ist, können Verbindungshalbleiter-Schutzklemmen auf eine große Vielzahl von Arten verbunden sein, um einen ESD-/EOS-Schutz für eine MMIC oder eine andere Verbindungshalbleiter-Schaltungsanordnung zu bieten.
  • Wenn ein ESD-/EOS-Ereignis vorliegt, können ein oder mehrere der Verbindungshalbleiter-Schutzklemmen 5-7 einen niederohmigen Weg zu dem Niedrigleistungsversorgungsstift 15 bilden, wodurch eine Ladung, die dem ESD-/EOS-Ereignis zugeordnet ist, von einer empfindlichen Schaltungsanordnung, wie z. B. der Hochfrequenz-Funktionsschaltung 1, abgelenkt werden kann. Bei bestimmten Implementierungen kann der Niedrigleistungsversorgungsstift 15 unter Verwendung einer oder mehrerer TSVs elektrisch mit einer rückseitigen Metallisierungsschicht verbunden sein und kann somit eine sehr niedrige Impedanz und/oder eine ausgezeichnete Wärmeabführung zeigen.
  • Es kann schwierig sein, die MMIC 20 mit einem robusten Schutz vor ESD-/EOS-Ereignissen zu implementieren. Zum Beispiel kann die MMIC 20 unter Verwendung eines Verbindungshalbleiter-Herstellprozesses gefertigt werden, durch den die Implementierung der Verbindungshalbleiter-Schutzklemmen 5-7 eingeschränkt werden kann. Beispielsweise kann bei bestimmten III-V-Verbindungs-Halbleiter-Fertigungsprozessen kein p-Implantat vorgesehen sein, und somit können p-n-Übergänge begrenzt sein oder nicht zur Verfügung stehen.
  • Bei bestimmten hier dargelegten Konfigurationen wird eine Verbindungshalbleiter-Schutzklemme, wie z. B. eine oder mehrere der Verbindungshalbleiter-Schutzklemmen 5-7 von 1, unter Verwendung eines RC-Triggernetzes und einer MESFET-Klemme implementiert. Das RC-Triggernetz detektiert, wann ein ESD-/EOS-Ereignis zwischen einem ersten Knotenpunkt und einem zweiten Knotenpunkt vorliegt, und aktiviert die MESFET-Klemme in Reaktion auf das Detektieren des ESD-/EOS-Ereignisses. Wenn die MESFET-Klemme aktiviert ist, bildet die MESFET-Klemme einen niederohmigen Weg zwischen dem ersten und dem zweiten Knotenpunkt, wodurch ein ESD-/EOS-Schutz geboten wird. Bei Deaktivierung bietet die MESFET-Klemme eine hohe Impedanz zwischen dem ersten und dem zweiten Knotenpunkt.
  • 2A ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme 30 gemäß einer nicht beanspruchten Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 30 weist ein RC-Triggernetz 31 und eine MESFET-Klemme 32 auf, die zwischen einem ersten Knotenpunkt N1 und einem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind.
  • Die MESFET-Klemme 32 empfängt ein Aktivierungssteuersignal aus dem RC-Triggernetz 31. Die MESFET-Klemme 32 verwendet das Aktivierungssteuersignal zum selektiven Aktivieren eines Entladungswegs zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2.
  • Das RC-Triggernetz 31 detektiert das Vorliegen eines Ereignisses einer kurzzeitigen Überlastung, wie z. B. eines ESD-/EOS-Ereignisses, zwischen dem ersten und dem zweiten Knotenpunkt N1, N2. Wenn kein ESD-/EOS-Ereignis detektiert wird, verwendet das RC-Netz 31 das Aktivierungssteuersignal zum Abschalten der MESFET-Klemme 32, so dass die MESFET-Klemme 32 eine hohe Impedanz zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 bietet. In Reaktion auf das Detektieren des Vorliegens des ESD-/EOS-Ereignisses verwendet das RC-Netz 31 das Aktivierungssteuersignal jedoch zum Einschalten der MESFET-Klemme 32 zum Bieten einer niedrigen Impedanz zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2.
  • Bei bestimmten Konfigurationen weist das RC-Triggernetz 31 ein Widerstandselement und einen Kondensator in Reihe zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 auf und erzeugt das RC-Triggernetz 31 das Aktivierungssteuersignal auf der Basis einer Rate einer Spannungsveränderung zwischen dem ersten und dem zweiten Knotenpunkt N1, N2. Der Kondensator und das Widerstandselement können so bemessen sein, dass die MESFET-Klemme 32 bei Vorliegen von normalen Signalisierungsbedingungen abgeschaltet bleibt und die MESFET-Klemme 32 eingeschaltet wird, wenn ein ESD-/EOS-Ereignis vorliegt. Zum Beispiel erzeugt ein ESD-/EOS-Ereignis eine Rate einer Spannungsveränderung zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 mit einer relativ großen Größe und einer relativ langen Dauer und steuern der Widerstand des Widerstandselements und die Kapazität des Kondensators eine entsprechende Gate-Spannung der MESFET-Klemme, wenn ein ESD-/EOS-Ereignis vorliegt.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 30 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 2B ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme 40 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 40 weist eine Vorwärtsschutzschaltung 37 und eine Rückwärtsschutzschaltung 38 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind. Die Vorwärtsschutzschaltung weist das RC-Triggernetz 31 und die MESFET-Klemme 32 auf, die so ausgeführt sein können, wie oben beschrieben worden ist. Die Rückwärtsschutzschaltung 38 weist eine Schottky-Gate-Dioden-Struktur 33 auf, die eine Anode, welche elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und eine Kathode, welche elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist, aufweist.
  • Die dargestellte Verbindungshalbleiter-Schutzklemme 40 bietet einen bidirektionalen Schutz sowohl vor ESD-/EOS-Ereignissen mit einer positiven Polarität, durch die sich die Spannung an dem zweiten Knotenpunkt N2 relativ zu dem ersten Knotenpunkt N1 erhöht, als auch vor ESD-/EOS-Ereignissen mit einer negativen Polarität, durch die sich die Spannung an dem zweiten Knotenpunkt N2 relativ zu dem ersten Knotenpunkt N1 verringert. Durch das Bieten eines bidirektionalen Schutzes kann die Robustheit einer MMIC gegenüber harschen Betriebsumgebungen verbessert werden.
  • Ein MESFET weist ein Metall-Gate auf, das über einem Halbleiterkanal positioniert ist. Bei bestimmten Konfigurationen wird die Schottky-Gate-Dioden-Struktur 33 unter Verwendung einer oder mehrerer MESFET-Gate-zu-Kanal-Schnittstellen implementiert.
  • Die dargestellte Verbindungshalbleiter-Schutzklemme 40 bietet einen ESD-/EOS-Schutz und kann implementiert werden, ohne dass es erforderlich ist, p-n-Übergänge zu verwenden. Entsprechend kann die Verbindungshalbleiter-Schutzklemme 40 zum Bieten eines Schutzes der Stifte einer MMIC, die unter Verwendung eines Verbindungshalbleiter-Fertigungsprozesses gefertigt wird, bei dem p-n-Übergänge begrenzt sind oder nicht zur Verfügung stehen, verwendet werden.
  • Der erste und der zweite Knotenpunkt N1, N2 können bei Schaltungs-Normalbetriebsbedingungen innerhalb eines definierten Spannungsbereichs arbeiten. Zum Beispiel können bei bestimmten Implementierungen die Schaltungs-Normalbetriebsbedingungen mit einer Spannungsdifferenz zwischen dem zweiten Knotenpunkt N2 und dem ersten Knotenpunkt N1 zwischen ungefähr 3 V und ungefähr 7 V in Zusammenhang stehen. Andere geeignete Betriebsspannungsbedingungen können jedoch leicht von Durchschnittsfachleuten auf dem Sachgebiet bestimmt werden.
  • Bei einer Ausführungsform ist der zweite Knotenpunkt N2 mit einem Signal-Pad einer IC verbunden und ist der erste Knotenpunkt N1 mit einer Niedrigleistungs- oder Masseversorgung verbunden. Andere Implementierungen sind jedoch auch möglich, wie z. B. Konfigurationen, bei denen der erste und der zweite Anschluss N1, N2 jeweils mit der Niedrigleistungs- und der Hochleistungsversorgung verbunden sind.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 40 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 3 ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme 50 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 50 weist ein RC-Triggernetz 41, eine MESFET-Klemme 42 und eine Schottky-Gate-Dioden-Struktur 43 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind.
  • Das dargestellte RC-Triggernetz 41 weist ein Widerstandselement 57 und einen Kondensator 58 auf. Das Widerstandselement 57 weist ein erstes Ende, das elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und ein zweites Ende auf, das elektrisch mit einem ersten Ende des Kondensators 58 an einem Knotenpunkt verbunden ist, der ein Aktivierungssteuersignal für die MESFET-Klemme 42 erzeugt. Der Kondensator 58 weist ferner ein zweites Ende auf, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist. Obwohl 3 eine Ausführungsform eines RC-Triggernetzes zeigt, sind die hier dargelegten Lehren auf eine große Vielzahl von Konfigurationen eines RC-Triggernetzes anwendbar, einschließlich zum Beispiel Implementierungen, bei denen Transistoren und/oder Dioden zum Steuern des Triggerns verwendet werden.
  • Das Widerstandselement 57 und der Kondensator 58 können Widerstands- und Kapazitätswerte aufweisen, die auf der Basis zahlreicher Überlegungen ausgewählt werden, einschließlich zum Beispiel Charakteristiken von ESD-/EOS-Ereignissen bei einer speziellen Anwendung und/oder einer Schwellspannung der MESFET-Klemme 42. Bei einer Ausführungsform weisen das Widerstandselement 57 und der Kondensator 58 eine Widerstandselement-Kondensator- (R*C-) Zeitkonstante auf, die so ausgewählt ist, dass sie im Bereich von 50 ns bis 1 us, beispielsweise 500 ns, liegt. Andere R*C-Zeitkonstantewerte sind jedoch auch möglich.
  • Die MESFET-Klemme 42 weist einen E-Modus-HEMT 55 auf. Der E-Modus-HEMT 55 umfasst ein Gate, das das Aktivierungssteuersignal aus dem RC-Triggernetz 41 empfängt, eine Source, die elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und ein Drain, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist. Der dargestellte E-Modus-HEMT 55 weist eine Schwellspannung auf, die größer ist als 0 V. Somit steuert bei Normalbetriebsbedingungen das RC-Triggernetz 41 die Gate-zu-Source-Spannung des E-Modus-HEMT 55 auf ungefähr gleich 0 V, wodurch der E-Modus-HEMT 55 abgeschaltet wird. Wenn jedoch durch ein ESD-/EOS-Ereignis die Spannung des zweiten Knotenpunkts N2 relativ zu der Spannung des ersten Knotenpunkts N1 erhöht wird, kann ein Verschiebungsstrom durch den Kondensator 58 und in das Widerstandselement 57 fließen, wodurch ein Spannungsabfall über das Widerstandselement 57 erzeugt wird, der ausreicht, um den E-Modus-HEMT 55 abzuschalten.
  • Die dargestellte Verbindungshalbleiter-Schutzklemme 70 weist ferner die Schottky-Gate-Dioden-Struktur 43 auf, die einen Schutz vor ESD-/EOS-Ereignissen bietet, welche bewirken, dass die Spannung des zweite Knotenpunkts N2 relativ zu der Spannung des ersten Knotenpunkts N1 abnimmt. Die dargestellte Schottky-Gate-Dioden-Struktur 43 weist einen ersten HEMT 61 und einen zweiten HEMT 62 auf. Der erste HEMT 61 umfasst ein Gate, das elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und eine Source und ein Drain, die elektrisch miteinander und mit einem Gate des zweiten HEMT 62 verbunden sind. Der zweite HEMT 62 weist ferner eine Source und ein Drain auf, die elektrisch miteinander und mit dem zweiten Knotenpunkt N2 verbunden sind.
  • Ein HEMT weist ein Metall-Gate und einen Halbleiterkanal auf, und somit arbeitet eine Gate-zu-Kanal-Schnittstelle eines HEMT als Schottky-Gate-Diode. 3 ist so annotiert, dass sie den ersten HEMT 61 mit einer ersten Schottky-Gate-Diode 66 und den zweiten HEMT 62 mit einer zweiten Schottky-Gate-Diode 67 zeigt. Wie in 3 gezeigt ist, sind die erste und die zweite Schottky-Gate-Diode 66, 67 zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 von der Anode zu der Kathode elektrisch miteinander in Reihe geschaltet.
  • Obwohl die Schottky-Gate-Dioden-Struktur 43 so dargestellt ist, dass sie zwei HEMTs aufweist, kann die Schottky-Gate-Dioden-Struktur 43 mehr oder weniger HEMTs zum Erreichen einer gewünschten Rückwärtsschutzcharakteristik aufweisen. Zum Beispiel können mehr oder weniger HEMTs zum Bieten einer Rückwärts-Triggerspannung vorgesehen sein, die für eine bestimmte Anwendung wünschenswert ist. Die Schottky-Gate-Dioden-Struktur 43 kann unter Verwendung von E-Modus-Transistoren, D-Modus-Transistoren oder einer Kombination daraus implementiert werden.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 70 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 4A ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme 80 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 80 weist ein RC-Triggernetz 41, eine MESFET-Klemme 52 und eine Schottky-Gate-Dioden-Struktur 43 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind.
  • Die Verbindungshalbleiter-Schutzklemme 80 von 4A ist der Verbindungshalbleiter-Schutzklemme 70 von 3 im Wesentlichen gleich, mit der Ausnahme, dass die Verbindungshalbleiter-Schutzklemme 80 von 4A eine andere Implementierung einer MESFET-Klemme aufweist. Insbesondere weist die MESFET-Klemme 52 von 4A einen D-Modus-HEMT 75, einen ersten Sperrzustand-Steuer-HEMT 71 und einen zweiten Sperrzustand-Steuer-HEMT 72 auf.
  • Der D-Modus-HEMT 75 umfasst ein Gate, das ein Aktivierungssteuersignal aus dem RC-Triggernetz 41 empfängt, ein Drain, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist, und eine Source, die elektrisch mit einem Gate des ersten Sperrzustand-Steuer-HEMT 71 verbunden ist. Der erste Sperrzustand-Steuer-HEMT 71 weist ferner eine Source und ein Drain auf, die elektrisch miteinander und mit einem Gate des zweiten Sperrzustand-Steuer-HEMT 72 verbunden sind. Der zweite Sperrzustand-Steuer-HEMT 72 weist ferner eine Source und ein Drain auf, die elektrisch miteinander und mit dem ersten Knotenpunkt N1 verbunden sind.
  • Wie in 4A gezeigt ist, weist der erste Sperrzustand-Steuer-HEMT 71 eine Gate-zu-Kanal-Schnittstelle auf, die einer ersten Schottky-Gate-Diode 76 zugeordnet ist, und weist der zweite Sperrzustand-Steuer-HEMT 72 eine Gate-zu-Kanal-Schnittstelle auf, die einer zweiten Schottky-Gate-Diode 77 zugeordnet ist. Die erste und die zweite Schottky-Gate-Diode 76, 77 sind zwischen der Source des D-Modus-HEMT 75 und dem ersten Knotenpunkt N1 von der Anode zu der Kathode elektrisch miteinander in Reihe geschaltet.
  • Der dargestellte D-Modus-HEMT 75 ist ein Verarmungsmodus- oder selbstleitender Transistor mit einer Schwellspannung, die kleiner als oder gleich 0 V ist. Des Weiteren halten der erste und der zweite Sperrzustand-Steuer-HEMT 71, 72 den D-Modus-HEMT 75 bei Normalbetriebsbedingungen im ausgeschalteten Zustand. Insbesondere wird durch den Spannungsabfall über die erste und die zweite Schottky-Gate-Diode eine negative Gate-zu-Source-Spannung für den D-Modus-HEMT 75 erzeugt, wodurch der D-Modus-HEMT 75 ausgeschaltet bleibt.
  • Obwohl die dargestellte MESFET-Klemme 52 so dargestellt ist, dass sie zwei Sperrzustand-Steuer-HEMTs aufweist, kann die MESFET-Klemme 52 mehr oder weniger Sperrzustand-Steuer-HEMTs aufweisen. Zum Beispiel kann eine Anzahl von Sperrzustand-Steuer-HEMTs auf der Basis einer Schwellspannung des D-Modus-HEMT und/oder einer Schottky-Gate-Vorwärtsspannung, die mit einem speziellen Fertigungsprozess in Zusammenhang steht, ausgewählt werden. Die Sperrzustand-Steuer-HEMTs können unter Verwendung von E-Modus-Transistoren, D-Modus-Transistoren oder einer Kombination daraus implementiert werden.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 80 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 4B ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme 90 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 90 weist ein RC-Triggernetz 81, eine MESFET-Klemme 82 und eine Schottky-Gate-Dioden-Struktur 43 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind.
  • Die Verbindungshalbleiter-Schutzklemme 90 von 4B ist der Verbindungshalbleiter-Schutzklemme 80 von 4A im Wesentlichen gleich, mit der Ausnahme, dass die Verbindungshalbleiter-Schutzklemme 90 von 4B eine andere Implementierung einer MESFET-Klemme und eine andere Implementierung eines RC-Triggernetzes aufweist.
  • Wie in 4B gezeigt ist, umfasst die MESFET-Klemme 82 einen D-Modus-HEMT 75, einen ersten Sperrzustand-Steuer-HEMT 71, einen zweiten Sperrzustand-Steuer-HEMT 72, einen dritten Sperrzustand-Steuer-HEMT 73 und einen vierten Sperrzustand-Steuer-HEMT 74. Der erste bis vierte Sperrzustand-Steuer-HEMT 71-74 sind so annotiert, dass sie jeweils erste bis vierte Schottky-Gate-Dioden 76-79 zeigen, die Gate-zu-Kanal-Schnittstellen der HEMTs zugeordnet sind. Wie in 4B gezeigt ist, umfasst der D-Modus-HEMT 75 ein Gate, das ein Aktivierungssteuersignal aus dem RC-Triggernetz 81 empfängt, ein Drain, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist, und eine Source, die über die Reihenkombination der ersten bis vierten Schottky-Gate-Dioden 76-79 elektrisch mit dem ersten Knotenpunkt N1 verbunden ist.
  • Das dargestellte RC-Triggernetz 81 weist ein erstes Dünnfilm-Widerstandselement (thin film resistor - TFR) 87a, ein zweites TFR 87b, ein drittes TFR 87c und einen Metall-Isolator-Metall- (MIM-) Kondensator 88 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 elektrisch in Reihe geschaltet sind. Obwohl das dargestellte RC-Triggernetz 81 so dargestellt ist, dass es unter Verwendung von MIM-Kondensator- und TFR-Strukturen implementiert wird, sind andere Konfigurationen ebenfalls möglich. Zum Beispiel weist bei einer weiteren Ausführungsform ein RC-Triggernetz ein Mesa-Widerstandselement und/oder eine Kombination aus einem TFR und einem Mesa-Widerstandselement auf.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 90 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 5A ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme 100 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 100 weist ein RC-Triggernetz 41, eine MESFET-Klemme 112 und eine Schottky-Gate-Dioden-Struktur 43 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind.
  • Die Verbindungshalbleiter-Schutzklemme 100 von 5 ist der Verbindungshalbleiter-Schutzklemme 70 von 3 im Wesentlichen gleich, mit der Ausnahme, dass die Verbindungshalbleiter-Schutzklemme 100 von 5A eine andere Implementierung einer MESFET-Klemme aufweist.
  • Insbesondere wird die MESFET-Klemme 112 von 5A unter Verwendung eines Multi-Gate-HEMT 115 implementiert, der ein erstes D-Modus-Gate, ein zweites D-Modus-Gate und ein E-Modus-Gate aufweist, das zwischen dem ersten und dem zweiten D-Modus-Gate positioniert ist. Das erste und das zweite D-Modus-Gate sind Verarmungsmodus- oder selbstleitende Gates mit einer Schwellspannung, die kleiner als oder gleich ungefähr 0 V ist. Im Gegensatz dazu ist das E-Modus-Gate ein Anreicherungsmodus- oder selbstsperrendes Gate mit einer Schwellspannung, die größer als ungefähr 0 V ist. Bei einer Ausführungsform weisen das erste und das zweite D-Modus-Gate eine Schwellspannung im Bereich von ungefähr -1,0 V bis ungefähr -2,0 V auf und weist das E-Modus-Gate eine Schwellspannung im Bereich von ungefähr 0,3 V bis ungefähr 0,5 V auf.
  • Wie in 5A gezeigt ist, ist das erste D-Modus-Gate elektrisch mit der Source des Multi-Gate-HEMT 115 und mit dem ersten Knotenpunkt N1 verbunden. Des Weiteren ist das zweite D-Modus-Gate elektrisch mit dem Drain des Multi-Gate-HEMT 115 und mit dem zweiten Knotenpunkt N2 verbunden. Ferner empfängt das E-Modus-Gate ein Aktivierungssteuersignal aus dem RC-Triggernetz 41.
  • Bei Normalbetriebsspannungsbedingungen zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 spannt das RC-Triggernetz 41 die MESFET-Klemme 112 in einen Sperr- oder hochohmigen Zustand vor, in dem der Stromfluss zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 blockiert ist. Zum Beispiel kann das RC-Triggernetz 41 die Spannung des E-Modus-Gate so steuern, dass sie ungefähr gleich der Spannung des ersten Knotenpunkts N1 ist. Somit arbeitet die Verbindungshalbleiter-Schutzklemme 100 bei Normalbetriebsspannungsbedingungen in einem leckstromarmen/hochohmigen Zustand.
  • Bei einem ESD-/EOS-Ereignis bildet die Verbindungshalbleiter-Schutzklemme 100 jedoch einen niederohmigen Weg zwischen dem ersten und dem zweiten Knotenpunkt N1, N2, um einen ESD-/EOS-Schutz zu bieten. Zum Beispiel kann in Reaktion auf ein ESD/-EOS-Ereignis, bei dem die Spannung des ersten Knotenpunkts N1 relativ zu der Spannung des zweiten Knotenpunkts N2 steigt, die Schottky-Gate-Dioden-Struktur 43 aktiviert werden, um einen Entladungsweg zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 zu bilden. Des Weiteren kann in Reaktion auf ein ESD-/EOS-Ereignis, bei dem die Spannung des zweiten Knotenpunkts N2 relativ zu der Spannung des ersten Knotenpunkts N1 steigt, das RC-Triggernetz 41 das D-Modus-Gate so steuern, dass es den Multi-Gate-HEMT 115 einschaltet, um einen niederohmigen Weg zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 zu bilden. Somit wird ein Entladungsweg durch den Multi-Gate-HEMT 115 auf der Basis des Aktivierungssteuersignals aus dem RC-Triggernetz 41 selektiv aktiviert.
  • Wenn der Multi-Gate-HEMT 115 eingeschaltet ist, wird ein niederohmiger Vorwärtsleitungsweg zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 durch einen Kanal des Multi-Gate-HEMT 115 gebildet. Des Weiteren kann bei einer ausreichend hohen Spannung eine Schottky-Gate-Diode, die dem zweiten D-Modus-Gate zugeordnet ist, in Vorwärtsrichtung vorgespannt werden und einen weiteren Weg für einen Stromfluss zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 bilden.
  • Obwohl der Multi-Gate-HEMT 115 so dargestellt ist, dass er drei Gates aufweist, kann der Multi-Gate-HEMT 115 so modifiziert werden, dass er mehr oder weniger Gates und/oder eine andere Anordnung von Gates aufweist.
  • 5B ist ein annotierter Querschnitt 110 des Multi-Gate-HEMT 115 von 5A gemäß einer Ausführungsform. Der annotierte Querschnitt 110 weist das RC-Triggernetz 41, den ersten Knotenpunkt N1 und den zweiten Knotenpunkt N2 auf, die so ausgeführt sein können, wie oben beschrieben worden ist. Der Multi-Gate-HEMT 115 wird auf einem Galliumarsenid- (GaAs-) Substrat 121 implementiert und umfasst eine Heteroübergangsstruktur 122, eine Source-Region 126, eine Drain-Region 127, eine erste D-Modus-Gate-Region 135a, eine zweite D-Modus-Gate Region 135b und eine E-Modus-Gate-Region 136. Wie in 5B gezeigt ist, weist das GaAs-Substrat 121 einen rückseitigen Leiter 139 auf.
  • Die Heteroübergangsstruktur 122 umfasst eine Indiumgalliumarsenid-(InGaAs-) Schicht 123, die über dem GaAs-Substrat 121 angeordnet ist, eine Abstandsschicht 124, die über der InGaAs-Schicht 123 angeordnet ist, und eine n-Aluminiumgalliumarsenid-(n-AlGaAs-) Schicht 125, die über der Abstandsschicht 124 angeordnet ist. Die Source-Region 126 ist über der Heteroübergangsstruktur 122 angeordnet und umfasst eine erste n-GaAs-Region 130a, eine erste hoch dotierte n-GaAs-Region 131a, die über der ersten n-GaAs-Region 130a angeordnet ist, und eine erste Kontaktregion 132a, die über der ersten hoch dotierten n-GaAs-Region 131a angeordnet ist. Des Weiteren ist die Drain-Region 127 über der Heteroübergangsstruktur 122 angeordnet, und sie umfasst eine zweite n-GaAs-Region 130b, eine zweite hoch dotierte n-GaAs-Region 131b, die über der zweiten n-GaAs-Region 130b angeordnet ist, und eine zweite Kontaktregion 132b, die über der zweiten hoch dotierten n-GaAs-Region 131b angeordnet ist. Bei der dargestellten Konfiguration weisen die erste und die zweite hoch dotierte n-GaAs-Region 131a, 131b eine höhere Dotierungskonzentration auf als die erste und die zweite n-GaAs-Region 130a, 130b.
  • Die E-Modus-Gate-Region 136 ist über der Heteroübergangsstruktur 122 zwischen der Source-Region 126 und der Drain-Region 127 angeordnet. Des Weiteren ist die erste D-Modus-Gate-Region 135a über der Heteroübergangsstruktur 122 zwischen der E-Modus-Gate-Region 136 und der Source-Region 126 angeordnet. Ferner ist die zweite D-Modus-Gate-Region 135b über der Heteroübergangsstruktur 122 zwischen der E-Modus-Gate-Region 136 und der Drain-Region 127 angeordnet. Bei der dargestellten Ausführungsform weisen die erste und die zweite D-Modus-Gate-Region 135a, 135b und die E-Modus-Gate-Region 136 Metall auf. Bei einem Beispiel weisen die erste und die zweite D-Modus-Gate-Region 135a, 135b und die E-Modus-Gate-Region 136 mindestens eines von Nickel (Ni), Gold (Au), Titan (Ti) oder Platin (Pt) auf. Fachleute erkennen, dass ein Metall-Halbleiter-Übergang, der einem Gate eines HEMT zugeordnet ist, als Schottky-Gate-Diode arbeitet.
  • Das GaAs-Substrat 121 kann ein intrinsisches Substrat mit einer relativ niedrigen Dotierungskonzentration sein. Bei bestimmten Implementierungen kann das GaAs-Substrat 121 eine relativ dünne Substratdicke aufweisen, wie z. B. eine Dicke im Bereich von ungefähr 0,5 µm bis ungefähr 1 µm. Durch das Ausführen des GaAs-Substrats 121 so, dass es relativ dünn ist, wird das Ausbilden von durch das Wafer verlaufenden Kontaktöffnungen (through-wafer vias - TWVs), die zum Verbinden einer auf dem GaAs-Substrat 121 gefertigten Schaltungsanordnung mit dem rückseitigen Leiter 139 verwendet werden, unterstützt. Obwohl spezielle Dotierungskonzentrationen und Dicken beschrieben worden sind, können Durchschnittsfachleute auf dem Sachgebiet leicht andere geeignete Werte bestimmen.
  • Die Heteroübergangsstruktur 122, die Source-Region 126, die Drain-Region 127, die erste D-Modus-Gate-Region 135a, die zweite D-Modus-Gate-Region 135b und die E-Modus-Gate-Region 136 arbeiten als Multi-Gate-HEMT. Zum Beispiel erkennen Fachleute, dass eine Diffusion von Elektronen aus der n-AlGaAs-Schicht 125 in die InGaAs-Schicht 123 zu der Ausbildung einer zweidimensionalen Elektronengas- (2DEG-) Region oder Kanal innerhalb der InGaAs-Schicht 123 führen kann. Die Leitfähigkeit der 2DEG-Region kann durch Steuern der Gate-Spannungen der ersten D-Modus-Gate-Region 135a, der zweiten D-Modus-Gate-Region 135b und der E-Modus-Gate-Region 136 abgewandelt oder verändert werden.
  • Bei einer Ausführungsform weist die n-AlGaAs-Schicht 125 eine Dicke im Bereich von ungefähr 300 nm bis ungefähr 500 nm und eine Dotierungskonzentration im Bereich von ungefähr 1 × 1018 Atomen/cm3 bis ungefähr 9 × 1018 Atomen/cm3 auf. Die InGaAs-Schicht 123 kann so ausgeführt sein, dass sie eine relativ niedrige Dotierungskonzentration aufweist, damit die Beweglichkeit der Elektronen durch Verringern von Kollisionen zwischen Elektronen und Dotier-Fremdatomen verbessert wird. Zum Beispiel weist bei einer Ausführungsform die InGaAs-Schicht 123 eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 15 nm und eine Dotierungskonzentration von weniger als ungefähr 1 × 1018 Atomen/cm3 auf. Die Abstandsschicht 124 kann das Verringern von Schnittstellenfangstellen oder -defekten zwischen der Schnittstelle der InGaAs-Schicht 123 und der n-AlGaAs-Schicht 125, die mit unterschiedlichen Gitterkonstanten der Schichten in Zusammenhang stehen, unterstützen. Bei einer Ausführungsform weist die Abstandsschicht 124 eine Schicht aus AlGaAs mit einer Dicke im Bereich von ungefähr 3 nm bis ungefähr 6 nm auf. Bei bestimmten Implementierungen können eine oder mehrere Schichten der Heteroübergangsstruktur 122 unter Verwendung eines epitaktischen Wachstumsprozesses ausgebildet werden. Obwohl spezielle Dotierungskonzentrationen und Dicken beschrieben worden sind, können Durchschnittsfachleute auf dem Sachgebiet leicht andere geeignete Werte bestimmen.
  • Der rückseitige Leiter 139 ist angrenzend an das GaAs-Substrat 121 auf einer Seite des GaAs-Substrats 121 gegenüber der Heteroübergangsstruktur 122 angeordnet. Der rückseitige Leiter 139 kann unter Verwendung einer Niedrigleistungs- oder Masseversorgung elektrisch vorgespannt werden, und TWVs, die in dem GaAs-Substrat 121 ausgebildet sind, können zum Bilden von elektrischen Verbindungen zwischen der Schaltungsanordnung und der Masseversorgung verwendet werden. Zum Beispiel wird bei einer Ausführungsform der zweite Anschluss N1 unter Verwendung einer oder mehrerer TWVs elektrisch mit dem rückseitigen Leiter 139 verbunden. Bei bestimmten Implementierungen weist der rückseitige Leiter 139 mindestens eines von Gold (Au) oder Kupfer (Cu) auf. Obwohl der rückseitige Leiter 139 als einzelne Schicht dargestellt ist, kann der rückseitige Leiter 139 mehrere Subschichten, einschließlich zum Beispiel einer Keim- und/oder einer Sperrsubschicht, aufweisen.
  • Die Source-Region 126 und die erste D-Modus-Gate-Region 135a sind elektrisch mit dem ersten Anschluss N1 verbunden. Des Weiteren sind die Drain-Region 127 und die zweite D-Modus-Gate-Region 135b elektrisch mit dem zweiten Anschluss N2 verbunden. Der Multi-Gate-HEMT 115 kann einer Back-End-Verarbeitung zum Ausbilden von Kontakten und Metallisierung unterzogen werden. Aus Gründen der Klarheit werden diese Details zugunsten der Verwendung von annotierten elektrischen Verbindungen weggelassen.
  • Wie in 5B gezeigt ist, ist das RC-Triggernetz 41 elektrisch zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 verbunden. Obwohl das RC-Triggernetz 41 in annotierter Form gezeigt ist, kann das RC-Triggernetz 41 auf dem GaAs-Substrat 121 implementiert werden.
  • Obwohl 5B eine Implementierung eines Multi-Gate-HEMT zeigt, können andere Konfigurationen verwendet werden. Des Weiteren ist die Schutzvorrichtung zwar im Kontext eines GaAs-Prozesses dargestellt worden, die hier dargelegten Lehren sind jedoch auch auf andere Verbindungshalbleiter-Technologien, einschließlich zum Beispiel die Galliumnitrid- (GaN-) und die Indiumphosphid- (InP-) Technologie, anwendbar.
  • 6 ist eine schematische Darstellung einer Verbindungshalbleiter-Schutzklemme 200 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 200 weist ein RC-Triggernetz 31, eine MESFET-Klemme 32 und eine Fehltrigger-Schutzschaltung 203 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind. Obwohl in 6 nicht gezeigt, kann die Verbindungshalbleiter-Schutzklemme 200 ferner eine anspruchsgemäße Rückwärtsschutzschaltung, wie z. B. die Schottky-Gate-Dioden-Struktur 33 von 2B, aufweisen.
  • Die Verbindungshalbleiter-Schutzklemme 200 von 6 ist der Verbindungshalbleiter-Schutzklemme 30 von 2A im Wesentlichen gleich, mit der Ausnahme, dass die Verbindungshalbleiter-Schutzklemme 200 ferner eine Fehltrigger-Schutzschaltung 203 aufweist. Die Fehltrigger-Schutzschaltung 203 erzeugt ein Fehltrigger-Schutzsignal, das an einem Kombinierungsknotenpunkt 204 zu dem Aktivierungssteuersignal aus dem RC-Triggernetz 31 addiert wird. Die MESFET-Klemme 32 aktiviert selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 auf der Basis sowohl des Aktivierungssteuersignals als auch des Fehltrigger-Schutzsignals.
  • Bei bestimmten Implementierungen kann die Fehltrigger-Schutzschaltung 203 eine Spannung an dem Kombinierungsknotenpunkt 204 nach unten ziehen, wenn kein ESD-/EOS-Ereignis vorliegt, wodurch verhindert wird, dass das RC-Triggernetz 31 unbeabsichtigt die MESFET-Klemme 32 aktiviert, wenn kein ESD-/EOS-Ereignis vorliegt.
  • Zum Beispiel kann bei Nichtvorhandensein eines Fehltrigger-Schutzkonzepts ein Kurzzeitsignal, das mit normalen Signalisierungsbedingungen in Zusammenhang steht, wie z. B. ein Kurzzeitsignal, das mit einem MMIC-Start in Zusammenhang steht, über das RC-Triggernetz 31 mit einem Gate einer MESFET-Klemme gekoppelt sein.
  • Somit hilft die Fehltrigger-Schutzschaltung 203 beim Verhindern einer unbeabsichtigten Aktivierung der MESFET-Klemme 32 bei Vorliegen einer normalen kurzzeitigen Aktivität an dem ersten und dem zweiten Knotenpunkt N1, N2. Bei einem ESD-/EOS-Ereignis, wenn das Aktivierungssteuersignal aus dem RC-Triggernetz 31 relativ groß wird, kann die MESFET-Klemme 32 jedoch einen Entladungsweg zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 selektiv aktivieren.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 200 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 7 ist ein Schaltbild einer Verbindungshalbleiter-Schutzklemme 240 gemäß einer weiteren Ausführungsform. Die Verbindungshalbleiter-Schutzklemme 240 weist ein RC-Triggernetz 41, eine MESFET-Klemme 212 und eine Fehltrigger-Schutzschaltung 213 auf, die zwischen dem ersten Knotenpunkt N1 und dem zweiten Knotenpunkt N2 parallel zueinander elektrisch verbunden sind. Obwohl in 7 nicht gezeigt, kann die Verbindungshalbleiter-Schutzklemme 240 ferner eine anspruchsgemäße Rückwärtsschutzschaltung, wie z. B. die Schottky-Gate-Dioden-Struktur 33 von 2B, aufweisen.
  • Das RC-Triggernetz 41 weist das Widerstandselement 57 und den Kondensator 58 auf, die ein Aktivierungssteuersignal zu einem Kombinierungsknotenpunkt 244 liefern. Die MESFET-Klemme 212 weist den D-Modus-HEMT 75, den ersten Sperrzustand-Steuer-HEMT 71, den zweiten Sperrzustand-Steuer-HEMT 72 und den dritten Sperrzustand-Steuer-HEMT 73 auf. Wie in 7 gezeigt ist, ist das Gate des D-Modus-HEMT 75 elektrisch mit dem Kombinierungsknotenpunkt 244 verbunden. Weitere Details bezüglich des RC-Triggernetzes 41 und der MESFET-Klemme 212 können so ausgeführt sein, wie oben beschrieben worden ist.
  • Die dargestellte Fehltrigger-Schutzschaltung 213 umfasst einen Rückkopplungs-D-Modus-HEMT 221, einen Rückkopplungs-E-Modus-HEMT 222, ein Rückkopplungs-Widerstandselement 231, einen Fehltrigger-Schutzschaltungs-E-Modus-HEMT 223, ein Fehltrigger-Schutzschaltungs-Widerstandselement 232 und einen Fehltrigger-Schutz-Kondensator 233.
  • Wie in 7 gezeigt ist, umfasst der Rückkopplungs-D-Modus-HEMT 221 ein Drain, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist, ein Gate, das elektrisch mit dem Kombinierungsknotenpunkt 244 verbunden ist, und eine Source, die elektrisch mit einem ersten Ende eines Rückkopplungs-Widerstandselements 231 an einem Knotenpunkt verbunden ist, der eine Rückkopplungsspannung VFBK erzeugt. Das Rückkopplungs-Widerstandselement 231 weist ferner ein zweites Ende auf, das elektrisch mit dem ersten Knotenpunkt N1 verbunden ist. Der Rückkopplungs-E-Modus-HEMT 222 umfasst ein Gate, das die Rückkopplungsspannung VFBK empfängt, ein Drain, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist, und eine Source, die elektrisch mit dem Kombinierungsknotenpunkt 244 verbunden ist. Der Fehltrigger-Schutz-Kondensator 233 umfasst ein erstes Ende, das elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und ein zweites Ende, das elektrisch mit einem ersten Ende des Fehltrigger-Schutz-Widerstandselements 232 an einem Knotenpunkt verbunden ist, der eine tiefpassgefilterte Spannung VLP erzeugt. Das Fehltrigger-Schutz-Widerstandselement 232 weist ferner ein zweites Ende auf, das elektrisch mit dem zweiten Knotenpunkt N2 verbunden ist. Der Fehltrigger-Schutz-E-Modus-HEMT 223 umfasst ein Gate, das die tiefpassgefilterte Spannung VLP empfängt, eine Source, die elektrisch mit dem ersten Knotenpunkt N1 verbunden ist, und ein Drain, das elektrisch mit dem Kombinierungsknotenpunkt 244 verbunden ist.
  • Das Fehltrigger-Schutz-Widerstandselement 232 und der Fehltrigger-Schutz-Kondensator 233 arbeiten als Tiefpassfilter, das die tiefpassgefilterte Spannung VLP durch Tiefpassfiltern einer Spannungsdifferenz zwischen dem zweiten Knotenpunkt N2 und dem ersten Knotenpunkt N1 erzeugt. Wie in 7 gezeigt ist, wird die tiefpassgefilterte Spannung VLP zu dem Gate des Fehltrigger-Schutz-E-Modus-HEMT 223 geliefert. Das Konfigurieren der Fehltrigger-Schutzschaltung 213 auf diese Weise bewirkt, dass die Fehltrigger-Schutzschaltung 213 den Kombinierungsknotenpunkt 244 nach unten zieht und die MESFET-Klemme 212 abschaltet, wenn eine Dauerbetriebsspannungsbedingung zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 erreicht ist. Wenn jedoch ein ESD-/EOS-Ereignis zwischen dem ersten und dem zweiten Knotenpunkt N1, N2 vorliegt, kann das RC-Triggernetz 414 eine Spannung des Kombinierungsknotenpunkts 75 nach oben ziehen und die MESFET-Klemme 212 aktivieren.
  • Bei einer Ausführungsform sind das Fehltrigger-Schutz-Widerstandselement 232 und der Fehltrigger-Schutz-Kondensator 233 miteinander kombiniert, um eine R*C-Zeitkonstante im Bereich von ungefähr 1 us bis ungefähr 100 us, beispielsweise 50 us zu erreichen. Andere R*C-Zeitkonstantewerte sind jedoch auch möglich.
  • Der Rückkopplungs-D-Modus-HEMT 221 und das Rückkopplungs-Widerstandselement 231 sind zum Erzeugen der Rückkopplungsspannung VFBK wirksam, die dazu beiträgt, die MESFET-Klemme 212 über eine volle Dauer eines ESD-/EOS-Ereignisses eingeschaltet zu halten. Zum Beispiel ist ein Gate des Rückkopplungs-D-Modus-HEMT 221 elektrisch mit dem Gate des D-Modus-HEMT 75 verbunden, um einen Stromspiegel zu bilden, und somit verändert sich ein Strom, der durch den Rückkopplungs-D-Modus-HEMT 221 fließt, relativ zu einem Strom, der durch den D-Modus-HEMT 75 der MESFET-Klemme 212 fließt. Der Strom durch den Rückkopplungs-D-Modus-HEMT 221 wird zu dem Rückkopplungs-Widerstandselement 231 geliefert, um die Rückkopplungsspannung VFBK zu erzeugen, die die Aktivierung des Rückkopplungs-E-Modus-HEMT 222 steuert. Somit wird, während die MESFET-Klemme 212 eingeschaltet ist, der Rückkopplungs-E-Modus-HEMT von der Rückkopplungsspannung VFBK eingeschaltet, wodurch eine Rückkopplung bereitgestellt wird, die den Kombinierungsknotenpunkt 244 nach oben zieht. Wenn das ESD-/EOS-Ereignis beendet ist, sinkt der Strom, der durch den D-Modus-HEMT 75 der MESFET-Klemme 212 fließt, was zu einem entsprechenden Absinken der Rückkopplungsspannung VFBK und dem Abschalten des Rückkopplungs-E-Modus-HEMT 222 führt.
  • Entsprechend bietet die dargestellte Fehltrigger-Schutzschaltung 213 eine robuste Kontrolle über die Aktivierung der MESFET-Klemme 212, wodurch sowohl eine unbeabsichtigte Aktivierung der MESFET-Klemme 212 verhindert wird als auch sichergestellt wird, dass nach dem Aktivieren der MESFET-Klemme 212 durch das RC-Triggernetz 41 die MESFET-Klemme 212 über eine volle Dauer des ESD-/EOS-Ereignisses eingeschaltet bleibt.
  • Weitere Details bezüglich der Verbindungshalbleiter-Schutzklemme 240 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 8 ist ein Diagramm 300 eines Übertragungsleitungsimpuls- (TLP-) Stroms versus eine TLP-Spannung für eine Implementierung der Verbindungshalbleiter-Schutzklemme 90 von 4B. Die Spannung ist auf einer horizontalen Achse aufgetragen, und der Strom ist auf einer vertikalen Achse aufgetragen. Der TLP legt einen Impuls mit einer Anstiegszeit von ungefähr 600 ps und einer Impulsbreite von ungefähr 100 ns an. Die Strom- und Spannungsablesewerte werden bei ‚quasi-statischen‘ Bedingungen, wie den mittleren Spannungs- und Stromablesewerten zwischen ungefähr 20 ns und 80 ns, was jedem Datenpunkt in 8 entspricht, erfasst.
  • Das Diagramm 300 umfasst eine Strom-versus-Spannung-Antwort 301 für eine Implementierung der Verbindungshalbleiter-Schutzklemme 90 von 4B für einen Schutzgrad von > 200 V gemäß der HBM- (Human Body Model) Klassifizierungsnorm. Die dargestellte Strom-versus-Spannung-Antwort 301 zeigt eine Triggerspannung von ungefähr 14,5 V und eine Haltespannung von ungefähr 12,5 V. Obwohl in 8 ein Beispiel für TLP-Daten gezeigt ist, können die TLP-Daten bei einer großen Vielzahl von Faktoren, einschließlich Schaltungsimplementierung und/oder Fertigungsprozess, variieren.
  • 9 ist ein Diagramm 310 von Leckstrom versus Spannung für eine Implementierung der Verbindungshalbleiter-Schutzklemme 90 von 4B, wie oben mit Bezug auf 8 beschrieben worden ist. Die Spannung ist auf einer horizontalen Achse aufgetragen, und der Strom ist auf einer vertikalen Achse aufgetragen.
  • Das Diagramm 310 umfasst eine erste Strom-versus-Spannung-Antwort 311 bei 25 °C, eine zweite Strom-versus-Spannung-Antwort 311 bei 85 °C und eine dritte Strom-versus-Spannung-Antwort 311 bei 125°C. Wie in 9 gezeigt ist, zeigt die Verbindungshalbleiter-Schutzklemme einen Leckstrom von weniger als 6 µA bei einer Betriebsspannung von ungefähr 5 V bei bis zu ungefähr 125 °C. Obwohl in 9 ein Beispiel für Leckstrom-versus-Spannung-Daten gezeigt ist, können die Leckstrom-versus-Spannung-Daten bei einer großen Vielzahl von Faktoren, einschließlich Schaltungsimplementierung und/oder Fertigungsprozess, variieren.
  • 10 ist ein Querschnitt eines HEMT 400 gemäß einer Ausführungsform. Der HEMT 400 ist auf einem GaAs-Substrat 421 implementiert und weist eine Heteroübergangsstruktur 422, eine Source-Region 426, eine Drain-Region 427 und eine Gate-Region 428 auf.
  • Die Heteroübergangsstruktur 422 umfasst eine InGaAs-Schicht 423, die über dem GaAs-Substrat 421 angeordnet ist, eine AlGaAs-Abstandsschicht 424, die über der InGaAs-Schicht 423 angeordnet ist, und eine n-Aluminiumgalliumarsenid- (n-AlGaAs-) Schicht 425, die über der Abstandsschicht 424 angeordnet ist. Die Source-Region 426 ist über der Heteroübergangsstruktur 422 angeordnet und umfasst eine erste n-GaAs-Region 430a, eine erste hoch dotierte n-GaAs-Region 431a, die über der ersten n-GaAs-Region 430a angeordnet ist, und eine erste Kontaktregion 432a, die über der ersten hoch dotierten n-GaAs-Region 431a angeordnet ist. Des Weiteren ist die Drain-Region 427 über der Heteroübergangsstruktur 422 angeordnet und umfasst eine zweite n-GaAs-Region 430b, eine zweite hoch dotierte n-GaAs-Region 431b, die über der zweiten n-GaAs-Region 430b angeordnet ist, und eine zweite Kontaktregion 432b, die über der zweiten hoch dotierten n-GaAs-Region 431b angeordnet ist.
  • Die Gate-Region 436 ist über der Heteroübergangsstruktur 422 zwischen der Source-Region 426 und der Drain-Region 427 angeordnet. Die Gate-Region 436 wird unter Verwendung von Metall implementiert und kann in Abhängigkeit von der Ausführungsform ein E-Modus-Gate oder ein D-Modus-Gate sein. Bei einem Beispiel kann die Gate-Region 436 unter Verwendung von mindestens einem von Nickel (Ni), Gold (Au), Titan (Ti) oder Platin (Pt) implementiert werden. Der Metall-Halbleiter-Übergang, der der Gate-Region 428 und der Heteroübergangsstruktur 422 zugeordnet ist, arbeitet als Schottky-Gate-Diode.
  • Der HEMT 400 von 10 stellt ein Beispiel für eine Struktur dar, die zum Implementieren der hier beschriebenen HEMTs verwendet werden kann. Die HEMTs können jedoch auch auf andere Arten implementiert werden. Zum Beispiel ist der HEMT 400 zwar im Kontext eines GaAs-Prozesses dargestellt worden, die hier dargelegten Lehren sind jedoch auch auf andere Verbindungshalbleiter-Technologien, einschließlich zum Beispiel GaN- und InP-Technologien, anwendbar.
  • Weitere Details bezüglich des HEMT 400 können so ausgeführt sein, wie oben beschrieben worden ist.
  • 11 ist ein Querschnitt einer heterogen integrierten Verbindungshalbleiterschaltung 500 gemäß einer Ausführungsform. Die heterogen integrierte Verbindungshalbleiterschaltung 500 umfasst ein Silizium- (Si-) Substrat 501, eine erste Pufferstruktur 502, eine Chip-Scale-Vorlage 503, eine zweite Pufferstruktur 504, eine dritte Pufferstruktur 505, eine vierte Pufferstruktur 506, eine erste Verbindungshalbleiterschaltung 511, eine erste Isolationsstruktur 514, eine zweite Verbindungshalbleiterschaltung 512, eine zweite Isolationsstruktur 515 und eine Si-Schaltung 513.
  • Die dargestellte heterogen integrierte Verbindungshalbleiterschaltung 500 zeigt ein Beispiel für die Integration einer Verbindungshalbleiter-Schaltungsanordnung auf einem Fremdsubstrat. Obwohl bei diesem Beispiel ein Si-Substrat 501 verwendet wird, sind andere Implementierungen von Substraten möglich, einschließlich, jedoch nicht beschränkt auf, Siliziumkarbid- (SiC-) Substrate.
  • Obwohl eine spezifische Ausführungsform gezeigt ist, ist eine große Vielzahl von Konfigurationen möglich, einschließlich zum Beispiel Implementierungen mit einer anderen Anordnung von Pufferstrukturen, Isolationsstrukturen und/oder einer Chip-Scale-Vorlage. Ferner stellt 11 zwar eine Ausführungsform dar, die zwei Verbindungshalbleiterschaltungen und eine Si-Schaltung aufweist, es können jedoch auch mehr oder weniger Verbindungshalbleiterschaltungen und/oder Si-Schaltungen vorgesehen sein. Ferner kann die heterogen integrierte Verbindungshalbleiterschaltung 500 eine andere Schaltungsanordnung und/oder Strukturen aufweisen.
  • Die dargestellte erste Verbindungshalbleiterschaltung 511 weist eine erste Verbindungshalbleiter-Schutzklemme 521 auf, und die zweite Verbindungshalbleiterschaltung 512 weist eine zweite Verbindungshalbleiter-Schutzklemme 522 auf. Es sind jedoch auch andere Konfigurationen möglich, einschließlich Konfigurationen mit mehr oder weniger Verbindungshalbleiter-Schutzklemmen. Die erste und die zweite Verbindungshalbleiter-Schutzklemme 521, 522 können einen ESD-/EOS-Schutz für die Verbindungshalbleiterschaltung 511, 512 und/oder eine andere Fremdsubstratschaltung 513, einschließlich beispielsweise Metall-Oxid-Halbleiter- (metal oxide semiconductor - MOS-) Transistoren bieten.
  • Somit werden bei der dargestellten Ausführungsform Funktionsblöcke einer Multiprozess-Technologie implementiert, die sich ein gemeinsames Si-Substrat 501 teilen. Des Weiteren wird der ESD-/EOS-Schutz von den Verbindungshalbleiter-Schutzklemmen 521, 522 geboten. Bei bestimmten Implementierungen sind die Verbindungshalbleiter-Schutzklemmen 521, 522 über eine Back-End-Metallisierung verbunden, um benachbarte Schaltungsblöcke des gemeinsamen Substrats 501 zu schützen.
  • Weitere Details bezüglich der heterogen implementierten Verbindungshalbleiterschaltung 500 können so ausgeführt sein, wie oben beschrieben worden ist.
  • Ausdrücke, wie z. B. oberhalb, unterhalb, über und so weiter, wie sie hier verwendet werden, beziehen sich auf eine Vorrichtung, die so orientiert ist, wie in den Figuren gezeigt ist, und sollten entsprechend ausgelegt werden. Es sei ferner darauf hingewiesen, dass, da Regionen innerhalb einer Halbleitervorrichtung (wie z. B. eines Transistors) durch Dotieren von unterschiedlichen Teilen eines Halbleitermaterials mit unterschiedlichen Fremdatomen oder unterschiedlichen Konzentrationen von Fremdatomen definiert sind, diskrete physikalische Grenzen zwischen unterschiedlichen Regionen in der fertiggestellten Vorrichtung nicht wirklich vorhanden sein können, sondern stattdessen Regionen ineinander übergehen können. Einige Grenzen, die in den beiliegenden Figuren gezeigt sind, sind von diesem Typ und sind lediglich als Hilfe für den Leser als zusammenhanglose Strukturen dargestellt.
  • Anwendungen
  • Vorrichtungen, bei denen die oben beschriebenen Schutzkonzepte verwendet werden, können in verschiedenen elektronischen Vorrichtungen und Schnittstellenanwendungen implementiert sein. Beispiele für die elektronischen Vorrichtungen können umfassen, sind jedoch nicht beschränkt auf, Verbraucher-Elektronikprodukte oder Teile der Elektronikprodukte. Zum Beispiel können die hier beschriebenen Verbindungshalbleiter-Schutzvorrichtungen in einer monolithischen integrierten Mikrowellenschaltung (MMIC), einschließlich Funkfrequenz- und/oder Mikrowellenschaltungen, wie z. B. Leistungsverstärkern, rauscharmen Verstärkern, spannungsgesteuerten Oszillatoren, Mischern, Tunern, Resonatoren, Dämpfern und/oder Schaltern enthalten sein. Die Verbraucher-Elektronikprodukte können umfassen, sind jedoch nicht beschränkt auf, ein Mobiltelefon, ein Telefon, einen Fernseher, einen Computermonitor, einen Computer, einen Handcomputer, einen persönlichen digitalen Assistenten (PDA), ein Automobil, einen Fahrzeugmotor-Management-Controller, einen Transmissions-Controller, einen Sicherheitsgurt-Controller, einen Antiblockierbremssystem-Controller, einen Camcorder, eine Kamera, eine Digitalkamera, einen tragbaren Speicherchip, eine Waschmaschine, einen Trockner, einen Waschtrockner, einen Kopierer, eine Faxmaschine, einen Scanner, eine multifunktionale Peripherievorrichtung etc. Ferner kann die elektronische Vorrichtung unfertige Produkte, einschließlich derjenigen für industrielle, medizinische und fahrzeugtechnische Anwendungen umfassen.
  • Die vorstehende Beschreibung und die Patentansprüche können sich auf Elemente oder Merkmale beziehen, die miteinander „verbunden“ oder „gekoppelt“ sind. Wie hier verwendet wird und sofern nicht ausdrücklich etwas anderes angegeben ist, bedeutet „verbunden“, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal verbunden ist, und nicht notwendigerweise mechanisch. Gleichermaßen bedeutet, sofern nicht ausdrücklich etwas anderes angegeben ist, „gekoppelt“, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal gekoppelt ist, und nicht notwendigerweise mechanisch. Somit zeigen zwar die verschiedenen schematischen Darstellungen, die in den Figuren gezeigt sind, beispielhafte Anordnungen von Elementen und Komponenten, es können jedoch auch weitere zwischengeschaltete Elemente, Vorrichtungen, Merkmale oder Komponenten bei einer realen Ausführungsform vorhanden sein (unter der Voraussetzung, dass die Funktionalität der gezeigten Schaltungen nicht beeinträchtigt wird).
  • Ferner können die verschiedenen oben beschriebenen Ausführungsformen kombiniert werden, um weitere Ausführungsformen zu bilden. Des Weiteren können bestimmte Merkmale, die im Kontext einer Ausführungsform gezeigt sind, auch in andere Ausführungsformen einbezogen werden.

Claims (19)

  1. Verbindungshalbleiterschaltung, die aufweist: einen ersten Knotenpunkt (N1); einen zweiten Knotenpunkt (N2); und eine Verbindungshalbleiter-Schutzklemme (70, 80, 90, 100, 110, 240), die zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt elektrisch verbunden ist, wobei die Verbindungshalbleiter-Schutzklemme aufweist: eine Rückwärtsschutzschaltung (38); ein Widerstandselement-Kondensator-Triggernetz, im Folgenden RC-Triggernetz (41, 81), das so ausgeführt ist, dass es ein Vorliegen eines Ereignisses einer kurzzeitigen Überlastung zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt detektiert, wobei das RC-Triggernetz so ausgeführt ist, dass es ein Aktivierungssteuersignal in Reaktion auf das Detektieren des Ereignisses einer kurzzeitigen Überlastung erzeugt; und eine Metall-Halbleiter-Feldeffekttransistor-Klemme, im Folgenden MESFET-Klemme (42, 52, 82, 112, 212), mit einem Gate, das so ausgeführt ist, dass es das Aktivierungssteuersignal aus dem RC-Triggernetz empfängt und selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Aktivierungssteuersignals aktiviert; wobei das RC-Triggernetz einen Widerstand (57, 87a, 876, 87c) aufweist, der zwischen dem erstem Knotenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist, und einen Kondensator (58, 88), der zwischen dem zweiten Kontenpunkt und dem Gate der MESFET-Klemme elektrisch angeschlossen ist, wobei ein erstes Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit dem ersten Knotenpunkt (N1) verbunden ist, ein zweites Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit einem ersten Ende des Kondensators (58, 88) an einem Knotenpunkt verbunden ist, der das Aktivierungssteuersignal für die MESFET-Klemme (42, 52, 82, 112, 212) erzeugt, und ein zweites Ende des Kondensators (58, 88) elektrisch direkt mit dem zweiten Knotenpunkt (N2) verbunden ist; wobei das RC-Triggernetz (41, 81) das Aktivierungssignal in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer positiven Polarität erzeugt, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts erhöht wird; und wobei die Rückwärtsschutzschaltung (38, 43) eine Schottky-Gate-Dioden-Struktur (33, 66, 67) aufweist, welche in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer negativen Polarität aktiviert wird, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts gesenkt wird.
  2. Verbindungshalbleiterschaltung nach Anspruch 1, wobei die MESFET-Klemme einen Anreicherungsmodus-, im Folgenden E-Modus-, High-Electron-Mobility-Transistor, im Folgenden HEMT (55), umfasst, wobei der E-Modus-HEMT ein Drain, das elektrisch mit dem zweiten Knotenpunkt verbunden ist, und eine Source, die elektrisch mit dem ersten Knotenpunkt verbunden ist, aufweist.
  3. Verbindungshalbleiterschaltung nach Anspruch 1, wobei die MESFET-Klemme einen Verarmungsmodus-, im Folgenden D-Modus-, HEMT (75) und eine oder mehrere Schottky-Gate-Dioden (76, 77, 78, 79), die elektrisch in Reihe geschaltet sind, aufweist, wobei der D-Modus-HEMT ein Drain, das elektrisch mit dem zweiten Knotenpunkt verbunden ist, und eine Source, die über die eine oder die mehreren Schottky-Gate-Dioden elektrisch mit dem ersten Knotenpunkt verbunden ist, aufweist.
  4. Verbindungshalbleiterschaltung nach Anspruch 1, wobei die MESFET-Klemme einen Multi-Gate-HEMT (115) aufweist, der ein erstes D-Modus-Gate (135a), ein zweites D-Modus-Gate (135b) und ein E-Modus-Gate (136) aufweist, das zwischen dem ersten und dem zweiten D-Modus-Gate positioniert ist, wobei das E-Modus-Gate so ausgeführt ist, dass es das Aktivierungssteuersignal aus dem RC-Triggernetz empfängt.
  5. Verbindungshalbleiterschaltung nach einem der vorhergehenden Ansprüche, wobei die Verbindungshalbleiter-Schutzklemme ohne p-Implantationsregionen implementiert ist.
  6. Verbindungshalbleiterschaltung nach einem der vorhergehenden Ansprüche, wobei die Schottky-Gate-Dioden-Struktur (43) einen ersten HEMT (61), der als erste Schottky-Gate-Diode (66) arbeitet, und einen zweiten HEMT (62), der als zweite Schottky-Gate-Diode (67) arbeitet, aufweist, wobei der erste HEMT (61) ein Gate, das elektrisch mit dem ersten Knotenpunkt (N1) verbunden ist, und eine Source und ein Drain, die elektrisch miteinander und mit einem Gate des zweiten HEMT (62) verbunden sind, aufweist, und der zweite HEMT (62) ferner eine Source und ein Drain aufweist, die elektrisch miteinander und mit dem zweiten Knotenpunkt (N2) verbunden sind.
  7. Verbindungshalbleiterschaltung nach einem der vorhergehenden Ansprüche, die ferner eine Fehltrigger-Schutzschaltung (203, 213) aufweist, welche so ausgeführt ist, dass sie ein Fehltrigger-Schutzsignal auf der Basis einer Spannungsdifferenz zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt erzeugt, wobei die MESFET-Klemme ferner so ausgeführt ist, dass sie den Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Fehltrigger-Schutzsignals selektiv aktiviert.
  8. Verbindungshalbleiterschaltung nach Anspruch 7, wobei die Fehltrigger-Schutzschaltung ein Fehltrigger-Schutz-Widerstandselement (232) und einen Fehltrigger-Schutz-Kondensator (233) aufweist, die so ausgeführt sind, dass sie als Tiefpassfilter arbeiten, wobei ein erstes Ende des Fehltrigger-Schutz-Kondensators (233) elektrisch mit dem ersten Knotenpunkt (N1) verbunden ist, ein zweites Ende des Fehltrigger-Schutz-Kondensators (233) elektrisch mit einem ersten Ende des Fehltrigger-Schutz-Widerstandselements (232) an einem Knotenpunkt verbunden ist, der eine tiefpassgefilterte Spannung erzeugt, und ein zweites Ende des Fehltrigger-Schutz-Widerstandselements (232) elektrisch mit dem zweiten Knotenpunkt (N2) verbunden ist, wobei die Fehltrigger-Schutzschaltung (232) das Fehltrigger-Schutzsignal auf der Basis der tiefpassgefilterten Spannung erzeugt.
  9. Verbindungshalbleiterschaltung nach Anspruch 7 oder Anspruch 8, wobei die Fehltrigger-Schutzschaltung einen Transistor (221) aufweist, der einen gespiegelten Strom erzeugt, welcher sich relativ zu einem Strom verändert, der durch die MESFET-Klemme fließt, wobei die Fehltrigger-Schutzschaltung so ausgeführt ist, dass sie eine Dauer, während der der Entladungsweg der MESFET-Klemme aktiv ist, durch Liefern einer Rückkopplung auf der Basis des gespiegelten Stroms steuert.
  10. Verbindungshalbleiterschaltung nach einem der vorhergehenden Ansprüche, die ferner eine Hochfrequenz-Funktionsschaltung (1) aufweist, welche von der Verbindungshalbleiter-Schutzklemme geschützt wird, wobei die Hochfrequenz-Funktionsschaltung mindestens einen eines Leistungsverstärkers, eines rauscharmen Verstärkers, eines spannungsgesteuerten Oszillators, eines Mischers, eines Tuners, eines Resonators, eines Dämpfers oder eines Schalters aufweist.
  11. Verbindungshalbleiter-Schutzklemme (70, 80, 90, 100, 110, 240), die aufweist: ein Widerstandselement-Kondensator-Triggernetz, im Folgenden RC-Triggernetz (41, 81), das so ausgeführt ist, dass es das Vorliegen eines Ereignisses einer kurzzeitigen Überlastung zwischen einem ersten Knotenpunkt (N1) und einem zweiten Knotenpunkt (N2) detektiert, wobei das RC-Triggernetz so ausgeführt ist, dass es ein Aktivierungssteuersignal in Reaktion auf das Detektieren des Ereignisses einer kurzzeitigen Überlastung erzeugt; eine Rückwärtsschutzschaltung (38); und eine High-Electron-Mobility-Transistor-, im Folgenden HEMT-, Klemme (42, 52, 82, 112, 212), die aufweist: eine Heteroübergangsstruktur; eine Source-Region, die über der Heteroübergangsstruktur angeordnet ist; eine Drain-Region die über der Heteroübergangsstruktur angeordnet ist; und eine Gate-Region, die über der Heteroübergangsstruktur angeordnet ist und zwischen der Source-Region und der Drain-Region positioniert ist, wobei die Gate-Region das Aktivierungssteuersignal aus dem RC-Triggernetz empfangt und selektiv einen Entladungsweg zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt auf der Basis des Aktivierungssteuersignals aktiviert; wobei das RC-Triggernetz einen Widerstand (57, 87a, 87b, 87c) aufweist, der zwischen dem erstem Knotenpunkt und der Gate-Region der HEMT-Klemme elektrisch angeschlossen ist, und einen Kondensator (58, 88), der zwischen dem zweiten Kontenpunkt und der Gate-Region der HEMT-Klemme elektrisch angeschlossen ist, wobei ein erstes Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit dem ersten Knotenpunkt (N1) verbunden ist, ein zweites Ende des Widerstandselements (57, 87a, 876, 87c) elektrisch direkt mit einem ersten Ende des Kondensators (58, 88) an einem Knotenpunkt verbunden ist, der das Aktivierungssteuersignal für die HEMT-Klemme (42, 52, 82, 112, 212) erzeugt, und ein zweites Ende des Kondensators (58, 88) elektrisch direkt mit dem zweiten Knotenpunkt (N2) verbunden ist; wobei das RC-Triggernetz (41, 81) das Aktivierungssignal in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer positiven Polarität erzeugt, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts erhöht wird; und wobei die Rückwärtsschutzschaltung (38, 43) eine Schottky-Gate-Dioden-Struktur (33, 66, 67) aufweist, welche in Reaktion auf ein Ereignis einer kurzzeitigen Überlastung mit einer negativen Polarität aktiviert wird, durch das die Spannung des zweiten Knotenpunkts relativ zu der Spannung des ersten Knotenpunkts gesenkt wird.
  12. Verbindungshalbleiter-Schutzklemme nach Anspruch 11, wobei die Verbindungshalbleiter-Schutzklemme auf einem Galliumarsenid-Substrat gefertigt ist.
  13. Verbindungshalbleiter-Schutzklemme nach Anspruch 11 oder Anspruch 12, wobei die Heteroübergangsstruktur eine Indiumgalliumarsenid-Region und eine Aluminiumgalliumarsenid-Region aufweist.
  14. Verbindungshalbleiter-Schutzklemme nach einem der Ansprüche 11 bis 13, wobei die Gate-Region eine E-Modus-Gate-Region aufweist.
  15. Verbindungshalbleiter-Schutzklemme nach Anspruch 14, die ferner eine erste D-Modus-Gate-Region über der Heteroübergangsstruktur, welche zwischen der Source-Region und der E-Modus-Gate-Region positioniert ist, und eine zweite D-Modus-Gate-Region über der Heteroübergangsstruktur, welche zwischen der Drain-Region und der E-Modus-Gate- Region positioniert ist, aufweist.
  16. Verbindungshalbleiter-Schutzklemme nach einem der Ansprüche 11 bis 13, wobei die Gate-Region eine D-Modus-Gate-Region aufweist, wobei die Verbindungshalbleiter-Schutzklemme ferner eine oder mehrere Schottky-Gate-Dioden (76, 77, 78, 79) aufweist, die zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt mit der HEMT-Klemme elektrisch in Reihe geschaltet sind.
  17. Verbindungshalbleiter-Schutzklemme nach einem der Ansprüche 11 bis 16, wobei die HEMT-Klemme ohne p-Implantationsregionen implementiert ist.
  18. Verbindungshalbleiter-Schutzklemme nach einem der Ansprüche 11 bis 17, die ferner eine Fehltrigger-Schutzschaltung (203, 213) aufweist, welche so ausgeführt ist, dass sie ein Fehltrigger-Schutzsignal auf der Basis einer Spannungsdifferenz zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt erzeugt und das Fehltrigger-Schutzsignal zu der Gate-Region liefert.
  19. Verbindungshalbleiter-Schutzklemme nach Anspruch 18, wobei die Fehltrigger-Schutzschaltung so ausgeführt ist, dass sie eine tiefpassgefilterte Spannung auf der Basis eines Tiefpassfilterns einer Spannungsdifferenz zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt erzeugt, wobei die Fehltrigger-Schutzschaltung das Fehltrigger-Schutzsignal auf der Basis der tiefpassgefilterten Spannung erzeugt.
DE102017103632.6A 2016-02-23 2017-02-22 Einrichtungen für einen robusten Überlastungsschutz bei Verbindungshalbleiterschaltungsanwendungen Active DE102017103632B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/050,876 US10158029B2 (en) 2016-02-23 2016-02-23 Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US15/050,876 2016-02-23

Publications (2)

Publication Number Publication Date
DE102017103632A1 DE102017103632A1 (de) 2017-08-24
DE102017103632B4 true DE102017103632B4 (de) 2020-09-24

Family

ID=59522526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017103632.6A Active DE102017103632B4 (de) 2016-02-23 2017-02-22 Einrichtungen für einen robusten Überlastungsschutz bei Verbindungshalbleiterschaltungsanwendungen

Country Status (3)

Country Link
US (1) US10158029B2 (de)
CN (1) CN107104102B (de)
DE (1) DE102017103632B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
KR102508468B1 (ko) * 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
CN110661417B (zh) * 2018-06-29 2021-07-27 中国科学院微电子研究所 一种电压传输电路及相关电路结构
WO2020016483A1 (en) * 2018-07-18 2020-01-23 Teknologian Tutkimuskeskus Vtt Oy Active noise source design
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
CN109193601B (zh) 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
US11456597B2 (en) * 2018-10-22 2022-09-27 David L. Whitney Input protection and level shifter circuit
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
DE102020111863A1 (de) 2019-05-03 2020-11-05 Analog Devices International Unlimited Company Gegen elektrische Überlastung tolerante Mikrowellenverstärker
US11469717B2 (en) * 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
CN114093864B (zh) * 2019-05-15 2023-12-22 英诺赛科（珠海）科技有限公司 静电防护电路及电子装置
CN112310045A (zh) * 2019-07-26 2021-02-02 世界先进积体电路股份有限公司 半导体装置及其操作方法
US12032014B2 (en) 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
CN211063338U (zh) * 2019-12-28 2020-07-21 南京米乐为微电子科技有限公司 一种紧凑型放大器供电端口静电保护电路
CN111192872A (zh) * 2020-01-07 2020-05-22 英诺赛科（珠海）科技有限公司 集成在氮化镓半导体装置上的嵌位电路及相关半导体装置
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
CN112259605B (zh) * 2020-10-22 2022-08-23 东南大学 一种耐瞬时电流冲击的异质结半导体器件
US11646576B2 (en) 2021-09-08 2023-05-09 Analog Devices International Unlimited Company Electrical overstress protection of microelectromechanical systems
CN118591889A (zh) * 2022-01-28 2024-09-03 罗姆股份有限公司 半导体装置和半导体模块
US20240063301A1 (en) 2022-08-19 2024-02-22 Globalfoundries U.S. Inc. Protective structure with depletion-mode and enhancement-mode transistors
CN118412349B (zh) * 2024-07-04 2024-10-01 芯百特微电子(无锡)有限公司 Esd保护陷波电路和放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086394A1 (en) * 2007-09-27 2009-04-02 Eiji Yasuda Protection circuit and semiconductor integrated circuit
US7593204B1 (en) * 2006-06-06 2009-09-22 Rf Micro Devices, Inc. On-chip ESD protection circuit for radio frequency (RF) integrated circuits
US7881030B1 (en) * 2008-07-07 2011-02-01 Rf Micro Devices, Inc. Enhancement-mode field effect transistor based electrostatic discharge protection circuit
DE102013109831A1 (de) * 2012-09-24 2014-03-27 Analog Devices, Inc. Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung
US20140327048A1 (en) * 2013-05-03 2014-11-06 Microchip Technology Incorporated Compact Electrostatic Discharge (ESD) Protection Structure
US20160020603A1 (en) * 2014-07-18 2016-01-21 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE33584E (en) 1979-12-28 1991-05-07 Fujitsu Limited High electron mobility single heterojunction semiconductor devices
JPH0714853A (ja) 1993-06-18 1995-01-17 Fujitsu Ltd シリコン基板上の化合物半導体装置とその製造方法
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US7679870B2 (en) * 2006-10-02 2010-03-16 Win Semiconductors Corp. On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology
US8159003B2 (en) 2007-11-26 2012-04-17 International Rectifier Corporation III-nitride wafer and devices formed in a III-nitride wafer
JP5439725B2 (ja) 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US8238067B2 (en) * 2008-12-11 2012-08-07 Ati Technologies Ulc Electrostatic discharge circuit and method
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US9171963B2 (en) 2011-04-11 2015-10-27 University Of Central Florida Research Foundation, Inc. Electrostatic discharge shunting circuit
US9728532B2 (en) 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9293912B2 (en) * 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
JP6237183B2 (ja) * 2013-12-09 2017-11-29 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
EP2942803B1 (de) * 2014-05-08 2019-08-21 Flosfia Inc. Kristalline mehrschichtige Struktur und Halbleiterbauelement
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7593204B1 (en) * 2006-06-06 2009-09-22 Rf Micro Devices, Inc. On-chip ESD protection circuit for radio frequency (RF) integrated circuits
US20090086394A1 (en) * 2007-09-27 2009-04-02 Eiji Yasuda Protection circuit and semiconductor integrated circuit
US7881030B1 (en) * 2008-07-07 2011-02-01 Rf Micro Devices, Inc. Enhancement-mode field effect transistor based electrostatic discharge protection circuit
DE102013109831A1 (de) * 2012-09-24 2014-03-27 Analog Devices, Inc. Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung
US20140327048A1 (en) * 2013-05-03 2014-11-06 Microchip Technology Incorporated Compact Electrostatic Discharge (ESD) Protection Structure
US20160020603A1 (en) * 2014-07-18 2016-01-21 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback

Also Published As

Publication number Publication date
CN107104102B (zh) 2021-10-08
CN107104102A (zh) 2017-08-29
DE102017103632A1 (de) 2017-08-24
US10158029B2 (en) 2018-12-18
US20170243862A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
DE102017103632B4 (de) Einrichtungen für einen robusten Überlastungsschutz bei Verbindungshalbleiterschaltungsanwendungen
DE102013109834B4 (de) Bidirektionale Heteroübergangshalbleiterschutzvorrichtungen und Verfahren zur Bildung derselben
DE102013109831B4 (de) Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung
EP1116274B1 (de) Elektronische schalteinrichtung mit mindestens zwei halbleiterbauelementen
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
US11764210B2 (en) Electrostatic protection circuit and electronic device
DE102016103865A1 (de) Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
EP1231645A2 (de) Laterales Halbleiterbauelement in Dünnfilm-SOI-Technik
DE10309330A1 (de) Integrierter Halbleiter-Schalter
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
WO1998019342A1 (de) Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften
DE10314601B4 (de) Halbleiterschaltung mit einer Schutzschaltung gegen Verpolung bzw. Über- oder Unterspannung am Ausgang
DE102018114375B4 (de) Leistungselektronikanordnung
EP1128442B1 (de) Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung
DE102012207501B4 (de) Halbleiterschichtenstruktur
DE102020111863A1 (de) Gegen elektrische Überlastung tolerante Mikrowellenverstärker
DE2429036A1 (de) Feldeffekt-flaechentransistor fuer schaltvorgaenge im mikrowellenbereich
DE102008010854B4 (de) Halbleiterbauelementanordnung und Verfahren zur Herstellung derselben
DE102017211495A1 (de) Monolithisch integrierte Leistungstransistorschaltung mit integrierter Strombegrenzung
WO1996036997A1 (de) Schaltungsanordnung zur verringerung einer minoritätsträgerinjektion in ein substrat
DE102023128775A1 (de) Stand-By-Schaltung
DE102023119020A1 (de) Schutzstruktur mit Verarmungsmodus- und Anreicherungsmodus-Transistoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES, INC., NORWOOD, MA, US