-
QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
-
Diese Anmeldung beansprucht unter 35 U.S.C. § 119 (e) die Priorität der am 22. September 2015 eingereichten, vorläufigen U.S.-Patentanmeldung Nr. 62/221,849, und unter 35 U.S.C. § 119 (a) der am 17. Dezember 2015 eingereichten,
koreanischen Patentanmeldung Nr. 10-2015-0181279 , deren Offenbarungen hierin in ihrer Gesamtheit mit eingebunden sind.
-
Technisches Gebiet
-
Beispielhafte Ausführungsformen des erfinderischen Konzepts beziehen sich auf einen Spannungsregler und genauer auf einen Spannungsregler, welcher Mehrfach-Leistungs- und Gain-Boosting-Techniken nutzt, und mobile Vorrichtungen mit demselben.
-
Diskussion des Standes der Technik
-
Eine mobile Vorrichtung kann für eine verlängerte Zeitdauer betrieben werden, ohne dass ihre Batterie wiedergeladen werden muss, aufgrund von Zunahmen in der Batterieeffizienz.
-
Eine mobile Vorrichtung kann einen Low-Dropout(LDO)-Regler aufweisen. Der LDO-Regler empfängt eine Betriebsspannung on einer integrierten Leistungsverwaltungsschaltung (IC), welche in der mobilen Vorrichtung enthalten ist, und wandelt die Betriebsspannung in eine Spannung um, welche durch einen Halbleiterchip verwendet wird, welcher in der mobilen Vorrichtung enthalten ist. Der LDO-Regler sichert eine Abfallspannung (dropout voltage), beispielsweise eine Differenz zwischen einer Eingangsspannung und einer Ausgangsspannung, um die Ausgangsspannung korrekt zu erzeugen.
-
Wenn jedoch die Abfallspannung zu gering ist, nimmt die gesamte Rückkopplungsschleifenverstärkung bzw. Rückführschleifenverstärkung des LDO-Reglers ab. Als ein Ergebnis tritt ein großer Fehler in der Ausgangsspannung des LDO-Reglers auf.
-
Wenn ein LDO-Regler mit einer Leistungsspannung von einem Leistungsverwaltungs-IC über Leistungsleitungen versorgt wird, kann eine Eingangsspannung des LDO-Reglers nicht gleich zu einer Ausgangsspannung der Leistungsverwaltungs-IC sein. Dies ist aufgrund eines Spannungsabfalls der Leistungsleitungen so. Demzufolge nähert sich, wenn die Eingangsspannung des LDO-Reglers abnimmt, eine Abfallspannung an 0 an. In diesem Fall ist die Gesamt-Rückkopplungsschleifenverstärkung des LDO-Reglers so niedrig, dass der LDO-Regler nicht normal arbeiten kann.
-
KURZFASSUNG
-
Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist ein Spannungsregler vorgesehen, welcher einen Fehlerverstärker aufweist, welcher konfiguriert ist, um eine erste Spannung durch einen ersten Knoten als eine Betriebsspannung zu empfangen, um eine Differenz zwischen einer Referenzspannung und einer Rückführspannung zu verstärken, und um eine verstärkte Spannung auszugeben; einen Leistungstransistor, welcher zwischen einen zweiten Knoten, durch welchen eine zweite Spannung zugeführt wird, und einen Ausgangsknoten geschaltet ist; und eine Schaltschaltung, welche konfiguriert ist, um einen Pegel einer Gatespannung, welche einem Gate des Leistungstransistors zugeführt wird, und einen Pegel einer Körperspannung, welche einem Körper des Leistungstransistors zugeführt wird, in Antwort auf eine erste Leistungssequenz der ersten Leistung, eine zweite Leistungssequenz der zweiten Spannung und ein Betriebssteuersignal, auszuwählen.
-
Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist eine mobile Vorrichtung vorgesehen, welche einen Spannungsregler und eine integrierte Leistungsverwaltungsschaltung aufweist, welche konfiguriert ist, um eine erste Spannung dem Spannungsregler durch eine erste Übertragungsleitung zuzuführen, und um eine zweite Spannung dem Spannungsregler durch eine zweite Übertragungsleitung zuzuführen. Der Spannungsregler weist einen Fehlerverstärker auf, welcher konfiguriert ist, um die erste Spannung durch einen ersten Knoten, welcher mit der ersten Übertragungsleitung verbunden ist, als eine Betriebsspannung zu empfangen, um eine Differenz zwischen einer Referenzspannung und einer Rückführspannung zu verstärken, und um eine verstärkte Spannung auszugeben; einen Leistungstransistor, welcher zwischen einen zweiten Knoten, welcher mit der zweiten Übertragungsleitung verbunden ist, und einen Ausgangsknoten des Spannungsreglers, geschaltet ist; und eine Schaltschaltung, welche konfiguriert ist, um einen Pegel einer Gatespannung, welche einem Gate des Leistungstransistors zugeführt wird, und einen Pegel einer Körperspannung, welche einem Körper des Leistungstransistors zugeführt wird, in Antwort auf eine erste Leistungssequenz der ersten Spannung, eine zweite Leistungssequenz der zweiten Spannung und ein Betriebssteuersignal auszuwählen.
-
Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist eine mobile Vorrichtung vorgesehen, welche einen Speicher aufweist, einen Speichercontroller, welcher einen Spannungsregler aufweist, und eine integrierte Leistungsverwaltungsschaltung, welche konfiguriert ist, um eine erste Spannung und eine zweite Spannung dem Spannungsregler zuzuführen, und um eine dritte Spannung dem Speicher zuzuführen. Der Spannungsregler weist einen Fehlerverstärker auf, welcher konfiguriert ist, um die erste Spannung durch einen ersten Knoten als eine Betriebsspannung zu empfangen, um eine Differenz zwischen einer Referenzspannung und einer Rückführspannung zu verstärken, und um eine verstärkte Spannung auszugeben; einen Leistungstransistor, welcher zwischen einen zweiten Knoten, welcher die zweite Spannung empfängt, und einen Ausgangsknoten des Spannungsreglers geschaltet ist; und eine Schaltschaltung, welche konfiguriert ist, um einen Pegel einer Gatespannung, welche einem Gate des Leistungstransistors zugeführt wird, und einen Pegel einer Körperspannung, welche einem Körper des Leistungstransistors zugeführt wird, in Antwort auf eine erste Leistungssequenz der ersten Spannung, eine zweite Leistungssequenz der zweiten Spannung und ein Betriebssteuersignal auszuwählen. Die erste Spannung kann höher sein als die zweite Spannung.
-
Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist ein Leistungstransistor vorgesehen, welcher konfiguriert ist, um eine Ausgangsspannung des Spannungsreglers auszugeben; und eine Schaltschaltung, welche konfiguriert ist, um eine erste Spannung oder eine zweite Spannung einem Gate des Leistungstransistors zuzuführen in Antwort auf wenigstens ein Steuersignal und einen Pegel jeder der ersten und zweiten Spannung, und um die erste Spannung oder die zweite Spannung einem Körper des Leistungstransistors in Antwort auf das wenigstens eine Steuersignal und den Pegel jeder der ersten und zweiten Spannung zuzuführen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die obigen und anderen Merkmale des erfinderischen Konzepts werden offensichtlicher werden durch ein detailliertes Beschreiben von beispielhaften Ausführungsformen davon unter Bezugnahme auf die beigefügten Zeichnungen, in welchen:
-
1 ein Blockschaltbild einer integrierten Schaltung (IC) gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist;
-
2 ein Diagramm einer ersten Schaltschaltung ist, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
3 ein Diagramm einer Leistungsselektorschaltung ist, welche in 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
4 ein Diagramm einer zweiten Schaltschaltung ist, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
5 ein Diagramm einer dritten Schaltschaltung ist, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
6 ein Ablaufdiagramm einer ersten Leistungssequenz einer ersten Spannung, einer zweiten Leistungssequenz einer zweiten Spannung und von Steuersignalen gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist;
-
7 ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist, welcher gemäß der ersten Leistungssequenz, der zweiten Leistungssequenz und den Steuersignalen, welche in 6 veranschaulicht sind, arbeitet;
-
8 ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist, welcher gemäß der ersten Leistungssequenz, der zweiten Leistungssequenz und den Steuersignalen, welche in 6 veranschaulicht sind, arbeitet;
-
9 ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist, welcher gemäß der ersten Leistungssequenz, der zweiten Leistungssequenz und den Steuersignalen, welche in 6 veranschaulicht sind, arbeitet;
-
10 ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist, welcher gemäß der ersten Leistungssequenz, der zweiten Leistungssequenz und den Steuersignalen, welche in 6 veranschaulicht sind, arbeitet;
-
11 ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist, welcher gemäß der ersten Leistungssequenz, der zweiten Leistungssequenz und den Steuersignalen, welche in 6 veranschaulicht sind, arbeitet;
-
12 ein Schaltbild eines Fehlerverstärkers ist, welcher in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
13 ein Schaltbild eines Fehlerverstärkers ist, welcher in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
14 ein Schaltbild eines Fehlerverstärkers ist, welcher in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist;
-
15 ein Blockschaltbild einer elektronischen Vorrichtung ist, welche die IC, welche in 1 veranschaulicht ist, und eine Leistungsverwaltungs-IC gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist;
-
16 ein Blockschaltbild einer elektronischen Vorrichtung ist, welche die IC, welche in 1 veranschaulicht ist und eine Leistungsverwaltungs-IC gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist;
-
17 ein Blockschaltbild einer elektronischen Vorrichtung ist, welche die IC, welche in 1 veranschaulicht ist und eine Leistungsverwaltungs-IC gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist;
-
18 ein Blockschaltbild einer elektronischen Vorrichtung ist, welche die IC, welche in 1 veranschaulicht ist und eine Leistungsverwaltungs-IC gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist; und
-
19 ein Flussdiagramm des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist.
-
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
-
1 ist ein Blockschaltbild einer integrierten Schaltung (IC) 100 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Die IC 100 kann einen ersten Anschaltdetektor 110, einen zweiten Anschaltdetektor 115, eine Logikgatterschaltung 120 und einen Aktivier-(oder Betriebssteuer)-Signalerzeuger 125, einen Spannungsregler 130 und einen Ladeblock 180 aufweisen. Hierin nachstehend kann sich Leistung auf eine Betriebsspannung beziehen. Die IC 100 kann ein Halbleiterchip, ein Prozessor, ein Anwendungsprozessor, ein Ein-Chip-System (SoC), ein Speichercontroller, eine Anzeigetreiber-IC (DDI) oder eine Smartcard sein, ist jedoch nicht darauf beschränkt.
-
Der erste Einschaltdetektor 110 kann den Pegel einer ersten Spannung VIN1 erfassen und ein erstes Erfassungssignal DET1 erzeugen. Der zweite Einschaltdetektor 115 kann den Pegel einer zweiten Spannung VIN2 erfassen und ein zweites Erfassungssignal DET2 erzeugen. Beispielsweise kann der maximale Pegel (beispielsweise 1,8 Volt) der ersten Spannung VIN1 höher sein als der maximale Pegel (beispielsweise 1,2 Volt) der zweiten Spannung VIN2, das erfinderische Konzept ist jedoch nicht darauf beschränkt. Beispielsweise kann, wenn die erste Spannung VIN1 vollständig bis auf 1,8 Volt hochgefahren bzw. eingeschaltet ist, der erste Einschaltdetektor 110 das erste Erfassungssignal DET1 auf einem hohen Pegel (oder einer logischen 1) erzeugen. Wenn die zweite Spannung VIN2 vollständig hochgefahren ist bis auf 1,2 Volt, kann der zweite Einschaltdetektor 115 das zweite Erfassungssignal DET2 auf einem hohen Pegel (oder einer logischen 1) erzeugen.
-
Eine erste Spannung, welche es ermöglicht, dass die Erfassungssignale DET1 und DET2 von einem niedrigen Pegel (oder einer logischen 0) zu dem hohen Pegel (oder einer logischen 1) übergehen, und eine zweite Spannung, welche es ermöglicht, dass die Erfassungssignale DET1 und DET2 von dem hohen Pegel zu dem niedrigen Pegel übergehen, kann verschiedentlich gemäß den Design-Spezifikationen modifiziert werden. Beispielsweise kann, wenn die erste Spannung VIN1 ein weniger geringer als 1,8 V, der erste Einschaltdetektor 110 das erste Erfassungssignal DET1 bei dem hohen Pegel erzeugen. Wenn die zweite Spannung VIN2 ein wenig niedriger ist als 1,2 V, kann der zweite Einschaltdetektor 115 das zweite Erfassungssignal DET2 bei dem hohen Pegel erzeugen.
-
Die Logikgatterschaltung 120 kann eine AND-Operation auf dem ersten Erfassungssignal DET1 und dem zweiten Erfassungssignal DET2 durchführen, um ein Einschaltsignal PON zu erzeugen. Beispielsweise kann die Logikgatterschaltung 120 eine AND-Gatterschaltung sein. Wenn sowohl die erste Spannung VIN1 als auch die zweite Spannung VIN2 vollständig hochgefahren sind, kann die Logikgatterschaltung 120 das Einschaltsignal PON bei einem hohen Pegel erzeugen.
-
Der Aktivierungssignalerzeuger 125 kann ein Betriebssteuersignal EN zum Steuern des Betriebs des Spannungsreglers 130 erzeugen. Beispielsweise kann, wenn das Betriebssteuersignal EN bei einem niedrigen Pegel ist oder deaktiviert ist, der Spannungsregler 130 in einem Schlafmodus oder einem Leistungssparmodus arbeiten. Wenn das Betriebssteuersignal EN bei einem hohen Pegel ist oder aktiviert ist, kann der Spannungsregler 130 in einem aktiven Modus oder einem normalen Modus arbeiten.
-
Der Spannungsregler 130 kann die erste Spannung VIN1 und die zweite Spannung VIN2 empfangen und kann den Pegel einer Gatespannung VG, welcher an ein Gate 303 eines Leistungstransistors 600 angelegt ist, und den Pegel einer Körperspannung VB, welche an einem Körper 601 des Leistungstransistors 600 angelegt ist, basierend auf einer ersten Leistungssequenz der ersten Spannung VIN1, einer zweiten Leistungssequenz der zweiten Spannung VIN2 und dem Betriebssteuersignal EN steuern. Der Spannungsregler 130 kann ein Low-Dropout(LDO)-Spannungsregler sein.
-
Der Spannungsregler 130 kann einen ersten Knoten (oder Leitung) 131 für die Zufuhr der ersten Spannung VIN1, einen zweiten Knoten (oder Leitung) 133 für die Zufuhr der zweiten Spannung VIN2, eine Schaltschaltung 150, einen Fehlerverstärker 200, einen Leistungstransistor 600 und Widerstände R1 und R2 haben. Der Fehlerverstärker 200, eine erste Schaltschaltung 300, der Leistungstransistor 600 und die Widerstände R1 und R2 können eine negative Rückkopplungsschleife NFB bilden. Beispielsweise können die Widerstände R1 und R2 ein Rückkopplungsnetzwerk bilden.
-
Die Schaltschaltung 150 kann den Pegel der Gatespannung VG, welche an das Gate 303 des Leistungstransistors 600 angelegt ist, und den Pegel der Körperspannung VB, welche an den Körper 601 des Leistungstransistors 600 angelegt ist, basierend auf der ersten Leistungssequenz der ersten Spannung VIN1, der zweiten Leistungssequenz der zweiten Spannung VIN2 und dem Betriebssteuersignal EN auswählen. Hierin nachstehend wird eine Konfiguration von Elementen, welche in der Schaltschaltung 150 enthalten sind, im Detail unter Bezugnahme auf die 2 bis 11 beschrieben werden. Die Schaltschaltung 150 kann die erste Schaltschaltung 300, eine zweite Schaltschaltung 400 und eine dritte Schaltschaltung 500 aufweisen. Der Betrieb der Schaltschaltung 300, 400 und 500 wird im Detail unter Bezugnahme auf die 2 bis 11 beschrieben werden.
-
Der Fehlerverstärker 200 kann die erste Spannung VIN1, welche durch den ersten Knoten 131 empfangen wird, als eine Betriebsspannung verwenden, und kann eine Differenz zwischen einer Referenzspannung VREF und einer Rückführspannung bzw. Rückkopplungsspannung VFED verstärken. Der Fehlerverstärker 200 kann ein Operationsverstärker (OP) sein.
-
Der Leistungstransistor 600 ist zwischen den zweiten Knoten 133, welcher die zweite Spannung VIN2 zuführt, und einem Ausgangsknoten 160 des Spannungsreglers 130 geschaltet. Der Leistungstransistor 600 kann ein P-Kanal-Metalloxidhalbleiter(PMOS)-Transistor sein. Die Widerstände R1 und R2 können in Serie zwischen den Ausgangsknoten (oder Ausgangsanschluss) 160 des Spannungsreglers 130 und eine Masse GND geschaltet sein und können die Rückführspannung VFED basierend auf einem Ausgangsstrom des Leistungstransistors 600 erzeugen.
-
Ein Vorspannungserzeuger 800 kann Vorspannungen VB1 und VB2 erzeugen, welche an den Fehlerverstärker 200 angelegt werden. Obwohl der Vorspannungserzeuger 800 innerhalb des Spannungsreglers 130 in der Ausführungsform, welche in 1 veranschaulicht ist, platziert ist, ist das erfinderische Konzept nicht darauf beschränkt.
-
Der Ladeblock 180 kann eine Schaltung (beispielsweise eine digitale Logikschaltung oder eine analoge Schaltung) sein, welche in Antwort auf eine Ausgangsspannung Vout des Spannungsreglers 130 arbeitet, ist jedoch nicht darauf beschränkt.
-
2 ist ein Diagramm der ersten Schaltschaltung 300, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist. Bezugnehmend auf die 1 und 2 kann die erste Schaltschaltung 300 einen Ausgangsknoten (oder Ausgangsanschluss) 301 des Fehlerverstärkers 200 von dem Gate 303 des Leistungstransistors 600 trennen, wenn das Einschaltsignal POUT bei einem niedrigen Pegel ist. Die erste Schaltschaltung 300 kann verhindern, dass ein Leckstrom in dem Leistungstransistor 600 aufgrund der ersten Spannung VIN1 und der zweiten Spannung VIN2 auftritt.
-
Die erste Schaltschaltung 300 kann eine Leistungsselektorschaltung 310A und eine erste Auswahlschaltung 300A aufweisen. Die erste Auswahlschaltung 300A kann einen Inverter 320 und eine Mehrzahl von MOS-Transistoren 325 und 330 aufweisen. Die erste Auswahlschaltung 300A kann Funktionen gleich wie oder ähnlich zu denjenigen eines Transmissions-Gates durchführen.
-
Der Spannungsregler 130 kann Mehrfach-Leistung, beispielsweise die erste Spannung VIN1 und die zweite Spannung VIN2 verwenden, um eine Gain-Boost-Technik zu verwenden. Es mag jedoch nicht bekannt sein, wann und wie die erste Spannung VIN1 und die zweite Spannung VIN2 demgemäß, in welcher Produktumgebung der Spannungsregler 130 verwendet wird, zugeführt werden. Die Produktumgebung kann sich auf einen Halbleiterchip beziehen, welcher den Spannungsregler 130 beispielsweise aufweist.
-
Demzufolge kann, wenn der Spannungsregler 130, welcher die Mehrfach-Leistung VIN1 und VIN2 verwendet, in einen Halbleiterchip integriert ist, der Spannungsregler 130 einen abnormalen Leckstrom unabhängig von der ersten Leistungssequenz der ersten Spannung VIN1 und der zweiten Leistungssequenz der zweiten Spannung VIN2 durch ein Verwenden der Schaltschaltung 150 blockieren. In anderen Worten gesagt kann die Schaltschaltung 150 blockieren, dass ein abnormaler Leckstrom durch den Leistungstransistor 600 fließt, unabhängig von der Reihenfolge, in welcher die erste Spannung VIN1 und die zweite Spannung VIN2 zugeführt werden. Zusätzlich kann die Schaltschaltung 150 blockieren, dass ein abnormaler Leckstrom durch den Leistungstransistor 600 fließt, auch wenn weder die erste Spannung VIN1 noch die zweite Spannung VIN2 zugeführt werden. Die Schaltschaltung 150, welche eine adaptive Leistungsschalt(APS)-Technik verwendet, kann eine Spannung des Gate (oder Gate-Elektrode) 303 und eine Spannung des Körpers (oder einer Körperelektrode) 601 gemäß dem Pegel der ersten Spannung VIN und dem Pegel der zweiten Spannung VIN2 adaptiv steuern.
-
Die Leistungs-Selektorschaltung 310A kann eine höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 als eine Ausgangsspannung VBDS ausgeben. Da der Inverter 320 immer unabhängig von der ersten Leistungsfrequenz der ersten Spannung VIN1 und der zweiten Leistungsfrequenz der zweiten Spannung VIN2 arbeitet, kann er die Ausgangsspannung VBDS der Leistungs-Selektorschaltung 310A als eine Betriebsspannung verwenden.
-
Der Inverter 320 ist ein Beispiel einer Logikgatterschaltung. Der Transistor 325 kann ein N-Kanal MOS(NMOS)-Transistor sein, und ein Körper des N-MOS-Transistors 325 kann mit der Masse GND verbunden sein. Der Transistor 330 kann ein P-MOS-Transistor sein, und die Ausgangsspannung VBDS kann einen Körper des PMOS-Transistors 330 zugeführt werden.
-
3 ist ein Diagramm der Leistungs-Selektorschaltung 310A, welche in 2 gemäß einer beispielhaften Ausführungsform des erfinderischen veranschaulicht ist. Eine Leistungs-Selektorschaltung, welche durch 310A, 310B, 310C und 310 bezeichnet wird, wird kollektiv durch 310 bezeichnet. Bezugnehmend auf die 2 und 3 kann die Leistungs-Selektorschaltung 310 einen ersten P-MOS-Transistor 311 und einen zweiten P-MOS-Transistor 313 aufweisen.
-
Ein Gate des ersten P-MOS-Transistors 311 ist mit dem zweiten Knoten 133 verbunden und ein Gate des zweiten P-MOS-Transistors 313 ist mit dem ersten Knoten 131 verbunden. Ein Körper und ein Drain jedes der P-MOS-Transistoren 311 und 313 sind mit einem Ausgangsknoten (oder Ausgangsanschluss) 315 der Leistungs-Selektorschaltung 310 verbunden. Beispielsweise wird, wenn die erste Spannung VIN1, welche dem ersten Knoten 131 zugeführt wird, niedriger ist als die zweite Spannung VIN2, welche dem zweiten Knoten 133 zugeführt wird, der zweite P-MOS-Transistor 313 eingeschaltet, und demnach kann die zweite Spannung VIN2, welche höher ist als die erste Spannung VIN1 als die Ausgangsspannung VBDS durch den Ausgangsknoten 315 ausgegeben werden.
-
Zusätzlich wird, wenn die zweite Spannung VIN2, welche dem zweiten Knoten 133 zugeführt wird, niedriger ist als die erste Spannung VIN1, welche dem ersten Knoten 133 zugeführt wird, der erste P-MOS-Transistor 311 eingeschaltet, und demnach kann die erste Spannung VIN1, welche höher ist als die zweite Spannung VIN2, als die Ausgangsspannung VBDS durch den Ausgangsknoten 315 ausgegeben werden. In anderen Worten gesagt kann die Leistungs-Selektorschaltung 310 eine höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS ausgeben.
-
4 ist ein Diagramm der zweiten Schaltschaltung 400, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist. Bezugnehmend auf die 1 und 4 kann die zweite Schaltschaltung 400 eine Spannung, welche dem Gate 303 des Leistungstransistors 600 zugeführt wird, in Antwort auf die erste Leistungssequenz der ersten Spannung VIN1, der zweiten Leistungssequenz der zweiten Spannung VIN2 und dem Betriebssteuersignal EN steuern.
-
Wenn sowohl die erste Spannung VIN1 als auch die zweite Spannung VIN2 nicht vollständig hochgefahren sind, oder wenn sowohl die erste Spannung VIN1 als auch die zweite Spannung VIN2 vollständig hochgefahren sind und das Betriebssteuersignal EN bei dem niedrigen Pegel ist, kann die zweite Schaltschaltung 400 eine höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 dem Gate 303 des Leitungstransistors 600 zuführen. Wenn die höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 dem Gate 303 des Leistungstransistors 600 zugeführt wird, wird der Leistungstransistor 600 abgeschaltet.
-
Die zweite Schaltschaltung 400 kann die Leistungs-Selektorschaltung 310B und eine zweite Auswahlschaltung 400A aufweisen. Die Struktur und der Betrieb der Leistungs-Selektorschaltung 310B, welche in 4 veranschaulicht ist, sind dieselben wie diejenigen der Leistungs-Selektorschaltung 310, welche in 3 veranschaulicht ist. Demnach können detaillierte Beschreibungen der Struktur und des Betriebs der Leistungs-Selektorschaltung 310 ausgelassen werden.
-
Die zweite Auswahlschaltung 400A kann einen Inverter 420, ein AND- bzw. UND-Gatter 425, ein NAND-Gate bzw. -Gatter 430 und eine Mehrzahl von PMOS-Transistoren 410 und 415 aufweisen. Der Inverter 420 kann die Ausgangsspannung VBDS der Leistungsselektorschaltung 310B als eine Betriebsspannung nutzen und kann ein invertiertes Betriebssteuersignal/EN invertieren. Die Elemente 420, 425 und 430 können jeweils eine Logikgatterschaltung sein, welche die Ausgangsspannung VBDS als eine Betriebsspannung nutzt.
-
Das AND-Gatter 425 kann die Ausgangsspannung VBDS der Leistungsselektorschaltung 310B als die Betriebsspannung nutzen und kann eine AND-Operation auf einem Ausgangssignal des Inverters 420 und dem Anschaltsignal PON durchführen. Das NAND-Gatter 430 kann eine NAND-Operation auf dem invertierten Betriebssteuersignal/EN und einem Ausgangssignal des AND-Gatters 425 durchführen.
-
Der PMOS-Transistor 410 ist zwischen den Ausgangsknoten 315 und das Gate 303 des Leistungstransistors 600 geschaltet. Der PMOS-Transistor 410 kann in Antwort auf das Ausgangssignal des AND-Gatters 425 angeschaltet oder abgeschaltet werden. Der Körper des PMOS-Transistors 410 kann mit dem Ausgangsknoten 315 verbunden sein.
-
Der PMOS-Transistor 415 ist zwischen den zweiten Knoten 133 und das Gate 303 des Leistungstransistors 600 geschaltet. Der PMOS-Transistor 415 kann in Antwort auf ein Ausgangssignal des NAND-Gatters 430 angeschaltet oder abgeschaltet werden. Der Körper des PMOS-Transistors 415 kann mit dem Ausgangsknoten 315 verbunden sein.
-
5 ist ein Diagramm der dritten Schaltschaltung 500, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist. Bezugnehmend auf 5 kann die dritte Schaltschaltung 500 die Körperspannung VB, welche dem Körper 601 des Leistungstransistors 600 zugeführt wird, in Antwort auf die erste Leistungssequenz der ersten Spannung VIN1, die zweite Leistungssequenz der zweiten Spannung VIN2 und das invertierte Betriebssteuersignal/EN steuern.
-
Wenn der Spannungsregler 130 in dem aktiven Modus ist (beispielsweise wenn das Betriebssteuersignal EN bei dem hohen Pegel ist), wird angenommen, dass der Körper 601 des Leistungstransistors mit dem zweiten Knoten 133 verbunden ist. Wenn jedoch entweder das Anschaltsignal PON oder das Betriebssteuersignal EN bei dem niedrigen Pegel ist, führt die dritte Schaltschaltung 500 eine höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 dem Körper 601 des Leistungstransistors 600 zu und die zweite Schaltschaltung 400 führt die höhere Spannung dem Gate 303 des Leistungstransistors 600 zu.
-
Die dritte Schaltschaltung 500 kann die Leistungsselektorschaltung 310C und eine dritte Auswahlschaltung 500A aufweisen. Die Struktur und der Betrieb der Leistungsselektorschaltung 310C, welche in 5 veranschaulicht ist, sind dieselben wie diejenigen der Leistungsselektorschaltung 310, welche in 3 veranschaulicht ist. Demnach werden detaillierte Beschreibungen der Struktur und des Betriebs der Leistungsselektorschaltung 310C ausgelassen werden.
-
Die dritte Auswahlschaltung 500A kann einen ersten Inverter 520, ein NAND-Gatter 525, einen zweiten Inverter 530 und eine Mehrzahl von PMOS-Transistoren 510 und 515 aufweisen. Der erste Inverter 520 kann die Ausgangsspannung VBDS der Leistungsselektorschaltung 310C als eine Betriebsspannung nutzen und kann das invertierte Betriebssteuersignal/EN invertieren. Die Elemente 520, 525 und 530 können jeweils eine Logikgatterschaltung sein, welche die Ausgangsspannung VBDS als eine Betriebsspannung nutzen.
-
Das NAND-Gatter 525 kann die Ausgangsspannung VBDS der Leistungsselektorschaltung 310C als die Betriebsspannung nutzen und kann eine NAND-Operation auf einem Ausgangssignal des ersten Inverters 520 und dem Anschaltsignal PON durchführen. Der zweite Inverter 530 kann die Ausgangsspannung VBDS der Leistungsselektorschaltung 310C als die Betriebsspannung nutzen und kann ein Ausgangssignal des NAND-Gatters 525 invertieren.
-
Der PMOS-Transistor 510 ist zwischen den Ausgangsknoten 315 und den Körper 601 des Leistungstransistors 600 geschaltet. Der PMOS-Transistor 510 kann in Antwort auf ein Ausgangssignal des zweiten Inverters 530 angeschaltet oder abgeschaltet werden. Der Körpers des PMOS-Transistors 510 kann mit dem Ausgangsknoten 315 verbunden sein. Der PMOS-Transistor 515 ist zwischen den zweiten Knoten 133 und den Körper 601 des Leistungstransistors 600 geschaltet. Der PMOS-Transistor 515 kann in Antwort auf das Ausgangssignal des NAND-Gatters 525 angeschaltet oder abgeschaltet werden. Der Körper des PMOS-Transistors 515 kann mit dem Ausgangsknoten 315 verbunden sein.
-
6 ist ein Ablaufdiagramm einer ersten Leistungssequenz PSEQ1 der ersten Spannung VIN1, einer zweiten Leistungssequenz PSEQ2 der zweiten Spannung VIN2 und von Steuersignalen gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Bezugnehmend auf 6 wird die zweite Spannung VIN2 vor der ersten Spannung VIN1 angeschaltet und abgeschaltet. Hierin kann "Anschalten" ein rampenartiges Erhöhen oder ein Erhöhen bedeuten, und "Ausschalten" kann ein rampenhaftes Verringern oder ein Verringern bedeuten. Die erste Leistungssequenz PSEQ1 der ersten Spannung VIN1 und die zweite Leistungssequenz PSEQ2 der zweiten Spannung VIN2 sind in 6 gezeigt. Die Steuersignale weisen das Betriebssteuersignal EN und das Anschaltsignal PON auf.
-
7 ist ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts, welcher gemäß der ersten Leistungssequenz PSEQ1, der zweiten Leistungssequenz PSEQ2 und den Steuersignalen EN und PON, welche in 6 veranschaulicht sind, arbeitet. Der Betrieb der Schaltschaltung 150 und der Schaltschaltungen 300, 400 und 500 in einer ersten Zeitdauer I der 6 werden im Detail unter Bezugnahme auf die 1 bis 7 beschrieben werden.
-
Wenn das Betriebssteuersignal EN bei dem niedrigen Pegel in der ersten Zeitdauer I ist, gibt die Leistungsselektorschaltung 310A der ersten Schaltschaltung 300 die zweite Spannung VIN2, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das Anschaltsignal PON bei dem niedrigen Pegel ist (beispielsweise PON = 0), wie in 6 gezeigt ist, wird der NMOS-Transistor 325, welcher in 2 veranschaulicht ist, in Antwort auf das Anschaltsignal PON bei dem niedrigen Pegel abgeschaltet, und der PMOS-Transistor 330 wird in Antwort auf das Ausgangssignal des Inverters 320, welches auf dem hohen Pegel ist, abgeschaltet.
-
Die Leistungsselektorschaltung 310B der zweiten Schaltschaltung 400, welche in 4 veranschaulicht ist, gibt die zweite Spannung VIN2, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn sowohl das Betriebssteuersignal EN als auch das Anschaltsignal PON bei dem niedrigen Pegel sind, in anderen Worten gesagt, wenn das invertierte Betriebssteuersignal/EN bei dem hohen Pegel ist und das Anschaltsignal PON bei dem niedrigen Pegel ist, sind das Ausgangssignal des Inverters 420 und das Ausgangssignal des AND-Gatters 425 auf einem niedrigen Pegel und das Ausgangssignal des NAND-Gatters 430 ist bei einem hohen Pegel.
-
Demzufolge wird der PMOS-Transistor 410 in Antwort auf das Ausgangssignal des AND-Gatters 425 bei dem niedrigen Pegel angeschaltet. Als ein Ergebnis ist der zweite Knoten 133 mit dem Gate 303 des Leistungstransistors 600 verbunden. Der PMOS-Transistor 415 wird in Antwort auf das Ausgangssignal des NAND-Gatters 430 bei dem hohen Pegel abgeschaltet. Die zweite Schaltschaltung 400 führt die zweite Spannung VIN2 dem Gate 303 des Leistungstransistors 600 zu.
-
Die Leistungsselektorschaltung 310C der dritten Schaltschaltung 500, welche in 5 veranschaulicht ist, gibt die zweite Spannung VIN2, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn sowohl das Betriebssteuersignal EN als auch das Anschaltsignal PON auf dem niedrigen Pegel sind, in anderen Worten gesagt, wenn das invertierte Betriebssteuersignal/EN auf dem hohen Pegel ist und das Anschaltsignal PON bei dem niedrigen Pegel ist; das Ausgangssignal des ersten Inverters 520 ist bei einem niedrigen Pegel, und das Ausgangssignal des NAND-Gatters 525 ist bei einem hohen Pegel und das Ausgangssignal des zweiten Inverters 530 ist bei einem niedrigen Pegel.
-
Demzufolge wird der PMOS-Transistor 510 in Antwort auf das Ausgangssignal des zweiten Inverters 530 bei dem niedrigen Pegel abgeschaltet. Als ein Ergebnis ist der zweite Knoten 133 mit dem Körper 601 des Leistungstransistors 600 verbunden. Der PMOS-Transistor 515 wird in Antwort auf das Ausgangssignal des NAND-Gatters 525 bei dem hohen Pegel abgeschaltet. Die dritte Schaltschaltung 500 führt die zweite Spannung VIN2 dem Körper 601 des Leistungstransistors 600 zu. Die erste Spannung VIN1 kann in der ersten Zeitdauer I ungefähr 0 V sein.
-
8 ist ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts, welcher gemäß der ersten Leistungssequenz PSEQ1, der zweiten Leistungssequenz PSEQ2 und den Steuersignalen EN und PON, welche in 6 veranschaulicht sind, arbeitet. Der Betrieb der Schaltschaltungen 300, 400 und 500 in einer zweiten Zeitdauer II oder einer vierten Zeitdauer IV der 6 werden im Detail unter Bezugnahme auf die 1 bis 6 und 8 beschrieben werden. Die zweite Zeitdauer II und die vierte Zeitdauer IV können die Zeitdauer des Schlafmodus sein. In der zweiten Zeitdauer II oder der vierten Zeitdauer IV ist das Betriebssteuersignal EN bei dem niedrigen Pegel (beispielsweise EN = 0), das Anschaltsignal PON ist bei dem hohen Pegel (beispielsweise PON = 1) und das invertierte Betriebssteuersignal/EN ist bei dem hohen Pegel.
-
In der zweiten Zeitdauer II oder der vierten Zeitdauer IV gibt die Leistungsselektorschaltung 310A der ersten Schaltschaltung 300, welche in 2 veranschaulicht ist, die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als das Ausgangssignal VBDS aus.
-
Wenn das Anschaltsignal PON bei dem hohen Pegel ist (beispielsweise PON = 1), wie in 6 gezeigt ist, wird der NMOS-Transistor 325 in Antwort auf das Anschaltsignal PON bei dem hohen Pegel angeschaltet und der PMOS-Transistor 330 wird in Antwort auf das Ausgangssignal des Inverters 320 bei dem niedrigen Pegel angeschaltet. Demzufolge wird der Ausgangsknoten 301 des Fehlerverstärkers 200 elektrisch mit dem Gate 303 des Leistungstransistors 600 verbunden.
-
Die Leistungsselektorschaltung 310B der zweiten Schaltschaltung 400, welche in 4 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem hohen Pegel ist und das Anschaltsignal PON bei dem hohen Pegel ist, sind das Ausgangssignal des Inverters 420 und das Ausgangssignal des AND-Gatters 425 bei dem niedrigen Pegel und das Ausgangssignal des NAND-Gatters 430 ist bei dem hohen Pegel.
-
Demzufolge wird der PMOS-Transistor 410 in Antwort auf das Ausgangssignal des AND-Gatters 425 bei dem niedrigen Pegel angeschaltet. Als ein Ergebnis ist der erste Knoten 131 mit dem Gate 303 des Leistungstransistors 600 verbunden. Der PMOS-Transistor 415 wird in Antwort auf das Ausgangssignal des NAND-Gatters 430 bei dem hohen Pegel abgeschaltet. Die zweite Schaltschaltung 400 führt die erste Spannung VIN1 dem Gate 303 des Leistungstransistors 600 zu.
-
Die Leistungsselektorschaltung 310C der dritten Schaltschaltung 500, welche in 5 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem hohen Pegel ist und das Einschaltsignal PON bei dem hohen Pegel ist; ist das Ausgangssignal des ersten Inverters 520 bei dem niedrigen Pegel, ist das Ausgangssignal des NAND-Gatters 525 bei dem hohen Pegel und das Ausgangssignal des zweiten Inverters 530 ist bei dem niedrigen Pegel.
-
Demzufolge wird der PMOS-Transistor 510 in Antwort auf das Ausgangssignal des zweiten Inverters 530 bei dem niedrigen Pegel angeschaltet. Als ein Ergebnis ist der erste Knoten 131 mit dem Körper 601 des Leistungstransistors 600 verbunden. Der PMOS-Transistor 515 wird in Antwort auf das Ausgangssignal des NAND-Gatters 525 bei dem hohen Pegel abgeschaltet. Die dritte Schaltschaltung 500 führt die erste Spannung VIN1 dem Körper 601 des Leistungstransistors 600 zu.
-
Obwohl die erste Spannung VIN1 dem Gate 303 und dem Körper 601 des Leistungstransistors 600 in der Ausführungsform, welche in 8 veranschaulicht ist, zugeführt wird, kann die zweite Spannung VIN2 dem Gate 303 und dem Körper 601 des Leistungstransistors 600 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts zugeführt werden. Für diesen Fall kann die interne Struktur jeder der zweiten und dritten Schaltschaltungen 400 und 500 geändert werden, um die zweite Spannung VIN2 zuzuführen.
-
9 ist ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts, welcher gemäß der ersten Leistungssequenz BSEQ1, der zweiten Leistungssequenz BSEQ2 und den Steuersignalen EN und PON, welche in 6 veranschaulicht sind, arbeitet. Der Betrieb der Schaltschaltungen 300, 400 und 500 in einer dritten Zeitdauer III der 6 wird im Detail unter Bezugnahme auf die 1 bis 6 und 9 beschrieben werden. Die dritte Zeitdauer III kann die Zeitdauer des aktiven Modus sein. In der dritten Zeitdauer III ist das Betriebssteuersignal EN bei dem hohen Pegel (beispielsweise EN = 1), das Anschaltsignal PON ist bei dem hohen Pegel (beispielsweise PON = 1) und das invertierte Betriebssteuersignal/EN ist bei dem niedrigen Pegel.
-
In der dritten Zeitdauer III gibt die Leistungsselektorschaltung 310A der ersten Schaltschaltung 300, welche in 2 veranschaulicht ist, die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das Anschaltsignal PON bei dem hohen Pegel ist (beispielsweise PON = 1), wie in 6 gezeigt ist, wird der NMOS-Transistor 325 in Antwort auf das Anschaltsignal PON bei dem hohen Pegel angeschaltet und der PMOS-Transistor 330 wird in Antwort auf das Ausgangssignal des Inverters 320 bei dem niedrigen Pegel angeschaltet. Demzufolge wird der Ausgangsknoten des Fehlerverstärkers 200 elektrisch mit dem Gate 303 des Leistungstransistors 600 verbunden.
-
Die Leistungsselektorschaltung 310B der zweiten Schaltschaltung 400, welche in 4 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem niedrigen Pegel ist und das Anschaltsignal PON bei dem hohen Pegel ist; sind die Ausgangssignale des Inverters 420, das Ausgangssignal des AND-Gatters 425 und das Ausgangssignal des NAND-Gatters 430 alle bei dem hohen Pegel.
-
Demzufolge wird der PMOS-Transistor 410 in Antwort auf das Ausgangssignal des AND-Gatters 425 bei dem hohen Pegel ausgeschaltet und der PMOS-Transistor 415 wird in Antwort auf das Ausgangssignal des NAND-Gatters 430 bei dem hohen Pegel abgeschaltet. Als ein Ergebnis führt die zweite Schaltschaltung 400 weder die erste Spannung VIN1 noch die zweite Spannung VIN2 zu dem Gate 303 des Leistungstransistors 600 zu. In anderen Worten gesagt wird die zweite Schaltschaltung 400 abgeschaltet.
-
Die Leistungsselektorschaltung 310C der dritten Schaltschaltung 500, welche in 5 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem niedrigen Pegel ist und das Anschaltsignal PON bei dem niedrigen Pegel ist, ist das Ausgangssignal des ersten Inverters 520 bei dem hohen Pegel, das Ausgangssignal des NAND-Gate 525 bei dem niedrigen Pegel und das Ausgangssignal des zweiten Inverters 530 bei dem hohen Pegel.
-
Demzufolge wird der PMOS-Transistor 510 in Antwort auf das Ausgangssignal des zweiten Inverters 530 bei dem hohen Pegel ausgeschaltet und der PMOS-Transistor 515 wird in Antwort auf das Ausgangssignal des NAND-Gatters 525 bei dem niedrigen Pegel angeschaltet. Die dritte Schaltschaltung 500 führt die zweite Spannung VIN2 zu dem Körper 601 des Leistungstransistors 600 zu. In anderen Worten gesagt ist der zweite Knoten 133 elektrisch mit dem Körper 601 des Leistungstransistors 600 verbunden.
-
10 ist ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts, welcher gemäß der ersten Leistungssequenz BSEQ1, der zweiten Leistungssequenz BSEQ2 und den Steuersignalen EN und PON, welche in 6 veranschaulicht sind, arbeitet. Der Betrieb der Schaltschaltungen 300, 400 und 500 in einer fünften Zeitdauer V der 6 wird im Detail unter Bezugnahme auf die 1 bis 6 und 10 beschrieben werden. In der fünften Zeitdauer V ist das Betriebssteuersignal EN bei dem niedrigen Pegel (beispielsweise EN = 0), das Anschaltsignal PON ist bei dem niedrigen Pegel (beispielsweise PON = 0) und das invertierte Betriebssteuersignal/EN ist bei dem hohen Pegel.
-
In der fünften Zeitdauer V gibt die Leistungsselektorschaltung 310A der ersten Schaltschaltung 300, welche in 2 veranschaulicht ist, die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das Anschaltsignal PON bei dem niedrigen Pegel ist (beispielsweise PON = 0), wie in 6 gezeigt ist, wird der NMOS-Transistor 325 in Antwort auf das Anschaltsignal PON bei dem niedrigen Pegel abgeschaltet und der PMOS-Transistor 330 wird in Antwort auf das Ausgangssignal des Inverters 320 bei dem hohen Pegel abgeschaltet. Demzufolge wird der Ausgangsknoten 301 des Fehlerverstärkers 200 von dem Gate 303 des Leistungstransistors 600 getrennt.
-
Die Leistungsselektorschaltung 310B der zweiten Schaltschaltung 400, welche in 4 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem hohen Pegel ist und das Anschaltsignal PON bei dem niedrigen Pegel ist, sind das Ausgangssignal des Inverters 420 und das Ausgangssignal des AND-Gatters 425 bei dem niedrigen Pegel und das Ausgangssignal des NAND-Gatters 430 ist bei dem hohen Pegel.
-
Demzufolge wird der PMOS-Transistor 410 in Antwort auf das Ausgangssignal des AND-Gatters 425 bei dem niedrigen Pegel angeschaltet und der PMOS-Transistor 415 wird in Antwort auf das Ausgangssignal des NAND-Gatters 430 bei dem hohen Pegel abgeschaltet. Die erste Spannung VIN1 wird dem Gate 303 des Leistungstransistors 600 durch den PMOS-Transistor 410 zugeführt. In anderen Worten gesagt ist der erste Knoten 131 elektrisch mit dem Gate 303 des Leistungstransistors 600 verbunden.
-
Die Leistungsselektorschaltung 310C der dritten Schaltschaltung 500, welche in 5 veranschaulicht ist, gibt die erste Spannung VIN1, beispielsweise eine höhere eine der ersten Spannung VIN1 und der zweiten Spannung VIN2 als die Ausgangsspannung VBDS aus. Wenn das invertierte Betriebssteuersignal/EN bei dem hohen Pegel ist und das Anschaltsignal PON bei dem niedrigen Pegel ist, ist das Ausgangssignal des ersten Inverters 520 bei dem niedrigen Pegel, das Ausgangssignal des NAND-Gatters 525 bei dem hohen Pegel und das Ausgangssignal des zweiten Inverters 530 bei dem niedrigen Pegel.
-
Demzufolge wird der PMOS-Transistor 510 in Antwort auf das Ausgangssignal des zweiten Inverters 530 bei dem niedrigen Pegel angeschaltet und der PMOS-Transistor 515 wird in Antwort auf das Ausgangssignal des NAND-Gatters 525 bei dem hohen Pegel abgeschaltet. Die erste Spannung VIN1 wird dem Körper 601 des Leistungstransistors 600 über den PMOS-Transistor 510 zugeführt. In anderen Worten gesagt ist der erste Knoten 131 elektrisch mit dem Körper 601 des Leistungstransistors 600 verbunden.
-
11 ist ein Diagramm zum Erklären des Betriebs eines Spannungsreglers gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts, welcher gemäß der ersten Leistungssequenz BSEQ1, der zweiten Leistungssequenz BSEQ2 und den Steuersignalen EN und PON, welche in 6 veranschaulicht sind, arbeitet. Bezugnehmend auf 11 wird die erste Spannung VIN1 vor der zweiten Spannung VIN2 angeschaltet und abgeschaltet. Die Zeitdauern I bis V, welche in 11 veranschaulicht sind, entsprechen jeweils den Zeitdauern I bis V, welche in 6 veranschaulicht sind. Demzufolge ist der Betrieb der Schaltschaltungen 300, 400 und 500 in den Zeitdauern I bis V, welche in 11 veranschaulicht sind, derselbe wie derjenige der Schaltschaltungen 300, 400 und 500 in den Zeitdauern I bis V, welche in 6 veranschaulicht sind.
-
Beispielsweise ist in der fünften Zeitdauer V das Betriebssteuersignal EN bei dem niedrigen Pegel (beispielsweise EN = 0), das Anschaltsignal PON ist bei dem niedrigen Pegel (beispielsweise PON = 0) und das invertierte Betriebssteuersignal/EN ist bei dem hohen Pegel. Die Leistungsselektorschaltung 310A der ersten Schaltschaltung 300, welche in 2 veranschaulicht ist, gibt die erste Spannung VIN1 als die Ausgangsspannung VBDS aus. Der NMOS-Transistor 325 und der PMOS-Transistor 330 werden abgeschaltet und demnach ist der Ausgangsknoten 301 des Fehlerverstärkers 200 nicht mit dem Gate 303 des Leistungstransistors 600 verbunden.
-
Die Leistungsselektorschaltung 310B der zweiten Schaltschaltung 400, welche in 4 veranschaulicht ist, gibt die erste Spannung VIN1 als die Ausgangsspannung VBDS aus. Das Ausgangssignal des Inverters 420 und das Ausgangssignal des AND-Gatters 425 sind bei dem niedrigen Pegel und das Ausgangssignal des NAND-Gatters 430 ist bei dem hohen Pegel. Demzufolge wird der PMOS-Transistor 410 angeschaltet und der PMOS-Transistor 415 wird abgeschaltet. Als ein Ergebnis wird die erste Spannung VIN1 dem Gate 303 des Leistungstransistors 600 durch den PMOS-Transistor 410 zugeführt.
-
Die Leistungsselektorschaltung 310C der dritten Schaltschaltung 500, welche in 5 veranschaulicht ist, gibt die erste Spannung VIN1 als die Ausgangsspannung VBDS aus. Das Ausgangssignal des ersten Inverters 520 ist bei dem niedrigen Pegel, das Ausgangssignal des NAND-Gatters 525 ist bei dem hohen Pegel und das Ausgangssignal des zweiten Inverters 530 ist bei dem niedrigen Pegel. Demzufolge wird der PMOS-Transistor 510 angeschaltet und der PMOS-Transistor 515 wird abgeschaltet. Als ein Ergebnis wird die erste Spannung VIN1 dem Körper 601 des Leistungstransistors 600 durch den PMOS-Transistor 510 zugeführt.
-
12 ist ein Schaltbild des Fehlerverstärkers 200, welcher in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist. Bezugnehmend auf die 1 und 12 kann der Fehlerverstärker 200 eine Verstärkungsstufe 200-1 und eine Ausgangsstufe 200-2 aufweisen. Zur Klarheit der Beschreibung sind die erste Schaltschaltung 300, der Leistungstransistor 600 und die Widerstände R1 und R2 zusammen mit dem Fehlerverstärker 200 in 12 veranschaulicht.
-
Es wird angenommen, dass Schalter S1 bis S4 in Antwort auf das Betriebssteuersignal EN bei dem hohen Pegel angeschaltet werden und in Antwort auf das Betriebssteuersignal EN bei dem niedrigen Pegel abgeschaltet werden und lokale Verstärker 230 und 240 in Antwort auf das Betriebssteuersignal EN bei dem hohen Pegel aktiviert werden. Demzufolge wird, wenn das Betriebssteuersignal EN bei dem hohen Pegel ist, der Schalter S3 angeschaltet und die Schalter S1, S2 und S4 werden abgeschaltet. Beispielsweise können die Schalter S1 bis S4 Transmissions-Gates sein, das erfinderische Konzept ist jedoch nicht darauf beschränkt.
-
Beispielsweise werden, wenn das Betriebssteuersignal EN bei dem niedrigen Pegel ist, die Schalter S1, S2 und S4 in Antwort auf das invertierte Betriebssteuersignal/EN bei dem hohen Pegel angeschaltet. Demzufolge ist ein Gate jedes von Stromquellentransistoren P1 und P2, welche in dem Fehlerverstärker 200 enthalten sind, mit dem ersten Knoten 131 verbunden, welcher die erste Spannung VIN1 zuführt, und demnach sind die Stromquellentransistoren P1 und P2 abgeschaltet. Als ein Ergebnis ist ein Strompfad der Stromquellentransistoren P1 und P2 vollständig abgeschnitten. Zusätzlich sind, da ein Gate jedes der Stromquellentransistoren N6, N7, N8 und N9 mit der Masse GND verbunden ist, die Stromquellentransistoren N5 bis N8 abgeschaltet. Als ein Ergebnis ist ein Strompfad jedes der Stromquellentransistoren N5 bis N8 vollständig abgeschnitten.
-
Die Verstärkerstufe 200-1 kann die erste Spannung VIN1 als eine Betriebsspannung verwenden und kann die Differenz zwischen der Referenzspannung VREF und der Rückführspannung VFED verstärken. Beispielsweise kann die Verstärkerstufe 200-1 eine Zweitstufen-Kaskoden-Architektur haben. Der Vorspannungserzeuger 800, welcher in 1 veranschaulicht ist, kann die Vorspannungen VB1 und VB2 der Verstärkerstufe 200-1 zur Verfügung stellen.
-
Der Fehlerverstärker 200 kann eine Mehrzahl von PMOS-Transistoren P1 bis P6 und eine Mehrzahl von NMOS-Transistoren N1 bis N8 aufweisen. Der PMOS-Transistor P3 kann in Antwort auf die erste Vorspannung VB1 arbeiten und die NMOS-Transistoren N1 bis N3 können in Antwort auf die zweite Vorspannung VB2 arbeiten. Wenn der Schalter S3 angeschaltet wird, kann eine Konstantstromquelle 135 einen Bias-Strom bzw. Vorstrom einem gemeinsamen Knoten 202 zuführen, welcher mit einem Paar der Verstärkungstransistoren P5 und P6 verbunden ist.
-
Der Schalter S1 ist zwischen den ersten Knoten 31 und einen Knoten 203 geschaltet; der PMOS-Transistor P1 ist zwischen den ersten Knoten 131 und einen Knoten 205 geschaltet; und ein Gate des PMOS-Transistors P1 ist mit dem Knoten 203 verbunden. Der Bias-PMOS-Transistor P3 ist zwischen die Knoten 203 und 205 geschaltet; der Bias-NMOS-Transistor N1 ist zwischen den Knoten 203 und einen Knoten 213 geschaltet; der NMOS-Transistor N5 ist zwischen den Knoten 213 und die Masse GND geschaltet; ein Gate des NMOS-Transistors N5 ist mit einem Knoten 211 verbunden; der Schalter S2 ist zwischen den Knoten 221 und die Masse GND geschaltet; die NMOS-Transistoren N2 und N6 sind in Serie zwischen den Knoten 221 und die Masse GND geschaltet; und ein Gate des NMOS-Transistors N6 ist mit dem Knoten 221 verbunden.
-
Der PMOS-Transistor P5 arbeitet in Antwort auf die Rückführspannung VFED und ist zwischen den Knoten 202 und 221 verbunden; der PMOS-Transistor P6 arbeitet in Antwort auf die Referenzspannung VREF und ist zwischen den Knoten 202 und einen Knoten 223 verbunden; die NMOS-Transistoren N3 und N7 sind in Serie zwischen den Knoten 223 und die Masse GND geschaltet; ein Gate des NMOS-Transistors N7 ist mit dem Knoten 223 verbunden; und der Schalter S4 ist zwischen den Knoten 223 und die Masse GND geschaltet. Die PMOS-Transistoren P5 und P6 können die Differenz zwischen der Referenzspannung VREF und der Rückführspannung VFED verstärken.
-
Die Ausgangsstufe 200-2 kann ein Signal, welches durch die Verstärkerstufe 200-1 verstärkt ist, zu der ersten Schaltschaltung 300 durch den Ausgangsknoten 301 des Fehlerverstärkers 200 ausgeben. Aufgrund der Zwei-Stufen-Kaskoden-Architektur kann der Schwingungsbereich der Gatespannung VG des Gates 303 des Leistungstransistors 600 zunehmen.
-
Die Ausgangsstufe 200-2 kann die Zwei-Stufen-Kaskoden-Architektur haben, welche lokale Rückkopplungsschleifen LFL1 und LFL2 aufweist. Der PMOS-Transistor P2 ist zwischen den ersten Knoten 131 und einen Knoten 209 geschaltet und ein Gate des PMOS-Transistors P2 ist mit dem Knoten 203 verbunden.
-
Der erste lokale Verstärker 230 kann eine Differenz zwischen einer Spannung des Knotens 205 und einer Spannung des Knotens 209 verstärken und kann ein verstärktes Signal an ein Gate des PMOS-Transistors P4 anlegen. Der erste lokale Verstärker 230 kann auf einem Pullup-Pfad zwischen dem ersten Knoten 131 und dem Ausgangsknoten 301 des Fehlerverstärkers 200 platziert sein. Der PMOS-Transistor P4 ist zwischen den Knoten 209 und den Ausgangsknoten 301 des Fehlerverstärkers 200 geschaltet.
-
Der NMOS-Transistor N4 kann zwischen dem Ausgangsknoten 301 des Fehlerverstärkers 200 und einem Knoten 219 verbunden sein. Der zweite lokale Verstärker 240 kann eine Differenz zwischen einer Spannung des Knotens 213 und einer Spannung des Knotens 219 verstärken und kann ein verstärktes Signal an ein Gate des NMOS-Transistors N4 anlegen. Der zweite lokale Verstärker 240 kann auf einem Pulldown-Pfad zwischen dem Ausgangsknoten 301 des Fehlerverstärkers 200 und der Masse GND platziert sein. Der NMOS-Transistor N8 ist zwischen den Knoten 219 und die Masse GND geschaltet und ein Gate des NMOS-Transistors N8 ist mit dem Knoten 223 verbunden.
-
Da die Ausgangsstufe 200-2 die Zwei-Stufen-Kaskoden-Architektur hat, welche zwei lokale Rückkopplungsschleifen LFL1 und LFL2 aufweist, kann die Schleifenverstärkung oder die Gesamtverstärkung des Fehlerverstärkers 200 zunehmen. Beispielsweise kann die Schleifenverstärkung der Ausgangsstufe 200-2 zunehmen, um ungefähr 10.000-mal höher zu sein (beispielsweise 80 dB) als die Schleifenverstärkung eines herkömmlichen Fehlerverstärkers. Beispielsweise kann die Schleifenverstärkung die Summe der Verstärkung um die Rückkopplungsschleife herum sein und kann in Dezibel ausgedrückt werden.
-
Wenn die Ausgangsstufe 200-2 die Zwei-Stufen-Kaskoden-Architektur hat, ohne die zwei lokalen Rückkopplungsschleifen LFL1 und LFL2 aufzuweisen, kann die Schleifenverstärkung der Ausgangsstufe 200-2 zunehmen, um ungefähr 100 mal höher (beispielsweise 40 dB) zu sein als die Schleifenverstärkung eines herkömmlichen Fehlerverstärkers.
-
13 ist ein Schaltbild eines Fehlerverstärkers 200A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Bezugnehmend auf die 12 und 13 wird angenommen, dass Schalter S1 bis S7 in Antwort auf das Betriebssteuersignal EN bei dem hohen Pegel angeschaltet werden und in Antwort auf das Betriebssteuersignal EN bei dem niedrigen Pegel abgeschaltet werden und lokale Verstärker 230 und 240A in Antwort auf das Betriebssteuersignal EN bei dem hohen Pegel aktiviert werden. Demzufolge werden, wenn das Betriebssteuersignal EN bei dem hohen Pegel ist, die Schalter S3 und S7 angeschaltet und die Schalter S1, S2, S4, S5 und S6 werden abgeschaltet. Die Schalter S1 bis S7 können Transmissions-Gates sein, das erfinderische Konzept ist jedoch nicht darauf beschränkt.
-
Wenn beispielsweise das Betriebssteuersignal EN bei dem niedrigen Pegel ist, werden die Schalter S1, S2, S4, S5 und S6 in Antwort auf das invertierte Betriebssteuersignal/EN bei dem hohen Pegel angeschaltet. Demzufolge wird ein Gate jedes der Stromquellentransistoren P1 und P2, welche in dem Fehlerverstärker 200A enthalten sind, mit dem ersten Knoten 131 verbunden, welcher die erste Spannung VIN1 zuführt, und demnach werden die Stromquellentransistoren P1 und P2 abgeschaltet. Als ein Ergebnis wird ein Strompfad der Stromquellentransistoren P1 und P2 vollständig abgeschnitten. Zusätzlich werden, da ein Gate jedes der Stromquellentransistoren N5, N6, N7, N8, N11 und N12 mit der Masse GND verbunden wird, die Stromquellentransistoren N5 bis N8, N11 und N12 abgeschaltet. Als ein Ergebnis wird ein Strompfad jedes der Stromquellentransistoren N5 bis N8, N11 und N12 vollständig abgeschnitten.
-
Der Fehlerverstärker 200A kann eine Verstärkerstufe 200-1‘ aufweisen, eine Ausgangsstufe 200-2‘ und einen schnellen transienten Treiber (FTD) 250. Die Struktur und der Betrieb der Verstärkerstufe 200-1‘ sind dieselben wie diejenigen der Verstärkerstufe 200-1 der 12. Die Struktur und der Betrieb der Ausgangsstufe 200-2‘ sind dieselben wie diejenigen der Ausgangsstufe 200-2 der 12 mit der Ausnahme, dass der Zwei-Eingangs-Lokalverstärker 240 durch einen Drei-Eingangs-Lokalverstärker 240A ersetzt ist.
-
Bezugnehmend auf die 1 und 13 kann eine transiente Charakteristik der Gate-Spannung VG des Leistungstransistors 600, welcher aufgrund einer schnellen Änderung in einem Laststrom Iload, welcher dem Ladeblock 180 durch den Ausgangsknoten 160 des Spannungsregulierers 130 zugeführt wird, auftritt, verschlechtert werden. Der FTD 250 kann jedoch die transiente Charakteristik der Gatespannung VG davon abhalten, sich viel zu verschlechtern. Beispielsweise kann der FTD 250 Gain-Boosting durchführen.
-
Der FTD 250 kann MOS-Transistoren N10 und N11 aufweisen, welche in Serie zwischen dem Ausgangsknoten 301 des Fehlerverstärkers 200A und der Masse GND verbunden sind, einen Widerstand R3, welcher zwischen Knoten 253 und 255 geschaltet ist, einen Kondensator C, welcher zwischen den Ausgangsknoten 160 und den Knoten 255 geschaltet ist, eine Konstantstromquelle 260 und den Schalter S7, welche in Serie zwischen den ersten Knoten 131 und den Knoten 253 geschaltet sind, und den MOS-Transistor N12, welcher zwischen den Knoten 253 und die Masse GND geschaltet ist.
-
Der NMOS-Transistor N10 ist zwischen den Ausgangsknoten 301 und einen Knoten 251 geschaltet; ein Gate des NMOS-Transistors N10 ist mit einem Ausgangsanschluss des zweiten lokalen Verstärkers 240A verbunden. Ein Gate des NMOS-Transistors N11 ist mit dem Knoten 253 verbunden; und ein Gate des NMOS-Transistors N12 ist mit dem Knoten 255 verbunden. Der Schalter S5 ist zwischen den Knoten 253 und die Masse GND geschaltet; der Schalter S6 ist zwischen den Knoten 255 und die Masse GND geschaltet.
-
Wie obenstehend beschrieben ist, kann, wenn der FTD 250 innerhalb des Fehlerverstärkers 200A enthalten ist, der zweite Zwei-Eingangs-Lokalverstärker 240, welcher in 12 veranschaulicht ist, durch den Drei-Eingangs-Lokalverstärker 240A, welcher in 13 veranschaulicht ist, ersetzt werden. In anderen Worten gesagt sind die Struktur und der Betrieb des Fehlerverstärkers 200, welcher in 12 veranschaulicht ist, dieselben wie oder ähnlich zu denjenigen des Fehlerverstärkers 200A, welcher in 13 veranschaulicht ist, mit Ausnahme des Drei-Eingangs-Lokalverstärkers 240A, des FTD 250, der Konstantstromquelle 260 und des Schalters S7.
-
Wie in 13 gezeigt ist, bilden der Drei-Eingangs-Lokalverstärker 240A und der NMOS-Transistor N4 die zweite lokale Rückkopplungsschleife LFL2. Der Drei-Eingangs-Lokalverstärker 240A und der NMOS-Transistor N10 bilden die dritte lokale Rückkopplungsschleife LFL3.
-
In anderen Worten gesagt können zwei lokale Rückkopplungsschleifen LFL2 und LFL3 unter Verwendung des Drei-Eingangs-Lokalverstärkers 240A und der NMOS-Transistoren N4 und N10 gebildet werden. Der Drei-Eingangs-Lokalverstärker 240A, welcher jede der lokalen Rückkopplungsschleifen LFL2 und LFL3 bildet, kann eine Ausgangsimpedanz des FTD 250 erhöhen. Demzufolge nimmt die Verstärkung des Fehlerverstärkers 200A zu. In anderen Worten gesagt nehmen, da die Lokal-Rückkopplungsschleifen LFL1 und LFL2 in dem Fehlerverstärker 200 enthalten sind, eine Ausgangsimpedanz und eine Schleifenverstärkung zu. Zusätzlich nehmen, da die lokalen Rückkopplungsschleifen LFL1, LFL2 und LFL3 in den Fehlerverstärker 200A enthalten sind, eine Ausgangsimpedanz und eine Schleifenverstärkung zu.
-
Wie obenstehend unter Bezugnahme auf die 12 und 13 beschrieben ist, kann, wenn die Dropout- bzw. Abfall-Spannung des Spannungsreglers 130 abnimmt, die Verstärkung des Fehlerverstärkers 200, welcher die Ausgangsstufe 200-2, welche in 12 veranschaulicht ist, oder die Ausgangsstufe 200-2‘ und den FTD 250, welcher in 13 veranschaulicht ist, aufweist, zunehmen, auch wenn die Verstärkung des Leistungstransistors 600 abnimmt. Als ein Ergebnis nimmt die Gesamtverstärkung des Spannungsreglers 130 zu.
-
In dem Spannungsregler 130 wird ein unnormaler Betrieb des Spannungsreglers 130, der durch die Abnahme einer Eingangsspannung des Spannungsreglers 130 verursacht wird, unter Verwendung von Mehrfachleistung, beispielsweise der ersten und zweiten Spannung VIN1 und VIN2 korrigiert und eine Abnahme der Schleifenverstärkung des Spannungsreglers 130, welche durch eine Abnahme einer Dropout-Spannung verursacht wird, wird ebenso zu derselben Zeit durch eine Verwendung von Gain-Boosting korrigiert.
-
14 ist ein Blockschaltbild der Schaltschaltung 150, welche in 1 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht ist. Insbesondere zeigt 14 ein Beispiel 150A der Schaltschaltung 150 der 1. Bezugnehmend auf die 2 bis 5 und 14 weisen die Schaltschaltungen 300, 400 und 500 jeweils die Leistungsselektorschaltungen 310A, 310B und 310C auf. Auswahlschaltungen 300A, 400A und 500A jedoch, welche in der Schaltschaltung 150A, welche in 14 veranschaulicht ist, enthalten sind, können eine einzelne Leistungsselektorschaltung 310 gemeinsam verwenden. In anderen Worten gesagt arbeitet die erste Auswahlschaltung 300A unter Verwendung der Ausgangsspannung VBDS der Leistungsselektorschaltung 310 und die zweite und dritte Auswahlschaltung 400A und 500A arbeiten unter Verwendung der Ausgangsspannung VBDS der Leistungsselektorschaltung 310 und der zweiten Spannung VIN2.
-
15 ist ein Blockschaltbild einer elektronischen Vorrichtung 900-1, welche die IC 100, welche in 1 veranschaulicht ist, und eine Leistungsverwaltungs-IC (PMIC) 50 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist. Bezugnehmend auf die 1 bis 15 weist die elektronische Vorrichtung 900-1 die PMIC 50 und die IC 100 auf.
-
Die PMIC 50 überträgt die erste Spannung VIN1 zu der IC 100 durch eine erste Übertragungsleitung 80 und überträgt die zweite Spannung VIN2 zu der IC 100 über eine zweite Übertragungsleitung 90. Obwohl die IC 100 schematisch in 15 veranschaulicht ist, bezieht sich die IC 100, welche in 15 veranschaulicht ist, auf die IC 100, welche in 1 veranschaulicht ist.
-
16 ist ein Blockschaltbild einer elektronischen Vorrichtung 900-2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Bezugnehmend auf die 1 bis 14 und 16 weist die elektronische Vorrichtung 900-2 die PMIC 50 und eine IC 100A auf. Die PMIC 50 überträgt die zweite Spannung VIN2 zu der IC 100A über die zweite Übertragungsleitung 90 und überträgt eine dritte Spannung VIN3 zu der IC 100A über eine dritte Übertragungsleitung 95.
-
Die Struktur der IC 100A, welche in 16 veranschaulicht ist, ist dieselbe wie diejenige der IC 100, welche in 15 veranschaulicht ist, mit Ausnahme eines Spannungsreglers 101. Der Spannungsregler 101 kann die erste Spannung VIN1 aus der dritten Spannung VIN3 erzeugen. Die zweite Spannung VIN2, welche von der PMIC 50 zugeführt wird und die erste Spannung VIN1, welche durch den Spannungsregler 101 erzeugt wird, werden dem Spannungsregler 130 zugeführt. Die dritte Spannung VIN3 kann höher sein als die erste Spannung VIN1. Beispielsweise kann die dritte Spannung VIN3 3,3 V sein, die erste Spannung VIN1 kann 1,8 V sein, und die zweite Spannung VIN2 kann 1,2 V sein, das erfinderische Konzept ist jedoch nicht darauf beschränkt.
-
17 ist ein Blockschaltbild einer elektronischen Vorrichtung 900, welche die IC 100, welche in 1 veranschaulicht ist, und die PMIC 50 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweist. Bezugnehmend auf die 1 bis 14 und 17 kann die elektronische Vorrichtung 900 die PMIC 50, einen Anwendungsprozessor (AP) 910, einen Speichercontroller 100 und einen Speicher 950 aufweisen. Die elektronischen Vorrichtungen 900-1, 900-2 und 900, welche in 15 bis 17 jeweils veranschaulicht sind, können mobile Vorrichtungen sein. Jede der mobilen Vorrichtungen kann ein Laptop-Computer, ein Mobiltelefon, ein Smartphone, ein Tablet-Personalcomputer (PC), ein persönlicher digitaler Assistent (PDA), ein Enterprise Digital Assistant (EDA), eine digitale Fotokamera, eine digitale Videokamera, ein tragbarer Multimediaspieler (PMP), eine persönliche Navigationsvorrichtung oder eine tragbare Navigationsvorrichtung (PND), eine handgeführte Spielekonsole, eine mobile Internetvorrichtung (MID), ein tragbarer Computer, oder eine Internet-of-Things(IoT)-Vorrichtung, eine Internet-of-Everything(IoE)-Vorrichtung, eine Drohne oder ein E-Buch sein.
-
Die PMIC 50 kann Spannungsregler 51, 52, 53 und 54 aufweisen, welche jeweils Spannungen VIN1, VIN2, VIN3 und VIN4 erzeugen. Jeder der Spannungsregler 51, 52, 53 und 54 kann ein LDO-Spannungsregler oder ein Schaltspannungsregler (beispielsweise ein Abwärtswandler bzw. Tiefsetzsteller) sein.
-
Der erste Spannungsregler 51 erzeugt die erste Spannung VIN1, welche dem Speichercontroller 100 zugeführt wird. Der zweite Spannungsregler 52 erzeugt die zweite Spannung VIN2, welche dem Speichercontroller 100 zugeführt wird. Der dritte Spannungsregler 53 erzeugt die dritte Spannung VIN3, welche dem Speicher 950 zugeführt wird. Der vierte Spannungsregler 54 erzeugt die vierte Spannung VIN4, welche dem AP 910 zugeführt wird.
-
Die IC 100, welche unter Bezugnahme auf die 1 bis 14 beschrieben ist, kann sich auf den Speichercontroller 100 beziehen, das erfinderische Konzept ist jedoch nicht darauf beschränkt. Der Speichercontroller 100, welcher Multileistung VIN1 und VIN2 verwendet, kann den Spannungsregler 130, eine Host-Schnittstelle 920, eine Logikschaltung 930 und eine Speicherschnittstelle 940 aufweisen. Der Speichercontroller 100 kann ebenso die Elemente 110, 115, 120 und 125, welche in 1 veranschaulicht sind, aufweisen. Der Spannungsregler 130 kann die Ausgangsspannung Vout der Logikschaltung 930 zuführen. Die Logikschaltung 930 kann der Ladeblock 180 sein, welcher in 1 veranschaulicht ist, ist jedoch nicht darauf beschränkt.
-
Die Host-Schnittstelle 920 kann Daten zwischen dem AP 910 und der Logikschaltung 930 koppeln bzw. kommunizieren. Die Speicherschnittstelle 940 kann Daten zwischen der Logikschaltung 930 und dem Speicher 950 koppeln. Die Speicherschnittstelle 940 kann eine Speichercontroller-Schnittstelle sein.
-
Der AP 910, welcher die vierte Spannung VIN4 verwendet, kann den Betrieb des Speichercontrollers 100 steuern und kann Daten mit dem Speichercontroller 100 kommunizieren. Der Speichercontroller 100 kann den Betrieb, beispielsweise die Schreib- und Leseoperationen des Speichers 950 steuern und kann Daten mit dem Speicher 950 gemäß der Steuerung des AP 910 kommunizieren.
-
Der Speicher 950, welcher die dritte Spannung VIN3 verwendet, kann einen flüchtigen oder nichtflüchtigen Speicher verwenden. Der flüchtige Speicher kann ein Direktzugriffsspeicher (RAM), ein dynamischer RAM (DRAM) oder ein statischer RAM (SRAM) sein. Der nichtflüchtige Speicher kann ein elektrisch löschbarer programmierbarer Lesespeicher (EEPROM), ein Flashspeicher, ein magnetischer RAM (MRAM), ein Spin-Übertrags-Drehmoment-MRAM, ein ferroelektrischer RAM (FeRAM), ein Phasenübergangs-RAM (PRAM) oder ein resistiver RAM (RRAM) sein.
-
18 ist ein Blockschaltbild einer elektronischen Vorrichtung 900A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Bezugnehmend auf die 1 bis 14 und 18 kann die elektronische Vorrichtung 900A eine PMIC 50A, den AP 910, einen Speichercontroller 100A und den Speicher 950 aufweisen.
-
Die PMIC 50A der 18 weist einen Spannungsregler weniger als die PMIC 50 der 17 auf. Der zweite Spannungsregler 52 der PMIC 50A erzeugt die zweite Spannung VIN2, welche dem Speichercontroller 100A zugeführt wird. Der dritte Spannungsregler der PMIC 50A 53 erzeugt die dritte Spannung VIN3, welche dem Speichercontroller 100A und dem Speicher 950 zugeführt wird. Der vierte Spannungsregler 54 der PMIC 50A erzeugt die vierte Spannung VIN4, welche dem AP 910 zugeführt wird.
-
Wie obenstehend unter Bezugnahme auf 16 beschrieben ist, kann der Spannungsregler 101 die erste Spannung VIN1 aus der dritten Spannung VIN3 erzeugen. Der Speichercontroller 100A kann ebenso die Elemente 110, 115, 120 und 125 aufweisen, welche in 1 veranschaulicht sind. Der Speichercontroller 100A ist ein Beispiel der IC 100, welche unter Bezugnahme auf die 1 bis 14 beschrieben ist, und kann sich auf die IC 100A beziehen, welche unter Bezugnahme auf 16 beschrieben ist.
-
19 ist ein Flussdiagramm des Betriebs des Spannungsreglers 130 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Bezugnehmend auf die 1 bis 19 kann der Spannungsregler 130, welcher eine Mehrfach-Leistungs- und Gain-Boosting-Techniken verwendet, die erste Leistungssequenz PSEQ1 der ersten Spannung VIN1, welche durch den ersten Knoten 131 zugeführt wird, die zweite Leistungssequenz PSEQ2 der zweiten Spannung VIN2, welche durch den zweiten Knoten 133 zugeführt wird, und die das Betriebssteuersignal EN empfangen und kann die erste Leistungssequenz PSEQ1, die zweite Leistungssequenz PSEQ2 und das Betriebssteuersignal in Operation S110 analysieren. Gemäß dem Analyseergebnis kann der Spannungsregler 130 den Pegel der Gate-Spannung VG, welche dem Gate 303 des Leistungstransistors 600 zugeführt wird, und den Pegel der Körperspannung VB, welche dem Körper 601 des Leistungstransistors zugeführt wird, wie obenstehend unter Bezugnahme auf die 1 bis 10 beschrieben ist, in Operation S120 auswählen.
-
Wie obenstehend beschrieben ist, boostet gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ein Spannungsregulierer, welcher Mehrfach-Leistungs- und Gain-Boosting-Techniken verwendet, die Verstärkung eines Fehlerverstärkers, welcher in dem Spannungsregler enthalten ist, unter Verwendung der Gain-Boosting-Technik, so dass der Spannungsregler normal arbeitet, auch wenn eine Dropout-Spannung sehr niedrig ist. Als ein Ergebnis erhöht oder maximiert der Spannungsregler seine Leistungseffizienz. Zusätzlich wird, wenn eine elektronische Vorrichtung den Spannungsregler aufweist, die Verwendungszeit einer Batterie der elektronischen Vorrichtung erhöht und das Ausströmen von Energie aufgrund von Leistungsverlust wird verhindert, was Wärme, welche in der elektronischen Vorrichtung erzeugt wird, verringert.
-
Während das erfinderische Konzept insbesondere unter Bezugnahme auf beispielhafte Ausführungsformen davon gezeigt und beschrieben wurde, wird es von Fachleuten verstanden werden, dass verschiedene Änderungen in den Formen und in den Details darin getätigt werden können, ohne von dem Gedanken und Umfang des erfinderischen Konzepts wie es durch die folgenden Ansprüche definiert ist, abzuweichen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- KR 10-2015-0181279 [0001]
