DE102016107714A1 - Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung - Google Patents

Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung Download PDF

Info

Publication number
DE102016107714A1
DE102016107714A1 DE102016107714.3A DE102016107714A DE102016107714A1 DE 102016107714 A1 DE102016107714 A1 DE 102016107714A1 DE 102016107714 A DE102016107714 A DE 102016107714A DE 102016107714 A1 DE102016107714 A1 DE 102016107714A1
Authority
DE
Germany
Prior art keywords
source
section
drain
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016107714.3A
Other languages
English (en)
Other versions
DE102016107714B4 (de
Inventor
Andreas Meiser
Till Schlösser
Karl-Heinz Gebhardt
Detlef Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to TW105123865A priority Critical patent/TWI629793B/zh
Priority to US15/234,520 priority patent/US9859418B2/en
Priority to KR1020160102830A priority patent/KR101873905B1/ko
Publication of DE102016107714A1 publication Critical patent/DE102016107714A1/de
Priority to US15/785,677 priority patent/US10381475B2/en
Application granted granted Critical
Publication of DE102016107714B4 publication Critical patent/DE102016107714B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

Eine Halbleitervorrichtung (1) umfasst eine Transistorzelle (10) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110). Die Transistorzelle (10) umfasst einen Sourcebereich (201), einen Sourcekontakt, der mit dem Sourcebereich (201) elektrisch verbunden ist, einen Drainbereich (205), einen Bodybereich (220) und eine Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche, dem Bodybereich (220) benachbart. Die Gateelektrode (210) ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodybereich (220) zu steuern. Eine Längsachse des Gategrabens (212) verläuft in einer ersten Richtung parallel zur ersten Hauptoberfläche. Der Sourcebereich (201), der Bodybereich (220) und der Drainbereich (205) sind entlang der ersten Richtung angeordnet. Der Sourcekontakt (202) umfasst einen Sourcekontaktabschnitt (202) und einen zweiten Sourcekontaktabschnitt (130). Der zweite Sourcekontaktabschnitt (130) ist an einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet. Der erste Sourcekontaktabschnitt (202) umfasst ein leitfähiges Sourcematerial (115) in direktem Kontakt mit dem Sourcebereich (201) und einen Abschnitt des Halbleitersubstrats (100), der zwischen dem leitfähigen Sourcematerial (115) und dem zweiten Sourcekontaktabschnitt (130) angeordnet ist.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Automobil- und Industrieelektronik verwendet werden, sollten einen niedrigen Einschaltwiderstand (Ron·A) aufweisen, während ein hohes Spannungssperrvermögen sichergestellt ist. Beispielsweise sollte ein MOS-(”Metall-Oxid-Halbleiter”-)Leistungstransistor imstande sein, in Abhängigkeit von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausend Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, welche bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V bis zu einigen hundert Ampere betragen können.
  • Ein Konzept für Transistoren mit einer weiter verbesserten Ron·A-Eigenschaft bezieht sich auf einen lateralen Leistungs-Graben-MOSFET (”Feldeffekttransistor”). Laterale Leistungs-Graben-MOSFETs nutzen voluminöseres Silizium zum Reduzieren von Ron, so dass Ron mit demjenigen eines vertikalen Graben-MOSFET vergleichbar ist. In Transistoren mit einer lateralen Feldplatte kann die Dotierungskonzentration der Driftzone infolge der Kompensationswirkung der Feldplatte erhöht werden.
  • Weitere Entwicklungen werden unternommen, um die Eigenschaften solch eines lateralen Leistungs-Graben-MOSFET zu verbessern. Weitere Untersuchungen werden vorgenommen, um einen lateralen Leistungs-Graben-MOSFET zu entwickeln, welcher von der Oberseite und der Rückseite aus kontaktiert werden kann, um eine vertikale Vorrichtung zu verwirklichen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem Transistor, der verbesserte Eigenschaften aufweist, zu schaffen.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den Gegenstand gemäß den unabhängigen Ansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Ansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung eine Transistorzelle in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Die Transistorzelle umfasst einen Sourcebereich, einen Sourcekontakt, der mit dem Sourcebereich elektrisch verbunden ist, wobei der Sourcekontakt einen ersten Sourcekontaktabschnitt und einen zweiten Sourcekontaktabschnitt umfasst, einen Drainbereich, einen Bodybereich und eine Gateelektrode in einem Gate-Trench bzw. -graben in der ersten Hauptoberfläche, dem Bodybereich benachbart. Die Gateelektrode ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodybereich zu steuern. Eine Längsachse des Gategrabens verläuft in einer zur ersten Hauptoberfläche parallelen ersten Richtung. Der Sourcebereich, der Bodybereich und der Drainbereich sind entlang der ersten Richtung angeordnet. Der zweite Sourcekontaktabschnitt ist an einer zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Der erste Sourcekontaktabschnitt umfasst ein leitfähiges Sourcematerial in direktem Kontakt mit dem Sourcebereich und einen Abschnitt des Halbleitersubstrats, der zwischen dem leitfähigen Sourcematerial und dem zweiten Sourcekontaktabschnitt angeordnet ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Transistorzelle in einem Halbleitersubstrat mit einer ersten Hauptoberfläche ein Ausbilden eines Sourcebereichs, ein Ausbilden eines Sourcekontakts, der mit dem Sourcebereich elektrisch verbunden ist, ein Ausbilden eines Drainbereichs, ein Ausbilden eines Bodybereichs und ein Ausbilden einer Gateelektrode in einem Gategraben. Die Gateelektrode ist dafür eingerichtet, eine Leitfähigkeit eines im Bodybereich ausgebildeten Kanals zu steuern. Der Sourcebereich, der Bodybereich und der Drainbereich sind entlang einer ersten Richtung angeordnet, wobei die erste Richtung parallel zur ersten Hauptoberfläche verläuft. Ein Ausbilden des Sourcekontakts umfasst ein Ausbilden einer Sourcekontaktvertiefung in der ersten Hauptoberfläche des Halbleitersubstrats bis zu einer Tiefe, die größer als eine Tiefe des Gategrabens ist, und ein Durchführen eines Dotierungsprozesses, um Dotierstoffe eines zweiten Leitfähigkeitstyps durch einen ersten Teil bzw. Abschnitt einer Seitenwand der Sourcekontaktvertiefung einzuführen und Dotierstoffe eines ersten Leitfähigkeitstyps durch einen zweiten Abschnitt der Seitenwand der Sourcekontaktvertiefung einzuführen.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und beim Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A bis 1E zeigen verschiedene Ansichten einer Halbleitervorrichtung mit einer Transistorzelle gemäß einer Ausführungsform.
  • 2A bis 2F zeigen Querschnittsansichten eines Halbleitersubstrats, wenn ein Verfahren gemäß einer Ausführungsform durchgeführt wird.
  • 3A bis 3F zeigen Querschnittsansichten des Halbleitersubstrats, wenn eine Modifikation des Verfahrens durchgeführt wird.
  • 4A bis 4D zeigen Querschnittsansichten der Halbleitervorrichtung, wenn weitere Komponenten der Halbleitervorrichtung gebildet werden.
  • 5 fasst ein Verfahren gemäß einer Ausführungsform zusammen.
  • 6 zeigt ein Ersatzschaltbild eines Beispiels einer elektrischen Vorrichtung gemäß einer Ausführungsform.
  • 7A zeigt eine Querschnittsansicht eines Beispiels einer integrierten Schaltung gemäß einer Ausführungsform.
  • 7B zeigt ein Ersatzschaltbild eines Beispiels einer elektrischen Vorrichtung gemäß einer Ausführungsform.
  • 8A zeigt eine horizontale Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • 8B zeigt eine vertikale Querschnittsansicht der in 8A gezeigten Halbleitervorrichtung.
  • 8C zeigt ein Ersatzschaltbild eines Systems gemäß einer Ausführungsform.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”vorne”, ”hinten” usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • In dieser Beschreibung bedeuten die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” nicht notwendigerweise eine direkte Kopplung – zwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorliegen. Der Ausdruck ”elektrisch verbunden” beabsichtigt die Beschreibung einer niederohmschen elektrischen Verbindung zwischen den elektrisch verbundenen Elementen.
  • Die vorliegende Beschreibung bezieht sich auf einen ”ersten” und einen ”zweiten” Leitfähigkeitstyp von Dotierstoffen, wobei Halbleiterteile bzw. -abschnitte damit dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche Feldeffekttransistoren mit isoliertem Gate (IGFETs) wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert, und die Stromrichtung verläuft von dem Drainbereich zu dem Sourcebereich. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert, und die Stromrichtung verläuft von dem Sourcebereich zu dem Drainbereich. Wie klar zu verstehen ist, können in dem Zusammenhang der vorliegenden Erfindung die Dotierungstypen umgekehrt werden. Wenn ein spezifischer Strompfad mittels einer Richtungssprache beschrieben wird, soll diese Sprache nur verstanden werden als ein Beschreiben des Pfades und nicht der Polarität des Stromflusses, d. h., ob der Transistor ein p-Kanal- oder ein n-Kanal-Transistor ist. Die Figuren können polaritätsempfindliche Komponenten umfassen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung von diesen polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann invertiert werden, um die beschriebene Funktionalität zu erhalten, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden des besseren Verständnisses willen die dotierten Bereiche häufig mit ”p”- oder ”n”-dotiert bezeichnet. Diese Bezeichnung ist jedoch nicht beschränkend zu verstehen. Der Dotiertyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Auch können in allen Ausführungsformen die Dotiertypen vertauscht sein.
  • Die Begriffe ”lateral” und ”horizontal”, wie diese in der vorliegenden Beschreibung verwendet werden, sollen eine Orientierung im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleitersubstrat” oder ”Halbleiterkörper”, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • 1A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform. Die Querschnittsansicht von 1A ist zwischen II und II' gelegt, wie auch in 1C veranschaulicht ist. Die in 1A dargestellte Halbleitervorrichtung 1 umfasst eine Transistorzelle 10 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110. Die Transistorzelle 10 umfasst einen Sourcebereich 201, einen Sourcekontakt 202, der mit dem Sourcebereich 201 elektrisch verbunden ist, einen Drainbereich 205, einen Bodybereich 220, eine Driftzone 260 und eine Gateelektrode 210. Die Gateelektrode 210 ist in einem Gate-Trench bzw. -graben 212 (durch gestrichelte Linien angezeigt) in einer Ebene vor und hinter der Zeichnungsebene angeordnet. Die Gateelektrode 210 ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodybereich 220 zu steuern. Eine Längsachse des Gategrabens 212 verläuft in einer zur ersten Hauptoberfläche 110 parallelen ersten Richtung, zum Beispiel der x-Richtung. Der Bodybereich 220 und die Driftzone 260 sind entlang der ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet. Der Sourcekontakt umfasst einen ersten Kontaktabschnitt 202 und einen zweiten Sourcekontaktabschnitt 130. Der zweite Sourcekontaktabschnitt 130 ist an einer zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet, die der ersten Hauptoberfläche 110 gegenüberliegt. Beispielsweise kann der zweite Sourcekontaktabschnitt 130 eine Sourcekontaktschicht realisieren, welche eine Source oder eine rückseitige Metallisierungsschicht sein kann. Der erste Sourcekontaktabschnitt 202 umfasst ein leitfähiges Sourcematerial 115 in direktem Kontakt mit dem Sourcebereich 201 und einen Abschnitt 104 des Halbleitersubstrats 100, der zwischen dem leitfähigen Sourcematerial 115 und dem zweiten Sourcekontaktabschnitt 130 angeordnet ist.
  • Das leitfähige Sourcematerial 115 kann zum Beispiel mehrere Elemente umfassen, die elektrisch verbunden sind. Der Ausdruck ”angeordnet zwischen” soll bedeuten, dass der Teil bzw. Abschnitt des Halbleitersubstrats an einer dazwischenliegenden Position zwischen dem leitfähigen Sourcematerial 115 und dem zweiten Sourcekontaktabschnitt liegt. Weitere Elemente können zwischen dem zweiten Sourcekontaktabschnitt und dem Teil bzw. Abschnitt des Halbleitersubstrats oder zwischen dem Abschnitt des Halbleitersubstrats und dem ersten Sourcekontaktabschnitt angeordnet sein. Dieser Ausdruck kann ferner die Bedeutung umfassen, dass zumindest zwei des leitfähigen Sourcematerials, des Abschnitts 104 des Halbleitersubstrats 100 und des zweiten Sourcekontaktabschnitts 130 horizontal überlappen können. Detaillierter ausgedrückt kann zumindest ein horizontaler Bereich vorhanden sein, in welchem der Abschnitt 104 des Halbleitersubstrats 100 und der zweite Sourcekontaktabschnitt 130 so übereinander gestapelt sind, dass sie horizontal überlappen. Weiterhin oder alternativ dazu kann es zumindest einen horizontalen Bereich geben, in welchem der Abschnitt 104 des Halbleitersubstrats 100 und das leitfähige Sourcematerial 115 so übereinander gestapelt sind, dass sie horizontal überlappen. Das leitfähige Sourcematerial 115 kann mit dem zweiten Sourcekontaktabschnitt 130 horizontal überlappen. Gemäß einer weiteren Ausführungsform überlappt das leitfähige Sourcematerial 115 nicht horizontal mit dem zweiten Sourcekontaktabschnitt 130.
  • Das leitfähige Sourcematerial 115 kann sich im Halbleitersubstrat 100 bis zu einer Tiefe erstrecken, die größer als eine Tiefe des Gategrabens 212 ist. In der in 1A veranschaulichten Ausführungsform umfasst das Halbleitersubstrat 100 einen ersten Abschnitt 104 auf einer Seite der Rückseite oder der zweiten Hauptoberfläche 120 des Substrats. Der erste Abschnitt 104 kann einen hochdotierten Abschnitt des ersten Leitfähigkeitstyps, zum Beispiel p+, umfassen. Der erste Abschnitt 104 bildet eine planare Ebene. Eine Dotierungskonzentration des ersten Abschnitts 104 kann von einer Seite an der zweiten Hauptoberfläche 120 zu einer von der zweiten Hauptoberfläche 120 entfernten Seite variieren. Eine Schicht 105 des ersten Leitfähigkeitstyps bei einer geringeren Dotierungskonzentration ist über dem ersten Abschnitt 104 geschichtet. Die Schicht 105 kann einen zweiten Abschnitt bilden.
  • Die Driftzone 260, welche vom zweiten Leitfähigkeitstyp sein kann, kann in direktem Kontakt mit dem zweiten Abschnitt 105 des ersten Leitfähigkeitstyps ausgebildet sein. Beispielsweise kann das Material des zweiten Leitfähigkeitstyps, worin die Driftzone 260 ausgebildet ist, über dem zweiten Abschnitt 105 des ersten Leitfähigkeitstyps epitaktisch geschaffen werden. Gemäß einem weiteren Beispiel kann die Driftzone 260, die den zweiten Leitfähigkeitstyp aufweist, durch einen Ionenimplantationsprozess dotiert werden. Ferner wird der Bodybereich 220 über dem zweiten Abschnitt 105 ausgebildet. Der Bodybereich 220 kann mit dem ersten Leitfähigkeitstyp dotiert sein. Der Sourcebereich 201 kann vom zweiten Leitfähigkeitstyp sein und ist so angeordnet, dass er sich in das Halbleitersubstrat 100 erstreckt. Beispielsweise kann der Sourcebereich 201 einen Teil einer Seitenwand 114 einer Sourcekontaktvertiefung 112 im Halbleitersubstrat 100 bilden. Der Sourcebereich 201 und der Drainbereich 205 können der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 benachbart ausgebildet werden.
  • Die Sourcekontaktvertiefung 112 kann im Halbleitersubstrat 100 von der ersten Hauptoberfläche 110 aus so ausgebildet sein, dass sie sich in die Tiefenrichtung, zum Beispiel die z-Richtung des Substrats 100, erstreckt. Die Tiefe der Sourcekontaktvertiefung 112 kann größer sein als eine Tiefe des Gategrabens 212. Die Tiefe der Sourcekontaktvertiefung kann annähernd 3 bis 20 μm, zum Beispiel 4 μm, betragen. Beispielsweise kann die Sourcekontaktvertiefung 112 sich zum ersten Abschnitt 104 des Halbleitersubstrats erstrecken, wobei der erste Abschnitt 104 die höhere Dotierungskonzentration aufweist. Ein dotierter Abschnitt 113 des ersten Leitfähigkeitstyps bei einer höheren Dotierungskonzentration als die Dotierungskonzentration des ersten Substratabschnitts 104 kann unter der Sourcekontaktvertiefung 112 angeordnet sein. Der hochdotierte Abschnitt 113 kann einen Kontaktteil bzw. -abschnitt verwirklichen. Gemäß einer weiteren Ausführungsform kann sich die Sourcekontaktvertiefung zum zweiten Abschnitt 105 des Substrats erstrecken und kann sich nicht zum ersten Abschnitt 104 erstrecken. Der elektrische Kontakt mit dem ersten Abschnitt 104 kann durch den zwischen der Sourcekontaktvertiefung 112 und dem ersten Abschnitt 104 angeordneten Kontaktteil 113 verwirklicht sein. Ein isolierendes Material 253 kann über der ersten Hauptoberfläche 110 des Halbleitersubstrats ausgebildet sein, so dass der Sourcekontakt 202 von der Oberseite der Halbleitervorrichtung getrennt ist.
  • Gemäß der in 1A gezeigten Ausführungsform ist der Sourcebereich 201 mit einer Sourcekontaktschicht oder einem zweiten Sourcekontaktabschnitt 130, der auf der zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet ist, mittels des ersten Sourcekontaktabschnitts 202 elektrisch verbunden, der ein leitfähiges Sourcematerial 115 in der Sourcekontaktvertiefung und den ersten Abschnitt 104 des Halbleitersubstrats umfasst. Als Folge verwirklicht der Sourcekontakt einen vertikalen Kontakt zur Rückseite der Halbleitervorrichtung 1 mittels eines niederohmigen leitfähigen Sourcematerials 115, welches in die Sourcekontaktvertiefung 112 gefüllt ist. Das leitfähige Sourcematerial 115 kann ein Metall wie etwa Wolfram aufweisen. Der zweite Sourcekontaktabschnitt 130 kann mit einem Sourceanschluss 271 elektrisch verbunden sein.
  • Infolge des Merkmals, dass sich das leitfähige Sourcematerial 115 tief in das Halbleitersubstrat, zum Beispiel zum ersten Abschnitt 104 des Halbleitersubstrats, erstreckt, kann ein parasitärer Bipolartransistor verschlechtert oder unterdrückt werden. Detaillierter beschrieben unterdrückt der hochdotierte Abschnitt 104 einen Transistor, zum Beispiel den npn-Transistor, welcher andernfalls in diesem Bereich gebildet werden könnte. Dieser Effekt kann auch erreicht werden, wenn sich das leitfähige Sourcematerial 115 in den zweiten Abschnitt 105 des Halbleitersubstrats erstreckt und der Kontaktteil 113 zwischen dem leitfähigen Sourcematerial 115 und dem ersten Abschnitt 104 angeordnet ist. Aufgrund des Vorhandenseins des leitfähigen Sourcematerials 115, das sich tief in das Halbleitersubstrat 100, zum Beispiel zum ersten Abschnitt 104 oder zum zweiten Abschnitt 105, erstreckt, können Anordnungen benachbarter Transistorzellen isoliert werden.
  • Allgemein umfassen Leistungstransistoren eine Vielzahl grundlegender Transistorzellen in der Art und Weise, wie hierin mit Verweis auf die dargestellten Figuren beschrieben wird. Die einzelnen Transistorzellen können miteinander parallel verbunden sein und sich gemeinsame Source-, Drain- und Gateanschlüsse teilen. Ferner können in Abhängigkeit von der spezifischen Gestaltung sich die einzelnen Transistorzellen der Transistoren gemeinsame Source- und Drainbereiche teilen. Beispielsweise kann eine Vielzahl paralleler Transistorzellen entlang einer zweiten Richtung, zum Beispiel der y-Richtung, angeordnet sein und kann parallel verbunden sein, um einen Transistor zu bilden. Ferner können Transistorzellen des Transistors in einer gespiegelten Art und Weise bezüglich des Drainbereichs angeordnet sein. Im Kontext der vorliegenden Beschreibung kann sich der Ausdruck ”Halbleitervorrichtung” auf die Transistorzelle 10 beziehen oder kann sich auf einen Transistor mit einer Vielzahl von Transistorzellen beziehen.
  • Wie mit Verweis auf 7A diskutiert werden wird, können zum Beispiel Paare benachbarter Transistorzellen in einer gespiegelten Art und Weise so angeordnet sein, dass sie sich einen gemeinsamen Drainkontakt 706 teilen. Ferner können die ersten Sourcekontaktabschnitte 202 der Paare an gegenüberliegenden Seiten der benachbarten Transistorzellen angeordnet sein. In diesem Fall können benachbarte Transistoren durch das leitfähige Sourcematerial 115, das sich im Halbleitersubstrat erstreckt, effektiv voneinander isoliert werden.
  • Der Drainkontakt 206 ist in einer Drainkontaktvertiefung 430 im Halbleitersubstrat angeordnet. Eine Tiefe der Drainkontaktvertiefung kann annähernd 0,2 bis 20 μm, zum Beispiel 1,0 μm, betragen. Der Drainbereich 205, welcher vom zweiten Leitfähigkeitstyp sein kann, ist mit dem Drainkontakt 206 elektrisch verbunden. Der Drainkontakt 206 erstreckt sich zur Oberseite der Halbleitervorrichtung. Eine Drainkontaktschicht 140, zum Beispiel eine Drain-Metallisierungsschicht, ist auf der Oberseite der Halbleitervorrichtung angeordnet. Die Drainkontaktschicht 140 kann mit einem Drainanschluss 272 elektrisch verbunden sein.
  • Beispiele des leitfähigen Sourcematerials 115 und des Materials des Drainkontakts, beispielsweise ein leitfähiges Drainmaterial, umfassen Metalle wie etwa Wolfram und Polysilizium. Beispiele der Materialien des Sourcekontaktabschnitts 130 und der Drainkontaktschicht 140 umfassen Metalle wie etwa Wolfram. Wie ohne weiteres zu erkennen ist, sind diese Materialien nur als Beispiele angegeben, und verschiedene Materialien können genutzt werden.
  • Wie ferner in 1A gezeigt ist, kann gemäß einer Ausführungsform eine Lawinen-Klemmdiode dem Drainkontakt 206 benachbart ausgebildet sein. Detaillierter beschrieben bilden der Drainbereich 205 des zweiten Leitfähigkeitstyps und der zweite Abschnitt 105 des ersten Leitfähigkeitstyps des Halbleitersubstrats eine pn-Diode 107, welche einen Lawinendurchbruch im Fall eines Durchschlags der Halbleitervorrichtung hervorrufen kann, um einen Lawinendurchbruch im Driftbereich zu vermeiden, welcher zu einer Drift der Vorrichtungsparameter führen kann. Dadurch werden die Eigenschaften der Vorrichtung verbessert. Durch Einstellen einer Dicke der jeweiligen dotierten Abschnitte und durch Einstellen einer Dotierungskonzentration der dotierten Abschnitte kann die Durchbruchspannung eingestellt werden.
  • Die Halbleitervorrichtung 10 kann ferner eine Feldplatte 250 aufweisen. Gemäß einer Ausführungsform kann die Feldplatte 250 als eine planare Feldplatte gestaltet sein, die über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet ist. Gemäß einer weiteren Ausführungsform kann die Feldplatte in einem Feldplattengraben 252 angeordnet sein, der sich im Halbleitersubstrat erstreckt. Die Feldplatte 250 kann mittels einer Feld-Dielektrikumschicht 251 von der Driftzone 260 isoliert sein. Die Gateelektrode 210 ist mittels der Gate-Dielektrikumschicht 211 vom Bodybereich 220 isoliert.
  • 1B zeigt eine Querschnittsansicht der in 1A dargestellten Halbleitervorrichtung, wobei die Querschnittsansicht an eine Position gelegt ist, welche entlang einer zweiten Richtung senkrecht zur ersten Richtung verschoben ist. Die Querschnittsansicht von 1B ist zwischen I und I' gelegt, wie auch in 1C veranschaulicht ist. Die Querschnittsansicht von 1B ist so gelegt, dass sie einen zweiten Abschnitt 114b der Seitenwand 114 der Sourcekontaktvertiefung 112 schneidet. Im Unterschied zur in 1A dargestellten Querschnittsansicht ist ein Bodykontaktabschnitt 225 dem zweiten Abschnitt 114b der Seitenwand der Sourcekontaktvertiefung 112 benachbart oder in diesem ausgebildet. Dementsprechend überlappt der Bodykontaktabschnitt 225 vertikal mit dem Sourcebereich 201. Die Begriffsbildung ”überlappt vertikal mit” soll bedeuten, dass die jeweiligen Abschnitte oder Bereiche sich in der gleichen Tiefe erstrecken können. Detaillierter beschrieben kann es eine vertikale Ausdehnung des Halbleiterkörpers geben, bei welcher die jeweiligen Abschnitte oder bereiche vorhanden sein können. Konkreter ausgedrückt, müssen die Anfangspunkte der jeweiligen Abschnitte oder Bereiche nicht zusammenfallen. Ferner müssen die Endpunkte der jeweiligen Abschnitte oder Bereiche nicht zusammenfallen. Der Bodykontaktabschnitt 225 ist mit dem Sourcekontakt 202 elektrisch verbunden.
  • Aufgrund des Vorhandenseins des Bodykontaktabschnitts 225 und insbesondere aufgrund des Merkmals, dass der Bodykontaktabschnitt 225 mit dem Sourcebereich 201 vertikal überlappt, kann die Unterdrückung eines parasitären Bipolartransistors verbessert werden. Detaillierter beschrieben können Löcher aus dem Bodybereich effizient entfernt werden, wodurch nachteilige Effekte wie etwa ein Snap-back-Effekt verhindert werden. Dies hat einen verbesserten sicheren Betriebsbereich (SOA) zur Folge, der einem Bereich in der I–V-Charakteristik bzw. -Kennlinie entspricht, in welchem die Halbleitervorrichtung sicher betrieben werden kann.
  • 1C zeigt eine horizontale Querschnittsansicht der in 1A und 1B veranschaulichten Halbleitervorrichtung. Wie dargestellt ist, weist die Halbleitervorrichtung 1 eine Sourcekontaktvertiefung 112 und eine Drainkontaktvertiefung 430 auf. Die Sourcekontaktvertiefung 112 und die Drainkontaktvertiefung 430 erstrecken sich in einer zweiten Richtung (zum Beispiel der y-Richtung), welche zur ersten Richtung senkrecht ist. Die Sourcekontaktvertiefung 112 und/oder die Drainkontaktvertiefung müssen keine genau vertikalen Seitenwände aufweisen. Detaillierter beschrieben können die Seitenwände auch geneigt oder gerundet sein. Beispielsweise können die Sourcekontaktvertiefung 112 und/oder die Drainkontaktvertiefung verjüngt sein. Die Halbleitervorrichtung umfasst ferner Gategräben 212, die in der ersten Hauptoberfläche 110 der Halbleitervorrichtung ausgebildet sind, und Feldplattengräben 252. Eine Längsachse der Gategräben 212 und der Feldplattengräben 252 kann in der ersten Richtung verlaufen. Der Ausdruck ”Längsachse” bezieht sich auf eine horizontale Achse, entlang welcher der jeweilige Graben eine größere Längenausdehnung als in einer anderen horizontalen Richtung hat. Die Gategräben 212 strukturieren den Bodybereich 220 in eine Vielzahl von Segmenten, zum Beispiel Grate oder Rippen bzw. Finnen.
  • Die Seitenwand 114 der Sourcekontaktvertiefung 112 kann in erste Abschnitte 114a und zweite Abschnitte 114b segmentiert sein. Der Sourcebereich 201 kann ersten Abschnitten 114a der Seitenwand benachbart oder darin angeordnet sein. Ferner kann der Bodykontaktabschnitt 225 zweiten Abschnitten 114b der Seitenwand 114 benachbart oder darin angeordnet sein. Die Distanz zwischen benachbarten Gategräben 212 kann von einer Distanz zwischen benachbarten Feldplattengräben 252 verschieden sein. Ein Abschnitt der Gateelektrode 210 kann über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein und kann sich in der zweiten Richtung erstrecken. Weiterhin kann ein Abschnitt der Feldplatte 250 über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein und kann sich in der zweiten Richtung erstrecken.
  • 1D zeigt eine Querschnittsansicht der in 1A bis 1C dargestellten Halbleitervorrichtung, wobei die Querschnittsansicht an einer Position genommen ist, so dass die Gategräben 212 geschnitten werden. Die Querschnittsansicht von 1D ist zwischen III und III' gelegt, wie auch in 1C veranschaulicht ist. Die Querschnittsansicht von 1D zeigt die gleichen Komponenten wie 1A und 1B. Ferner erstreckt sich der Gategraben 212 im Halbleitersubstrat 110 in der Tiefenrichtung. 1D zeigt weiterhin Modifikationen der in 1A bis 1C veranschaulichten Ausführungsform. Im Unterschied zu den in 1A bis 1C dargestellten Strukturen kann sich der Feldplattengraben 252 (angegeben durch gestrichelte Linien und vor und hinter der dargestellten Ebene der Zeichnung angeordnet) zum zweiten Abschnitt 105 des Halbleitersubstrats erstrecken. Beispielsweise kann sich der Feldplattengraben 252 bis zu einer Tiefe erstrecken, die größer als die Tiefe der Driftzone 260 ist. Als Folge kann die Feldplatte 250 mit dem zweiten Abschnitt 105 des Halbleitersubstrats mit dem ersten Leitfähigkeitstyp vertikal überlappen.
  • Gemäß einer weiteren Modifikation, die von der Tiefe des Feldplattengrabens 252 unabhängig sein kann, kann sich die Drainkontaktvertiefung 430 zum zweiten Abschnitt 105 des Halbleitersubstrats erstrecken. Als Folge davon kann der Drainkontakt 206 mit dem zweiten Abschnitt 105 des Halbleitersubstrats mit dem ersten Leitfähigkeitstyp vertikal überlappen. Beispielsweise kann ein Halbleiterabschnitt des zweiten Leitfähigkeitstyps dem Drainkontakt 206 benachbart angeordnet sein. Wie in 1D veranschaulicht ist, kann der Drainbereich 205 zwischen dem Drainkontakt 206 und benachbartem Halbleitermaterial angeordnet sein. Ein weiterer dotierter Abschnitt 207 des zweiten Leitfähigkeitstyps kann in einem Bereich des zweiten Abschnitts 105 des Halbleitersubstrats benachbart dem Drainkontakt 106 angeordnet sein. Beispielsweise kann der weitere dotierte Abschnitt 207 bei einer niedrigeren Dotierungskonzentration als der Drainbereich 205 dotiert sein. Gemäß einer Ausführungsform kann der weitere dotierte Abschnitt 207 mit einem Abschnitt des Drainkontakts 206 in direktem Kontakt stehen, oder der Drainbereich 205 kann zwischen dem weiteren dotierten Abschnitt 207 und dem Drainkontakt 206 angeordnet sein. Der dotierte Abschnitt des zweiten Leitfähigkeitstyps und der zweite Abschnitt 105 des ersten Leitfähigkeitstyps verwirklichen eine Lawinen-Klemmdiode, wie oben erläutert worden ist.
  • 1E zeigt eine Querschnittsansicht, die entlang der zweiten Richtung gelegt ist. Die Querschnittsansicht von 1E ist zwischen IV und IV' gelegt, wie in 1C veranschaulicht ist, so dass eine Vielzahl von Gategräben 212 geschnitten wird. Teile bzw. Abschnitte eines Halbleitermaterials 220, die die einzelnen Grate oder Rippen bzw. Finnen bilden, können durch benachbarte Gategräben 212 strukturiert sein. Die Grate weisen eine Oberseite 220a und Seitenwände 220b auf. Eine Gate-Dielektrikumschicht 211 ist den Seitenwänden 220b und der Oberseite 220a von jedem der Grate benachbart angeordnet. Ein leitfähiges Material ist in die Gräben 212 zwischen benachbarte Grate gefüllt, um die Gateelektrode 210 auszubilden. Als Folge hat der Bodybereich 220 die Form eines sich in der ersten Richtung erstreckenden Grats. Anders ausgedrückt entspricht eine Längsachse der Grate oder der Finnen der ersten Richtung.
  • Die Seitenwände 220b können senkrecht oder unter einem Winkel von mehr 75° bezüglich der ersten Hauptoberfläche 110 verlaufen. Die Gateelektrode 210 kann zumindest zwei Seiten des Grats benachbart angeordnet sein.
  • Wenn der Transistor eingeschaltet wird, zum Beispiel indem eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird eine leitfähige Inversionsschicht 213 (leitfähiger Kanal) an der Grenze zwischen dem Bodybereich 220 und der Gate-Dielektrikumschicht 211 ausgebildet. Dementsprechend ist der Feldeffekttransistor in einem leitenden Zustand vom Sourcebereich 201 zum Drainbereich 205. Im Fall eines Ausschaltens wird keine leitfähige Inversionsschicht gebildet, und der Transistor ist in einem nicht leitenden Zustand. Gemäß einer Ausführungsform verschmelzen die leitfähigen Kanalbereiche 213, die an gegenüberliegenden Seitenwänden 220b eines Grats ausgebildet werden, nicht miteinander, so dass der Bodybereich 220 nicht vollständig verarmt werden kann und mit dem Sourcebereich und mit dem Bodykontaktbereich 225 verbunden sein kann.
  • Beispielsweise kann eine Distanz zwischen benachbarten Gategräben 212, die einer Breite d1 der Grate entspricht, größer als 200 nm, zum Beispiel 200 bis 2000 nm, zum Beispiel 400 bis 600 nm, sein. Der Transistor kann ferner eine Feldplatte aufweisen. Wenn der Transistor ausgeschaltet wird, zum Beispiel indem eine entsprechende Spannung an die Gateelektrode angelegt wird, können Träger aus der Driftzone verarmt bzw. aufgebraucht werden. Als Folge kann eine Dotierungskonzentration der Driftzone erhöht werden, während die Sperrfähigkeit bzw. das Sperrvermögen des Transistors beibehalten wird. Folglich kann der Einschaltwiderstand weiter reduziert werden, während das Sperrvermögen bei hoher Spannung sichergestellt ist.
  • Gemäß einer weiteren Ausführungsform erfüllt die Breite d1 des Bodybereichs 220 die folgende Beziehung: d1 ≤ 2·ld, wobei ld eine Länge einer Verarmungszone bezeichnet, welche an der Grenzfläche zwischen der Gate-Dielektrikumschicht 211 und dem Bodybereich 220 gebildet wird. Beispielsweise kann die Breite der Verarmungszone bestimmt werden als:
    Figure DE102016107714A1_0002
    wobei εs die Permittivität des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 10–23 J/k) bezeichnet, T die Temperatur (z. B. 300 K) bezeichnet, in den natürlichen Logarithmus bezeichnet, NA die Verunreinigungskonzentration des Halbleiterkörpers bezeichnet, ni die intrinsische Trägerkonzentration (1,45 × 1010 cm–3 für Silizium bei 27°C) bezeichnet und q die Elementarladung (1,6 × 10–19 C) bezeichnet.
  • Im Allgemeinen variiert die Länge der Verarmungszone in Abhängigkeit von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer der Schwellenspannung entsprechenden Gatespannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Grate annähernd 10 bis 200 nm, zum Beispiel 20 bis 60 nm, entlang der Hauptoberfläche 110 des Halbleitersubstrats 100 betragen.
  • Gemäß der Ausführungsform, in der die Breite d1 ≤ 2·ld ist, ist der Transistor ein sogenannter ”vollständig verarmter” Transistor, in welchem der erste Bodybereich 220 vollständig verarmt ist, wenn die erste Gateelektrode 210 auf eine On- bzw. Ein-Spannung gesetzt ist. In solch einem Transistor kann eine optimale Subschwellenspannung erreicht werden, und Kurzkanaleffekte können effizient unterdrückt werden, was verbesserte Vorrichtungseigenschaften zur Folge haben kann.
  • In der Feldeffekttransistorzelle 10, die in 1A bis 1E veranschaulicht ist, ist die Gateelektrode 210 in einem Gategraben 212 in der ersten Hauptoberfläche 110 angeordnet, erstreckt sich der Sourcebereich 201 vertikal in das Halbleitersubstrat 100, und der Drainbereich 205 verläuft vertikal im Halbleitersubstrat 100. Als Folge können die effektive Kanalbreite und das Volumen der Drainausdehnung der Transistorzelle stark vergrößert werden, wodurch der Durchlass- bzw. Einschaltwiderstand reduziert wird. Infolge der Tatsache, dass der Sourcekontakt 202 einen Abschnitt 104 des Halbleitersubstrats 100 und das leitfähige Sourcematerial 115 in direktem Kontakt mit dem Sourcebereich 201 umfasst und sich im Halbleitersubstrat bis zu einer größeren Tiefe als eine Tiefe des Gategrabens erstreckt, kann eine vertikale Halbleitervorrichtung realisiert werden. Aufgrund des Vorhandenseins des Bodykontaktabschnitts 225 kann der sichere Betriebsbereich des Transistors weiter verbessert werden.
  • Gemäß einer weiteren Interpretation umfasst die in 1A bis 1E veranschaulichte Halbleitervorrichtung 1 eine Transistorzelle 10 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110. Die Transistorzelle 10 umfasst einen Sourcebereich 201, eine Sourcekontaktvertiefung 112, einen Drainbereich 205, einen Bodybereich 220, eine Driftzone 260 und eine Gateelektrode 210 in einem Gategraben 212 in der ersten Hauptoberfläche 110, dem Bodybereich 220 benachbart. Die Gateelektrode 210 ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im Bodybereich 220 zu steuern. Der Bodybereich 220 und die Driftzone 260 sind entlang einer ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet, wobei die erste Richtung zur ersten Hauptoberfläche 110 parallel ist. Die Sourcekontaktvertiefung 112 erstreckt sich in einer zur ersten Richtung senkrechten zweiten Richtung. Ein leitfähiges Material 115 in der Sourcekontaktvertiefung 112 ist mit dem Sourcebereich 201 elektrisch verbunden, wobei die Sourcekontaktvertiefung 112 sich in das Halbleitersubstrat 100 bis zu einer größeren Tiefe als eine Tiefe des Gategrabens 212 erstreckt. Ein Halbleitermaterial bei einem ersten Abschnitt 114a einer Seitenwand der Sourcekontaktvertiefung 112 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert, und ein Halbleitermaterial bei einem zweiten Abschnitt 114b der Seitenwand 114 des Sourcekontaktvertiefung 112 ist mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert.
  • Die unter Bezugnahme auf 1A bis 1E veranschaulichte Halbleitervorrichtung 1 umfasst eine Vielzahl einzelner Transistorzellen 10, welche parallel verbunden sein können. Das Muster der einzelnen Transistorzellen 10 kann entlang den ersten und den zweiten Richtungen wiederholt und gespiegelt sein. Wie in 1A, 1B und 1C konkret veranschaulicht ist, können parallele Transistorzellen mit einem zweiten Sourcekontaktabschnitt 130 (zum Beispiel einer gemeinsamen rückseitigen Metallisierungsschicht) verbunden sein, welcher der zweiten Hauptoberfläche des Halbleitersubstrats 100 benachbart ausgebildet ist. Außerdem können mehrere Transistoren, die jeweils eine Vielzahl von Transistorzellen 10 umfassen, mit einem zweiten Sourcekontaktabschnitt 130 (zum Beispiel der gemeinsamen rückseitigen Metallisierungsschicht) verbunden sein, welcher der zweiten Hauptoberfläche des Halbleitersubstrats 100 benachbart ausgebildet ist. Ferner können die Drainabschnitte 205 benachbarter Transistorzellen 10 mit einer gemeinsamen Drainkontaktschicht 140 verbunden sein, die auf einer Seite der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet ist. Dementsprechend ist kein spezifisches Strukturieren der Metallisierungsschicht zum Kontaktieren von Transistorzellen der einzelnen Transistoren notwendig. Als Folge kann der Herstellungsprozess weiter vereinfacht werden und können Kosten reduziert werden. Die Gateelektrode 210 kann von einer Seite der Halbleitervorrichtung 10 aus elektrisch verbunden sein. Die Feldplatte 250 kann um Beispiel mit dem Sourceanschluss 271 verbunden sein.
  • 2A bis 2E veranschaulichen ein Verfahren zum Durchführen eines Dotierungsprozesses, um Dotierstoffe verschiedener Leitfähigkeitstypen durch verschiedene Abschnitte der Seitenwand 114 der Sourcekontaktvertiefung 112 einzuführen. Dieses Verfahren kann zum Herstellen einer Halbleitervorrichtung nützlich sein, welche Halbleiterabschnitte verschiedener Leitfähigkeitstypen an der Seitenwand der Sourcevertiefung 112 aufweisen kann.
  • 2A zeigt eine in einem Halbleitersubstrat 100 ausgebildete Sourcekontaktvertiefung 112. Das Halbleitersubstrat 100 umfasst einen ersten Abschnitt 104 des ersten Leitfähigkeitstyps, einen zweiten Abschnitt 105 des ersten Leitfähigkeitstyps, gefolgt vom Bodybereich 220 und einer isolierenden Deckschicht 253. Der erste Teil bzw. Abschnitt 104 des Halbleitersubstrats kann einen Konzentrationsgradienten der Dotierstoffe aufweisen. Die Dotierungskonzentration des ersten Abschnitts 104 ist größer als eine Dotierungskonzentration des zweiten Abschnitts 105. Der Graben 112 erstreckt sich zum ersten Abschnitt 104 des Halbleitersubstrats.
  • Eine Diffusionsmaterialschicht 310 eines als eine Diffusionsquelle dienenden Materials wird über den Seitenwänden und der Bodenseite der Sourcekontaktvertiefung 112 ausgebildet. Beispiele der Diffusionsmaterialschicht 310 umfassen dotierte Glasschichten, zum Beispiel Glasschichten, die mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert sind, zum Beispiel BSG (Borosilikatglas). Beispielsweise kann die Diffusionsmaterialschicht 310 durch ein LPCVD-Verfahren (”Chemische Gasphasenabscheidung unter niedrigem Druck”) gebildet werden. Die Diffusionsmaterialschicht 310 kann als eine konforme Schicht ausgebildet werden. Die Dicke der Schicht kann in einem Bereich von 10–200 nm liegen. 2B zeigt ein Beispiel einer resultierenden Struktur.
  • Danach wird eine Fotoresistschicht gebildet, um die Sourcekontaktvertiefung 112 zu füllen und die Oberfläche des Substrats zu bedecken. Ein fotolithographisches Verfahren wird ausgeführt unter Verwendung einer Streifenmaske, um so Teile bzw. Abschnitte des Resistmaterials 320 freizulegen und zu entwickeln. Das Resistmaterial 320 kann von Grabenabschnitten entfernt werden, um einen ersten Abschnitt 114a der Seitenwand 114 der Sourcekontaktvertiefung 112 bis zu einer definierten Tiefe freizulegen, während ein zweiter Abschnitt 114b der Seitenwand bedeckt bleibt. Insbesondere kann eine obere Oberfläche des verbleibenden Resistmaterials 320 dem Bodybereich 220 benachbart angeordnet werden. Danach kann gemäß einer Ausführungsform ein gewinkelter Ionenimplantationsschritt ausgeführt werden. Der Winkel der Ionenimplantation wird so gewählt, dass Dotierstoffe durch den ersten Abschnitt 114a der Seitenwand 114 des Grabens 112 in das Substratmaterial 100 eingeführt werden können. Der Ionenimplantationsschritt kann mit Dotierstoffen des zweiten Leitfähigkeitstyps, zum Beispiel Dotierstoffen vom n-Typ, ausgeführt werden.
  • Der rechte Teil von 2C zeigt ein Beispiel eines resultierenden Substrats an einem Abschnitt, in welchem die Fotoresistschicht 320 nicht entfernt worden ist, das heißt einem Abschnitt, in welchem ein Sourcebereich 201 nicht gebildet werden soll. Diese Querschnittsansicht ist zwischen V und V' gelegt, ist also wie in 1C gezeigt. Der linke Teil von 2C zeigt eine Querschnittsansicht eines Abschnitts, in welchem die Fotoresistschicht 320 entfernt worden ist und in welchem der Sourcebereich 201 gebildet werden soll. Die Querschnittsansicht ist zwischen VI und VI' gelegt, wie auch in 1C dargestellt ist. Der linke Teil von 2C zeigt eine Querschnittsansicht am ersten Abschnitt 114a der Seitenwand 114 der Sourcekontaktvertiefung 112, wohingegen der rechte Teil von 2C eine Querschnittsansicht am zweiten Abschnitt 114b der Seitenwand 114 der Sourcekontaktvertiefung 112 zeigt. Die Diffusionsmaterialschicht 310 wird von den unbedeckten Abschnitten entfernt. Dies kann vor oder nach Durchführen des gewinkelten Sourceimplantationsschritts bewerkstelligt werden.
  • Danach wird eine Wärmebehandlung durchgeführt, so dass eine Diffusion von Dotierstoffen vom Diffusionsmaterial 310 durch die Seitenwände der Sourcekontaktvertiefung 112 in das benachbarte Halbleitermaterial bewirkt wird. Als Folge wird eine dotierte Schicht 315 an Abschnitten der Seitenwand 114 und an der Bodenseite der Sourcekontaktvertiefung 112 ausgebildet. Optional kann die Diffusionsmaterialschicht 310 durch eine Siliziumoxidschicht (die zum Beispiel mittels eines PECVD-Verfahrens unter Verwendung von TEOS als ein Vorläufermaterial gebildet wird) bedeckt werden, um die Dotierstoffe an einer Diffusion in die Atmosphäre und an einem Eindringen in die Sourcebereiche 201 über die Atmosphäre zu hindern.
  • Danach werden die Diffusionsmaterialschicht 310 und optional die Siliziumoxidschicht von den Seitenwänden und der Bodenseite der Sourcekontaktvertiefung 112 entfernt. 2D zeigt Querschnittsansichten eines Beispiels einer resultierenden Struktur. Wie im linken Teil von 2D gezeigt ist, ist der Sourcebereich 201 des zweiten Leitfähigkeitstyps am ersten Abschnitt 114a der Seitenwand der Sourcekontaktvertiefung 112 ausgebildet. Das einem unteren Abschnitt der Sourcekontaktvertiefung 112 benachbarte Halbleitermaterial ist mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert. Wie im rechten Teil von 2D gezeigt ist, erstreckt sich der dotierte Abschnitt 315 des ersten Leitfähigkeitstyps entlang der gesamten Tiefe der Sourcekontaktvertiefung 112. Weiterhin ist der Bodenabschnitt 315 der Sourcekontaktvertiefung 112 mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert.
  • 2E zeigt eine Modifikation des Prozesses, gemäß welchem, beginnend von der in 2B dargestellten Struktur, Dotierstoffe des zweiten Leitfähigkeitstyps durch Dotieren aus der Gasphase (GPD) oder durch Plasmadotieren (PLAD, plasmaunterstütztes Dotieren) eingeführt werden. Gemäß einer (nicht veranschaulichten) weiteren Modifikation kann eine weitere Diffusionsmaterialschicht mit Dotierstoffen des zweiten Leitfähigkeitstyps (zum Beispiel ASG, ”Arsensilikatglas”) an der Seitenwand 114 der Sourcekontaktvertiefung 112 selektiv ausgebildet werden. Beispielsweise kann, beginnend von der in 2B dargestellten Struktur aus, ein Ausbilden einer weiteren Diffusionsmaterialschicht ein Ausbilden einer dünnen Siliziumnitridschicht über der Diffusionsmaterialschicht (zum Beispiel der BSG-Schicht) 310 umfassen, gefolgt von einem Ausbilden eines Resistmaterials 320. Das Resistmaterial wird unter Verwendung einer Streifenmaske so strukturiert, dass Abschnitte einer Nitridschicht über der Diffusionsmaterialschicht 310 freigelegt werden. Die dünne Siliziumnitridschicht und die Diffusionsmaterialschicht 310 werden von den unbedeckten bzw. freigelegten Abschnitten entfernt. Danach wird die weitere Diffusionsmaterialschicht gebildet, so dass sie mit den unbedeckten Abschnitten der Seitenwand 114 der Sourcekontaktvertiefung 112 in Kontakt steht. Eine Wärmebehandlung kann dann durchgeführt werden, um gleichzeitig die ersten Abschnitte 114a der Seitenwand 114 mit Dotierstoffen des zweiten Leitfähigkeitstyps zu dotieren und die zweiten Abschnitte 114b der Seitenwand mit Dotierstoffen des ersten Leitfähigkeitstyps zu dotieren.
  • Die mit Verweis auf 2E veranschaulichte Modifikation kann in Fällen nützlich sein, in welchen die Sourcekontaktvertiefung 112 ein hohes Aspektverhältnis aufweist.
  • Danach wird ein leitfähiges Material 115 in die Sourcekontaktvertiefung gefüllt. Beispielsweise kann das leitfähige Material 115 eine Ti/TiN-Auskleidung 320 umfassen, welche die Seitenwände und die Bodenseite der Sourcekontaktvertiefung 112 bedeckt. Danach kann die Auskleidung 320 ausgeheilt bzw. getempert werden. Ein Füllmaterial 325 wie etwa Wolfram kann danach abgeschieden werden, um den verbleibenden Abschnitt der Sourcekontaktvertiefung 112 zu füllen. Ein CMP-(”chemisch-mechanischer Polier”-)Schritt wird danach ausgeführt, um das Füllmaterial von der Oberfläche des Halbleitersubstrats 100 zu entfernen. 2F zeigt ein Beispiel einer resultierenden Struktur.
  • 3A bis 3F veranschaulichen ein weiteres Verfahren zum Ausbilden einer Sourcekontaktvertiefung mit verschieden dotierten Seitenwandabschnitten. Eine Diffusionsmaterialschicht 310, die als eine Diffusionsquelle dient, wie etwa eine BSG-Schicht, wird als eine Auskleidungsschicht auf den Seitenwänden und der Bodenseite der Sourcekontaktvertiefung 112 gebildet. Danach wird eine Siliziumnitridauskleidung 340 über der Diffusionsmaterialschicht 310 geschaffen. Eine Polysiliziumschicht 345 wird dann gefüllt und auf der Oberfläche des Werkstücks abgeschieden. 3A zeigt ein Beispiel einer resultierenden Struktur.
  • Ein lithographischer Prozess wird danach unter Verwendung einer Maske mit einem Streifenmuster durchgeführt. Als Folge wird ein Fotoresistmuster über der Polysiliziumschicht 345 geschaffen. Ein Ätzschritt zum Ätzen von Polysilizium wird durchgeführt. Beispielsweise kann dieser Prozess einen Trockenätzprozess umfassen, welcher Polysilizium anisotrop ätzt. Als Folge wird das Polysiliziummaterial 345 aus den unbedeckten Abschnitten ausgenommen. Ein Abschnitt der Polysiliziumschicht 345 verbleibt im unteren Teil der Sourcekontaktvertiefung 112. Ein isotroper Ätzschritt zum Ätzen von Siliziumnitrid wird dann durchgeführt. Eine Lage der Oberfläche der Polysiliziumschicht 345 in der Sourcekontaktvertiefung 112 ist annähernd bei einer Höhe einer Grenze zwischen dem Bodybereich und dem darunterliegenden Substratabschnitt 105 angeordnet.
  • Beispielsweise kann ein Ätzen in heißer Phosphorsäure durchgeführt werden. 3B zeigt ein Beispiel einer resultierenden Struktur. Der linke Teil von 3B zeigt einen Abschnitt der Sourcekontaktvertiefung 112 mit einem ersten Seitenwandabschnitt 114a, in welchem der Sourcebereich 201 gebildet werden soll. Die Polysiliziumfüllung 345 ist aus einem Vertiefungsteil mit dem ersten Seitenwandabschnitt 114a entfernt, und die Diffusionsmaterialschicht 310 ist freigelegt. Der rechte Teil von 3B zeigt den zweiten Seitenwandabschnitt 114b der Sourcekontaktvertiefung 112.
  • Danach wird ein gewinkelter bzw. geneigter Sourceimplantationsschritt unter Verwendung von Dotierstoffen des zweiten Leitfähigkeitstyps ausgeführt. Als Folge wird, wie in der Querschnittsansicht zwischen VI und VI' im linken Teil von 3C gezeigt ist, der Sourcebereich 201 am ersten Seitenwandabschnitt 114 der Sourcekontaktvertiefung 112 ausgebildet. Ferner bleibt der zweite Seitenwandabschnitt 114b der Sourcekontaktvertiefung unbeeinflusst. Die Diffusionsmaterialschicht 310 wird von den freigelegten Abschnitten entfernt. Dies kann vor oder nach Durchführung des gewinkelten Sourceimplantationsprozesses bewerkstelligt werden.
  • Danach können ähnliche Schritte ausgeführt werden, wie sie oben mit Verweis auf 2D und 2F beschrieben wurden. Nach Entfernen des verbleibenden Polysiliziummaterials 345 wird ein Temper- bzw. Ausheilschritt ausgeführt, so dass die Dotierstoffe von der Diffusionsmaterialschicht 310 in das Halbleitersubstrat 100 diffundieren. Die Siliziumnitridschicht 304 und die Diffusionsmaterialschicht 310 werden danach vom Halbleitersubstrat entfernt. Während des Ausheilschritts kann die Siliziumnitridauskleidung als eine Diffusionsbarriere dienen, welche Dotierstoffe daran hindert, aus der Diffusionsmaterialschicht 310 auszudiffundieren.
  • In einer ähnlichen Art und Weise, wie oben mit Verweis auf 2E beschrieben wurde, können statt des gewinkelten Ionenimplantationsschritts ein plasmaunterstützer Dotierstoffprozess, eine Dotierung aus der Gasphase oder ein Diffusionsprozess aus einer weiteren Diffusionsmaterialschicht zum Bereitstellen von Dotierstoffen des zweiten Leitfähigkeitstyps durchgeführt werden, um die Sourcebereiche 201 zu definieren. Der linke Teil von 3E veranschaulicht die Sourcekontaktvertiefung 112, wenn ein Plasmadotierungs- oder ein Gasphasendotierungsprozess ausgeführt wird.
  • Ein leitfähiges Sourcematerial 115 wird danach in der Sourcekontaktvertiefung 112 zum Ausbilden des Sourcekontaktes geschaffen. Zuerst kann eine Ti/TiN-Auskleidung 320 auf den Seitenwänden und der Bodenseite der Sourcekontaktvertiefung ausgebildet werden. Ein Ausheilschritt zum Ausheilen bzw. Tempern der Auskleidung kann durchgeführt werden. Danach kann eine leitfähige Füllung 325, welche zum Beispiel Wolfram umfassen kann, in der Sourcekontaktvertiefung 112 gebildet werden. Ein CMP-(”chemisch-mechanischer Polier-”)Schritt wird ausgeführt, um Teile bzw. Abschnitte auf der Hauptoberfläche des Werkstücks zu entfernen. 3F zeigt ein Beispiel des resultierenden Substratabschnitts. Im linken Teil von 3F ist der Sourcebereich 201 einem ersten Abschnitt 114a der Seitenwand der Sourcekontaktvertiefung benachbart ausgebildet. Wie im rechten Teil von 3F dargestellt ist, ist eine dotierte Schicht des ersten Leitfähigkeitstyps einem zweiten Abschnitt 114b der Seitenwand und der Bodenseite der Sourcekontaktvertiefung benachbart ausgebildet.
  • 4A bis 4D veranschaulichen Schritte, wenn die Sourcekontaktvertiefung 112 und die Drainkontaktvertiefung 430 gebildet werden. Wie zum Beispiel in 1A veranschaulicht ist, erstreckt sich die Sourcekontaktvertiefung 112 bis in eine größere Tiefe als die Sourcekontaktvertiefung 430. Die folgenden Figuren zeigen ein Beispiel, gemäß welchem diese Vertiefungen durch gleichzeitige Bearbeitungsschritte geschaffen werden können.
  • Eine Hartmaskenschicht 405 wird über dem Halbleitersubstrat 100 geschaffen. Beispielsweise kann die Hartmaskenschicht 405 Siliziumoxid umfassen. Eine Öffnung zum Definieren der Sourcekontaktvertiefung wird zum Beispiel durch ein fotolithographisches Verfahren in der Hartmaskenschicht 405 ausgebildet. Danach wird die Fotoresistschicht von der Oberfläche des Werkstücks entfernt.
  • Das Halbleitersubstrat wird unter Verwendung der strukturierten Hartmaskenschicht 405 als Ätzmaske geätzt. 4A zeigt ein Beispiel einer resultierenden Struktur.
  • Nach einem Ätzen der Sourcekontaktvertiefung 112 können wahlweise die Dotierungsprozesse, die mit Verweis auf 3 und 4 beschrieben worden sind, ausgeführt werden. Eine Fotoresistschicht 410 wird über dem Werkstück ausgebildet. Die Fotoresistschicht 410 kann die Sourcekontaktvertiefung 112 füllen. Ein fotolithographischer Prozess wird durchgeführt, um die Drainkontaktvertiefung zu definieren. Zuerst wird eine Öffnung 420 in der Fotoresistschicht und der Hartmaskenschicht 405 geschaffen. 4B zeigt ein Beispiel einer resultierenden Struktur.
  • Danach wird das Fotoresistmaterial ausgenommen. Beispielsweise kann dies durch einen Trockenätzprozess oder einen Veraschungsprozess bewerkstelligt werden. Der Prozess wird so ausgeführt, dass das Fotoresistmaterial in der Sourcekontaktvertiefung 112 verbleibt. Der Ausnehmungsschritt wird so gesteuert, dass das Fotoresistmaterial von der Oberfläche der Hartmaskenschicht 405 vollständig entfernt wird. Beispielsweise kann dies bewerkstelligt werden, indem ein spektroskopisches Verfahren ausgeführt wird, das die Restgase analysiert, die anzeigen können, dass das Fotoresist von der Oberfläche entfernt worden ist. 4C zeigt ein Beispiel einer resultierenden Struktur.
  • Ein Ätzprozess wird danach ausgeführt, um die Drainkontaktvertiefung 430 zu definieren. 4D zeigt ein Beispiel einer resultierenden Struktur. Beispielweise können danach Dotierungsprozesse zum Dotieren der Drainbereiche ausgeführt werden. Der übrige Teil des Fotoresistmaterials 410 wird danach aus dem Werkstück entfernt. Wahlweise können danach Dotierungsprozesse ausgeführt werden, falls die Sourcebereiche und die Drainbereiche durch gleichzeitige Dotierungsprozesse gebildet werden sollen.
  • 5 fasst ein Verfahren gemäß einer Ausführungsform zusammen. Ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Transistorzelle in einem Halbleitersubstrat mit einer ersten Hauptoberfläche umfasst ein Ausbilden (S100) eines Sourcebereichs, ein Ausbilden (S110) eines Sourcekontakts, der mit dem Sourcebereich elektrisch verbunden ist, ein Ausbilden (S120) eines Drainbereichs, ein Ausbilden (S130) eines Bodybereichs, ein Ausbilden (S140) einer Driftzone und ein Ausbilden (S150) einer Gateelektrode in einem Gategraben. Die Gateelektrode ist dafür eingerichtet, eine Leitfähigkeit eines im Bodybereich ausgebildeten Kanals zu steuern. Der Bodybereich und die Driftzone sind entlang einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung zur ersten Hauptoberfläche parallel ist. Ein Ausbilden des Sourcekontakts (S110) umfasst ein Ausbilden einer Sourcekontaktvertiefung (S160) in der ersten Hauptoberfläche des Halbleitersubstrats bis zu einer größeren Tiefe als eine Tiefe des Gategrabens und ein Durchführen eines Dotierungsprozesses (S170), um Dotierstoffe eines zweiten Leitfähigkeitstyps durch einen ersten Abschnitt einer Seitenwand der Sourcekontaktvertiefung einzuführen und um Dotierstoffe eines ersten Leitfähigkeitstyps durch einen zweiten Abschnitt der Seitenwand der Sourcekontaktvertiefung einzuführen. Wie klar zu verstehen ist, können die einzelnen Prozesse in Abhängigkeit vom Prozessablauf zum Herstellen der jeweiligen Komponenten in einer beliebigen Reihenfolge durchgeführt werden. Ferner können einzelne Prozesse mittels Verbund- oder gemeinsamen Bearbeitungsverfahren durchgeführt werden, gemäß welchen mehrere Komponenten durch einen Prozess hergestellt werden.
  • 6 veranschaulicht eine Ausführungsform einer integrierten Schaltung. Die integrierte Schaltung 600 umfasst eine Vielzahl von Transistoren 6 1, 6 2 bis 6 n, die jeweils eine Halbleitervorrichtung 1 umfassen, wie oben mit Verweis auf 1A bis 1E beschrieben worden ist. Beispielsweise kann jeder der Transistoren 6 1, 6 2 bis 6 n eine Vielzahl von Transistorzellen 10 umfassen, die oben erläutert worden sind. Die Sourcebereiche der jeweiligen Transistoren können mit einem gemeinsamen Anschluss, zum Beispiel dem Erdungsanschluss, verbunden sein. Die Drainbereiche der jeweiligen Transistoren können mit jeweiligen Lasten 62 1, 62 2, ... 62 n verbunden sein. Die Lasten können ferner mit einem gemeinsamen Versorgungsspannungsanschluss VB, zum Beispiel einer Batterie, verbunden sein. Die in 6 gezeigte integrierte Schaltung, die die Halbleitervorrichtung umfasst, wie sie oben beschrieben wurde, kann eine Multi-Low-Side-Schaltung (engl. multi-low-side circuit) verwirklichen. Aufgrund des Merkmals, dass der Sourcebereich mit der Source-Metallisierungsschicht auf der Rückseite der Halbleitervorrichtung elektrisch verbunden ist und der Drainbereich mit der Drain-Metallisierungsschicht auf der Oberseite der Halbleitervorrichtung elektrisch verbunden ist, kann die Halbleitervorrichtung, die einen lateralen FinFET realisiert, auf intelligente Art und Weise integriert werden, um die Multi-Low-Side-Schaltung zu bilden.
  • Weitere Ausführungsformen der integrierten Schaltung betreffen Kombinationen der Halbleitervorrichtung, wie sie hierin beschrieben wurde, mit verschiedenen Lasten wie etwa einem Motor. Zum Beispiel kann jede beliebige dieser integrierten Schaltungen eine Low-Side-Schaltung verwirklichen, in welcher der Sourceanschluss dem Erdungsanschluss entspricht.
  • 7A zeigt ein Beispiel einer Anordnung von Transistorzellen 73 1, 73 2, 73 3 und 73 4. Beispielsweise zeigt 7A eine Querschnittsansicht eines Abschnitts einer integrierten Schaltung 700, die eine Komponente einer elektrischen Vorrichtung wie etwa einer Brückenschaltung verwirklichen kann. 7A zeigt 4 Transistorzellen 73 1, 73 2, 73 3 und 73 4, wobei zwei benachbarte Transistorzellen 73 1, 73 2 und 73 3, 73 4 zu Paaren kombiniert sind und Komponenten von zwei verschiedenen Transistoren 71 1, 71 2 bilden. Die beiden benachbarten Transistorzellen 73 1, 73 2 und 73 3, 73 4 teilen sich jeweils einen gemeinsamen Drainkontakt 706. Der Drainbereich des Transistors 71 1 ist über einen Abschnitt der Drainkontaktschicht 140 mit einem ersten Drainanschluss 701 elektrisch verbunden. Ferner ist der Drainbereich des Transistors 71 2 über einen anderen Abschnitt der Drainkontaktschicht 140 mit einem zweiten Drainanschluss 702 elektrisch verbunden. Die Sourcebereiche der Transistoren 71 1, 71 2 sind mit einem gemeinsamen Sourceanschluss elektrisch verbunden.
  • Die integrierte Schaltung 700 kann gemäß einer Ausführungsform eine Vielzahl von Halbleitervorrichtungen 71 1, 71 2, ... 71 n umfassen. Jede der Halbleitervorrichtungen 71 1, 71 2, ... 71 n kann eine Vielzahl einzelner Transistorzellen umfassen, die parallel verbunden sind. Wie in 7A veranschaulicht ist, können die Halbleitervorrichtungen 71 1, 71 2, ... 71 n in einem einzigen Substrat angeordnet sein. Jede der Halbleitervorrichtungen 71 1, 71 2, ... 71 n kann die Komponenten umfassen, die oben mit Verweis auf die vorherigen Figuren erläutert worden sind. Beispielsweise können die Komponenten der einzelnen Transistoren des Paars benachbarter Transistorzellen 73 1, 73 2, 73 3, 73 4 spiegelartig angeordnet sein, so dass die Sourcekontakte 202 der beiden benachbarten der Transistorzellen 73 1, 73 2, 73 3, 73 4 an gegenüberliegenden Seiten des Paars der benachbarten der Transistoren angeordnet sind.
  • Gemäß der in 7A dargestellten Ausführungsform sind die Sourcebereiche der Transistoren 71 1, 71 2, ... 71 n mit einem Erdungsanschluss elektrisch verbunden. Aufgrund des Merkmals, dass der erste Sourcekontaktabschnitt ein leitfähiges Sourcematerial 115 aufweist, das sich im zweiten Abschnitt 105 des Halbleitersubstrats erstreckt, und aufgrund der speziellen spiegelartigen Anordnung benachbarter Transistorzellen können Paare von Transistorzellen von benachbarten Paaren von Transistorzellen isoliert werden.
  • Die integrierte Schaltung 700 kann mit einer Schaltung kombiniert werden, die eine Vielzahl weiterer Transistoren umfasst, um eine Brückenschaltung 780 zu bilden, die in 7B dargestellt ist. Beispielsweise können die weiteren Transistoren 72 1, 72 2, ... 72 n mittels einer beliebigen Technologie geschaffen und auf einem verschiedenen Halbleiterchip angeordnet werden. Gemäß einer Ausführungsform können die weiteren Transistoren gehaust und mit Anschlüssen der integrierten Schaltung 700 elektrisch verbunden sein, um eine Brückenschaltung 780 zu schaffen. Die Brückenschaltung kann zum Beispiel einen dreiphasigen BLDC-(”bürstenlosen Gleichstrom”-)Motorantrieb verwirklichen. Weitere Beispiele der Brückenschaltung umfassen einen Gleichrichter oder DCDC-Wandler wie zum Beispiel Auf-/Abwärts- bzw. Buck- und Boost-Wandler.
  • 8A zeigt eine horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Die in 8A dargestellte Ausführungsform ist der in irgendeiner der 1A bis 1F dargestellten Ausführungsform ähnlich. Im Unterschied zu diesen Ausführungsformen fehlt in der Halbleitervorrichtung eine Driftzone. Ferner fehlen in der Halbleitervorrichtung Feldplatten. Dementsprechend ist der Drainbereich 205 dem Bodybereich 220 direkt benachbart. In der in 8A dargestellten Anordnung sind die Transistorzellen 10 auf gegenüberliegenden Seiten einer Drainkontaktvertiefung 430 angeordnet. Die in 8A gezeigte Halbleitervorrichtung 1 verwirklicht einen sogenannten Niederspannungs-MOSFET, welcher bei niedrigeren Spannungen als gewöhnliche Leistungstransistoren betrieben werden kann. Beispielsweise kann die in 8A und 8B veranschaulichte Halbleitervorrichtung bei niedrigeren Spannungen als 40 V betrieben werden. In der in 8A dargestellten Ausführungsform ist der Drainbereich 205 dem Gatedielektrikum 211, welches der Gateelektrode 210 benachbart angeordnet ist, direkt benachbart angeordnet.
  • 8B zeigt eine vertikale Querschnittsansicht der in 8A dargestellten Halbleitervorrichtung. Zum Beispiel kann die Querschnittsansicht von 8B zwischen I und I' gelegt sein, wie auch in 8A angegeben ist. Wie dargestellt ist, können die Sourcekontaktvertiefung 112 und die Drainkontaktvertiefung 430 in der Schicht 105 des ersten Leitfähigkeitstyps angeordnet sein. Als Folge ist der Drainbereich 205 dem Bodybereich 220 direkt benachbart, wobei der Drainkontakt 206 dem Drainbereich 205 direkt benachbart ist. Die weiteren Komponenten der Halbleitervorrichtung sind jenen ähnlich, die mit Verweis auf 1A bis 1E veranschaulicht wurden. Eine Gate-Metallisierungsschicht 145 ist auf einer Seite der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet. Die Gate-Metallisierungsschicht 145 verbindet die Gateelektrode 210 elektrisch mit einem Gateanschluss 275. Der Drainkontakt 206 ist über eine Drain-Metallisierungsschicht 140 mit einem Drainanschluss 272 elektrisch verbunden. Die weiteren Komponenten der Halbleitervorrichtung wurden mit Verweis auf die obigen Figuren veranschaulicht. Beispielsweise kann die in 8A und 8B gezeigte Halbleitervorrichtung unter Verwendung des Verfahrens geschaffen werden, welches mit Verweis auf 2A bis 5 veranschaulicht worden ist. Als ein Startmaterial kann beispielsweise ein Halbleitersubstrat genutzt werden, welches vom ersten Leitfähigkeitstyp, zum Beispiel p-Typ, sein kann. Das Halbleitersubstrat kann an einem Abschnitt dotiert werden, der dessen zweiter Hauptoberfläche 120 benachbart ist, um einen hochdotierten Abschnitt des ersten Leitfähigkeitstyps zu schaffen, um den ersten Abschnitt 104 auszubilden.
  • Die in 8A und 8B gezeigte Halbleitervorrichtung kann zum Beispiel als Teil einer Batterie genutzt werden. In einer Li-Ionen-Batterie beispielsweise sollten einzelne Zellen der Batterie mittels eines niederohmigen Niederspannungsschalters, der bei Spannungen von 5 bis 10 V betrieben werden kann, separat voneinander geschaltet werden. Diese niederohmigen Schalter tragen den gesamten Batteriestrom, welcher 100–500 A betragen kann. Aufgrund der speziellen Konzentration des Schalters können Leistungsverluste geringer als 5 W sein.
  • 8C zeigt ein Ersatzschaltbild eines Systems 4 gemäß einer Ausführungsform. Das System umfasst eine integrierte Schaltung 3, die eine Vielzahl von Schaltern 2 1, ... 2 n umfasst, die in Reihe geschaltet sind. Jeder der Schalter 2 1, 2 2, ... 2 n kann durch eine Halbleitervorrichtung 1 verwirklicht sein, welche mit Verweis auf 8A und 8B erläutert worden ist. Das System 4 umfasst eine Vielzahl von Lasten 295 1, ... 295 n. Beispielsweise können die Lasten durch Zellen einer Lithium-Ionen-Batterie oder durch LEDS verwirklicht sein. Jede der LEDs kann beispielsweise eine Durchlass- bzw. Vorwärtsspannung von 3–4 V aufweisen. Jede der Lasten ist mit einem entsprechenden der Schalter 2 1, ... 2 n parallel verbunden. Diese Schaltung kann mit einem geeigneten DC/DC-Wandler 297, zum Beispiel Buck-Boost-Wandler, verbunden sein. Durch Aktivieren entsprechender der Schalter 2 1, ... 2 n können Ausgewählte der Lasten 295 1, ... 295 n ausgeschaltet werden. Die Schalter 2 1, ... 2 n können den gesamten Strom tragen und können einen geringen Widerstand aufweisen, wodurch niedrige Leistungsverluste ermöglicht werden.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele ausgestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele irgendeine Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder irgendeine Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollen der Kern und der Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (24)

  1. Halbleitervorrichtung (1) mit einer Transistorzelle (10, 73 1, 73 ,2, 73 3, 73 4) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei die Transistorzelle (10) umfasst: einen Sourcebereich (201); einen Sourcekontakt, der mit dem Sourcebereich (201) elektrisch verbunden ist, wobei der Sourcekontakt einen ersten Sourcekontaktabschnitt (202) und einen zweiten Sourcekontaktabschnitt (130) umfasst; einen Drainbereich (205); einen Bodybereich (220); und eine Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche, dem Bodybereich (220) benachbart, wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines Kanals im Bodybereich (220) zu steuern, wobei eine Längsachse des Gategrabens (212) in einer zur ersten Hauptoberfläche parallelen Richtung verläuft, wobei der Sourcebereich (201), der Bodybereich (220) und der Drainbereich (205) entlang der ersten Richtung angeordnet sind, wobei der zweite Sourcekontaktabschnitt (130) an einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist, wobei der erste Sourcekontaktabschnitt (202) ein leitfähiges Sourcematerial (115) in direktem Kontakt mit dem Sourcebereich (201) und einen Abschnitt des Halbleitersubstrats (100) umfasst, der zwischen dem leitfähigen Sourcematerial (115) und dem zweiten Sourcekontaktabschnitt (130) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das leitfähige Sourcematerial (115) sich im Halbleitersubstrat bis zu einer größeren Tiefe als eine Tiefe des Gategrabens (212) erstreckt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das leitfähige Sourcematerial (115) in einer in der ersten Hauptoberfläche (110) ausgebildeten Sourcekontaktvertiefung (112) angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei der Sourcebereich (201) an einer Seitenwand (114) der Sourcekontaktvertiefung (112) ausgebildet ist.
  5. Halbleitervorrichtung nach Anspruch 3 oder 4, ferner umfassend einen Bodykontaktabschnitt (225) an einer Seitenwand der Sourcekontaktvertiefung (112), dem Sourcebereich (201) benachbart.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Feldplatte (250) in einem Feldplattengraben (252) in der ersten Hauptoberfläche und einen Drainkontakt, der mit dem Drainbereich (205) elektrisch verbunden ist, wobei der Drainkontakt in einer Drainkontaktvertiefung (430) angeordnet ist, wobei sich die Drainkontaktvertiefung (430) bis zu einer größeren Tiefe als der Feldplattengraben (252) erstreckt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (100) einen ersten Abschnitt (104) und einen zweiten Abschnitt (105) umfasst, wobei der erste Abschnitt (104) eine größere Distanz zur ersten Hauptoberfläche (110) als der zweite Abschnitt (105) aufweist, wobei der erste Abschnitt (104) eine größere Dotierungskonzentration als der zweite Abschnitt (105) aufweist, wobei der erste Abschnitt (104) einen Kontaktabschnitt (113) mit einer höheren Dotierungskonzentration als ein verbleibender Teil des ersten Abschnitts (104) aufweist, wobei der Kontaktabschnitt (113) mit dem leitfähigen Sourcematerial (115) in Kontakt steht.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (100) einen ersten Abschnitt (104) und einen zweiten Abschnitt (105) umfasst, der erste Abschnitt (104) eine größere Distanz zur ersten Hauptoberfläche (110) als der zweite Abschnitt (105) aufweist, der erste Abschnitt (104) eine größere Dotierungskonzentration als der zweite Abschnitt (105) aufweist, und der erste Abschnitt (104) eine Komponente des ersten Sourcekontaktabschnitts (202) ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei der erste und der zweite Abschnitt (104, 105) des Halbleitersubstrats (100) von einem ersten Leitfähigkeitstyp sind und der Source- und der Drainbereich (201, 205) von einem zweiten Leitfähigkeitstyp sind.
  10. Halbleitervorrichtung nach Anspruch 9, wobei ein pn-Übergang zwischen dem Drainbereich (205) und dem zweiten Abschnitt (105) des Halbleitersubstrats (100) ausgebildet ist.
  11. Halbleitervorrichtung nach Anspruch 8, ferner umfassend einen Drainkontakt, der mit dem Drainbereich (205) elektrisch verbunden ist, wobei der Drainkontakt in einer Drainkontaktvertiefung (430) angeordnet ist, wobei die Drainkontaktvertiefung (430) sich zum zweiten Abschnitt (105) des Halbleitersubstrats (100) erstreckt.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Drainkontaktschicht (140) an der ersten Hauptoberfläche (110) des Halbleitersubstrats (100).
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Driftzone (260), die zwischen dem Bodybereich (220) und dem Drainbereich (205) angeordnet ist.
  14. Integrierte Schaltung (600, 700), umfassend eine Vielzahl von Halbleitervorrichtungen (1) nach einem der Ansprüche 1 bis 13, wobei die Sourcebereiche der Halbleitervorrichtungen (1) mit einem gemeinsamen Anschluss elektrisch verbunden sind.
  15. Integrierte Schaltung (600, 700) nach Anspruch 14, wobei zwei benachbarte der Transistorzellen (73 1, 73 2; 73 3, 73 4) so angeordnet sind, dass sie sich einen gemeinsamen Drainkontakt (706) teilen, wobei die Sourcekontakte (202) der beiden benachbarten der Transistorzellen (73 1, 73 2; 73 3, 73 4) an gegenüberliegenden Seiten des Paars der benachbarten der Transistorzellen angeordnet sind.
  16. Elektrische Vorrichtung, umfassend die integrierte Schaltung (600, 700) nach Anspruch 14 oder 15, und eine Vielzahl von Lasten (62 1, 62 2, ... 62 n), die mit den Drainbereichen der jeweiligen Halbleitervorrichtungen (1) elektrisch verbunden sind.
  17. Elektrische Vorrichtung, umfassend die integrierte Schaltung (600, 700) nach Anspruch 14 oder 15, und eine Vielzahl weiterer Transistoren (72 1, 72 2, ... 72 n), die mit den Drainbereichen der jeweiligen Halbleitervorrichtungen elektrisch verbunden sind.
  18. Integrierte Schaltung (3), umfassend eine Vielzahl von Halbleitervorrichtungen nach einem der Ansprüche 1 bis 13, die in Reihe verbunden sind.
  19. System (4), umfassend die integrierte Schaltung (3) nach Anspruch 16 und eine Vielzahl von Lasten (295 1, ... 295 n), die mit entsprechenden der Halbleitervorrichtungen parallel verbunden sind.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung (1), umfassend eine Transistorzelle (10, 73 1, 73 2, 73 3, 73 4) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), umfassend: Ausbilden (S100) eines Sourcebereichs (201); Ausbilden (S110) eines mit dem Sourcebereich (201) elektrisch verbundenen Sourcekontakts; Ausbilden (S120) eines Drainbereichs (205); Ausbilden (S130) eines Bodybereichs (220); und Ausbilden (S150) einer Gateelektrode (210) in einem Gategraben (212), wobei die Gateelektrode (210) dafür eingerichtet ist, eine Leitfähigkeit eines im Bodybereich (220) ausgebildeten Kanals zu steuern, wobei der Sourcebereich (201), der Bodybereich (220) und der Drainbereich (205) entlang einer ersten Richtung angeordnet sind, wobei die erste Richtung parallel zur ersten Hauptoberfläche ist, ein Ausbilden des Sourcekontakts (S110) ein Ausbilden einer Sourcekontaktvertiefung (S160) in der ersten Hauptoberfläche des Halbleitersubstrats bis zu einer größeren Tiefe als eine Tiefe des Gategrabens (212) umfasst; und ein Ausführen eines Dotierungsprozesses (S170), um Dotierstoffe eines zweiten Leitfähigkeitstyps durch einen ersten Abschnitt (114a) einer Seitenwand (114) der Sourcekontaktvertiefung (112) einzuführen und um Dotierstoffe eines ersten Leitfähigkeitstyps durch einen zweiten Abschnitt (114b) der Seitenwand der Sourcekontaktvertiefung (112) einzuführen.
  21. Verfahren nach Anspruch 20, wobei ein Ausführen des Dotierungsprozesses umfasst: Ausbilden einer Diffusionsmaterialschicht (310) auf einer Seitenwand (114) und einer Bodenseite der Sourcekontaktvertiefung (112), Strukturieren der Diffusionsmaterialschicht (310), um Abschnitte der Seitenwand (114) freizulegen, Einführen von Dotierstoffen des zweiten Leitfähigkeitstyps durch die freigelegten Abschnitte; und Durchführen einer Wärmebehandlung, um Dotierstoffe des ersten Leitfähigkeitstyps durch die bedeckten Abschnitte einzuführen.
  22. Verfahren nach Anspruch 21, wobei ein Strukturieren der Diffusionsmaterialschicht (310) durchgeführt wird, um obere Abschnitte der Seitenwand freizulegen, während untere Abschnitte der Seitenwand bedeckt bleiben.
  23. Verfahren nach einem der Ansprüche 20 bis 22, ferner umfassend ein Ausbilden einer Drainkontaktvertiefung (430), um einen Drainkontakt (206) auszubilden, der mit dem Drainbereich (205) elektrisch verbunden ist.
  24. Verfahren nach Anspruch 23, wobei ein Ausbilden der Sourcekontaktvertiefung (112) und ein Ausbilden der Drainkontaktvertiefung (430) gemeinsame Ätzprozesse umfassen.
DE102016107714.3A 2015-08-14 2016-04-26 Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung Active DE102016107714B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105123865A TWI629793B (zh) 2015-08-14 2016-07-28 包含具溝槽之源極接觸電晶體胞元半導體裝置、製造半導體裝置方法及積體電路
US15/234,520 US9859418B2 (en) 2015-08-14 2016-08-11 Semiconductor device comprising a transistor cell including a source contact in a trench, method for manufacturing the semiconductor device and integrated circuit
KR1020160102830A KR101873905B1 (ko) 2015-08-14 2016-08-12 트렌치에서의 소스 콘택을 포함한 트랜지스터 셀을 포함하는 반도체 디바이스, 반도체 디바이스를 제조하기 위한 방법, 및 집적 회로
US15/785,677 US10381475B2 (en) 2015-08-14 2017-10-17 Semiconductor device comprising a transistor cell including a source contact in a trench, method for manufacturing the semiconductor device and integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015113494.2 2015-08-14
DE102015113494 2015-08-14

Publications (2)

Publication Number Publication Date
DE102016107714A1 true DE102016107714A1 (de) 2017-02-16
DE102016107714B4 DE102016107714B4 (de) 2019-07-18

Family

ID=57907921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107714.3A Active DE102016107714B4 (de) 2015-08-14 2016-04-26 Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung

Country Status (4)

Country Link
US (2) US9859418B2 (de)
KR (1) KR101873905B1 (de)
DE (1) DE102016107714B4 (de)
TW (1) TWI629793B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015119771A1 (de) * 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10636902B2 (en) 2018-09-13 2020-04-28 Ptek Technology Co., Ltd. Multiple gated power MOSFET device
US11610889B2 (en) * 2018-09-28 2023-03-21 Intel Corporation Arsenic-doped epitaxial, source/drain regions for NMOS
US11018244B2 (en) 2018-10-19 2021-05-25 Infineon Technologies Dresden GmbH & Co. KG Lateral trench transistor device
US10784373B1 (en) * 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
US11201244B2 (en) 2019-05-13 2021-12-14 International Business Machines Corporation FinFET resistive switching device having interstitial charged particles for memory and computational applications
CN112864222B (zh) * 2019-11-27 2022-04-12 苏州东微半导体股份有限公司 半导体功率器件

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
JP3534084B2 (ja) * 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
US7015091B1 (en) * 2004-11-18 2006-03-21 Promos Technologies, Inc. Integration of silicon carbide into DRAM cell to improve retention characteristics
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
JP2008235399A (ja) 2007-03-19 2008-10-02 Toshiba Corp トレンチ型電力用半導体装置及びその製造方法
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US7629634B2 (en) * 2008-02-23 2009-12-08 Force Mos Technology Co., Ltd. Trenched MOSFET with trenched source contact
US7910439B2 (en) * 2008-06-11 2011-03-22 Maxpower Semiconductor Inc. Super self-aligned trench MOSFET devices, methods, and systems
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
WO2011133481A2 (en) * 2010-04-20 2011-10-27 Maxpower Semiconductor Inc. Power mosfet with embedded recessed field plate and methods of fabrication
TWI455311B (zh) * 2010-05-11 2014-10-01 Sinopower Semiconductor Inc 橫向擴散金屬氧化物半導體元件
US8928075B2 (en) * 2011-08-04 2015-01-06 Texas Instruments Incorporated Power integrated circuit including series-connected source substrate and drain substrate power MOSFETs
US8921934B2 (en) * 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate
CN103035718B (zh) * 2012-08-17 2015-10-14 上海华虹宏力半导体制造有限公司 半导体器件及其制作方法
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101766561B1 (ko) 2012-12-03 2017-08-08 인피니언 테크놀로지스 아게 반도체 디바이스, 집적 회로 및 반도체 디바이스 제조 방법
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9735243B2 (en) * 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US9324838B2 (en) * 2013-01-11 2016-04-26 Stmicroelectronics S.R.L. LDMOS power semiconductor device and manufacturing method of the same
US8963244B2 (en) * 2013-05-15 2015-02-24 Infineon Technologies Austria Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9287404B2 (en) * 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
JP6299581B2 (ja) * 2014-12-17 2018-03-28 三菱電機株式会社 半導体装置
DE102015105632B4 (de) * 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102015106688B4 (de) * 2015-04-29 2020-03-12 Infineon Technologies Ag Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten
DE102015106689A1 (de) * 2015-04-29 2016-11-03 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016101676B3 (de) * 2016-01-29 2017-07-13 Infineon Technologies Ag Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung

Also Published As

Publication number Publication date
TWI629793B (zh) 2018-07-11
KR101873905B1 (ko) 2018-07-04
US9859418B2 (en) 2018-01-02
DE102016107714B4 (de) 2019-07-18
TW201707210A (zh) 2017-02-16
US20180040729A1 (en) 2018-02-08
US20170047443A1 (en) 2017-02-16
KR20170020278A (ko) 2017-02-22
US10381475B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013005770B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114836B4 (de) Halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102016106848A1 (de) Halbleitervorrichtung mit einem Transistor
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013111966A1 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative