DE102015106689A1 - Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung Download PDF

Info

Publication number
DE102015106689A1
DE102015106689A1 DE102015106689.0A DE102015106689A DE102015106689A1 DE 102015106689 A1 DE102015106689 A1 DE 102015106689A1 DE 102015106689 A DE102015106689 A DE 102015106689A DE 102015106689 A1 DE102015106689 A1 DE 102015106689A1
Authority
DE
Germany
Prior art keywords
contact trench
main surface
source contact
conductivity type
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015106689.0A
Other languages
English (en)
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015106689.0A priority Critical patent/DE102015106689A1/de
Priority to US15/138,739 priority patent/US9661707B2/en
Priority to CN201610275900.6A priority patent/CN106098688A/zh
Publication of DE102015106689A1 publication Critical patent/DE102015106689A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung (1) umfasst einen ersten Feldeffekttransistor (200) und einen zweiten Feldeffekttransistor (300), von denen jeder in einem Halbleitersubstrat (100) gebildet ist, das eine erste Hauptoberfläche (110) hat. Der erste Feldeffekttransistor (200) umfasst einen ersten Sourcekontaktgraben (321) und einen ersten Drainkontaktgraben (322), von denen jeder in einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft, wobei jeder Kontaktgraben in der ersten Hauptoberfläche (110) gebildet ist. Erste Sourcebereiche (201) des ersten Leitfähigkeitstyps sind elektrisch verbunden mit einem leitenden Material in dem ersten Sourcekontaktgraben (321), und erste Drainbereiche (205) des ersten Leitfähigkeitstyps sind elektrisch verbunden mit einem leitenden Material in dem ersten Drainkontaktgraben (322). Der zweite Feldeffekttransistor (300) umfasst einen zweiten Sourcekontaktgraben (521) und einen zweiten Drainkontaktgraben (522), von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft, wobei die zweite Richtung verschieden von der ersten Richtung ist, und von denen jeder in der ersten Hauptoberfläche (110) ausgebildet ist. Zweite Sourcebereiche (401) des zweiten Leitfähigkeitstyps sind elektrisch verbunden mit einem leitenden Material in dem zweiten Sourcekontaktgraben (521), und zweite Drainbereiche (405) sind elektrisch verbunden mit einem leitenden Material in dem zweiten Drainkontaktgraben (522).

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in Automobil- und Industrie-Elektroniken verwendet sind, erfordern einen niedrigen Einschaltwiderstand (Ron·A), während eine hohe Spannungssperrfähigkeit sichergestellt ist. Beispielsweise sollte ein MOS-(”Metall-Oxid-Halbleiter”-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausenden Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, die bis zu einige hundert Ampere bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können.
  • Laterale Leistungsvorrichtungen, in denen ein Stromfluss hauptsächlich parallel zu eine ersten Hauptoberfläche eines Halbleitersubstrats stattfindet, sind für integrierte Schaltungen nützlich, in die weitere Komponenten, wie Schalter, Brücken und Steuerschaltungen integriert sind. Gemäß Konzepten können laterale Leistungsvorrichtungen als ein Leistungs-FinFET ausgestaltet sein, in welchem die Gateelektrode in Gatetrenches bzw. -gräben angeordnet sein kann und der Bodybereich in die Gestalt eines Grates strukturiert sein kann. Gemäß diesen Konzepten können sich Sourcekontakte und Drainkontakte in das Halbleitersubstrat erstrecken. Es kann wünschenswert sein, n-Kanal- und p-Kanal-Leistungs-MOSFETs in ein einziges Halbleitersubstrat zu integrieren. Demgemäß wird nach Konzepten zum weiteren Vereinfachen eines derartigen Herstellungsprozesses gesucht.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden einer einen ersten Feldeffekttransistor und einen zweiten Feldeffekttransistor aufweisenden Halbleitervorrichtung vorzusehen, das weiter vereinfacht werden kann und Kosten zu reduzieren vermag. Weiterhin ist es eine Aufgabe, eine Halbleitervorrichtung, die mit einem derartigen Verfahren hergestellt werden kann, sowie eine entsprechende integrierte Schaltung anzugeben.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den Anmeldungsgegenstand gemäß den unabhängigen Patentansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Patentansprüchen definiert.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen ersten Feldeffekttransistor und einen zweiten Feldeffekttransistor, von denen jeder in einem Halbleitersubstrat gebildet ist, das eine erste Hauptoberfläche hat. Der erste Feldeffekttransistor umfasst einen ersten Sourcekontaktgraben und einen ersten Drainkontaktgraben, die jeweils in einer ersten Richtung parallel zu der ersten Hauptoberfläche verlaufen, wobei jeder in der ersten Hauptoberfläche gebildet ist. Der erste Feldeffekttransistor umfasst weiterhin erste Sourcebereiche des ersten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in dem ersten Sourcekontaktgraben verbunden sind, und erste Drainbereiche des ersten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in dem ersten Drainkontaktgraben verbunden sind. Der zweite Feldeffekttransistor umfasst einen zweiten Sourcekontaktgraben und einen zweiten Drainkontaktgraben, von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche verläuft, wobei die zweite Richtung verschieden von der ersten Richtung ist, wobei jeder in der ersten Hauptoberfläche ausgebildet ist, zweite Sourcebereiche des zweiten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in den zweiten Sourcekontaktgraben verbunden sind, und zweite Drainbereiche, die elektrisch mit einem leitenden Material in dem zweiten Drainkontaktgraben verbunden sind.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem ersten Feldeffekttransistor und einem zweiten Feldeffekttransistor (300) in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat, ein Bilden eines ersten Sourcekontaktgrabens und eines ersten Drainkontaktgrabens, von denen jeder in einer ersten Richtung in der ersten Hauptoberfläche parallel zu der ersten Hauptoberfläche verläuft. Das Verfahren umfasst weiterhin ein Bilden eines zweiten Sourcekontaktgrabens und eines zweiten Drainkontaktgrabens, von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche in der ersten Hauptoberfläche verläuft, wobei die zweite Richtung von der ersten Richtung verschieden ist. Das Verfahren umfasst weiterhin ein Durchführen eines geneigten bzw. schrägen bzw. gekippten Ionenimplantationsprozesses mit Dotierstoffen des ersten Leitfähigkeitstyps, wobei der erste geneigte Ionenimplantationsprozess in einer ersten Implantationsrichtung durchgeführt wird, eine Projektion der ersten Implantationsrichtung auf die erste Hauptoberfläche senkrecht zu der ersten Richtung ist, die erste Implantationsrichtung einen ersten Neigungswinkel bezüglich einer Normalen zu der ersten Hauptoberfläche hat, um Dotierstoffe durch erste Seitenwände des ersten Sourcekontaktgrabens und des ersten Drainkontaktgrabens in das Halbleitersubstrat einzuführen, und die ersten Seitenwände sich in der ersten Richtung erstrecken. Das Verfahren umfasst weiterhin ein Durchführen eines zweiten geneigten bzw. schrägen bzw. gekippten Ionenimplantationsprozesses mit Dotierstoffen des zweiten Leitfähigkeitstyps, wobei der zweite geneigte Ionenimplantationsprozess unter einer zweiten Implantationsrichtung durchgeführt wird, eine Projektion der zweiten Implantationsrichtung auf die erste Hauptoberfläche senkrecht zu der zweiten Richtung ist, die zweite Implantationsrichtung einen zweiten Neigungswinkel bezüglich der Normalen der ersten Hauptoberfläche hat, um Dotierstoffe durch zweite Seitenwände des zweiten Sourcekontaktgrabens und des zweiten Drainkontaktgrabens in das Halbleitersubstrat einzubringen, und die zweiten Seitenwände sich in der zweiten Richtung erstrecken.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu geben, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A, 1B und 1C zeigen Schnittdarstellungen von Elementen eines Ausführungsbeispiels einer Halbleitervorrichtung.
  • 2A bis 2C zeigen Schnittdarstellungen eines Halbleitersubstrats, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • 3A bis 3C zeigen Schnittdarstellungen eines Substrats nach Durchführen eines Ionenimplantationsprozesses.
  • 4A bis 4C veranschaulichen Schnittdarstellungen des Substrats, wenn ein weiterer Ionenimplantationsschritt vorgenommen wird.
  • 5A bis 5C zeigen Schnittdarstellungen des Substrats, wenn ein weiterer Ionenimplantationsschritt vorgenommen wird.
  • 6A bis 6C zeigen weitere Schnittdarstellungen des Substrats, wenn noch ein weiterer Ionenimplantationsschritt vorgenommen wird.
  • 7A bis 7C zeigen Schnittdarstellungen des Substrats nach Entfernen von Maskenschichten und Durchführen eines raschen thermischen Ausheilschrittes.
  • 8A bis 8C zeigen Beispiele eines Substrats nach Füllen eines leitenden Materials in die Gräben.
  • 9 fasst ein Verfahren gemäß einem Ausführungsbeispiel zusammen.
  • 10 zeigt ein Beispiel einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”vorne”, ”hinten” usw. im Hinblick auf die Orientierung bzw. Ausrichtung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der Ausführungsbeispiele, die im Folgenden beschrieben sind, mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe ”Wafer”, ”Substrat” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Substrat sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) und Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die hier verwendeten Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein. Der Begriff ”elektrisch verbunden” soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zudem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als ”p”- oder ”n”-dotiert bezeichnet. Wie klar zu verstehen ist, soll diese Bezeichnung in keiner Weise begrenzend sein. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt sein.
  • Die vorliegende Beschreibung bezieht sich auf einen ”ersten” und einen ”zweiten” Leitfähigkeitstyp bzw. Leitungstyp von Dotierstoffen, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche Feldeffekttransistoren mit isoliertem Gate (IGFETs), wie beispielsweise Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert. Wie klar zu verstehen ist, können im Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt sein. Wenn ein spezifischer Strompfad beschrieben wird, indem eine Richtungssprache verwendet wird, ist diese Beschreibung nur so zu verstehen, dass sie den Pfad und nicht die Polarität des Stromflusses angibt, d. h., ob der Strom von Source nach Drain oder umgekehrt fließt. Die Figuren können polaritätsempfindliche Komponenten, beispielsweise Dioden, umfassen. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann invertiert bzw. umgekehrt werden, um die beschriebene Funktionalität zu erzielen, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die Begriffe ”lateral” und ”horizontal”, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers it.
  • 1A zeigt eine horizontale Schnittdarstellung einer Halbleitervorrichtung 1 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 1 umfasst einen ersten Feldeffekttransistor 200 und einen zweiten Feldeffekttransistor 300. Jeder Feldeffekttransistor aus dem ersten Feldeffekttransistor 200 und dem zweiten Feldeffekttransistor 300 ist in einem Halbleitersubstrat 100 gebildet, das eine erste Hauptoberfläche 110 hat (gezeigt in 1B). Der erste Feldeffekttransistor 200 umfasst einen ersten Sourcekontaktgraben 321 und einen ersten Drainkontaktgraben 322, von denen jeder in einer ersten Richtung (beispielsweise der y-Richtung) parallel zu der ersten Hauptoberfläche verläuft. Ein leitendes Material ist in dem ersten Sourcekontaktgraben 321 gebildet, um einen ersten Sourcekontakt 202 zu bilden. Weiterhin ist ein leitendes Material in dem ersten Drainkontaktgraben 322 gebildet, um einen ersten Drainkontakt 206 zu bilden.
  • Der erste Sourcekontaktgraben 321 und der erste Drainkontaktgraben 322 sind in der ersten Hauptoberfläche 110 gebildet. Der erste Feldeffekttransistor 200 umfasst weiterhin erste Gateelektrodenstrukturen 210 und erste Bodybereiche 220, die sich zwischen dem ersten Sourcekontaktgraben 321 und dem ersten Drainkontaktgraben 322 erstrecken. Die ersten Gateelektrodenstrukturen 210 und die ersten Bodybereiche 220 können abwechselnd längs der ersten Richtung angeordnet sein. Erste Sourcebereiche 201 des ersten Leitfähigkeitstyps sind elektrisch mit dem leitenden Material in den ersten Sourcekontaktgräben 321 verbunden, die den ersten Sourcekontakt 202 ausführen. Erste Drainbereiche 205 des ersten Leitfähigkeitstyps sind elektrisch mit dem ersten Drainkontakt 206 verbunden.
  • Der zweite Feldeffekttransistor 300 umfasst einen zweiten Sourcekontaktgraben 521 und einen zweiten Drainkontaktgraben 522, von denen jeder in einer zweiten Richtung (beispielsweise der x-Richtung) parallel zu der ersten Hauptoberfläche verläuft. Die zweite Richtung ist verschieden von der ersten Richtung. Beispielsweise kann die zweite Richtung senkrecht zu der ersten Richtung sein. Ein leitendes Material ist in dem zweiten Sourcekontaktgraben 521 gebildet, um den zweiten Sourcekontakt 402 zu bilden. Weiterhin ist ein leitendes Material in dem zweiten Drainkontaktgraben 522 gebildet, um den zweiten Drainkontakt 406 zu bilden.
  • Der zweite Sourcekontaktgraben und der zweite Drainkontaktgraben sind jeweils in der ersten Hauptoberfläche 110 gebildet. Der zweite Feldeffekttransistor umfasst weiterhin zweite Gateelektrodenstrukturen 310 und zweite Bodybereiche 320, die sich zwischen dem zweiten Sourcekontaktgraben und dem zweiten Drainkontaktgraben 522 erstrecken. Zweite Sourcebereiche 401 des zweiten Leitfähigkeitstyps sind elektrisch mit den zweiten Sourcekontakten 402 verbunden. Weiterhin sind zweite Drainbereiche 405 elektrisch mit den zweiten Drainkontakten 406 verbunden.
  • 1B zeigt eine vertikale Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Der linkshändige Teil von 1B zeigt die Schnittdarstellung längs der Linie A-A', während der rechtshändige Teil von 1B die Schnittdarstellung längs der Linie B-B' zeigt. Demgemäß erstreckt sich der rechtshändige Teil von 1B längs der ersten Richtung, und der linkshändige Teil von 1B erstreckt sich längs der zweiten Richtung. Der linkshändige Teil von 1B ist eine Schnittdarstellung des ersten Feldeffekttransistors 200, und der rechtshändige Teil von 1B ist eine Schnittdarstellung des zweiten Feldeffekttransistors 300. Die Halbleitervorrichtung ist in einem Halbleitersubstrat 100 gebildet. Gemäß einem Ausführungsbeispiel kann das Halbleitersubstrat 100 eine Basisschicht 130 des zweiten Leitfähigkeitstyps aufweisen, gefolgt durch eine zweite Schicht 140 des ersten Leitfähigkeitstyps. Die zweite Schicht 140 des ersten Leitfähigkeitstyps kann epitaktisch über der Basisschicht 130 gewachsen sein. Eine vergrabene Schicht 135, die mit Dotierstoffen des ersten Leitfähigkeitstyps bei einer höheren Konzentration als die zweite Schicht 140 dotiert ist, kann zwischen der zweiten Schicht 140 und der Basisschicht 130 angeordnet sein. Ein Wannenteil 150 des zweiten Leitfähigkeitstyps kann in der zweiten Schicht 140 definiert sein. Der Wannenteil 150 kann durch einen maskierten Ionenimplantationsschritt gebildet sein. Der erste Feldeffekttransistor 200 kann in dem Wannenteil 150 gebildet sein, und der zweite Feldeffekttransistor 300 kann in der zweiten Schicht 140 definiert sein.
  • Aufgrund der spezifischen Konfiguration, gemäß welcher die Halbleitervorrichtung in einem Wannenteil 150 des zweiten Leitfähigkeitstyps gebildet ist, beispielsweise in einer p-Typ-Wanne, die in der zweiten Schicht 140 des ersten Leitfähigkeitstyps gebildet ist, können Leckströme an einem Fließen zu dem Substrat verhindert werden. Aufgrund des Vorhandenseins der vergrabenen Schicht 135 kann eine höhere Durchbruchspannung bezüglich der p-dotierten Schicht 130 erreicht werden. Wenn beispielsweise Löcher von dem Substrat injiziert werden, schützt die vergrabene Schicht 135 die Halbleitervorrichtung gegenüber der Injektion von Löchern.
  • Der erste Feldeffekttransistor 200 umfasst einen ersten Sourcebereich 201 und einen ersten Drainbereich 205. Ein erster Bodybereich 220 ist zwischen dem ersten Sourcebereich 201 und dem Drainbereich 205 angeordnet. Der erste Bodybereich 220 kann in die Gestalt eines Grates durch benachbarte erste Gatetrenches 212 strukturiert sein. Die Grate und die ersten Gatetrenches 212 können sich in der zweiten Richtung, beispielsweise der x-Richtung, erstrecken. Die ersten Gatetrenches 212 können mit einem leitenden Material, beispielsweise dotiertem Polysilizium oder einem Metallmaterial, gefüllt sein, um eine erste Gateelektrode 210 zu bilden. Alternativ kann auch ein verschiedenes Material in den ersten Gatetrenches angeordnet sein, beispielsweise ein isolierendes Material. Eine Gatedielektrikumschicht 211 kann zwischen der ersten Gateelektrode 210 und dem benachbarten ersten Bodybereich 220 angeordnet sein. Der erste Sourcebereich 201 und der erste Drainbereich 205 erstrecken sich in das Halbleitersubstrat 100 bis ungefähr 50 bis 100% der Tiefe der Gatetrenches 212. Beispielsweise ist der erste Sourcebereich 201 benachbart zu einer Seitenwand eines ersten Sourcekontaktgrabens 321 angeordnet. Weiterhin ist der erste Drainbereich 205 benachbart zu einer Seitenwand eines ersten Drainkontaktgrabens 322 vorgesehen.
  • Ein erster Bodykontaktteil 225 kann vorgesehen sein, um elektrisch den ersten Bodybereich 220 mit einem ersten Sourceanschluss 271 zu koppeln. Beispielsweise kann der erste Bodykontaktteil 225 benachbart zu dem ersten Sourcekontaktgraben 321 vorgesehen sein. Gemäß einem Ausführungsbeispiel ist der erste Bodykontaktteil 225 benachbart zu einer Bodenseite des ersten Sourcekontakttrenches 321 vorgesehen. Wie klar zu verstehen ist, kann der erste Bodykontaktteil 225 auch benachbart zu einer Seitenwand des ersten Sourcekontakttrenches 321 angeordnet sein.
  • Der erste Sourcebereich 201 und der erste Drainbereich 205 können mit dem ersten Leitfähigkeitstyp dotiert sein. Der erste Bodybereich 220 kann undotiert sein oder kann mit dem zweiten Leitfähigkeitstyp dotiert sein. Der erste Bodykontaktteil 225 kann mit dem zweiten Leitfähigkeitstyp bei einer höheren Dotierungskonzentration als der erste Bodybereich 220 dotiert sein. Aufgrund des Vorhandenseins der ersten Bodykontaktteile 225 wird ein niederohmiger Kontakt des ersten Bodybereiches 220 zu einem ersten Sourceanschluss 271 über die Sourcekontakte 202 hergestellt, und ein parasitärer Bipolartransistor kann zerstört oder unterdrückt werden.
  • Der zweite Feldeffekttransistor 300 umfasst entsprechende Elemente wie der erste Feldeffekttransistor 200. Die Bezugszahlen der Komponenten des zweiten Feldeffekttransistors 300 sind um 200 bezüglich der entsprechenden Komponenten des ersten Feldeffekttransistors erhöht. Abweichend von dem ersten Feldeffekttransistor sind die Dotierungstypen des Sourcebereiches, des Drainbereiches, des Bodybereiches und des Bodykontaktteils 425 umgekehrt. Beispielsweise können der zweite Sourcebereich 401 und der zweite Drainbereich 405 von dem zweiten Leitfähigkeitstyp sein, und der zweite Bodykontaktteil 425 kann von dem ersten Leitfähigkeitstyp sein.
  • Wie aus 1B ersichtlich ist, sind dotierte Teile von verschiedenen Dotierungstypen bei den vertikalen und horizontalen Flächen bzw. Seiten der Transistoren vorhanden.
  • 1C zeigt eine Schnittdarstellung zwischen II-II, wie dies auch in 1A dargestellt ist. Die Schnittdarstellung von 1C ist so geführt, dass sie eine Vielzahl von ersten Gatetrenches bzw. -gräben 212 schneidet. Wie klar zu verstehen ist, können die zweiten Feldeffekttransistoren 300 einen ähnlichen Aufbau haben, sind jedoch um 90° um die z-Achse (Achse senkrecht zu der ersten Hauptoberfläche) gedreht. Wie dargestellt ist, kann der Bodybereich 220, der einen Teil des dotierten Wannenteiles 150 bildet, in isolierte Lamellen von Halbleitermaterial strukturiert sein. Die isolierten Lamellen bilden die einzelnen Grate, die den Bodybereich 220 ausgestalten. Die Grate umfassen eine obere Oberfläche 220a und Seitenwände 220b. Ein isolierendes Material, das die Gatedielektrikumschicht 211 ausbildet, kann benachbart zu den Seitenwänden 220b und der oberen Oberfläche 220a von jedem der Grate vorgesehen sein. Weiterhin ist leitendes Material in die ersten Gatetrenches 212 zwischen benachbarten Graten gefüllt, um die Gateelektrode 210 zu bilden. Wie erläutert wurde, hat der Bodybereich 220 die Gestalt eines sich in der zweiten Richtung erstreckenden Grates oder einer Rippe bzw. einer Finne. Das heißt, der Bodybereich ist in einen Grat durch benachbarte erste Gatetrenches 212 strukturiert, die sich in der zweiten Richtung erstrecken.
  • Wenn eine geeignete Spannung an die erste Gateelektrode 210 angelegt wird, wird die Leitfähigkeit eines Kanals 215, der in dem Bodybereich 220 benachbart zu der Gatedielektrikumschicht 211 gebildet wird, durch die Gatespannung gesteuert. Durch Steuern der Leitfähigkeit des in dem Bodybereich 220 gebildeten Kanals 215 kann ein Stromfluss von dem ersten Sourcebereich 201 über den in dem Bodybereich 220 gebildeten Kanal 215 zu dem ersten Drainbereich 205 gesteuert werden. In einer entsprechenden Weise kann der Stromfluss in dem zweiten Feldeffekttransistor 300 durch Steuern der an die zweite Gateelektrode 410 angelegten Gatespannung gesteuert werden. Wenn eine Spannung entsprechend einem Aus- bzw. Ausschaltzustand an der Gateelektrode 210 anliegt, wird kein leitender Kanal an der Grenze zwischen dem Bodybereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt.
  • Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu wenigstens zwei Seiten des Grates angeordnet sein. Darüber hinaus brauchen die obere Oberfläche 220a und die Seitenwände 220b des Grates nicht als vollständig gerade Linien ausgeführt zu sein. Beispielsweise können die Schnittpunkte bzw. Schnittstellen zwischen der oberen Oberfläche 220a und den Seitenwänden 220b als gerundete Ecken ausgeführt sein. In ähnlicher Weise können die Bodenteile und die Gatetrenches 212 gerundete Ecken zu den Seitenwänden 220b der Grate bilden.
  • Gemäß einem Ausführungsbeispiel erfüllt die Breite d1 des Kanalbereiches die Beziehung: d1 > 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Bodybereich 220 gebildet ist. Im Allgemeinen wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der Verarmungszone bestimmt werden zu:
    Figure DE102015106689A1_0002
    wobei εS die Dielektrizitätskonstante des Halbleitermaterials (11,9·ε0 für Silizium) bezeichnet, k die Boltzmann-Konstante (1,38066·10–23 J/K) bezeichnet, T die Temperatur angibt, beispielsweise 293 K, in den natürlichen Logarithmus bedeutet, NA die Fremdstoffkonzentration des Halbleiterkörpers bedeutet, ni die intrinsische Trägerkonzentration (1,45·1010 für Silizium bei 27°C) ist und q die Elementarladung (1,6·10–19 C) bedeutet.
  • Insbesondere können die an entgegengesetzten Seiten 220b eines Grates gebildeten Kanalbereiche nicht miteinander verschmelzen bzw. ineinander übergehen, so dass der erste Bodybereich 220 mit dem ersten Sourcekontakt 202 längs der gesamten Länge des ersten Bodybereiches 220 verbunden werden kann. Beispielsweise kann die Breite der ersten Trenches ungefähr 20 bis 130 nm, beispielsweise 40 bis 120 nm längs der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 sein. Weiterhin kann der Abstand zwischen benachbarten Trenches, der der Breite d1 der Grate entspricht, größer als 100 nm sein. Der Abstand zwischen zweiten Gatetrenches des zweiten Feldeffekttransistors 300 kann in der gleichen bzw. einer ähnlichen Spanne sein. Im Allgemeinen können die Komponenten des zweiten Feldeffekttransistors 300 ähnlich zu den Komponenten des ersten Feldeffekttransistors 200 sein, wenn nicht etwas anderes festgestellt wird. Aufgrund der speziellen Ausgestaltung der ersten und zweiten Feldeffekttransistoren, gemäß welcher der Bodybereich eine Gestalt eines Grates hat und die Gateelektrode benachbart zu drei Seiten des Grates angeordnet sein kann, können eine höhere wirksame Kanalbreite und ein reduzierter Leckstrom erhalten werden. Der unterdrückte Leckstrom kann auf dem besseren Unterdrücken von Kurzkanaleffekten beruhen. Insbesondere wird es möglich, das effektive Gebiet bzw. die effektive Fläche des Transistors zu erhöhen, ohne die Fläche zu vergrößern, die zum Aufbau des Transistors benötigt wird.
  • Im Folgenden wird ein Prozess beschrieben, durch welchen die verschiedenen Dotierungsprozesse durchgeführt werden können, während die Anzahl von verwendeten lithografischen Schritten reduziert ist. Ausgangspunkt zum Durchführen des Verfahrens gemäß einem Ausführungsbeispiel ist ein vorprozessiertes Halbleitersubstrat 100, das eine Basisschicht 130 des zweiten Leitfähigkeitstyps, eine vergrabene Schicht 135, eine zweite Schicht 140 des ersten Leitfähigkeitstyps und einen dotierten Wannenteil 150 des zweiten Leitfähigkeitstyps aufweist. Die ersten Gatetrenches 212 und die zweiten Gatetrenches 412, in denen jeweils die erste Gateelektrode und die zweite Gateelektrode angeordnet sein können, können bereits gebildet sein. Dennoch können, wie sofort verstanden werden wird, die Gatetrenches ebenso nach Durchführen der hier beschriebenen Schritte gebildet werden. Gemäß einem weiteren Ausführungsbeispiel können die ersten Gatetrenches 212 und die zweiten Gatetrenches 412 auch während der hier beschriebenen Prozessschritte gebildet werden.
  • Erste Sourcekontaktgräben 321 und erste Drainkontaktgräben 322, von denen jeder sich in der ersten Richtung, beispielsweise der y-Richtung, erstreckt, werden in der ersten Hauptoberfläche 110 in dem Bereich des dotierten Wannenteiles 150 des ersten Leitfähigkeitstyps gebildet. Der erste Sourcekontaktgraben 321 und der erste Drainkontaktgraben 322 können mittels photolithographischer Prozesse, wie diese allgemein bekannt sind, gebildet werden. Die Ausdehnungs- bzw. Erstreckungslänge des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322 hängt von der lateralen Ausdehnung bzw. Erstreckung des Transistors ab, der zu bilden ist. Weiterhin werden zweite Sourcekontaktgräben 521 und zweite Drainkontaktgräben 522 in der ersten Hauptoberfläche 110 des Halbleitersubstrats in dem Bereich der zweiten Schicht 140 des ersten Leitfähigkeitstyps gebildet. Die Gräben können mittels einer strukturierten Hartmaskenschicht 281, wie einem über der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 als Ätzmaske gebildeten Siliziumoxid, gebildet werden. Die Gräben können bis zu der gleichen Tiefe oder einer unterschiedlichen Tiefe geätzt werden. Beispielsweise kann eine Tiefe der Gräben angenähert bzw. ungefähr 0,5 bis 5 μm betragen.
  • 2A zeigt eine horizontale Schnittdarstellung einer sich ergebenden Struktur. Weiterhin zeigen die 2B und 2C vertikale Schnittdarstellungen. Beispielsweise erstreckt sich die Schnittdarstellung von 2B in der x-Richtung, während sich die Schnittdarstellung von 2C in der y-Richtung erstreckt.
  • Danach kann ein erster geneigter Ionenimplantationsschritt vorgenommen werden. Der erste Ionenimplantationsschritt kann mit Dotierstoffen des ersten Leitfähigkeitstyps durchgeführt werden.
  • Im Allgemeinen kann die Richtung eines geneigten Ionenimplantationsschrittes durch zwei verschiedene Winkel angegeben bzw. spezifiziert werden, die auch als ”Drehwinkel” bzw. ”Torsionswinkel” und ”Neigungswinkel” bezeichnet sind. Der Drehwinkel gibt einen Winkel an, wenn die Richtung des geneigten Ionenimplantationsschrittes auf die erste Hauptoberfläche des Halbleitersubstrats 100 projiziert wird. Dies ist angezeigt in dem oberen Teil von 3A, der eine erste Hauptoberfläche 110 des Halbleitersubstrates 100 zeigt. Ein erster Sourcekontaktgraben 321 erstreckt sich in der ersten Richtung. Die Richtung des ersten Ionenimplantationsprozesses 600, wobei die Richtung auf die erste Hauptoberfläche 110 projiziert ist, ist senkrecht zu der ersten Richtung. Der Neigungswinkel gibt einen Winkel der Richtung der Ionenimplantation bezüglich einer Normalen 105 an, d. h. einer Linie senkrecht zu der ersten Hauptoberfläche 110. Der obere Teil von 3B veranschaulicht ein Beispiel eines Neigungswinkels α1 bezüglich der Normalen 105 der ersten Hauptoberfläche 110. Wenn im Allgemeinen innerhalb des Zusammenhangs der vorliegenden Beschreibung ein Neigungswinkel angeführt ist, dann ist dieser Neigungswinkel zu verstehen als verschieden von 0°, so dass der Ionenimplantationsprozess nicht senkrecht, sondern bezüglich der Substratoberfläche 110 geneigt ist.
  • Eine Projektion der Richtung des ersten Ionenimplantationsprozesses 600 auf die erste Hauptoberfläche 110 kann senkrecht zu der ersten Richtung sein. Beispielsweise kann diese Projektion in der zweiten Richtung, z. B. der x-Richtung, sein. Der erste Ionenimplantationsschritt 600 kann derart sein, dass Dotierstoffe durch erste Seitenwände der Gräben in das Halbleitersubstrat eingeführt werden, wobei die ersten Seitenwände sich in der ersten Richtung erstrecken. Der Implantationsschritt kann als ein Dualmodus-Implantationsschritt vorgenommen werden, um beide ersten Seitenwände des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322 zu implantieren. Gemäß einem Ausführungsbeispiel kann vor Durchführen des ersten Ionenimplantationsschrittes eine Maskierungsschicht 160 über dem zweiten Drainkontaktgraben 522 gebildet werden, so dass Seitenwände des zweiten Drainkontaktgrabens 522 nicht dotiert werden.
  • Der untere Teil von 3A zeigt eine horizontale Schnittdarstellung einer sich ergebenden Struktur. Wie gezeigt ist, sind die ersten Seitenwände des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322, wobei sich die ersten Seitenwände in der ersten Richtung erstrecken, mit den Dotierstoffen des ersten Leitfähigkeitstyps, z. B. n-Typ-Dotierstoffen, dotiert. Die Dosis dieses Dotierungsschrittes kann n1 betragen. Beispielsweise kann n1 in einer Spanne von 1E14/cm2 bis 1E16/cm2 sein. Die in die ersten Seitenwände des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322 eingeführten Dotierstoffe bilden den ersten Sourcebereich 201 und den ersten Drainbereich 205. Weiterhin sind aufgrund dieses Dotierungsschrittes die ersten Seitenwände des zweiten Sourcekontaktgrabens 521, wobei sich die ersten Seitenwände in der ersten Richtung erstrecken, mit den Dotierstoffen des ersten Leitfähigkeitstyps, z. B. n-Typ-Dotierstoffen, dotiert. Seitenwände des zweiten Drainkontaktgrabens 522, die mit der Maskierungsschicht 160 maskiert sind, sind nicht dotiert.
  • Die 3B und 3C zeigen vertikale Schnittdarstellungen des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322, des zweiten Sourcekontaktgrabens 521 und des zweiten Drainkontaktgrabens 522. Wie in 3C gezeigt ist, ist aufgrund des ersten Ionenimplantationsschrittes 600 die Bodenseite des zweiten Sourcekontaktgrabens 521 dotiert, um den zweiten Bodykontaktteil 425 zu bilden. Weiterhin werden die ersten Seitenwände der zweiten Sourcekontaktgräben 521 dotiert. Wie in dem oberen Teil von 3B veranschaulicht ist, hat der erste Ionenimplantationsschritt 600 einen Neigungswinkel α1 zu der Normalen 105 zu der ersten Hauptoberfläche 110. Beispielsweise kann der Winkel α1 kleiner als 20°, z. B. 8 bis 18°, sein. Insbesondere ist der Winkel α1 von 0° verschieden.
  • Gemäß einem Ausführungsbeispiel kann das Verfahren einen weiteren Implantationsschritt mit Dotierstoffen des ersten Leitfähigkeitstyps umfassen, der in einer Richtung senkrecht bezüglich des ersten Ionenimplantationsschrittes bei einer kleineren Implantationsdosis und unter einem größeren Neigungswinkel durchgeführt wird. Das heißt, die Projektion der Richtung dieses Ionenimplantationsschrittes auf die erste Hauptoberfläche 110 ist senkrecht zu der zweiten Richtung. Weiterhin wird, wie in dem oberen Teil von 4C veranschaulicht ist, der Implantationsprozess 610 unter einem größeren Neigungswinkel β1 als der erste Ionenimplantationsschritt durchgeführt. Der obere Teil von 4C veranschaulicht einen Neigungswinkel dieses Ionenimplantationsschrittes 610 zu der Normalen 105 zu der ersten Hauptoberfläche 110. Der Neigungswinkel β1 wird so abhängig von der Dicke d2 der Hartmaskenschicht 281 und der Breite der zweiten Sourcekontaktgräben bestimmt, wobei zweite Seitenwände des zweiten Sourcekontaktgrabens 521 nicht durch diesen Dotierungsprozess dotiert werden. Beispielsweise kann β1 40° oder mehr, beispielsweise 45 bis 85°, sein. Die zweiten Seitenwände erstrecken sich in der zweiten Richtung.
  • Beispielsweise kann das Substrat um 90° in der x-y-Ebene um die z-Achse vor Durchführen des zweiten Ionenimplantationsschrittes gedreht werden.
  • 4A zeigt horizontale Schnittdarstellungen des Halbleitersubstrates, wenn dieser Implantationsschritt vorgenommen wird. Als ein Ergebnis dieses Implantationsschrittes sind die zweiten Seitenwände des ersten Sourcekontaktgrabens 321 und des ersten Drainkontaktgrabens 322, die sich in der zweiten Richtung erstrecken, leicht dotiert, wobei die zweiten Seitenwände sich in der zweiten Richtung erstrecken. Weiterhin werden aufgrund der spezifischen Wahl des Neigungswinkels die zweiten Seitenwände des zweiten Sourcekontaktgrabens 521 nicht dotiert. Die 4B und 4C zeigen Schnittdarstellungen des ersten Feldeffekttransistors bzw. des zweiten Feldeffekttransistors. Wie gezeigt ist, sind die Bodenseiten 155 des zweiten Sourcekontaktgrabens 521 und des zweiten Drainkontaktgrabens 522 dotiert. Weiterhin verbleiben der zweite Sourcekontaktgraben 521 und der zweite Drainkontaktgraben 522 bezüglich 3C unverändert.
  • Dann wird ein weiterer geneigter Ionenimplantationsschritt 620 mit Dotierstoffen des zweiten Leitfähigkeitstyps durchgeführt.
  • Die Implantationsrichtung des geneigten Ionenimplantationsschrittes ist derart, dass eine Projektion der Implantationsrichtung auf die erste Hauptoberfläche 110 senkrecht bezüglich der zweiten Richtung ist. Als ein Ergebnis werden Dotierstoffe des zweiten Leitfähigkeitstyps durch die zweiten Seitenwände 153 der ersten Sourcekontaktgräben 321 in das Halbleitersubstrat 100 eingeführt. Weiterhin können die ersten Drainkontaktgräben 322 durch eine Maskenschicht 170 bedeckt werden, bevor dieser Ionenimplantationsprozess durchgeführt wird. Als ein Ergebnis sind die ersten Drainkontaktgräben nicht dotiert. Darüber hinaus werden Dotierstoffe des zweiten Leitfähigkeitstyps durch die zweiten Seitenwände der zweiten Sourcekontaktgräben 521 und der zweiten Drainkontaktgräben 522 in das Halbleitersubstrat eingeführt.
  • 5A zeigt eine horizontale Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Wie gezeigt ist, bilden die dotierten Halbleiterteile an zweiten Seitenwänden der zweiten Sourcekontaktgräben die zweiten Sourcebereiche 401. Dotierte Halbleiterteile an den zweiten Seitenwänden der zweiten Drainkontaktgräben 522 bilden zweite Drainbereiche 405. 5B zeigt eine vertikale Schnittdarstellung des ersten Feldeffekttransistors. Wie dargestellt ist, ist aufgrund des Dotierungsschrittes der Bodenteil des ersten Sourcekontaktgrabens 321 dotiert, um den ersten Bodykontaktteil 225 zu bilden. Jedoch ist der erste Drainkontaktgraben 322 durch eine Maskenschicht 170 bedeckt und wird so nicht weiter durch diesen Dotierungsschritt dotiert. Weiterhin wird, wie in 5C gezeigt ist, die eine Schnittdarstellung der zweiten Feldeffekttransistoren darstellt, der zweite Sourcebereich 401 benachbart zu einer Seitenwand des zweiten Sourcekontaktgrabens 521 gebildet, und ein zweiter Drainbereich 405 wird benachbart zu einer Seitenwand des zweiten Drainkontaktgrabens 522 gebildet. Der Ionenimplantationsprozess 620 kann unter einem Neigungswinkel α2 bezüglich der Normalen 105 zu der ersten Hauptoberfläche 110 durchgeführt werden. Der Neigungswinkel α2 kann derart sein, dass ungeachtet der Anordnung der Hartmaskenschicht 281 über der ersten Hauptoberfläche 110, die Seitenwände benachbart zu dem zweiten Sourcekontaktgraben 521 und dem zweiten Drainkontaktgraben 522 dotiert werden. Beispielsweise kann der Winkel α2 verschieden von 0° sein und kann kleiner als 20°, beispielsweise 8 bis 18°, sein.
  • Danach kann ein weiterer geneigter Ionenimplantationsschritt 630 mit Dotierstoffen des zweiten Leitfähigkeitstyps vorgenommen werden. Beispielsweise kann die Dosis dieses Implantationsschrittes p2 betragen, das kleiner als p1 und kleiner als n1 sein kann. Eine Projektion der Implantationsrichtung dieses Implantationsschrittes 630 kann senkrecht zu der ersten Richtung sein. Der Neigungswinkel β2 dieser Ionenimplantation kann derart sein, dass erste Seitenwände der ersten Sourcekontaktgräben nicht aufgrund dieses Dotierungsschrittes implantiert werden. Beispielsweise kann der Neigungswinkel β2 in Abhängigkeit von einer Dicke d2 der Hartmaskenschicht 281 und der Breite des ersten Sourcekontaktgrabens bestimmt werden, so dass die Hartmaskenschicht 281 die ersten Seitenwände des ersten Sourcekontaktgrabens davor abschirmt, implantiert zu werden. Beispielsweise kann β2 40° oder mehr, z. B. 45 bis 85°, sein. Beispielsweise kann das Substrat um 90° in der x-y-Ebene gedreht werden, bevor dieser Ionenimplantationsschritt durchgeführt wird.
  • 6A zeigt eine horizontale Schnittdarstellung einer sich ergebenden Struktur. Wie dargestellt ist, wird aufgrund des speziellen Implantationswinkels der erste Feldeffekttransistor 200 nicht weiter beeinträchtigt. Die erste Seitenwand des zweiten Drainkontaktgrabens 522, wobei sich die erste Seitenwand in der ersten Richtung erstreckt, wird mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert. Weiterhin wird der Bodenteil des zweiten Sourcekontaktgrabens und des zweiten Drainkontaktgrabens 522 mit den Dotierstoffen des ersten Leitfähigkeitstyps implantiert. 6B zeigt eine vertikale Schnittdarstellung einer sich ergebenden Struktur. Wie gezeigt ist, ist 6B angenähert unverändert bezüglich 5B. Der obere Teil von 6B veranschaulicht einen Neigungswinkel β2 dieses Implantationsschrittes 630.
  • 6C zeigt eine vertikale Schnittdarstellung des zweiten Feldeffekttransistors. Wie dargestellt ist, wird an dem Bodenteil des zweiten Drainkontaktgrabens 522 ein dotierter Teil 154 des ersten Leitfähigkeitstyps gebildet.
  • Danach kann nach Entfernen der Maskenschicht 170 ein rascher thermischer Ausheilprozess vorgenommen werden. Beispielsweise kann dieser Prozess bei einer Temperatur von ungefähr 900 bis 1100°C für angenähert 1 s bis 60 s durchgeführt werden. Als ein Ergebnis werden verschiedene dotierte Teile an den Seitenwänden und den Bodenbereichen der Gräben gebildet.
  • Wie weiter in 7A veranschaulicht ist, werden der erste Sourcebereich 201 und der erste Drainbereich 205 definiert. Weiterhin werden der zweite Sourcebereich 401 und der zweite Drainbereich 405 definiert. Darüber hinaus wird, wie in 7B veranschaulicht ist, der erste Bodykontaktbereich 225 an dem Bodenteil des ersten Sourcekontaktgrabens 321 gebildet. Darüber hinaus ist der zweite Bodykontaktbereich 425 an dem Bodenteil des zweiten Sourcekontaktgrabens 521 angeordnet.
  • In dem nächsten Schritt kann leitendes Material in die Gräben 321, 322, 521, 522 gefüllt werden, um den ersten Sourcekontaktstöpsel, den ersten Drainkontaktstöpsel 206, den zweiten Sourcekontaktstöpsel 402 und den zweiten Drainkontaktstöpsel 406 zu bilden. Beispielsweise kann dies durch Bilden einer dünnen Ti/TiN-Barriereschicht, gefolgt durch ein Füllen eines Metalles, wie Wolfram, vorgenommen werden.
  • 8A zeigt eine horizontale Schnittdarstellung einer sich ergebenden Struktur. Wie dargestellt ist, ist das leitende Material zum Bilden des Sourcekontaktstöpsels 202, des ersten Drainkontaktstöpsels 206, des zweiten Sourcekontaktstöpsels 402 und des zweiten Drainkontaktstöpsels 406 in den Gräben angeordnet. Wie zu bemerken ist, werden, obwohl dies nicht ausdrücklich beschrieben ist, weitere Komponenten der jeweiligen Transistoren beispielsweise in vorangehenden Verarbeitungsschritten gebildet. Beispielsweise können Gateelektroden einschließlich Bilden von Gatetrenches gebildet werden, z. B. erste Gatetrenches und zweite Gatetrenches in der ersten Hauptoberfläche 110 des Halbleitersubstrates, gefolgt durch ein Füllen eines leitenden Materials in die Trenches. Wie sofort zu verstehen ist, können diese Prozesse zuvor vorgenommen werden und sind aus Gründen einer Vereinfachung nicht explizit gezeigt. Gemäß weiteren Ausführungsbeispielen können diese Komponenten auch gebildet werden, während die Sourcekontaktgräben und die Drainkontaktgräben oder die Sourcebereiche und die Drainbereiche gebildet werden. Darüber hinaus können einige Komponenten nach Durchführen des hier beschriebenen Verfahrens gebildet werden. Abhängig von den spezifischen Anforderungen kann auf einige der Ionenausführungsschritte verzichtet werden, beispielsweise wenn der Bodykontaktteil in einer verschiedenen Weise auszugestalten ist oder wenn alternative Dotierungsprozesse verwendet werden.
  • Wie weiter in 8A veranschaulicht ist, sind Halbleiterteile benachbart zu zweiten Seitenwänden 153 des ersten Sourcekontaktgrabens mit dem zweiten Leitfähigkeitstyp dotiert, und Halbleiterteile benachbart zu ersten Seitenwänden 152 des zweiten Sourcekontaktgrabens sind mit dem ersten Leitfähigkeitstyp dotiert. Dadurch können die elektrischen Eigenschaften der Halbleitervorrichtung weiter verbessert werden.
  • 9 fasst ein Verfahren gemäß einem Ausführungsbeispiel zusammen. Wie gezeigt ist, umfasst ein Verfahren zum Bilden einer Halbleitervorrichtung mit einem ersten Feldeffekttransistor und einem zweiten Feldeffekttransistor in einem eine erste Hauptoberfläche aufweisenden Halbleitersubstrat ein Bilden (S100) eines ersten Sourcekontaktgrabens und eines ersten Drainkontaktgrabens, von denen jeder in einer ersten Richtung parallel zu der ersten Hauptoberfläche in der ersten Hauptoberfläche verläuft, ein Bilden (S200) eines zweiten Sourcekontaktgrabens und eines zweiten Drainkontaktgrabens, von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche in der ersten Hauptoberfläche verläuft, wobei die zweite Richtung verschieden von der ersten Richtung ist, ein Durchführen (S300) eines ersten geneigten Ionenimplantationsprozesses mit Dotierstoffen des ersten Leitfähigkeitstyps in einer ersten Implantationsrichtung, wobei eine Projektion der ersten Implantationsrichtung auf die erste Hauptoberfläche senkrecht zu der ersten Richtung ist, die erste Implantationsrichtung einen ersten Neigungswinkel bezüglich einer Normalen zu der ersten Hauptoberfläche hat, um Dotierstoffe durch erste Seitenwände des ersten Sourcekontaktgrabens und des ersten Drainkontaktgrabens in das Halbleitersubstrat einzubringen, wobei die ersten Seitenwände sich in der ersten Richtung erstrecken.
  • Das Verfahren umfasst weiterhin ein Durchführen (S400) eines zweiten geneigten Ionenimplantationsprozesses mit Dotierstoffen des zweiten Leitfähigkeitstyps unter einer zweiten Implantationsrichtung, wobei eine Projektion der zweiten Implantationsrichtung auf die erste Hauptoberfläche senkrecht zu der zweiten Richtung ist, die zweite Implantationsrichtung einen zweiten Neigungswinkel bezüglich der Normalen zu der ersten Hauptoberfläche hat, um Dotierstoffe durch zweite Seitenwände des zweiten Sourcekontaktgrabens und des zweiten Drainkontaktgrabens in das Halbleitersubstrat einzubringen, wobei die zweiten Seitenwände sich in der zweiten Richtung erstrecken.
  • Wie oben erläutert wurde, ermöglicht es das vorliegende Verfahren, Transistoren von verschiedenen Leitfähigkeitstypen und mit Sourcekontaktgräben sowie Drainkontaktgräben durch gleichzeitige oder verbundene Prozessschritte zu bilden. Insbesondere kann aufgrund des Merkmales, dass sich die ersten Source/Drainkontaktgräben in einer Richtung erstrecken, die von der Richtung der zweiten Source/Drainkontaktgräben verschieden ist, und durch Durchführen geneigter Ionenimplantationsprozesse unter verschiedenen Neigungs- und Drehwinkeln, die Herstellung der Halbleitervorrichtung stark vereinfacht werden. Durch geeignetes Auswählen der Neigungs- und Drehwinkel der Ionenimplantationsprozesse können die entsprechenden Seitenwände dotiert werden. Das vorliegende Verfahren ist beispielsweise nützlich zum Herstellen von integrierten Schaltungen, die FinFETs von verschiedenen Leitfähigkeitstypen umfassen, um dadurch eine CMOS-Technologie zu gestalten. Aufgrund des Vorhandenseins von Sourcekontaktgräben und Drainkontaktgräben können die Source- und Drainbereiche über eine gesteigerte Tiefe kontaktiert werden, was in verbesserten elektrischen Eigenschaften resultiert. Durch Verwenden geneigter Ionenimplantationsmethoden unter verschiedenen Neigungs- und Drehwinkeln mit Ionen von verschiedenen Leitfähigkeitstypen und Kontaktgräben, die sich in verschiedenen Richtungen erstrecken, kann der Bodenteil der Kontaktgräben mit dem ersten Leitfähigkeitstyp dotiert werden, während die Seitenwände der Kontaktgräben mit dem zweiten Leitfähigkeitstyp dotiert sind, und umgekehrt. Ein Integrieren von Transistoren von verschiedenem Leitfähigkeitstyp in ein Substrat ermöglicht die Ausgestaltung von Interfaces- bzw. Schnittstellen und Ansteuerschaltungen.
  • Die hier beschriebene Halbleitervorrichtung 1 umfasst eine Vielzahl von ersten Feldeffekttransistoren 200, die parallel verbunden sein können, und zweiten Feldeffekttransistoren 300, die parallel verbunden sein können. Beispielsweise kann die Vielzahl von parallelen ersten oder zweiten Transistoren 200, 300 einen gemeinsamen ersten oder zweiten Sourcekontakt oder eine gemeinsame Elektrode 202, 402, angeordnet in dem ersten oder zweiten Sourcekontaktgraben 321, 521, und einen gemeinsamen ersten oder zweiten Drainkontakt oder eine gemeinsame Elektrode 206, 406, angeordnet in dem ersten oder zweiten Drainkontaktgraben 322, 522, umfassen. Das Muster bzw. die Struktur der einzelnen Transistoren kann wiederholt und längs den ersten und den zweiten Richtungen gespiegelt werden.
  • Gemäß einem Ausführungsbeispiel können die erste oder die zweite Halbleitervorrichtung gemäß einem Ausführungsbeispiel in geeigneter Weise als ein Niederspannungs-Leistungsschalter oder -Transistor, beispielsweise als ein niederohmiger Niederspannungs-Leistungsschalter oder -Transistor verwendet werden, und der zweite oder erste Feldeffekttransistor kann in einer Logikschaltung und anderen Schaltungen eingesetzt werden, wie diese gewöhnlich in CMOS-Technologie verwendet werden. Beispielsweise kann sich der Begriff ”Niederspannung” auf Source-Drain-Spannungen von ungefähr bis zu 15 V beziehen. Gemäß einer spezifischen Anwendung kann eine Treiber- bzw. Ansteuerschaltung zum Ansteuern einzelner Elemente einer Anordnung bzw. eines Arrays, wobei die einzelnen Elemente unabhängig voneinander bei einer vergleichsweise niedrigen Spannung angesteuert sind, Halbleitervorrichtungen gemäß Ausführungsbeispielen umfassen.
  • 10 zeigt ein Ersatzschaltungsdiagramm einer Ansteuerschaltung zum Ansteuern eines Arrays bzw. einer Anordnung von LEDs (”Licht emittierende Dioden” bzw. Leuchtdioden) 51, die in Reihe mit einem Stromregler 50 verbunden sind. Beispielsweise kann die Vorwärts- bzw. Durchlassspannung einer derartigen LED 51 angenähert 1,4 V bis angenähert 4 V betragen, und Ströme können bis zu 1,5 A sein. Die einzelnen LEDs 51 können unabhängig voneinander durch Schalter 52 angesteuert sein. Die Schalter 52 können durch erste oder zweite Feldeffekttransistoren ausgestaltet sein, wie diese hier beschrieben sind. Die Ansteuerschaltung zum Steuern der LEDs 51 kann weiterhin die zweiten oder ersten Feldeffekttransistoren umfassen.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele ausgestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele irgendeine Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder irgendeine Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollten der Kern und der Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (20)

  1. Halbleitervorrichtung (1) mit einem ersten Feldeffekttransistor (200) und einem zweiten Feldeffekttransistor (300), von denen jeder in einem Halbleitersubstrat (100) gebildet ist, das eine erste Hauptoberfläche (110) hat, wobei der erste Feldeffekttransistor (200) aufweist: einen ersten Sourcekontaktgraben (321) und einen ersten Drainkontaktgraben (322), von denen jeder in einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft und jeder in der ersten Hauptoberfläche (110) gebildet ist, erste Sourcebereiche (201) eines ersten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in dem ersten Sourcekontaktgraben (321) verbunden sind, und erste Drainbereiche (205) des ersten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in dem ersten Drainkontaktgraben (322) verbunden sind, wobei der zweite Feldeffekttransistor (300) aufweist: einen zweiten Sourcekontaktgraben (521) und einen zweiten Drainkontaktgraben (522), von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft, wobei die zweite Richtung verschieden von der ersten Richtung ist, und jeder in der ersten Hauptoberfläche (110) gebildet ist, zweite Sourcebereiche (401) eines zweiten Leitfähigkeitstyps, die elektrisch mit einem leitenden Material in dem zweiten Sourcekontaktgraben (521) verbunden sind, und zweite Drainbereiche (405), die elektrisch mit einem leitenden Material in dem zweiten Drainkontaktgraben (522) verbunden sind.
  2. Halbleitervorrichtung (1) nach Anspruch 1, weiterhin umfassend erste Gateelektrodenstrukturen (210) und erste Bodybereiche (220), die sich zwischen dem ersten Sourcekontaktgraben (321) und dem ersten Drainkontaktgraben (322) erstrecken, und zweite Gateelektrodenstrukturen (410) und zweite Bodybereiche (420), die sich zwischen dem zweiten Sourcekontaktgraben (521) und dem zweiten Drainkontaktgraben (522) erstrecken.
  3. Halbleitervorrichtung (1) nach Anspruch 2, bei der die ersten Bodybereiche (220) von dem zweiten Leitfähigkeitstyp sind und die zweiten Bodybereiche (420) von dem ersten Leitfähigkeitstyp, der verschieden von dem zweiten Leitfähigkeitstyp ist, sind.
  4. Halbleitervorrichtung (1) nach Anspruch 2 oder 3, bei der die ersten Gateelektrodenstrukturen (210) in ersten Gatetrenches (212) in der ersten Hauptoberfläche (110) angeordnet sind, wobei die ersten Gatetrenches (212) sich in der zweiten Richtung erstrecken, und die zweiten Gateelektrodenstrukturen (410) in den zweiten Gatetrenches (412) in der ersten Hauptoberfläche (110) angeordnet sind, wobei die zweiten Gatetrenches (412) sich in der ersten Richtung erstrecken.
  5. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 4, weiterhin umfassend erste Bodykontaktteile (225) benachbart zu dem ersten Sourcekontaktgraben (321) und elektrisch verbunden mit dem leitenden Material in dem ersten Sourcekontaktgraben (321).
  6. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 5, weiterhin umfassend zweite Bodykontaktteile (425) benachbart zu dem zweiten Sourcekontaktgraben (521) und elektrisch verbunden mit dem leitenden Material in dem zweiten Sourcekontaktgraben (521).
  7. Halbleitervorrichtung (1) nach einem der vorangehenden Ansprüche, bei der der erste Feldeffekttransistor (200) in einem Teil des zweiten Leitfähigkeitstyps des Halbleitersubstrates (100) angeordnet ist und bei der der zweite Feldeffekttransistor (300) in einem Teil des ersten Leitfähigkeitstyps des Halbleitersubstrates (100) angeordnet ist.
  8. Verfahren zum Bilden einer Halbleitervorrichtung (1) mit einem ersten Feldeffekttransistor (200) und einem zweiten Feldeffekttransistor (300) in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat, umfassend: Bilden (S100) eines ersten Sourcekontaktgrabens (321) und eines ersten Drainkontaktgrabens (322), von denen jeder in einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft, in der ersten Hauptoberfläche (110), Bilden (S200) eines zweiten Sourcekontaktgrabens (521) und eines zweiten Drainkontaktgrabens (522), von denen jeder in einer zweiten Richtung parallel zu der ersten Hauptoberfläche (110) verläuft, in der ersten Hauptoberfläche (110), wobei die zweite Richtung verschieden von der ersten Richtung ist, Durchführen (S300) eines ersten geneigten Ionenimplantationsprozesses (600) mit Dotierstoffen eines ersten Leitfähigkeitstyps, wobei der erste geneigte Ionenimplantationsprozess (600) in einer ersten Implantationsrichtung durchgeführt wird, eine Projektion der ersten Implantationsrichtung auf die erste Hauptoberfläche (110) senkrecht zu der ersten Richtung ist, die erste Implantationsrichtung einen ersten Neigungswinkel bezüglich einer Normalen (105) zu der ersten Hauptoberfläche (110) hat, um Dotierstoffe durch erste Seitenwände des ersten Sourcekontaktgrabens (321) und des ersten Drainkontaktgrabens (322) in das Halbleitersubstrat einzuführen, wobei die ersten Seitenwände sich in der ersten Richtung erstrecken, Durchführen (S400) eines zweiten geneigten Ionenimplantationsprozesses (620) mit Dotierstoffen des zweiten Leitfähigkeitstyps, wobei der zweite geneigte Ionenimplantationsprozess (620) unter einer zweiten Implantationsrichtung durchgeführt wird, eine Projektion der zweiten Implantationsrichtung auf die erste Hauptoberfläche (110) senkrecht zu der zweiten Richtung ist, die zweite Implantationsrichtung einen zweiten Neigungswinkel bezüglich der Normalen (105) zu der ersten Hauptoberfläche (110) hat, um Dotierstoffe durch zweite Seitenwände des zweiten Sourcekontaktgrabens (521) und des zweiten Drainkontaktgrabens (522) in das Halbleitersubstrat einzuführen, wobei die zweiten Seitenwände sich in der zweiten Richtung erstrecken.
  9. Verfahren nach Anspruch 8, weiterhin umfassend ein Durchführen eines dritten geneigten Ionenimplantationsprozesses (610) mit Dotierstoffen des ersten Leitfähigkeitstyps, wobei der dritte geneigte Ionenimplantationsprozess (620) unter einer dritten Implantationsrichtung durchgeführt wird, eine Projektion der dritten Implantationsrichtung auf die erste Hauptoberfläche (110) senkrecht zu der zweiten Richtung ist, die dritte Implantationsrichtung einen dritten Neigungswinkel bezüglich der Normalen (105) zu der ersten Hauptoberfläche (110) größer als der erste Neigungswinkel hat.
  10. Verfahren nach Anspruch 9, bei dem der dritte Neigungswinkel gewählt ist, so dass Dotierstoffe des ersten Leitfähigkeitstyps nicht durch die zweiten Seitenwände des zweiten Sourcekontaktgrabens in das Halbleitersubstrat eingeführt sind.
  11. Verfahren nach einem der Ansprüche 8 bis 10, weiterhin umfassend ein Bedecken des zweiten Drainkontaktgrabens mit einer Maskierungsschicht (160) vor Durchführen des ersten geneigten Ionenimplantationsprozesses (600).
  12. Verfahren nach einem der Ansprüche 9 bis 11, weiterhin umfassend ein Bedecken des ersten Drainkontaktgrabens (322) mit einer Maskierungsschicht (170) vor Durchführen des dritten geneigten Ionenimplantationsprozesses (620).
  13. Verfahren nach einem der Ansprüche 8 bis 12, weiterhin umfassend ein Durchführen eines vierten geneigten Ionenimplantationsprozesses (630) mit Dotierstoffen des zweiten Leitfähigkeitstyps, wobei der vierte geneigte Ionenimplantationsprozess (630) unter einer vierten Implantationsrichtung durchgeführt wird, eine Projektion der vierten Implantationsrichtung auf die erste Hauptoberfläche senkrecht zu der ersten Richtung ist, die vierte Implantationsrichtung einen vierten Neigungswinkel bezüglich der Normalen (105) der ersten Hauptoberfläche (110) größer als der zweite Neigungswinkel hat.
  14. Verfahren nach Anspruch 13, bei dem der vierte Neigungswinkel so gewählt ist, dass Dotierstoffe des zweiten Leitfähigkeitstyps nicht durch die ersten Seitenwände des ersten Sourcekontaktgrabens in das Halbleitersubstrat eingeführt werden.
  15. Verfahren nach einem der Ansprüche 8 bis 14, bei dem aufgrund des ersten geneigten Ionenimplantationsprozesses eine Bodenseite des zweiten Sourcekontaktgrabens (521) dotiert wird und bei dem aufgrund des zweiten geneigten Ionenimplantationsprozesses eine Bodenseite des ersten Sourcekontaktgrabens (321) dotiert wird.
  16. Verfahren nach einem der Ansprüche 8 bis 15, weiterhin umfassend ein Bilden von ersten Gatetrenches (212) in der ersten Hauptoberfläche (110), wobei sich die ersten Gatetrenches (212) in der zweiten Richtung erstrecken, und ein Bilden der ersten Gateelektrodenstrukturen (210) in den ersten Gatetrenches (212), und Bilden von zweiten Gatetrenches (412) in der ersten Hauptoberfläche (110), wobei die zweiten Gatetrenches (412) sich in der ersten Richtung erstrecken, und Bilden der zweiten Gateelektrodenstrukturen (410) in den zweiten Gatetrenches (412).
  17. Verfahren nach einem der Ansprüche 10 bis 16, bei dem aufgrund des ersten geneigten Ionenimplantationsprozesses Dotierstoffe des ersten Leitfähigkeitstyps durch erste Seitenwände des zweiten Sourcekontaktgrabens (521) in das Halbleitersubstrat eingeführt werden, wobei die ersten Seitenwände des zweiten Sourcekontaktgrabens (521) sich in der ersten Richtung erstrecken, und aufgrund des zweiten geneigten Ionenimplantationsprozesses Dotierstoffe des zweiten Leitfähigkeitstyps durch zweite Seitenwände des ersten Sourcekontaktgrabens (321) in das Halbleitersubstrat eingeführt werden, wobei die zweiten Seitenwände des ersten Sourcekontaktgrabens (321) sich in der zweiten Richtung erstrecken.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, betreibbar als ein Niederspannungs-Leistungstransistor.
  19. Ansteuerschaltung mit einer Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 9.
  20. Ansteuerschaltung nach Anspruch 19, die gestaltet ist, um unabhängig einzelne Elemente eines Arrays von Elementen anzusteuern.
DE102015106689.0A 2015-04-29 2015-04-29 Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung Ceased DE102015106689A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015106689.0A DE102015106689A1 (de) 2015-04-29 2015-04-29 Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung
US15/138,739 US9661707B2 (en) 2015-04-29 2016-04-26 Method for manufacturing a semiconductor device using tilted ion implantation processes, semiconductor device and integrated circuit
CN201610275900.6A CN106098688A (zh) 2015-04-29 2016-04-29 用于制造半导体器件的方法、半导体器件和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015106689.0A DE102015106689A1 (de) 2015-04-29 2015-04-29 Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE102015106689A1 true DE102015106689A1 (de) 2016-11-03

Family

ID=57135902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106689.0A Ceased DE102015106689A1 (de) 2015-04-29 2015-04-29 Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung

Country Status (3)

Country Link
US (1) US9661707B2 (de)
CN (1) CN106098688A (de)
DE (1) DE102015106689A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187682A1 (en) * 2003-08-28 2007-08-16 Nec Corporation Semiconductor device having fin-type effect transistor
US20070190708A1 (en) * 2006-01-31 2007-08-16 Akio Kaneko Semiconductor device and method manufacturing semiconductor device
DE112006001589T5 (de) * 2005-06-21 2008-04-30 Intel Corporation, Santa Clara Halbleiterbauelementstrukturen und Verfahren zur Bildung von Halbleiterstrukturen
WO2013095779A1 (en) * 2011-12-20 2013-06-27 International Business Machines Corporation Soi finfet with recessed merged fins and liner for enhanced stress coupling
US20150091083A1 (en) * 2013-10-02 2015-04-02 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device with Lateral FET Cells and Field Plates

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361539B2 (en) * 2006-05-16 2008-04-22 International Business Machines Corporation Dual stress liner
US8878292B2 (en) * 2008-03-02 2014-11-04 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
US8497551B2 (en) * 2010-06-02 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for trench MOSFET

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187682A1 (en) * 2003-08-28 2007-08-16 Nec Corporation Semiconductor device having fin-type effect transistor
DE112006001589T5 (de) * 2005-06-21 2008-04-30 Intel Corporation, Santa Clara Halbleiterbauelementstrukturen und Verfahren zur Bildung von Halbleiterstrukturen
US20070190708A1 (en) * 2006-01-31 2007-08-16 Akio Kaneko Semiconductor device and method manufacturing semiconductor device
WO2013095779A1 (en) * 2011-12-20 2013-06-27 International Business Machines Corporation Soi finfet with recessed merged fins and liner for enhanced stress coupling
US20150091083A1 (en) * 2013-10-02 2015-04-02 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device with Lateral FET Cells and Field Plates

Also Published As

Publication number Publication date
US9661707B2 (en) 2017-05-23
CN106098688A (zh) 2016-11-09
US20160322357A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final