DE102015116152A1 - Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung - Google Patents

Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung Download PDF

Info

Publication number
DE102015116152A1
DE102015116152A1 DE102015116152.4A DE102015116152A DE102015116152A1 DE 102015116152 A1 DE102015116152 A1 DE 102015116152A1 DE 102015116152 A DE102015116152 A DE 102015116152A DE 102015116152 A1 DE102015116152 A1 DE 102015116152A1
Authority
DE
Germany
Prior art keywords
electronic device
electrically conductive
area
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015116152.4A
Other languages
English (en)
Other versions
DE102015116152B4 (de
Inventor
Francesco Salamone
Fabio Vito COPPONE
Agatino Minotti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE102015116152A1 publication Critical patent/DE102015116152A1/de
Application granted granted Critical
Publication of DE102015116152B4 publication Critical patent/DE102015116152B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine elektronische Vorrichtung (41) weist Folgendes auf: einen Halbleiterchip (25), in den eine elektronische Komponente integriert ist; einen Leiterrahmen (12), an dem der Halbleiterchip (25) angebracht ist; einen Schutzkörper (42), der den Halbleiterchip seitlich und an der Oberseite umschließt und die Leiterrahmenstruktur (12) zumindest teilweise umschließt und eine obere Oberfläche (40a), eine untere Oberfläche (40b) sowie eine Dicke der elektronischen Vorrichtung definiert; sowie eine elektrisch leitfähige Leitung (14), die mit dem Halbleiterchip elektrisch gekoppelt ist. Die elektrisch leitfähige Leitung (14) ist derart ausgeführt, dass sie sich durch die gesamte Dicke des Schutzkörpers erstreckt, um einen vorderen elektrischen Kontakt (14'), der von der oberen Oberfläche (40a) der elektronischen Vorrichtung zugänglich ist, sowie einen hinteren elektrischen Kontakt (14''), der von der unteren Oberfläche (40b) der elektronischen Vorrichtung zugänglich ist, zu bilden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit sowie auf ein Verfahren zum Herstellen der elektronischen Vorrichtung.
  • Bekanntermaßen handelt es sich bei der Herstellung von Halbleitervorrichtungen bei der Kapselung oder gehäusemäßigen Unterbringung um den abschließenden Schritt, der ein Halbleitersubstrat in eine funktionsfähige Komponente umwandelt, die auf einer gedruckten Schaltungsplatte bzw. Leiterplatte angebracht werden kann. Typischerweise liegt das Halbleitersubstrat in Form eines Halbleiterchips vor. Die Baueinheit bietet Schutz für den Halbleiterchip und stellt die erforderlichen elektrischen Verbindungen zur Verfügung, durch die dem Halbleiterchip Signale zugeführt werden können sowie von dem Halbleiterchip abgehende Signale ermittelt werden können.
  • Zum Erfüllen des Bedarfs für eine zunehmend größere Integration sowie größenmäßige Reduzierung beinhalten die derzeit verwendeten Verfahren zur gehäusemäßigen Unterbringung das sogenannte Die-Level oder Wafer-Lavel-Packaging (WLP) bzw. die gehäusemäßige Unterbringung auf Chip-Ebene oder auf Wafer-Ebene sowie das 3D-Packaging. Weitere Lösungen sehen Oberflächenmontage-Vorrichtungen (SMDs) vor, die eine weitere Reduzierung der Abmessungen der Baueinheit sowie der Montagekosten ermöglichen. Man betrachte z. B. die als PowerFlatWz bekannte Baueinheit. Diese Art von Baueinheit ermöglicht eine Minimierung des von der eigentlichen Baueinheit eingenommenen Raums, wenn diese auf der Leiterplatte angebracht ist, und gleichzeitig eine Steigerung des Wärmeaustausches mit der eigentlichen Leiterplatte durch die Metallverbindungen zwischen dem unteren Teil der Baueinheit und der Leiterplatte. Wie in 1 anhand eines Beispiels dargestellt, sind die elektrischen Verbindungen durch ebene Bereiche gebildet, die sich in einer Bodenfläche der Baueinheit erstrecken. Unter Bezugnahme auf 1 ist die Baueinheit mit dem Bezugszeichen 1 bezeichnet. Eine Struktur 2, die einen Träger für einen Chip 3 bildet und zum Schaffen der elektrischen Verbindungen zwischen dem Chip 3 und der Außenseite von der Baueinheit 1 ausgebildet ist, ist als ”Leiterrahmen” bekannt und erstreckt sich in einer derartigen Weise, dass ein unterer Oberflächenbereich 2b desselben in derselben Ebene wie eine Bodenfläche 1b der Baueinheit 1 liegt und somit selbst einen Teil der Bodenfläche 1b der Baueinheit 1 bildet. Der Chip 3 ist an einen oberen Oberflächenbereich 2a des Leiterrahmens 2 gebondet (z. B. durch eine Klebstoffschicht 4). Dieser obere Oberflächenbereich 2a besitzt eine ebene Oberfläche, die speziell für die Kopplung mit dem Chip 3 vorgesehen ist und besser als ”Chipbefestigungsfläche” bekannt ist. Der obere Oberflächenbereich 2a des Leiterrahmens 2 ist gegenüber von dem unteren Oberflächenbereich 2b des Leiterrahmens 2 angeordnet.
  • Der Leiterrahmen 2 stellt an dem unteren Oberflächenbereich 2b eine Mehrzahl von elektrischen Kontaktbereichen 5a zur Verfügung, die elektrisch voneinander isoliert sind und jeweils zum Übertragen eines Signals von und/oder zu der Leiterplatte ausgebildet sind. Wenn z. B. der Chip 3 einen MOS-Transistor bildet, wird der elektrische Kontaktbereich 5a beispielsweise mit dem Sourcebereich S des MOSFET elektrisch gekoppelt, während der elektrische Kontaktbereich 5b beispielsweise mit dem Drainbereich D des MOS-Transistors elektrisch gekoppelt wird. Bei diesem Beispiel muss ein weiterer elektrischer Kontakt (nicht gezeigt) vorgesehen werden, um den elektrischen Gate-Kontakt zu bilden.
  • Eine Harzschicht 7, insbesondere aus Epoxy-Harz, erstreckt sich über dem oberen Oberflächenbereich 2a des Leiterrahmens 2, um den Chip 3 zu bedecken und zu schützen, und ist zum Gewährleisten der oberen elektrischen Isolierung des Leiterrahmens 2 und des Chips 3 ausgebildet. Weiterhin erstreckt sich das Harzmaterial 7 in perforierte Bereiche des Leiterrahmens 2, bis es die Anordnungsebene des unteren Oberflächenbereichs 2b erreicht und die Ausbildung der Bodenfläche 1b der Baueinheit 1 somit abgeschlossen ist.
  • Da sich die elektrischen Kontaktbereiche 5a, 5b beide an der Bodenfläche 1b der Baueinheit 1 erstrecken, wird eine elektrische Kopplung mit der Leiterplatte (nicht dargestellt) an der Bodenfläche 1b der Baueinheit 1 hergestellt. Im Allgemeinen ist der gesamte untere Oberflächenbereich 2b des Leiterrahmens 2 dazu ausgebildet, der Leiterplatte zugewandt angeordnet zu werden, so dass er somit ebenfalls eine Oberfläche für einen Wärmeaustausch zwischen der Baueinheit 1 und der Leiterplatte bildet.
  • Derzeitige Baueinheiten, und insbesondere die unter Bezugnahme auf 1 beschriebene Baueinheit, sind mit gewissen Nachteilen behaftet. Insbesondere für Leistungsanwendungen ist der mit der Leiterplatte erzielte Wärmeaustausch möglicherweise nicht ausreichend, um eine gute Kühlung des Chips 3 zu gewährleisten. Ferner erweisen sich die Vorgänge zum Testen der Baueinheit 1 insofern als komplex und teuer als diese nur ausgeführt werden können, indem eine speziell für den Testvorgang vorgesehene Leiterplatte bereitgestellt wird, mit der die Baueinheit 1 durch Bonden der unteren Oberfläche 1b an diese gekoppelt werden muss.
  • Die Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer elektronischen Vorrichtung sowie eines Verfahrens zum Herstellen der elektronischen Vorrichtung, mit der bzw. dem sich die kritischen Aspekte des Standes der Technik überwinden lassen sowie die Funktionen derselben erweitern lassen.
  • Gelöst wird diese Aufgabe erfindungsgemäß durch eine elektronische Vorrichtung und ein Verfahren zum Herstellen der elektronischen Vorrichtung geschaffen, wie diese in Anspruch 1 bzw. Anspruch 9 angegeben sind.
  • Die Erfindung und Weiterbildungen der Erfindung werden anhand der zeichnerischen Darstellungen von Ausführungsbeispielen noch näher erläutert. In den Zeichnungen zeigen:
  • 1 eine Darstellung einer elektronischen Vorrichtung mit einer Baueinheit gemäß einer Ausführungsform bekannten Typs;
  • 2A und 2B eine Perspektivansicht bzw. eine Draufsicht von oben auf eine Leiterrahmenstruktur gemäß einem Aspekt der vorliegenden Erfindung;
  • 3 eine Darstellung der Struktur einer elektronischen Vorrichtung in einem zwischengeordneten Herstellungsschritt, die die Leiterrahmenstruktur der 2A beinhaltet, in der ein Halbleiterchip untergebracht ist;
  • 4 eine Darstellung der elektronischen Vorrichtung der 3 an dem Ende der Formschritte, die mit einer Baueinheit gemäß einem Aspekt der vorliegenden Erfindung versehen ist;
  • 5A bis 5E Darstellungen von Formschritten zum Bilden der elektronischen Vorrichtung der 4;
  • 6 eine Draufsicht auf eine Anordnung 60 von Leiterrahmen der 2B vor einem Schritt der Vereinzelung der Leiterrahmen;
  • 7 eine Schnittdarstellung der elektronischen Vorrichtung der 4 entlang der Schnittlinie VII-VII;
  • 8 eine Darstellung der Struktur einer elektronischen Vorrichtung in einem zwischengeordneten Herstellungsschritt gemäß einer alternativen Ausführungsform zu der in 3 veranschaulichten;
  • 9 eine Darstellung eines Formschrittes zum Bilden der zwischengeordneten Struktur der 8, bei dem es sich um eine Alternative zu dem Formschritt der 5D handelt;
  • 10A und 10B jeweilige Darstellungen der elektronischen Vorrichtung der 8 am Ende der Formschritte, wobei die elektronische Vorrichtung mit einer Baueinheit gemäß einem weiteren Aspekt der vorliegenden Erfindung versehen ist; und
  • 11A und 11B jeweilige Darstellungen einer elektronischen Vorrichtung gemäß einem weiteren Aspekt der vorliegenden Erfindung.
  • Unter Bezugnahme auf die Perspektivansicht der 2A ist eine Struktur 12 zum Tragen eines Chips (d. h. zur Schaffung eines mechanischen Trägers für diesen) sowie zum Bereitstellen eines Teils der elektrischen Verbindungen zwischen dem Chip und der Außenseite der Baueinheit 1 ausgebildet. Die Struktur 12 ist als ”Leiterrahmen” bekannt. 2B veranschaulicht den Leiterrahmen 12 der 2A in einer Draufsicht von oben.
  • Unter Bezugnahme auf 2A und 2B besitzt der Leiterbahnen 12 einen zentralen Bereich 13 mit einer Wesentlichen ebenen freiliegenden Oberfläche 12a, die zum Aufnehmen des Chips ausgebildet ist und als ”Chipanschlussfläche” oder ”Chipbefestigungsfläche” bezeichnet wird. Gegenüber von der Oberfläche 12a erstreckt sich eine hintere Oberfläche 12b des Leiterrahmens 12, die im Wesentlichen eben ausgebildet ist und zum Bilden einer Auflagebasis oder Kopplungsbasis des Leiterrahmens 12 mit einem Bereich einer Leiterplatte (nicht dargestellt) ausgebildet ist.
  • Eine Mehrzahl von ”Leitungen” 14, 15 erstreckt sich in elektrisch abgekoppelter Weise von dem zentralen Bereich 13 weg, während sich mindestens eine Leitung 16 in mit dem zentralen Bereich 13 mechanisch und elektrisch gekoppelter Weise erstreckt, wobei diese insbesondere einstückig mit dem zentralen Bereich 13 ausgebildet ist.
  • Genauer gesagt weist der zentrale Bereich 13 des Leiterrahmens 12 eine im Wesentlichen vierecke Form auf und erstreckt sich in einer Ebene XY mit einer Dicke, die gemessen entlang einer zu der Ebene XY orthogonalen Z-Achse in etwa 100 μm bis 300 μm und insbesondere ca. 200 μm beträgt. Der zentrale Bereich 13 des Leiterrahmens 12 erstreckt sich gemäß einer Ausführungsform entlang der Richtung X über eine Distanz, die 3 bis 6 mm (z. B. 3,22 mm) beträgt, und entlang der Richtung Y über eine Distanz, die 4 bis 5 mm (z. B. 4,61 mm) beträgt. Die Abmessungen des zentralen Bereichs 13 können gegenüber den angegebenen Abmessungen variieren und werden in Abhängigkeit von der Größe des Chips gewählt, der in dem zentralen Bereich 13 unterzubringen ist.
  • Die Leitungen 14 und 15 erstrecken sich an einer Seite, die einer Seite 13a des zentralen Bereichs 13 zugewandt ist, entlang der Richtung Y. Die Leitungen 14 und 15 besitzen jeweils eine Haupterstreckungsrichtung in der positiven Richtung der Achse X und sind durch einen Graben 19 von dem zentralen Bereich 13 mechanisch und elektrisch getrennt. Die Leitung 14 beinhaltet einen Abstützbereich 14a, der dem Graben 19 direkt zugewandt angeordnet ist, sowie eine Mehrzahl von vorstehenden Elementen 14b, die mit dem Abstützbereich 14a mechanisch und elektrisch gekoppelt sind und sich von dem Abstützbereich 14a entlang der X-Richtung in freitragender Weise weg erstrecken, um Finger 14b zu bilden. Der Abstützbereich 14a erstreckt sich über eine Distanz von ca. 1 bis 2 mm entlang der X-Richtung.
  • Die Leitung 15 ist der Leitung 14 ähnlich ausgebildet und beinhaltet einen Abstützbereich 15a, der dem Graben 19 direkt zugewandt angeordnet ist, sowie nur ein vorstehendes Element 15b, das sich in mechanisch und elektrisch mit dem Abstützbereich 15a gekoppelter Weise von dem Abstützbereich 15a in freitragender Weise entlang der X-Richtung weg erstreckt und einen Finger 15b bildet. Die Leitung 15 ist von der Leitung 14 durch einen weiteren Graben 21 mechanisch und elektrisch getrennt. Der Abstützbereich 15a erstreckt sich wie der Abstützbereich 14a über eine Distanz von ca. 1 bis 2 mm entlang der X-Richtung.
  • Jeder Finger 14b, 15b ist derart ausgebildet, dass er eine Dicke entlang der Y Richtung von ca. 200 bis 400 μm, beispielsweise ca. 350 μm, sowie eine Dicke entlang der Z-Richtung von ca. 0,5 mm bis 1,5 mm, beispielsweise ca. 0,8 mm, aufweist. Im Spezielleren ist die Dicke der Finger 14b und 15b entlang der Z-Richtung im Wesentlichen gleich der Dicke, die für die Baueinheit erwünscht oder ins Auge gefasst ist, in der der Leiterrahmen 12 am Ende der Herstellungsschritte untergebracht ist.
  • Jeder Finger 14b, 15b ist entlang der Y Richtung einem weiteren Finger 14b, 15b zugewandt und ist von diesem entlang der Y Richtung über eine Distanz von ca. 1 mm getrennt. In 2A und 2B sind drei Finger 14b und nur ein Finger 15b dargestellt. Es ist jedoch möglich, Finger 14b, 15b in einer beliebigen gewünschten Anzahl ausgehend von eins vorzusehen.
  • Die Leitung 16 erstreckt sich von einer der Seite 13a in der X-Richtung gegenüberliegenden Seite 13b des zentralen Bereichs 13 weg, steht mit dem zentralen Bereich 13 mechanisch und elektrisch in Kontakt und erstreckt sich in der negativen Richtung der X-Achse weiter. Gemäß der Ausführungsform der 2 erstreckt sich die Leitung 16 entlang der Achse Y über die gesamte Länge der Seite 13b. Es ist jedoch erkennbar, dass Varianten ins Auge gefasst werden können. Beispielsweise kann sich die Leitung 16 über eine kürzere Distanz als die Länge der Seite 13b entlang der Y Richtung erstrecken. Alternativ hierzu ist es möglich, Leitungen desselben Typs wie die Leitungen 14 und/oder 15 auch in der der Seite 13b entsprechenden Region vorzusehen. Ferner besitzt die Leitung 16 eine Dicke entlang der Z-Achse, die gleich der Dicke der Leitungen 14, 15 ist.
  • Die Leitung 16 beinhaltet einen Abstützbereich 16a, der mit dem zentralen Bereich 13 direkt gekoppelt ist, sowie eine Mehrzahl von Fingern 16b, die von dem Abstützbereich 16a in freitragender Weise entlang der X-Achse abzweigen bzw. vorstehen.
  • 3 zeigt eine Baueinheitstruktur 23 in einem zwischengeordneten Herstellungszustand, die den Leiterrahmen 12 der 2A und 2B und einen in dem zentralen Bereich 13 des Leiterrahmens 12 untergebrachten Chip 25 beinhaltet. Bei dem Chip 25 handelt es sich um einen vorab hergestellten Typ, der beispielsweise einen MOS-Transistor bildet. Zu diesem Zweck sind an dem Chip 25 externe Metallkontakte bereitgestellt, nämlich: ein Source-Kontakt 25a, ein Gate-Kontakt 25b, der von dem Source-Kontakt 25a durch einen Isolierbereich 26 elektrisch isoliert ist, sowie ein Drain-Kontakt 25c, der sich auf der Rückseite des Chips 25 erstreckt und mit dem zentralen Bereich 13 des Leiterrahmens 12 in elektrischem Kontakt steht. Der Source-Kontakt 25a, der Gate-Kontakt 25b und der Drain-Kontakt 25c sind aus Metallmaterial, beispielsweise aus Aluminium oder Kupfer oder aus einer Metalllegierung, die Aluminium oder Kupfer beinhaltet, oder auch aus anderen Metallmaterialien in an sich bekannter Weise gebildet.
  • Der Sourcebereich 25a ist mit dem Abstützbereich 14a der Leitung 14 durch ein Metallband 28, beispielsweise aus Aluminium, elektrisch gekoppelt. Bei Leistungsanwendungen ist ein elektrisch leitfähiges Band 28 gegenüber einem leitfähigen Draht bevorzugt. Es ist offensichtlich, dass je nach Bedarf Alternativen zu den Darstellungen in den Zeichnungen möglich sind. Der Gate-Bereich 25b ist mit dem Abstützbereich 15a der Leitung 15 durch einen leitfähigen Draht 30 elektrisch gekoppelt. Der Drainanschluss des in den Chip 25 integrierten Transistors ist mit dem zentralen Bereich 13 des Leiterrahmens 12 durch einen Metallbond-Kontakt oder eine Schicht aus leitfähigem Klebstoff gekoppelt, der bzw. die in an sich bekannter Weise gebildet ist. Da die Leitung 16 in direktem elektrischen Kontakt mit dem zentralen Bereich 13 des Leiterrahmens 12 steht, ist die Leitung 16 auch mit dem Drainanschluss des in den Chip 25 integrierten Transistors in elektrischer Verbindung.
  • 4 veranschaulicht eine elektronische Vorrichtung 41, die mit einer Gehäuseeinheit bzw. Baueinheit 40 versehen ist, in die der Chip 25 und ein Teil des Leiterrahmens 12 der 3 eingekapselt sind. Die elektronische Vorrichtung 41 wird gebildet, indem der Leiterrahmen 12 und der Chip 25 der 3 einem Formschritt unterzogen werden, in dem der zentrale Bereich 13 des Leiterrahmens, die Abstützbereiche 14a, 15a der Leitungen 14, 15, der Chip 25 und die elektrischen Verbindungen 28, 30 vollständig mit einer Schicht 42 aus polymerem Material (typischerweise einem Epoxy-Harz) bedeckt werden. Auch die Gräben 19 und 21 werden mit der polymeren Schicht 42 gefüllt. Die Leitungen 14, 15 und 16 werden von der polymeren Schicht 42 nicht vollständig bedeckt und ragen von der Baueinheit 40 nach außen, so dass ein elektrischer Zugang von außerhalb der eigentlichen Baueinheit 40 ermöglicht ist.
  • Die Baueinheit 40 besitzt eine obere Seite 40a, die sich in einer Ebene parallel zu der Ebene XY erstreckt, sowie eine untere Seite 40b, die der oberen Seite 40a in der Richtung Z gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene XY erstreckt. Die Baueinheit 40 weist ferner Seitenflächen auf, insbesondere eine Seitenfläche 40c, die sich in einer Ebene parallel zu der Ebene YZ erstreckt, sowie eine Seitenfläche 40d, die der Seitenfläche 40c entlang der X-Achse gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene YZ erstreckt.
  • Wie aus 4 zu erkennen ist, sind obere Oberflächenbereiche 14', 15' und 16' der Finger 14b, 15b bzw. 16b nicht von der polymeren Schicht 42 bedeckt sowie im Wesentlichen in derselben Ebene wie die Oberseite 40a der Baueinheit 40 angeordnet. Ähnliche untere Oberflächenbereiche (in den Zeichnungen nicht dargestellt) der Finger 14b, 15b, 16b stehen an der Bodenseite 40b der Baueinheit 40 zur Verfügung.
  • Weiterhin sind die Leitungen 14 und 15 von der Seitenfläche 40c der Baueinheit 40 zugänglich (und zwar durch Zugang zu den seitlichen Fortsätzen der Finger 14b, 15b), und auch die Leitung 16 ist von der der Seite 40c gegenüberliegenden Seitenfläche 40d der Baueinheit 40 zugänglich (und zwar durch Zugang zu den seitlichen Fortsätzen der Finger 16b).
  • Der Formschritt zum vollständigen Bilden der Baueinheit 40 erfolgt nach einem Prozess des folien- oder filmunterstützten Formens bzw. Film-Assisted Molding (FMA), der von Boschman Technologies verfügbar gemacht wurde. Der folienunterstützte Formvorgang ermöglicht eine gehäusemäßige Unterbringung von ultradünnen Halbleiterkomponenten auf einer oder mehreren Oberflächen derselben.
  • Unter Bezugnahme auf 5A sieht der folienunterstützte Formvorgang die Verwendung eines Umhüllungssystems 50 vor, das einen ersten Formteil 52 und einen zweiten Formteil 54 beinhaltet. Der zweite Formteil 54 ist zum Abstützen des Leiterrahmens 12 (wie in 3 gezeigt) auf der Rückseite des Leiterrahmens 12 ausgebildet (wobei die Rückseite des Leiterrahmens 12 hier als die Oberfläche des Leiterrahmens 12 definiert ist, die der Oberfläche des Bereichs 13, in dem der Chip 25 aufliegt, gegenüberliegt). Der erste Formteil 52 ist derart ausgebildet, dass er die obere Oberfläche des Leiterrahmens 12 (insbesondere die Leitungen 14 bis 16) zusammen mit dem Chip 25 sowie die durch das Band 28 und durch den leitfähigen Draht 30 gebildeten elektrischen Verbindungen aufnimmt.
  • Zu diesem Zweck weist der erste Formteil 52 einen Hohlraum 55 auf, der zumindest teilweise die abschließende Formgebung der polymeren Schicht 42 am Ende der Formschritte definiert. Der zweite Formteil 54 weist bei dem vorliegenden Beispiel eine ebene Auflagefläche auf.
  • Das Umhüllungs- bzw. Einkapselungssystem 50 sieht ferner die Verwendung eines Formfilms bzw. einer Formfolie 56 vor, die dazu ausgebildet ist, der Formgebung des Hohlraums 55 des ersten Formteils 52 zu folgen, wie dies unter Bezugnahme auf die 5B und 5C deutlicher zu sehen ist. Zu diesem Zweck kann die Formfolie 56 aus einem modellierbaren Material bestehen, das zum Anhaften an den Wänden des Hohlraums 55 ausgebildet ist oder anderweitig vorgeformt und vormodelliert sein kann, um die Formfolie 56 dazu zu bringen, die gleiche Formgebung wie der Hohlraum 55 anzunehmen.
  • Der erste Formteil 52, die Formfolie 56 und der Hohlraum 55 sind derart dimensioniert und/oder modelliert, dass die obere Oberfläche 14', 15' und 16' der Finger 14b, 15b und 16b der Leitungen 14, 15 und 16 in direktem Kontakt mit der Formfolie 56 steht, wenn der erste Formteil mit dem zweiten Formteil in Kontakt gebracht ist, wie dies durch die Pfeile 57 der 5C veranschaulicht ist. 5D zeigt den ersten und den zweiten Formteil in Kontakt miteinander über die Formfolie 56 hinweg. Im Spezielleren wird während des in 5D veranschaulichten Schrittes die obere Oberfläche 14', 15' und 16' der Finger 14b, 15b und 16b teilweise in die Formfolie 56 eingebettet, so dass sie während eines nachfolgenden Formschrittes geschützt ist. Mit anderen Worten wird die Formfolie 56 durch die obere Oberfläche 14', 15' und 16' der Finger 14b, 15b und 16b lokal mit Druck beaufschlagt.
  • 5E veranschaulicht den Formschritt, in dem ein polymeres Material, im Spezielleren ein unter Wärme aushärtendes Polymer oder Harzmaterial, in den Hohlraum 55 eingespritzt wird, um die polymere Schicht 42 insbesondere oben auf dem Chip 25 sowie auf den elektrischen Kontakten 28 und 30 zu bilden. Die von der Formfolie 56 geschützten Bereiche der Leitungen 14 bis 16 werden nicht von dem polymeren Material bedeckt. Auch der untere Oberflächenbereich des Leiterrahmens 12, der mit dem zweiten Formteil 54 in Kontakt steht, wird nicht von dem polymeren Material bedeckt.
  • Als nächstes erfolgen Schritte zum Aushärten des polymeren Materials zum Begünstigen des Härtens desselben. Bei einem unter Wärme aushärtenden Material erfolgt ein Schritt der Erwärmung auf eine Temperatur, die von dem Typ des verwendeten Materials abhängig ist. Bei Epoxy-Harz z. B. wird ein Ausheizschritt in einem Ofen bei einer Temperatur von 175°C für 8 Stunden ausgeführt.
  • Anschließend wird ein optionaler Schritt der Reinigung der Baueinheit ausgeführt (Entgratungsschritt) ausgeführt, um jegliche möglichen Rückstände von polymerisiertem Material von oberhalb den Bereichen des Leiterrahmens 12 zu entfernen, die für einen Zugang von außen freiliegend bleiben sollten.
  • Die Formschritte der 5A bis 5E sind aus Gründen der Vereinfachung unter Bezugnahme auf nur einen Leiterrahmen mit nur einem daran angebrachten Chip dargestellt und beschrieben worden. Die Formvorgänge werden jedoch typischerweise an einer Anordnung von Leiterrahmen 12 ausgeführt, die mechanisch miteinander verbunden sind, wie dies anhand eines Beispiels in 6 in einer Draufsicht veranschaulicht ist. 6 zeigt in einer Draufsicht eine Anordnung 60 von Leiterrahmen, wobei aus Gründen der Vereinfachung die Chips 25 und die elektrischen Verbindungen 28, 30 in der Zeichnung weggelassen worden sind.
  • Nach den Schritten des Formens und Härtens des polymeren Materials wird jeder Leiterrahmen 12 von den diesem benachbarten Leiterrahmen 12 getrennt, indem in Trennbereichen 61 ein Schneidvorgang in an sich bekannter Weise ausgeführt wird. Dadurch wird jede Baueinheit 40 von den anderen Baueinheiten 40 getrennt.
  • 7 zeigt eine seitliche Schnittdarstellung der Baueinheit 40 der 4 entlang der Schnittlinie VII-VII, wie diese nach dem Schritt der 5E vorliegt.
  • Wie aus 7 zu erkennen ist, ist die Bodenseite 40b der Baueinheit 40 elektrisch zugänglich, indem die freiliegenden Bereiche der Rückseite des Leiterrahmens 12 kontaktiert werden, d. h. die Oberfläche des Leiterrahmens 12, die entlang der Z-Achse dem zentralen Bereich 13 gegenüberliegt, auf dem der Chip 25 angeordnet ist, und die den Drain-Kontakt des eigentlichen Chips darstellt. Auch die Oberseite 40a der Baueinheit 40 ist elektrisch zugänglich, indem die freiliegenden Bereiche der Vorderseite des Leiterrahmens 12 kontaktiert werden.
  • 8 veranschaulicht ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. In diesem Fall folgt nach der Positionierung eines Leiterrahmens 12, der mit Leitungen 14 bis 16 des in 2 veranschaulichten Typs versehen ist und bereits unter Bezugnahme auf 2 beschrieben worden ist, ein Schritt der Kopplung des Chips 25 in dem zentralen Bereich 13 des Leiterrahmens 12, wie dies bereits unter Bezugnahme auf 3 beschrieben worden ist.
  • Gemäß dem Ausführungsbeispiel der 8 folgt darauf ein weiterer Schritt der Kopplung eines leitfähigen Flächenkörpers 70, beispielsweise aus Metall (insbesondere Kupfer), oben auf dem Chip 25 in elektrischem Kontakt mit der Source-Metallisierung 25a, jedoch nicht mit der Gate-Metallisierung 25b. Der leitfähige Flächenkörper 70 erstreckt sich bis zum Erreichen des Abstützbereichs 14a der Leitung 14 sowie bis zur elektrischen Kontaktierung des Abstützbereichs 14a und ersetzt somit das in 3 veranschaulichte Band 28. Die Gate-Metallisierung 25b ist stattdessen mit dem Abstützbereich 15a der Leitung 15 durch den bereits beschriebenen leitfähigen Draht 30 elektrisch gekoppelt. Der leitfähige Flächenkörper 70 ist mit der Source-Metallisierung 25a beispielsweise durch eine Schicht aus leitfähigem Klebstoff mechanisch gekoppelt. Es sind auch andere Ausführungsformen möglich, beispielsweise Metall-Bonden oder noch andere Ausführungsformen.
  • Der leitfähige Flächenkörper 70 ist mit einer derartigen Dicke gewählt, dass er nach dem Schritt der mechanischen Kopplung mit dem Chip 25 eine in der positiven Richtung der Z-Achse gemessene maximale Höhe erreicht, die im Wesentlichen gleich der maximalen Höhe ist, die die Leitungen 14, 15 und 16 in der positiven Richtung der Z-Achse erreichen. Mit anderen Worten ist die obere Oberfläche 70' des leitfähigen Flächenkörpers 70 im Wesentlichen koplanar mit den jeweiligen oberen Oberflächen 14', 15' und 16' der Leitungen 14, 15 und 16. Mögliche Variationen der von dem leitfähigen Flächenkörper 70 entlang der Z-Achse erreichten Höhe können in Bezug auf die gewünschte Höhe beispielsweise entsprechend der Produktionsspannweite vorgegeben werden.
  • Beispielsweise weist gemäß einer Ausführungsform der Leiterrahmen 12 in dem zentralen Bereich 13 entlang der Z-Achse eine Dicke von ca. 200 μm ± 10 μm auf, die Kopplungsschicht zwischen dem zentralen Bereich 13 und den Chip 25 (z. B. Löterhebungen oder leitfähiger Klebstoff) weist entlang der Z-Achse eine Dicke von ca. 40 μm ± 10 μm auf, der Chip 25 weist entlang der Z-Achse eine Dicke von ca. 200 μm ± 10 μm auf, eine weitere Kopplungsschicht zwischen der Source-Metallisierung 25a des Chips 25 (z. B. Löterhebungen oder leitfähiger Klebstoff) und dem leitfähigen Flächenkörper 12 weist entlang der Z-Achse eine Dicke von ca. 40 μm ± 10 μm auf, und schließlich ist der leitfähige Flächenkörper 70 mit einer derartigen Dicke gewählt, dass er entlang der Z-Achse die von den Leitungen 14 bis 16 erreichte maximale Höhe erreicht. Wenn man z. B. den Fall betrachtet, dass die Leitungen 14 bis 16 alle die gleiche Dicke aufweisen, die gleich 0,8 μm beträgt, so wird der leitfähige Flächenkörper 70 mit einer Dicke von 240 μm gewählt.
  • Auf diese Weise erhält man eine zwischengeordnete Leiterrahmenstruktur 73, die demselben Formvorgang folgt wie die vorstehend bereits beschriebene zwischengeordnete Leiterrahmenstruktur 23 gemäß den Schritten der 5A bis 5E. Die gleichen Betrachtungen, die unter Bezugnahme auf 6 angestellt wurden, gelten auch hier. Eine mögliche Differenz zwischen der von dem leitfähigen Flächenkörper 70 erreichten maximalen Höhe im Vergleich zu der von den Leitungen 14 bis 16 erreichten maximalen Höhe ist durch die Herstellungsspannweite in Anbetracht der vorstehend genannten Toleranzen bedingt. Da während des Formschrittes der leitfähige Flächenkörper 70 und die Leitungen 14 bis 16 gegen die Formfolie 56 gedrückt werden und teilweise in diese einsinken, wird die mögliche Schwankung einer Dicke aufgrund der Herstellungsspannweite kompensiert, und sowohl die obere Oberfläche 70' des leitfähigen Flächenkörpers 70 als auch die oberen Oberflächen 14' bis 16' der Leitungen 14 bis 16 sind während des Formschrittes geschützt und werden nicht von dem polymeren Material bedeckt.
  • 9 veranschaulicht den Formschritt der 5D im Fall der zwischengeordneten Leiterrahmenstruktur 73. Es sei darauf hingewiesen, dass im Fall der 9 der leitfähige Flächenkörper 70 an seiner oberen Oberfläche 70' ebenfalls in direktem Kontakt mit der Formfolie 56 steht. Im Spezielleren werden während des Schrittes der 9 sowohl die obere Oberfläche 14', 15' und 16' der Finger 14b, 15b und 16b als auch die obere Oberfläche 70' des leitfähigen Flächenkörpers 70 teilweise in die Formfolie 56 eingebettet, so dass sie während des nachfolgenden Formschrittes (vom Typ gemäß 5E) geschützt sind. Mit anderen Worten wird die Formfolie 56 durch die obere Oberfläche 14', 15' und 16' der Finger 14b, 15b und 16b sowie durch die obere Oberfläche 70' des leitfähigen Flächenkörpers 70 lokal mit Druck beaufschlagt.
  • 10A zeigt eine elektronische Vorrichtung 91 mit einer Baueinheit 90, die die zwischengeordnete Leiterrahmenstruktur 73 der 8 eingekapselt, nach dem Formschritt der 9. Die elektronische Vorrichtung 91 erhält man durch vollständiges Bedecken des zentralen Bereichs 13 des Leiterrahmens 12, der Abstützbereiche 14a, 15a der Leitungen 14, 15, des Chips 25 sowie des leitfähigen Drahts 30 mit einer polymeren Schicht 92 (die die gleichen Eigenschaften aufweist wie die bereits beschriebene polymere Schicht 42). Auch die Gräben 19 und 21 werden mit der polymeren Schicht 92 gefüllt.
  • Die Baueinheit 90 weist eine Oberseite 90a, die in einer Ebene parallel zu der Ebene XY liegt, sowie eine Bodenseite 90b auf, die in der Z-Richtung der Oberseite 90a gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene XY erstreckt. Die Baueinheit 90 weist ferner Seitenflächen auf, insbesondere eine Seitenfläche 90c, die in einer Ebene parallel zu der Ebene YZ liegt, sowie eine Seitenfläche 90d, die der Seitenfläche 90c in der X-Richtung gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene YZ erstreckt.
  • Hinsichtlich des leitfähigen Flächenkörpers 70 ist zu erwähnen, dass dieser nicht vollständig von der polymeren Schicht 92 bedeckt ist. Genauer gesagt liegt die obere Oberfläche 70' des leitfähigen Flächenkörpers 70 in der der Oberseite 90a entsprechenden Region zur Außenseite der Baueinheit 90 frei und ist elektrisch zugänglich. Diejenigen Bereiche des Flächenkörpers 70, die sich entlang der Z-Achse bis zu einer geringeren Höhe als der Höhe der oberen Oberfläche 70' erstrecken, sind dagegen von der polymeren Schicht 92 bedeckt (möglicherweise mit Ausnahme des Bereichs des Flächenkörpers 70, der während des Schrittes der 9 in die Formfolie eingebettet ist).
  • Auch die Leitungen 14, 15 und 16 sind nicht vollständig von der polymeren Schicht 92 bedeckt und ragen von der Baueinheit 90 nach außen, so dass ein elektrischer Zugang zu diesen von außerhalb der Baueinheit 90 möglich ist, und zwar sowohl an der Oberseite 90a als auch an der Unterseite 90b oder ansonsten seitlich an der Seitenfläche 90c (Leitungen 14, 15) und der Seitenfläche 90d (Leitung 16). Wie aus 9 ersichtlich ist, sind die oberen Oberflächenbereiche 14', 15' und 16' der Finger 14b, 15b bzw. 16b nicht von der polymeren Schicht 92 bedeckt, wobei sie im Wesentlichen in derselben Ebene wie die Oberseite 90a der Baueinheit 90 liegen und koplanar zu der freiliegenden Oberfläche 70' des leitfähigen Flächenkörpers 70 sind.
  • Zur vollständigeren Erläuterung sei erwähnt, dass die Leitungen 14 und 15 ferner auch von der Seitenfläche 90c der Baueinheit 90 zugänglich sind und auch die Leitung 16 von der der Seite 90c gegenüberliegenden Seitenfläche 90d der Baueinheit 90 zugänglich ist.
  • 10B zeigt die elektronische Vorrichtung 91 der 10A um 180° um die X-Achse gedreht zur Veranschaulichung der Bodenfläche 90b. Zu erkennen sind untere Oberflächenbereiche 14'', 15'' und 16'' der Finger 14b, 15b und 16b, die von der Bodenseite 90b der Baueinheit 90 her elektrisch zugänglich sind. Weiterhin erstreckt sich die Bodenfläche des Leiterrahmens 12 an der Bodenseite 90b der Baueinheit 90 und liegt an dieser frei (entlang der Z-Achse dem zentralen Bereich 13 gegenüberliegend, auf dem der Chip 25 angeordnet ist). Auf diese Weise bietet die Baueinheit 90 sowohl in dem Bereich, der der Oberseite 90a entspricht, als auch in dem Bereich, der der Bodenseite 90b entspricht, zwei leitfähige Flächen (insbesondere leitfähige Metallflächen) zusätzlich zu dem Vorhandensein der Leitungen 14 bis 16.
  • Die 11A und 11B zeigen eine Draufsicht bzw. eine Bodenansicht einer elektronischen Vorrichtung 101, die mit einer Baueinheit 100 versehen ist, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Baueinheit 100 weist eine Oberseite 100a, die sich in einer Ebene parallel zu der Ebene XY erstreckt, und eine Bodenseite 100b auf, die der Oberseite 100a in der Z-Richtung gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene XY erstreckt. Weiterhin weist die Baueinheit 100 Seitenflächen auf, insbesondere eine Seitenfläche 100c, die sich in einer Ebene parallel zu der Ebene YZ erstreckt, sowie eine Seitenfläche 100d, die der Seitenfläche 100c entlang der X-Achse gegenüberliegt und sich in einer jeweiligen Ebene parallel zu der Ebene YZ erstreckt.
  • In diesem Fall sind Leitungen 114 bis 116 vorhanden, die derart geformt sind, dass sie nach dem Formschritt nicht aus der polymeren Schicht an den Seitenflächen 100c und 100d hervorstehenden, sondern im Wesentlichen in derselben jeweiligen Anordnungsebene wie die Seitenflächen 100c und 100d liegen (d. h. in einer Ebene parallel zu der Ebene YZ). In die Baueinheit 100 ist eine zwischengeordnete Leiterrahmenstruktur des in 8 veranschaulichten Typs eingekapselt, so dass die Baueinheit 100 elektrisch leitfähige Bereiche darbietet, die von der Oberseite 100a und von der Bodenseite 100b her elektrisch zugänglich sind, und zwar zusätzlich zu dem Vorhandensein der Leitungen 114 bis 116, die auch von der Oberseite 100a und von der Bodenseite 100b her zugänglich sind.
  • Die vorliegende Erfindung kann gemäß jedem der vorstehend beschriebenen Ausführungsbeispiele auf zahlreichen technischen Gebieten Anwendung finden. Insbesondere ist es möglich, einen Wärmetauscher an der freiliegenden Oberfläche 70' des leitfähigen Flächenkörpers 70 und/oder an der freiliegenden Oberfläche 12b des Leiterrahmens 12 zu installieren.
  • Da unter Bezugnahme auf die 4 und 10A–10B die Leitungen 14 bis 16 eine längliche Formgebung aufweisen, die in freitragender Weise von der Baueinheit hervorsteht, ist eine Montage der Baueinheit rechtwinklig zu der Anordnungsebene der Leiterplatte, d. h. durch Einsetzen der Leitungen 14, 15 oder alternativ der Leitung 16, in gezielt zu diesem Zweck in der Leiterplatte vorgesehene Öffnungen möglich.
  • Aus einer Betrachtung der Eigenschaften der Erfindung, wie sich diese gemäß der vorliegenden Offenbarung ergeben, sind die von der Erfindung erzielten Vorteile erkennbar.
  • Die Möglichkeit eines Zugangs zu den Stiften bzw. Anschlüssen der Baueinheit von beiden Seiten der Baueinheit an sich ermöglicht dem Konstrukteur größere Flexibilität in den Ausbildungsstadien, beispielsweise bei der Entwicklung von Schaltungen, die unterschiedlich und voneinander unabhängig ausgebildet sind, und zur Energieversorgung des in die Baueinheit eingekapselten Chips sowie zum Abgeben von Signalen zur Steuerung desselben dienen. Weiterhin lässt sich eine Minimierung hinsichtlich der Komplexität der für die Testschritte verwendeten gedruckten Schaltung erzielen (es besteht die Möglichkeit eines Zugangs zu dem Chip an der Oberseite, ohne jegliche Notwendigkeit zum Ausführen einer Bondverbindung des Chips mit einer Test-Leiterplatte).
  • Darüber hinaus ist die Leistungsfähigkeit hinsichtlich der Wärmeabführung insofern optimiert, als die Oberfläche für den Wärmeaustausch vergrößert ist. Dies gilt umso mehr für das Ausführungsbeispiel der 10A–10B und 11A–11B, insofern als der leitfähige Flächenkörper 70 (der an der Oberseite der Baueinheit freiliegt und somit als Wärmetauscher wirkt) mit dem heißesten Teil des Chips 25 in Kontakt steht, d. h. mit der Metallisierung, die die Leistungssignale bewältigt (im Fall eines Transistors zusammen mit der Source-Metallisierung in der Nähe des MOS-Übergangs, an dem die meiste Wärme erzeugt wird).
  • Schließlich versteht es sich, dass an der Erfindung, wie sie vorstehend beschrieben und veranschaulicht ist, Modifikationen und Änderungen vorgenommen werden können, ohne dass man den Umfang der vorliegenden Erfindung verlässt, wie er in den beigefügten Ansprüchen definiert ist.
  • Beispielsweise kann der leitfähige Flächenkörper 70 nicht elektrisch mit den Leitungen 14 gekoppelt sein. In diesem Fall ist zusätzlich zu dem leitfähigen Flächenkörper 70 wiederum das Band 28 vorhanden, das die elektrische Verbindung zwischen dem Sourcebereich und den Leitungen 14 bildet. Der leitfähige Flächenkörper 70 erstreckt sich über dem Chip 25 und steht mit diesem in thermischem Kontakt und hat ausschließlich die Funktion eines Wärmetauschers zur Außenseite der Baueinheit hin.
  • Außerdem können die leitfähigen Leitungen 16, die mit dem Drain-Kontakt des Transistors gekoppelt sind, weggelassen werden. In diesem Fall ist ein elektrischer Zugang zu dem Drain-Kontakt in jedem Fall von der Bodenfläche 12b des Leiterrahmens 12 her möglich.
  • Ferner ist es während der in den 5A–5E dargestellen Formschritte möglich, eine weitere Formfolie, ähnlich der Formfolie 56, auch zwischen dem zweiten Formteil 54 und der zwischengeordneten Umhüllungsstruktur 23, 73 einzusetzen, so dass sowohl der Leiterrahmen 12 als auch die Leitungen 14 bis 16 auf der weiteren Formfolie auffliegen und während des Formschrittes besser geschützt sind.

Claims (11)

  1. Elektronische Vorrichtung (41; 91; 101) mit einer oberen Oberfläche (40a; 90a, 100a), einer unteren Oberfläche (40b; 90b; 100b) in einem Abstand von sowie parallel zu der oberen Oberfläche, sowie mit einer Dicke, bei der es sich um die Distanz zwischen der oberen Oberfläche und der unteren Oberfläche entlang einer Richtung (Z) orthogonal zu der oberen und der unteren Oberfläche handelt, wobei die Vorrichtung Folgendes aufweist: – einen Halbleiterchip (25), in den eine elektronische Komponente integriert ist und der eine Vorderseite und eine Rückseite gegenüber von der Vorderseite aufweist, wobei die Vorderseite einen ersten Bereich (25a) für einen elektrischen Zugang zu der elektronischen Komponente aufweist; – eine Leiterrahmenstruktur (12), die einen Stützbereich (13) aufweist, in dem der Halbleiterchip (25) in einem Bereich untergebracht ist, der der Rückseite des Halbleiterchips (25) entspricht und mit dieser elektrisch gekoppelt ist; – einen Schutzkörper (42; 92), der den Halbleiterchip seitlich und an der Oberseite umschließt sowie die Leiterrahmenstruktur (12) zumindest teilweise umschließt und die obere Oberfläche (40a; 90a; 100a), die untere Oberfläche (40b; 90b; 100b) sowie die Dicke der elektronischen Vorrichtung definiert; und – mindestens eine erste elektrisch leitfähige Leitung (14, 15), die mit dem ersten elektrischen Zugangsbereich (25a, 25b) elektrisch gekoppelt ist, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Leitung (14, 15) derart ausgebildet ist, dass sie sich durch die gesamte Dicke des Schutzkörpers (42; 92) hindurch erstreckt, um einen von der oberen Oberfläche (40a; 90a; 100a) der elektronischen Vorrichtung zugänglichen vorderen elektrischen Kontakt (14', 15') zu bilden sowie einen von der unteren Oberfläche (40b; 90b; 100b) der elektronischen Vorrichtung (41; 91; 101) zugänglichen hinteren elektrischen Kontakt (14'', 15'') zu bilden.
  2. Elektronische Vorrichtung nach Anspruch 1, weiterhin gekennzeichnet durch einen leitfähigen Flächenkörper (70), der mit dem ersten elektrischen Zugangsbereich (25a) thermisch gekoppelt ist, wobei der elektrisch leitfähige Flächenkörper in einer Region, die der oberen Oberfläche (40a; 90a; 100a) der elektronischen Vorrichtung entspricht, zur Außenseite des Schutzkörpers (42; 92) freiliegt.
  3. Elektronische Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der leitfähige Flächenkörper ferner mit dem ersten elektrischen Zugangsbereich (25a) des Chips (25) elektrisch gekoppelt ist.
  4. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine von der Vorderseite und der Rückseite des Chips (25) einen zweiten Bereich (25b, 25c) für einen elektrischen Zugang zu der elektronischen Komponente aufweist, dass die elektronische Vorrichtung ferner eine zweite elektrisch leitfähige Leitung (15, 16) aufweist, die von der ersten elektrisch leitfähigen Leitung (14) elektrisch isoliert ist und mit dem zweiten elektrischen Zugangsbereich (25b, 25c) elektrisch gekoppelt ist, wobei die zweite elektrisch leitfähige Leitung (15, 16) derart ausgeführt ist, dass sie sich durch die gesamte Dicke des Schutzkörpers (42; 92) erstreckt, um einen jeweiligen vorderen elektrischen Kontakt (15', 16'), der von der oberen Oberfläche (40a; 90a; 100a) der elektronischen Vorrichtung zugänglich ist, sowie einen jeweiligen hinteren elektrischen Kontakt (15'', 16''), der von der unteren Oberfläche (40b; 90b; 100b) der elektronischen Vorrichtung zugänglich ist, zu schaffen.
  5. Elektronische Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die jeweils andere Seite von der Vorderseite und der Rückseite des Chips (25) einen dritten Bereich (25c, 25b) für einen elektrischen Zugang zu der elektronischen Komponente aufweist, dass die elektronische Vorrichtung ferner eine dritte elektrisch leitfähige Leitung (16, 15) aufweist, die von der ersten und der zweiten elektrisch leitfähigen Leitung elektrisch isoliert ist und mit dem dritten elektrischen Zugangsbereich elektrisch gekoppelt ist, wobei die dritte elektrisch leitfähige Leitung derart ausgebildet ist, dass sie sich durch die gesamte Dicke des Schutzkörpers (42; 92) erstreckt, um einen jeweiligen vorderen elektrischen Kontakt (15', 16'), der von der oberen Oberfläche (40a; 90a; 100a) der elektronischen Vorrichtung zugänglich ist, sowie einen jeweiligen hinteren elektrischen Kontakt (15'', 16''), der von der unteren Oberfläche (40b; 90; 100b) der elektronischen Vorrichtung zugänglich ist, zu schaffen.
  6. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterrahmenstruktur (12) in einem der unteren Oberfläche (40b; 90b; 100b) der elektronischen Vorrichtung entsprechenden Bereich zur Außenseite des Schutzkörpers (42; 92) freiliegt und mit dem elektrischen Zugangsbereich (25c) elektrisch gekoppelt ist, der sich in die Rückseite des Chips (25) hinein erstreckt.
  7. Elektronische Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass es sich bei der elektronischen Komponente um einen MOS-Transistor handelt, und dass es sich bei dem ersten, dem zweiten und dem dritten elektrischen Zugangsbereich (25a, 25b, 25c) um den Source-, Gate- und den Drain-Bereich des MOS-Transistors handelt.
  8. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Leitung (14, 15) einen vorstehenden leitfähigen Bereich (14b, 15b) aufweist, der mit seinen eigenen vorderen elektrischen Kontakten (14', 15') und hinteren elektrischen Kontakten (14'', 15'') einstückig ausgebildet ist und der sich in freitragender Weise von dem Schutzkörper (42; 92) weg erstreckt.
  9. Verfahren zum Herstellen einer elektronischen Vorrichtung (41; 91; 101), das folgende Schritte aufweist: – Bereitstellen einer Leiterrahmenstruktur (12), die mit einer ersten elektrisch leitfähigen Leitung (14, 15) versehen ist und einen Stützbereich (13) aufweist, in dem ein Halbleiterchip (25) in einem Bereich untergebracht ist, der einer Rückseite des Halbleiterchips (25) entspricht und mit dieser elektrisch gekoppelt ist, wobei in den Halbleiterchip (25) eine elektronische Komponente integriert ist und der Halbleiterchip eine Vorderseite gegenüber der Rückseite aufweist, wobei die Vorderseite einen elektrischen Zugangsbereich (25a, 25c) für einen elektrischen Zugang zu der elektronischen Komponente bildet; – elektrisches Koppeln der ersten elektrisch leitfähigen Leitung mit dem elektrischen Zugangsbereich (25a, 25b); – Bilden eines Schutzkörpers (42; 92) seitlich sowie an der Oberseite des Halbleiterchips sowie zumindest teilweise seitlich und an der Oberseite der Leiterrahmenstruktur (12), so dass eine obere Oberfläche (40a; 90a; 100a), eine untere Oberfläche (40b; 90b; 100b) in einer Distanz von sowie parallel zu der oberen Oberfläche gebildet sind sowie eine Dicke vorliegt, die der Distanz zwischen der oberen Oberfläche und der unteren Oberfläche gemessen in einer Richtung (Z) orthogonal zu der oberen Oberfläche und der unteren Oberfläche entspricht, dadurch gekennzeichnet, dass der Schritt des Bildens eines Schutzkörpers das Bilden einer polymeren Schicht oben auf dem Halbleiterchip (25) sowie auf der Leiterrahmenstruktur (12) unter Freilassung von oberen Endbereichen (14', 15') und unteren Endbereichen (14'', 15'') der ersten elektrisch leitfähigen Leitung (14, 15) beinhaltet, die einen vorderen elektrischen Kontakt (14', 15') in einem der oberen Oberfläche (40a; 90a; 100a) der elektronischen Vorrichtung entsprechenden Bereich sowie einen hinteren elektrischen Kontakt (14'', 15'') bilden, der von der unteren Oberfläche (40b; 90b; 100b) der elektronischen Vorrichtung zugänglich ist.
  10. Verfahren zum Herstellen einer elektronischen Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Bildens der polymeren Schicht das Ausführen eines folienunterstützten Formvorgangs beinhaltet, in dem der obere Endbereich (14', 15') und/oder der untere Endbereich (14'', 15'') der ersten elektrisch leitfähigen Leitung (14, 15) durch eine Formfolie (56) geschützt werden.
  11. Verfahren zum Herstellen einer elektronischen Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass es den Schritt des Bildens eines elektrisch leitfähigen Flächenkörpers (70) aufweist, der mit der Vorderseite des Chips (25) thermisch gekoppelt ist, wobei während der Ausführung des folienunterstützten Formvorgangs die freiliegende Oberfläche des leitfähigen Flächenkörpers (70) durch die Formfolie (56) geschützt wird.
DE102015116152.4A 2014-10-24 2015-09-24 Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung Active DE102015116152B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITTO2014A000872 2014-10-24
ITTO20140872 2014-10-24

Publications (2)

Publication Number Publication Date
DE102015116152A1 true DE102015116152A1 (de) 2016-04-28
DE102015116152B4 DE102015116152B4 (de) 2022-05-12

Family

ID=52273419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116152.4A Active DE102015116152B4 (de) 2014-10-24 2015-09-24 Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung

Country Status (3)

Country Link
US (1) US9570380B2 (de)
CN (3) CN110379718A (de)
DE (1) DE102015116152B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203432A1 (de) 2017-03-02 2018-09-06 Robert Bosch Gmbh Verfahren zum Herstellen eines MEMS-Bauelements und entsprechendes MEMS-Bauelement
EP4343833A1 (de) * 2022-09-22 2024-03-27 Kabushiki Kaisha Toshiba Halbleiteranordnung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP2018139263A (ja) * 2017-02-24 2018-09-06 株式会社東芝 半導体パッケージおよびその製造方法
IT202000008269A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages
WO2023149891A1 (en) * 2022-02-04 2023-08-10 Hewlett-Packard Development Company, L.P. Fluidic die assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001559A1 (en) * 2003-02-28 2009-01-01 Renesas Technology Corp. Semiconductor device, a method of manufacturing the same and an electronic device
US20110140252A1 (en) * 2009-12-10 2011-06-16 Zigmund Ramirez Camacho Integrated circuit packaging system with dual row lead-frame having top and bottom terminals and method of manufacture thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
KR100214463B1 (ko) 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
TW535465B (en) * 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7262491B2 (en) 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
DE102006005420B4 (de) * 2006-02-03 2010-07-15 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
US20080157302A1 (en) 2006-12-27 2008-07-03 Lee Seungju Stacked-package quad flat null lead package
US20090179315A1 (en) * 2008-01-14 2009-07-16 Armand Vincent Jereza Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP2011040668A (ja) 2009-08-18 2011-02-24 Shin-Etsu Chemical Co Ltd 光半導体装置
JP5452210B2 (ja) 2009-12-21 2014-03-26 株式会社日立製作所 半導体装置及びその製造方法
US8193620B2 (en) 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8163601B2 (en) 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
US8362606B2 (en) * 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
CN103400772B (zh) 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001559A1 (en) * 2003-02-28 2009-01-01 Renesas Technology Corp. Semiconductor device, a method of manufacturing the same and an electronic device
US20110140252A1 (en) * 2009-12-10 2011-06-16 Zigmund Ramirez Camacho Integrated circuit packaging system with dual row lead-frame having top and bottom terminals and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203432A1 (de) 2017-03-02 2018-09-06 Robert Bosch Gmbh Verfahren zum Herstellen eines MEMS-Bauelements und entsprechendes MEMS-Bauelement
DE102017203432B4 (de) 2017-03-02 2019-09-05 Robert Bosch Gmbh 4Verfahren zum Herstellen eines MEMS-Bauelements und entsprechendes MEMS-Bauelement
EP4343833A1 (de) * 2022-09-22 2024-03-27 Kabushiki Kaisha Toshiba Halbleiteranordnung

Also Published As

Publication number Publication date
US9570380B2 (en) 2017-02-14
DE102015116152B4 (de) 2022-05-12
CN105552039B (zh) 2019-08-13
CN105552039A (zh) 2016-05-04
CN110379718A (zh) 2019-10-25
US20160118320A1 (en) 2016-04-28
CN205428897U (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
EP2044627B1 (de) Elektronikanordnung
DE102014102118A1 (de) Halbleiterbauelement
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013104952A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: SCHMITT-NILSON SCHRAUD WAIBEL WOHLFROM PATENTA, DE

Representative=s name: CASALONGA & PARTNERS, DE

R082 Change of representative

Representative=s name: CASALONGA & PARTNERS PATENTANWAELTE - AVOCATS, DE

Representative=s name: CASALONGA & PARTNERS, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final