DE102015106598B4 - Kondensator mit Sicherungsschutz - Google Patents

Kondensator mit Sicherungsschutz Download PDF

Info

Publication number
DE102015106598B4
DE102015106598B4 DE102015106598.3A DE102015106598A DE102015106598B4 DE 102015106598 B4 DE102015106598 B4 DE 102015106598B4 DE 102015106598 A DE102015106598 A DE 102015106598A DE 102015106598 B4 DE102015106598 B4 DE 102015106598B4
Authority
DE
Germany
Prior art keywords
integrated circuit
fuse
circuit chip
capacitor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015106598.3A
Other languages
English (en)
Other versions
DE102015106598A1 (de
Inventor
Shih-Cheng Chang
Liang-Chen Lin
Fu-Tsai Hou
Tung-Chin Yeh
Shih-Kai Lin
Gia-Her Lu
Jyun-Lin Wu
Hsien-Pin Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015106598A1 publication Critical patent/DE102015106598A1/de
Application granted granted Critical
Publication of DE102015106598B4 publication Critical patent/DE102015106598B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Integrierter Schaltungschip (20) mit:aktiven Schaltungen, die einen ersten Stromknoten (26, 102) und einen zweiten Stromknoten (28, 106) aufweisen;einem ersten Kondensator (86, 88, 90) ausgebildet in einer ersten dielektrischen Schicht (92) des integrierten Schaltungschips und einer ersten Sicherung (74) ausgebildet in einer zweiten dielektrischen Schicht (72) des integrierten Schaltungschips, wobei der erste Kondensator in Reihe an die erste Sicherung geschaltet ist, um ein erstes Segment auszubilden; undeinem zweiten Kondensator (86, 88, 90) ausgebildet in einer dritten dielektrischen Schicht (192) des integrierten Schaltungschips und einer zweiten Sicherung (74) ausgebildet in einer vierten dielektrischen Schicht (172) des integrierten Schaltungschips, wobei der zweite Kondensator in Reihe an die zweite Sicherung geschaltet ist, um ein zweites Segment auszubilden, wobei das erste Segment und das zweite Segment zueinander parallel und zwischen den ersten Stromknoten und den zweiten Stromknoten geschaltet sind.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente werden in einer großer Zahl von elektronischen Geräten, wie z.B. Computern, Mobiltelefonen und anderen, eingesetzt. Halbleiterbauelemente weisen integrierte Schaltungen auf, die auf Halbleiterwafern mittels Abscheiden von vielen Typen dünner Materialfilme über den Halbleiterwafern und Strukturieren der dünnen Materialfilme zum Ausbilden der integrierten Schaltungen ausgebildet werden. Integrierte Schaltungen weisen üblicherweise Feldeffekttransistoren (FETs) auf.
  • Die Zuverlässigkeit von Halbleiterbauelementen ist allgemein ein großes Anliegen bei der Herstellung dieser Bauelemente. Mit der immer weiter zunehmenden Dichte und dem abnehmenden Platzbedarf der modernen Halbleiterbearbeitung führt die Zuverlässigkeit zu immer größeren Problemen. Zu Problemen hinsichtlich der Zuverlässigkeit kann es zum Beispiel wegen der kleinen Zwischenräume zwischen Bauelementen, wie z.B. den Transistoren, kommen, die Überlagerungsprobleme verursachen, oder wegen eines Ausfalls von dünnen Filmen, die in den Bauelementen verwendet werden.
  • US 2004/0085120 A1 , US 5 896 059 A und JP 2005-123 376 A beschreiben jeweils die Glättung einer Versorgungsspannung für aktive Verbraucherschaltungen durch eine Parallelschaltung von mehreren Kondensatoren, zu denen jeweils eine Sicherung in Reihe geschaltet ist. Aus US 2010 / 0 148 304 A1 ist ein Metall-Isolator-Metall (MiM)-Kondensator bekannt.
  • Die Erfindung sieht einen integrierten Schaltungschip gemäß Anspruch 1, einen integrierten Schaltungschip gemäß Anspruch 7 und ein Verfahren gemäß Anspruch 13 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Ausbildungen der vorliegenden Offenbarung sind am besten anhand der nachfolgenden ausführlichen Beschreibung zu verstehen, wenn sie mit den beigefügten Figuren gelesen wird. Es wird angemerkt, dass im Einklang mit der üblichen Vorgehensweise in der Industrie die verschiedenen Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale aus Gründen der Verständlichkeit der Darlegung beliebig vergrößert oder verkleinert sein.
    • 1A ist ein Chip, der Kondensatoren aufweist, die durch Sicherungen gemäß einigen Ausführungsformen geschützt sind.
    • 1B ist der Chip von 1A, in dem ein Kondensator gemäß einigen Ausführungsformen einen Defekt aufweist.
    • 2 ist ein Diagramm, das die Zunahme der Zuverlässigkeit gemäß einigen Ausführungsformen zeigt.
    • Die 3 bis 6 sind verschiedenartige Entwurfsstrukturen von Sicherungen, die gemäß einigen Ausführungsformen verwendet werden können.
    • Die 7 bis 10 sind Querschnittsansichten von Schritten bei der Ausbildung eines Chips gemäß einigen Ausführungsformen.
    • 11 ist eine Querschnittsansicht eines Chips gemäß einigen anspruchsgemäßen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende Offenbarung liefert viele unterschiedliche Ausführungsformen oder Beispiele für die Realisierung unterschiedlicher Merkmale des bereitgestellten Gegenstandes. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und zweite Merkmal in einem direkten Kontakt ausgebildet werden, und es kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und zweiten Merkmal zusätzliche Merkmale derart ausgebildet werden können, dass das erste und zweite Merkmal nicht in einem direkten Kontakt sein können. Außerdem können sich in der vorliegenden Offenbarung in den verschiedenartigen Beispielen Bezugsziffern und/oder Zeichen wiederholen. Diese Wiederholung dient der Vereinfachung und Übersichtlichkeit und ergibt von sich aus keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen. Ferner können Verfahrensausführungsformen so dargelegt werden, als würden sie in einer speziellen Reihenfolge ausgeführt werden, andere Ausführungsformen jedoch sehen Schritte vor, die in einer beliebigen logischen Abfolge ausgeführt werden.
  • Ferner können hier räumliche Relationsbegriffe, wie z.B. „darunter“, „unten“, „unterer“, „darüber“, „oberer“ und dergleichen, der Einfachheit der Beschreibung wegen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (anderen Elementen oder Merkmalen) zu beschreiben, wie in den Figuren dargestellt ist. Die räumlichen Relationsbegriffe sind dazu gedacht, verschiedene Ausrichtungen des Bauelements im Einsatz oder beim Betrieb zusätzlich zu der Ausrichtung zu umfassen, die in den Figuren dargestellt ist. Die Vorrichtung kann auf eine andere Weise ausgerichtet (90 Grad oder in andere Richtungen gedreht) werden, und die hier verwendeten räumlichen Kennzeichnungen können ebenfalls entsprechend interpretiert werden.
  • Ausführungsformen werden mit Bezugnahme auf einen spezifischen Zusammenhang, und zwar eine Absicherung für einen Metall-Isolator-Metall(MiM)-Kondensator, beschrieben. Ausbildungen dieser Offenbarung können auf andere Konfigurationen, wie z.B. einen Polysilizium-Isolator-Polysilizium(PiP)-Kondensator, oder andere Bauelemente angewendet werden.
  • 1A zeigt einen Chip 20, der Kondensatoren 22 aufweist, die durch Sicherungen 24 gemäß einer Ausführungsform geschützt sind. Der Chip 20 kann ein integrierter Schaltungschip, ein Interposer, ein beliebiges Substrat, in dem und/oder auf dem Schaltungen ausgebildet werden können, oder dergleichen sein. In einigen Ausführungsformen kann der Chip 20 ein integrierter Einchipsystem(SOC)-Schaltungschip oder ein integrierter Schaltungschip sein, der in einem dreidimensionalen integrierten Schaltungs(3DIC)-Paket verwendet wird. Der Chip 20 weist eine erste Stromschiene 26, wie z.B. eine VDD-Stromschiene, und eine zweite Stromschiene 28, wie z.B. eine VCC- oder GND-Stromschiene, auf. Die erste Stromschiene 26 und die zweite Stromschiene 28 sind an die Schaltungen 30 gekoppelt und versorgen sie mit Strom. Die Schaltungen 30 können beliebige Schaltungen sein, wie z.B. Logikschaltungen, analoge Schaltungen, Speicherschaltungen oder dergleichen, und sie können eine beliebige Kombination von Bauelementen, wie z.B. passive Bauelemente, wie Kondensatoren, Induktoren oder dergleichen, und aktive Bauelemente, wie z.B. Transistoren, aufweisen. Zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 ist eine Stromquelle 32 geschaltet, die z.B. außerhalb des Chips 20 liegen kann. Der Chip 20 weist ferner einen mit einer Sicherung 24 in Reihe geschalteten Kondensator 22 auf, der zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 geschaltet ist. Mehrere Paare von Kondensatoren 22a, 22b, 22c und 22d (zusammenfassend „Kondensatoren 22“) und Sicherungen 24a, 24b, 24c und 24d (zusammenfassend „Sicherungen 24“), die jeweils in Reihe geschaltet sind, sind parallel zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 geschaltet. Die Kondensatoren 22 können Metall-Isolator-Metall(MiM)-Kondensatoren oder dergleichen sein. Die Sicherungen 24 können elektrische Sicherungen oder E-Sicherungen oder dergleichen sein.
  • Obwohl ein einziger Kondensator 22 und eine einzige Sicherung 24 dargestellt sind, die in Reihe zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 geschaltet sind, können zusätzliche Komponenten zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 und/oder in anderen Konfigurationen eingefügt sein. Wie dargestellt ist, liegt zum Beispiel eine Sicherung 24 nahe der ersten Stromschiene 26 und ein Kondensator 22 nahe der zweiten Stromschiene 28, dies kann jedoch ausgetauscht werden. Außerdem können zusätzliche Kondensatoren mit einer einzigen Sicherung in Reihe geschaltet sein. Zum Beispiel können zwei Kondensatoren und eine Sicherung in Reihe geschaltet sein, oder zwei Kondensatoren können zueinander parallel aber in Reihe mit der Sicherung geschaltet sein. Noch weitergehend können andere Komponenten, wie z.B. Widerstände, zwischen die erste Stromschiene 26 und die zweite Stromschiene 28 eingefügt sein.
  • Im Betrieb würde die Stromquelle 32 idealerweise eine stabile Gleichstrom(DC)-Stromquelle zum Bereitstellen einer konstanten Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 sein. Mit dieser konstanten Spannungsdifferenz würden sich die Kondensatoren 22 wie ein offener Stromkreis zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 verhalten. Wenn sich die Kondensatoren 22 wie ein offener Stromkreis verhalten, würde durch die Sicherungen 24 kein Strom fließen.
  • Typischer ist jedoch, dass eine Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 während des Betriebs eine gewisse Schwankung aufweisen kann. Zum Beispiel kann die Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 ein gewisses Rauschen wegen anderer Schaltungen im Chip 20 und/oder deshalb aufweisen, weil die Spannungsquelle 32 nicht in der Lage ist, eine ausreichend stabile Spannung bereitzustellen, so z.B. wenn die Spannungsquelle 32 einen Stromrichter umfasst. Treten in der Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 Schwankungen auf, dann können die Kondensatoren 22 die Schwankungen derart glätten oder dämpfen, dass die den Schaltungen 30 zugeführte Spannung stabiler ist. Die Fähigkeit der Kondensatoren 22 zum Glätten oder Dämpfen der Schwankungen ist mindestens teilweise eine Funktion des Gesamtkapazitätswertes der Kondensatoren 22. Allgemein gilt, je größer der Gesamtkapazitätswert ist, desto höher ist die RC-Zeitkonstante, was ein besseres Glättungs- oder Dämpfungsvermögen ermöglichen kann. In den Ausführungsformen ist vorgesehen, dass eine beliebige Zahl von parallelen Kondensatoren 22 verwendet werden kann. Die parallelen Kondensatoren 22 können als eine Anordnung von Kondensatoren oder eine Kondensatorbank bezeichnet werden.
  • Üblicherweise sind die Schwankungen in einer Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28 klein. Bei kleinen Schwankungen kann eine kleine Strommenge durch die Sicherungen 24 hindurch auf die Kondensatoren 22 und/oder von ihnen weg fließen. Bei diesem Vorgang kann der Strom so klein sein, dass er keine Auswirkung auf die Sicherungen 24 hat und dass die Sicherungen 24 keine Auswirkung auf die Kondensatoren 22 oder das Glätten oder Dämpfen der Schwankungen haben.
  • In einigen Fällen kann in einem Kondensator 22 ein Defekt auftreten. Wie in 1B dargestellt ist, liegt im Kondensator 22a ein Defekt 40 vor. Der Defekt 40 kann sich aus einem Herstellungsfehler, einem Materialversagen (wie z.B. einem Durchbruch eines dielektrischen Materials), einer großen Spitze in einer Spannungsdifferenz (wie z.B. von einem elektrostatischen Entladungs(ESD)-Vorgang her) oder dergleichen ergeben. Der Defekt 40 kann einen Kurzschluss im Kondensator 22a verursachen. Dieser Kurzschluss kann zur Folge haben, dass eine große Stromstärke durch die Sicherung 24 a und den Widerstand 22a fließt, die in Reihe geschaltet sind. Die große Stromstärke kann ein Durchbrennen 42 der Sicherung 24a zur Folge haben, so z.B. durch Elektromigration eines leitfähigen Materials, die sich aus dem hohen Strom ergibt, der durch ein Sicherungselement einer E-Sicherung fließt, sodass am Ort der Reihenschaltung von Kondensator 22a und Sicherung 24a ein offener Schaltkreis erzeugt wird. Somit wird ein anderenfalls fehlerhafter Kondensator 22a, der einen Kurzschluss verursachen könnte, mittels Durchbrennen der Sicherung 24a wirksam aus dem Betrieb der Schaltung entfernt. Damit kann ermöglicht werden, dass der Chip 20 trotz des Betriebsausfalls des Kondensators 22a funktionsfähig bleibt. Damit kann die Gesamtzuverlässigkeit des Chips 20 erhöht werden.
  • 2 ist ein Diagramm, das eine Zunahme der Zuverlässigkeit der Ausführungsformen darstellt. Die x-Achse ist die Spannung, wie z.B. eine Spannungsdifferenz zwischen der ersten Stromschiene 26 und der zweiten Stromschiene 28, bei der ein Ausfall des Chips auftritt, und die y-Achse ist die kumulative Ausfallquote der hergestellten Chipproben. Jede Chipprobe wies eine Gesamtfläche von 472 cm2 für die Kondensatoren auf, und das Testen wurde bei einer Temperatur von 125 °C ausgeführt. Bei einer Durchbruchspannung von weniger als 1,2 V hat sich eine Ausfallrate von ungefähr 0,1 Prozent ergeben. Es wird angenommen, dass sie Herstellungsfehlern zugeordnet werden kann. Über einen Durchbruchspannungsbereich von 1 V bis 3,9 V ist die Fehlerrate annähernd stabil geblieben, so z.B. bei ungefähr 0,1 Prozent. Das kann anzeigen, dass es bei der erwarteten Betriebsspannung der Proben durchweg zu einer unbedeutenden Zahl von Ausfällen gekommen ist.
  • Die 3 bis 6 stellen verschiedenartige Strukturentwürfe von Sicherungen dar, die in einigen Ausführungsformen verwendet werden können. Diese Strukturen der Sicherungen liegen in einer dielektrischen Schicht 50. Zusätzliche Details zu den Materialien und Formierungsprozessen werden nachfolgend im Einzelnen mit Bezugnahme auf die Figuren erörtert.
  • 3 stellt eine erste Struktur einer Sicherung in einer dielektrischen Schicht 50 dar. Die erste Struktur, die mit einem leitfähigen Material gefüllte Aussparungen aufweist, umfasst im Wesentlichen rechteckige Kontaktstellen 52 und ein im Wesentlichen rechteckiges Sicherungselement 54 zwischen den Kontaktstellen 52. Das Sicherungselement 54 weist eine geringe Breite auf. Ein Verhältnis einer Länge des Sicherungselements 54 zur Breite des Sicherungselements 54 kann zwischen circa 2 und circa 50 liegen. Um dem Durchbrennstrom standzuhalten, ohne eine Beschädigung zu erleiden, weisen die Kontaktstellen 52 der Sicherung vorzugsweise eine wesentlich größere Breite als die Breite des Sicherungselements 54 auf. Auf gegenüberliegenden Seiten des Sicherungselements 54 und zwischen den Kontaktstellen 52 liegend sind Dummy-Abschnitte 56 ausgebildet.
  • 4 ist eine zweite Struktur einer Sicherung in der dielektrischen Schicht 50. Diese zweite Struktur ist ähnlich zur ersten Struktur in 3, außer dass die Dummy-Abschnitte 56 von 3 in die entsprechenden Kontaktstellen 58 in 4 eingegliedert sind.
  • 5 ist eine dritte Struktur einer Sicherung in der dielektrischen Schicht 50. Diese dritte Struktur ist ähnlich zur ersten Struktur in 3, außer dass die Kontaktstellen 60 zum Sicherungselement 54 hin abgeschrägt und die Dummy-Abschnitte 62 abgeändert sind, um sie an die Abschrägung der Kontaktstellen 60 anzupassen.
  • 6 ist eine vierte Struktur einer Sicherung in der dielektrischen Schicht 50. Diese vierte Struktur ist ähnlich zur ersten Struktur in 3, außer dass die Dummy-Abschnitte 56 von 3 so verändert sind, dass sie zu den Dummy-Abschnitten 64 werden, die zusätzliche Abschnitte aufweisen, welche die Länge der Sicherungsstruktur entlang der Kontaktstellen 52 vergrößern.
  • Die in den 3 bis 6 gezeigten Sicherungsstrukturen sind lediglich als Beispiele dargestellt. Es können andere Sicherungsstrukturen eingesetzt werden. Ergänzend werden in der US-Patentschrift US 2008 / 0 217 735 A1 (Serien-Nr. 11/716,206), die hiermit durch Nennung insoweit als an dieser Stelle aufgenommen angesehen wird, weitere Details der in den 3 bis 6 dargestellten Sicherungsstrukturen erörtert.
  • Die 7 bis 11 stellen Querschnittsansichten von Schritten bei der Ausbildung eines Chips dar. 7 zeigt eine Ausgangsstruktur, die ein Substrat 70 und eine darüber liegende dielektrische Schicht 72 umfasst. Das Substrat 70 kann ein Halbleitersubstrat umfassen, auf dem Bauelemente, wie z.B. die aktiven und/oder passiven Bauelemente der Schaltungen 30, ausgebildet werden können. Das Halbleitersubstrat kann ein einkristallines oder ein Verbindungshalbleitersubstrat sein. Es können auch andere Schichten, wie z.B. eine Kontakt-Ätzstoppschicht, ein Zwischenschichtdielektrikum und ein Zwischenmetall-Dielektrikum, in das Substrat 70 einbezogen werden. Die dielektrische Schicht 72 kann eine Zwischenmetall-Dielektrikumschicht sein, und sie kann aus einem Material mit einer niedrigen Dielektrizitätszahl, wie z.B. Siliziumoxid, Tetraethylorthosilicat (TEOS), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), fluoriniertes Silikatglas (FSG), SiOxCy, Aufschleuderglas, Aufschleuderpolymere, Silizium-Kohlenstoff-Material, eine Kombination derselben oder dergleichen, ausgebildet werden, die durch ein beliebiges geeignetes Verfahren, wie z.B. Chemische Gasphasenabscheidung (CVD), plasmaunterstützte CVD (PECVD), Aufschleudern, ähnliche Verfahren oder eine Kombination davon, formiert werden können.
  • In die dielektrische Schicht 72 wird eine zurückgesetzte Struktur zum Ausbilden einer Sicherung 74 hineingeätzt. Die zurückgesetzte Struktur kann eine beliebige brauchbare Struktur sein, von der Beispiele in den 3 bis 6 angegeben sind. Der Ätzprozess kann ein beliebiger brauchbarer Ätzprozess sein. Der Ätzprozess kann das Ausbilden und Strukturieren eines Fotolacks über der dielektrischen Schicht 72, das Ätzen mit einem anisotropen Ätzmittel, wie z.B. ein reaktives Ionenätzen (RIE), gepuffertes Oxidätzen (BOE) oder dergleichen, um die Struktur des Fotolacks auf die dielektrische Schicht 72 zu übertragen, und das Beseitigen des Fotolacks mit einem geeigneten Veraschungs- und/oder Ablöseprozess umfassen.
  • In die zurückgesetzte Struktur wird ein leitfähiges Material eingefüllt. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Aluminium, Wolfram, Silber und dergleichen umfassen, in der zurückgesetzten Struktur kann eine (nicht dargestellte) Diffusionssperrschicht ausgebildet werden. Auf der Diffusionssperrschicht kann unter Verwendung eines elektrodenlosen Plattierens eine Saatschicht ausgebildet werden, und dann kann die zurückgesetzte Struktur unter Verwendung des Elektroplattierens gefüllt werden. Nach dem Füllen kann eine obere Fläche des leitfähigen Materials höher als eine obere Fläche der dielektrischen Schicht 72 sein. Beliebiges überschüssiges leitfähiges Material kann durch einen chemisch-mechanischen Polier(CMP)-Prozess beseitigt werden. Das verbleibende leitfähige Material bildet die Sicherung 74 aus. Dieser Prozess kann auch als ein Damascene-Prozess bezeichnet werden. Es wird eingeschätzt, dass die Sicherung 74 gleichzeitig mit der Ausbildung von Leiterbahnen und/oder Kontaktstellen in der gleichen Metallisierungsschicht ausgebildet werden kann.
  • 8 zeigt eine Ätzstoppschicht 76, eine Bodenelektrodenschicht 78, eine Kondensatordielektrikum-Schicht 80 und eine Deckelektrodenschicht 82, die der Reihe nach auf der dielektrischen Schicht 72 ausgebildet wurden. Die Ätzstoppschicht 76 wird auf der dielektrischen Schicht 72 abgeschieden und kann aus Siliziumnitrid (SiN), Silizium-Kohlenstoff-Nitrid (SiCN), Silizium-Kohlenstoff-Oxid (SiCO), Kohlenstoffnitrid (CN), eine Kombination davon oder dergleichen ausgebildet werden, die durch CVD, PECVD, ähnliche Verfahren oder eine Kombination davon abgeschieden werden. Die Ätzstoppschicht 76 wird aus einem dielektrischen Material ausgebildet, das eine Ätzselektivität aufweist, die sich von der benachbarter Schichten, so z.B. der darunter liegenden Schicht und der darüber liegenden Schicht, unterscheidet. Die Bodenelektrodenschicht 78 wird auf der Ätzstoppschicht 76 abgeschieden. Die Kondensatordielektrikum-Schicht 80 wird über der Bodenelektrodenschicht 78 abgeschieden. Die Kondensatordielektrikum-Schicht 80 kann ein Dielektrikum, wie z.B. Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4), ein Dielektrikum mit einer hohen Dielektrizitätszahl, wie z.B. Aluminiumoxid (Al2O3), Hafniumsilikate (HfSiON), Tantaloxid (Ta2O5), Zirkonoxid (ZrO2), Hafniumoxid (HfO2), Titanoxid (TiO2), Barium-Strontium-Titanat-Oxid (BST), Strontium-Titanat-Oxid (STO), ähnliche Substanzen oder eine Kombination davon, aufweisen, das durch PECVD, Atomlagenabscheidung (ALD), ähnliche Verfahren oder Kombinationen davon abgeschieden wird. Die Deckelektrodenschicht 82 wird auf der Kondensatordielektrikum-Schicht 80 abgeschieden. Die Deckelektrodenschicht 82 und die Bodenelektrodenschicht 78 können Titannitrid (TiN), Tantalnitrid (TaN), Wolfram (W), Wolframnitrid (WN), Ruthenium (Ru), Iridium (Ir) und Platin (Pt), Kupfer (Cu), eine Cu-Legierung, Aluminium (Al), eine Al-Legierung, eine Kombination davon oder ein beliebiges anderes geeignetes Material aufweisen, die durch Physikalische Dampfphasenabscheidung (PVD), CVD, elektrische Kupferplattierung (ECP), ähnliche Verfahren oder eine Kombination davon abgeschieden werden.
  • In 9 werden die Deckelektrodenschicht 82, die Kondensatordielektrikum-Schicht 80 und die Bodenelektrodenschicht 78 strukturiert, um eine Deckelektrode 90, ein Kondensatordielektrikum 88 und eine Bodenelektrode 86 eines MiM-Kondensators auszubilden. Die Strukturierung kann unter Verwendung eines beliebigen brauchbaren Ätzprozesses (beliebiger brauchbarer Ätzprozesse) ausgebildet werden. Zum Beispiel kann ein erster Ätzprozess das Ausbilden und Strukturieren eines Fotolacks über der Deckelektrodenschicht 82, das Ätzen mit einem anisotropen Ätzmittel, wie z.B. RIE, BOE oder dergleichen, um die Struktur des Fotolacks auf die Deckelektrodenschicht 82 und die Kondensatordielektrikum-Schicht 80 zu übertragen, und das Beseitigen des Fotolacks mit einem geeigneten Veraschungs- und/oder Ablöseprozess umfassen. Ferner kann ein zweiter Ätzprozess das Ausbilden und Strukturieren eines Fotolacks über der Bodenelektrodenschicht 78, das Ätzen mit einem anisotropen Ätzmittel, wie z.B. RIE, BOE oder dergleichen, um die Struktur des Fotolacks auf die Bodenelektrodenschicht 78 zu übertragen, und das Beseitigen des Fotolacks mit einem geeigneten Veraschungs- und/oder Ablöseprozess umfassen. Obwohl es nicht dargestellt ist, kann über dem MiM-Kondensator eine weitere Ätzstoppschicht ausgebildet werden.
  • In 10 ist über dem MiM-Kondensator und der Ätzstoppschicht 76 eine weitere dielektrische Schicht 92 ausgebildet. Die dielektrische Schicht 92 kann eine Zwischenmetall-Dielektrikumschicht sein, und sie kann aus einem Material mit einer niedrigen Dielektrizitätszahl, wie z.B. Siliziumoxid, TEOS, PSG, BPSG, FSG, SiOxCy, Aufschleuderglas, Aufschleuderpolymere, Silizium-Kohlenstoff-Material, Gemische derselben, Verbundwerkstoffe derselben, Kombinationen derselben oder dergleichen, ausgebildet werden, die durch ein beliebiges geeignetes Verfahren, wie z.B. CVD, PECVD, Aufschleudern, ähnliche Verfahren oder eine Kombination davon, formiert werden können.
  • In der dielektrischen Schicht 92 sind Verbindungsstrukturen ausgebildet, um den MiM-Kondensator und die Sicherung 74 miteinander zu verbinden, wie mit Bezugnahme auf 1 erörtert wurde. Zum Beispiel kann ein Damascene-Prozess, wie er oben mit Bezugnahme auf 7 erörtert wurde, verwendet werden, um Leiterbahnen 102, 104 und 106 sowie Durchkontaktierungen 94, 96, 98 und 100 in der dielektrischen Schicht 92 auszubilden. Die Leiterbahn 106 kann mindestens ein Teil der ersten Stromschiene 26 sein. Eine Durchkontaktierung 100 verbindet die Leiterbahn 106 direkt mit einer Kontaktstelle (wie z.B. der Kontaktstelle 52 von 3) der Sicherung 74. Die Leiterbahn 104 und die Durchkontaktierungen 96 und 98 schalten die Sicherung 74 und den MiM-Kondensator in Reihe. Eine Durchkontaktierung 98 verbindet die Leiterbahn 104 direkt mit der anderen Kontaktstelle (wie z.B. der Kontaktstelle 52 von 3) der Sicherung 74. Eine Durchkontaktierung 96 verbindet die Leiterbahn 104 direkt mit der Bodenelektrode 86 des MiM-Kondensators. Die Leiterbahn 102 kann mindestens ein Teil der zweiten Stromschiene 28 sein. Eine Durchkontaktierung 94 verbindet die Leiterbahn 102 direkt mit der Deckelektrode 90 des MiM-Kondensators.
  • In einer Ausführungsform sind in den dielektrischen Schichten 72 und 92 mehrere MiM-Kondensatoren und Sicherungen 74 ausgebildet. Zum Beispiel kann es mehrere Exemplare einer Sicherung 74 geben, die durch eine Leiterbahn 104 und Durchkontaktierungen 96 und 98 in den dielektrischen Schichten 72 und 92 in Reihe mit einem MiM-Kondensator geschaltet ist, und diese mehreren Exemplare können durch die Leiterbahnen 102 und 106 mit mehreren entsprechenden Durchkontaktierungen 94 und 100 parallel zueinander geschaltet sein.
  • In einer anspruchsgemäßen Ausführungsform können, wie in 11 dargestellt ist, mehrere MiM-Kondensatoren und Sicherungen 74 über mehrere dielektrische Schichten hinweg gestapelt werden, so z.B. indem die hier erörterten Schritte wiederholt werden. In einer derartigen Ausführungsform können in einer dielektrischen Schicht, so z.B. der dielektrischen Schicht 172, zusätzliche Durchkontaktierungen und Kontaktflächen ausgebildet werden, um die MiM-Kondensatoren und Sicherungen 74 parallel zu schalten. In anderen Ausführungsformen können mehrere MiM-Kondensatoren und Sicherungen 74 über zwei dielektrische Schichten, z.B. die in 10 erörterten dielektrischen Schichten 72 und 92, hinweg in Kombination mit einem oder mehreren Exemplaren eines MiM-Kondensators und einer Sicherung 74 in zwei anderen dielektrischen Schichten, z.B. den dielektrischen Schichten 172 und 192 in 11, ausgebildet werden.
  • Obwohl es in den 7 bis 11 nicht explizit dargestellt ist, können die Leiterbahnen 102 und 106 durch andere Verbindungsstrukturen in verschiedenartigen dielektrischen Schichten elektrisch an Schaltungen, wie z.B. im Substrat 70, und an äußere Anschlüsse zu einer Stromquelle hin gekoppelt werden. Ein Fachmann wird leicht verstehen, wie diese Strukturen ausgeführt werden können.

Claims (20)

  1. Integrierter Schaltungschip (20) mit: aktiven Schaltungen, die einen ersten Stromknoten (26, 102) und einen zweiten Stromknoten (28, 106) aufweisen; einem ersten Kondensator (86, 88, 90) ausgebildet in einer ersten dielektrischen Schicht (92) des integrierten Schaltungschips und einer ersten Sicherung (74) ausgebildet in einer zweiten dielektrischen Schicht (72) des integrierten Schaltungschips, wobei der erste Kondensator in Reihe an die erste Sicherung geschaltet ist, um ein erstes Segment auszubilden; und einem zweiten Kondensator (86, 88, 90) ausgebildet in einer dritten dielektrischen Schicht (192) des integrierten Schaltungschips und einer zweiten Sicherung (74) ausgebildet in einer vierten dielektrischen Schicht (172) des integrierten Schaltungschips, wobei der zweite Kondensator in Reihe an die zweite Sicherung geschaltet ist, um ein zweites Segment auszubilden, wobei das erste Segment und das zweite Segment zueinander parallel und zwischen den ersten Stromknoten und den zweiten Stromknoten geschaltet sind.
  2. Integrierter Schaltungschip nach Anspruch 1, wobei sowohl die erste Sicherung (24a) als auch die zweite Sicherung (24b) eine elektrische Sicherung ist.
  3. Integrierter Schaltungschip nach Anspruch 1 oder 2, wobei sowohl der erste Kondensator (22a) als auch der zweite Kondensator (22b) ein Metall-Isolator-Metall(MiM)-Kondensator ist.
  4. Integrierter Schaltungschip nach einem der vorhergehenden Ansprüche, wobei die aktiven Schaltungen (30) mindestens Teil eines Einchipsystems (SOC) sind.
  5. Integrierter Schaltungschip nach einem der vorhergehenden Ansprüche, wobei die aktiven Schaltungen (30) mindestens Teil einer dreidimensionalen integrierten Schaltung (3DIC) sind.
  6. Schaltung mit einem integrierten Schaltungschip nach einem der vorhergehenden Ansprüche, ferner mit einer Stromversorgung (32), die zwischen den ersten Knoten und den zweiten Knoten geschaltet ist.
  7. Integrierter Schaltungschip mit: einer Anordnung von Kondensatoren (22); Sicherungen (24), wobei jeder der Kondensatoren (86, 88, 90) in einer jeweiligen eigenen dielektrischen Schicht (92, 192) des integrierten Schaltungschips ausgebildet und in Reihe mit mindestens einer der Sicherungen geschaltet ist, welche in einer jeweiligen eigenen anderen dielektrischen Schicht (72, 172) des integrierten Schaltungschips ausgebildet ist, wobei die jeweiligen in Reihe geschalteten Sicherungen und Kondensatoren zwischen eine erste Stromschiene (26) und eine zweite Stromschiene (28) geschaltet sind; und aktiven Schaltungen (30), die zwischen die erste Stromschiene und die zweite Stromschiene geschaltet sind.
  8. Integrierter Schaltungschip nach Anspruch 7, wobei jede der Sicherungen (24) eine elektrische Sicherung ist.
  9. Integrierter Schaltungschip nach Anspruch 7 oder 8, wobei jeder der Kondensatoren (22) ein Metall-Isolator-Metall(MiM)-Kondensator ist.
  10. Integrierter Schaltungschip nach einem der Ansprüche 7 bis 9, wobei die aktiven Schaltungen (30) mindestens Teil eines Einchipsystems (SOC) sind.
  11. Integrierter Schaltungschip nach einem der Ansprüche 7 bis 10, wobei die aktiven Schaltungen (30) mindestens Teil einer dreidimensionalen integrierten Schaltung (3DIC) sind.
  12. Schaltung mit einem integrierten Schaltungschip nach einem der Ansprüche 7 bis 11, ferner mit einer Stromversorgung (32), die zwischen den ersten Knoten und den zweiten Knoten geschaltet ist.
  13. Verfahren, umfassend: Bereitstellen eines integrierten Schaltungschips (20), der aktive Schaltungen (30) umfasst, die parallel zu einer Kondensatorbank (22) zwischen einer ersten Stromschiene (26) und einer zweiten Stromschiene (28) geschaltet sind, wobei die Kondensatorbank (22) mehrere Segmente (22a-22d) aufweist, wobei jedes von den mehreren Segmenten eine Sicherung (74), welche in einer jeweiligen eigenen dielektrischen Schicht (72, 172) des integrierten Schaltungschips ausgebildet ist, aufweist, die in Reihe mit einem Kondensator (86, 88, 90) geschaltet ist, welcher in einer jeweiligen eigenen anderen dielektrischen Schicht (92, 192) des integrierten Schaltungschips ausgebildet ist; und Durchbrennen der Sicherung (74) von mindestens einem der mehreren Segmente.
  14. Verfahren nach Anspruch 13, wobei das Durchbrennen der Sicherung (24) die Elektromigration von einem Material eines Sicherungselements der Sicherung umfasst.
  15. Verfahren nach Anspruch 13 oder 14, wobei das Durchbrennen der Sicherung (24) auftritt, wenn ein Defekt auftritt, der den Kondensator (22) des mindestens einen von den mehreren Elementen kurzschließt.
  16. Verfahren nach einem der Ansprüche 13 bis 15, ferner das Dämpfen einer Spannungsdifferenz zwischen der ersten Stromschiene (26) und der zweiten Stromschiene (28) unter Verwendung der Kondensatorbank (22) umfassend.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei jeder der Kondensatoren (22) der mehreren Segmente jeweils ein Metall-Isolator-Metall(MiM)-Kondensator ist.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei jede der Sicherungen (24) der mehreren Segmente eine elektrische Sicherung ist.
  19. Verfahren nach einem der Ansprüche 13 bis 18, ferner das Schalten einer Stromquelle (32) zwischen die erste Stromschiene (26) und die zweite Stromschiene (28) umfassend.
  20. Verfahren nach einem der Ansprüche 13 bis 19, wobei nach dem Durchbrennen der Sicherung (24) die aktiven Schaltungen funktionsfähig bleiben.
DE102015106598.3A 2014-01-29 2015-04-29 Kondensator mit Sicherungsschutz Active DE102015106598B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461933182P 2014-01-29 2014-01-29
US14/334,389 US9385079B2 (en) 2014-01-29 2014-07-17 Methods for forming stacked capacitors with fuse protection
US14/334,389 2014-07-17

Publications (2)

Publication Number Publication Date
DE102015106598A1 DE102015106598A1 (de) 2016-01-21
DE102015106598B4 true DE102015106598B4 (de) 2020-11-05

Family

ID=53679735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106598.3A Active DE102015106598B4 (de) 2014-01-29 2015-04-29 Kondensator mit Sicherungsschutz

Country Status (5)

Country Link
US (2) US9385079B2 (de)
KR (1) KR101844626B1 (de)
CN (1) CN104810148B (de)
DE (1) DE102015106598B4 (de)
TW (1) TWI527185B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090239B2 (en) * 2013-06-26 2018-10-02 Intel Corporation Metal-insulator-metal on-die capacitor with partial vias
MX359728B (es) * 2013-11-26 2018-10-08 Smiths Detection Montreal Inc Fuentes de ionizacion de descarga de barrera dielectrica para espectrometria.
US9892957B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
KR102343205B1 (ko) * 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치
US9601545B1 (en) * 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process
US9666587B1 (en) * 2016-01-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102471641B1 (ko) * 2016-02-04 2022-11-29 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
US10608076B2 (en) * 2017-03-22 2020-03-31 Advanced Micro Devices, Inc. Oscillating capacitor architecture in polysilicon for improved capacitance
US10756164B2 (en) 2017-03-30 2020-08-25 Advanced Micro Devices, Inc. Sinusoidal shaped capacitor architecture in oxide
JP6974502B2 (ja) * 2017-05-29 2021-12-01 テクノロギアン トゥトキムスケスクス ヴェーテーテー オイTeknologian Tutkimuskeskus Vtt Oy 半導体装置
US20180342364A1 (en) * 2017-05-29 2018-11-29 Lithionics Llc Control method for bi-stable contactors with full component redundancy
US10964778B2 (en) 2018-02-22 2021-03-30 Texas Instruments Incorporated Precision capacitor
US10840325B2 (en) * 2018-04-11 2020-11-17 International Business Machines Corporation Low resistance metal-insulator-metal capacitor electrode
US10615112B2 (en) 2018-05-03 2020-04-07 International Business Machines Corporation MIM capacitor for improved process defect tolerance
US11164825B2 (en) * 2018-10-31 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. CoWos interposer with selectable/programmable capacitance arrays
US11276748B2 (en) 2019-07-31 2022-03-15 International Business Machines Corporation Switchable metal insulator metal capacitor
US11101213B2 (en) 2020-01-28 2021-08-24 International Business Machines Corporation EFuse structure with multiple links
US11257750B2 (en) * 2020-02-06 2022-02-22 International Business Machines Corporation E-fuse co-processed with MIM capacitor
US11437314B2 (en) * 2020-11-30 2022-09-06 Nanya Technology Corporation Semiconductor device with anti-fuse and metal-insulator-metal (MIM) capacitor connected to redistribution layer (RDL) and method for forming the same
US11688760B2 (en) * 2021-08-23 2023-06-27 Texas Instruments Incorporated IC including capacitor having segmented bottom plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896059A (en) * 1997-05-09 1999-04-20 International Business Machines Corporation Decoupling capacitor fuse system
US20040085120A1 (en) * 2002-11-04 2004-05-06 Pitts Robert L. Eliminating defective decoupling capacitors
JP2005123376A (ja) * 2003-10-16 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US20100148304A1 (en) * 2008-12-11 2010-06-17 Irfan Rahim Integrated circuit decoupling capacitors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535079B2 (en) * 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
US7300840B2 (en) * 2005-04-01 2007-11-27 United Microelectronics Corp. MIM capacitor structure and fabricating method thereof
KR20070000758A (ko) 2005-06-28 2007-01-03 주식회사 하이닉스반도체 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
US20070235880A1 (en) * 2006-03-30 2007-10-11 Chin-Sheng Yang Semiconductor device and method of fabricating the same
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
US8749020B2 (en) * 2007-03-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal e-fuse structure design
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
US20090236689A1 (en) * 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
US20100006912A1 (en) * 2008-07-14 2010-01-14 Honeywell International Inc. Planar Metal-Insulator-Metal Circuit Element and Method for Planar Integration of Same
US8907446B2 (en) * 2009-05-19 2014-12-09 Texas Instruments Incorporated Integrated circuit structure with capacitor and resistor and method for forming
US8493075B2 (en) * 2010-09-08 2013-07-23 International Business Machines Corporation Method and apparatus for preventing circuit failure
JP2012109403A (ja) 2010-11-17 2012-06-07 Elpida Memory Inc 半導体装置及びその制御方法
US8610188B2 (en) * 2011-09-15 2013-12-17 GlobalFoundries, Inc. Integrated circuit decoupling capacitor arrangement
CN102603529A (zh) 2012-01-13 2012-07-25 张家港市振方化工有限公司 一种4，4-二甲基 -3-酮基-戊酸甲酯的制备方法
JP6075114B2 (ja) * 2013-02-27 2017-02-08 ローム株式会社 半導体装置および半導体装置の製造方法
US9029983B2 (en) * 2013-03-12 2015-05-12 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor
US9899467B2 (en) * 2013-12-10 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896059A (en) * 1997-05-09 1999-04-20 International Business Machines Corporation Decoupling capacitor fuse system
US20040085120A1 (en) * 2002-11-04 2004-05-06 Pitts Robert L. Eliminating defective decoupling capacitors
JP2005123376A (ja) * 2003-10-16 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US20100148304A1 (en) * 2008-12-11 2010-06-17 Irfan Rahim Integrated circuit decoupling capacitors

Also Published As

Publication number Publication date
CN104810148B (zh) 2017-10-13
KR20150090827A (ko) 2015-08-06
US9385079B2 (en) 2016-07-05
DE102015106598A1 (de) 2016-01-21
CN104810148A (zh) 2015-07-29
US10014252B2 (en) 2018-07-03
KR101844626B1 (ko) 2018-05-14
TW201535666A (zh) 2015-09-16
TWI527185B (zh) 2016-03-21
US20150214150A1 (en) 2015-07-30
US20160315050A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
DE102015106598B4 (de) Kondensator mit Sicherungsschutz
DE112010002919B4 (de) Modulare dreidimensionale Kondensatormatrix
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
US9312326B2 (en) Metal-insulator-metal capacitor structures
DE69712968T2 (de) Metal-Isolator-Metall-Kondensator
DE102014119161A1 (de) Testen von Halbleitervorrichtungen und Vorrichtungen und deren Auslegung
DE102009000627B4 (de) MIM-Kondensatoren in Halbleiterkomponenten und Verfahren zur Herstellung eines Fingerkondensators
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102005045056B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
US9899467B2 (en) Semiconductor devices, methods of manufacture thereof, and capacitors
DE102013109523B4 (de) Erzeugnis, das eine widerstandsvariable Schicht aufweist, sowie Verfahren zu dessen Herstellung
DE102008059504B4 (de) Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
DE112017004206T5 (de) Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE10240405B4 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
DE10302377A1 (de) Verfahren zur Herstellung eines vertikalen Metall-Isolator-Metall-Kondensators
DE112019003036T5 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE10348641A1 (de) Verfahren zur Verringerung parasitärer Kopplungen in Schaltkreisen
EP1768180B1 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren
DE102022130259A1 (de) Galvanische Isolierung unter Verwendung einer Isolationsunterbrechung zwischen Umverteilungsschichtelektroden
DE102005045059B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
DE112020006535T5 (de) Techniken zur herstellung von integrierten induktor-kondensator-oszillatoren und zugehörige verfahren, oszillatoren, halbleitervorrichtungen, systems-on-chips und andere systeme
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator
US20220406707A1 (en) Capacitor formed with high resistance layer and method of manufacturing same

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final