DE102015105113A1

DE102015105113A1 - System und Verfahren zum Ansteuern eines Hochfrequenzschalters

Info

Publication number: DE102015105113A1
Application number: DE102015105113.3A
Authority: DE
Inventors: Winfried Bakalski; Anthony Thomas
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-04-02
Filing date: 2015-04-02
Publication date: 2015-10-08
Anticipated expiration: 2035-04-03
Also published as: DE102015105113B4; CN104980135A; CN104980135B; US10498332B2; US20180234094A1; US20150288359A1; KR101700503B1; US9966946B2; KR20150114910A

Abstract

Gemäß einer Ausführungsform umfasst ein Hochfrequenz(HF)-Schaltkreis mehrere in Serie geschaltete HF-Schalterzellen, die einen Lastpfad und einen Steuerungsknoten aufweisen, und einen mit dem Steuerungsknoten gekoppelten Schaltertreiber. Die mehreren in Serie geschalteten HF-Schalterzellen umfassen jeweils einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist. Der Schaltertreiber umfasst eine variable Ausgangsimpedanz, die mit einer Spannung des Steuerungsknotens variiert.

Description

Technisches Gebiet
Die vorliegende Offenbarung betrifft allgemein eine elektronische Vorrichtung und insbesondere ein System und Verfahren zum Ansteuern eines Hochfrequenz(HF)-Schalters.
Hintergrund
HF-Schalter werden in diversen HF-Schaltkreisen eingesetzt um diverse Funktionen zu realisieren. Zum Beispiel kann ein HF-System, das verschiedene Signalisierungsverfahren über verschiedene Frequenzen verwendet, realisiert werden, indem ein Netzwerk von Antennenumschaltern dazu verwendet wird, zwischen verschiedenen Typen von HF-Frontend-Schaltungen auszuwählen. Ein Beispiel für eine solche Schaltung ist ein Multi-Standard-Mobiltelefon, das Anrufe mit verschiedenen Standards wie Code Division Multiple Access (CDMA) oder Global System for Mobile Communications (GSM) tätigen kann. Durch die Verwendung eines HF-Schalters kann eine für CDMA-Kommunikation optimierte HF-Frontend-Schaltung für CDMA-Anrufe verwendet werden, während eine für GSM-Kommunikation optimierte HF-Frontend-Schaltung für GSM-Anrufe verwendet werden kann. Darüber hinaus können HF-Schalter dazu verwendet werden, einstellbare Anpassungsnetzwerke für Antennen und Leistungsverstärker zu realisieren und eine einstellbare Abstimmung für Hochfrequenzfilter durch Zuschalten und Trennen und/oder Überbrücken von passiven Anpassungs- und Abstimmelementen bereitzustellen.
Mit zunehmender Integration von HF-Komponenten in Feinstrukturherstellungsverfahren für integrierte Schaltungen ergeben sich eine Anzahl technischer Herausforderungen bezüglich der Fertigung von HF-Schaltern mit guter Hochfrequenzleistung. Eine solche Herausforderung besteht darin, die großen Spannungsschwankungen in den Griff zu bekommen, die im Verlauf einer Signalübertragung auftreten können. In manchen Fällen können diese Spannungsschwankungen die Durchbruchspannungen der jeweils verwendeten Halbleiter-Verfahrenstechnik übersteigen. Ein Weg, dieser Herausforderung zu begegnen, besteht darin, mehrere Bauteile zu stapeln und/oder räumlich größere Bauteile zu verwenden, die höheren Spannungen besser widerstehen können. Eine andere Herausforderung bei der Integration von HF-Schaltern besteht darin, das parasitäre Umfeld des HF-Schalters selbst zu bewältigen, da große Bauelemente, die verwendet werden, um höheren Spannungen zu widerstehen, zu höheren parasitären Kapazitäten neigen können, die ein HF-Signal dämpfen oder verschlechtern können.
Es ist daher eine Aufgabe, entsprechend verbesserte HF-Schaltschaltungen, integrierte Hochfrequenzschaltungen und entsprechende Verfahren bereitzustellen.
Kurzzusammenfassung
Es werden eine Hochfrequenz-Schaltschaltung nach Anspruch 1, eine integrierte Hochfrequenz-Schaltung nach Anspruch 16 sowie ein Verfahren nach Anspruch 25 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
Gemäß einer Ausführungsform umfasst ein Hochfrequenz(HF)-Schaltkreis mehrere in Serie geschaltete HF-Schalterzellen, die einen Lastpfad und einen Steuerungsknoten aufweisen, und einen mit dem Steuerungsknoten gekoppelten Schaltertreiber. Die mehreren in Serie (d.h. in Reihe) geschalteten HF-Schalterzellen umfassen jeweils einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist. Der Schaltertreiber umfasst eine variable Ausgangsimpedanz, die mit der Spannung des Steuerungsknotens variiert.
Kurzbeschreibung der Zeichnungen
Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen:
1a–g herkömmliche HF-Schaltkreise zeigen,
2a–e schematische Darstellungen ausführungsgemäßer HF-Schaltkreise zeigen,
3 einen ausführungsgemäßen HF-Schalter-Ansteuerungsschaltkreis zeigt,
4 ein Zeitverlaufsdiagramm der Einfügungsdämpfung verschiedener HF-Schaltkreise zeigt, und
5 ein Blockschaltbild eines ausführungsgemäßen Verfahrens zeigt.
Sofern nicht anders angegeben, beziehen sich einander entsprechende Zahlen und Symbole in verschiedenen Figuren allgemein auf einander entsprechende Teile. Die Figuren sind so gezeichnet, dass sie die relevanten Gesichtspunkte der bevorzugten Ausführungsformen klar darstellen und sind nicht unbedingt maßstabsgetreu gezeichnet. Um bestimmte Ausführungsformen deutlicher zu veranschaulichen, kann eine Figurnummer von einem Buchstaben gefolgt sein, der Varianten der gleichen Konstruktion bzw. des gleichen Materials oder Verfahrensschrittes angibt.
Ausführliche Beschreibung beispielhafter Ausführungsformen
Die Herstellung und Verwendung der vorliegend bevorzugten Ausführungsformen werden nachfolgend ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, denen in einer großen Vielzahl spezifischer Kontexte konkrete Form verliehen werden kann. Die erörterten spezifischen Ausführungsformen sind lediglich veranschaulichend für spezielle Wege der Herstellung und Verwendung der Erfindung und schränken den Schutzbereich der Erfindung nicht ein.
Die vorliegende Erfindung wird anhand bevorzugter Ausführungsformen in einem speziellen Zusammenhang beschrieben: einem System und Verfahren zum Ansteuern eines Hochfrequenz(HF)-Schalters. Die Erfindung kann auch auf andere Systeme und Anwendungen angewendet werden, einschließlich anderer Schaltungen, die Schalter für Hochfrequenzanwendungen wie drahtlose und drahtgebundene Kommunikationssysteme, Radarsysteme verwenden, und in Schaltungen wie Oszillatoren, Sende/Empfangs-Umschaltern, Dämpfern, Leistungsverstärker-Umgehungsschaltungen, HF-Anpassung und HF-Filter-Umschaltung im Allgemeinen.
In Ausführungsformen der vorliegenden Erfindung werden kapazitive parasitäre Effekte in HF-Schaltkreisen durch Ansteuern der Gates der Transistoren mit dem HF-Schalter mit einer adaptiven Impedanz reduziert. In einem Beispiel werden die Transistoren des HF-Schalters mit einer niedrigen Impedanz angesteuert wenn sich der Zustand des Schalters im Übergang befindet und mit einer hohen Impedanz, wenn der Zustand des HF-Schalters in einem ausgeregelten Zustand (d.h. AN oder AUS) ist. Durch das Ansteuern der Transistoren des HF-Schalters mit einer niedrigen Impedanz während eines Übergangs kann ein schneller Übergang sichergestellt werden. Dadurch, dass die Transistoren des HF mit einer hohen Impedanz angesteuert werden, wenn der HF-Schalter in einem ausgeregelten Zustand ist, reduzieren sich die parasitären Kapazitäten, die sich an den Eingangs- und Ausgangsports des HF-Schalters zeigen.
In einer weiteren Ausführungsform wird der HF-Schalter mit einer Stromquelle angesteuert. Wenn sich der Zustand des HF-Schalters im Übergang befindet, werden die Gates der Transistoren des HF-Schalters mit einem ausreichend hohen Strom angesteuert, um einen rechtzeitigen Zustandsübergang sicherzustellen. Wenn der Zustand des HF-Schalters ausgeregelt ist, wird der Strom der Stromquelle infolge ihres Vorspannungszustands reduziert, oder unter Verwendung eines Rückkopplungsmechanismus abgeschaltet.
1a zeigt ein HF-System 100, das HF-Sende-Empfangs-Geräte 102, 104, 106 und 108 umfasst, deren Ausgänge über den Antennenumschalter 113 an die Antenne 111 geleitet werden. Der Antennenumschalter 113 ist ein einpoliger, vierfach umlegender, sogenannter SP4T-HF-Schalter, der aus den Ausgängen der HF-Sende-Empfangs-Geräte 102, 104, 106 und 108 zum Anschluss an die Antenne 111 auswählt. Das in 1a gezeigte System mit vier Sende-Empfangs-Geräten ist nur ein Beispiel von vielen möglichen HF-Schalterausgestaltungen. Es versteht sich, dass andere Antennenumschaltsysteme mehr oder weniger als vier an eine Antenne geleitete Elemente aufweisen können.
1b zeigt eine vereinfachte schematische Darstellung des Antennenumschalters 113, der vier HF-Abzweige umfasst, die jeweils zwei Schalter und den Schaltertreiber umfassen. Zum Beispiel umfasst ein erster HF-Abzweig, der den ersten Eingangsknoten In1 auswählt, einen Serienschalter 110 und einen Umgehungsschalter 112. Wenn der erste Eingangsknoten In1 ausgewählt wird, schließt der Treiber 126 den Schalter 110 und öffnet den Schalter 112, wodurch ein leitfähiger Pfad zwischen dem Eingangsknoten In1 und dem Ausgangsknoten Out geschaffen wird. Andererseits öffnet, wenn der erste Eingang In1 nicht ausgewählt wird, der Treiber 126 den Schalter 110 und schließt den Schalter 112, um den Eingangsknoten In1 vom Ausgangsknoten Out zu trennen und den Eingangsknoten In1 nach Masse nebenzuschließen. Analog dazu schließt, wenn der zweite Eingang In2 ausgewählt wird, der Treiber 128 den Schalter 116 und öffnet den Schalter 114, wodurch ein leitfähiger Pfad zwischen dem Eingangsknoten In2 und dem Ausgangsknoten Out geschaffen wird. Wenn der zweite Eingang In2 nicht ausgewählt wird, öffnet der Treiber 128 den Schalter 116 und schließt den Schalter 114, um den Eingangsknoten In2 vom Ausgangsknoten Out zu trennen und den Eingangsknoten In2 nach Masse nebenzuschließen. Ein dritter Abzweig, der den Serienschalter 118, den Umgehungsschalter 120 und den Treiber 130 umfasst, verbindet und trennt den dritten Eingangsknoten In3 mit/vom Ausgangsknoten Out, und ein vierter Abzweig, der den Serienschalter 124, den Umgehungsschalter 122 und den Treiber 132 umfasst, verbindet und trennt in ähnlicher Weise den vierten Eingangsknoten In4 mit/vom Ausgangsknoten Out.
1c zeigt eine detaillierte Ansicht des ersten HF-Abzweigs, der den Serienschalter 110, den Umgehungsschalter 112 und den Treiber 126 umfasst. In der Darstellung sind sowohl der Serienschalter 110 als auch der Umgehungsschalter 112 unter Verwendung mehrerer gestapelter Transistoren realisiert, die in Serie geschaltet sind, wobei jeder Transistor MSW jeweils einen Gate-Serienwiderstand RGATE aufweist. Ein solches Stapeln wird zum Beispiel verwendet, um einen Durchbruch bei Vorliegen hoher HF-Spannungshübe zu verhindern. Wie weiter gezeigt ist, sind die gemeinsamen Source-Drain-Knoten der Transistoren MSW über Widerstände RDS an Masse gekoppelt. In einem Beispiel können die ausführungsgemäßen Widerstände RDS etwa 400 kΩ sein, es können jedoch andere Werte verwendet werden. Der Schaltkreis kann unter Verwendung von FET-Transistoren in CMOS-Bulk-Technologie, CMOS-SOI-Technologie unter Verwendung von Dünnfilm- oder Dickfilm-Silizium auf-Isolator (silicon on insulator; SOI), GaAs-HEMT (HEMT, dt. „Transistor mit hoher Elektronenbeweglichkeit“) oder einer anderen FET-Transistortyp-Technik realisiert werden. In manchen Fällen können auch pin-Dioden verwendet werden. Der gezeigte Transistor MSW wird unter Verwendung eines NMOS-Bauteils realisiert, der Transistor MSW kann jedoch unter Verwendung eines PMOS-Bauteils oder anderen Transistortyps realisiert werden.
Während des Betriebs stellt der Treiber 126 einen leitfähigen Pfad zwischen dem Eingangsknoten In1 und dem Ausgangsknoten Out bereit, indem er an die Gates der Transistoren MSW innerhalb des Schalters 110 eine positive Spannung anlegt, während er an die Gates der Transistoren MSW innerhalb des Schalters 112 eine negative Spannung bereitstellt. Um den Eingangsknoten In1 vom Ausgangsknoten Out zu isolieren, werden die Vorspannungen umgekehrt, so dass an die Gates der Transistoren MSW innerhalb des Schalters 110 eine negative Spannung angelegt wird, während an die Gates der Transistoren MSW innerhalb des Schalters 112 eine positive Spannung angelegt wird. Alternativ dazu können die Transistoren MSW unter Verwendung einer positiven Spannung aktiviert und unter Verwendung einer negativen Spannung deaktiviert werden. In solchen Ausführungsformen können zusätzliche (nicht gezeigte) DC-Sperrkondensatoren mit dem Eingangsknoten In1 oder dem Ausgangsknoten Out gekoppelt sein, um eine symmetrische HF-Schwingung zu gewährleisten. Solche DC-Sperrkondensatoren werden zum Beispiel eingesetzt, wenn an der HF-Leitung eine DC-Spannung anliegt. In einigen Ausführungsformen, in denen keine DC-Spannung an der HF-Leitung anliegt, werden keine DC-Sperrkondensatoren verwendet. Für Schalter, die keine negative Vorspannung an den MOS-Transistoren aufweisen, wird typischerweise ein DC-Sperren verwendet. Solche Situationen können zum Beispiel bei Systemen vorkommen, in denen das Gate eines Transistors zwischen einer positiven Spannung und Masse umgeschaltet wird, wie es häufig bei in GaAs-Technik realisierten Schaltkreisen der Fall ist. Es versteht sich ferner, dass die Polarität der Aktivierungs- und Deaktivierungsspannungen anders sein kann, wenn neben NMOS-Bauteilen andere Transistortypen verwendet werden. Zum Beispiel kann in Ausführungsformen, in denen PMOS-Bauteile eingesetzt werden, die Aktivierungsspannung niedriger sein als die Deaktivierungsspannung.
1d zeigt den Schalter 110 und den entsprechenden Treiber 126, bei denen die Transistoren MSW ferner mit parasitären Gate-Drain-Kapazitäten Cgd und Gate-Source-Kapazitäten Cgs beschriftet sind. Wenn der Schalter 110 AUS ist, breitet die Serienkombination von parasitären Kapazitäten Cgs und Cgd das entweder am Eingangsknoten In1 oder am Ausgangsknoten Out anliegende HF-Signal homogen über die Transistoren MSW aus. Um eine Verzerrung des HF-Signals zu vermeiden, wird der Widerstand von RGATE und RDS ausreichend hoch gewählt, um sicherzustellen, dass die Kapazitäten Cgs und Cgd als in Serie geschaltete Kapazitäten erscheinen, um eine parasitäre Belastung am Eingangsknoten In1 und Ausgangsknoten Out zu vermeiden. Beispielhafte Werte für RGATE und RDS sind jeweils 400 k und 400 k, es können jedoch andere Werte verwendet werden. Unter nicht idealen Bedingungen ist jedoch die von den Widerständen RGATE gebotene Menge an Isolation durch die mit den Widerständen RGATE einhergehenden parasitären Kapazitäten eingeschränkt.
1e zeigt den Schalter 110, in welchem die parasitäre Nebenschlusskapazität der Gatewiderstände RGATE jeweils durch die Kapazität Cbp dargestellt ist und die Nebenschlusskapazität des Widerstands RDS durch die Kapazität Cp dargestellt ist. Außerdem ist der Treiber 126 in der Darstellung unter Verwendung des PMOS-Schalttransistors 140 realisiert, um an die Gates der Transistoren MSW eine positive Spannung +VGATE anzulegen, um den Schalter 110 einzuschalten, und unter Verwendung des NMOS-Schalttransistors 142, um an die Gates der Transistoren MSW eine negative Spannung –VGATE anzulegen, um den Schalter 110 auszuschalten.
Die parasitären Kapazitäten Cbp und Cp können aus nicht-idealen Gegebenheiten der räumlichen Realisierung des Widerstands RGATE resultieren. Wenn zum Beispiel der Widerstand RGATE und/oder RDS unter Verwendung von auf der Substratoberseite angeordnetem Polysilizium realisiert ist, besteht eine kleine Menge von Überbrückungskapazität. Zum Beispiel kann, in Abhängigkeit von der jeweiligen Widerstandsanordnung, ein 400 kΩ eine Überbrückungskapazität von 2 fF aufweisen. Bei 1 GHz entspricht eine Kapazität von 2 fF einer kapazitiven Impedanz von 80 kΩ, wodurch die wirksame Gesamtimpedanz von RGATE bei 1 GHz gesenkt wird. Es versteht sich, dass dies nur ein bestimmtes Beispiel für einen räumlichen Widerstand ist. Andere ausführungsgemäße Widerstände können andere Widerstandswerte und/oder andere damit verknüpfte parasitäre Kapazitäten aufweisen.
Wenn mehrere Transistoren gestapelt sind, verschärft sich die Wirkung der parasitären Kapazität des Widerstands RGATE auf die Bauteilisolation noch weiter. Zum Beispiel sind in einer Ausführungsform 40 Transistoren in einer Serienkonfiguration in 1,5-Volt-Bauteiltechnik gestapelt, um HF-Spannungsschwingungen von etwa 60 V bewältigen zu können. Jeder dieser 40 Transistoren weist einen diesem zugeordneten Gate-Serienwiderstand auf. Wenn der Schalter ausgeschaltet ist, senkt die Parallelkombination von 40 Gatewiderständen zusammen mit den diesen zugeordneten parasitären Kapazitäten die wirksame Impedanz, die das Gate der Transistoren isoliert, wenn die Transistoren ausgeschaltet sind, noch weiter. Bezüglich des vorgenannten Beispiels gilt, dass ein Stapeln von 40 Bauteilen, die jeweils einen ihnen zugeordneten 400-kΩ-Widerstand mit einer parasitären Kapazität von 2 fF aufweisen, eine wirksame Impedanz von einer resistiven Impedanz von 20 kΩ parallel gekoppelt mit einer kapazitiven Impedanz von 2 kΩ ergibt, was sehr wenig Gateisolation bereitstellt, wenn die Schalttransistoren ausgeschaltet sind.
Treiber vom Inverter-Typ, wie die gezeigte Ausführungsform, die die Transistoren 140 und 142 verwendet, stellen den Gates der Transistoren MSW des Schalters 110 eine sehr niedrige Impedanz bereit. In einigen Realisierungen kann diese niedrige Impedanz als eine HF-Masse erscheinen. Darüber hinaus wird, wenn eine niedrige Impedanz an die parasitären Kapazitäten Cgd und Cgs angelegt wird, die am Eingangsknoten In1 und Ausgangsknoten Out gesehene parasitäre Kapazität durch die Wirkung der sich parallel addierenden parasitären Kapazität Cbp weiter erhöht. Diese am Eingangsknoten In1 und Ausgangsknoten Out gesehene parasitäre Kapazität erhöht sich, wenn weitere Transistoren gestapelt werden und sich die Breite der Transistoren MSW vergrößert. Somit verschlechtert sich der allgemein für HF-Schalter verwendete Gütefaktor RON x Coff, da wegen Cbp die Impedanz der Gatewiderstände RGATE sinkt.
1f zeigt den Schalter 111, bei dem Widerstand RDS mit den Source-Drain-Verbindungen der Transistoren MSW parallel gekoppelt sind, statt von einer Source-Drain-Verbindung an Masse gekoppelt zu sein. Der Wert von RDS kann in diesem Fall im Bereich von etwa 20 kΩ bis etwa 40 kΩ liegen, andere Werte außerhalb dieses Bereichs können jedoch in Abhängigkeit von der jeweiligen Anwendung und deren technischen Vorgaben verwendet werden. Die parasitäre Nebenschlusskapazität jedes Gatewiderstandes RGATE ist wieder durch die Kapazität Cbp dargestellt und die Nebenschlusskapazität des Widerstandes RDS durch die Kapazität Cp. In einem solchen Schaltkreis sind die Source-Drain-Verbindungen über einen (nicht gezeigten) an Masse gekoppelten extra Widerstand nach Masse vorgespannt oder mittels eines an Masse gekoppelten Schaltereingangs, wie zum Beispiel dem in 1b gezeigten Schalter 112.
1g zeigt einen herkömmlichen HF-Schaltertreiber, der einen Schmitt-Trigger 162, einen Pegelumsetzer 164 und eine Ausgangsstufe 166 umfasst. Der Schmitt-Trigger 162, der die PMOS-Transistoren M1 und M2 und M3 und die NMOS-Transistoren M3, M4 und M6 umfasst, stellt dem Eingangssignal IN eine Hysterese bereit, um ein Schalten und unbeabsichtigtes Schalten bei Rauschen zu verhindern. In der Darstellung ist der Schmitt-Trigger 162 auf eine Versorgungsspannung VP und Massespannung GND bezogen. In einem Beispiel ist die Versorgungsspannung VP etwa 1,5 V und die Massespannung GND ist etwa 0 V. Der Pegelumsetzer 164 wandelt den Logikpegelausgang des Schmitt-Triggers 162 von etwa 0 bis 1,5 V auf zwischen –1,5 V und 1,5 V. An die Schalttransistoren eine negative Spannung anzulegen stellt in einigen Ausführungsformen eine bessere AUS-Isolation bereit.
Der Pegelumsetzer 164 umfasst PMOS-Eingangstransistoren M6 und M7, die an die Ausgänge der Inverter 172 und 174 gekoppelte Gates aufweisen. Die kreuzgekoppelten NMOS-Bauteile M8 und M9 sind mit der negativen Versorgungsspannung VM1p5 gekoppelt, um die Logikpegel auf eine negative Versorgung zu ziehen. Der Ausgang des Pegelumsetzers 164 wird innerhalb der Ausgangsstufe 166 an die Puffer 168 und 170 angelegt. Die Puffer 168 und 170 können zum Beispiel unter Verwendung einer einfachen Inverterkonstruktion ausgeführt sein. In manchen Fällen sind Widerstände R1 mit dem Ausgang der Puffer 168 und 170 gekoppelt, um die Ausgangsimpedanz der Ausgangsstufe 166 zu erhöhen.
2a zeigt ein HF-Schaltersystem 200 gemäß einer Ausführungsform der vorliegenden Erfindung. In der Darstellung ist der adaptive Widerstand 202 zwischen den Invertertreiber 226 und den HF-Schalter 201 gekoppelt. In einer Ausführungsform ist der adaptive Widerstand 202 ausgestaltet, während der Zeit, in der der Zustand des HF-Schalters 201 zwischen dem AN-Zustand und dem AUS-Zustand übergeht oder zwischen dem AUS-Zustand und dem AN-Zustand übergeht, einen niedrigen Widerstand bereitzustellen. Durch das Bereitstellen eines niedrigen Widerstandes während dieser Übergangszeit kann der Zustand des HF-Schalters 201 schnell geändert werden. Wenn der Zustand des HF-Schalters jedoch AUS ist, wird der adaptive Widerstand 202 erhöht, um Isolation zwischen dem Invertertreiber 226 und den Gates der Transistoren MSW des HF-Schalters 201 bereitzustellen. Durch Bereitstellen einer hohen Impedanz während des AUS-Modus des Schalters 201 kann der Effekt der Überbrückungskapazitäten Cbp der Gatewiderstände RGATE in einigen Ausführungsformen reduziert werden.
2b zeigt den HF-Schalter und -treiber 210, bei dem der adaptive Widerstand 202 unter Verwendung eines Widerstandes 216 ausgeführt ist, der mit einem CMOS-Übertragungsgate parallel gekoppelt ist, das einen PMOS-Transistor 212 und einen NMOS-Transistor 214 umfasst. In einer Ausführungsform wird der Widerstand 216 durch den NMOS-Transistor 214 und den PMOS-Transistor 212 überbrückt, wenn der Zustand des HF-Schalters 201 im Übergang ist. Wenn sich der HF-Schalter 201 jedoch in einem AUS-Zustand befindet, werden die Transistoren 212 und 214 ausgeschaltet, um es dem Widerstand 216 zu ermöglichen, zusätzliche Isolation zwischen dem Treiber 226 und dem HF-Schalter 201 bereitzustellen. Ein zusätzlicher fakultativer Serienwiderstand 218 kann enthalten sein, um zusätzlichen Widerstand bereitzustellen.
In einer Ausführungsform steuert der Aktivierungsschaltkreis 240 den Zustand des adaptiven Widerstands 202. In der Darstellung wird der Knoten Vsense an das Gate der Transistornachbildung MR über die Gatewiderstandsnachbildung RGATE_R angelegt. Die Transistornachbildung MR und der Gatewiderstand können dieselbe Größe besitzen wie der im HF-Schalter 201 realisierte Transistor MSW und Widerstand RGATE, oder eine skalierte Version sein. Wenn zum Beispiel die Transistornachbildung halb so breit ist wie der Transistor MSW, dann ist die Widerstandsnachbildung RGATE_R dimensioniert, den zweifachen Widerstand von RGATE bereitzustellen, so dass die Widerstands-Kapazitäts-Zeitkonstante von RGATE_R und die Gate-Drain- und Gate-Source-Gesamtkapazitäten Cgd und Cgs der Transistornachbildung MR der Widerstands-Kapazitäts-Zeitkonstante von RGATE und den Gate-Drain- und Gate-Source-Gesamtkapazitäten Cgd und Cgs des Schalttransistors MSW entsprechen. Durch die Verwendung einer Schaltkreisnachbildung kann das Widerstands-Kapazitäts-Ausregelungsverhalten des HF-Schalters in Verbindung mit dem Gatewiderstand RGATE berücksichtigt werden.
In einer Ausführungsform vergleicht der Komparator 242 die Gatespannung des Transistors MR mit einer vom Referenzspannungsgenerator 244 erzeugten Referenzspannung, um den Zustand der adaptiven Impedanz 202 zu bestimmen. In einer Ausführungsform ist die vom Referenzspannungsgenerator 244 produzierte Referenzspannung auf einen vorbestimmten Bruchteil derjenigen ausgeregelten Spannung eingestellt, die den HF-Schalter 201 ausschaltet. Zum Beispiel kann in einer Ausführungsform eine Referenzspannung von –1,4 V für eine Ausschaltspannung von –1,5 V verwendet werden. Alternativ dazu können andere Referenzspannungen verwendet werden. Es versteht sich ferner, dass in alternativen Ausführungsformen andere Schaltkreisarchitekturen für die Aktivierungsspannung 240 verwendet werden können. Zum Beispiel kann auch eine einfache Widerstands-Kapazitäts-Schaltung mit einem Schmitt-Trigger verwendet werden, um eine vereinheitlichte Verzögerungszeit zu realisieren. Alternativ dazu kann die HF-Spannung selbst an einem Ausgang des Schalters erfasst werden; sobald der Komparator eine niedrige Differenz „sieht“, schaltet er das Übertragungsgate aus.
2c zeigt ein System 260, das den HF-Schalter 201 und -treiber 261 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst. In der Darstellung ist ein adaptiver Widerstand 262 zwischen die positive Ansteuerspannung +VGATE und den Transistor 140 des Treibers 226 gekoppelt, und ein adaptiver Widerstand 264 ist zwischen die negative Ansteuerspannung –VGATE und den Transistor 142 des Treibers 226 gekoppelt. In einer Ausführungsform sind die adaptiven Widerstände auf einen ersten Impedanzwert eingestellt, wenn der Zustand des Schalters 201 im Übergang befindlich ist, und auf einen zweiten Impedanzwert, wenn der Schalter 201 AUS ist. In einigen Ausführungsformen kann der erste Impedanzwert größer sein als der zweite Impedanzwert.
2d zeigt ein System 270, das einen HF-Schalter 210 und -treiber 272 gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt. Der Treiber 272 umfasst einen Stromquellenkreis 276 und eine Ansteuerungslogik 274. Im Betrieb stellt die Stromquelle 276 einen Ladestrom bereit, der die Gates der Transistoren MSW lädt, wenn der Schalter 201 von einem AN-Zustand in einen AUS-Zustand übergeht, und stellt einen Entladestrom bereit, der die Gates der Transistoren MSW entlädt, wenn der Schalter 201 vom AN-Zustand in den AUS-Zustand übergeht. In verschiedenen Ausführungsformen kann dieser Strom so eingestellt werden, dass er spezielle Einschalt- und Ausschaltzeitanforderungen erfüllt. Sobald die Gates der Transistoren MSW vollständig geladen oder entladen sind, liefert oder zieht die Stromquelle 276 keinen Strom mehr, aufgrund dessen, dass die Drain-Source-Spannungen der Ausgangstransistoren auf null reduziert sind.
In der Darstellung umfasst die Stromquelle 276 einen gestapelten PMOS-Stromspiegel, der PMOS Transistoren M20, M21, M22 und M23 umfasst. Die Ansteuerungslogik 274 kann dem PMOS-Transistor M21 einen eingestellten Strom bereitstellen, der über die PMOS-Transistoren M20 und M22 auf den PMOS-Transistor M23 gespiegelt wird. In einigen Ausführungsformen kann die Ansteuerungslogik 274 dem fakultativen Widerstand R20 eine Spannung bereitstellen, die einen Strom durch die PMOS-Transistoren M20 und M21 einstellt. Analog dazu umfasst die Stromquelle 276 einen gestapelten NMOS-Stromspiegel, der NMOS-Transistoren M24, M25, M26 und M27 umfasst. Die Ansteuerungslogik 274 kann ferner dem NMOS-Transistor M24 einen eingestellten Strom bereitstellen, der über die NMOS-Transistoren M25 und M27 auf den NMOS-Transistor M26 gespiegelt wird. In einigen Ausführungsformen kann die Ansteuerungslogik 274 dem fakultativen Widerstand R24 eine Spannung bereitstellen, die einen Strom durch die NMOS-Transistoren M24 und M25 einstellt.
In einer Ausführungsform kann der PMOS-Transistor M22 größer dimensioniert sein als der PMOS-Transistor M20 und der NMOS-Transistor M27 kann größer dimensioniert sein als der NMOS-Transistor M25, um den internen Ansteuerungsstrom der Ansteuerungslogik 274 zu reduzieren. In einem Beispiel wird ein Spiegelverhältnis von 20:1 verwendet, so dass die Ansteuerungslogik 274 etwa 1 µA Strom und der Stromquellenschaltkreis 276 20 µA Strom erzeugt, um die Gates der Transistoren MSW des Schalters 201 zu laden und zu entladen. In alternativen Ausführungsformen können andere Spiegelverhältnisse und Bauteilströme verwendet werden.
In anderen Ausführungsformen können anstelle von oder zusätzlich zu den gestapelten Stromspiegeln des Stromspiegels 276 andere Stromspiegelkonstruktionen verwendet werden. Zum Beispiel können Wilson-Stromspiegel, Widlar-Stromspiegel, Kaskodenstromspiegel mit hoher Schwingung und andere Konstruktionen verwendet werden.
In einigen Ausführungsformen weist der Ausgang des Stromspiegels 276 eine höhere Ausgangsimpedanz auf während die Gates der Transistoren MSW geladen werden, als wenn die Gates der Transistoren MSW ausgeregelt sind. Während des Ladens und Entladens sind die PMOS-Ausgangstransistoren M22 und M23 und NMOS-Transistoren M26 und M27 entweder ausgeschaltet oder sie arbeiten im Sättigungsbereich. Wenn die Gates der Transistoren MSW vollständig geladen sind, werden die PMOS-Ausgangstransistoren M22 und M23 und die NMOS-Transistoren M26 und M27 entweder ausgeschaltet oder im linearen Bereich vorgespannt. In Ausführungsformen, in denen die Ausgangstransistoren M22 und M23 oder M26 und M27 im linearen Bereich vorgespannt sind, kann eine ausreichend hohe Ausgangsimpedanz aufrechterhalten werden, aufgrund der Serienstapelung der Gate-Drain- und Gate-Source-Kapazitäten der Ausgangstransistoren M22 und M23 oder M26 und M27. Eine ausreichend hohe Ausgangsimpedanz kann ferner aufgrund dessen aufrechterhalten werden, dass der Stroms in den Ausgangstransistoren M22 und M23 oder M26 und M27 aufgrund von Kriechströmen beim Stromziehen und Stromliefern nicht vollständig auf Null geht. Von daher kann die Ausgangsimpedanz der gestapelten Transistoren aufgrund von negativer Rückkopplung innerhalb der gestapelten Bauteile erhöht werden. Zum Beispiel kann die Transkonduktanz des PMOS-Transistors M23 die Ausgangsimpedanz des PMOS-Transistors M22 wirksam erhöhen und die Transkonduktanz des NMOS-Transistors M26 kann die Ausgangsimpedanz des NMOS-Transistors M27 wirksam erhöhen.
2e zeigt ein ausführungsgemäßes System 280 in dem die Stromquelle 276 ausgeschaltet ist wenn der Schalter 201 vollständig geladen und/oder entladen ist. Der Treiber 282 ist dem Treiber 272 in 2d ähnlich, aber mit hinzugefügten Komparatoren 284 und 286 und Transistoren M30 und M32. In einer Ausführungsform geht der Ausgang des Komparators 284 auf einen niedrigen Pegel wenn der Ausgang des Treibers 282 den Schwellenwert VREFP in positiver Richtung durchkreuzt, wodurch der zwischen die Ansteuerlogik 274 und die Stromquelle 276 gekoppelte Transistor NMOS-Transistor M30 ausgeschaltet wird. Wenn der Transistor M30 ausgeschaltet ist, wird der durch die Stromspiegeltransistoren M20, M21, M22 und M23 fließende Strom wirksam abgeschaltet (mit Ausnahme eines gewissen Kriechstroms) und schafft am Drain des PMOS-Transistors M23 eine hohe Impedanz. Analog dazu geht der Ausgang des Komparators 286 auf einen hohen Pegel wenn der Ausgang des Treibers 282 den Schwellenwert VREFN in negativer Richtung durchkreuzt, wodurch der zwischen die Ansteuerlogik 274 und die Stromquelle 276 gekoppelte PMOS-Transistor M32 ausgeschaltet wird. Wenn der Transistor M32 ausgeschaltet ist, wird der durch die Stromspiegeltransistoren M24, M25, M26 und M27 fließende Strom wirksam abgeschaltet (mit Ausnahme eines gewissen Kriechstroms) und schafft am Drain des NMOS-Transistors M26 eine hohe Impedanz. In einigen Ausführungsformen kann jeder Transistor MSW einem einzelnen Stromquellentreiber zugeordnet sein. In solchen Ausführungsformen kann der Widerstand RGATE entfallen.
3 zeigt eine Ausführungsform eines HF-Schaltertreibers 300, der einen Schmitt-Trigger 162, einen Pegelumsetzer 164 und eine Stromquellen-Ausgangsstufe 302 umfasst. Der Schmitt-Trigger 162 umfasst die PMOS-Transistoren M1 und M2 und M3 und die NMOS-Transistoren M3, M4 und M6 und der Pegelumsetzer 164 umfasst die PMOS-Eingangstransistoren M6 und M7, die NMOS-Transistoren M8 und M9 und die Inverter 172 und 174. Sowohl der Schmitt-Trigger 162 als auch der Pegelumsetzer 164 funktionieren so wie oben anhand von 1f beschrieben. In einigen Ausführungsformen können der Schmitt-Trigger 162 und/oder der Pegelumsetzer 164 entfallen.
Die Stromquellen-Ausgangsstufe 302 umfasst einen gestapelten PMOS-Stromspiegel, der die PMOS-Transistoren M20, M21, M22 und M23 umfasst, und einen gestapelten NMOS-Stromspiegel, der die NMOS-Transistoren M24, M25, M26 und M27 umfasst, die wie oben anhand der Ausführungsform von 2d beschrieben funktionieren. In der Darstellung ist der PMOS-Transistor M22 durch die Transistoren M22a und M22b dargestellt, der PMOS-Transistor M23 ist durch die Transistoren M23a und M23b dargestellt, der NMOS-Transistor M26 ist durch die Transistoren M26a und M26b dargestellt, und der NMOS-Transistor M27 ist durch die Transistoren M27a und M27b dargestellt. Die Aufspaltung der Ausgangstransistoren stellt Ausführungsformen dar, in welchen mehrere Bauteile für die Ausgangsstufe der Stromquelle verwendet werden, um bestimmte Stromquellenverhältnisse zu erzielen. In einigen Ausführungsformen können jedoch auch nur einzelne Bauteile für die Ausgangsstufen der Stromquelle 302 verwendet werden.
Mit den Widerständen R20 und R22 wird der jeweilige Eingangsstrom zum PMOS- bzw. NMOS-Stromspiegel eingestellt. Die Ausgangswiderstände R24 und R26 können integriert sein, um die Ausgangsimpedanz der Stromquellen-Ausgangsstufe 302 zu erhöhen.
4 zeigt ein Zeitverlaufsdiagramm eines Vergleichs der Einfügungsdämpfung des HF-Schalters der Ausführungsform und herkömmlicher HF-Schalter. Der Linienzug 402 stellt die Einfügungsdämpfung in mdB eines gestapelten 20-Transistor-HF-Schalters dar, der mit einem ausführungsgemäßen stromquellenbasierten Ansteuerungschaltkreis angesteuert wird, wie in der Ausführungsform von 3 gezeigt, mit 1KΩ Widerstand in Serie mit dem Steuerungsknoten des HF-Schalters. Der Linienzug 404 stellt die Einfügungsdämpfung des gestapelten 20-Transistor-HF-Schalters dar, der mit einem herkömmlichen Pegelumsetzer angesteuert wird, wie er in 1f gezeigt ist, mit einem zusätzlichen Widerstand von 10 KΩ in Serie mit dem Ausgang des Treibers. Der Linienzug 406 stellt die Einfügungsdämpfung des gestapelten 20-Transistor-HF-Schalters dar, der mit einem herkömmlichen Pegelumsetzer angesteuert wird, wie er in 1f gezeigt ist, ohne zusätzlichen Serienwiderstand. Wie in 4 erkennbar ist, weist der durch den ausführungsgemäßen Treiber angesteuerte, durch den Linienzug 402 dargestellte, HF-Schalter im Vergleich zu den anderen Systemen eine niedrigere Einfügungsdämpfung über einen breiten Frequenzbereich auf.
5 zeigt ein ausführungsgemäßes Verfahren 500 eines Schaltens eines HF-Schalters. Im Schritt 502 wird eine erste statische Spannung an einen Steuerungsknoten eines HF-Schalters unter Verwendung einer ersten Impedanz angelegt. Die erste statische Spannung kann ausgestaltet sein, zu bewirken, dass der HF-Schalter in einem AN(oder leitenden)-Zustand bleibt. In Schritt 504 wird die am Steuerungsknoten des HF-Schalters angelegte Spannung geändert, während eine zweite Impedanz angelegt wird, und im Schritt 506 wird eine zweite statische Spannung am Steuerungsknoten des HF-Schalters angelegt. Die zweite statische Spannung kann ausgestaltet sein, zu bewirken, dass der HF-Schalter in einem AUS(oder nicht-leitfähigen)-Zustand verbleibt während eine dritte Impedanz angelegt wird. In einer Ausführungsform ist die erste Impedanz und die dritte Impedanz größer als die zweite Impedanz.
Es versteht sich, dass die ausführungsgemäßen HF-Schaltersysteme für verschiedene Anwendungen Anwendung finden können. Zum Beispiel kann der in den 1a–c gezeigte SP4T-HF-Schalter unter Verwendung von ausführungsgemäßen HF-Schalter-Ansteuerschaltkreisen realisiert werden. Andere Anwendungen, die HF-Schalter verwenden, können ebenfalls unter Verwendung von ausführungsgemäßen HF-Schalter-Ansteuerschaltkreisen realisiert werden.
Gemäß eines Ausführungsbeispiels umfasst ein Hochfrequenz(HF)-Schaltkreis mehrere in Serie geschaltete HF-Schalterzellen mit einem Lastpfad und einem Steuerungsknoten, und einen mit dem Steuerungsknoten gekoppelten Schaltertreiber. Jede der mehreren in Serie geschalteten HF-Schalterzellen umfasst einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist. Der Schaltertreiber umfasst eine variable Ausgangsimpedanz, die mit einer Spannung des Steuerungsknotens variiert.
In einer Ausführungsform umfasst der Schaltertreiber eine zwischen einen ersten Referenzspannungsknoten und den Steuerungsknoten gekoppelte erste Stromquelle, und eine zwischen einen zweiten Referenzspannungsknoten und den Steuerungsknoten gekoppelte zweite Stromquelle. Die erste Stromquelle kann unter Verwendung eines ersten Stromspiegels realisiert werden, und die zweite Stromquelle kann unter Verwendung eines zweiten Stromspiegels realisiert werden. Der zweite Referenzspannungsknoten kann ein Masseknoten sein.
Der HF-Schaltkreis kann ferner einen mit dem ersten Stromspiegel in Serie geschalteten ersten Ausschalter, einen mit dem zweiten Stromspiegel in Serie geschalteten zweiten Ausschalter, einen ersten Komparator, der ausgestaltet ist, den Steuerungsknoten mit einer ersten Schwellenspannung zu vergleichen und den ersten Ausschalter auszuschalten wenn die Spannung des Steuerungsknotens die erste Schwellenspannung in einer ersten Richtung durchkreuzt, einen zweiten Komparator, der ausgestaltet ist, den Steuerungsknoten mit einer zweiten Schwellenspannung zu vergleichen und den zweiten Ausschalter auszuschalten, wenn die Spannung des Steuerungsknotens die zweite Schwellenspannung in einer zweiten, der ersten Richtung entgegengesetzten Richtung durchkreuzt, umfassen. In einer Ausführungsform umfasst der erste Ausschalter einen mit einem Eingang des ersten Stromspiegels in Serie geschalteten ersten Transistor, und der zweite Ausschalter umfasst einen mit einem Eingang des zweiten Stromspiegels in Serie geschalteten zweiten Transistor. Der erste Stromspiegel und der zweite Stromspiegel können unter Verwendung von gestapelten Stromspiegeln realisiert werden.
Ausführungsgemäß umfasst der HF-Schaltkreis ferner einen Pegelumsetzerschaltkreis mit einem an den Eingang des ersten Stromspiegels und des zweiten Stromspiegels gekoppelten Eingang. Der HF-Schaltkreis kann auch einen Schmitt-Trigger umfassen, der einen Ausgang aufweist, der an einen Eingang des Pegelumsetzerschaltkreises gekoppelt ist.
In einer Ausführungsform umfasst der Schaltertreiber ein mit dem Steuerungsknoten gekoppeltes schaltbares Impedanzelement, so dass das schaltbare Impedanzelement ein festes Impedanzelement und einen mit dem festen Impedanzelement parallel gekoppelten Überbrückungsschalter umfasst. Der HF-Schaltkreis kann ferner einen zwischen einen ersten Referenzspannungsknoten und einen Zwischenknoten gekoppelten ersten Ansteuerungstransistor, und einen zwischen einen zweiten Referenzspannungsknoten und einen Zwischenknoten gekoppelten zweiten Ansteuerungstransistor umfassen. Das schaltbare Impedanzelement ist zwischen den Zwischenknoten und den Steuerungsknoten gekoppelt.
In verschiedenen Ausführungsformen kann der HF-Schaltkreis ferner einen Steuerungsschaltkreis umfassen, der ausgestaltet ist, den Überbrückungsschalter zu schließen, wenn eine Spannung des Steuerungsknotens einen Grenzwert durchkreuzt. Der HF-Schaltkreis kann auch eine Schalternachbildung umfassen, die eine Transistornachbildung aufweist und eine Widerstandsnachbildung, die ein mit einem Gate der Transistornachbildung gekoppeltes erstes Ende und ein mit dem schaltbaren Impedanzelement gekoppeltes zweites Ende aufweist, und einen Komparator, der einen mit dem Gate der Transistornachbildung gekoppelten ersten Eingang, einen mit einem Schwellenspannungsknoten gekoppelten zweiten Eingang, und einen mit einem Steuerungsanschluss des Überbrückungsschalters gekoppelten Ausgang aufweist.
In einer Ausführungsform umfasst der Schaltertreiber einen zwischen einen ersten Referenzspannungsknoten und den Steuerungsknoten gekoppelten ersten variablen Widerstand, und einen zwischen einen zweiten Referenzspannungsknoten und den Steuerungsknoten gekoppelten zweiten variablen Widerstand. Ein mit dem ersten variablen Widerstand in Serie gekoppelter erster Schalter und ein mit dem zweiten variablen Widerstand in Serie gekoppelter zweiter Schalter können ebenfalls enthalten sein.
Gemäß einer weiteren Ausführungsform umfasst der integrierte Hochfrequenzschaltkreis (HFIC) einen ersten HF-Schalter, der auf einem Halbleitersubstrat vorgesehen ist, das einen zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelten Lastpfad aufweist, und einen mit einem ersten Steuerungsknoten des ersten HF-Schalters gekoppelten ersten HF-Schaltertreiber. Der erste HF-Schaltertreiber umfasst eine zwischen einen ersten Referenzknoten und den ersten Steuerungsknoten gekoppelte erste Stromquelle, und eine zwischen einen zweiten Referenzknoten und den ersten Steuerungsknoten gekoppelte zweite Stromquelle.
In einer Ausführungsform umfasst der HFIC ferner einen zweiten HF-Schalter, der auf dem Halbleitersubstrat vorgesehen ist, das einen zwischen den zweiten Anschluss und einen dritten Anschluss gekoppelten Lastanschluss aufweist, und einen mit einem zweiten Steuerungsknoten des zweiten HF-Schalters gekoppelten zweiten HF-Schaltertreiber. Der zweite HF-Schaltertreiber umfasst eine zwischen den ersten Referenzknoten und den zweiten Steuerungsknoten gekoppelte dritte Stromquelle, und eine zwischen den zweiten Referenzknoten und den zweiten Steuerungsknoten gekoppelte vierte Stromquelle. Die erste Stromquelle kann einen ersten Stromspiegel umfassen und die zweite Stromquelle kann einen zweiten Stromspiegel umfassen. Der erste Stromspiegel kann einen ersten gestapelten Stromspiegel umfassen, und die zweite Stromquelle kann einen zweiten gestapelten Stromspiegel umfassen.
In einer Ausführungsform umfasst der HFIC ferner eine Logikschaltung, einen zwischen einen ersten Ausgang der Logikschaltung und einen Eingang des ersten Stromspiegels gekoppelten ersten Serienwiderstand, und einen zwischen einen zweiten Ausgang der Logikschaltung und einen Eingang des zweiten Stromspiegels gekoppelten zweiten Serienwiderstand. In manchen Ausführungsformen umfasst der HFIC ferner einen mit dem ersten Widerstand in Serie gekoppelten ersten Ausschalter, einen mit dem zweiten Widerstand in Serie gekoppelten zweiten Ausschalter, einen ersten Komparator, der ausgestaltet ist, eine Spannung des ersten Steuerungsknotens mit einer ersten Schwellenspannung zu vergleichen und den ersten Ausschalter auszuschalten wenn die Spannung des ersten Steuerungsknotens die erste Schwellenspannung in einer ersten Richtung durchkreuzt, einen zweiten Komparator, der ausgestaltet ist, die Spannung des ersten Steuerungsknotens mit einer zweiten Schwellenspannung zu vergleichen und den zweiten Ausschalter auszuschalten, wenn die Spannung des ersten Steuerungsknotens die zweite Schwellenspannung in einer zweiten, der ersten Richtung entgegengesetzten Richtung durchkreuzt. Der erste Ausschalter kann unter Verwendung eines ersten Transistors realisiert werden und der zweite Ausschalter kann unter Verwendung eines zweiten Transistors realisiert werden.
In einer Ausführungsform umfasst die Logikschaltung einen Schmitt-Trigger, der mit einem Pegelumsetzer gekoppelt ist, welcher einen mit dem ersten Ausgang der Logikschaltung gekoppelten ersten Ausgang und einen mit dem zweiten Ausgang der Logikschaltung gekoppelten zweiten Ausgang umfasst. In einigen Ausführungsformen umfasst der erste HF-Schalter mehrere in Serie geschaltete HF-Schalterzellen mit einem Lastpfad und einem Steuerungsknoten. Jede der mehreren in Serie geschalteten HF-Schalterzellen umfasst einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist.
Gemäß einer weiteren Ausführungsform richtet sich ein Verfahren auf ein Betreiben eines Hochfrequenz(HF)-Schaltkreises, der einen Lastpfad und einen Steuerungsknoten aufweist. Der HF-Schaltkreis umfasst mehrere in Serie geschaltete HF-Schalterzellen, wobei jede der mehreren in Serie geschalteten HF-Schalterzellen einen Schalttransistor umfasst und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist. Das Verfahren umfasst, bei einer ersten angelegten Impedanz eine erste statische Spannung an den Steuerungsknoten des HF-Schaltkreises anzulegen, die Spannung des Steuerungsknotens des HF-Schaltkreises von der ersten statischen Spannung auf eine zweite statische Spannung zu ändern, und die zweite statische Spannung bei einer dritten angelegten Impedanz an den Steuerungsknoten des HF-Schaltkreises anzulegen. Die Spannung zu ändern umfasst, den Steuerungsknoten des HF-Schaltkreises bei einer zweiten angelegten Impedanz zu laden.
In einer Ausführungsform umfassen die Schritte des Anlegens der ersten statischen Spannung, des Änderns der Spannung, und des Anlegens der zweiten statischen Spannung, einen zwischen eine erste Referenzspannung und den Steuerungsknoten gekoppelten ersten Stromspiegel zu verwenden, und einen zwischen eine zweite Referenzspannung und einen Steuerungsknoten gekoppelten zweiten Stromspiegel zu verwenden. In einigen Ausführungsformen umfassen die Schritte des Anlegens der ersten statischen Spannung und des Anlegens der zweiten statischen Spannung, eine feste Impedanz zwischen einen schaltbaren Referenzspannungsgenerator und den Steuerungsknoten zu koppeln, und der Schritt des Änderns der Spannung umfasst, die feste Impedanz zu überbrücken.
Das Verfahren kann ferner ein Vergleichen einer Gatespannung einer Transistornachbildung mit einer Spannung des Steuerungsknotens umfassen, und ein Bestimmen, wann die feste Impedanz basierend auf dem Vergleichen überbrückt werden soll. In einigen Ausführungsformen ist die erste angelegte Impedanz größer als die zweite angelegte Impedanz und die dritte angelegte Impedanz ist größer als die zweite angelegte Impedanz.
Die Vorteile von Ausführungsformen der vorliegenden Erfindung umfassen die Reduzierung von parasitären HF-Elementen in einem HF-Schalter, sowie die Reduzierung von Resonanzeffekten in der Verbindungsleitung zwischen dem HF-Schalter und dem HF-Schaltertreiber. Zum Beispiel kann der zusätzliche Serienwiderstand der ausführungsgemäßen Schaltertreiber dazu dienen Resonanz-Tankkreise mit niedriger Güte Q zu dämpfen, die aus der Masseinduktivität, der Überbrückungskapazität von mit den Schaltern gekoppelten Widerständen, Cgs/Cgd der geschalteten Transistoren herrühren.
Weitere Vorteile der Ausführungsformen umfassen eine niedrigere Einfügungsdämpfung, insbesondere für Schalter mit hoher Schaltungszahl; niedrigere parasitäre Coff in digitalen Kapazitätsabstimmern, die Kondensatoren in Verbindung mit Schalterkonfigurationen verwenden. Andere Vorteile umfassen eine verbesserte Linearität, da der ausführungsgemäße Schaltertreiberwiderstand das nichtlineare Verhalten des mit dem Gate des Schalttransistors gekoppelten Polysilizium-Widerstands reduziert.
Diese Erfindung wurde zwar anhand von beispielhaften Ausführungsformen beschrieben, diese Beschreibung ist jedoch nicht in einem einschränkenden Sinn auszulegen. Für den Fachmann werden sich aus der Beschreibung verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen und andere Ausführungsformen der Erfindung ergeben. Zum Beispiel könnten ausführungsgemäße Schaltertreiber dazu verwendet werden, durch Zuschalten und Trennen von Kondensatoren und anderen Abstimmkomponenten Oszillatoren abzustimmen. Ausführungsgemäße Schaltertreiber-Schaltkreise können auch für Empfangs-/Sendeschalter, Dämpfer, Leistungsverstärker-Überbrückungsschaltungen, HF-Anpassung, HF-Filterumschaltung im Allgemeinen, sowie andere Typen von Schaltkreisen und Systemen angewendet werden.

Claims

Hochfrequenz-Schaltschaltung, umfassend: mehrere in Reihe geschaltete Hochfrequenz-Schalterzellen, die einen Lastpfad und einen Steuerungsknoten umfassen, wobei die mehreren in Reihe geschalteten Hochfrequenz-Schalterzellen jeweils einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist, umfassen, und einen mit dem Steuerungsknoten gekoppelten Schaltertreiber, wobei der Schaltertreiber eine variable Ausgangsimpedanz umfasst, die mit einer Spannung des Steuerungsknotens variiert.
Hochfrequenz-Schaltschaltung nach Anspruch 1, wobei der Schaltertreiber eine zwischen einen ersten Referenzspannungsknoten und den Steuerungsknoten gekoppelte erste Stromquelle, und eine zwischen einen zweiten Referenzspannungsknoten und den Steuerungsknoten gekoppelte zweite Stromquelle umfasst.
Hochfrequenz-Schaltschaltung nach Anspruch 2, wobei der zweite Referenzspannungsknoten einen Masseknoten umfasst.
Hochfrequenz-Schaltschaltung nach Anspruch 2 oder 3, wobei die erste Stromquelle einen ersten Stromspiegel umfasst und die zweite Stromquelle einen zweiten Stromspiegel umfasst.
Hochfrequenz-Schaltschaltung nach Anspruch 4, die ferner umfasst: einen mit dem ersten Stromspiegel in Reihe gekoppelten ersten Ausschalter, einen mit dem zweiten Stromspiegel in Reihe gekoppelten zweiten Ausschalter, einen ersten Komparator, der ausgestaltet ist, den Steuerungsknoten mit einer ersten Schwellenspannung zu vergleichen und den ersten Ausschalter auszuschalten wenn die Spannung des Steuerungsknotens die erste Schwellenspannung in einer ersten Richtung überquert, und einen zweiten Komparator, der ausgestaltet ist, den Steuerungsknoten mit einer zweiten Schwellenspannung zu vergleichen und den zweiten Ausschalter auszuschalten wenn die Spannung des Steuerungsknotens die zweite Schwellenspannung in einer zweiten, der ersten Richtung entgegengesetzten Richtung überquert.
Hochfrequenz-Schaltschaltung nach Anspruch 5, wobei: der erste Ausschalter einen mit einem Eingang des ersten Stromspiegels in Reihe gekoppelten ersten Transistor umfasst, und der zweite Ausschalter einen mit einem Eingang des zweiten Stromspiegels in Reihe gekoppelten zweiten Transistor umfasst.
Hochfrequenz-Schaltschaltung nach einem der Ansprüche 4–6, wobei der erste Stromspiegel und der zweite Stromspiegel gestapelte Stromspiegel umfassen.
Hochfrequenz-Schaltschaltung nach einem der Ansprüche 4–7, die ferner eine Pegelumsetzerschaltung umfasst, der einen mit einem Eingang des ersten Stromspiegels und des zweiten Stromspiegels gekoppelten Eingang aufweist.
Hochfrequenz-Schaltschaltung nach Anspruch 8, die ferner einen Schmitt-Trigger umfasst, der einen mit einem Eingang der Pegelumsetzerschaltung gekoppelten Ausgang aufweist.
Hochfrequenz-Schaltschaltung nach einem der Ansprüche 1–9, wobei der Schaltertreiber ein mit dem Steuerungsknoten gekoppeltes schaltbares Impedanzelement umfasst, wobei das schaltbare Impedanzelement ein festes Impedanzelement und einen mit dem festen Impedanzelement parallel gekoppelten Überbrückungsschalter umfasst.
Hochfrequenz-Schaltschaltung nach Anspruch 10, die ferner einen zwischen einen ersten Referenzspannungsknoten und einen Zwischenknoten gekoppelten ersten Ansteuerungstransistor, und einen zwischen einen zweiten Referenzspannungsknoten und einen Zwischenknoten gekoppelten zweiten Ansteuerungstransistor umfasst, wobei das schaltbare Impedanzelement zwischen den Zwischenknoten und den Steuerungsknoten gekoppelt ist.
Hochfrequenz-Schaltschaltung nach Anspruch 10 oder 11, die ferner eine Steuerungsschaltung umfasst, der ausgestaltet ist, den Überbrückungsschalter zu schließen, wenn die Spannung des Steuerungsknotens einen Schwellenwert überquert.
Hochfrequenz-Schaltschaltung nach einem der Ansprüche 10–12, die ferner umfasst: eine Schalternachbildung, die eine Transistornachbildung und eine Widerstandsnachbildung, die ein mit einem Gate der Transistornachbildung gekoppeltes erstes Ende und ein mit dem schaltbaren Impedanzelement gekoppeltes zweites Ende aufweist, umfasst und einen Komparator, der einen mit dem Gate der Transistornachbildung gekoppelten ersten Eingang, einen mit einem Schwellenspannungsknoten gekoppelten zweiten Eingang, und einen mit einem Steuerungsanschluss des Überbrückungsschalters gekoppelten Ausgang aufweist.
Hochfrequenz-Schaltschaltung nach einem der Ansprüche 1–13, wobei der Schaltertreiber umfasst: einen zwischen einen ersten Referenzspannungsknoten und den Steuerungsknoten gekoppelten ersten variablen Widerstand, und einen zwischen einen zweiten Referenzspannungsknoten und den Steuerungsknoten gekoppelten zweiten variablen Widerstand.
Hochfrequenz-Schaltschaltung nach Anspruch 14, die ferner umfasst: einen mit dem ersten variablen Widerstand in Reihe gekoppelten ersten Schalter, und einen mit dem zweiten variablen Widerstand in Reihe gekoppelten zweiten Schalter.
Integrierte Hochfrequenzschaltung, die umfasst: einen auf einem Halbleitersubstrat bereitgestellten ersten Hochfrequenz-Schalter, wobei der erste Hochfrequenz-Schalter einen zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelten Lastpfad aufweist, und einen mit einem ersten Steuerungsknoten des ersten Hochfrequenz-Schalters gekoppelten ersten Hochfrequenz-Schaltertreiber, wobei der erste Hochfrequenz-Schaltertreiber eine zwischen einen ersten Referenzknoten und den ersten Steuerungsknoten gekoppelte erste Stromquelle und eine zwischen einen zweiten Referenzknoten und den ersten Steuerungsknoten gekoppelte zweite Stromquelle umfasst.
Integrierte Hochfrequenzschaltung nach Anspruch 16, die ferner umfasst: einen auf dem Halbleitersubstrat bereitgestellten zweiten Hochfrequenz-Schalter, wobei der zweite Hochfrequenz-Schalter einen zwischen den zweiten Anschluss und einen dritten Anschluss gekoppelten Lastanschluss umfasst, und einen mit einem zweiten Steuerungsknoten des zweiten Hochfrequenz-Schalters gekoppelten zweiten Hochfrequenz-Schaltertreiber, wobei der zweite Hochfrequenz-Schaltertreiber eine zwischen den ersten Referenzknoten und den zweiten Steuerungsknoten gekoppelte dritte Stromquelle und eine zwischen den zweiten Referenzknoten und den zweiten Steuerungsknoten gekoppelte vierte Stromquelle umfasst.
Integrierte Hochfrequenzschaltung nach Anspruch 16 oder 17, wobei die erste Stromquelle einen ersten Stromspiegel umfasst, und die zweite Stromquelle einen zweiten Stromspiegel umfasst.
Integrierte Hochfrequenzschaltung nach Anspruch 18, wobei der erste Stromspiegel einen ersten gestapelten Stromspiegel umfasst und der zweite Stromspiegel einen zweiten gestapelten Stromspiegel umfasst.
Integrierte Hochfrequenzschaltung nach Anspruch 18 oder 19, die ferner umfasst: eine Logikschaltung, einen zwischen einen ersten Ausgang der Logikschaltung und einen Eingang des ersten Stromspiegels gekoppelten ersten Reihenwiderstand, und einen zwischen einen zweiten Ausgang der Logikschaltung und einen Eingang des zweiten Stromspiegels gekoppelten zweiten Reihenwiderstand.
Integrierte Hochfrequenzschaltung nach Anspruch 20, die ferner umfasst: einen mit dem ersten Reihenwiderstand in Reihe gekoppelten ersten Ausschalter, einen mit dem zweiten Reihenwiderstand in Reihe gekoppelten zweiten Ausschalter, einen ersten Komparator, der ausgestaltet ist, eine Spannung des ersten Steuerungsknotens mit einer ersten Schwellenspannung zu vergleichen und den ersten Ausschalter auszuschalten, wenn die Spannung des ersten Steuerungsknotens die erste Schwellenspannung in einer ersten Richtung überquert, einen zweiten Komparator, der ausgestaltet ist, die Spannung des ersten Steuerungsknotens mit einer zweiten Schwellenspannung zu vergleichen und den zweiten Ausschalter auszuschalten, wenn die Spannung des ersten Steuerungsknotens die zweite Schwellenspannung in einer zweiten, der ersten Richtung entgegengesetzten Richtung überquert.
Integrierte Hochfrequenzschaltung nach Anspruch 21, wobei: der erste Ausschalter einen ersten Transistor umfasst, und der zweite Ausschalter einen zweiten Transistor umfasst.
Integrierte Hochfrequenzschaltung nach einem der Ansprüche 20–22, wobei die Logikschaltung einen mit einem Pegelumsetzer gekoppelten Schmitt-Trigger, wobei der Pegelumsetzer einen mit dem ersten Ausgang der Logikschaltung gekoppelten ersten Ausgang und einen mit dem zweiten Ausgang der Logikschaltung gekoppelten zweiten Ausgang umfasst.
Integrierte Hochfrequenzschaltung nach Anspruch 16, wobei der erste Hochfrequenz-Schalter mehrere in Reihe geschaltete Hochfrequenz-Schalterzellen umfasst, welche einen Lastpfad und einen Steuerungsknoten umfassen, wobei die mehreren in Reihe geschalteten Hochfrequenz-Schalterzellen jeweils einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist, umfassen.
Verfahren zum Betreiben einer Hochfrequenz-Schaltschaltung, die einen Lastpfad und einen Steuerungsknoten umfasst, wobei der Hochfrequenz-Schaltkreis mehrere in Reihe geschaltete Hochfrequenz-Schalterzellen umfasst, wobei die mehreren in Reihe geschalteten Hochfrequenz-Schalterzellen jeweils einen Schalttransistor und einen Gatewiderstand, der ein mit einem Gate des Schalttransistors gekoppeltes erstes Ende und ein mit dem Steuerungsknoten gekoppeltes zweites Ende aufweist, umfassen, wobei das Verfahren umfasst: Anlegen einer ersten statischen Spannung an den Steuerungsknoten der Hochfrequenz-Schaltschaltung bei einer ersten angewendeten Impedanz, Ändern der Spannung des Steuerungsknotens der Hochfrequenz-Schaltschaltung von der ersten statischen Spannung auf eine zweite statische Spannung, wobei das Ändern der Spannung umfasst, den Steuerungsknoten bei einer zweiten angewendeten Impedanz zu laden, und die zweite statische Spannung bei einer dritten angewendeten Impedanz an den Steuerungsknoten der Hochfrequenz-Schaltschaltung anzulegen.
Verfahren nach Anspruch 25, wobei die Schritte des Anlegens der ersten statischen Spannung, Änderns der Spannung, und Anlegens der zweiten statischen Spannung umfassen, einen zwischen eine erste Referenzspannung und den Steuerungsknoten gekoppelten ersten Stromspiegel zu verwenden, und einen zwischen eine zweite Referenzspannung und einen Steuerungsknoten gekoppelten zweiten Stromspiegel zu verwenden.
Verfahren nach Anspruch 25 oder 26, wobei: die Schritte des Anlegens der ersten statischen Spannung und des Anlegens der zweiten statischen Spannung umfassen, eine feste Impedanz zwischen einen schaltbaren Referenzspannungsgenerator und den Steuerungsknoten zu koppeln, und der Schritt des Änderns der Spannung ein Überbrücken der festen Impedanz umfasst.
Verfahren nach Anspruch 27, das ferner umfasst: Vergleichen einer Gate-Spannung einer Transistornachbildung mit einer Spannung des Steuerungsknotens, und Bestimmen, basierend auf dem Vergleichen, wann die feste Impedanz überbrückt werden soll.
Verfahren nach einem der Ansprüche 25–28, wobei: die erste angewendete Impedanz größer ist als die zweite angewendete Impedanz, und die dritte angewendete Impedanz größer ist als die zweite angewendete Impedanz.