CN104980135A - 用于驱动射频开关的系统和方法 - Google Patents

Abstract

用于驱动射频开关的系统和方法。根据实施例，射频（RF）开关电路包括具有负载路径和控制节点的多个串联连接RF开关单元以及被耦合到控制节点的开关驱动器。所述多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。开关驱动器包括随控制节点电压而变化的可变输出阻抗。

Description

用于驱动射频开关的系统和方法

技术领域

本公开一般地涉及一种电子器件，并且更特别地涉及用于驱动射频（RF）开关的系统和方法。

背景技术

RF开关在多种RF电路中用来实施各种功能。例如，可通过使用天线开关网络来从不同类型的RF前端电路之间进行选择而实施在不同频率上使用不同信令方法的RF系统。此类电路的一个示例是多标准蜂窝式电话，其可以使用不同的标准来进行呼叫，诸如码分多址（CDMA）或全球移动通信系统（GSM）。通过使用RF开关，可将针对CDMA通信优化的RF前端电路用于CDMA呼叫，同时可将针对GSM通信优化的RF前端电路用于GSM呼叫。另外，可使用RF开关来实施用于天线和功率放大器的可调整匹配网络，并且通过将无源匹配和调谐元件接入和断开和/或绕过而提供用于高频滤波器的调整调谐。

随着在细微几何结构集成电路过程中RF部件正变得更加集成，存在关于制造具有良好高频性能的RF开关的许多技术挑战。一个此类挑战是处理在信号传输的过程期间可发生的大的电压摆动。在某些情况下，这些电压摆动可超过正在使用的特定半导体工艺技术的击穿电压。其中解决此挑战的一个方式是通过堆叠多个器件和/或通过使用可更好地经受住较高电压的物理上较大的器件。集成RF开关的另一挑战涉及到管理RF开关本身的寄生环境，因为用来经受住较高电压的大的器件可能倾向于可使RF信号衰减和/或退化的较高寄生电容。

发明内容

根据实施例，射频（RF）开关电路包括具有负载路径和控制节点的多个串联连接RF开关单元以及被耦合到控制节点的开关驱动器。多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。开关驱动器包括随控制节点电压而变化的可变输出阻抗。

附图说明

为了更完全地理解本发明及其优点，现在对结合附图进行的以下描述进行参考，在所述附图中：

图1a—g图示出常规RF开关电路；

图2a—e图示出实施例RF开关电路的示意图；

图3图示出实施例RF开关驱动电路；

图4图示出各种RF开关电路的插入损耗的波形图；以及

图5图示出实施例方法的框图。

除非另外指明，不同图中的相应数字和符号一般地指代相应部分。附图被描绘成清楚地图示出优选实施例的相关方面且不一定按比例描绘。为了更清楚地图示出某些实施例，指示同一结构、材料或过程步骤的变化的字母可遵循图号。

具体实施方式

下面详细地讨论当前优选实施例的实现和使用。然而，应认识到的是本发明提供了可以在各种各样的特定上下文中具体实施的的许多适用发明概念。所讨论的特定实施例仅仅说明实现和使用本发明的特定方式，且并不限制本发明的范围。

将在特定上下文中相对于优选实施例来描述本发明：一种用于驱动射频（RF）开关的系统和方法。本发明还可应用于包括利用用于高频应用的开关的其它电路的其它系统和应用，诸如无线和有线通信系统、雷达系统，以及一般地在诸如振荡器、接收/发射开关、衰减器、功率放大器旁路电路、RF匹配和RF滤波器开关之类的电路中。

在本发明的实施例中，通过用具有自适应阻抗的RF开关来驱动晶体管的栅极而减小RF开关电路的电容寄生现象。在一个示例中，当开关的状态处于转变中时用低阻抗来驱动RF开关的晶体管，并且当RF开关的状态处于稳定（settle）状态（即，开或关）时用高阻抗驱动。通过在转变期间用低阻抗来驱动RF开关的晶体管，可确保快速转变。通过当RF开关处于稳定状态时用高阻抗来驱动RF的晶体管，减小了在RF开关的输入和输出端口处经历的寄生电容。

在另一实施例中，用电流源来驱动RF开关。当RF开关的状态在转变中时，用高到足以确保及时的状态转变的电流来驱动RF开关的晶体管的栅极。当RF开关的状态稳定时，由于其偏置条件而减小了电流源的电流，或者使用反馈机制将其关断。

图1a图示出包括RF接收机102、104、106和108的RF系统100，其输出经由天线开关113被路由到天线111。天线开关113是单极4掷SP4T RF开关，其从用于连接到天线111的RF收发机102、104、106和108的输出之中进行选择。图1a中所示的四收发机系统仅仅是许多可能RF开关配置的一个示例。应理解的是其它天线开关系统可具有被路由到天线的多于或少于四个元件。

图1b图示出包括四个RF支路的天线开关113的简化示意图，其中的每一个包括两个开关和开关驱动器。例如，选择第一输入节点In1的第一RF支路包括串联开关110和旁路开关112。当选择了第一输入节点In1时，驱动器126闭合开关110并打开开关112，从而在输入节点In1与输出节点Out之间创建导电路径。另一方面，当未选择第一输入In1时，驱动器126打开开关110并闭合开关112以将输入节点In1与输出节点Out断开并将输入节点In1旁路至地。类似地，当选择了第二输入In2时，驱动器128闭合开关116并打开开关114，从而在输入节点In2与输出节点Out之间创建导电路径。当未选择第一输入In2时，驱动器128打开开关116并闭合开关114以将输入节点In2与输出节点Out断开并将输入节点In2旁路至地。包括串联开关118、旁路开关120和驱动器130的第三支路将第三输入节点In3连接和将其与输出节点Out断开，并且包括串联开关124、旁路开关122和驱动器132的第四支路以类似方式将第四输入节点In4连接和将其与输出节点Out断开。

图1c图示出包括串联开关110、旁路开关112和驱动器126的第一RF支路的详图。如所示，串联开关110和旁路开关112两者都是使用被串联连接的多个堆叠晶体管实施的，其中的每个晶体管MSW具有串联栅极电阻器RGATE。此类堆叠例如用来防止在存在高RF电压摆动的情况下的击穿。如进一步所示，晶体管MSW的公共源极/漏极节点经由电阻器RDS被耦合到地。在一个示例中，实施例电阻器RDS可为约400 kΩ，然而，可使用其它值。可使用CMOS块（CMOS-Bulk）、使用薄（think）或厚膜绝缘体上硅（SOI）的CMOS-SOI、GaAs—HEMT或其它FET晶体管类型技术中的FET晶体管来实施开关电路。在某些情况下，还可使用PIN晶体管。如所示，使用NMOS器件来实施晶体管MSW，然而，可使用PMOS器件或其它晶体管类型来实施晶体管MSW。

在操作期间，驱动器126通过在开关110内的晶体管MSW的栅极上施加正电压、同时向开关112内的晶体管MSW的栅极提供负电压来在输入节点In1与输出节点Out之间提供导电路径。为了将输入节点In1与输出节点Out隔离，使偏压反向，使得在开关110内的晶体管MSW的栅极上施加负电压，同时向开关112内的晶体管MSW的栅极施加正电压。替换地，可使用正电压来激活晶体管MSW并使用负电压将其解激活。在此类实施例中，可将附加DC阻塞电容器（未示出）耦合到输入节点In1或输出节点Out以确保对称的RF摆动。例如，当在RF线路上存在DC电压时，利用此类DC阻塞电容器。在其中在RF线路上不存在DC电压的某些实施例中，不使用DC阻塞电容器。对于在MOS晶体管上不具有负偏置的开关而言，通常使用DC阻塞。此类情况可在例如其中正在正电压与地之间切换晶体管的栅极的系统中发生，使用GaAs技术实施的电路的情况一般如此。还应理解的是当使用除NMOS器件之外的其它晶体管类型时，激活和解激活电压的极性可以不同。例如，在利用PMOS器件的实施例中，激活电压可低于解激活电压。

图1d示出了开关110和相应驱动器126，其中，晶体管MSW还用寄生栅极—漏极电容Cgs和栅极—源极电容Cgs被注解。当开关110关闭时，寄生电容Cgs和Cgd的串联组合将存在于输入节点In1或输出节点Out上的RF信号均匀地散布在晶体管MSW上。为了防止RD信号的失真，将RGATE和RDS的电阻选择成足够高以确保电容Cgs和Cgd表现为串联连接电容以防止输入节点In1和输出节点Out处的寄生加载。用于RGATE和RDS的示例性值分别地是400k和400k，然而，可使用其它值。然而，在非理想条件下，由电阻器RGATE提供的隔离的量受到与电阻器RGATE相关联的寄生电容的限制。

图1e图示出开关110，其中，用电容Cbp来表示每个栅极电阻器RGATE的旁路寄生电容并用电容Cp来表示电阻器RDS的旁路电容。另外，示出了被实施的驱动器126，其使用PMOS开关晶体管140来将正电压+VGATE耦合到晶体管MSW的栅极以开启开关110并使用NMOS开关晶体管142来将负电压-VGATE耦合到晶体管MSW的栅极以关断开关110。

寄生电容Cbp和Cp可由电阻器RGATE的物理实现的非理想性产生。例如，当使用设置在衬底顶部上的多晶硅来实施电阻器RGATE和/或RDS时，将存在少量的旁路电容。例如，取决于特定电阻器布局，400 kΩ可具有2fF旁路电容。在1 GHz下，2fF电容对应于80kΩ的电容性阻抗，从而降低了在1 GHz下的RGATE的总有效阻抗。应认识到的是这仅仅是物理电阻器的一个特定示例。其它实施例电阻器可具有与之相关联的不同电阻器值和/或不同的寄生电容。

当将多个晶体管堆叠时，进一步加剧了电阻器RGATE的寄生电容对器件隔离的影响。例如，在一个实施例中，在1.5 V器件技术中以串联配置将40个晶体管堆叠以便处理约60 V的RF电压摆动。这40个晶体管中的每一个具有与之相关联的串联栅极电阻器。当开关被关断时，40个栅极电阻器的并联组合连同其关联寄生电容一起进一步降低了当晶体管被关断时隔离晶体管的栅极的有效阻抗。相对于先前的示例，将每个具有带有2 fF的寄生电容的关联400 kΩ电阻器的40个器件堆叠创建具有2kΩ电容性阻抗的被并联地耦合的20kΩ电阻性阻抗的有效阻抗，其在开关晶体管被关断时提供非常少的栅极隔离。

诸如使用晶体管140和142示出的实施方式之类的反相器（inverter）类型的驱动器向开关110的晶体管MSW的栅极提供非常低的阻抗。在某些实施方式中，此低阻抗可表现为RF接地。此外，当向寄生电容Cgs和Cgs施加低阻抗时，由于并行的寄生电容Cbp相加的效果而进一步增加在输入节点Iin1和输出节点Out处经历的寄生电容。在输入节点Iin1与输出节点Out处经历的此寄生电容随着更多的晶体管被堆叠且随着晶体管MSW的宽度增加而增加。因此，一般地用于RF开关的RON * Coff品质因数退化，因为Cbp降低了栅极电阻器RGATE的阻抗。

图1f图示出其中将电阻RDS与晶体管MSW的源极/漏极连接并联地耦合而不是从源极/漏极连接耦合到地的开关111。在这种情况下，RDS的值可在约20 kΩ与约40 kΩ之间的范围内，然而，取决于特定应用及其规范，可使用在此范围之外的其它值。再次地，用电容Cbp来表示每个栅极电阻器RGATE的旁路寄生电容，并用电容Cp来表示电阻器RDS的旁路电容。在此类电路中，源极/漏极连接经由被耦合到线的额外电阻器（未示出）或用被耦合到地的开关输入（例如，诸如图1b中的开关112）而偏置到地。

图1g图示出包括施密特触发器162、电平移位器164和输出级166的常规RF开关驱动器。包括PMOS晶体管M1和M2和M3及NMOS晶体管M3、M4和M6的施密特触发器162向输入信号IN提供滞后以防止在存在噪声情况下的开关和非故意开关。如所示，施密特触发器162以电源电压VP和地电压GND为参考。在一个示例中，电源电压VP为约1.5 V且地电压GND为约0 V。电平移位器164将施密特触发器162的逻辑电平输出从在0与1.5 V之间转换成在-1.5 V与1.5 V之间。向开关晶体管施加负电压在某些实施例中提供更好的关断隔离。

电平移位器164包括具有被耦合到反相器172和174的输出的栅极的PMOS输入晶体管M6和M7。交叉耦合NMOS器件M8和M9被耦合到负供应电压VM1p5以便将逻辑电平下拉至负供应。将电平移位器164的输出施加于输出级166内的缓冲器168和170。可例如使用简单反相器结构来实施缓冲器168和170。在某些情况下，电阻器R1被耦合到缓冲器168和170的输出以便增加输出级166的输出阻抗。

图2a图示出根据本发明的实施例的RF开关系统200。如所示，在反相器驱动器226与RF开关201之间耦合自适应电阻202。在实施例中，自适应电阻202被配置成在RF开关201的状态正在处于开启模式与处于关断模式之间转变或者正在处于关断模式与处于开启模式之间转变的时间期间提供低电阻。通过在此转变时段期间提供低电阻，可快速地改变RF开关201的状态。然而，当RF开关201的状态为关断时，增加自适应电阻202以便提供反相器驱动器226与RF开关201的晶体管MSW的栅极之间的隔离。通过在开关201的关断模式期间提供高阻抗，在某些实施例中可减少栅极电阻器RGATE的旁路电容Cbp的影响。

图2b图示出其中使用与包括PMOS晶体管212和NMOS晶体管214的CMOS传输门（transmission gate）并联耦合的电阻器216来实施自适应电阻202的RF开关和驱动器210。在实施例中，当RF开关201的状态正在转变时，由NMOS晶体管214和PMOS晶体管212绕过电阻器216。然而，当RF开关201处于关断状态时，晶体管212和214，或关掉，以便允许电阻器216提供驱动器226与RF开关201之间的附加隔离。可包括附加可选串联电阻器218以提供附加电阻。

在实施例中，激活电路240控制自适应电阻202的状态。如所示，经由复制栅极电阻器RGATE_R向复制晶体管MR的栅极施加节点Vsense。复制晶体管MR和栅极电阻器可与在RF开关201中实施的晶体管MSW和电阻器RGATE大小相同，或者可以是缩放的版本。例如，如果复制晶体管为晶体管MSW的宽度的一半，则将复制电阻器RGATE_R确定大小为提供两倍的RGATE的电阻，使得RGATE_R的RC时间常数及复制晶体管MR的总栅极—漏极和栅极源极电容Cgd和Cgs与RGATE的RC时间常数及开关晶体管MSW的总栅极—漏极和栅极源极电容Cgd和Cgs匹配。通过使用复制电路，可考虑与栅极电阻器RGATE相结合的RF开关的RC稳定行为（RC settling behavior）。

在实施例中，比较器242将晶体管MR的栅极电压与由参考电压发生器244生成的参考电压相比较以便确定自适应阻抗202的状态。在一个实施例中，将由参考电压发生器244产生的参考电压设置成将RF开关201关断的稳定电压的预定分数（fraction）。例如，在一个实施例中，可将-1.4V的参考电压用于-1.5 V关断电压。替换地，可使用其它参考电压。还应认识到的是在替换实施例中，可将其它电路架构用于激活电路240。例如，也可使用具有施密特触发器的简单RC电路来实施统一延迟时间。替换地，可在开关的输出处检测RF电压本身；一旦比较器“看到”低的差，则其将传输门关断。

图2c图示出根据本发明的另一实施例的包括RF开关201和驱动器261的系统260。如示出的，自适应电阻262被耦合在正驱动电压+VGATE与驱动器226的晶体管140之间；并且自适应电阻264被耦合在负驱动电压–VGATE与驱动器226的晶体管142之间。在实施例中，当开关201的状态正在转变时，将自适应电阻设置成第一阻抗值，并且当开关201关断时将其设置成第二阻抗值。在某些实施例中，第一阻抗值可大于第二阻抗值。

图2d图示出根据本发明的替换实施例的包括RF开关210和驱动器272的系统270。驱动器272包括电流源电路276和驱动逻辑274。在操作期间，电流源276提供充电电流，其在开关201从开状态转变至关状态时对晶体管MSW的栅极充电，并且提供放电电流，其在开关201从开状态转变至关状态时使晶体管MSW的栅极放电。在各种实施例中，可将此电流设置成满足指定的开启和关断时间要求。一旦晶体管MSW的栅极被完全充电或放电，则电流源276由于输出晶体管的漏极-源极电压减小至零而不再发起或吸收（source or sink）电流。

如所示，电流源276包括堆叠PMOS电流反射镜，其包括PMOS晶体管M20、M21、M22和M23。驱动逻辑274可向PMOS晶体管M21提供设置电流，其经由PMOS晶体管M20和M22而被镜像到PMOS晶体管M23。在某些实施例中，驱动逻辑274可向可选电阻器R20提供电压，其设置通过PMOS晶体管M20和M21的电流。类似地，电流源276包括堆叠NMOS电流反射镜，其包括NMOS晶体管M24、M25、M26和M27。驱动逻辑274还可向NMOS晶体管M24提供设置电流，其经由NMOS晶体管M25和M27而被镜像到NMOS晶体管M26。在某些实施例中，驱动逻辑274可向可选电阻器R24提供电压，其设置通过NMOS晶体管M24和M25的电流。

在实施例中，PMOS晶体管M22可确定大小为大于PMOS晶体管M20，并且NMOS晶体管M27可确定大小为大于NMOS晶体管M25以便减小驱动逻辑274的内部驱动电流。在一个示例中，使用20:1反射镜比，使得驱动逻辑274生成约1μA的电流，并且电流源电路276产生20μA的电流以对开关201的晶体管MSW的栅极进行充电和放电。在替换实施例中，可使用其它反射镜比和器件电流。

在另外的实施例中，作为电流反射镜276的堆叠电流反射镜的替代或除此之外，可使用其它电流反射镜结构。例如，可使用威尔逊电流反射镜、Widlar电流反射镜、高摆动共源共栅电流反射镜及其它结构。

在某些实施例中，电流反射镜276的输出在晶体管MSW的栅极正在被充电期间比在晶体管MSW的栅极稳定时具有更高的输出阻抗。在充电和放电期间，输出PMOS晶体管M22和M23及NMOS晶体管M26和M27被关断，或者在饱和区操作。当晶体管MSW的栅极被充满电时，输出PMOS晶体管M22和M23及NMOS晶体管M26和M27被关断或者在线性区中偏置。在其中输出晶体管M22和M23或M26和M27在线性区中被偏置的实施例中，由于输出晶体管M22和M23或M26和M27的栅极—漏极和栅极—源极电容的串联堆叠而可保持足够高的输出阻抗。由于输出晶体管M22和M23或M26和M27中的电流由于漏泄发起和吸收漏泄电流而并未完全达到零从而可进一步保持足够高的输出阻抗。因此，由于堆叠器件内的负反馈，可增加堆叠晶体管的输出阻抗。例如，PMOS晶体管M23的跨导可有效地增加PMOS晶体管M22的输出阻抗，并且NMOS晶体管M26的跨导可有效地增加NMOS晶体管M27的输出阻抗。

图2e图示出其中当开关201被完全充电和或放电时将电流源276关断的实施例系统280。驱动器282类似于图2d中的驱动器272，其中添加了比较器284和286及晶体管M30和M32。在实施例中，当驱动器282的输出在正方向上穿过阈值VREFP时，比较器284的输出变低，从而关断耦合在驱动逻辑274与电流源276之间的晶体管NMOS 晶体管M30。当晶体管M30被关断时，流过电流反射镜晶体管M20、M21、M22和M23的电流被有效地关断（除某些漏泄电流之外）并在PMOS晶体管M23的漏极处创建高阻抗。类似地，当驱动器282的输出在负方向上穿过阈值VREFN时，比较器286的输出变高，从而关断耦合在驱动逻辑274与电流源276之间的PMOS晶体管M32。当晶体管M32被关断时，流过电流反射镜晶体管M24、M25、M26和M27的电流被有效地关断（除某些漏泄电流之外）并在NMOS晶体管M26的漏极处创建高阻抗。在某些实施例中，可将每个晶体管MSW分配给单个电流源驱动器。在此类实施例中，可省略电阻器RGATE。

图3图示出包括施密特触发器162、电平移位器164和电流源输出级302的实施例RF开关驱动器300。施密特触发器162包括PMOS晶体管M1和M2和M3及NMOS晶体管M3 M4和M6，并且电平移位器164包括PMOS输入晶体管M6和M7、NMOS晶体管M8和M9以及反相器172和174。施密特触发器162和电平移位器164两者如上文相对于图1f所述地运行。在某些实施例中，可省略施密特触发器162和/或电平移位器164。

电流源输出级302包括包含PMOS晶体管M20、M21、M22和M23的堆叠PMOS电流反射镜以及包含如上文相对于图2d的实施例所述地运行的NMOS晶体管M24、M25、M26和M27的堆叠NMOS电流反射镜。如所示，用晶体管M22a和M22b来表示PMOS晶体管M22，用晶体管M23a和M23b来表示PMOS晶体管M23，用晶体管M26a和M26b来表示NMOS晶体管M26，并且用晶体管M27a和M27b来表示NMOS晶体管M27。输出晶体管的分裂表示其中将多个器件用于电流源的输出级以实现特定电流源比的实施例。然而，在某些实施例中，还可将单个器件用于电流源302的输出级。电阻器R20和R22分别地设置到PMOS和NMOS电流反射镜的输入电流。可包括输出电阻器R24和R26以增加电流源输出级302的输出阻抗。

图4图示出实施例和常规RF开关的插入损耗的比较的波形图。迹线402表示用诸如图3的实施例中所示的实施例基于电流源驱动电路驱动的20个晶体管堆叠RF开关的以mdB为单位的插入损耗，其中与RF开关的控制节点串联1 KΩ的电阻。迹线404表示用诸如图1f中所示的常规电平移位器驱动的20个晶体管堆叠RF开关的插入损耗，其中与驱动器的输出串联附加的10 KΩ电阻。迹线406表示用诸如图1f中所示的常规电平移位器驱动的20个晶体管堆叠RF开关的插入损耗，没有附加的串联电阻。如用图4可以示出的，如由迹线402所表示的，由实施例驱动器驱动的RF开关与其它系统相比在宽的频率范围内具有较低插入损耗。

图5图示出对RF开关进行切换的实施例方法500。在步骤502中，使用第一阻抗向RF开关的控制节点施加第一静态电压。可将第一静态电压配置成引起RF开关保持在开（或导电）状态。在步骤504中，在施加第二阻抗的同时改变施加于RF开关的控制节点的电压，并且在步骤506中，向RF开关的控制节点施加第二静态电压。可将第二静态电压配置成在施加第三阻抗的同时引起RF开关保持在关（不导电状态）中。在实施例中，第一阻抗和第三阻抗大于第二阻抗。

应理解的是可将实施例RF开关系统应用于多种应用。例如，可使用实施例RF开关驱动电路来实施图1a—c中所示的SP4T RF开关。也可使用实施例RF开关驱动电路来实施利用RF开关的其它应用。

根据实施例，射频（RF）开关电路包括具有负载路径和控制节点的多个串联连接RF开关单元以及被耦合到控制节点的开关驱动器。多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。开关驱动器包括随控制节点电压而变化的可变输出阻抗。

在实施例中，开关驱动器包括耦合在第一参考电压节点与控制节点之间的第一电流源以及耦合在第二参考电压节点与控制节点之间的第二电流源。可使用第一电流反射镜来实施第一电流源，并且可使用第二电流反射镜来实施第二电流源。第二参考电压节点可以是地节点。

RF开关电流还可包括与第一电流反射镜串联地耦合的第一关断开关、与第二电流反射镜串联地耦合的第二关断开关、被配置成将控制节点与第一阈值电压相比较并在控制节点的电压在第一方向上穿过第一阈值电压时关断第一关断开关的第一比较器、被配置成将控制节点与第二阈值电压相比较并在控制节点的电压在与第一方向相反的第二方向上穿过第二阈值电压时关断第二关断开关的第二比较器。在实施例中，第一关断开关包括与第一电流反射镜的输入串联地耦合的第一晶体管，并且第二关断开关包括与第二电流反射镜的输入串联地耦合的第二晶体管。可使用堆叠电流反射镜来实施第一电流反射镜和第二电流反射镜。

在实施例中，RF开关电路还包括电平移位器电路，其具有被耦合到第一电流反射镜和第二电流反射镜的输入的输入。RF开关电路还可包括施密特触发器，其具有被耦合到电平移位器电路的输入的输出。

在实施例中，开关驱动器包括可切换阻抗元件，其被耦合到控制节点，使得可切换阻抗元件包括固定阻抗元件和与该固定阻抗元件并联耦合的旁路开关。RF开关电路还可包括耦合在第一参考电压节点与中间节点之间的第一驱动晶体管以及耦合在第二参考电压节点与中间节点之间的第二驱动晶体管。可切换阻抗元件被耦合在中间节点与控制节点之间。

在各种实施例中，RF开关电路还可包括被配置成当控制节点的电压穿过阈值时关闭旁路开关的控制电路。RF开关电路还可包括具有复制晶体管的复制开关和具有被耦合到复制晶体管的栅极的第一末端和被耦合到可切换阻抗元件的第二末端的复制电阻器、以及具有被耦合到复制晶体管的栅极的第一输入、被耦合到阈值电压节点的第二输入和被耦合到旁路开关的控制端子的输出的比较器。

在实施例中，开关驱动器包括耦合在第一参考电压节点与控制节点之间的第一可变电阻以及耦合在第二参考电压节点与控制节点之间的第二可变电阻。还可包括与第一可变电阻串联地耦合的第一开关和与第二可变电阻串联地耦合的第二开关。

根据另一实施例，射频集成电路（RFIC）包括设置在具有被耦合在第一端子与第二端子之间的负载路径的半导体衬底上的第一RF开关以及被耦合到第一RF开关的第一控制节点的第一RF开关驱动器。第一RF开关驱动器包括耦合在第一参考节点与第一控制节点之间的第一电流源以及耦合在第二参考节点与第一控制节点之间的第二电流源。

在实施例中，RFIC还包括设置在具有耦合在第二端子与第三端子之间的负载端子的半导体衬底上的第二RF开关以及被耦合到第二RF开关的第二控制节点的第二RF开关驱动器。第二RF开关驱动器包括耦合在第一参考节点与第二控制节点之间的第三电流源以及耦合在第二参考节点与第二控制节点之间的第四电流源。第一电流源可包括第一电流反射镜，并且第二电流源可包括第二电流反射镜。第一电流反射镜可包括第一堆叠电流反射镜，并且第二电流源可包括第二堆叠电流反射镜。

在实施例中，RFIC还包括开关逻辑电路、耦合在开关逻辑电路的第一输出与第一电流反射镜的输入之间的第一串联电阻器、以及耦合在开关逻辑电路的第二输出与第二电流反射镜的输入之间的第二串联电阻器。在某些实施例中，RFIC还具有与第一电阻器串联耦合的第一关断开关、与第二电阻器串联耦合的第二关断开关、被配置成将第一控制节点的电压与第一阈值电压相比较并在第一控制节点的电压在第一方向上穿过第一阈值电压时关断第一关断开关的第一比较器、被配置成将第一控制节点的电压与第二阈值电压相比较并在第一控制节点的电压在与第一方向相反的第二方向上穿过第二阈值电压时关断第二关断开关的第二比较器。可使用第一晶体管来实施第一关断开关，并且可使用第二晶体管来实施第二关断开关。

在实施例中，开关逻辑电路包括被耦合到电平移位器的施密特触发器，其包括被耦合到开关逻辑电路的第一输出的第一输出和被耦合到开关逻辑电路的第二输出的第二输出。在某些实施例中，第一RF开关包括多个串联连接RF开关单元，其具有负载路径和控制节点。多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。

根据另一实施例，一种方法针对操作具有负载路径和控制节点的射频（RF）开关电路。RF开关电路包括多个串联连接的RF开关单元，其中，所述多个串联连接的RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。该方法包括在第一施加阻抗下向RF开关电路的控制节点施加第一静态电压，将RF开关电路的控制节点的电压从第一静态电压变化到第二静态电压，并在第三施加阻抗下向RF开关电路的控制节点施加第二静态电压。改变电压包括在第二施加阻抗下对RF开关电路的控制节点充电。

在实施例中，施加第一静态电压、改变电压以及施加第二静态电压的步骤包括使用耦合在第一参考电压与控制节点之间的第一电流反射镜，以及使用耦合在第二参考电压与控制节点之间的第二电流反射镜。在某些实施例中，施加第一静态电压和施加第二静态电压的步骤包括在可切换参考电压发生器与控制节点之间耦合固定阻抗，并且改变电压的步骤包括绕过固定阻抗。

该方法还可包括将复制晶体管的栅极电压与控制节点的电压相比较，并基于该比较来确定绕过固定阻抗的时间。在某些实施例中，第一施加阻抗大于第二施加阻抗，并且第三施加阻抗大于第二施加阻抗。

本发明的实施例的优点包括RF开关中的RF寄生的减小以及RF开关与RF开关驱动器之间的连接线路中的谐振效应的减小。例如，实施例开关驱动器的附加串联电阻可用于对从接地电感、耦合到开关的电阻器的旁路电容、开关晶体管的Cgs/Cgd产生的低Q谐振回路（resonant tank）进行阻尼（dampen）。

实施例的另外的优点包括较低插入损耗，尤其是对于高掷数开关；与开关配置相结合地使用电容器的数字电容调谐器中的较低寄生Coff。其它优点包括改善的线性，因为实施例开关驱动器电阻降低了被耦合到开关晶体管的栅极的多晶硅电阻器的非线性行为。

虽然已参考说明性实施例描述了本发明，但并不意图在限制性意义上解释本描述。在参考本描述时，说明性实施例的各种修改和组合以及本发明的其它实施例对于本领域的技术人员而言将是显而易见。例如，可使用实施例开关驱动器通过接入和断开电容器及其它调谐部件来调谐振荡器。还可将实施例开关驱动器电路应用于接收/发射开关、衰减器、功率放大器旁路电路、RF匹配、一般地RF滤波器开关以及其它类型的电路和系统。

Claims (29)

1.一种射频（RF）开关电路，包括：

多个串联连接RF开关单元，其包括负载路径和控制节点，其中，所述多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端；以及

开关驱动器，被耦合到控制节点，该开关驱动器包括随控制节点的电压而变化的可变输出阻抗。

2.权利要求1的RF开关电路，其中，所述开关驱动器包括耦合在第一参考电压节点与控制节点之间的第一电流源；以及耦合在第二参考电压节点与控制节点之间的第二电流源。

3.权利要求2的RF开关电路，其中，所述第二参考电压节点包括地节点。

4.权利要求2的RF开关电路，其中，所述第一电流源包括第一电流反射镜并且第二电流源包括第二电流反射镜。

5.权利要求4的RF开关电路，还包括：

第一关断开关，与第一电流反射镜串联地耦合；

第二关断开关，与第二电流反射镜串联地耦合；

第一比较器，被配置成将控制节点与第一阈值电压相比较并在控制节点的电压在第一方向上穿过第一阈值电压时关断第一关断开关；以及

第二比较器，被配置成将控制节点与第二阈值电压相比较并在控制节点的电压在与第一方向相反的第二方向上穿过第二阈值电压时关断第二关断开关。

6.权利要求5的RF开关电路，其中：

第一关断开关包括与第一电流反射镜的输入串联耦合的第一晶体管；以及

第二关断开关包括与第二电流反射镜的输入串联耦合的第二晶体管。

7.权利要求4的RF开关电路，其中，第一电流反射镜和第二电流反射镜包括堆叠电流反射镜。

8.权利要求4的RF开关电路，还包括电平移位器电路，其具有被耦合到第一电流反射镜和第二电流反射镜的输入的输入。

9.权利要求8的RF开关电路，还包括施密特触发器，其具有被耦合到电平移位器电路的输入的输出。

10.权利要求1的RF开关电路，其中，所述开关驱动器包括被耦合到控制节点的可切换阻抗元件，其中，该可切换阻抗元件包括固定阻抗元件和与该固定阻抗元件并联耦合的旁路开关。

11.权利要求10的RF开关电路，还包括耦合在第一参考电压节点与中间节点之间的第一驱动晶体管；以及耦合在第二参考电压节点与中间节点之间的第二驱动晶体管，其中，可切换阻抗元件被耦合在中间节点与控制节点之间。

12.权利要求10的RF开关电路，还包括被配置成当控制节点的电压穿过阈值时关闭旁路开关的控制电路。

13.权利要求10的RF开关电路，还包括：

复制开关，包括复制晶体管和具有被耦合到复制晶体管的栅极的第一末端和被耦合到可切换阻抗元件的第二末端的复制电阻器；以及

比较器，具有被耦合到复制晶体管的栅极的第一输入、被耦合到阈值电压节点的第二输入和被耦合到旁路开关的控制端子的输出。

14.权利要求1的RF开关电路，其中，所述开关驱动器包括：

第一可变电阻，耦合在第一参考电压节点与控制节点之间；以及

第二可变电阻，耦合在第二参考电压节点与控制节点之间。

15.权利要求14的RF开关电路，还包括：

第一开关，与第一可变电阻串联地耦合；以及

第二开关，与第二可变电阻串联地耦合。

16.一种射频集成电路（RFIC），包括：

第一RF开关，设置在半导体衬底上，该第一RF开关具有耦合在第一端子与第二端子之间的负载路径；以及

第一RF开关驱动器，被耦合到第一RF开关的第一控制节点，第一RF开关驱动器包括耦合在第一参考节点与第一控制节点之间的第一电流源和耦合在第二参考节点与第一控制节点之间的第二电流源。

17.权利要求16的RFIC，还包括：

第二RF开关，设置在第二半导体衬底上，该第二RF开关包括耦合在第二端子与第三端子之间的负载端子；以及

第二RF开关驱动器，被耦合到第二RF开关的第二控制节点，该第二RF开关驱动器包括耦合在第一参考节点与第二控制节点之间的第三电流源和耦合在第二参考节点与第二控制节点之间的第四电流源。

18.权利要求16的RFIC，其中，所述第一电流源包括第一电流反射镜并且第二电流源包括第二电流反射镜。

19.权利要求18的RFIC，其中，所述第一电流反射镜包括第一堆叠电流反射镜且所述第二电流源包括第二堆叠电流反射镜。

20.权利要求18的RFIC，还包括：

开关逻辑电路；

第一串联电阻器，耦合在开关逻辑电路的第一输出与第一电流反射镜的输入之间；以及

第二串联电阻器，耦合在开关逻辑电路的第二输出与第二电流反射镜的输入之间。

21.权利要求20的RFIC，还包括：

第一关断开关，与第一电阻器串联地耦合；

第二关断开关，与第二电阻器串联地耦合；

第一比较器，被配置成将第一控制节点的电压与第一阈值电压相比较并在第一控制节点的电压在第一方向上穿过第一阈值电压时关断第一关断开关；以及

第二比较器，被配置成将第一控制节点的电压与第二阈值电压相比较并在第一控制节点的电压在与第一方向相反的第二方向上穿过第二阈值电压时关断第二关断开关。

22.权利要求21的RF开关电路，其中：

所述第一关断开关包括第一晶体管；以及

所述第二关断开关包括第二晶体管。

23.权利要求20的RFIC，其中，所述开关逻辑电路包括被耦合到电平移位器的施密特触发器，其中，电平移位包括被耦合到开关逻辑电路的第一输出的第一输出和被耦合到开关逻辑电路的第二输出的第二输出。

24.权利要求16的RFIC，其中，所述第一RF开关包括多个串联连接RF开关单元，其包括负载路径和控制节点，其中，所述多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端。

25.一种操作包括负载路径和控制节点的射频（RF）开关电路的方法，其中，所述RF开关电路包括多个串联连接RF开关单元，所述多个串联连接RF开关单元中的每一个包括开关晶体管和栅极电阻器，其具有被耦合到开关晶体管的栅极的第一末端和被耦合到控制节点的第二末端，其中，所述方法包括：

在第一施加阻抗下向RF开关电路的控制节点施加第一静态电压；

将RF开关电路的控制节点的电压从第一静态电压变化到第二静态电压，其中，改变电压包括在第二施加阻抗下对RF开关电路的控制节点充电；以及

在第三施加阻抗下向RF开关电路的控制节点施加第二静态电压。

26.权利要求25的方法，其中，施加第一静态电压、改变电压以及施加第二静态电压的步骤包括使用耦合在第一参考电压与控制节点之间的第一电流反射镜，以及使用耦合在第二参考电压与控制节点之间的第二电流反射镜。

27.权利要求25的方法，其中：

施加第一静态电压和施加第二静态电压的步骤包括在可切换参考电压发生器与控制节点之间耦合固定阻抗；以及

改变电压的步骤包括绕过固定阻抗。

28.权利要求27的方法，还包括：

将复制晶体管的栅极电压与控制节点的电压相比较；以及

基于该比较来确定何时绕过固定阻抗。

29.权利要求25的方法，其中：

第一施加阻抗大于第二施加阻抗；以及

第三施加阻抗大于第二施加阻抗。