DE102019106367A1

DE102019106367A1 - Vorspannen eines hochfrequenzschalters für ein schnelles schalten

Info

Publication number: DE102019106367A1
Application number: DE102019106367.1A
Authority: DE
Inventors: Turusan Kolcuoglu; Huseyin Kayahan
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2018-03-20
Filing date: 2019-03-13
Publication date: 2019-09-26
Also published as: CN110311666A; US20190296726A1; CN110311666B; US10778206B2

Abstract

Vorrichtungen und Verfahren zum Vorspannen von Hochfrequenzschaltern (HF-Schaltern) zum Erreichen eines schnellen Schaltens werden hier offenbart. Bei bestimmten Ausgestaltungen erzeugt ein Schaltervorspannungsschaltkreis eine Schaltersteuerspannung zum Ein- oder Ausschalten eines Schalters, der HF-Signale verarbeitet. Der Schaltervorspannungsschaltkreis stellt einem Steuereingang des Schalters die Schaltersteuerspannung über einen Widerstand bereit. Zusätzlich pulst der Schaltervorspannungsschaltkreis die Schaltersteuerspannung, wenn der Schalter ein- oder ausgeschaltet wird, um dadurch die Schaltzeit zu verkürzen. Der Schalter kann somit schnell ein- oder ausgeschaltet werden, was dem Schalter erlaubt, für eine Verwendung zur Verfügung zu stehen, kurz nachdem der Zustand des Schalters verändert wurde.

Description

GEGENSTAND DER BESCHREIBUNG
Ausführungsformen der Erfindung beziehen sich auf elektronische Systeme und insbesondere auf ein Vorspannen von Hochfrequenzschaltern.
HINTERGRUND
Ein Hochfrequenzkommunikationssystem (HF-Kommunikationssystem) kann HF-Schalter aufweisen, die für eine Vielfalt von Zwecken verwendet werden.
Bei einem Beispiel kann das HF-Kommunikationssystem ein Antennenschaltmodul (Antenna Switch Module, ASM) aufweisen, das mithilfe von HF-Schaltern umgesetzt wird. Das Antennenschaltmodul kann zusätzlich verwendet werden, um eine Antenne mit einem bestimmten Sende- oder Empfangspfad des Systems elektrisch zu verbinden, wodurch mehreren Komponenten erlaubt wird, auf die Antenne zuzugreifen. Bei einem weiteren Beispiel kann das HF-Kommunikationssystem ein digitales Dämpfungsglied (Digital Step Attenuator, DSA) aufweisen, und das DSA kann HF-Schalter aufweisen, die eingeschaltet oder ausgeschaltet werden, um eine von dem DSA bereitgestellte Dämpfungsgröße zu regeln.
KURZDARSTELLUNG DER OFFENBARUNG
Vorrichtungen und Verfahren zum Vorspannen von Hochfrequenzschaltern (HF-Schaltern) zum Erreichen eines schnellen Schaltens werden hier offenbart. Bei bestimmten Ausgestaltungen erzeugt ein Schaltervorspannungsschaltkreis bzw. Schalter-Bias-Schaltkreis eine Schaltersteuerspannung zum Ein- oder Ausschalten eines Schalters, der HF-Signale verarbeitet. Der Schaltervorspannungsschaltkreis stellt einem Steuereingang des Schalters die Schaltersteuerspannung über einen Widerstand bereit. Zusätzlich pulst der Schaltervorspannungsschaltkreis die Schaltersteuerspannung, wenn der Schalter ein- oder ausgeschaltet wird, um dadurch die Schaltzeit zu verkürzen. Der Schalter kann somit schnell ein- oder ausgeschaltet werden, was dem Schalter erlaubt, für eine Verwendung zur Verfügung zu stehen, kurz nachdem der Zustand des Schalters verändert wurde.
Bei einem Aspekt wird ein HF-System mit einer schnellen Schaltgeschwindigkeit bereitgestellt. Das HF-System weist einen HF-Schalter auf, der einen Steuereingang aufweist, der eine Impedanz des HF-Schalters steuert. Das HF-System weist außerdem einen Schaltervorspannungsschaltkreis auf, der dazu ausgebildet ist, ein Steuersignal zum selektiven Aktivieren des HF-Schalters zu empfangen, wobei der Schaltervorspannungsschaltkreis einen Ausgang aufweist, der dazu ausgebildet ist, eine Schaltersteuerspannung bereitzustellen. Das HF-System weist außerdem einen Widerstand auf, der elektrisch zwischen den Ausgang des Schaltervorspannungsschaltkreises und den Steuereingang des HF-Schalters geschaltet ist. Der Schaltervorspannungsschaltkreis ist dazu ausgebildet, die Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals zu pulsen, um dadurch eine Verzögerung beim Schalten des HF-Schalters zu verkürzen.
Bei einem weiteren Aspekt wird ein Verfahren einer Schaltersteuerung bereitgestellt, um eine schnelle Schaltgeschwindigkeit bereitzustellen. Das Verfahren beinhaltet ein Steuern einer Impedanz eines HF-Schalters mithilfe einer Schaltersteuerspannung, ein Empfangen eines Steuersignals, das anzeigt, ob der HF-Schalter ein- oder auszuschalten ist, und ein Erzeugen eines Pulses der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals, um dadurch eine Verzögerung beim Schalten des HF-Schalters zu verkürzen.
Bei einem weiteren Aspekt wird ein HF-Schaltkreis bereitgestellt. Der HF-Schaltkreis beinhaltet einen FET-Schalter, der ein Gate, einen Schaltervorspannungsschaltkreis, der zum Empfangen eines Steuersignals und zum Ausgeben einer Schaltersteuerspannung ausgebildet ist, und einen Widerstand aufweist, der zum Bereitstellen der Schaltersteuerspannung an dem Gate des FET-Schalters ausgebildet ist. Der Schaltervorspannungsschaltkreis ist dazu ausgebildet, um einen Einschaltpuls der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals von einem Aus-Zustand in einen Ein-Zustand zu erzeugen und um einen Ausschaltpuls der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals von dem Ein-Zustand in den Aus-Zustand zu erzeugen.
Figurenliste

1 ist eine schematische Darstellung eines Beispiels eines Hochfrequenzsystems (HF-Systems), das einen oder mehrere HF-Schaltkreise gemäß den hier vorgestellten Lehren enthalten kann.
2A ist ein Schaltbild eines HF-Schaltkreises gemäß einer Ausführungsform.
2B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis der 2A.
3A ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
3B ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
4A ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
4B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis der 4A.
5A ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
5B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis der 5A.
6A ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
6B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis der 6A.
7A ist ein Schaltbild eines HF-Schaltkreises gemäß einer weiteren Ausführungsform.
7B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis der 7A.

DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Die folgende detaillierte Beschreibung von Ausführungsformen stellt zahlreiche Beschreibungen spezifischer Ausführungsformen der Erfindung dar. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen identische oder funktionell ähnliche Elemente bezeichnen können. Es ist selbstverständlich, dass die in den Figuren dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet sind. Darüber hinaus ist es selbstverständlich, dass bestimmte Ausführungsformen mehr als die in einer Zeichnung dargestellten Elemente und/oder eine Teilgruppe von den in einer Zeichnung dargestellten Elementen aufweisen können. Außerdem können einige Ausführungsformen jede beliebige Kombination von Merkmalen aus einer oder mehreren Zeichnungen enthalten.
Ein Hochfrequenzkommunikationssystem (HF-Kommunikationssystem) kommuniziert, indem HF-Signale drahtlos gesendet und empfangen werden. Diese HF-Kommunikationssysteme können einen oder mehrere HF-Schalter beinhalten, um eine Kontrolle über das Routing der HF-Signale und eine Konnektivität zwischen den Komponenten oder Schaltkreisen bereitzustellen und/oder um verschiedene weitere Schaltfunktionen bereitzustellen. Zu Beispielen von HF-Kommunikationssystemen mit einem oder mehreren HF-Schalter gehören, ohne auf diese beschränkt zu sein, Basisstationen, Mobilfunkeinheiten (zum Beispiel Smartphones oder Handgeräte), Laptop-Computer, Tablet-Computer, Vorrichtungen für ein Internet der Dinge (IdD) und/oder tragbare Elektronikeinheiten.
Einige HF-Schaltkreise beinhalten einen Feldeffekttransistorschalter (FET-Schalter) und einen Schaltervorspannungsschaltkreis, der eine Gate-Spannung des Schalters steuert, um dadurch eine Kanalimpedanz des Schalters zu ändern und die Leitfähigkeit des Schalters zu modulieren. Der Schaltervorspannungsschaltkreis kann zum Beispiel die Gate-Spannung auf einen ersten Pegel steuern, um den FET-Schalter auszuschalten, sodass die Kanalimpedanz hoch ist und das HF-Signal den FET-Schalter nicht durchquert. Der Schaltervorspannungsschaltkreis kann außerdem die Gate-Spannung auf einen zweiten Pegel steuern, um den FET-Schalter einzuschalten, sodass die Kanalimpedanz niedrig ist und das HF-Signal den FET-Schalter durchquert. Der Schaltervorspannungsschaltkreis wird somit dazu verwendet, den FET-Schalter ein- oder auszuschalten, um so den Durchgang des HF-Signals zu steuern.
Ein HF-Signal kann über eine parasitäre Gate-Drain-Kapazität (Cgd) und/oder eine parasitäre Gate-Source-Kapazität (Cgs) des FET-Schalters an dem Gate des FET-Schalters ausgelöst werden. Um eine Isolation bereitzustellen, kann ein Gate-Widerstand zwischen einen Ausgang des Schaltervorspannungsschaltkreises und das Gate des FET-Schalters eingebunden werden.
Durch einen großen Widerstandswert des Gate-Widerstands werden zahlreiche Vorzüge wie zum Beispiel ein geringer Verlust und/oder eine niedrige Sperrfrequenz bereitgestellt, um eine Breitbandfunktion bereitzustellen. Das Vergrößern des Widerstandswert des Gate-Widerstands verlängert jedoch in unerwünschter Weise die Einschaltzeit und die Ausschaltzeit des FET-Schalters. Wenn zum Beispiel der Schaltervorspannungsschaltkreis die Gate-Spannung des FET-Schalters verändert, tritt eine unerwünschte Schaltverzögerung aufgrund einer Widerstands-Kondensator-Zeitkonstante (Resistor-Capacitor time constant, RC-Zeitkonstante) auf, die aus dem Widerstand des Gate-Widerstands und einer Gate-Kapazität des FET-Schalters entsteht. Die Verzögerung beim Schalten führt zu einem Anstieg der Einschaltzeit und der Ausschaltzeit des Schalters.
Obwohl das Umsetzen des Gate-Widerstands mit einem hohen Widerstand eine Reihe von Vorzügen bereitstellt, beeinträchtigt es somit auch die Schaltleistung des FET-Schalters.
Vorrichtungen und Verfahren zum Vorspannen von HF-Schaltern zum Erreichen eines schnellen Schaltens werden hier offenbart. Bei bestimmten Ausgestaltungen enthält ein HF-System: einen HF-Schalter, der einen Steuereingang aufweist, der eine Impedanz des HF-Schalters steuert; einen Schaltervorspannungsschaltkreis, der ausgebildet ist, um ein Steuersignal zum selektiven Aktivieren des HF-Schalters zu empfangen; und einen Widerstand, der elektrisch zwischen einen Ausgang des Schaltervorspannungsschaltkreises und den Steuereingang des HF-Schalters geschaltet ist. Der Schaltervorspannungsschaltkreis erzeugt eine Schaltersteuerspannung an dem Ausgang und pulst die Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals, um dadurch eine Verzögerung beim Schalten des HF-Schalters zu verkürzen.
Anstatt die Schaltersteuerspannung direkt von einer EIN-Spannung in eine AUS-Spannung oder umgekehrt zu überführen, wird die Schaltersteuerspannung somit gepulst, bevor sie auf einen stationären Spannungspegel gesteuert wird. Durch das Pulsen der Schaltersteuerspannung in dieser Weise tritt das Laden oder Entladen des Steuereingangs des HF-Schalters schneller auf, was die Schaltverzögerung des HF-Schalters verkürzt.
Bei bestimmten Umsetzungen steuert der Schaltervorspannungsschaltkreis den HF-Schalter nicht nur mit einer stationären Schalter-EIN-Spannung (zum Beispiel einer hohen Versorgungsspannung) und einer stationären Schalter-AUS-Spannung (zum Beispiel einer niedrigen Versorgungsspannung), sondern auch mit einer hohen Spannung, die größer als die stationäre Schalter-EIN-Spannung ist, und mit einer niedrigen Spannung, die geringer als die stationäre Schalter-AUS-Spannung ist.
Wenn zum Beispiel ein n-Typ-Feldeffekttransistorschalter (NFET-Schalter) eingeschaltet wird, verwendet der Schaltervorspannungsschaltkreis die hohe Spannung, um die Gate-Spannung des NFET-Schalters für einen Zeitraum zu steuern, und danach steuert er die Gate-Spannung mit der stationären Schalter-EIN-Spannung. Wenn der NFET-Schalter ausgeschaltet wird, verwendet der Schaltervorspannungsschaltkreis außerdem die niedrige Spannung, um die Gate-Spannung des NFET-Schalters für einen Zeitraum zu steuern und danach steuert er die Gate-Spannung mit der stationären Schalter-AUS-Spannung. Das Ergebnis ist ein Beschleunigen der Einschalt- und Ausschaltzeiten des NFET-Schalters.
Bei bestimmten Umsetzungen wird die Dauer des Pulses zum Beispiel aufgrund der Verzögerung eines Zeitgebers teilrückgekoppelt gesteuert. Bei weiteren Umsetzungen wird die Pulsdauer rückgekoppelt gesteuert. Der Schaltersteuerschaltkreis kann zum Beispiel eine Nachbildung oder eine Kopie des Schalters aufweisen und den Steuereingang (zum Beispiel ein Gate eines FET-Schalters oder eine Gate-Source-Spannung des FET-Schalters) des nachgebildeten oder kopierten Schalters überwachen, um zu ermitteln, wann der Puls zu beenden ist, und um den stationären Spannungspegel der Schaltersteuerspannung anzulegen.
Bei bestimmten Umsetzungen liegt der Spannungspegel jenseits der Durchbruchspannung, bei welcher der Schalter zuverlässig funktionieren kann, zum Beispiel höher als eine maximale Gate-Source-Spannung für FET-Schalter. Der Pulsspannungspegel würde somit den Schalter aufgrund von Zuverlässigkeitsbetrachtungen schädigen, wenn er verwendet würde, um den Schalter im stationären Zustand zu steuern. Durch das Anlegen des Pulses über einen Widerstand bleibt jedoch die Spannung an dem Steuereingang des Schalters in einem Spannungsbereich für einen zuverlässigen Betrieb. Die Vorzüge einer schnellen Schaltzeit werden somit erreicht, ohne den Schalter zu schädigen.
Das Pulsen der Schaltersteuerspannung stellt eine Verbesserung der Schaltgeschwindigkeit mit geringem oder keinem Einfluss auf andere Leistungseigenschaften des HF-Schalters wie zum Beispiel eine Linearität, eine Leistungsbelastbarkeit und/oder einen Einbauverlust bereit. Die Schaltersteuerspannung kann zum Beispiel gepulst werden, ohne eine zusätzliche Schaltung entlang des HF-Signalpfads durch den Schalter oder an dem Steuereingang des HF-Schalters einbinden zu müssen. Die Schaltgeschwindigkeit wird auf diese Weise verbessert, ohne eine Schaltung wie zum Beispiel Überbrückungsschalter einbinden zu müssen, die eine Leistungsfähigkeit durch ein parasitäres Laden des HF-Schalters vermindern können.
1 ist eine schematische Darstellung eines Beispiels eines HF-Kommunikationssystems 10, das einen oder mehrere HF-Schaltkreise gemäß den hier vorgestellten Lehren enthalten kann.
Obwohl das HF-Kommunikationssystem 10 ein Beispiel eines elektronischen Systems darstellt, das einen oder mehrere hier beschriebene HF-Schaltkreise enthalten kann, können die HF-Schaltkreise auch in anderen Ausgestaltungen eines elektronischen Systems verwendet werden,
Obwohl in 1 eine spezielle Ausgestaltung von Komponenten dargestellt wird, kann das HF-Kommunikationssystem 10 darüber hinaus in einer sehr vielfältigen Weise angepasst und verändert werden. Das HF-Kommunikationssystem 10 kann zum Beispiel mehr oder weniger Empfangspfade und/oder Sendepfade enthalten. Zusätzlich kann das HF-Kommunikationssystem 10 verändert werden, um mehr oder weniger Komponenten und/oder eine unterschiedliche Anordnung der Komponenten einschließlich zum Beispiel einer unterschiedlichen Anordnung der HF-Schaltkreise zu enthalten.
Bei der dargestellten Ausgestaltung enthält das HF-Kommunikationssystem 10 einen Basisbandprozessor 1, einen I/Q-Modulator 2, einen I/Q-Demodulator 3, ein erstes digitales Dämpfungsglied 4a, ein zweites digitales Dämpfungsglied 4b, einen Filter 5, einen Leistungsverstärker 6, ein Antennenschaltmodul 7, einen rauscharmen Verstärker 8 und eine Antenne 9.
Wie in 1 gezeigt wird, erzeugt der Basisbandprozessor 1 ein In-Phase-Sendesignal (I-Sendesignal) und ein Quadratur-Phase-Sendesignal (Q-Sendesignal), die dem I/Q-Modulator 2 bereitgestellt werden. Außerdem empfängt der Basisbandprozessor 1 ein I-Empfangssignal und ein Q-Empfangssignal von dem I/Q-Demodulator 3. Das I- und das Q-Sendesignal entsprechen Signalkomponenten eines Sendesignals einer bestimmten Amplitude, Frequenz und Phase. Das I-Sendesignal und das Q-Sendesignal stellen zum Beispiel eine In-Phase-Sinuskomponente bzw. eine Quadratur-Phase-Sinuskomponente dar und können eine äquivalente Darstellung des Sendesignals sein. Das I- und das Q-Empfangssignal entsprechen Signalkomponenten eines Empfangssignals einer bestimmten Amplitude, Frequenz und Phase.
Bei bestimmten Umsetzungen sind das I-Sendesignal, das Q-Sendesignal, das I-Empfangssignal und das Q-Empfangssignal digitale Signale. Der Basisbandprozessor 1 kann außerdem einen digitalen Signalprozessor, einen Mikroprozessor oder eine Kombination davon enthalten, die für das Verarbeiten der digitalen Signale verwendet werden.
Der I/Q-Modulator 2 empfängt die I- und Q-Sendesignale von dem Basisbandprozessor 1 und verarbeitet sie, um ein moduliertes HF-Signal zu erzeugen. Der I/Q-Modulator 2 kann bei bestimmten Ausgestaltungen DACs, die ausgebildet sind zum Wandeln der I- und Q-Sendesignale in ein analoges Format, Mischer zum Aufwärtswandeln der I- und Q-Signale zu einer Hochfrequenz und Signalkombinierer zum Kombinieren der aufwärtsgewandelten I- und Q-Signale in das modulierte HF-Signal enthalten.
Das erste digitale Dämpfungsglied 4a empfängt das modulierte HF-Signal und dämpft das modulierte HF-Signal, um ein gedämpftes HF-Signal zu erzeugen. Das erste digitale Dämpfungsglied 4a kann dabei helfen, um eine im Zusammenhang mit der Übertragung gewünschten Verstärkung und/oder eines gewünschten Leistungspegels zu erhalten. Bei der dargestellten Ausgestaltung enthält das erste digitale Dämpfungsglied 4a einen ersten HF-Schaltkreis 20a. Das erste digitale Dämpfungsglied 4a stellt ein Beispiel eines Schaltkreises dar, der einen oder mehrere HF-Schaltkreise gemäß den hier vorgestellten Lehren enthalten kann. Das erste digitale Dämpfungsglied 4a kann eine Kaskade von Dämpfungsstufen enthalten, von denen jede mithilfe eines HF-Schaltkreises überbrückt werden kann, um bei einem Bereitstellen einer digital einstellbaren Dämpfungsgröße zu helfen.
Der Filter 5 empfängt das gedämpfte HF-Signal von dem ersten digitalen Dämpfungsglied 4a und stellt ein gefiltertes HF-Signal an einem Eingang des Leistungsverstärkers 6 bereit. Bei bestimmten Ausgestaltungen kann der Filter 5 ein Bandpassfilter sein, der ausgebildet ist, um eine Bandpassfilterung bereitzustellen. Der Filter 5 kann jedoch abhängig von der Anwendung ein Tiefpassfilter, ein Bandpassfilter, ein Kerbfilter, ein Hochpassfilter oder eine Kombination sein.
Der Leistungsverstärker 6 kann das gefilterte HF-Signal verstärken, um ein verstärktes HF-Signal zu erzeugen, das dem Antennenschaltmodul 7 bereitgestellt wird. Das Antennenschaltmodul 7 ist außerdem mit der Antenne 9 und einem Eingang des rauscharmen Verstärkers (Low-Noise Amplifier, LNA) 8 elektrisch verbunden. Das Antennenschaltmodul 7 kann verwendet werden, um die Antenne 9 selektiv mit dem Ausgang des Leistungsverstärkers 6 oder dem Eingang des rauscharmen Verstärkers 8 zu verbinden. Bei bestimmten Umsetzungen kann das Antennenschaltmodul 7 eine Anzahl weiterer Funktionalitäten bereitstellen zu denen, ohne auf diese beschränkt zu sein, ein Schalten von Bändern und/oder ein Schalten zwischen verschiedenen Leistungsmodi gehören.
Bei der dargestellten Ausgestaltung enthält das Antennenschaltmodul 7 einen zweiten HF-Schaltkreis 20b. Das Antennenschaltmodul 7 stellt ein weiteres Beispiel eines Schaltkreises dar, der einen oder mehrere HF-Schaltkreise gemäß den hier vorgestellten Lehren enthalten kann. Das Antennenschaltmodul 7 kann zum Beispiel einen HF-Schaltkreis enthalten, der als ein einpoliger Mehrstufenschalter umgesetzt wird. Obwohl 1 eine Ausgestaltung darstellt, bei der das Antennenschaltmodul 7 als ein einpoliger Zweistufenschalter betrieben wird, kann das Antennenschaltmodul 7 geeignet sein, um zusätzliche Pole und/oder Stufen zu enthalten.
Der LNA 8 empfängt ein Antennenempfangssignal von dem Antennenschaltmodul 7 und erzeugt ein verstärktes Antennenempfangssignal, das dem zweiten digitalen Dämpfungsglied 4b bereitgestellt wird. Das zweite digitale Dämpfungsglied 4b kann das verstärkte Antennenempfangssignal um eine digital steuerbare Dämpfungsgröße dämpfen. Wie in 1 gezeigt wird, erzeugt das zweite digitale Dämpfungsglied 4b ein gedämpftes Empfangssignal, das dem I/Q-Demodulator 3 bereitgestellt wird. Darüber hinaus kann das zweite digitale Dämpfungsglied 4b dabei helfen, dem I/Q-Demodulator 3 ein Signal bereitzustellen, das eine gewünschte Amplitude und/oder einen gewünschten Leistungspegel aufweist. Bei der dargestellten Ausgestaltung enthält das zweite digitale Dämpfungsglied 4b einen dritten HF-Schaltkreis 20c. Das zweite digitale Dämpfungsglied 4b stellt ein weiteres Beispiel eines Schaltkreises dar, der einen oder mehrere HF-Schaltkreise gemäß den hier vorgestellten Lehren enthalten kann.
Der I/Q-Demodulator 3 kann verwendet werden, um das I-Empfangssignal und das Q-Empfangssignal zu erzeugen, wie weiter oben beschrieben wurde. Bei bestimmten Ausgestaltungen kann der I/Q-Demodulator 3 ein Paar Mischer enthalten, um das gedämpfte Empfangssignal mit einem Paar Taktsignale zu mischen, die um ungefähr neunzig Grad phasenverschoben sind. Die Mischer können außerdem abwärtsgewandelte Signale erzeugen, die den ADCs bereitgestellt werden, um die I- und Q-Empfangssignale zu erzeugen.
Die HF-Schaltkreise 20a - 20c können verwendet werden, um HF-Signale mithilfe einer Vielfalt von Kommunikationsstandards zu handhaben, einschließlich zum Beispiel eines globalen Systems für Mobilfunkkommunikationen (Global System for Mobile Communications, GSM), eines Codemultiplexverfahrens (Code Division Multiple Access, CDMA), eines Breitband-CDMA (Wideband CDMA, W-CDMA), einer „Long Term Evolution“ (LTE), einer „Enhanced Data Rates for GSM Evolution“ (EDGE), 3G, 4G und/oder 5G sowie weitere geschützte und nicht geschützte Kommunikationsstandards.
Darüber hinaus können die HF-Schaltkreise 20a - 20c das Schalten von Signalen mit einer Vielfalt von Frequenzen steuern, einschließlich nicht nur von HF-Signalen zwischen 100 MHz und 7 GHz, sondern auch bis zu höheren Frequenzen wie zum Beispiel jene in dem X-Band (ungefähr 7 GHz bis 12 GHz), dem K_u-Band (ungefähr 12 GHz bis 18 GHz), dem K-Band (ungefähr 18 GHz bis 27 GHz), dem K_a-Band (ungefähr 27 GHz bis 40 GHz), dem V-Band (ungefähr 40 GHz bis 75 GHz) und/oder dem W-Band (ungefähr 75 GHz bis 110 GHz). Dementsprechend sind die hier vorgestellten Lehren auf eine große Vielfalt von HF-Kommunikationssystemen einschließlich auf die Mikrowellenkommunikationssysteme anwendbar.
Ein Bereitstellen eines HF-Schalters in einem Sende- oder Empfangspfad eines HF-Kommunikationssystems kann sich auf die Leistungsfähigkeit des Systems auswirken. Zum Beispiel können nicht nur die Linearität, die Leistungsbelastbarkeit und/oder der Einbauverlust des HF-Schalters die Funktionen des Systems beeinflussen, sondern auch transiente Leistungseigenschaften wie zum Beispiel die Einschaltzeit, die Ausschaltzeit und/oder die Einschwingzeit können Auswirkungen auf die Leistungsfähigkeit haben. Die hier vorgestellten Lehren können verwendet werden, um die transienten Leistungseigenschaften eines HF-Schalters mit geringem oder keinem Einfluss auf andere Leistungseigenschaften des HF-Schalters wie zum Beispiel die Linearität, die Leistungsbelastbarkeit und/oder den Einbauverlust zu verbessern.
2A ist ein Schaltbild eines HF-Schaltkreises 20 gemäß einer Ausführungsform. Der HF-Schaltkreis 20 weist einen n-Typ-Feldeffekttransistorschalter (NFET-Schalter) 21, einen Schaltervorspannungsschaltkreis 22 und einen Gate-Vorspannungswiderstand 31 auf.
Wie in 2A gezeigt wird, empfängt der Schaltervorspannungsschaltkreis 22 ein Steuersignal CTL zum Anzeigen, ob der NFET-Schalter 21 durch den Schaltervorspannungsschaltkreis 22 eingeschaltet oder ausgeschaltet werden soll. Auf diese Weise wird das Steuersignal CTL verwendet, um den NFET-Schalter 21 selektiv zu aktivieren. Der Schaltervorspannungsschaltkreis 22 empfängt auch eine hohe Versorgungsspannung V_DD , eine Erdung oder eine niedrige Versorgungsspannung VSS, eine hohe Spannung V_HIGH , die größer als die hohe Versorgungsspannung V_DD ist, und eine niedrige Spannung V_LOW , die niedriger als die niedrige Versorgungsspannung VSS ist.
Obwohl 2A eine Ausgestaltung darstellt, in welcher der Schaltervorspannungsschaltkreis 22 verwendet wird, um einen FET-Schalter zu steuern, kann der Schaltervorspannungsschaltkreis 22 dazu ausgebildet sein, einen oder mehrere zusätzliche FET-Schalter vorzuspannen. Bei dieser Ausgestaltung kann der Schaltervorspannungsschaltkreis 22 zusätzliche Schaltersteuereingänge wie zum Beispiel ein Steuersignal aufweisen, das jedem FET-Schalter zugeordnet ist. Jedoch sind weitere Ausgestaltungen möglich wie zum Beispiel eine Umsetzung, bei der ein Steuersignal verwendet wird, um mehrere FET-Schalter zu steuern. Bei bestimmten Umsetzungen wird zum Beispiel ein Schaltervorspannungsschaltkreis verwendet, um einen in Reihe geschalteten FET-Schalter sowie einen Nebenschluss-FET-Schalter zu steuern. Der in Reihe geschaltete FET-Schalter und der Nebenschluss-FET-Schalter können außerdem durch ein gemeinsames Steuersignal so gesteuert werden, dass der Nebenschluss-FET-Schalter ausgeschaltet wird, wenn der in Reihe geschaltete FET-Schalter eingeschaltet wird, und umgekehrt.
Bei der dargestellten Ausgestaltung wird eine Source des NFET-Schalters 21 mit dem HF-Eingang RF_IN und ein Drain des NFET-Schalters 21 wird mit dem HF-Ausgang RF_OUT elektrisch verbunden. Obwohl bei einem Beispiel ein HF-Schalter zwischen eine HF-Eingangsklemme und eine HF-Ausgangsklemme geschaltet wird, sind andere Ausgestaltungen wie zum Beispiel Umsetzungen möglich, bei denen der HF-Schalter zwischen eine erste HF-Klemme und eine zweite HF-Klemme geschaltet wird, die beide bidirektional sind.
Wie in 2A gezeigt wird, ist der Gate-Vorspannungswiderstand 31 zwischen einen Gate-Vorspannungsausgang des Schaltervorspannungsschaltkreises 22 und ein Gate des NFET-Schalters 21 geschaltet. Der Gate-Vorspannungswiderstand 31 kann die Isolierung zwischen dem Gate-Vorspannungsausgang des Schaltervorspannungsschaltkreises 22 und dem Gate des NFET-Schalters 21 verstärken. Zum Beispiel können die Hochfrequenzsignalkomponenten über parasitäre Gate-Drain und/oder Gate-Source-Kapazitäten auf das Gate des NFET-Schalters 21 gekoppelt werden und der Gate-Vorspannungswiderstand 31 kann einen Widerstand bereitstellen, der verhindert, dass die Hochfrequenzsignalkomponente den Gate-Vorspannungsausgang des Schaltervorspannungsschaltkreises 22 erreicht.
Obwohl 2A darstellt, dass der Ausgang des Schaltervorspannungsschaltkreises 22 über den Widerstand 31 mit dem Gate des NFET-Schalters 21 verbunden ist, kann jede geeignete Impedanz zwischen den Ausgang des Schaltervorspannungsschaltkreises 22 und das Gate des NFET-Schalters 21 geschaltet werden. Bei einer weiteren Ausführungsform sind zum Beispiel eine Induktivität und eine Kombination aus einer Induktivität und einem Widerstand zwischen den Ausgang eines Schaltervorspannungsschaltkreises und einen Steuereingang eines HF-Schalters geschaltet.
Der NFET-Schalter 21 kann in vielfältiger Weise umgesetzt werden. Bei einer Ausführungsform wird der NFET-Schalter 21 als ein Silicium-auf-Isolator-Metalloxid-Halbleitertransistor (SOI-MOS-Transistor) umgesetzt, der potenzialfrei ist. So wie sie hier verwendet werden und wie dem Fachmann bekannt ist, können MOS-Transistoren Gates aufweisen, die aus Materialien hergestellt sind, die keine Metalle sind und die dielektrische Bereiche aufweisen, die nicht allein mit Siliziumoxid, sondern mit anderen Dielektrika wie zum Beispiel als Dielektrika mit hoher Dielektrizitätskonstante umgesetzt werden.
Obwohl 2A eine Ausgestaltung darstellt, die n-Typ-Transistoren verwendet, sind die hier vorgestellten Lehren auf Ausgestaltungen anwendbar, die p-Typ-Transistoren oder eine Kombination von n-Typ-Transistoren und p-Typ-Transistoren verwendet. Darüber hinaus sind die hier vorgestellten Lehren auf weitere Typen von HF-Schaltern anwendbar, die einen Steuereingang zum Steuern der Impedanz des HF-Schalters enthalten.
Der HF-Schaltkreis 20 kann in einer großen Vielfalt von Ausgestaltungen innerhalb eines elektronischen Systems verwendet werden. Der NFET-Schalter 21 kann zum Beispiel in einem Sendesignalpfad oder einen Empfangssignalpfad eines HF-Kommunikationssystems wie zum Beispiel des HF-Kommunikationssystems 10 der 1 betrieben werden.
Bezug nehmend auf 2A empfängt der Schaltervorspannungsschaltkreis 22 das Steuersignal CTL, um den NFET-Schalter 21 selektiv zu aktivieren. Das Steuersignal CTL zeigt insbesondere an, ob der Schaltervorspannungsschaltkreis 22 den NFET-Schalter 21 einschalten oder den NFET-Schalter 21 ausschalten soll.
Der Schaltervorspannungsschaltkreis 22 erzeugt eine Schaltersteuerspannung an dem Gate-Vorspannungsausgang und pulst die Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals CTL, um dadurch eine Verzögerung beim Schalten des NFET-Schalters 21 zu verkürzen.
Anstatt die Schaltersteuerspannung direkt von einer EIN-Spannung in eine AUS-Spannung oder umgekehrt zu überführen, wird die Schaltersteuerspannung somit vorübergehend gepulst, bevor sie auf einen stationären Spannungspegel gesteuert wird. Durch das Pulsen der Schaltersteuerspannung in dieser Weise wird die Schaltverzögerung des NFET-Schalters 21 verkürzt.
Das Pulsen kann angewandt werden, wenn der NFET-Schalter 21 eingeschaltet wird, um die Einschaltgeschwindigkeit zu verbessern und/oder wenn der NFET-Schalter 21 ausgeschaltet wird, um die Ausschaltgeschwindigkeit zu verbessern. Obwohl zahlreiche hier vorgestellte Ausführungsformen einen Puls sowohl für einen EIN-zu-AUS-Übergang als auch für einen AUS-zu-EIN-Übergang bereitstellen, sind die hier vorgestellten Lehren auch auf Umsetzungen anwendbar, bei denen ein Puls nur für einen EIN-zu-AUS-Übergang bereitgestellt werden oder nur für einen AUS-zu-EIN-Übergang bereitgestellt werden.
Bei bestimmten Umsetzungen, wenn der NFET-Schalter 21 von einem AUS-Zustand in einen EIN-Zustand geschaltet wird, ändert der Schaltervorspannungsschaltkreis 22 zuerst die Schaltersteuerspannung von einer stationären Schalter-AUS-Spannung (zum Beispiel V_SS ) zur hohen Spannung V_HIGH und danach von der hohen Spannung V_HIGH zu einer stationären Schalter-EIN-Spannung (zum Beispiel V_DD) ). Der Schaltervorspannungsschaltkreis 22 pulst somit die Schaltersteuerspannung, wenn der NFET-Schalter 21 eingeschaltet wird.
Durch das Pulsen der Schaltersteuerspannung in dieser Weise wird die Einschaltzeit des NFET-Schalters 21 verkürzt. Der Schaltervorspannungsschaltkreis 22 kann eine Dauer des Pulses in vielfältiger Weise steuern einschließlich eines offenen Regelkreises (zum Beispiel aufgrund einer Verzögerung durch einen Zeitgeber) oder eines geschlossenen Regelkreises (indem zum Beispiel die Gate-Spannung einer Nachbildung oder einer Kopie des NFET-Schalters 21 überwacht wird).
Bei bestimmten Umsetzungen, wenn der NFET-Schalter 21 von einem EIN-Zustand in einen AUS-Zustand geschaltet wird, ändert der Schaltervorspannungsschaltkreis 22 zuerst die Schaltersteuerspannung von einer stationären Schalter-EIN-Spannung (zum Beispiel V_DD ) zur niedrigen Spannung V_LOW und danach von der niedrigen Spannung V_LOW zu einer stationären Schalter-EIN-Spannung (zum Beispiel V_SS) ). Der Schaltervorspannungsschaltkreis 22 pulst somit die Schaltersteuerspannung, wenn der NFET-Schalter 21 ausgeschaltet wird, um dadurch die Ausschaltzeit zu verkürzen. Die Dauer der Pulse kann in vielfältiger Weise einschließlich eines offenen Regelkreises oder eines geschlossenen Regelkreises gesteuert werden. Bei bestimmten Umsetzungen wird ein gemeinsam genutzter Steuerschaltkreis verwendet, um eine Dauer der Einschalt- und der Ausschaltpulse zu steuern. Bei bestimmten Umsetzungen werden getrennte Steuerschaltkreise verwendet, um eine Dauer der Einschalt- und der Ausschaltpulse zu steuern.
Die hohe Spannung V_HIGH und/oder die niedrige Spannung V_LOW können in vielfältiger Weise einschließlich des Verwendens, ohne auf diese beschränkt zu sein, einer Ladungspumpe oder anderer Spannungsregler erzeugt werden. Bei bestimmten Umsetzungen liegt mindestens eine der hohen Spannung V_HIGH oder der niedrigen Spannung V_LOW jenseits einer Durchbruchspannung hinsichtlich der Transistorzuverlässigkeitsbetrachtungen, zum Beispiel jenseits einer maximalen oder minimalen Gate-Source-Spannung, die durch die Verarbeitungstechnologie erlaubt ist, die verwendet wird, um den NFET-Schalter 21 herzustellen. Das Steuern des Gates des NFET-Schalters 21 mit der hohen Spannung V_HIGH und/oder der niedrigen Spannung V_LOW , würde somit den HF-Schalter 21 im stationären Betrieb aufgrund der Transistorzuverlässigkeitsbegrenzungen potenziell schädigen.
Durch das Anwenden der gepulsten Schaltersteuerspannung an einem Ende des Gate-Widerstands 31, der dem Ende entgegengesetzt ist, das mit dem Gate des NFET-Schalters 21 verbunden ist, bleibt die Spannung an dem Gate innerhalb eines Spannungsbereichs, der für einen zulässigen Betrieb des NFET-Schalters 21 akzeptabel ist. Die Vorzüge der schnellen Schaltzeit werden somit erreicht, während der Betrieb innerhalb der Spannungseinschränkungen oder -begrenzungen des NFET-Schalters 21 erfolgt.
2B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis 20 der 2A. Das Zeitdiagramm enthält eine erste Kurve 11 der Schaltersteuerspannung, die von dem Schaltervorspannungsschaltkreis 22 ausgegeben wird, über der Zeit und eine zweite Kurve 12 der Gate-Spannung des NFET-Schalters 21 über der Zeit. Das Zeitdiagramm enthält einen ersten Zeitpunkt t₁ , an dem das Steuersignal CTL verändert wird, um den NFET-Schalter 21 von einem AUS-Zustand zu einem EIN-Zustand zu schalten, und einen Zeitpunkt t₂ , an dem das Steuersignal CTL verändert wird, um den NFET-Schalter 21 von dem EIN-Zustand in den AUS-Zustand zu schalten.
Wie in 2B gezeigt wird, pulst der Schaltervorspannungsschaltkreis 22 bei dieser Ausführungsform die Schaltersteuerspannung, sowohl wenn der Schalter eingeschaltet wird als auch wenn der Schalter ausgeschaltet wird. Wenn der NFET-Schalter 21 zum Beispiel zum Zeitpunkt t₁ eingeschaltet wird, erzeugt der Schaltervorspannungsschaltkreis 22 einen Einschaltpuls 13, der dem Verändern der Schaltersteuerspannung zuerst von Vss nach V_HIGH , und danach von V_HIGH nach V_DD zugeordnet ist. Wenn der NFET-Schalter 21 außerdem zum Zeitpunkt t₂ ausgeschaltet wird, erzeugt der Schaltervorspannungsschaltkreis 22 einen Ausschaltpuls 14, der dem Verändern der Schaltersteuerspannung zuerst von V_DD nach V_LOW , und danach von V_LOW nach V_SS zugeordnet ist.
Die Dauer 15 des Einschaltpulses 13 und die Dauer 16 des Ausschaltpulses 14 können in vielfältiger Weise gesteuert werden. Bei einem ersten Beispiel enthält der Schaltervorspannungsschaltkreis 22 einen Zeitgeber zum Steuern der Breite der Pulse. Bei einem zweiten Beispiel enthält der Schaltervorspannungsschaltkreis 22 eine Nachbildung oder Kopie des NFET-Schalters 21 und überwacht eine Gate-Spannung der Nachbildung oder der Kopie, um die Pulsbreite dynamisch zu steuern. Bei einem zweiten Beispiel enthält der Schaltervorspannungsschaltkreis 22 eine Nachbildung oder Kopie des NFET-Schalters 21 und überwacht eine Gate-Source-Spannung des nachgebildeten oder kopierten Schalters, um die Pulsbreite dynamisch zu steuern.
Wie in 2B gezeigt wird, weisen der Einschaltpuls 13 und der Ausschaltpuls 14 eine gegensätzliche Polarität auf. Der Einschaltpuls 13 weist zum Beispiel einen erhöhten Spannungspegel auf, bevor er auf einen niedrigeren Spannungspegel geregelt (gesteuert) wird, während der Ausschaltpuls 14 einen niedrigeren Spannungspegel aufweist, bevor er auf einen höheren Spannungspegel geregelt wird. Bei bestimmten Umsetzungen erzeugt ein Schaltervorspannungsschaltkreis einen ersten Puls als Reaktion auf einen EIN-zu-AUS-Übergang eines HF-Schalters und erzeugt einen zweiten Puls als Reaktion auf einen AUS-zu-EIN-Übergang des HF-Schalters und der erste und der zweite Puls weisen eine gegensätzliche Polarität auf.
3A ist ein Schaltbild eines HF-Schaltkreises 70 gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 70 enthält einen HF-Schalter 50 und einen Schaltervorspannungsschaltkreis 52. Obwohl eine Ausführungsform eines HF-Schaltkreises in 3A gezeigt wird, sind die hier vorgestellten Lehren auf HF-Schaltkreise anwendbar, die in sehr vielfältiger Weise umgesetzt werden.
Der HF-Schaltkreis 50 enthält einen ersten NFET-Schalter 21a, einen zweiten NFET-Schalter 21b, einen dritten NFET-Schalter 21c, einen ersten Gate-Vorspannungswiderstand 31a, einen zweiten Gate-Vorspannungswiderstand 31b, einen dritten Gate-Vorspannungswiderstand 31c, einen ersten Kanalvorspannungswiderstand 32a, einen zweiten Kanalvorspannungswiderstand 32b, einen dritten Kanalvorspannungswiderstand 32c, einen vierten Kanalvorspannungswiderstand 32d, einen ersten DC-Blockierkondensator 41 und einen zweiten DC-Blockierkondensator 42. Obwohl eine Ausführungsform eines HF-Schalters in 3A gezeigt wird, sind die hier vorgestellten Lehren auf HF-Schalter anwendbar, die in sehr vielfältiger Weise umgesetzt werden.
Bei der dargestellten Ausführungsform sind der erste NFET-Schalter 21a, der zweite NFET-Schalter 21b und der dritte NFET-Schalter 21c miteinander in Reihe geschaltet. Das Einbinden mehrerer in Reihe geschalteter FET-Schalterkomponenten kann eine Leistungsbelastbarkeit eines HF-Schalters vergrößern. Obwohl ein Beispiel mit drei in Reihe geschalteten FET-Schaltern gezeigt wird, können mehr oder weniger FET-Schalter enthalten sein, um die gewünschten Leistungseigenschaften zu erreichen. Wie in 3A gezeigt wird, sind die Gate-Vorspannungswiderstände 31a bis 31c zwischen einen Gate-Vorspannungsausgang des Schaltervorspannungsschaltkreises 52 und die Gates der NFET-Schalter 21a bis 21c geschaltet. Der Schaltervorspannungsschaltkreis 52 kann auch verwendet werden, um gemäß den Anwendungsvorgaben jeden der NFET-Schalter 21a bis 21c einzeln vorzuspannen.
Die Kanalvorspannungswiderstände 32a bis 32d werden gemeinsam betrieben, um eine Vorspannung der Sources und Drains der NFET-Schalter 21a bis 21c zu steuern, wodurch das Steuern der Gate-Source- und der Gate-Drain-Vorspannungseigenschaften unterstützt wird. Obwohl ein Beispiel eines Kanalvorspannens gezeigt wird, sind weitere Umsetzungen eines Kanalvorspannens einschließlich, ohne auf diese beschränkt zu sein, von Umsetzungen möglich, die Widerstände verwenden, die parallel zu den Kanälen des einen oder der mehreren NFET-Schalter geschaltet sind.
Der erste DC-Blockierkondensator 41 und der zweite DC-Blockierkondensator 42 stellen eine DC-Blockierung bereit, um den Sources und Drains der NFET-Schalter 21a bis 21c zu erlauben, mit anderen DC-Spannungspegeln als der HF-Eingang RF_IN und der HF-Ausgang RF_OUT betrieben zu werden. Die hier vorgestellten Lehren sind jedoch auch auf HF-Schalter anwendbar, die ohne DC-Blockierkondensator betrieben werden.
Der Schaltervorspannungsschaltkreis 52 enthält einen ersten Steuerschalter 61, einen zweiten Steuerschalter 62, einen dritten Steuerschalter 63, einen vierten Steuerschalter 64 und einen Steuerungserzeugungsschaltkreis 67. Obwohl eine Ausführungsform eines Schaltervorspannungsschaltkreises 52 gezeigt wird, sind die hier vorgestellten Lehren auf Schaltervorspannungsschaltkreise anwendbar, die in sehr vielfältiger Weise umgesetzt werden.
Wie in 3A gezeigt wird, erzeugt der Steuerungserzeugungsschaltkreis 67 ein erstes Vorspannungssteuersignal φ₁ zum selektiven Einschalten des ersten Steuerschalters 61, um dadurch den Ausgang des Schaltervorspannungsschaltkreises 52 mit der hohen Spannung V_HIGH zu steuern. Der Steuerungserzeugungsschaltkreis 67 erzeugt außerdem ein zweites Vorspannungssteuersignal φ₂ zum selektiven Einschalten des zweiten Steuerschalters 62, um dadurch den Ausgang des Schaltervorspannungsschaltkreises 52 mit der niedrigen Spannung V_LOW zu steuern. Der Steuerungserzeugungsschaltkreis 67 erzeugt außerdem ein drittes Vorspannungssteuersignal φ₃ zum selektiven Einschalten des dritten Steuerschalters 63, um dadurch den Ausgang des Schaltervorspannungsschaltkreises 52 mit dem Steuersignal CTL zu steuern. Der Steuerungserzeugungsschaltkreis 67 erzeugt außerdem ein viertes Vorspannungssteuersignal φ₄ zum selektiven Einschalten des vierten Steuerschalters 64, um dadurch den Ausgang des Schaltervorspannungsschaltkreises 52 mit dem Steuersignal CTL zu steuern. Die Vorspannungssteuersignale können jeden beliebigen geeigneten Spannungspegel zum Beispiel Spannungspegel aufweisen, die auf den Zuverlässigkeitsgrenzen der Prozessvorrichtungen beruhen.
Der Steuerungserzeugungsschaltkreis 67 enthält einen Verzögerungsschaltkreis 68 zum Steuern einer Dauer der Pulse, wenn der HF-Schalter 50 ein- oder ausgeschaltet wird, und eine Steuerlogik 69 zum selektiven Aktivieren der Vorspannungssteuersignale φ₁ bis φ₄ , um die entsprechenden Steuerschalter 61 bis 64 einzuschalten.
Bei der dargestellten Ausführungsform aktiviert die Steuerlogik 69 als Reaktion auf eine Veränderung des Steuersignals CTL von einem Aus-Wert (zum Beispiel VSS) zu einem Ein-Wert (zum Beispiel V_DD) ) anfänglich den ersten Steuerschalter 61 (während die Steuerschalter 62 bis 64 ausgeschaltet gehalten werden), wodurch der Ausgang des Schaltervorspannungsschaltkreises 52 auf die hohe Spannung V_HIGH gesteuert wird. Nach einer Zeitdauer, die von dem Verzögerungsschaltkreis 68 gesteuert wird, schaltet die Steuerlogik 69 den ersten Steuerschalter 61 aus und schaltet den dritten Steuerschalter 63 ein (während die Steuerschalter 62 und 64 ausgeschaltet gehalten werden), wodurch der Ausgang des Schaltervorspannungsschaltkreises 52 auf den Ein-Wert des Steuersignals CTL gesteuert wird, der bei bestimmten Umsetzungen gleich V_DD sein kann.
Als Reaktion auf eine Veränderung des Steuersignals CTL von einem Ein-Wert zu einem Aus-Wert aktiviert die Steuerlogik 69 außerdem anfänglich den zweiten Steuerschalter 62 (während die Steuerschalter 61, 63 und 64 ausgeschaltet gehalten werden), wodurch der Ausgang des Schaltervorspannungsschaltkreises 52 auf die niedrige Spannung V_LOW gesteuert wird. Nach einer Zeitdauer, die von dem Verzögerungsschaltkreis 68 gesteuert wird, schaltet die Steuerlogik 69 den zweiten Steuerschalter 62 aus und schaltet den vierten Steuerschalter 64 ein (während die Steuerschalter 61 und 63 ausgeschaltet gehalten werden), wodurch der Ausgang des Schaltervorspannungsschaltkreises 52 auf den Aus-Wert des Steuersignals CTL gesteuert wird, der bei bestimmten Umsetzungen gleich Vss sein kann.
3B ist ein Schaltbild eines HF-Schaltkreises 70' gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 70' der 3B ist ähnlich wie der HF-Schaltkreis 70 der 3A mit der Ausnahme, dass der HF-Schaltkreis 70' einen Schaltervorspannungsschaltkreis 52' aufweist, der eine andere Verschaltung für den dritten Steuerschalter 63 und für den vierten Steuerschalter 64 aufweist.
Bei der in 3B gezeigten Ausführungsform ist insbesondere der dritte Steuerschalter 63 zwischen V_DD und den Ausgang des Schaltervorspannungsschaltkreises 52' geschaltet und der vierte Steuerschalter 64 ist zwischen Vss und den Ausgang des Schaltervorspannungsschaltkreises 52' geschaltet.
Das Verbinden der Steuerschalter 63 und 64 in dieser Weise erlaubt dem Schaltervorspannungsschaltkreis 52' immer noch, die Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals CTL auf die geeigneten Spannungspegel zu steuern, und verringert das kapazitive Aufladen des Steuersignals CTL. Die Ausführungsform der 3A kann jedoch eine bessere transiente Leistungsfähigkeit bereitstellen, indem das Steuersignal CTL verwendet wird, um das anfängliche Aufladen oder Entladen des Ausgangs des Schaltervorspannungsschaltkreises 52 bereitzustellen, nachdem das Steuersignal CTL verändert wurde, aber bevor der Steuerungserzeugungsschaltkreis 67 als Reaktion auf die Veränderung einen Zustand der Steuerschalter 61 bis 64 ändert.
4A ist ein Schaltbild eines HF-Schaltkreises 100 gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 100 enthält einen HF-Schalter 50, einen Schaltervorspannungsschaltkreis 72, eine positive Ladungspumpe 73 und eine negative Ladungspumpe 74.
Der HF-Schaltkreis 100 der 4A ist ähnlich wie der HF-Schaltkreis 70 der 3A mit der Ausnahme, dass der Schaltervorspannungsschaltkreis 72 der 4A eine spezifische Umsetzung des Steuerungserzeugungsschaltkreises 67 der 3A enthält. Der HF-Schaltkreis 100 der 4A enthält darüber hinaus auch die positive Ladungspumpe 73 zum Erzeugen der hohen Spannung V_HIGH und die negative Ladungspumpe 74 zum Erzeugen der niedrigen Spannung V_LOW .
Bezug nehmend auf 4A enthält der Steuerungserzeugungsschaltkreis 77 der 4A einen Verzögerungsschaltkreis 78, eine Steuerlogik 79 und einen Steuersignalumrichter 80. Der Verzögerungsschaltkreis 78 enthält einen Widerstand 85 und einen Kondensator 86, die als Zeitgeber betrieben werden, der eine Verzögerung aufgrund einer Widerstands-Kondensator-Zeitkonstante (Resistor-Capacitor time constant, RC-Zeitkonstante) des Widerstands 85 und des Kondensators 86 bereitstellt. Die Steuerlogik 79 enthält einen ersten Umrichter 81, einen zweiten Umrichter 82, einen dritten Umrichter 83, ein erstes UND-Gatter 91, ein zweites UND-Gatter 92, ein drittes UND-Gatter 93 und ein viertes UND-Gatter 94. Bei bestimmten Umsetzungen wird der Verzögerungsschaltkreis 78 als ein Umrichter oder eine Kette von Umrichtern umgesetzt.
4B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis 100 der 4A. Das Zeitdiagramm enthält eine beispielhafte Spannungswellenform über der Zeit für das Steuersignal CTL, das erste Vorspannungssteuersignal φ₁ , das zweite Vorspannungssteuersignal φ₂ , das dritte Vorspannungssteuersignal φ₃ und das vierte Vorspannungssteuersignal φ₄ . Das Zeitdiagramm enthält auch eine Spannungswellenform über der Zeit für den Ausgangsknoten OUT, der dem Ausgang des Schaltervorspannungsschaltkreises 72 der 4A entspricht. Das Zeitdiagramm enthält auch eine Spannungswellenform über der Zeit für den Gate-Knoten GATE, der einer Gate-Spannung des NFET-Schalters 21a entspricht. Das Zeitdiagramm enthält auch eine Spannungswellenform über der Zeit für den Gate-Knoten GATE', der einer Gate-Spannung des NFET-Schalters 21a für eine Umsetzung entspricht, bei welcher der Ausgang des Schaltervorspannungsschaltkreises nicht gepulst wird.
Bezug nehmend auf die 4A und 4B wird die Steuerlogik 79 betrieben, um einen der vier Steuerschalter 61 bis 64 zu jedem beliebigen Zeitpunkt einzuschalten, um dadurch den Ausgangsknoten OUT vorzuspannen.
Als Reaktion auf eine Veränderung des Steuersignals von niedrig zu hoch (was bei dieser Ausführungsform einem Einschalten des FET-Schalters 50 entspricht) wird φ₄ deaktiviert und φ₁ wird aktiviert, um dadurch den Ausgangsknoten OUT auf V_HIGH zu steuern und den Gate-Knoten GATE aufzuladen. Die Dauer τ des Einschaltpulses an dem Ausgangsknoten OUT wird durch die RC-Zeitkonstante des Verzögerungsschaltkreises 78 und eine Schwellenspannung des Umrichters 81 ermittelt. Nachfolgend auf die Verzögerung des Pulses wird φ₁ deaktiviert und φ₃ wird aktiviert, um den Ausgangsknoten OUT auf den hohen Pegel des Steuersignals CTL zu steuern, der bei bestimmten Umsetzungen bei V_DD liegt.
Als Reaktion auf eine Veränderung des Steuersignals von hoch zu niedrig (was bei dieser Ausführungsform einem Ausschalten des FET-Schalters 50 entspricht) wird φ₃ deaktiviert und φ₂ wird aktiviert, um dadurch den Ausgangsknoten OUT auf V_LOW zu steuern und den Gate-Knoten GATE zu entladen. Die Dauer τ des Ausschaltpulses an dem Ausgangsknoten OUT wird durch die RC-Zeitkonstante des Verzögerungsschaltkreises 78 und eine Schwellenspannung des Umrichters 81 ermittelt. Nachfolgend auf die Verzögerung des Pulses wird φ₂ deaktiviert und φ₄ wird aktiviert, um den Ausgangsknoten OUT auf den niedrigen Pegel des Steuersignals CTL zu steuern, der bei bestimmten Umsetzungen bei Vss liegt.
Wie durch einen Vergleich von GATE und GATE' gezeigt wird, stellt das Pulsen des Ausgangs des Schaltervorspannungsschaltkreises eine Verbesserung bei der Einschaltzeit und der Ausschaltzeit des HF-Schalters in Bezug auf eine Umsetzung bereit, bei welcher der Ausgang nicht gepulst wird.
5 A ist ein Schaltbild eines HF-Schaltkreises 130 gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 130 enthält einen HF-Schalter 50, einen Schaltervorspannungsschaltkreis 102, eine positive Ladungspumpe 73 und eine negative Ladungspumpe 74.
Der HF-Schaltkreis 130 der 5A ist ähnlich wie der HF-Schaltkreis 100 der 4A mit der Ausnahme, dass der Schaltervorspannungsschaltkreis 102 der 5A eine andere Umsetzung des Steuerungserzeugungsschaltkreises 107 in Bezug auf den Schaltervorspannungsschaltkreis 72 der 4A enthält.
Wie in 5A gezeigt wird, weist der Steuerungserzeugungsschaltkreis 107 einen Verzögerungsschaltkreis 108 und einen Logikschaltkreis 109 auf. Der Verzögerungsschaltkreis 108 enthält einen nachgebildeten Schalter 110, eine erste Vergleichseinrichtung 121 und eine zweite Vergleichseinrichtung 122. Der nachgebildete Schalter 110 enthält einen nachgebildeten Gate-Widerstand 113, einen nachgebildeten NFET-Schalter 115, einen ersten nachgebildeten Kanalvorspannungswiderstand 111 und einen zweiten nachgebildeten Kanalvorspannungswiderstand 112. Die Steuerlogik 109 enthält einen ersten Umrichter 81, einen zweiten Umrichter 82, einen dritten Umrichter 83, einen vierten Umrichter 84, ein erstes UND-Gatter 91, ein zweites UND-Gatter 92, ein drittes UND-Gatter 93 und ein viertes UND-Gatter 94.
Die dargestellte Ausführungsform verwendet eine Steuerung mit einem geschlossenen Regelkreis, um eine Dauer des Pulses der Gate-Steuerspannung zu ermitteln, die durch den Schaltervorspannungsschaltkreis 130 erzeugt wird. Die erste Vergleichseinrichtung 121 vergleicht insbesondere eine Gate-Spannung des nachgebildeten NFET-Schalters 115 mit einem hohen Schwellenwert VTH, um die Einschaltpulsbreite (zum Beispiel die Dauer 15 in 2B) der Gate-Steuerspannung als Reaktion auf das Einschalten des HF-Schalters 50 zu steuern. Außerdem vergleicht die zweite Vergleichseinrichtung 122 die Gate-Spannung des nachgebildeten NFET-Schalters 115 mit einer niedrigen Schwellenspannung VTL, um die Ausschaltpulsbreite (zum Beispiel die Dauer 16 in 2B) der Gate-Steuerspannung als Reaktion auf das Ausschalten des HF-Schalters 50 zu steuern.
Die Rückkopplungsschleife wird betrieben, um die Gate-Spannung des nachgebildeten NFET-Schalters 115 zu überwachen, um dadurch den Pulsspannungspegel zu beenden und den stationären Spannungspegel anzulegen. Durch das Verwenden eines nachgebildeten FET-Schalters wird die Spannung an dem Gate-Knoten indirekt erkannt oder geschätzt, ohne den tatsächlichen Gate-Knoten des HF-Schalters 50 aufzuladen, was zu einer Verschlechterung der Schalterleistungsfähigkeit wie zum Beispiel einem Verlust, einer niedrigeren Sperrfrequenz oder einer verschlechterten Belastbarkeit führen würde.
Das Verwenden einer Steuerung mit einem geschlossenen Regelkreis kann eine verbesserte Leistungsfähigkeit relativ zu einer Steuerung mit einem offenen Regelkreis bereitstellen, dadurch dass sie eine feste Zeitverzögerung aufweisen kann, die geringer als die Einschwingzeit des HF-Schalters gewählt werden kann, um ein Steuern der Gate-Spannung des Transistors des HF-Schalters auf Spannungspegel zu verhindern, die den Zuverlässigkeitspegel des Transistors überschreiten und Schäden am Transistor (zum Beispiel einen Gate-Oxid-Schaden) verursachen könnten.
Obwohl eine Umsetzung eines Nachbildungsschalters gezeigt wird, kann ein Nachbildungsschalter in vielfältiger Weise umgesetzt werden. Bei bestimmten Ausgestaltungen wird die Größe eines Nachbildungsschalters relativ zu dem HF-Schalter dimensioniert, sodass er zum Beispiel eine geringere Größe aufweist, um die Gestaltungsfläche des Schaltervorspannungsschaltkreises zu verringern. Darüber hinaus benötigt der Nachbildungsschalter keine Kopie aller Elemente des HF-Schalters, sondern es kann stattdessen nur ein Teil des HF-Schalters nachgebildet werden.
5B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis 150 der 5A. Das Zeitdiagramm enthält beispielhafte Spannungswellenformen über der Zeit für das Steuersignal CTL, das erste Vorspannungssteuersignal φ₁ , das zweite Vorspannungssteuersignal φ₂ , das dritte Vorspannungssteuersignal φ₃ , das vierte Vorspannungssteuersignal φ₄ , den Ausgangsknoten OUT, den Gate-Knoten GATE (die Gate-Spannung des NFET-Schalters 21a) und den Gate-Knoten GATE' (die Gate-Spannung des NFET-Schalters 21a für eine Umsetzung, bei welcher der Ausgang des Schaltervorspannungsschaltkreises nicht gepulst wird).
Das Zeitdiagramm der 5B ist ähnlich wie das Zeitdiagramm der 4B mit der Ausnahme, dass das Zeitdiagramm einen geschlossenen Regelkreis enthält, um eine Dauer der Pulse des Ausgangsknotens OUT dynamisch zu steuern. Insbesondere wenn der HF-Schalter 50 eingeschaltet wird, wird ein Einschaltpuls τ_h aufgrund der Einschwingzeit der Gate-Spannung des Nachbildungsschalters 110 dynamisch gesteuert. Wenn der HF-Schalter 50 ausgeschaltet wird, wird außerdem ein Einschaltpuls τ_l aufgrund der Einschwingzeit der Gate-Spannung des Nachbildungsschalters 110 dynamisch gesteuert.
Wie in 5B gezeigt wird, müssen die Pulsbreite τ_h und die Pulsbreite τ_l nicht gleich sein, müssen aber stattdessen das Einschwingen des Nachbildungsschalters 110 dynamisch verfolgen. Darüber hinaus können die Pulsbreiten verändert werden, um Variationen beim Prozess, bei der Spannung und/oder bei der Temperatur zu verfolgen, wodurch die Leistungsfähigkeit verbessert wird, indem die Pulsdauer auf die Betriebsbedingungen angepasst wird, und/oder um Herstellungsvariationen zu kompensieren. Wie durch einen Vergleich der Wellenform des Gate-Knotens GATE der 5B in Bezug auf den Gate-Knoten GATE der 4B gezeigt wird, erreicht die Steuerung der Pulsbreiten mit einem geschlossenen Regelkreis eine schnellere Schaltgeschwindigkeit relativ zur Steuerung mit einem offenen Regelkreis.
6A ist ein Schaltbild eines HF-Schaltkreises 300 gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 300 enthält einen ersten Schaltervorspannungsschaltkreis 22a, einen zweiten Schaltervorspannungsschaltkreis 22b, einen ersten in Reihe geschalteten HF-Schalter 201, einen zweiten in Reihe geschalteten HF-Schalter 202, einen ersten Nebenschluss-HF-Schalter 203 und einen zweiten Nebenschluss-HF-Schalter 204.
Wie in 6A gezeigt wird, enthält der erste in Reihe geschaltete HF-Schalter 201 die NFET-Schalttransistoren 221a, 221b, 221c und die Gate-Widerstände 231a, 231b, 231c. Der zweite in Reihe geschaltete HF-Schalter 202 enthält die NFET-Schalttransistoren 241a, 241b, 241c und die Gate-Widerstände 251a, 251b, 251c. Darüber hinaus enthält der erste Nebenschluss-HF-Schalter 203 die NFET-Schalttransistoren 261a, 261b und die Gate-Widerstände 271a, 271b. Der zweite Nebenschluss-HF-Schalter 204 enthält die NFET-Schalttransistoren 281a, 281b und die Gate-Widerstände 291a, 291b. Für die Übersichtlichkeit der Figuren wird die Schaltung zum Vorspannen der Source- und Drain-Gebiete der Transistoren in 6A nicht gezeigt.
Der HF-Schaltkreis 300 stellt ein Beispiel zum Verwenden eines gepulsten Vorspannens eines Schalters dar, um die Schaltgeschwindigkeit eines Mehrstufenschalters zu verbessern. Zum Beispiel stellt der HF-Schaltkreis 300 ein Beispiel eines einpoligen (RFC) und zweistufigen (RF1/RF2) Schalters dar, der als ein Bandauswahlschalter, ein Sende-/Empfangsschalter oder als eine andere geeignete Schalterfunktion dienen kann.
Obwohl ein Beispiel eines einpoligen Zweistufenschalters (Single Pole Double Throw switch, SPDT-Schalter) gezeigt wird, sind die hier vorgestellten Lehren auf SPDT-Schalter anwendbar, die in sehr vielfältiger Weise umgesetzt werden. Die hier vorgestellten Lehren sind darüber hinaus auch auf HF-Schalter anwendbar, die eine andere Anzahl von Polen und/oder Stufen enthalten.
6B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis 300 der 6A. Das Zeitdiagramm enthält eine Spannungswellenform über der Zeit 301 des Steuersignals CTL und eine Spannungswellenform über der Zeit 302 der Klemme RF1 unter einer Bedingung, bei der ein HF-Signal an der Klemme RFC vorhanden ist. Das Zeitdiagramm zeigt auch eine Spannungswellenform über der Zeit 303 der Klemme RF1 für eine Umsetzung ohne ein Pulsen.
Wie durch einen Vergleich der Wellenform 302 und der Wellenform 303 gezeigt wird, verbessert das Pulsen der Gate-Steuerspannung eines FET-Schalters die Schaltleistungsfähigkeit des HF-Schalters einschließlich einer Verbesserung der Einschaltzeit und der Ausschaltzeit des HF-Schalters.
Obwohl oben zahlreiche Simulationsergebnisse bereitgestellt wurden, können sich die Simulationsergebnisse aufgrund einer großen Vielfalt von Faktoren wie zum Beispiel aufgrund einer Schaltkreisumsetzung, von Simulationsparametern und/oder von Simulationswerkzeugen unterscheiden. Dementsprechend sind andere Simulationsergebnisse möglich.
7A ist ein Schaltbild eines HF-Schaltkreises 400 gemäß einer weiteren Ausführungsform. Der HF-Schaltkreis 400 weist einen p-Typ-Feldeffekttransistorschalter (PFET-Schalter) 421, einen Schaltervorspannungsschaltkreis 22 und einen Gate-Vorspannungswiderstand 31 auf. Der HF-Schaltkreis 400 der 7A ist ähnlich wie der HF-Schaltkreis 20 der 2A mit der Ausnahme, dass der HF-Schaltkreis 400 der 7A den PFET-Schalter 421 anstatt des NFET-Schalters 21 enthält. Bei bestimmten Umsetzungen ist der PFET-Schalter 421 ein p-Typ-Metalloxid-Halbleiterschalter (P-type Metal Oxide Semiconductor switch, PMOS-Schalter).
7B ist ein Beispiel eines Zeitdiagramms für den HF-Schaltkreis 400 der 7A. Das Zeitdiagramm enthält eine erste Kurve 411 der Schaltersteuerspannung, die von dem Schaltervorspannungsschaltkreis 22 ausgegeben wird, über der Zeit und eine zweite Kurve 412 der Gate-Spannung des PFET-Schalters 421 über der Zeit. Das Zeitdiagramm enthält einen ersten Zeitpunkt t₁ , an dem das Steuersignal CTL verändert wird, um den PFET-Schalter 421 von einem EIN-Zustand zu einem AUS-Zustand zu schalten, und einen Zeitpunkt t₂ , an dem das Steuersignal CTL verändert wird, um den PFET-Schalter 421 von dem AUS-Zustand in den EIN-Zustand zu schalten.
Wie in 7B gezeigt wird, pulst der Schaltervorspannungsschaltkreis 22 bei dieser Ausführungsform die Schaltersteuerspannung, sowohl wenn der Schalter ausgeschaltet wird als auch wenn der Schalter eingeschaltet wird. Wenn der PFET-Schalter 421 zum Beispiel zum Zeitpunkt t₁ ausgeschaltet wird, erzeugt der Schaltervorspannungsschaltkreis 22 einen Ausschaltpuls 413, der dem Verändern der Schaltersteuerspannung zuerst von V_SS nach V_HIGH , und danach von V_HIGH nach V_DD zugeordnet ist. Wenn der PFET-Schalter 421 außerdem zum Zeitpunkt t₂ eingeschaltet wird, erzeugt der Schaltervorspannungsschaltkreis 22 einen Einschaltpuls 414, der dem Verändern der Schaltersteuerspannung zuerst von V_DD nach V_LOW , und danach von V_LOW nach V_SS zugeordnet ist.
Obwohl in den 7A bis 7B ein Schalter eines HF-Schaltkreises mit einem PFET-Schalter gezeigt wird, kann jeder der hier vorgestellten HF-Schaltkreise mit PFET-Schaltern umgesetzt werden.
Vorrichtungen und Verfahren zum Vorspannen von Hochfrequenzschaltern (HF-Schaltern) zum Erreichen eines schnellen Schaltens werden hier offenbart. Bei bestimmten Ausgestaltungen kann ein Schaltervorspannungsschaltkreis eine Schaltersteuerspannung zum Ein- oder Ausschalten eines Schalters, der HF-Signale erzeugen. Der Schaltervorspannungsschaltkreis kann die Schaltersteuerspannung über einen Widerstand an einem Steuereingang des Schalters bereitstellen. Zusätzlich kann der Schaltervorspannungsschaltkreis die Schaltersteuerspannung pulsen, wenn der Schalter ein- oder ausgeschaltet wird, um dadurch die Schaltzeit zu verkürzen. Der Schalter kann somit schnell ein- oder ausgeschaltet werden, was dem Schalter erlauben kann, für eine Verwendung zur Verfügung zu stehen, kurz nachdem der Zustand des Schalters verändert wurde.
ANWENDUNGEN
Vorrichtungen, welche die oben beschriebenen Konzepte einsetzen, können in verschiedenen elektronischen Vorrichtungen umgesetzt werden. Zu den Beispielen elektronischer Vorrichtungen gehören, ohne auf diese beschränkt zu sein, HF-Kommunikationssysteme, Unterhaltungselektronikprodukte, elektronische Prüfgeräte, eine Kommunikationsinfrastruktur usw. HF-Schalter mit einem schnellen Schalten können zum Beispiel in einem weiten Bereich von HF-Kommunikationssystemen verwendet werden zu denen, ohne auf diese beschränkt zu sein, Basisstationen, mobile Geräte (zum Beispiel Smartphones oder Handgeräte), Laptop-Computer, Tablet-Computer, Vorrichtungen für ein Internet der Dinge (IdD-Vorrichtungen) und/oder tragbare Elektronikeinheiten gehören. Die hier vorgestellten Lehren sind auf HF-Kommunikationssysteme anwendbar, die über einen großen Bereich von Frequenzen und Bändern einschließlich jener betrieben werden, die einen Zeitduplexbetrieb (Time Division Duplexing, TDD) und/oder einen Frequenzduplexbetrieb (Frequency Division Duplexing, FDD) verwenden.
FAZIT
Die vorangehende Beschreibung kann sich auf Elemente oder Merkmale als miteinander „verbunden“ oder zusammen „geschaltet“ beziehen. So wie „verbunden“ hier verwendet werden, bedeutet es, außer wenn dies ausdrücklich angemerkt wird, dass ein Element/Merkmal direkt oder indirekt aber nicht unbedingt mechanisch mit einem anderen Element/Merkmal verbunden ist. Auf ähnliche Weise bedeutet „geschaltet“, außer wenn dies ausdrücklich angemerkt wird, dass ein Element/Merkmal direkt oder indirekt aber nicht unbedingt mechanisch mit einem anderen Element/Merkmal zusammen geschaltet ist. Obwohl die vorliegenden in den Figuren gezeigten Konzepte beispielhafte Anordnungen von Elementen und Komponenten darstellen, können zusätzliche eingreifende Elemente, Vorrichtungen, Merkmale oder Komponenten in einer aktuellen Ausführungsform vorhanden sein (vorausgesetzt, dass die Funktionalität der dargestellten Schaltkreise nicht nachteilig beeinträchtigt wird).
Obwohl diese Erfindung in Bezug auf bestimmte Ausführungsformen beschrieben wurde, fallen auch weitere Ausführungsformen, die für den für den Fachmann offensichtlich sind, einschließlich von Ausführungsformen, die nicht alle der hier ausgeführten Merkmale und Vorteile bereitstellen, in den Umfang dieser Erfindung. Darüber hinaus können die verschiedenen oben beschriebenen Ausführungsformen kombiniert werden, um weitere Ausführungsformen bereitzustellen. Außerdem können bestimmte Merkmale, die im Zusammenhang mit einer Ausführungsform gezeigt werden, genauso gut in andere Ausführungsformen eingefügt werden. Folglich wird der Umfang der vorliegenden Erfindung nur durch die Bezugnahme auf die hinzufügen Ansprüche definiert.

Claims

Hochfrequenzsystem (HF-System) mit einer schnellen Schaltgeschwindigkeit, wobei das HF-System aufweist: einen HF-Schalter, der einen Steuereingang aufweist, der eine Impedanz des HF-Schalters steuert; einen Schaltervorspannungsschaltkreis, der dazu ausgebildet ist, ein Steuersignal zum selektiven Aktivieren des HF-Schalters zu empfangen, wobei der Schaltervorspannungsschaltkreis einen Ausgang aufweist, der dazu ausgebildet ist, eine Schaltersteuerspannung bereitzustellen; und einen Widerstand, der elektrisch zwischen den Ausgang des Schaltervorspannungsschaltkreises und den Steuereingang des HF-Schalters geschaltet ist, wobei der Schaltervorspannungsschaltkreis dazu ausgebildet ist, die Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals zu pulsen, um dadurch eine Verzögerung beim Schalten des HF-Schalters zu verkürzen.
HF-System nach Anspruch 1, wobei der Schaltervorspannungsschaltkreis dazu ausgebildet ist, um den Puls zu erzeugen, indem die Schaltersteuerspannung für eine Dauer des Pulses auf einen ersten Spannungspegel und danach auf einen zweiten Spannungspegel geregelt wird.
HF-System nach Anspruch 2, wobei der Schaltervorspannungsschaltkreis einen Zeitgeber aufweist, der dazu ausgebildet ist, die Dauer des Pulses zu steuern.
HF-System nach Anspruch 2 oder 3, wobei der Schaltervorspannungsschaltkreis eine Nachbildung von mindestens einem Teil des HF-Schalters aufweist, wobei der Schaltervorspannungsschaltkreis ferner dazu ausgebildet ist, die Dauer des Pulses zu steuern, indem eine Signalbedingung der Nachbildung überwacht wird.
HF-System nach einem der Ansprüche 2 bis 4, wobei der erste Spannungspegel eine Durchbruchspannung des HF-Schalters überschreitet.
HF-System nach Anspruch 5, das ferner eine Ladungspumpe aufweist, die dazu ausgebildet ist, um den ersten Spannungspegel zu erzeugen.
HF-System nach einem der vorhergehenden Ansprüche, wobei der HF-Schalter ein Metalloxid-Halbleiterschalter (Metal Oxide Semiconductor switch, MOS-Schalter) ist.
HF-System nach einem der vorhergehenden Ansprüche, wobei der Schaltervorspannungsschaltkreis dazu ausgebildet ist, um einen ersten Puls der Schaltersteuerspannung als Reaktion auf eine erste Veränderung des Steuersignals zu erzeugen, die ein Einschalten des HF-Schalters anzeigt, und um einen zweiten Puls der Schaltersteuerspannung als Reaktion auf eine zweite Veränderung des Steuersignals zu erzeugen, die ein Ausschalten des HF-Schalters anzeigt, wobei der erste Puls und der zweite Puls eine gegensätzliche Polarität aufweisen.
Verfahren zum Steuern eines Schalters, um eine schnelle Schaltgeschwindigkeit bereitzustellen, wobei das Verfahren aufweist: Steuern einer Impedanz eines Hochfrequenzschalters (HF-Schalter) mithilfe einer Schaltersteuerspannung; Empfangen eines Steuersignals, das anzeigt, ob der HF-Schalter eingeschaltet oder ausgeschaltet werden soll; und Erzeugen eines Pulses der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals, um dadurch eine Verzögerung beim Schalten des HF-Schalters zu verkürzen.
Verfahren nach Anspruch 9, das ferner ein Steuern einer Dauer des Pulses aufgrund eines Überwachens einer Signalbedingung einer Nachbildung von mindestens einem Teil des HF-Schalters aufweist.
Verfahren nach Anspruch 9 oder 10, das ferner ein Steuern eines Spannungspegels des Pulses mithilfe einer Ladungspumpenspannung aufweist.
Verfahren nach einem der Ansprüche 9 bis 11, das ferner ein Bereitstellen der Schaltersteuerspannung an einem Steuereingang des HF-Schalters über eine Impedanz und ein Steuern eines Spannungspegels des Pulses über eine Durchbruchspannung des HF-Schalters hinaus aufweist.
Hochfrequenzschaltkreis (HF-Schaltkreis), aufweisend: einen Feldeffekttransistorschalter (FET-Schalter), der ein Gate aufweist; einen Schaltervorspannungsschaltkreis, der dazu ausgebildet ist, ein Steuersignal zu empfangen und eine Schaltersteuerspannung auszugeben; und einen Widerstand, der dazu ausgebildet ist, die Schaltersteuerspannung an dem Gate des FET-Schalters bereitzustellen, wobei der Schaltervorspannungsschaltkreis dazu ausgebildet ist, um einen Einschaltpuls der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals von einem Aus-Zustand in einen Ein-Zustand zu erzeugen und um einen Ausschaltpuls der Schaltersteuerspannung als Reaktion auf eine Veränderung des Steuersignals von dem Ein-Zustand in den Aus-Zustand zu erzeugen.
HF-Schaltkreis nach Anspruch 13, wobei der Schaltervorspannungsschaltkreis einen Zeitgeber aufweist, der dazu ausgebildet ist, um mindestens eine einer Dauer des Einschaltpulses oder einer Dauer des Ausschaltpulses zu steuern.
HF-Schaltkreis nach Anspruch 13 oder 14, wobei der Schaltervorspannungsschaltkreis eine Nachbildung von mindestens einem Teil des FET-Schalters aufweist, wobei die Nachbildung mindestens eine einer Dauer des Einschaltpulses oder einer Dauer des Ausschaltpulses steuert.
HF-Schaltkreis nach einem der Ansprüche 13 bis 15, wobei der FET-Schalter ein n-Typ-Metalloxid-Halbleiterschalter (N-type Metal Oxide Semiconductor switch, NMOS-Schalter) oder ein p-Typ-Metalloxid-Halbleiterschalter (P-type Metal Oxide Semiconductor switch, PMOS-Schalter) ist.
HF-Schaltkreis nach einem der Ansprüche 13 bis 16, wobei der Schaltervorspannungsschaltkreis dazu ausgebildet ist, um den Einschaltpuls zu erzeugen, indem die Schaltersteuerspannung auf einen ersten Pulsspannungspegel für eine Dauer des Einschaltpulses und danach auf eine stationäre Ein-Spannung geregelt wird, und um den Ausschaltpuls zu erzeugen, indem die Schaltersteuerspannung auf einen zweiten Pulsspannungspegel für eine Dauer des Ausschaltpulses und danach auf eine stationäre Aus-Spannung geregelt wird.
HF-Schaltkreis nach Anspruch 17, der ferner eine erste Ladungspumpe, die dazu ausgebildet ist, um den ersten Pulsspannungspegel zu erzeugen, und eine zweite Ladungspumpe aufweist, die dazu ausgebildet ist, um den zweiten Pulsspannungspegel zu erzeugen.
HF-Schaltkreis nach Anspruch 17 oder 18, wobei mindestens einer des ersten Pulsspannungspegels oder des zweiten Pulsspannungspegels jenseits der Durchbruchspannung des FET-Schalters liegt.
HF-Schaltkreis nach einem der Ansprüche 17 bis 19, wobei der Schaltervorspannungsschaltkreis aufweist: einen ersten Steuerschalter, der dazu ausgebildet ist, um die Schaltersteuerspannung selektiv auf den ersten Pulsspannungspegel zu regeln, einen zweiten Steuerschalter, der dazu ausgebildet ist, um die Schaltersteuerspannung selektiv auf den zweiten Pulsspannungspegel zu regeln, und einen dritten Steuerschalter und einen vierten Steuerschalter, der dazu ausgebildet sind, um die Schaltersteuerspannung selektiv mit dem Steuersignal zu regeln.