DE102014223603A1 - Halbleiterscheibe und Verfahren zu deren Herstellung - Google Patents

Halbleiterscheibe und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102014223603A1
DE102014223603A1 DE102014223603.7A DE102014223603A DE102014223603A1 DE 102014223603 A1 DE102014223603 A1 DE 102014223603A1 DE 102014223603 A DE102014223603 A DE 102014223603A DE 102014223603 A1 DE102014223603 A1 DE 102014223603A1
Authority
DE
Germany
Prior art keywords
layer
wafer
monocrystalline silicon
semiconductor wafer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014223603.7A
Other languages
English (en)
Other versions
DE102014223603B4 (de
Inventor
Josef Brunner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102014223603.7A priority Critical patent/DE102014223603B4/de
Publication of DE102014223603A1 publication Critical patent/DE102014223603A1/de
Application granted granted Critical
Publication of DE102014223603B4 publication Critical patent/DE102014223603B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleiterscheibe umfassend eine Substratscheibe und eine erste Schicht aus einkristallinem Silizium, die unter einem Kompressionsdruck von nicht weniger als 500 MPa steht und die Substratscheibe bedeckt, und Verfahren zur Herstellung der Halbleiterscheibe.

Description

  • Gegenstand der Erfindung ist eine Halbleiterscheibe umfassend eine Substratscheibe und eine erste Schicht aus einkristallinem Silizium, die die Substratscheibe bedeckt. Gegenstand der Erfindung ist auch ein Verfahren zur Herstellung der Halbleiterscheibe.
  • Wegen ihrer besonderen Leistungsfähigkeit werden FinFET-Transistoren immer häufiger als Schaltelemente elektronischer Bauelemente eingesetzt. In Folge dessen besteht auch ein zunehmendes Verlangen nach Halbleiterscheiben, die sich besonders zur Herstellung von FinFET-Transistoren eignen. Typische Strukturen eines FinFET-Transistors, nachfolgend FinFET-Strukturen genannt, sind der FinFET-Kanal und Source/Drain-Bereiche, die am FinFET-Kanal angrenzen.
  • Die Leistungsfähigkeit eines FinFET-Transistors mit einem FinFET-Kanal aus einkristallinem Silizium kann gesteigert werden, indem der FinFET-Kanal einem Kompressionsdruck ausgesetzt wird. Gemäß der US 2011/0073952 A1 kann der FinFET-Kanal durch stressors genannte Source/Drain-Bereiche, die aus einem Material mit der Zusammensetzung Si1-xGex bestehen, unter Kompressionsdruck gesetzt werden.
  • Der Kompressionsdruck wirkt jedoch nicht gleichmäßig zwischen der Spitze und der Basis des FinFET-Kanals, sondern nimmt von der Spitze zur Basis hin ab. Dieser Umstand beeinträchtigt die Leistungsfähigkeit eines FinFET-Transistors, der mit einem solchen FinFET-Kanal ausgestattet ist.
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterscheibe und ein Verfahren zu deren Herstellung zur Verfügung zu stellen, die sich besser zur Herstellung von FinFET-Transistoren und darauf basierenden elektronischen Bauelementen eignet, indem sie ermöglicht, im FinFET-Kanal für einen gleichmäßigeren Kompressionsdruck zu sorgen.
  • Gelöst wird die Aufgabe durch eine Halbleiterscheibe umfassend eine Substratscheibe und eine erste Schicht aus einkristallinem Silizium, die unter einem Kompressionsdruck von nicht weniger als 500 MPa steht und die Substratscheibe bedeckt.
  • Die Halbleiterscheibe verfügt über eine Schicht aus einkristallinem Silizium, die unabhängig von der Wirkung zusätzlicher komprimierender Source/Drain-Bereiche unter definiertem Kompressionsdruck steht. Die Schicht steht zur Verfügung, um daraus im Zuge der Herstellung von FinFET-Transistoren FinFET-Kanäle zu schaffen, die aus dem Material der Schicht bestehen, nämlich aus einkristallinem Silizium, das kompressiv verspannt ist.
  • Entsprechend umgesetzt, besteht der FinFET-Kanal aus dem Material der ersten Schicht, und am FinFET-Kanal angrenzende Source/Drain-Bereiche komprimieren den FinFET-Kanal zusätzlich. Im Ergebnis beträgt der Unterschied des Kompressionsdrucks im FinFET-Kanal zwischen der Spitze des FinFET-Kanals und der Basis des FinFET-Kanals, bezogen auf den Kompressionsdruck an der Spitze, nicht mehr als 20 %, vorzugsweise nicht mehr als 5 %. Besonders bevorzugt ist es, wenn kein Unterschied besteht.
  • Gelöst wird die Aufgabe des Weiteren durch ein Verfahren zur Herstellung einer Halbleiterscheibe, umfassend das Bereitstellen einer Substratscheibe und das Bedecken der Substratscheibe mit einer ersten Schicht aus einkristallinem Silizium, die unter einem Kompressionsdruck von nicht weniger als 500 MPa steht.
  • Der Begriff „bedecken“ wird in dieser Beschreibung in einem weiten Sinn verwendet. Entweder liegt die erste Schicht aus einkristallinem Silizium direkt auf der Substratscheibe oder sie liegt auf einer zweiten Schicht aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält, und die zweite Schicht liegt direkt auf der Substratscheibe.
  • Die Substratscheibe ist eine Halbleiterscheibe aus einkristallinem Silizium oder eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht. Ist die Oxidschicht vorhanden, hat entweder die erste Schicht oder die zweite Schicht direkten Kontakt zur Oxidschicht der Substratscheibe.
  • Zum Erzeugen der ersten Schicht wird gemäß einer Ausgestaltung der Erfindung einkristallines Silizium auf einer Halbleiterscheibe aus einkristallinem Silizium, die Kohlenstoff enthält, epitaktisch abgeschieden. Die Kohlenstoff-Konzentration beträgt nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3. Die Halbleiterscheibe wird vorzugsweise folgendermaßen bereitgestellt. Zunächst wird ein mit Kohlenstoff dotierter Einkristall aus Silizium aus einer Schmelze gezüchtet und davon Halbleiterscheiben abgetrennt. Es kann beispielsweise das Verfahren verwendet werden, das in der US 2006/0266278 A1 beschrieben ist. Die Konzentration an Kohlenstoff in der Halbleiterscheibe beträgt nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3. Die Zielkonzentration innerhalb dieses Bereiches hängt vom Kompressionsdruck ab, der im FinFET-Kanal in Folge der Wirkung der Source/Drain-Bereiche und gegebenenfalls anderer FinFET-Strukturen erzeugt wird. Je höher dieser Kompressionsdruck ist, desto höher sollte die Zielkonzentration sein. Die erste Schicht aus einkristallinem Silizium wird auf eine vorzugsweise polierte obere Seitenfläche der die hohe Konzentration an Kohlenstoff enthaltenden Halbleiterscheibe epitaktisch abgeschieden. Wegen der Anwesenheit des Kohlenstoffs hat das Kristallgitter der Halbleiterscheibe eine im Vergleich mit reinem Silizium kleinere Gitterkonstante, die der epitaktisch aufwachsenden Schicht aufgezwungen wird und diese kompressiv verspannt. Die epitaktisch abgeschiedene erste Schicht aus einkristallinem Silizium enthält vorzugsweise keinen absichtlich hinzugefügten Kohlenstoff, jedenfalls nicht mehr als 2 × 1016 Atome/cm3 an Kohlenstoff und besonders bevorzugt nicht mehr als 4 × 1015 Atome/cm3 an Kohlenstoff. Das epitaktische Abscheiden der ersten Schicht aus einkristallinem Silizium erfolgt vorzugsweise mittels CVD (chemical vapor deposition).
  • Das Produkt des beschriebenen Verfahrens ist eine erfindungsgemäße Halbleiterscheibe, bei der die erste Schicht aus einkristallinem Silizium auf der Substratscheibe liegt, wobei die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium ist, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält.
  • Gemäß einer weiteren Ausgestaltung der Erfindung wird die Kohlenstoff in hoher Konzentration enthaltende Halbleiterscheibe aus einkristallinem Silizium, auf der die erste Schicht aus einkristallinem Silizium abgeschieden wurde, als Donor-Scheibe eingesetzt, um die erste Schicht aus einkristallinem Silizium durch Bonden und Abspalten auf eine Substratscheibe zu übertragen. Die Substratscheibe ist in diesem Fall vorzugsweise eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht. Eine solche Halbleiterscheibe lässt sich beispielsweise herstellen, indem die polierte Oberseite einer Halbleiterscheibe aus einkristallinem Silizium oxidiert wird.
  • Zum Bonden und Abspalten der ersten Schicht aus einkristallinem Silizium wird vorzugsweise ein Verfahren eingesetzt, das zur Herstellung von SOI-Scheiben (engl. silicon on insulator) verwendet wird. Ein solches Verfahren ist beispielsweise in der EP 1 998 368 A2 beschrieben. Es umfasst das Implantieren von Wasserstoff-Ionen in eine Donorscheibe, die das Kristallgitter der Donorscheibe lokal derart schwächen, dass eine oberflächennahe Schicht von der Donorscheibe getrennt werden kann. Zu diesem Zweck wird die Donorscheibe zunächst auf eine Handhabungsscheibe (engl. handle wafer) gebondet und anschließend im Bereich der implantierten Wasserstoff-Ionen abgespalten, wobei die oberflächennahe Schicht auf der Handhabungsscheibe gebondet bleibt.
  • Die Substratscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht wird als Handhabungsscheibe eingesetzt. Die Donorscheibe wird so auf die Substratscheibe gebondet, dass die erste Schicht auf der Oxidschicht der Substratscheibe zu liegen kommt. Anschließend wird die an die Substratscheibe gebondete erste Schicht vom Rest der Donorscheibe abgespalten und die auf die Handhabungsscheibe gebondete erste Schicht aus einkristallinem Silizium gegebenenfalls poliert.
  • Das Produkt der beschriebenen Vorgehensweise ist eine erfindungsgemäße Halbleiterscheibe, wobei die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht ist und die erste Schicht aus einkristallinem Silizium auf der Oxidschicht liegt.
  • Gemäß einer weiteren Ausgestaltung der Erfindung wird als Donorscheibe eine Halbleiterscheibe verwendet, die eine Konzentration an Kohlenstoff von nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 enthält. Die Handhabungsscheibe ist eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht. Die Donorscheibe wird so auf die Substratscheibe gebondet, dass sie auf der Oxidschicht der Handhabungsscheibe zu liegen kommt. Anschließend wird von der Donorscheibe eine Schicht vom Rest der Donorscheibe abgespalten. Diese von der Donorscheibe auf die Handhabungsscheibe übertragene Schicht bildet eine zweite Schicht aus einkristallinem Silizium. Die zweite Schicht aus einkristallinem Silizium enthält eine Konzentration an Kohlenstoff von nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3. In einem nachfolgenden Schritt wird die zweite Schicht aus einkristallinem Silizium epitaktisch beschichtet, wobei die kompressiv verspannte erste Schicht aus einkristallinem Silizium entsteht. Zweckmäßigerweise wird die zweite Schicht poliert, bevor sie epitaktisch beschichtet wird.
  • Das Produkt der beschriebenen Vorgehensweise ist eine erfindungsgemäße Halbleiterscheibe, wobei die Substratscheibe eine Halbleiterscheibe mit einer darauf liegenden Oxidschicht ist und die zweite Schicht aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält, auf der Oxidschicht liegt und die erste Schicht aus einkristallinem Silizium auf der zweiten Schicht aus einkristallinem Silizium liegt.
  • Eine erfindungsgemäße Halbleiterscheibe weist gemäß einer weiteren Ausgestaltung der Erfindung Strukturen von FinFET-Transistoren auf, wobei einem Transistor zugeordneten FinFET-Strukturen einen FinFET-Kanal umfassen, der aus Material der ersten Schicht aus einkristallinem Silizium besteht, und am FinFET-Kanal angrenzende Source/Drain-Bereiche, die den FinFET-Kanal zusätzlich komprimieren.
  • Die FinFET-Strukturen werden erzeugt, indem bekannte Maßnahmen zur Anwendung kommen wie Maskieren und Ätzen im Fall des Erzeugens des FinFET-Kanals und epitaktisches Abscheiden im Fall der Source/Drain-Bereiche. Die Source/Drain-Bereiche haben die Zusammensetzung Si1-xGex, wobei vorzugsweise 0,04 ≤ x ≤ 0,51 und besonders bevorzugt 0,1 ≤ x ≤ 0,35 gilt. Vorzugsweise wird eine Vielzahl von FinFET-Kanälen erzeugt und diese werden vorzugsweise zu funktionstüchtigen FinFET-Transistoren und elektronischen Bauelementen weiterverarbeitet.
  • Die Erfindung wird nachfolgend unter Verweis auf Zeichnungen weiter erläutert.
  • 1 bis 3 zeigen in Schnittansicht den Aufbau erfindungsgemäßer Halbleiterscheiben.
  • 4 zeigt in perspektivischer Darstellung schematisch die erste Schicht 1 mit erfindungsgemäßem FinFET-Kanal und angrenzenden Source/Drain-Bereichen.
  • Wie in den 1 bis 3 dargestellt, bedeckt die kompressiv verspannte erste Schicht 1 aus einkristallinem Silizium eine Substratscheibe.
  • Die erste Schicht 1 aus einkristallinem Silizium hat eine Dicke, die mindestens der Höhe eines FinFET-Kanals entspricht. Vorzugsweise ist die Dicke der ersten Schicht 1 größer als die Höhe eines FinFET-Kanals.
  • In der Ausgestaltung gemäß 1 ist die Substratscheibe eine Halbleiterscheibe 2 aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält. In der Ausgestaltung gemäß 2 ist die Substratscheibe eine Halbleiterscheibe 3 aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht 4. In der Ausgestaltung gemäß 3 ist die Substratscheibe ebenfalls eine Halbleiterscheibe 3 aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht 4. Auf der Oxidschicht 4 liegt eine zweite Schicht 5 aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält, und auf der zweiten Schicht 5 liegt die kompressiv verspannte erste Schicht 1 aus einkristallinem Silizium.
  • Der in 4 dargestellte FinFET-Kanal 6 ist aus der kompressiv verspannten ersten Schicht 1 aus einkristallinem Silizium herausgearbeitet worden und besteht deshalb aus demselben Material wie die erste Schicht 1. In einem oberen Bereich, der die Spitze 8 umfasst, komprimieren insbesondere Source/Drain-Bereiche 7 den FinFET-Kanal 6 und in einem unteren Bereich, der die Basis 9 umfasst, wird der FinFET-Kanal 6 insbesondere durch die darunterliegende erste Schicht 1 komprimiert. Nimmt man gleiche Kompression an der Spitze 8 des FinFET-Kanals an, so ist der Unterschied des Kompressionsdrucks im FinFET-Kanal 6 zwischen der Spitze 8 und der Basis 9 des FinFET-Kanals 6 in einem erfindungsgemäß ausgebildeten FinFET-Kanal deutlich geringer als in einem FinFET-Kanal aus einkristallinem Silizium, das nur durch angrenzende Source/Drain-Bereiche unter Kompressionsdruck steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0073952 A1 [0003]
    • US 2006/0266278 A1 [0012]
    • EP 1998368 A2 [0015]

Claims (12)

  1. Halbleiterscheibe umfassend eine Substratscheibe und eine erste Schicht aus einkristallinem Silizium, die unter einem Kompressionsdruck von nicht weniger als 500 MPa steht und die Substratscheibe bedeckt.
  2. Halbleiterscheibe nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht aus einkristallinem Silizium auf der Substratscheibe liegt und die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium ist, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält.
  3. Halbeiterscheibe nach Anspruch 1, dadurch gekennzeichnet, dass die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht ist und eine zweite Schicht aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält, auf der Oxidschicht liegt und die erste Schicht aus einkristallinem Silizium auf der zweiten Schicht aus einkristallinem Silizium liegt.
  4. Halbeiterscheibe nach Anspruch 1, dadurch gekennzeichnet, dass die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht ist und die erste Schicht aus einkristallinem Silizium auf der Oxidschicht liegt.
  5. Halbleiterscheibe nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Strukturen von FinFET-Transistoren, wobei einem Transistor zugeordnete FinFET-Strukturen einen FinFET-Kanal umfassen, der aus Material der ersten Schicht aus einkristallinem Silizium besteht, und am FinFET-Kanal angrenzende Source/Drain-Bereiche, die den FinFET-Kanal zusätzlich komprimieren.
  6. Halbleiterscheibe nach Anspruch 5, dadurch gekennzeichnet, dass der Unterschied des Kompressionsdrucks im FinFET-Kanal zwischen einer Spitze und einer Basis des FinFET-Kanals, bezogen auf den Kompressionsdruck an der Spitze, nicht mehr als 20 % beträgt.
  7. Halbleiterscheibe nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Source/Drain-Bereiche die Zusammensetzung Si1-xGex haben, wobei und 0,04 ≤ x ≤ 0,51 ist.
  8. Verfahren zur Herstellung einer Halbleiterscheibe umfassend das Bereitstellen einer Substratscheibe; das Bedecken der Substratscheibe mit einer ersten Schicht aus einkristallinem Silizium, die unter einem Kompressionsdruck von nicht weniger als 500 MPa steht.
  9. Verfahren nach Anspruch 8, umfassend das epitaktische Abscheiden der ersten Schicht aus einkristallinem Silizium auf der Substratscheibe, wobei die Substratscheibe eine Halbleiterscheibe aus einkristallinem Silizium ist, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält.
  10. Verfahren nach Anspruch 8, umfassend das Bereitstellen der Substratscheibe in Form einer Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht; das Bereitstellen einer Halbleiterscheibe aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält und die mit der ersten Schicht aus einkristallinem Silizium beschichtet ist; das Bonden der bereitgestellten Halbleiterscheibe und der Substratscheibe derart, dass die erste Schicht aus einkristallinem Silizium auf der Oxidschicht liegt; und das Abspalten der den Kohlenstoff enthaltenden Halbleiterscheibe unter Zurücklassen der ersten Schicht aus einkristallinem Silizium auf der Oxidschicht.
  11. Verfahren nach Anspruch 8, umfassend das Bereitstellen der Substratscheibe in Form einer Halbleiterscheibe aus einkristallinem Silizium mit einer darauf liegenden Oxidschicht; das Bereitstellen einer Halbleiterscheibe aus einkristallinem Silizium, die nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält; das Bonden der bereitgestellten Halbleiterscheibe und der Substratscheibe derart, dass die den Kohlenstoff enthaltende Halbleiterscheibe auf der Oxidschicht liegt; und das Abspalten eines Teils der den Kohlenstoff enthaltenden Halbleiterscheibe unter Zurücklassen einer zweiten Schicht aus einkristallinem Silizium auf der Oxidschicht, wobei die zweite Schicht nicht weniger als 1,3 × 1020 und nicht mehr als 21 × 1020 Atome/cm3 an Kohlenstoff enthält; und das epitaktische Beschichten der zweiten Schicht aus einkristallinem Silizium mit der ersten Schicht aus einkristallinem Silizium.
  12. Verfahren nach einem der Ansprüche 8 bis 11, umfassend das Erzeugen eines FinFET-Kanals durch Ätzen der ersten Schicht aus einkristallinem Silizium, wobei der FinFET-Kanal aus Material der ersten Schicht aus einkristallinem Silizium besteht; und das epitaktische Abscheiden von Source/Drain-Bereichen, die am FinFET-Kanal angrenzen und ihn zusätzlich komprimieren.
DE102014223603.7A 2014-11-19 2014-11-19 Halbleiterscheibe und Verfahren zu deren Herstellung Active DE102014223603B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014223603.7A DE102014223603B4 (de) 2014-11-19 2014-11-19 Halbleiterscheibe und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014223603.7A DE102014223603B4 (de) 2014-11-19 2014-11-19 Halbleiterscheibe und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102014223603A1 true DE102014223603A1 (de) 2016-05-19
DE102014223603B4 DE102014223603B4 (de) 2018-05-30

Family

ID=55855622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014223603.7A Active DE102014223603B4 (de) 2014-11-19 2014-11-19 Halbleiterscheibe und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102014223603B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429098B1 (en) * 1997-12-29 2002-08-06 FRANCE TéLéCOM Process for obtaining a layer of single-crystal germanium or silicon on a substrate of single-crystal silicon or germanium, respectively, and multilayer products obtained
US20060266278A1 (en) 2005-05-25 2006-11-30 Sumco Corporation Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal
EP1998368A2 (de) 2007-05-31 2008-12-03 Shin-Etsu Chemical Company, Ltd. Verfahren zur Herstellung eines SOI-Wafers
US20110073952A1 (en) 2009-09-29 2011-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the Shape of Source/Drain Regions in FinFETs
DE112013000813T5 (de) * 2012-04-17 2014-12-04 International Business Machines Corporation Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429098B1 (en) * 1997-12-29 2002-08-06 FRANCE TéLéCOM Process for obtaining a layer of single-crystal germanium or silicon on a substrate of single-crystal silicon or germanium, respectively, and multilayer products obtained
US20060266278A1 (en) 2005-05-25 2006-11-30 Sumco Corporation Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal
EP1998368A2 (de) 2007-05-31 2008-12-03 Shin-Etsu Chemical Company, Ltd. Verfahren zur Herstellung eines SOI-Wafers
US20110073952A1 (en) 2009-09-29 2011-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the Shape of Source/Drain Regions in FinFETs
DE112013000813T5 (de) * 2012-04-17 2014-12-04 International Business Machines Corporation Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen

Also Published As

Publication number Publication date
DE102014223603B4 (de) 2018-05-30

Similar Documents

Publication Publication Date Title
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112011102840B4 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
DE112004000146B4 (de) Verfahren zur Herstellung eines MOSFET-Bauelements mit zugspannungsverformtem Substrat
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE112009001477T5 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE112016003716T5 (de) Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
EP1681711A1 (de) Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
DE112011100975T5 (de) Biaxial verspannte Feldeffekttransistor-Bauelemente
DE112011101488T5 (de) Transistor mit durch einen durch Implantation entspannten vergrabenen Stressor induzierter Längsverspannung im Kanal
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
DE102014223603B4 (de) Halbleiterscheibe und Verfahren zu deren Herstellung
DE102011122091A1 (de) Schottky-Halbleiterprozess
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE102011052523A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0029160000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final