DE102014223257A1 - Halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents

Halbleitervorrichtung und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE102014223257A1
DE102014223257A1 DE102014223257.0A DE102014223257A DE102014223257A1 DE 102014223257 A1 DE102014223257 A1 DE 102014223257A1 DE 102014223257 A DE102014223257 A DE 102014223257A DE 102014223257 A1 DE102014223257 A1 DE 102014223257A1
Authority
DE
Germany
Prior art keywords
circuit board
layer
die
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014223257.0A
Other languages
English (en)
Inventor
Shogo Mori
Yuri Otobe
Shinsuke Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of DE102014223257A1 publication Critical patent/DE102014223257A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Eine Halbleitervorrichtung weist eine Schaltungsplatte, die eine Isolationsschicht, eine Verdrahtungsschicht, die auf einer Oberfläche der Isolationsschicht ausgebildet ist, und eine Pufferschicht umfasst, die auf der anderen Oberfläche der Isolationsschicht ausgebildet ist, ein Halbleiterelement, das an die Verdrahtungsschicht gebondet ist, ein Kühlerelement, das an die Pufferschicht der Schaltungsplatte gebondet ist, und ein Harzelement auf, um das Halbleiterelement und eine gesamte Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht in der Schaltungsplatte zu versiegeln. Ein Verfahren zum Herstellen der Halbleitervorrichtung umfasst ein Bonden der Pufferschicht der Schaltungsplatte an das Kühlerelement, ein Bonden des Halbleiterelements an die Verdrahtungsschicht der Schaltungsplatte und ein Versiegeln des Halbleiterelements und einer gesamten Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht der Schaltungsplatte mit einem Harz nach den zwei Bondschritten.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben.
  • Die japanische Offenlegungsschrift Nr. 2012-119597 offenbart eine Halbleitervorrichtung, die eine Verbindungsschicht bzw. Bondschicht, eine verbundene Schicht bzw. gebondete Schicht, eine Isolationsschicht, die aus einem organischen Harz als ein Basismaterial hergestellt ist, eine Metallschicht und ein Halbleiterelement umfasst, die auf einer Kühlvorrichtung angebracht sind. Ein Schichtstoffverbund, der eine gebondete Schicht, eine Isolationsschicht und eine Metallschicht umfasst, ist für ein Halbleiterelement oder eine Vielzahl von Halbleiterelementen bereitgestellt und auf einer Metallbasis durch die Bondschicht angebracht, wobei die gebondete Schicht, die Isolationsschicht, die Metallschicht und das Halbleiterelement durch eine Harzform versiegelt sind, wie es in der Zeichnung der vorstehend zitierten Veröffentlichung gezeigt ist.
  • In dem Aufbau, der in der Zeichnung der vorstehend zitierten Veröffentlichung gezeigt ist, besteht die Tendenz, dass ein Riss oder ein Bruch in Isolationsschichten und einer Bondschicht aufgrund des Unterschieds in den linearen Ausdehnungskoeffizienten zwischen den Isolationsschichten und einer Metallbasis auftritt.
  • Die vorliegende Erfindung ist darauf gerichtet, eine Halbleitervorrichtung, die die Belastung verringert, die auf die Isolationsschichten in einer Schaltungsplatte bzw. Schaltungsplatine aufgebracht wird, und ebenso ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung bereitzustellen.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausgestaltung der vorliegenden Erfindung weist eine Halbleitervorrichtung eine Schaltungsplatte, die eine Isolationsschicht, eine Verdrahtungsschicht, die auf einer Oberfläche der Isolationsschicht ausgebildet ist, und eine Pufferschicht umfasst, die auf der anderen Oberfläche der Isolationsschicht ausgebildet ist, ein Halbleiterelement, das mit der Verdrahtungsschicht verbunden ist, ein Kühlerelement, das mit der Pufferschicht der Schaltungsplatte verbunden ist, und ein Harzelement auf, um das Halbleiterelement und eine gesamte Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht in der Schaltungsplatte zu versiegeln. Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Bereitstellen eines Kühlerelements, ein Bereitstellen einer Schaltungsplatte, die eine Isolationsschicht, eine Verdrahtungsschicht, die auf einer Oberfläche der Isolationsschicht ausgebildet ist, und eine Pufferschicht umfasst, die auf der anderen Oberfläche der Isolationsschicht ausgebildet ist, ein Verbinden der Pufferschicht und der Schaltungsplatte mit dem Kühlerelement, ein Verbinden des Halbleiterelements mit der Verdrahtungsschicht der Schaltungsplatte und ein Versiegeln des Halbleiterelements und einer gesamten Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht in der Schaltungsplatte mit einem Harz nach den zwei Verbindungsschritten.
  • Andere Ausgestaltungen und Vorteile der Erfindung werden aus der nachstehenden Beschreibung in Verbindung mit der beigefügten Zeichnung ersichtlich, die beispielhaft die Prinzipien der Erfindung veranschaulichen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Erfindung kann zusammen mit Aufgaben und zugehörigen Vorteilen am Besten unter Bezugnahme auf die nachstehende Beschreibung der derzeit bevorzugten Ausführungsbeispiele zusammen mit der beigefügten Zeichnung verstanden werden. Es zeigen:
  • 1 eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine schematische Schnittansicht, die entlang der A-A-Linie gemäß 1 entnommen ist;
  • 3 eine schematische Draufsicht der Halbleitervorrichtung gemäß 1 ohne eine Harzform;
  • 4 eine schematische Schnittansicht, die entlang der B-B-Linie gemäß 3 entnommen ist;
  • 5 ein Schaltungsdiagramm, das eine elektrische Konfiguration der Halbleitervorrichtung gemäß 1 zeigt;
  • 6 eine schematische Schnittansicht einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 eine schematische Schnittansicht einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung; und
  • 8 eine schematische Draufsicht einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Nachstehend wird ein Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 1 bis 5 beschrieben. In der Zeichnung ist die horizontale Ebene durch X-Y-Koordinaten definiert und die vertikale Richtung ist durch Z-Koordinaten definiert.
  • Unter Bezugnahme auf die 1 und 2 umfasst die Halbleitervorrichtung, die durch Bezugszeichen 10 bezeichnet ist, Halbleiterelemente 20, 21, Schaltungsplatten B1, B2 und eine Kühlerplatte 60. Die Schaltungsplatte B1 umfasst eine Keramikschicht 40, die auf einer zugehörigen Oberfläche eine Verdrahtungsschicht 30 und auf der anderen zugehörigen Oberfläche eine Pufferschicht 50 aufweist. Das Halbleiterelement 20 ist an die Verdrahtungsschicht 30 durch eine Lötschicht S gelötet. Die Schaltungsplatte B2 umfasst eine Keramikschicht 41, die auf einer zugehörigen Oberfläche eine Verdrahtungsschicht 31 und auf der anderen zugehörigen Oberfläche eine Pufferschicht 51 aufweist. Das Halbleiterelement 21 ist an die Verdrahtungsschicht 31 durch die Lötschicht S gelötet.
  • Die Kühlerplatte 60 weist in einer Draufsicht eine rechteckige Form auf und ist aus Aluminium hergestellt. Die Pufferschichten 50, 51 sind durch eine Platte aus hochdichtem und weichem Aluminium oder eine perforierte Aluminiumplatte ausgebildet.
  • Die Pufferschicht 50 der Schaltungsplatte B1 ist mit der Kühlerplatte 60 verbunden bzw. damit gebondet. Die Pufferschicht 51 der Schaltungsplatte B2 ist mit der Kühlerplatte 60 bei einer Position verbunden, die von der Schaltungsplatte B1 in der X-Richtung beabstandet ist.
  • Eine Elektrode 25 ist bei einem zugehörigen Ende an die obere Oberfläche des Halbleiterelements 20 gebondet bzw. damit verbunden, wobei sich das andere Ende der Elektrode 25 nach oben erstreckt. Eine Elektrode 26 ist bei einem zugehörigen Ende mit der oberen Oberfläche der Verdrahtungsschicht 30 verbunden, wobei das andere Ende der Elektrode 26 sich nach oben erstreckt. Auf ähnliche Weise ist die Elektrode 25 bei einem zugehörigen Ende mit der oberen Oberfläche des Halbleiterelements 21 verbunden, wobei sich das andere Ende der Elektrode 25 nach oben erstreckt. Die Elektrode 26 ist bei einem zugehörigen Ende mit der oberen Oberfläche der Verdrahtungsschicht 31 verbunden, wobei sich das andere Ende der Elektrode 26 nach oben erstreckt.
  • Die Halbleiterelemente 20, 21 weisen in sich einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode auf, die obere und untere Armelemente einer Umrichterschaltung bzw. Inverterschaltung bilden. Unter Bezugnahme auf 5 ist eine Umrichterschaltung 100 für eine Drei-Phasen-Umrichtervorrichtung für ein Fahrzeug gezeigt. Die Umrichterschaltung 100 weist sechs Bipolartransistoren mit isolierter Gate-Elektrode (IGBT) Q1, Q2, Q3, Q4, Q5, Q6 auf. Der Bipolartransistor mit Gate-Elektrode kann durch einen Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ersetzt werden. Freilaufdioden bzw. Flywheel-Dioden D1, D2, D3, D4, D5, D6 sind antiparallel zu den Bipolartransistoren mit isolierter Gate-Elektrode Q1, Q2, Q3, Q4, Q5, Q6 jeweils geschaltet.
  • In der Umrichterschaltung 100 sind die ersten und zweiten Bipolartransistoren mit isolierter Gate-Elektrode Q1, Q2, die dritten und vierten Bipolartransistoren mit isolierter Gate-Elektrode Q3, Q4 und die fünften und sechsten Bipolartransistoren mit isolierter Gate-Elektrode Q5, Q6 jeweils in Reihe geschaltet. Die ersten, dritten und fünften Bipolartransistoren mit isolierter Gate-Elektrode Q1, Q3, Q5 sind mit einem positiven Eingangsanschluss P verbunden, der wiederum mit einer positiven Elektrode einer Fahrzeugbatterie verbunden ist. Die zweiten, vierten und sechsten Bipolartransistoren mit isolierter Gate-Elektrode Q2, Q4, Q6 sind mit einem negativen Eingangsanschluss N verbunden, der wiederum mit einer negativen Elektrode einer Fahrzeugbatterie verbunden ist.
  • Der Knotenpunkt zwischen den Bipolartransistoren mit isolierter Gate-Elektrode Q1, Q2, die die oberen und unteren Armelemente für eine U-Phase jeweils bilden, ist mit der U-Phasenausgabe der Umrichterschaltung 100 verbunden. Der Knotenpunkt zwischen den Bipolartransistoren mit isolierter Gate-Elektrode Q3, Q4, die jeweils die oberen und unteren Armelemente für eine V-Phase bilden, ist mit einer V-Phasenausgabe der Umrichterschaltung 100 verbunden. Der Knotenpunkt zwischen den Bipolartransistoren mit isolierter Gate-Elektrode Q5, Q6, die jeweils die oberen und unteren Armelemente für eine W-Phase bilden, ist mit einer W-Phasenausgabe der Umrichterschaltung 100 verbunden. Die U-Phasen-, V-Phasen- und W-Phasenausgaben sind mit jeweiligen Eingängen eines Drei-Phasen-Wechselstrommotors für ein Fahrzeug verbunden.
  • Gate-Anschlüsse der Bipolartransistoren mit isolierter Gate-Elektrode Q1 bis Q6 der Umrichterschaltung 100 sind mit einer Ansteuerungsschaltung bzw. Treiberschaltung 110 verbunden, die wiederum mit einer Steuerungseinrichtung 120 verbunden ist. Gate-Signale werden von der Ansteuerungsschaltung 110 zu den Gate-Anschlüssen der Bipolartransistoren mit isolierter Gate-Elektrode Q1 bis Q6 übertragen. Die Steuerungseinrichtung 120 steuert einen Schaltbetrieb der Bipolartransistoren mit isolierter Gate-Elektrode Q1 bis Q6 durch die Ansteuerungsschaltung 110. Das heißt, die Umrichterschaltung 100 wandelt einen Gleichstrom, der durch eine Batterie zugeführt wird, in einen Drei-Phasen-Wechselstrom mit einer vorbestimmten Frequenz um und führt den Drei-Phasen-Wechselstrom einer Wicklung jeder Phase eines Motors zu. Somit ermöglicht der Schaltbetrieb der Bipolartransistoren mit isolierter Gate-Elektrode Q1 bis Q6, dass ein Drei-Phasen-Wechselstrom in der Wicklung jeder Phase des Motors für ein Antreiben des Motors fließt.
  • Der Bipolartransistor mit isolierter Gate-Elektrode Q1 und die Diode D1, die das obere Armelement für die U-Phase bilden, das in 5 gezeigt ist, sind in dem Halbleiterelement 20 eingegliedert, das in den 1 und 2 gezeigt ist. Auf ähnliche Weise sind der Bipolartransistor mit isolierter Gate-Elektrode Q2 und die Diode D2, die das untere Armelement für die U-Phase bilden, das in 5 gezeigt ist, in das Halbleiterelement 21 eingegliedert, das in den 1 und 2 gezeigt ist.
  • Der Bipolartransistor mit isolierter Gate-Elektrode Q3 und die Diode D3, die das obere Armelement für die V-Phase bilden, das in 5 gezeigt ist, und der Bipolartransistor mit isolierter Gate-Elektrode Q4 und die Diode D4, die das untere Armelement für die V-Phase bilden, das in 5 gezeigt ist, weisen im Wesentlichen die gleiche Konfiguration wie die in den 1 und 2 gezeigte Halbleitervorrichtung auf. Das heißt, die Wärme, die durch das Halbleiterelement 20, das in sich den Bipolartransistor mit isolierter Gate-Elektrode Q3 und die Diode D3 aufweist, und durch das Halbleiterelement 21 erzeugt wird, das in sich den Bipolartransistor mit isolierter Gate-Elektrode Q4 und die Diode D4 aufweist, wird durch die Kühlerplatte 60 abgestrahlt. Der Bipolartransistor mit isolierter Gate-Elektrode Q5 und die Diode D5, die das obere Armelement für die V-Phase bilden, das in 5 gezeigt wird, und der Bipolartransistor mit isolierter Gate-Elektrode Q6 und die Diode D6, die das untere Armelement für die W-Phase bilden, das in 5 gezeigt ist, weisen im Wesentlichen die gleiche Konfiguration wie die Halbleitervorrichtung auf, die in den 1 und 2 gezeigt ist. Das heißt, die Wärme, die durch das Halbleiterelement 20, das in sich den Bipolartransistor mit isolierter Gate-Elektrode Q5 und die Diode D5 aufweist, und durch das Halbleiterelement 21 erzeugt wird, das in sich den Bipolartransistor mit isolierter Gate-Elektrode Q6 und die Diode D6 aufweist, wird durch die Kühlerplatte 60 abgestrahlt.
  • Wie es in den 1 und 2 gezeigt ist, werden die gesamte Oberfläche der Schaltungsplatte B1 einschließlich der äußeren Oberflächen der Pufferschicht 50 und das Halbleiterelement 20 durch eine Harzform 70 versiegelt. Auf ähnliche Weise werden die gesamte Oberfläche der Schaltungsplatte B2 einschließlich der äußeren Oberflächen der Pufferschicht 50 und das Halbleiterelement 21 durch eine Harzform 71 versiegelt. Wie es in 2 gezeigt ist, erstrecken sich obere Enden der Elektroden 25, 26 aus den Harzformen 70, 71 bzw. sind davon freigelegt.
  • Nachstehend wird ein Verfahren zur Herstellung der Halbleitervorrichtung in einer Reihenfolge erklärt. Zuerst werden die Schaltungsplatten B1, B2 hergestellt. Wie es vorstehend beschrieben ist, umfasst die Schaltungsplatte B1 die keramische Schicht 40, die auf einer zugehörigen Oberfläche die Verdrahtungsschicht 30 und auf der anderen zugehörigen Oberfläche die Pufferschicht 50 aufweist, und die Schaltungsplatte B2 umfasst die keramische Schicht 41, die auf einer zugehörigen Oberfläche die Verdrahtungsschicht 31 und auf der anderen zugehörigen Oberfläche die Pufferschicht 51 aufweist.
  • Als Nächstes wird die Pufferschicht 51 der Schaltungsplatte B1 mit der Kühlerplatte 60 verbunden bzw. daran gebondet, wie es in den 3 und 4 gezeigt ist. Auf ähnliche Weise wird die Pufferschicht 51 der Schaltungsplatte B2 mit der oberen Oberfläche der Kühlerplatte 60 verbunden bzw. daran gebondet. Somit sind die Schaltungsplatten B1, B2 und die Kühlerplatte 60 durch Bonden integriert.
  • Dann wird das Halbleiterelement 20 an die Verdrahtungsschicht 30 der Schaltungsplatte B1 gelötet. Auf ähnliche Weise wird das Halbleiterelement 21 an die Verdrahtungsschicht 31 der Schaltungsplatte B2 gelötet. Die Elektrode 25 wird bei einem zugehörigen Ende auf die obere Oberfläche des Halbleiterelements 20 gebondet, wobei sich das andere zugehörige Ende nach oben erstreckt. Die Elektrode 26 wird bei einem zugehörigen Ende auf die obere Oberfläche der Verdrahtungsschicht 30 gebondet, wobei sich das andere zugehörige Ende nach oben erstreckt. Auf ähnliche Weise wird die Elektrode 25 bei einem zugehörigen Ende auf die obere Oberfläche des Halbleiterelements 21 gebondet, wobei das andere zugehörige Ende sich nach oben erstreckt. Die Elektrode 26 wird bei einem zugehörigen Ende auf die obere Oberfläche der Verdrahtungsschicht 31 gebondet, wobei sich das andere zugehörige Ende nach oben erstreckt.
  • Somit wird das Halbleiterelement 20 mit der Schaltungsplatte B1 verbunden bzw. daran gebondet und das Halbleiterelement 21 mit der Schaltungsplatte B2 gebondet. Dann werden die gesamte Oberfläche der Schaltungsplatte B1 einschließlich der äußeren Umfangsoberfläche der Pufferschicht 50 und das Halbleiterelement 20 durch die Harzform 70 versiegelt, wie es in den 1 und 2 gezeigt ist. Auf ähnliche Weise werden die gesamte Oberfläche der Schaltungsplatte B2 einschließlich der äußeren Umfangsoberfläche der Pufferschicht 50 und das Halbleiterelement 21 durch die Harzform 71 versiegelt. Die Versiegelung durch die Harzformen 70, 71 wird ausgeführt, wobei die oberen Enden der Elektroden 25, 26 von den Harzformen 70, 71 jeweils freigelegt sind.
  • Nachstehend wird der Betrieb der Halbleitervorrichtung 10, die durch das vorstehend beschriebene Verfahren hergestellt ist, beschrieben. Die Halbleiterelemente 20, 21, die Wärme erzeugen, die Verdrahtungsschichten 30, 31, auf die die Halbleiterelemente 20, 21 gelötet sind, die keramischen Schichten 40, 41, die die Verdrahtungsschichten 30, 31 von der Kühlerplatte 60 isolieren, die Pufferschichten 50, 51, die eine Belastung verringern, die auf die keramische Schicht 40, 41 aufgebracht wird, und die Kühlerplatte 60 sind in einem Modul integriert. Eine derartige Integration von Bauteilen von den Verdrahtungsschichten 30, 31, auf die die Halbleiterelemente 20, 21 gelötet sind, zu der Kühlerplatte 60 verbessert die Kühlung der Halbleitervorrichtung 10. Das heißt, die Anordnung, in der die Schaltungsplatten B1, B2, auf die die wärmeerzeugenden Halbleiterelemente 20, 21 gelötet sind, und die Kühlerplatte 60 integriert sind, bildet eine direkte Kühlstruktur, die die Halbleiterelemente 20, 21 auf effektive Weise kühlt.
  • Da die gesamten Oberflächen der Schaltungsplatten B1, B2 einschließlich der äußeren Umfangsoberflächen der Pufferschichten 50, 51 und die Halbleiterelemente 20, 21 durch die Harzformen 70, 71 versiegelt sind, wird die thermische Belastung, die aufgrund der Differenz in den linearen Ausdehnungskoeffizienten zwischen den keramischen Schichten 41, 41 und der Kühlerplatte 60 auftritt und an die keramischen Schichten 40, 41 aufgebracht wird, durch die Harzformen 70, 71 verringert. Das heißt, die Bereitstellung der Harzformen 70, 71 verringert die thermische Belastung, die auf die keramischen Schichten 40, 41 aufgrund der Differenz in den linearen Ausdehnungskoeffizienten zwischen den keramischen Schichten 40, 41 und der Kühlerplatte 60 aufgebracht wird. Folglich wird ein Auftreten eines Risses oder eines Bruches in den keramischen Schichten 40, 41 verhindert.
  • Die Harzformen 70, 71 sind getrennt für die jeweiligen Schaltungsplatten B1, B2 auf der Kühlerplatte 60 bereitgestellt. Die Belastung, die aufgrund irgendeiner thermischen Verformung in der Kühlerplatte 60 auftritt und auf die Harzformen 70, 71 aufgebracht wird, kann im Vergleich zu einem Fall verringert werden, bei dem die gesamte Fläche der Schaltungsplatten B1, B2 durch eine gemeinsame Harzform versiegelt wird. Spezifisch kann die Harzmenge, die für ein Formen verwendet wird, durch ein separates Formen für die jeweiligen Halbleiterelemente, die auf einer gemeinsamen Kühlerplatte, wie beispielsweise 60, angebracht sind, verringert werden. Zusätzlich wird eine Belastung, die aufgrund einer Verformung auftritt, wie beispielsweise ein Biegen der Kühlerplatte, und auf die getrennten Harzformen aufgebracht wird, im Vergleich zu einem Fall verringert, bei dem eine Vielzahl von Halbleiterelementen durch eine gemeinsame Harzform versiegelt ist.
  • Durch separates Versiegeln der Schaltungsplatte B1, B2 oder des Halbleiterelements 20, 21 durch eine Harzform vergrößert sich die Größe einer Harzform, die für jedes Halbleiterelement verwendet wird, nicht, sodass sich die Belastung, die auf jede Harzform in dem Fall einer vergrößerten Anzahl von Halbleiterelementen, die auf einem gemeinsamen Kühler angebracht sind, aufgebracht wird, nicht vergrößern wird. Zusätzlich kann die Menge des Harzes, die für ein Formen in dem Fall der vorstehend genannten vergrößerten Anzahl von Schaltungsplatten verwendet wird, die auf einem gemeinsamen Kühler angebracht sind, im Vergleich zu einem Fall, in dem die Halbleiterelemente der Schaltungsplatten alle durch eine einzelne Harzform versiegelt sind, kleiner sein.
  • Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen Ausführungsbeispiel stellt die nachstehend genannten Vorteile bereit.
    • (1) Die Halbleitervorrichtung 10 weist den Aufbau auf, bei dem die gesamten Oberflächen der Schaltungsplatten B1, B2 einschließlich der Außenumfangsoberflächen der Pufferschichten 50, 51 und die Halbleiterelemente 20, 21 durch die Harzformen 70, 71 versiegelt sind, was dabei hilft, die Belastung, die auf die keramischen Schichten 40, 41 in den Schaltungsplatten B1, B2 aufgebracht wird, zu verringern, und folglich ein Auftreten eines Risses oder eines Bruches in den keramischen Schichten 40, 41 verhindert.
    • (2) Es besteht die Befürchtung, dass in der Halbleitervorrichtung gemäß der vorstehend genannten Veröffentlichung, die die Isolationsschicht aufweist, die aus einem organischen Harz als ein Basismaterial für die Isolationsschicht hergestellt ist, die Isolationsschicht dazu tendiert, ein Kühlen zu verschlechtern und folglich eine größere Größe aufweisen muss, und ebenso, dass ein Riss in einem Teil der Verbindungsschicht bzw. Bondschicht auftreten kann, der nicht durch eine Harzform versiegelt ist, da der Schichtstoffverbund und die Halbleiterelemente mit einer Wärmesenke verbunden sind, nachdem sie durch eine Harzform versiegelt sind. In dem vorliegenden Ausführungsbeispiel stellt die Isolationsschicht, die durch die keramische Schicht bereitgestellt ist, eine bessere Kühlung im Vergleich zu einem Fall bereit, bei dem das Basismaterial der Isolationsschicht aus einem organischen Harz hergestellt ist, sodass die Größe der Halbleitervorrichtung 10 verringert werden kann, indem die Kühlfläche eines Teils, der an die Kühlerplatte 60 angebracht ist, verringert wird, wobei die Harzmenge, die für ein Formen verwendet wird, verringert werden kann.
    • (3) Das Verfahren zum Herstellen der Halbleitervorrichtung 10 umfasst die ersten und zweiten Schritte. In dem ersten Schritt wird die Schaltungsplatte B1, B2 bei den zugehörigen Pufferschichten 50, 51 auf die Kühlerplatte 60 gebondet und die Halbleiterelemente 20, 21 werden jeweils an die Verdrahtungsschichten 30, 31 der Schaltungsplatten B1, B2 gebondet. In dem zweiten Schritt werden die gesamte Oberfläche der Schaltungsplatten B1, B2 einschließlich der Außenumfangsoberfläche der Pufferschicht 50, 51 der Schaltungsplatte B1, B2 und die Halbleiterelemente 20, 21 durch die Harzformen 70, 71 jeweils versiegelt. Somit kann die Halbleitervorrichtung 10 hergestellt werden, die die Vorteile aufweist, die unter dem vorstehend genannten Abschnitt (1) beschrieben werden.
    • (4) Die Integration zwischen den Verdrahtungsschichten 30, 31, an die die Halbleiterelemente 20, 21 gelötet sind, und der Kühlerplatte 60 hilft dabei, ein Kühlen der Halbleiterelemente 20, 21 zu verbessern.
    • (5) In dem Aufbau einer Halbleitervorrichtung, in der jedes Halbleiterelement unabhängig durch eine Harzform versiegelt ist, wird die Größe der Harzform für jedes Halbleiterelement nicht vergrößert werden, wenn die Anzahl von Halbleiterelementen, die auf der Kühlerplatte angebracht sind, vergrößert wird. Der Aufbau gemäß den Ausführungsbeispielen ist ebenso dahingehend vorteilhaft, dass keine Vergrößerung in der Belastung, die auf die jeweiligen Harzformen aufgebracht wird, auftritt.
    • (6) In dem Aufbau der Halbleitervorrichtung gemäß dem Ausführungsbeispiel kann die Harzmenge, die für ein Formen verwendet wird, wenn die Anzahl der Halbleiterelemente, die auf der Kühlerplatte angebracht werden, vergrößert wird, kleiner sein als in dem Aufbau, bei dem eine Vielzahl von Halbleiterelementen auf der Kühlerplatte durch eine einzelne gemeinsame Harzform versiegelt wird. Die vorliegende Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel begrenzt, sondern kann in verschiedenerlei Weise modifiziert werden, wie es nachstehend beispielhaft beschrieben ist.
  • Wie es in 6 gezeigt ist, kann eine Kühlvorrichtung 61 eines Wasserkühlungstyps als das Kühlelement verwendet werden. Spezifisch weist die Wasserkühlvorrichtung 61 in sich einen Kanal 61A auf, durch den eine Kühlflüssigkeit zum Kühlen der Halbleiterelemente 20, 21 geleitet wird.
  • Wie es in 7 gezeigt ist, können das Halbleiterelement 20, die Schaltungsplatte B10, das Halbleiterelement 21 und die Schaltungsplatte B11 durch eine Harzform 72 auf einer Kühlerplatte 62 versiegelt sein. Das Halbleiterelement 22, die Schaltungsplatte B12, das Halbleiterelement 23 und eine Schaltungsplatte B13 können durch eine Harzform 73 auf einer Kühlerplatte 62 versiegelt sein. Somit können mehrere Sätze des Halbleiterelements und der Schaltungsplatte durch eine einzelne gemeinsame Harzform als eine Einheit versiegelt werden. Obwohl in den 1 und 2 die Halbleiterelemente 20, 21, die jeweils ein oberes Armelement und ein unteres Armelement bilden, durch getrennte Harzformen versiegelt sind, können die Halbleiterelemente 20, 21, die die oberen und unteren Armelemente bilden, durch eine einzelne Harzform 72 versiegelt sein und miteinander durch eine Elektrode 27 in der Harzform 72 verbunden sein. Auf ähnliche Weise sind die Halbleiterelemente 22, 23 durch eine einzelne Harzform 73 versiegelt und durch die Elektrode 27 in der Harzform 73 verbunden.
  • In 2 erstrecken sich die Elektroden 25, 26 nach oben und liegen jeweils von den oberen Oberflächen der Harzformen 70, 71 frei. Alternativ hierzu können sich die Elektroden 25, 26 in die horizontale Richtung erstrecken und jeweils von den seitlichen Oberflächen der Harzformen 70, 71 frei liegen.
  • Wie es in 8 gezeigt ist, kann eine Vielzahl von Umrichterschaltungen 101, 102, 103 auf einer Kühlerplatte 63 angebracht sein und individuell durch eine Harzform versiegelt sein. Das heißt, eine Vielzahl der Umrichterschaltungen 101, 102, 103, die jede eine voneinander unterschiedliche Verwendung aufweist, kann auf der Kühlerplatte 63 als ein Satz angebracht sein und individuell durch eine Harzform versiegelt sein.
  • Obwohl die Halbleitervorrichtung gemäß den Ausführungsbeispielen als ein Umrichter beschrieben worden ist, ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung bei irgendeiner anderen Vorrichtung anwendbar.
  • Eine Halbleitervorrichtung weist eine Schaltungsplatte, die eine Isolationsschicht, eine Verdrahtungsschicht, die auf einer Oberfläche der Isolationsschicht ausgebildet ist, und eine Pufferschicht umfasst, die auf der anderen Oberfläche der Isolationsschicht ausgebildet ist, ein Halbleiterelement, das an die Verdrahtungsschicht gebondet ist, ein Kühlerelement, das an die Pufferschicht der Schaltungsplatte gebondet ist, und ein Harzelement auf, um das Halbleiterelement und eine gesamte Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht in der Schaltungsplatte zu versiegeln. Ein Verfahren zum Herstellen der Halbleitervorrichtung umfasst ein Bonden der Pufferschicht der Schaltungsplatte an das Kühlerelement, ein Bonden des Halbleiterelements an die Verdrahtungsschicht der Schaltungsplatte und ein Versiegeln des Halbleiterelements und einer gesamten Oberfläche der Schaltungsplatte einschließlich einer Außenumfangsoberfläche der Pufferschicht der Schaltungsplatte mit einem Harz nach den zwei Bondschritten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012-119597 [0002]

Claims (4)

  1. Halbleitervorrichtung (10) mit: einer Schaltungsplatte (B1, B2, B10, B11, B12, B13), die eine Isolationsschicht (40, 41), eine Verdrahtungsschicht (30, 31), die auf einer Oberfläche der Isolationsschicht (40, 41) ausgebildet ist, und eine Pufferschicht (50, 51) umfasst, die auf der anderen Oberfläche der Isolationsschicht (40, 41) ausgebildet ist; einem Halbleiterelement (20, 21, 22, 23), das mit der Verdrahtungsschicht (30, 31) verbunden ist; einem Kühlerelement (60, 62, 63), das mit der Pufferschicht (50, 51) der Schaltungsplatte (B1, B2, B10, B11, B12, B13) verbunden ist; und einem Harzelement (70, 71, 72, 73), dadurch gekennzeichnet, dass das Harzelement (70, 71, 72, 73) das Halbleiterelement (20, 21, 22, 23) und eine gesamte Oberfläche der Schaltungsplatte (B1, B2, B10, B11, B12, B13) einschließlich einer Außenumfangsoberfläche der Pufferschicht (50, 51) in der Schaltungsplatte (B1, B2, B10, B11, B12, B13) versiegelt.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei die Isolationsschicht (40, 41) eine keramische Schicht (40, 41) ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung (10) mit: einem Bereitstellen eines Kühlerelements (60, 62, 63); einem Bereitstellen einer Schaltungsplatte (B1, B2, B10, B11, B12, B13), die eine Isolationsschicht (40, 41), eine Verdrahtungsschicht (30, 31), die auf einer Oberfläche der Isolationsschicht (40, 41) ausgebildet ist, und eine Pufferschicht (50, 51) umfasst, die auf der anderen Oberfläche der Isolationsschicht (40, 41) ausgebildet ist, dadurch gekennzeichnet, dass das Verfahren ein Verbinden der Pufferschicht (50, 51) der Schaltungsplatte (B1, B2, B10, B11, B12, B13) mit dem Kühlerelement (60, 62, 63), ein Verbinden des Halbleiterelements (20, 21, 22, 23) mit der Verdrahtungsschicht (30, 31) der Schaltungsplatte (B1, B2, B10, B11, B12, B13) und ein Versiegeln des Halbleiterelements (20, 21, 22, 23) und einer gesamten Oberfläche der Schaltungsplatte (B1, B2, B10, B11, B12, B13) einschließlich einer Außenumfangsoberfläche der Pufferschicht (50, 51) und der Schaltungsplatte (B1, B2, B10, B11, B12, B13) mit einem Harz nach den zwei Verbindungsschritte umfasst.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung (10) nach Anspruch 3, wobei die Isolationsschicht (40, 41) eine keramische Schicht (40, 41) ist.
DE102014223257.0A 2013-11-19 2014-11-14 Halbleitervorrichtung und verfahren zur herstellung derselben Withdrawn DE102014223257A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-238972 2013-11-19
JP2013238972A JP2015099846A (ja) 2013-11-19 2013-11-19 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102014223257A1 true DE102014223257A1 (de) 2015-05-21

Family

ID=53172471

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014223257.0A Withdrawn DE102014223257A1 (de) 2013-11-19 2014-11-14 Halbleitervorrichtung und verfahren zur herstellung derselben

Country Status (5)

Country Link
US (1) US20150137344A1 (de)
JP (1) JP2015099846A (de)
KR (1) KR20150058015A (de)
CN (1) CN104658995A (de)
DE (1) DE102014223257A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3166144B1 (de) 2014-07-03 2019-08-07 Nissan Motor Co., Ltd Halbbrückenleistungshalbleitermodul und herstellungsverfahren dafür
EP3226294B1 (de) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Halbbrückenleistungshalbleitermodul und verfahren zu dessen herstellung
KR102280477B1 (ko) 2015-10-08 2021-07-22 삼성전자주식회사 히트 싱크 및 이를 갖는 메모리 모듈
JP6505271B1 (ja) * 2018-01-30 2019-04-24 三菱電機株式会社 電力変換装置
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
CN114008771A (zh) * 2019-07-02 2022-02-01 三菱电机株式会社 功率模块及其制造方法
WO2021171425A1 (ja) * 2020-02-26 2021-09-02 三菱電機株式会社 直流電源装置、冷凍サイクル装置、空気調和機および冷蔵庫
EP4050645B1 (de) * 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Leistungshalbleiterbauelement und herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119597A (ja) 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
JP2010087367A (ja) * 2008-10-01 2010-04-15 Toyota Motor Corp 半導体装置の製造方法
JP2010098059A (ja) * 2008-10-15 2010-04-30 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、緩衝層付パワーモジュール用基板及びヒートシンク付パワーモジュール用基板の製造方法
WO2010143273A1 (ja) * 2009-06-10 2010-12-16 トヨタ自動車株式会社 半導体装置
JP5799857B2 (ja) * 2012-03-02 2015-10-28 株式会社豊田自動織機 半導体装置
JP6056162B2 (ja) * 2012-03-12 2017-01-11 三菱マテリアル株式会社 パワーモジュールの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119597A (ja) 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20150058015A (ko) 2015-05-28
CN104658995A (zh) 2015-05-27
JP2015099846A (ja) 2015-05-28
US20150137344A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
DE102014223257A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102008054306B4 (de) Herstellungsverfahren für harzabgedichtete Halbleitervorrichtung
DE60119865T2 (de) Elektrische Energie(um)wandlungsvorrichtung
DE112014006144B4 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung, Leistungshalbleitervorrichtung und Leistungswandler, der diese verwendet
DE102015219852A1 (de) Leistungsmodul mit zweiseitiger Kühlung und Verfahren zur Herstellung desselben
DE102016204884A1 (de) Halbleitermodul, Energiewandlungsvorrichtung und Verfahren zur Herstellung des Halbleitermoduls
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE112010000026T5 (de) Halbleitermodul
DE102008031491A1 (de) Kondensator mit direkter DC-Verbindung zum Substrat
DE112018006457T5 (de) Leistungswandler
DE112018004129T5 (de) Leistungsumwandlungsvorrichtung
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE112018002403T5 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102016108562A1 (de) Halbleiter-bauelement mit gestapelten anschlüssen
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112012002724T5 (de) Leiterrahmen und Leistungsmodul
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE102022101802A1 (de) Halbleitervorrichtung, halbleitermodul, fahrzeug und herstellungsverfahren einer halbleitervorrichtung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102015203849A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018216399B4 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee