DE102014119278A1 - Halbleiterbauelemente - Google Patents

Halbleiterbauelemente Download PDF

Info

Publication number
DE102014119278A1
DE102014119278A1 DE102014119278.8A DE102014119278A DE102014119278A1 DE 102014119278 A1 DE102014119278 A1 DE 102014119278A1 DE 102014119278 A DE102014119278 A DE 102014119278A DE 102014119278 A1 DE102014119278 A1 DE 102014119278A1
Authority
DE
Germany
Prior art keywords
region
doping
semiconductor substrate
semiconductor device
dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014119278.8A
Other languages
English (en)
Other versions
DE102014119278B4 (de
Inventor
Frank Pfirsch
Dorothea Werber
Carsten Schäffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/133,912 external-priority patent/US9337270B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014119278A1 publication Critical patent/DE102014119278A1/de
Application granted granted Critical
Publication of DE102014119278B4 publication Critical patent/DE102014119278B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

Ein Halbleiterbauelement umfasst eine erste Dotierungsregion, die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt. Ferner umfasst das Halbleiterbauelement eine zweite Dotierungsregion, die benachbart zu der ersten Dotierungsregion angeordnet ist. Die erste Dotierungsregion umfasst zumindest einen Abschnitt mit niedriger Dotierungsdosis, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der ersten Dotierungsregion ist weniger als drei Mal eine Durchbruchladung. Zusätzlich dazu umfasst das Halbleiterbauelement eine erste Elektrodenstruktur in Kontakt mit der ersten Dotierungsregion an der Hauptoberfläche des Halbleitersubstrats. Die Arbeitsfunktion der ersten Elektrodenstruktur an der Hauptoberfläche des Halbleitersubstrats ist größer als 4,9eV oder kleiner als 4,4eV.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele beziehen sich auf Maßnahmen zum Verringern von Schaltverlusten von Halbleiterbauelementen und insbesondere auf ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements.
  • HINTERGRUND
  • Viele Funktionen von modernen Bauelementen bei Automobil-, Verbraucher- und industriellen Anwendungen, wie z.B. Umwandeln elektrischer Energie und Treiben eines elektrischen Motors oder einer elektrischen Maschine, basieren auf Halbleiterbauelementen. Bipolartransistoren mit isoliertem Gate (IGBTs; Insulated Gate Bipolar Transistors) wurden für verschiedene Anwendungen verwendet, die Schalter in Leistungsversorgungen und Leistungswandlern umfassen, aber nicht darauf beschränkt sind. Ferner werden Rücklaufdioden oder Freilaufdioden häufig zum Beseitigen eines Rücklaufs verwendet, was die plötzliche Spannungsspitze ist, die über eine induktive Last sichtbar ist, wenn deren Versorgungsspannung plötzlich reduziert oder beseitigt wird.
  • Die Richtung des Stromflusses durch IGBTs, die als Schalter oder Motorantriebe arbeiten, kann sich in unterschiedlichen Betriebszyklen unterscheiden. In einem Vorwärtsmodus des IGBT ist die pn-Body-Diode an dem Body-Drain-Übergang des IGBTs rückwärts vorgespannt und der Widerstand des Bauelements kann durch die Spannung gesteuert werden, die an die Gate-Elektrode des IGBT angelegt ist. Ferner ist die pn-Body-Diode in einem Rückwärtsmodus vorwärts vorgespannt. Im Allgemeinen ist es erwünscht, Schaltverluste von Halbleiterbauelementen niedrig zu halten.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen eines verbesserten Konzepts für ein Halbleiterbauelement.
  • Ein solcher Bedarf kann durch den Gegenstand von einem beliebigen der Ansprüche erfüllt werden.
  • Ein Ausführungsbeispiel bezieht sich auf ein Halbleiterbauelement, das eine erste Dotierungsregion aufweist, die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt. Die erste Dotierungsregion weist einen ersten Leitfähigkeitstyp auf. Ferner weist das Halbleiterbauelement eine zweite Dotierungsregion auf, die benachbart zu der ersten Dotierungsregion angeordnet ist. Die zweite Dotierungsregion weist einen zweiten Leitfähigkeitstyp auf. Die erste Dotierungsregion weist zumindest einen Abschnitt mit niedriger Dotierungsdosis auf, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der ersten Dotierungsregion ist niedriger als drei Mal eine Durchbruchladung. Zusätzlich dazu weist das Halbleiterbauelement eine erste Elektrodenstruktur in Kontakt mit der ersten Dotierungsregion an der Hauptoberfläche des Halbleitersubstrats auf. Die Arbeitsfunktion der ersten Elektrodenstruktur an der Hauptoberfläche des Halbleitersubstrats ist größer als 4.9 eV oder kleiner als 4.4 eV. Ferner weist das Halbleiterbauelement eine zweite Elektrodenstruktur in Kontakt mit der zweiten Dotierungsregion auf.
  • Ein Ausführungsbeispiel bezieht sich auf ein Halbleiterbauelement, das zumindest eine Feldeffekttransistorstruktur aufweist, die auf einem Halbleitersubstrat gebildet ist. Die Feldeffekttransistorstruktur weist eine Drift-Region, eine Body-Region (bzw. Bulk-Region, Körper-Region), eine Source-Region und ein Gate auf. Die Source-Region und die Drift-Region weisen zumindest hauptsächlich eine Dotierung eines ersten Leitfähigkeitstyps auf, wohingegen die Body-Region zumindest hauptsächlich einen zweiten Leitfähigkeitstyp aufweist. Die Body-Region weist zumindest einen Abschnitt mit niedriger Dotierungsdosis auf, der sich von der Drift-Region zu zumindest entweder der Source-Region oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis kleiner als drei Mal die angelegte Durchbruchsladung ist.
  • Bei einigen Ausführungsbeispielen weist ein Halbleiterbauelement zumindest eine Feldeffekttransistorstruktur auf, die auf einem Halbleitersubstrat gebildet ist, das eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region und zumindest ein Gate umfasst. Die Source-Region und die Drift-Region weisen zumindest hauptsächlich einen ersten Leitfähigkeitstyp auf und die Body-Region weist zumindest hauptsächlich einen zweiten Leitfähigkeitstyp auf. Ferner umfasst das Halbleiterbauelement zumindest einen Zwischenzellenbereich des zweiten Leitfähigkeitstyps und zumindest eine Dioden-Region des zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der Drift-Region bildet, die von der Body-Region getrennt ist. Das Halbleiterbauelement weist einen Gate-Graben auf, der vertikal von der Hauptoberfläche zu der Drift-Region reicht und die zumindest eine Feldeffekttransistorstruktur von dem zumindest einen Zwischenzellenbereich trennt. Ferner ist zumindest ein Gate der zumindest einen Feldeffekttransistorstruktur innerhalb des Gate-Grabens angeordnet. Der Gate-Bereich ist von der Body-Region, der Source-Region und der Drift-Region der zumindest einen Feldeffekttransistorstruktur isoliert. Ferner weist das Halbleiterbauelement einen Dioden-Graben auf, der einen gefüllten Bereich enthält, der durch elektrische leitfähiges Material gefüllt ist, das schwebend ist, elektrisch verbindbar mit einem Gate-Potential oder einem vordefinierten Potential oder verbunden mit einem Gate-Potential oder einem vordefinierten Potential. Der Dioden-Graben reicht vertikal von der Hauptoberfläche zu der Drift-Region und trennt den Zwischenzellenbereich von der Dioden-Region. Der gefüllte Bereich ist von der Body-Region, der Source-Region und der Drift-Region der Feldeffekttransistorstruktur durch eine Isolationsschicht isoliert. Ferner kann sich eine Dicke der Isolationsschicht des Gate-Bereichs innerhalb des Gate-Grabens von einer Dicke einer Isolationsschicht des gefüllten Bereichs innerhalb des Dioden-Grabens unterscheiden.
  • Bei einigen Ausführungsbeispielen umfasst ein Halbleiterbauelement zumindest eine Feldeffekttransistorstruktur, die auf einem Halbleitersubstrat gebildet ist. Die zumindest eine Feldeffekttransistorstruktur umfasst eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region und zumindest ein Gate, wobei die Source-Region und die Drift-Region zumindest hauptsächlich einen ersten Leitfähigkeitstyp umfassen. Die Body-Region umfasst zumindest hauptsächlich einen zweiten Leitfähigkeitstyp. Der Halbleiter umfasst ferner eine Dioden-Region des zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der Drift-Region getrennt von der Bodyregion bildet. Die Dioden-Region weist zumindest einen Abschnitt mit niedriger Dotierungsdosis auf, der sich von einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Driftregion erstreckt. Ferner ist eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis kleiner als drei Mal eine Durchbruchsladung.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen:
  • 1a, 1b schematische Querschnitte von Halbleiterbauelementen zeigen;
  • 1c schematisch einen vertikalen Querschnitt eines vertikalen Halbleiterbauelements gemäß einem oder mehreren Ausführungsbeispielen darstellt, insbesondere eines Graben-RC-IGBT, der separate Transistor- und Dioden-Zellen enthält;
  • 2 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements, insbesondere eines Graben-RC-IGBT, der separate Transistor- und Dioden-Zellen enthält und Definitionen von unterschiedlichen Dotierungsdosen in unterschiedlichen Abschnitten darstellt;
  • 3 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements, insbesondere eines planaren RC-IGBT, der separate Transistor- und Dioden-Zellen enthält und Definitionen von unterschiedlichen Dotierungsdosen in unterschiedlichen Abschnitten darstellt;
  • 4 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements, insbesondere eines Graben-RC-IGBT, der einen flachen oder weniger dotierten pn-Übergang unter dem Kontaktgraben enthält, darstellt;
  • 5 schematische einen vertikalen Querschnitt eines weiteren Halbleiterbauelements, insbesondere eines Graben-RC-IGBT, der separate Transistor- und Dioden-Zellen enthält, die einen Kontaktgraben umfassen und Definitionen von unterschiedlichen Dotierungsdosen in unterschiedlichen Abschnitten darstellt;
  • 6 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements, insbesondere eines Graben-RC-IGBT, der separate Transistor- und Dioden-Zellen enthält, die einen Kontaktgraben aufweisen, der unter eine Anti-Latch-Up-Region reicht, und Definitionen unterschiedlicher Dotierungsdosen in unterschiedlichen Abschnitten darstellt;
  • 7 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines planaren RC-IGBT, der separate Transistor- und Dioden-Zellen und Definitionen von unterschiedlichen Dotierungsdosen in unterschiedlichen Abschnitten, die einen Kontaktgraben aufweisen, der unter die Anti-Latch-Up-Region reicht, enthält;
  • 8 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines Graben-RC-IGBT, der einen Zwischenzellenbereich enthält;
  • 9 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines Graben-RC-IGBT, der Isolationsschichten mit unterschiedlichen Dicken enthält;
  • 10 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines Graben-RC-IGBT, der einen Zwischenzellenbereich mit Abstandhaltergraben enthält, die darin vorliegen, mit unterschiedlichen Isolationsdicken;
  • 11 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines Graben-RC-IGBT, der eine dickere Isolation außerhalb der Kanalregion der IGBT-Zelle enthält;
  • 12 schematisch einen vertikalen Querschnitt eines weiteren Halbleiterbauelements darstellt, insbesondere eines Graben-RC-IGBT, der eine dickere Isolation außerhalb der Kanalregion der IGBT-Zelle enthält, die einen weiteren Zwischenzellenbereich aufweist.
  • 13 eine schematische Darstellung eines Halbleiterbauelements zeigt;
  • 14 eine schematische Darstellung eines Halbleiterbauelements mit Gräben zeigt;
  • 15 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
  • 16 eine Bandstruktur eines Metall-Halbleiter-Übergangs zeigt;
  • 17 Schottky-Barrieren für Elektronen und Löcher in Silizium für unterschiedliche Silizide zeigt;
  • 18 einen Leckstrom eines Halbleiterbauelements zeigt; und
  • 19 ein Ladungsträgerprofil einer Freilaufdiode zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene Beispiele werden nun ausführlicher bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
  • Während dementsprechend verschiedene Abänderungen und alternative Formen von weiteren Beispielen möglich sind, werden die erläuternden Beispiele in den Figuren hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Beispiele alle in den Rahmen der Offenbarung fallenden Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier angewandte Terminologie bezweckt nur das Beschreiben erläuternder Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z.B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, und nicht in einem idealisierten oder übermäßig formalen Sinn ausgelegt werden, sofern sie nicht ausdrücklich so definiert sind.
  • Richtungsterminologie, wie z.B. „oben“, „unten“, „vorne“, „hinten“, „vorder“, „hinter“, etc. wird Bezug nehmend auf die Ausrichtung der Figur(en) verwendet, die beschrieben werden. Da Komponenten von Ausführungsbeispielen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keiner Weise einschränkend. Es wird darauf hingewiesen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen durchgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Die nachfolgende, detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinn betrachtet werden, und der Schutzbereich der vorliegenden Offenbarung ist durch die angehängten Ansprüche definiert.
  • Es wird nun detailliert Bezug auf verschiedene Ausführungsbeispiele genommen, wobei ein oder mehrere Beispiele derselben in den Figuren dargestellt sind. Jedes Beispiel wird durch eine Erklärung gegeben und soll nicht als eine Einschränkung der Offenbarung gedacht sein. Z.B. können Merkmale, die als Teil eines Ausführungsbeispiels dargestellt oder beschrieben sind, an oder in Verbindung mit anderen Ausführungsbeispielen verwendet werden, um ein weiteres Ausführungsbeispiel zu ergeben. Es ist beabsichtigt, dass die vorliegende Offenbarung solche Modifikationen und Variationen umfasst. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht gedacht sein soll, den Schutzbereich der beiliegenden Ansprüche einzuschränken.
  • Die Zeichnungen sind nicht maßstabsgetreu und ausschließlich zu darstellenden Zwecken. Der Klarheit halber wurden dieselben Elemente oder Herstellungsschritte durch dieselben Bezugszeichen in den unterschiedlichen Zeichnungen bezeichnet, falls nicht anderweitig angegeben.
  • Der Ausdruck „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptoberfläche eines Halbleitersubstrats oder Körpers (Body) bezeichnen. Dies kann z.B. die Oberfläche eines Wafers oder Chips sein.
  • Der Ausdruck „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d.h. parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder Körpers.
  • Bei dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen gebildet sein, sodass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner stellen einige Figuren relative Dotierungskonzentrationen dar, dadurch, dass „–“ oder „+“ neben dem Dotierungstyp angezeigt ist. Z.B. bezeichnet „n–“ eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration einer „n“-Dotierungsregion, während eine „n+“-Dotierungsregion eine größere Dotierungskonzentration aufweist als die „n“-Dotierungsregion. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben, relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, außer dies ist anderweitig angegeben.
  • Z.B. können zwei unterschiedliche n+-Dotierungsregionen unterschiedliche, absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt z.B. für eine n+-Dotierung und eine p+-Dotierungsregion.
  • Spezifische Ausführungsbeispiele, die in dieser Beschreibung beschrieben sind, beziehen sich, ohne darauf beschränkt zu sein, auf monolithisch integrierte Halbleiterbauelemente mit einer rückwärts leitenden IGBT-Struktur, insbesondere auf Leistungshalbleiterbauelemente, wie z.B. rückwärts leitende Leistungs-IGBTs oder eine MOSFET-Struktur (Metalloxidhalbleiterfeldeffekttransistor).
  • In dem Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in Kontakt“, „in ohmscher Verbindung“, und „elektrisch verbunden“ beschreiben, dass eine ohmsche, elektrische Verbindung oder ein ohmscher Strom-Weg zwischen zwei Bereichen, Regionen, Abschnitten oder Teilen eines Halbleiterbauelements oder zwischen unterschiedlichen Anschlüssen von einem oder mehreren Bauelementen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil eines Halbleiterbauelements vorliegt.
  • Der rückwärts leitende Operationsmodus (Dioden-Modus) von RC-IGBTs kann optimiert werden durch Senken der Akkumulationsladung, die hauptsächlich verantwortlich für Schaltverluste ist, wenn die Diode kommutiert.
  • 1a und 1b zeigen schematische Querschnitte von Teilen von Halbleiterbauelementen 1000, 1050 gemäß einem Ausführungsbeispiel. Ein Halbleiterbauelement 1000, 1050 weist zumindest eine Feldeffekttransistorstruktur auf, die auf einem Halbleitersubstrat gebildet ist, das eine Drift-Region 1010, zumindest eine Body-Region 1020, zumindest eine Source-Region 1030 und zumindest ein Gate 1040 umfasst. Die Source-Region 1030 und die Drift-Region 1010 weisen zumindest hauptsächlich einen ersten Leitfähigkeitstyp auf (n-Dotierung oder p-Dotierung) und die Body-Region 1020 weist zumindest hauptsächlich einen zweiten Leitfähigkeitstyp auf (p-Dotierung oder n-Dotierung). Ferner weist die Body-Region 1020 zumindest einen Abschnitt 1022 mit niedriger Dotierungsdosis auf, der sich von der Drift-Region zumindest entweder zu der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region 1020 an einer Hauptoberfläche des Halbleitersubstrats erstreckt. Anders ausgedrückt weist die Body-Region 1020 zumindest einen Abschnitt 1022 mit niedriger Dotierungsdosis auf, der sich von der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche 1002 des Halbleitersubstrats zu der Drift-Region 1010 erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts 1022 mit niedriger Dotierungsdosis ist niedriger als drei Mal eine Durchbruchsladung.
  • Durch Implementieren einer niedrigen Dotierungsdosis innerhalb von zumindest einem Teil der Body-Region 120, der sich von der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche 1002 zu der Drift-Region 1010 erstreckt, kann die Emitter-Effizienz (bei Betrieb in einem Dioden-Modus) der Body-Region 1020 hin zu der Drift-Region 1010 verringert werden. Ferner kann eine Rückwärstwiederherstellungsladung niedrig gehalten werden und Schaltverluste können reduziert werden.
  • Das Halbleitersubstrat des Halbleiterbauelements kann z.B. ein auf Silizium basierendes Halbleitersubstrat, ein auf Siliziumcarbid basierendes Halbleitersubstrat, ein auf Galliumarsenid basierendes Halbleitersubstrat oder ein auf Galliumnitrid basierendes Halbleitersubstrat sein.
  • Eine Dotierungsregion des ersten Leitfähigkeitstyps kann eine p-Dotierung (z.B. verursacht durch Einlagern von Aluminium-Ionen oder Bor-Ionen) oder eine n-Dotierung (z.B. verursacht durch Einlagern von Stickstoff-Ionen, Phosphor-Ionen oder Arsen-Ionen) haben. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-Dotierung oder p-Dotierung an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine n-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine p-Dotierung anzeigen oder umgekehrt.
  • Die Dotierungsregion kann hauptsächlich einen spezifischen Leitfähigkeitstyp aufweisen, wenn der Teil der Halbleiterstruktur, der durch die Dotierungsregion belegt ist, eine Dotierung des spezifischen Leitfähigkeitstyps über mehr als 50% (oder mehr als 70% oder mehr als 90%) des Volumens aufweist, während eingeschlossene Teilbereiche z.B. vom anderen Leitfähigkeitstyp sind.
  • Die Body-Region weist zumindest einen Abschnitt 1022 mit niedriger Dotierungsdosis auf (der sich z.B. über einen Teil der Body-Region oder durch die gesamte Body-Region erstreckt), der sich von der Source-Region 1030 (z.B. ein pn-Übergang zwischen der Body-Region und der Source-Region) oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Drift-Region 1010 erstreckt (z.B. ein pn-Übergang zwischen der Body-Region und der Drift-Region).
  • Eine Hauptoberfläche des Halbleiterbauelements kann eine Halbleiteroberfläche des Bauelements hin zu Metallschichten, Isolationsschichten oder Passivierungsschichten auf der Halbleiteroberfläche sein. Im Vergleich zu einem im Wesentlichen vertikalen Rand (der z.B. aus dem Trennen der Halbleiterchips von anderen resultiert) der Halbleiterstruktur kann die Hauptoberfläche der Halbleiterstruktur eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die Hauptoberfläche der Halbleiterstruktur kann eine im Wesentlichen planare Ebene sein (z.B. unter Vernachlässigung von Unebenheiten der Halbleiterstruktur aufgrund des Herstellungsprozesses). Anders ausgedrückt kann die Hauptoberfläche des Halbleiterbauelements die Schnittstelle zwischen dem Halbleitermaterial und einer Isolationsschicht, Metallschicht oder Passivierungsschicht auf dem Halbleitersubstrat sein.
  • Die Dotierungsdosis innerhalb des Abschnitts 1022 mit niedriger Dotierungsdosis ist niedriger als drei Mal eine Durchbruchsladung. Die Dotierungsdosis innerhalb des Abschnitts 1022 mit niedriger Dotierungsdosis kann gleich einem Integral oder einer Summe über eine Netto-Dotierungskonzentration (Akzeptoren minus Donatoren oder umgekehrt) entlang einem Weg sein, der charakteristisch für den Abschnitt 1022 mit niedriger Dotierungsdosis ist, der sich von der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Drift-Region 1010 erstreckt. Der charakteristische Weg kann ein Weg zwischen der Source Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats und der Drift-Region 1010 sein, die die niedrigste Dotierungsdosis aufweist.
  • Z.B. kann der charakteristische Weg gleich einer kürzesten Distanz zwischen der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats und der Drift-Region 1010 sein, wenn die gesamte Body-Region eine homogene Dotierungskonzentration aufweist. Es kann mehr als ein Weg vorhanden sein, der sich von der Source-Region 1030 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Drift-Region 1010 erstreckt, die eine Dotierungsdosis niedriger als drei Mal eine Durchbruchsladung aufweist. Das Volumen der Body-Region 1020, die Wege mit einer Dotierungsdosis niedriger als drei Mal einer Durchbruchsladung aufweist, kann der Abschnitt 1022 mit niedriger Dotierungsdosis sein.
  • Der Abschnitt 1022 mit niedriger Dotierungsdosis oder ein charakteristischer Weg des Abschnitts 1022 mit niedriger Dotierungsdosis kann vertikal von der Source-Region 1030 oder der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche zu der Drift-Region 1010 reichen (z.B. für eine Graben-Feldeffekttransistorstruktur). Jedoch können auch andere Richtungen für einen charakteristischen Weg des Abschnitts 1022 mit niedriger Dotierungsdosis möglich sein (z.B. für eine planare Feldeffekttransistorstruktur mit einer lateral kürzeren Distanz zwischen Drift-Region und Source-Region als vertikal).
  • Die Durchbruchsladung kann eine Durchbruchsladung des Halbleitermaterials des Halbleitersubstrats sein. Anders ausgedrückt kann die Größe der Durchbruchsladung von dem verwendeten Halbleitermaterial abhängen. Z.B. kann die Durchbruchsladung von Silizium 1.3 E12/cm2 sein. Folglich kann eine Dotierungsdosis innerhalb des Abschnitts niedriger Dotierung weniger als 3.9 E12 Dotierungsatome/cm2 sein.
  • Die Reduktion der effektiven p-Dosis in den IGBT- oder Dioden-Zellen kann aufgrund des elektrischen Feldes begrenzt sein, das an dem pn-Übergang in dem Blockiermodus aufgebaut werden kann und muss die Source-Region oder den Emitter-Kontakt nicht erreichen. Eine bestimmte Dotierungsdosis wird benötigt, um das elektrische Feld innerhalb der Body-Region zu absorbieren. Eine Schätzung er notwendigen Dosis ist der Wert von εε0Emax/q, wobei Emax das maximal erwartete elektrische Feld während der Operation ist, εε0 die Permeabilität ist und q die Elementarladung ist. Unter Verwendung der Durchbruchsfeldstärke bei Silizium von ungefähr 2·105V/cm für Emax ist das Ergebnis für diese sogenannte Durchbruchsladung (was eine Dotierstoffdosis darstellt) in Silizium ungefähr 1,3·1012/cm2. Um genauer zu sein, soll dieser Wert als Durchbruchsladung verwendet werden, wenn das Halbleitermaterial Silizium ist. Für andere Halbleitermaterialien soll der Wert εε0EBD/q verwendet werden, wobei EBD die Durchbruchsfeldstärke für das entsprechende Halbleitermaterial ist.
  • Die Dotierungsdosis entlang eines vertikalen Wegs durch die Body-Region 1020 kann gleich oder kleiner sein als eine Anzahl von Dotierstoffen pro Bereich, die während der Implantation der Body-Region 1020 implantiert werden.
  • Z.B. kann anders ausgedrückt ein Halbleiterbauelement 1000, 1050 zumindest eine Feldeffekttransistorstruktur enthalten, die eine Drift-Region eines ersten Leitfähigkeitstyps, zumindest eine Source-Region des ersten Leitfähigkeitstyps, eine Body-Region eines zweiten Leitfähigkeitstyps, die die Drift-Region und die zumindest eine Source-Region trennt, einen ersten pn-Übergang mit der Drift-Region bildet und einen zweiten pn-Übergang mit der zumindest einen Source-Region bildet, zumindest eine Gate-Elektrode und eine Emitter-Elektrode in elektrischem Kontakt mit der zumindest einen Source-Region umfasst, und die eine erste, elektrische Kontaktschnittstelle mit der Body-Region bildet, wobei der zweite pn-Übergang und die erste, elektrische Kontaktschnittstelle eine erste Grenze bilden. Das Minimum einer Dotierungsdosis innerhalb der Body-Region zwischen der ersten Grenze und dem ersten pn-Übergang ist kleiner als drei Mal eine Durchbruchsladung des ersten pn-Übergangs.
  • Die Body-Region 1020 kann eine lateral homogene Dotierungskonzentration aufweisen. Eine Halbleiterregion kann eine lateral homogene Dotierungskonzentration aufweisen, wenn eine Dotierungskonzentration weniger als 10% (oder weniger als 20% oder weniger als 5%) Abweichung in der lateralen/horizontalen Richtung aufweist.
  • Abhängig von den Implantationsenergien und/oder Ausheilbedingungen, die zum Bilden der Body-Region 1020 verwendet werden, kann die Body-Region 1020 auch eine vertikal homogene Dotierungskonzentration aufweisen (z.B. Dotierungskonzentration weist weniger als 10% Abweichung in der vertikalen Richtung auf). Alternativ kann die Dotierungskonzentration innerhalb der Body-Region 1020 vertikal variieren.
  • 1b zeigt ein Beispiel für ein Halbleiterbauelement 1000 mit einer Graben-Feldeffekttransistorstruktur, die ein Gate aufweist, das innerhalb eines Grabens angeordnet ist, und 1a zeigt ein Beispiel für ein Halbleiterbauelement 1000 mit einer planaren Feldeffekttransistorstruktur, die ein Gate aufweist, das entlang der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • Die nachfolgenden Ausführungsbeispiele beziehen sich auf IGBT-Strukturen, obwohl das beschriebene Konzept auch durch andere Feldeffekttransistorstrukturen implementiert werden kann (z.B. MOSFET).
  • Die Struktur eines Graben-IGBT ist detailliert durch 1c beschrieben, die ein Ausführungsbeispiel eines Halbleiterbauelements 100 in einem Abschnitt eines vertikalen Querschnitts schematisch zeigt. Das Halbleiterbauelement 100 umfasst ein Halbleitersubstrat 40 mit einer ersten oder horizontalen Hauptoberfläche 15 und einer zweiten Oberfläche oder Rückoberfläche 16, die gegenüberliegend zu der ersten Oberfläche 15 angeordnet ist. Die normale Richtung der ersten oder Haupt-Oberfläche 15 ist im Wesentlichen parallel zu der vertikalen Richtung. Das Halbleitersubstrat 40 kann ein einzelnes Einkristallin-Bulk-Material sein. Das Halbleitersubstrat 40 kann ferner ein monokristallines Bulk-Material 30 und zumindest eine Epitaxial-Schicht 50 umfassen, die darauf gebildet ist. Das Verwenden von Epitaxial-Schichten 50 stellt mehr Freiheit beim Zuschneiden der Hintergrunddotierung des Materials bereit, da die Dotierungskonzentration während der Aufbringung der Epitaxial-Schicht oder der Epitaxial-Schichten eingestellt werden kann.
  • Nachfolgend werden Ausführungsbeispiele, die sich auf Halbleiterbauelemente beziehen, hauptsächlich bezugnehmend auf Silizium-(Si)-Halbleiterbauelemente erklärt. Dementsprechend ist eine monokristalline Halbleiter-Region, ein -Bereich oder eine -Schicht z.B. eine monokristalline Si-Region oder eine Si-Schicht. Es sollte jedoch darauf hingewiesen werden, dass das Halbleitersubstrat 40 aus jeglichem Halbleitermaterial hergestellt sein kann, das geeignet zum Herstellen eines Halbleiterbauelements ist. Beispiele solcher Materialien umfassen, sind aber nicht beschränkt auf, elementare Halbleitermaterialien wie zum Beispiel Silizium (Si) oder Germanium (Ge), Verbundhalbleitermaterialien der Gruppe IV, wie zum Beispiel Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indium-Gallium-Phosphid (InGaPa), Aluminium-Gallium-Nitrid (AlGaN), oder Aluminium-Indium-Nitrid (AlInN), Indium-Gallium-Nitrid (InGaN), Aluminium-Gallium-Indium-Nitrid (AlGaInN), oder Indium-Gallium-Arsenid-Phosphid (InGaAsP), und binäre oder ternäre II-VI Halbleitermaterialien, wie zum Beispiel Kadmiumtellurid (CdTe) und Quecksilber-Kadmium-Tellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, sind aber nicht beschränkt auf Aluminium-Gallium-Nitrid(AlGaN)-Aluminium-Gallium-Indium-Nitrid (AlGaInN), Indium-Gallium-Nitrid(InGaN)-Aluminium-Gallium-Indium-Nitrid (AlGaInN), Indium-Gallium-Nitrid(InGaN)-Galliumnitrid (GaN), Aluminium-Gallium-Nitrid(AlGaN)-Galliumnitrid (GaN), Indium-Gallium-Nitrid(InGaN)-Aluminium-Gallium-Nitrid (AlGaN), Silizium-Siliziumkarbid (SixC1_x) und Silizium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaAs- und GaN-Materialien verwendet. Wenn das Halbleitersubstrat ein Bandabstandsmaterial aufweist, wie z.B. SiC oder GaN, das eine hohe Durchschlagspannung bzw. eine kritische Lawinen-Feldstärke aufweist, kann die Dotierung der entsprechenden Halbleiterregionen höher gewählt werden, was die Schaltrobustheit des Bauelements verbessern kann.
  • Einige Halbleiterbauelemente, wie z.B. IGBTs (Bipolartransistoren mit isoliertem Gate; Insulated Gate Bipolar Transistors) weisen ein Halbleitersubstrat 40 auf, das eine n-Typ-Basisbereich/Region oder eine Drift-Region 1 umfasst, die zwischen der Rückoberfläche 16 und der Hauptoberfläche 15 angeordnet ist. Sie haben mit z.B. MOSFETs (Metalloxidfeldeffekttransistoren) eine erste Elektrode 10, die auf der Hauptoberfläche 15 angeordnet ist, und eine zweite Elektrode 11, die auf der Rückoberfläche 16 angeordnet ist gemeinsam. Ein erster vertikaler Graben 20, ein zweiter vertikaler Graben 21 und ein dritter vertikaler Graben 22 erstrecken sich von der Hauptoberfläche 15 teilweise in die Drift-Region 1. Jeder vertikale Graben 20, 21, 22 umfasst eine entsprechende Gate-Elektrode 12, die durch eine entsprechende dielektrische Gate-Region 8 von dem Halbleitersubstrat 40 und durch einen Isolierstopfen 7 von der ersten Elektrode 11 isoliert ist.
  • Eine p-Typ-Body-Region 2 erstreckt sich zwischen dem ersten vertikalen Graben 20 und dem zweiten vertikalen Graben 21, d.h. zwischen den dielektrischen Gate-Regionen 8 der vertikalen Gräben 20, 21. Die Body-Region 2 bildet einen ersten pn-Übergang 9 mit der Drift-Region 1. Zwei n+-Typ-Source-Regionen 3 in (z.B. ohmschen) Kontakt mit der ersten Elektrode 10 sind zwischen dem ersten vertikalen Graben 20 und dem zweiten vertikalen Graben 21 angeordnet. Jede der zwei Source-Regionen 3 grenzt entweder an den ersten vertikalen Graben 20 oder den zweiten vertikalen Graben 21 an.
  • Eine p+-Typ-Anti-Latch-Up-Region 4 in ohmschem Kontakt mit der ersten Elektrode 10 kann zwischen dem ersten, vertikalen Graben 20 und dem zweiten, vertikalen Graben 21 angeordnet sein. Die Anti-Latch-Up-Region 4 kann einen niedrigen ohmschen Kontakt zwischen der ersten Elektrode 10 und der Body-Region 2 bereitstellen. Bei dem in 1c dargestellten, exemplarischen Ausführungsbeispiel grenzt die Anti-Latch-Up-Region 4 an die zwei Source-Regionen 3 an.
  • Ein weiterer pn-Übergang 19 ist vertikal unter dem ersten pn-Übergang 9 angeordnet und zwischen der Drift-Region 1 und einer Rückseiten-p-Emitter-Region 6 vom p– oder p+-Typ in ohmschem Kontakt mit der zweiten Elektrode 11 gebildet. Dementsprechend bildet die Source-Region 3 mit der Body-Region 2, der Drift-Region 1 und der Rückseiten-p-Emitter-Region 6 eine parasitäre Thyristor-Struktur zwischen der ersten und zweiten Elektrode 10, 11 und zwischen den Elektroden 12 mit isoliertem Gate in dem ersten, vertikalen Graben bzw. dem zweiten, vertikalen Graben 21. Die Elektroden 12 mit isoliertem Gate erstrecken sich vertikal von der Hauptoberfläche 15 unter dem ersten pn-Übergang 9. Dementsprechend kann eine n-Typ-Kanal-Region in der Body-Region 2 entlang der entsprechenden isolierenden Region 8 zwischen der Source-Region 3 und der Drift-Region 1 durch entsprechendes Vorspannen der Gate-Elektrode 12 relativ zu der ersten Elektrode 10 gebildet werden. Anders ausgedrückt umfasst das Halbleiterbauelement 100 eine IGBT-Zelle 110 mit einer Anti-Latch-Up-Region 4 und kann somit als ein IGBT betrieben werden.
  • Dementsprechend kann die erste Elektrode 10 eine Emitter-Elektrode 10 bilden und die zweite Elektrode 11 kann eine Kollektorelektrode 11 bilden.
  • In einem Vorwärtsleitmodus des Halbleiterbauelements 100 überschreitet die Gate-Spannung VG, die an die Gate-Elektroden 12 angelegt ist, die Emitter-Spannung VE, die an die erste Elektrode 10 angelegt ist derart, dass Kanal-Regionen in der Body-Region 2 jeder IGBT-Zelle 110 gebildet werden und die Kollektor-Spannung VC, die an die zweite Elektrode 11 angelegt ist, z.B. höher ist als die Emitter-Spannung VE.
  • Während dem Vorwärtsleitmodus werden Löcher in die Drift-Region 1 von den Rückseiten-p-Emitter-Regionen 6 injiziert, die auch Kollektor-Regionen 6 genannt werden. Ein Teil der injizierten Löcher rekombiniert sich in der Drift-Region 1 mit Elektronen aus den Kanal-Regionen. Ein anderer Teil der injizierten Löcher fließt über die ersten pn-Übergänge 9 und somit wird ein Spannungsabfall in den Body-Regionen 2 gebildet.
  • Dieser Spannungsabfall neigt bei einer IGBT-Zellen-Struktur ohne Anti-Latch-Up-Region dazu, die pn-Übergänge vorwärts vorzuspannen, die zwischen den Source-Regionen und der Body-Region gebildet sind. Bei einem ausreichend großen Spannungsabfall werden Elektronen aus den Source-Regionen in die Body-Region injiziert. Dementsprechend kann ein parasitärer npn-Transistor, gebildet durch die Source-Region, die Body-Region und die Drift-Region, sowie ein pnp-Transistor, gebildet durch die Body-Region, die Drift-Region und die Kollektor-Region, eingeschaltet werden. Bei einem solchen Ereignis erzeugt der Thyristor, der durch den parasitären npn-Transistor und den pnp-Transistor gebildet ist, eine Latch-Up. Die IGBT-Zellenstruktur befindet sich nun in einem Latch-Up-Zustand. Während dem Latch-Up haben die Gate-Elektroden keine Kontrolle über den Strom zwischen der Source-Region und der Kollektor-Region. Daher kann das Bauelement nicht ausgeschaltet werden und kann zerstört werden.
  • Ein Latch-Up der zwei IGBT-Zellen 110, dargestellt in 1c, kann durch entsprechende Anti-Latch-Up-Regionen 4 vermieden werden, die eine maximale Dotierungskonzentration aufweisen, die höher ist als eine maximale Dotierungskonzentration der angrenzenden Body-Region 2, und sich vertikal tiefer, z.B. um einen Faktor von 1,5 oder mehr, in die angrenzende Body-Region 2 erstrecken als die Source-Regionen 3. Dadurch kann die Nicht-Latch-Up-Operation von IGBT-Zellen 110 über den gesamten Operationsbereich des Halbleiterbauelements 100 bereitgestellt werden. Z.B. ist die maximale Dotierungskonzentration der Anti-Latch-Up-Regionen 4 zumindest zehn Mal höher als die maximale Dotierungskonzentration der angrenzenden Body-Region 2.
  • Ferner kann die zweite Elektrode 11 in ohmschem Kontakt mit der Drift-Region 1 über einen n-Typ-Kontaktbereich oder eine Rückseiten-n-Emitter-Region 5 sein, die zwischen der zweiten Elektrode 11 und der Drift-Region 1 angeordnet ist und kann eine maximale Dotierungskonzentration aufweisen, die höher ist als eine maximale Dotierungskonzentration der Drift-Region 1. Dementsprechend kann ein Strom auch in einem Rückwärtsmodus, in dem die Kollektor-Spannung VC niedriger ist als die Emitter-Spannung VE, zwischen der ersten und zweiten Elektrode 10, 11 und über den vorwärts vorgespannten, ersten pn-Übergang 9 fließen. Anders ausgedrückt weist das Halbleiterbauelement 100 eine erste, integrierte Freilaufdiode auf, deren Strom-Weg über die Body-Diode läuft, die zwischen der Body-Region 2 und der Drift-Region 1 gebildet ist, und kann somit als ein rückwärts leitendes Halbleiterbauelement 100 betrieben werden.
  • Gemäß einem Ausführungsbeispiel erstreckt sich eine p-Typ-Dioden-Region mit einer Dioden-Region 2a (z.B. Anoden-Region) zwischen dem zweiten, vertikalen Graben 21 und dem dritten, vertikalen Graben 22 und bildet einen zweiten pn-Übergang 9a ausschließlich mit der Drift-Region 1. Anders ausgedrückt sind in dem gezeigten, vertikalen Querschnitt keine Source-Regionen 3 in der Dioden-Region 2a gebildet, d.h. zwischen dem zweiten, vertikalen Graben 21 und dem dritten, vertikalen Graben 22. Z.B. ist in dem gezeigten, vertikalen Querschnitt keine Anti-Latch-Up-Region zwischen dem zweiten, vertikalen Graben 21 und dem dritten, vertikalen Graben 22 gebildet.
  • Das Halbleiterbauelement 100 kann eine IGBT-Zelle 110 und eine Dioden-Zelle 120 mit einer Dioden-Region 2a umfassen, die einen zweiten pn-Übergang 9a mit der Drift-Region 1 bildet. Dementsprechend umfasst das Halbleiterbauelement 100 ferner eine zusätzliche, integrierte Freilaufdiode 14, die parallel zu der ersten, integrierten Freilaufdiode verbunden ist, d.h. zwischen der zweiten Elektrode 11 und der ersten Elektrode 10, die eine Anode für die integrierten Freilaufdioden bildet. Im Vergleich zu rückwärts leitenden IGBTs mit nur einer ersten, integrierten Freilaufdiode bietet das Halbleiterbauelement 100 mehr Freiheit beim Optimieren des Bauelementverhaltens im Hinblick auf eine Latch-Up-Robustheit und Schaltverhalten.
  • Die n-Emitter-Region 5 und die Dioden-Region 2a können in einem Vorsprung auf einer horizontalen Ebene überlappen. Dementsprechend kann ein kurzer Strom-Weg durch die zusätzliche, integrierte Freilaufdiode 14 in einem Rückwärtsmodus des Halbleiterbauelements 100 bereitgestellt werden. Die p-Emitter-Regionen 6 und die n-Emitter-Regionen 5 können jedoch an die Strukturen an der Hauptoberfläche 15 angepasst werden. Sie können ferner im Hinblick auf Größe und Form unterschiedlich zu den Zellen an der Hauptoberfläche 15 sein.
  • Die maximale Dotierungskonzentration der Anti-Latch-Up-Region 4 ist z.B. zumindest zehn Mal höher als die maximale Dotierungskonzentration der Dioden-Region 2a. Da die Dioden-Zelle 120 keine Anti-Latch-Up-Region aufweist, kann die Loch-Emittier-Effizienz zwischen der Body-Region 2 und der Drift-Region 1 höher sein als die Loch-Emittier-Effizienz zwischen der Dioden-Region 2a und der Drift-Region 1. Aufgrund der niedrigeren Loch-Emittier-Effizienz der zusätzlichen, integrierten Freilaufdiode 14 kann das Fluten der Drift-Region 1 mit Löchern in dem Rückwärtsmodus wesentlich reduziert werden. Andererseits kann die Latch-Up-Stabilität der IGBT-Zelle 110 in dem Vorwärtsmodus beibehalten werden. Dementsprechend können die Rückwärtsstromspitze und die Rückwärtswiederherstellenergie des Halbleiterbauelements 100 und die Einschaltenergie der IGBT-Zelle 110 im Vergleich zu rückwärts leitenden IGBTs ausschließlich unter Verwendung der Body-Diode als eine integrierte Freilaufdiode reduziert werden. Dementsprechend ist das Halbleiterbauelement 100 z.B. besser geeignet für Schaltanwendungen, insbesondere Hartschaltanwendungen.
  • Das Halbleiterbauelement 100 kann auch als ein rückwärts leitender Graben-IGBT 100 mit getrennten IGBT-Zellen 110 und Dioden-Zellen 120 beschrieben werden, wohingegen die Loch-Emittier-Effizienz der Dioden-Zellen 120 niedriger sein kann, z.B. drei bis zehn Mal niedriger, als die Loch-Emittier-Effizienz der Body-Diode der IGBT-Zellen 110.
  • Gemäß einem Ausführungsbeispiel ist das Halbleiterbauelement 100 ein vertikales Leistungshalbleiterbauelement mit einem aktiven Bereich mit einer Mehrzahl von IGBT-Zellen 110 und/oder Dioden-Zellen 120 zum Tragen und/oder Steuern eines Laststroms, und einem Peripheriebereich mit einer Randabschlussstruktur. Bei diesen Ausführungsbeispielen kann die IGBT-Zelle 110, die zwischen dem ersten vertikalen Graben 20 und dem zweiten vertikalen Graben 21 angeordnet ist, und die Dioden-Zelle 120, die zwischen dem zweiten vertikalen Graben 21 und dem dritten vertikalen Graben 22 angeordnet ist, einer Elementarzelle des aktiven Bereichs entsprechen. Die Elementarzellen können auf einem horizontalen ein- oder zwei-dimensionalen Gitter angeordnet sein, z.B. auf einem hexagonalen oder quadratischen Gitter. Die IGBT-Zellen 110 und die Dioden-Zellen 120 können auch auf unterschiedlichen, horizontalen Gittern angeordnet sein. Alternativ sind nur die IGBT-Zellen 110 oder nur die Dioden-Zellen 120 auf einem horizontalen Gitter angeordnet.
  • Ferner können die Kontaktregion 5 und/oder die Kollektorregionen 6 sich horizontal über mehrere IGBT-Zellen 110 und/oder Dioden-Zellen 120 in einem Leistungshalbleiterbauelement 100 erstrecken. Bei niedrigen Stromdichten in einem Vorwärtsmodus kann ein unipolarer Elektronenstrom durch die Drift-Region 1 und die n-Emitter-Region 5 zu einer nichtmonotonen Strom-Spannung-Charakteristik führen. Dies wird z.B. vermieden oder zumindest reduziert, wenn die Kollektor-Regionen 6 sich über mehrere IGBT-Zellen 110 und/oder Dioden-Zellen 120 erstrecken.
  • Das Halbleiterbauelement 100 kann jedoch nur eine oder einige IGBT-Zellen 110 und nur eine oder einige Dioden-Zellen 120 umfassen, z.B. als Teil einer integrierten Schaltung und/oder bei Hochfrequenz-Niedrigleistungsanwendungen.
  • 1c stellt eine Querschnittansicht dar. Andere Querschnittansichten des Halbleiterbauelements 100 können ähnlich sein, z.B. wenn die dargestellten Halbleiterbereiche und Regionen, isolierende Bereiche, Elektroden und vertikale Gräben in einer Richtung, die senkrecht zu dem dargestellten Querschnitt ist, im Wesentlichen stabförmig sind. Es ist jedoch ebenfalls möglich, dass die Body-Regionen 2 und die Anti-Latch-Up-Regionen 4 quadratisch oder scheibenförmig sind, und dass der erste und zweite vertikale Graben 20, 21 einem einzelnen, verbundenen, z.B. ringförmigen, vertikalen Graben entsprechen. Bei diesen Ausführungsbeispielen entsprechen die zwei dargestellten, getrennten Source-Regionen 3 der linken IGBT-Zelle 11 z.B. auch einer einzelnen, verbundenen, z.B. ringförmigen Source-Region.
  • Ferner kann die Reihenfolge der IGBT-Zellen 110 und Dioden-Zellen 120 z.B. in einer Richtung alternieren, die senkrecht zu dem dargestellten Querschnitt in 1c ist. D.h., dass bei einem weiteren vertikalen Querschnitt, der parallel zu dem Querschnitt von 1c ist, eine weitere p-Typ-Anti-Latch-Up-Region sowie weitere zwei Source-Regionen zwischen dem zweiten, vertikalen Graben 21 und dem dritten, vertikalen Graben 22 angeordnet sein können. Bei diesen Ausführungsbeispielen sind z.B. keine Anti-Latch-Up-Regionen und keine Source-Regionen zwischen dem ersten, vertikalen Graben 20 und dem zweiten, vertikalen Graben 21 in dem weiteren, vertikalen Querschnitt angeordnet.
  • Als ein Ausführungsbeispiel erstreckt sich die Dioden-Region 2a, wie in 1c angezeigt ist, vertikal weniger tief in das Halbleitersubstrat 40. Ferner ist die maximale Dotierungskonzentration der Dioden-Region 2a niedriger als die maximale Dotierungskonzentration der Body-Region 2.
  • Dementsprechend ist die Loch-Emittier-Effizienz zwischen der Dioden-Region 2a und der Drift-Region 1 weiter reduziert im Vergleich zu der Loch-Emittier-Effizienz zwischen der Body-Region 2 und der Drift-Region 1. Somit können die Rückwärtsstromspitze und die Rückwärtswiederherstellungsenergie des Halbleiterbauelements 100 und die Einschaltenergie der IGBT-Zellen 110 reduziert werden.
  • Gemäß einem Ausführungsbeispiel kann die maximale Dotierungskonzentration der Body-Region 2 zumindest zwei Mal höher sein, z.B. fünf Mal höher sein oder sogar mehr als zehn Mal höher sein als die maximale Dotierungskonzentration der Dioden-Region 2a.
  • Der Kontakt zwischen einer Metallschicht und einer dotierten Region kann ohmisch sein oder ein Schottky-Kontakt. Um den Kontakt ohmisch zu machen, kann eine hochdotierte Region, die dem Metallkontakt zugewandt ist, implementiert werden. Gemäß der Anwendung kann jeglicher Kontakttyp gebildet werden.
  • Optional kann eine n-Typ-Feldstoppzone (in 1c nicht gezeigt) zwischen der Drift-Region 1 und der Rückseiten-n-Emitter-Region 5 und zwischen der Drift-Region 1 und der Rückseiten-p-Emitter-Region oder Kollektor-Region 6 angeordnet sein. Dementsprechend kann das Halbleiterbauelement 100 als ein rückwärts leitender Durchschlag-IGBT betrieben werden. Ferner kann eine Feldstoppzone auch für die anderen, hierin offenbarten, Halbleiterbauelemente bereitgestellt werden.
  • Der Ausdruck „Gate-Elektrode“, wie er bei dieser Beschreibung verwendet wird, soll eine Elektrode beschreiben, die von dem Halbleitersubstrat isoliert ist, unabhängig davon, ob die Gate-Elektrode während der Operation tatsächlich mit Gate-Potential verbunden ist. Natürlich ist die Gate-Elektrode von anderen Teilen isoliert, so wie auch der Metall-Emitter-Kontakt.
  • Bei einer anderen möglichen Struktur des Halbleiterbauelements sind die IGBT-Zelle 110 und eine Dioden-Zelle 120 nicht voneinander durch eine gemeinsame Graben-Gate-Elektrode getrennt, wie in 1c dargestellt ist, sondern ihre p-Typ-Body- und Dioden-Region sind lateral angrenzend, die zusammen zwischen zwei benachbarten Graben-Gate-Elektroden 12 angeordnet sind, sodass neben jeder IGBT-Zelle nur ein Gate-Graben angeordnet ist. Gemäß 1c müsste jeder zweite Graben in diesem Fall weggelassen werden.
  • Dies gilt für einen rückwärts leitenden Graben-IGBT mit zumindest einer kombinierten IGBT-Zelle 110 und Dioden-Zelle 120, angeordnet zwischen zwei benachbarten Graben-Gate-Elektroden 12. Die IGBT-Zelle 110 umfasst dann einen ersten Abschnitt einer p-Typ-Body-Region 2, in den die Source-Region 3 und die Anti-Latch-Up-Region 4 eingebettet sind. Die Dioden-Zelle 120 umfasst einen angrenzenden zweiten Abschnitt 2a desselben Dotierungstyps (p) ohne jegliche Source-Region. Z.B. enthält der zweite Abschnitt 2a keine n-Typ-Halbleiterregionen und bildet somit einen gleichrichtenden pn-Übergang 9a ausschließlich mit der Drift-Region 1.
  • Ein möglicher Abschnitt der Body-Region 2 ist ein Abschnitt D mit einer niedrigen Dotierungsdosis, was später detaillierter erklärt wird.
  • Die Zahlen und Kennzeichnungen in 1c gelten auch für die folgenden Figuren, außer dies ist anderweitig angegeben.
  • In 2 sind mehrere Abschnitte definiert, wo die Dotierungsdosis (Einheit: Dotierungsatome pro cm2) wichtig ist. Die Dotierungsdosis ist die integrierte Nettodotierungskonzentration (Netto bedeutet in dem p-dotierten Bereich: Akzeptor-Konzentration minus Donator-Konzentration oder umgekehrt für n-dotierte Regionen) in einer Richtung des Stromflusses (z.B. vertikal) über den entsprechenden Abschnitt. D1 zeigt die Dotierungsdosis innerhalb dieser Region des Body zwischen den pn-Übergängen der Body-Region 2 zur Source-Region 3 und dem pn-Übergang von der Body-Region 2 zu der Drift-Region 1. D2 zeigt die Dotierungsdosis innerhalb dieser Region der Body-Region 2 zwischen dem Emitter-Kontakt 10 auf der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche 15 und der Drift-Region 1 in der IGBT-Zelle. Wenn eine optionale Dioden-Zelle vorhanden ist, zeigt D3 die Dotierungsdosis in dieser Region der Dioden-Region 2a zwischen dem Emitter-Kontakt 10 auf der elektrischen Kontaktschnittstelle der Dioden-Region 2a an der Hauptoberfläche 15 und der Drift-Region 1.
  • Diese Definitionen sind auch auf Zellen anwendbar, die mit einem Kontaktgraben gebildet sind. Abhängig davon, ob der Kontaktgraben vertikal unter die Source-Region reicht oder nicht, kann D1 niedriger oder höher sein als D2. Ferner kann sich die Dotierungskonzentration während der Bildung ändern, wodurch die Dotierungsdosis beeinflusst wird.
  • So kann die Dotierungsdosis eines Abschnitts durch die Dotierungskonzentration, die während der Dotierung angelegt war, durch die Tiefe, in die die Dotierstoffe implantiert wurden, die vertikale Dicke des dotierten Abschnitts und die Reduktion dieser Dicke durch Bilden eines Kontaktgrabens und somit Verkleinern des dotierten Bereichs beeinflusst werden.
  • Bei einigen Ausführungsbeispielen zeigt die Unterscheidungslinie des pn-Übergangs zwischen Body- oder Dioden-Region und der Drift-Region ein Maß für die Dotierungsdosis sowie die Tiefe an, bis zu der die Dotierstoffatome innerhalb des Substrats vorliegen (z.B. für eine vertikal sehr homogen dotierte Body-Region).
  • Die Dotierungsdosis von D2 und D3 könnte sich ebenfalls unterscheiden, wenn die Body-Region 2 der IGBT-Zelle eine unterschiedliche Dotierung aufweist als die Dioden-Region 2a der Dioden-Zelle (siehe 2).
  • Innerhalb einer IGBT-Zelle können die Elektronen in dem Dioden-Leitmodus von der Drift-Region zu dem Emitter-Kontakt 11 über die Source-Region oder direkt von der Body-Region 2 fließen, wodurch sie zwei unterschiedliche Stromwege aufweisen.
  • Eine optional hochdotierte Anti-Latch-Up-Region 4 kann ein Teil der Body-Region sein. Da diese Region üblicherweise hochdotiert ist (mit p+), ist es unwahrscheinlich, dass ein Strom-Weg mit einem Abschnitt mit niedriger Dotierungsdosis diese Region umfasst.
  • Entscheidend für die Gesamt-Emitter-Effizienz kann der weniger dotierte der erwähnten Abschnitte mit Dotierungsdosen D1 oder D2 innerhalb der Bodyregion sein. Auch zum Absorbieren des elektrischen Feldes beim Blockieren kann derselbe Abschnitt entscheidend sein.
  • Die Dotierungsdosis des weniger dotierten Abschnitts kann auf einen Wert reduziert werden, wo die Robustheitsmerkmale sich nicht verschlechtern, z.B. die gewünschte Blockier-Spannung oder das Überstrom-Abschaltverhalten beibehalten.
  • 3 stellt schematisch ein Ausführungsbeispiel eines Halbleiterbauelements 300 in einen Abschnitt eines vertikalen Querschnitts dar. Das Halbleiterbauelement 300 ist ähnlich zu dem Halbleiterbauelement 100 und 200 und kann auch als ein rückwärts leitender IGBT betrieben werden. Die IGBT-Zellen 110 und die Dioden-Zellen 120 des Halbleiterbauelements 300 umfassen jedoch anstelle von Graben-Gate-Elektroden planare Gate-Elektroden 12, die durch entsprechende dielektrische Gate-Regionen 8 (Isolation) isoliert sind, die auf der horizontalen Hauptoberfläche 15 angeordnet sind. Das Halbleiterbauelement 300 kann z.B. als eine DMOS-Struktur (double-diffused metal-oxide semiconductor; doppelt diffundierter Metalloxidhalbleiter) gebildet sein. Eine optionale Anti-Latch-Up-Region kann implementiert sein, wie in 7 gezeigt ist.
  • Ein Abschnitt mit niedriger Dotierungsdosis oder Regionen mit Dotierungsdosen D1, D2, D3 müssen nicht notwendigerweise vertikal in das Substrat reichen. Die Richtung des Wegs mit der geringsten Dotierung kann für den Strom relevant sein. Z.B. kann die Dotierungsdosis D1 von der Source-Region horizontal zu der Drift-Region reichen (in der Nähe der Gate-Isolation), wenn die Dotierungsdosis niedriger ist als in der vertikalen Richtung.
  • Wenn ein RC-IGBT mit einer planaren Zellenanordnung verwendet wird, kann die Dotierungsdosis D3 zumindest einmal die Durchbruchladung sein.
  • Bei einem Ausführungsbeispiel weist ein Halbleiterbauelement zumindest eine Feldeffekttransistorstruktur 110 auf, die auf einem Halbleitersubstrat 40 gebildet ist. Die FET-Struktur 110 weist eine Drift-Region 1, eine Body-Region 2, eine Source-Region 3 und ein Gate 12 auf. Die Source-Region 3 und die Drift-Region 1 weisen zumindest hauptsächlich einen ersten Leitfähigkeitstyp auf (z.B. n-Typ), wobei die Body-Region 2 zumindest hauptsächlich einen zweiten Leitfähigkeitstyp aufweist (z.B. p-Typ). Das Gate 12 ist so angeordnet, dass das Gate in der Lage ist, einen leitfähigen Kanal zwischen der Source-Region 3 und der Drift-Region 1 durch die Body-Region 2 zu verursachen. Die Body-Region 2 weist zumindest einen Abschnitt mit niedriger Dotierungsdosis mit Dotierungsdosen D1, D2 auf, der sich von der Source-Region 3 oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche 15 des Halbleitersubstrats 40 zu der Drift-Region 1 erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis weniger ist als drei Mal die Durchbruchladung.
  • Eine Dotierungsdosis von kleiner als drei Mal der Durchbruchladung für den niedrig dotierten Abschnitt mit Dotierungsdosen D1 oder D2 innerhalb der Body-Region 2 wird für RC-IGBT-Zellen vorgeschlagen. Dieser niedrig dotierte Abschnitt liegt zwischen einer Source-Region 3 oder Metallkontaktoberfläche 10, 15 und der Drift-Region 1. Eine niedrige p-Emitter-Effizienz und somit niedrige gespeicherte Ladung und niedrige Schaltverluste können erreicht werden. Diese Maßnahme kann durch eine spezielle Anpassung der Dicke der Gate-Isolation (Gate-Oxid) unterstützt werden. Eine geeignete Anpassung der Isolationsdicke, wenn die Dotierungsdosis reduziert wird, kann zu einer konstanten Schwellenspannung VGEth führen.
  • Diese Struktur kann Teil eines RC-IGBT sein. Somit kann insbesondere die vorgeschlagene Struktur an IGBTs oder RC-IGBTs angewendet werden, entweder PT (Durchbruch; Punch-Through) oder NPT (Nicht-Durchbruch; Not Punch-Through), aber ferner auch an andere Bauelemente, wie MOSFETs. Die letzteren können sich nur auf der Rückseitenstruktur unterscheiden.
  • Um eine hohe Durchbruchspannung beizubehalten, sollte zumindest eine Dotierungsdosis von einmal der Durchbruchladung bereitgestellt werden, wenn z.B. keine anderen Nebeneffekte berücksichtigt werden. Somit kann eine Dotierungsdosis zwischen ein und drei Mal der Durchbruchladung für den Abschnitt mit niedriger Dotierungsdosis verwendet werden.
  • Um eine niedrige Emitter-Effizienz zu erreichen, während die Robustheit beibehalten wird, kann die niedrigste Dotierungsdosis nur etwas höher sein als die Durchbruchladung.
  • Aufgrund von einigen Nebeneffekten kann es möglich sein, die Dotierungsdosis sogar noch weiter zu verringern. Ein solcher Nebeneffekt kann sein, dass die Elektroden innerhalb der Gräben (insbesondere die Gate-Elektroden, aber nicht begrenzt auf das Gate-Potential) eine Wirkung als eine Feldplatte wie bei einem Kondensator zeigen. Sie helfen beim Reduzieren des elektrischen Feldes innerhalb oder bereits unter der Body- oder Dioden-Region. Somit kann die verbleibende Ladung, die zum Stoppen des elektrischen Feldes innerhalb der Body- oder Dioden-Region erforderlich ist, kleiner als sein als ohne diesen Effekt. So kann es möglich sein, eine Dotierungsdosis von weniger als einmal der Durchbruchladung für den Abschnitt mit niedriger Dotierungsdosis zu haben.
  • Bei einem anderen Ausführungsbeispiel weist der Abschnitt mit niedriger Dotierungsdosis eine laterale Erstreckung von zumindest 20% der lateralen Erstreckung des Teils der Body-Region der zumindest einen Feldeffekttransistorstruktur auf, der an die elektrische Kontaktschnittstelle der Body-Region an der Hauptoberfläche oder Source-Region angrenzt.
  • Um sicherzustellen, dass der gewünschte Effekt des Abschnitts mit niedriger Dotierungsdosis den Effekt einer reduzierten Emitter-Effizienz zeigt, kann eine bestimmte Breite oder Dicke oder laterale Erstreckung dieses Abschnitts notwendig sein. Aus diesem Grund kann eine Breite von 20% (oder 10%, 40%, 60%, 80% oder 100%) des effektiven, kontaktierten Bereichs verwendet werden.
  • Der kontaktierte Bereich ist der Teil der Hauptoberfläche, der einen (z.B. ohmschen) Kontakt zwischen der Body- oder Source-Region und der Emitter-Verbindung aufweist (z.B. eine Kontaktmetallschicht).
  • Optional, alternativ oder zusätzlich zu einem oder mehreren der oben beschriebenen Aspekte erstreckt sich ein erster Dotierungsabschnitt mit der Dotierungsdosis D1 innerhalb der Body-Region 2 zwischen der Source- 3 und Drift-Region 1 und ein zweiter Dotierungsabschnitt mit einer Dotierungsdosis D2 erstreckt sich innerhalb der Body-Region 2 zwischen der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche 15 und der Drift-Region 1. Der Abschnitt mit niedriger Dotierungsdosis ist zumindest entweder der erste Dotierungsabschnitt mit der Dotierungsdosis D1 oder der zweite Dotierungsabschnitt mit der Dotierungsdosis D2 und der andere Dotierungsabschnitt weist eine höhere Dotierungsdosis auf als der Abschnitt mit niedriger Dotierungsdosis.
  • Bei einem anderen Ausführungsbeispiel ist eine Dioden-Region 2a an der Hauptoberfläche 15 des Halbleitersubstrats 40 angeordnet, das den zweiten Leitfähigkeitstyp p aufweist und einen pn-Übergang 9a mit der Drift-Region 1, die von der Body-Region 2 getrennt ist, und einem dritten Dotierungsabschnitt D3 bildet, der sich innerhalb der Dioden-Region 2a zwischen der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche 15 und der Drift-Region 1 erstreckt.
  • Die Hauptoberfläche baut die elektrische Kontaktschnittstelle zwischen dem Halbleitersubstrat hin zu einem metallisierten Emitter-Kontakt auf.
  • Wenn der RC-IGBT Dioden-Zellen enthält, d.h. Zellen ohne eine Source-Region, kann die Dotierungsdosis D3 um weniger als einen Faktor 2 von dem niedrigeren der Werte von D1 und D2 abweichen.
  • Bei einem anderen Ausführungsbeispiel unterscheidet sich die Dotierungsdosis des dritten Dotierungsabschnitts D3 von der Dotierungsdosis des ersten Dotierungsabschnitts mit der Dotierungsdosis D1 oder des zweiten Dotierungsabschnitts mit der Dotierungsdosis D2.
  • Bei anderen Ausführungsbeispielen könnten mehrere Dotierungsabschnitte dieselbe Dotierungsdosis aufweisen wie der Abschnitt niedriger Dotierungsdosis.
  • Bei einem anderen Ausführungsbeispiel des Halbleiterbauelements erstreckt sich der erste Dotierungsabschnitt vertikal tiefer in die Drift-Region als der zweite Dotierungsabschnitt.
  • 4 stellt schematisch ein Halbleiterbauelement 400 in einem Abschnitt eines vertikalen Querschnitts dar. Der erste Dotierungsabschnitt 41 reicht unter die Source-Region entlang der Gate-Isolationsschicht zu der Drift-Region. Hier wurde die Dotierung tiefer in das Substrat injiziert oder die Dotierungskonzentration war höher, um eine höhere Dotierungsdosis zu erreichen.
  • Die Dotierungsdosis D2 ist niedriger als die von D1, durch Implantieren einer niedrigeren Dosis in die Body-Region unter der Metalloberfläche als in der Region unter der Source-Region. Somit liegt der pn-Übergang 9 in dem Abschnitt mit der Dotierungsdosis D2 weniger tief in dem Substrat. Als ein zusätzlicher Aspekt könnte D2 mit D3 einer optionalen Dioden-Region 2a zusammenfallen. Ein Beispiel eines Abschnitts D mit niedriger Dotierungsdosis ist gezeigt.
  • Bei einem anderen Ausführungsbeispiel weist das Halbleiterbauelement einen Kontaktgraben auf, der in die Body-Region reicht. Ferner ist eine Kontaktmetallschicht auf der Hauptoberfläche in Kontakt mit der Body-Region am Boden des Kontaktgrabens.
  • Ferner könnten Kontaktgräben, die in die Zellenbereiche reichen, wiederum die effektive p-Dosis in dem Dioden-Modus reduzieren.
  • 5 zeigt flache Kontaktgräben 51, die zum elektrischen Verbinden der Source-Regionen 3 und der ersten Elektrode 10 verwendet werden. Die flachen Kontaktgräben 51 können alternativ auch für die Halbleiterbauelemente verwendet werden, die bezugnehmend auf andere Figuren erklärt werden.
  • Bei einem anderen Ausführungsbeispiel weist das Halbleiterbauelement eine Anti-Latch-Up-Region (nicht gezeigt) des zweiten Leitfähigkeitstyps in Kontakt mit der Source-Region 3 auf. Diese Region weist eine maximale Dotierungskonzentration auf, die höher ist als eine maximale Dotierungskonzentration der Body-Region 2, wobei die Anti-Latch-Up-Region zumindest teilweise unter der Source Region 3 angeordnet ist.
  • Bei einem anderen Ausführungsbeispiel (siehe 6) erstreckt sich der Boden 62 des Kontaktgrabens 61 vertikal tiefer als der Boden 63 der Anti-Latch-Up-Region 4.
  • 6 zeigt einen Grabentyp-IGBT, der eine Anti-Latch-Up-Region 4 mit einer hochdotierten p+-Region darunter umfasst und mit der Source-Region verbunden ist. Diese hochdotierte Region sollte nicht zu der Emitter-Effizienz der Body-Region beitragen.
  • Dies wird erreicht durch Bilden eines Kontaktgrabens 61, Senken der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche zu dem Boden des Grabens 62, Verbinden des Metallemitters 61 tief in die Body-Region, wodurch ein Abschnitt mit niedriger Dotierungsdosis mit der Dotierungsdosis 2 gebildet wird.
  • Sogar wenn die gesamte Body-Region mit derselben Dotierungskonzentration dotiert wird (was die Herstellung eines solchen Halbleiters ermöglichen kann), kann die Dotierungsdosis D2 durch Bilden eines solchen Kontaktgrabens 61 reduziert werden, der einen Teil des dotierten Substrats wegnimmt.
  • Die Anti-Latch-Up-Region andererseits könnte die Dotierungsdosis des Dotierungsabschnitts mit Dotierungsdosis D1 aufgrund ihrer höheren Dotierungskonzentration erhöhen. Ein Kontaktgraben kann ohne weiteres veranlassen, dass die Elektronen die Anti-Latch-Up- und Source-Region in dem Rückwärtsmodus umgehen. Eine ungenaue Position oder Dotierung der Anti-Latch-Up-Region (die bei vereinfachten Formungsprozessen auftreten könnte), hätte keine Auswirkung auf die Rückwärtsmodus-Fähigkeiten, da der Kontaktgraben z.B. tiefer reicht als die Anti-Latch-Up-Region.
  • 7 zeigt einen IGBT vom Typ mit planarem Gate, der eine p+-dotierte Anti-Latch-Up-Region umfasst. Das Bilden eines Kontaktgrabens in die Body-Region hat dieselbe Wirkung wie für 6 beschrieben wurde.
  • Bei einem anderen Ausführungsbeispiel weist das Halbleiterbauelement einen Gate-Bereich auf, wobei der Gate-Bereich von der Body-Region, der Source-Region und der Drift-Region isoliert ist, wobei zumindest ein Abschnitt der Isolation bis zu zehn Mal (bis zu fünf Mal oder bis zu zwei Mal) die Dicke eines Kanalabschnitts derselben Isolationsschicht oder der Isolationsschicht eines anderen Gate-Bereichs aufweisen kann.
  • VGEth kann als Spannung definiert sein, die zwischen Gate 12 und Emitter 10 und Kollektor 11 und Emitter 10 sein kann, um einen Stromdichtefluss von z.B. 5mA/cm2 bei einer Temperatur von 25°C zu haben.
  • VGE ist die Differenz der vorangehend erwähnten Spannungen VG und VE, „th“ ist die Bezeichnung für die sogenannte Schwellenspannung (Schwelle = threshold).
  • Die Schwellenspannung VGEth des leitfähigen Kanals (MOS-Kanal) muss für IGBTs in einem geeigneten Bereich gehalten werden (z.B. ungefähr 6 Volt oder 4 Volt). Das Verwenden einer niedrigen Dosis für die Dotierung der Body-Region führt üblicherweise zu einer niedrigen Schwellenspannung. Daher kann die Dicke der Gate-Isolationsschicht (häufig wird Siliziumoxid als Material verwendet) erhöht werden, um diese Wirkung zu kompensieren.
  • Die (teilweise) dickere Gate-Isolation kann ferner die Gate-Kapazität reduzieren. Dies kann zu niedrigeren notwendigen Gate-Strömen und Schaltverlusten führen.
  • Abhängig von der Anwendung und der gewünschten, elektrischen Charakteristik des Bauelements, kann die Dicke der unterschiedlichen Abschnitte der Isolation bestimmt werden.
  • Bei einem anderen Ausführungsbeispiel weist die Dicke von einem Abschnitt der Isolationsschicht bis zu zwei Mal die Dicke des Kanalabschnitts der Isolationsschicht auf.
  • Bei einem anderen Ausführungsbeispiel, wo ein Emitter-Bereich die Body- und Source-Region verbindet, ist zumindest ein Abschnitt der Isolationsschicht der Gate-Elektroden aus Siliziumoxid mit einer Dicke zwischen 150nm und 300nm oder zwischen 25nm·VGEth/V und 50nm·VGEth/V hergestellt. VGEth ist die Schwellenspannung zwischen Gate und Emitter, wie oben definiert ist.
  • Wenn Siliziumoxid als Isolationsmaterial verwendet wird, kann eine Dicke von 80 bis 120nm verwendet werden. Erhöhte Werte könnten 150 bis 300nm sein. Ansonsten kann die Dicke berechnet werden durch Berücksichtigen der Schwellenspannung, die z.B. zwischen 25nm·VGEth/V und 50nm·VGEth/V liegt.
  • Bei einem anderen Ausführungsbeispiel eines Halbleiterbauelements 1200 ist der Gate-Bereich von der Body-, Source- und Drift-Region isoliert. Die Dicke des Abschnitts der Isolationsschicht, die der Source- und/oder Body-Region 121 zugewandt ist, unterscheidet sich von der Dicke des Abschnitts, der der Drift-Region 122 zugeordnet ist.
  • 11 und 12 zeigen eine solche Struktur. 12 weist einen zusätzlichen Zwischenzellenbereich auf, der später beschrieben wird.
  • Ein weiterer Effekt kann auftreten, wenn eine negative Gate-Spannung (im Hinblick auf Source-Spannung) während dem Dioden-(Rückwärts-)Modus angelegt wird. Dann wird eine (Loch-)Inversionsschicht nahe den Gräben innerhalb der n-dotierten Drift-Region gebildet (siehe gepunktete Linie 123 in 12). Diese Schicht wird als p-Emitter, je mehr desto höher die Loch-Konzentration ist. Ferner erhöht dieser Effekt das gespeicherte Ladungsträgerplasma während dem Dioden-Modus, wodurch Schaltverluste erhöht werden. Das Vergrößern der Dicke der Isolation in den geeigneten Regionen kann eine mögliche Maßnahme sein, dies zu vermeiden. Andererseits kann dieser Effekt zum Vorteil verwendet werden, um eine niedrige Dioden-Vorwärts-Spannung zu erreichen, während eine negative Gate-Spannung vorliegt. Daher kann die Isolation der Dioden-Seitengräben dünn sein, wie in 9 gezeigt ist. Es kann hier angenommen werden, dass das Potential innerhalb der Dioden-Gräben mit dem Gate-Potential verbunden ist.
  • Bei einem anderen Ausführungsbeispiel eines Halbleiterbauelements ist der Gate-Bereich von der Body-, Source- und Drift-Region isoliert, wobei eine Dioden-Region des zweiten Leitfähigkeitstyps einen pn-Übergang mit der Drift-Region bildet, die von der Body-Region getrennt ist, wobei die Dicke eines Abschnitts der Isolationsschicht, der der Source- oder Body-Region zugewandt ist, sich von der Dicke des Abschnitts unterscheidet, der der Dioden-Region zugewandt ist.
  • 9 zeigt eine Anordnung, wo die Isolation der FET-Seitengräben dicker ist als die Dioden-Seitengräben.
  • 10 zeigt die entgegengesetzte Anordnung, wo die Isolation der FET-Seitengräben dünner ist als die Dioden-Seitengräben.
  • 12 zeigt eine Anordnung, wo nur der Abschnitt, der dem FET-Teil zugewandt ist, eine dünne Isolation aufweist und die Teile, die der Dioden-Region oder Drift-Region zugewandt sind, eine dicke Isolation aufweisen.
  • Bei einem anderen Ausführungsbeispiel weist das Halbleiterbauelement eine Mehrzahl von Gate-Gräben auf, die vertikal von der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche zu der Drift-Region reichen, wobei die eine oder die mehreren Body-Regionen von der einen oder den mehreren Dioden-Regionen getrennt werden. Das zumindest eine Gate der zumindest einen Feldeffekttransistorstruktur ist innerhalb von zumindest einem der Mehrzahl von Gate-Gräben angeordnet, wobei der Gate-Bereich von der Body-Region, Source-Region und Drift-Region isoliert ist.
  • Bei einem anderen Ausführungsbeispiel weist die Halbleiterstruktur 800 von 8 zumindest einen Gate-Graben 81 auf, der ein Gate der zumindest einen Feldeffekttransistorstruktur 110 enthält, das zwischen der Body-Region 2 und einem Interzellenbereich 2c angeordnet ist.
  • Ein Dioden-Graben 82 enthält einen gefüllten Bereich, der durch schwebendes, elektrisch leitfähiges Material gefüllt ist, das elektrisch mit dem Gate oder einem vordefinierten Potential verbindbar oder verbunden ist, das zwischen dem Zwischenzellenbereich 2c und der Dioden-Region 2a angeordnet ist. Dieser gefüllte Bereich des Dioden-Grabens 82 ist von dem Zwischenzellebereich, der Dioden-Region und der Drift-Region isoliert.
  • 8 sowie 9, 10, 12 zeigen Graben-IGBTs, wo die einzelnen IGBT- und Dioden-Zellen 120 nicht nebeneinander sind (nur getrennt durch Gate-Gräben), sondern eine Zwischenzellenstruktur 130 als zusätzliche Trennung aufweisen. Die zugeordneten Zwischenzellenbereiche 2c können schwebende Dotierungsregionen enthalten.
  • Ein Beispiel eines Abschnitts D mit niedriger Dotierungsdosis ist innerhalb dieser Figuren gezeigt.
  • Strukturen können ein Layout einer Streifenstruktur aufweisen oder derart sein, dass die Zellen Quadrate oder Polygone bilden, die ein regelmäßiges Gitter innerhalb eines verbundenen Zwischenzellenbereichs bilden.
  • Bei dem in 8 dargestellten, exemplarischen Ausführungsbeispiel erstreckt sich die Body-Region 2 der IGBT-Zelle 110 zwischen dem ersten, vertikalen Graben und dem zweiten, vertikalen Graben (Gate-Graben) 81. Die schwebende Body-Region 2c der Zwischenzellenstruktur 130 erstreckt sich zwischen dem zweiten, vertikalen Graben 81 und dem dritten, vertikalen Graben (Dioden-Graben) 82. Die Dioden-Region 2a der Dioden-Zelle 120 erstreckt sich zwischen dem dritten, vertikalen Graben 82 und einem vierten, vertikalen Graben. Eine maximale Dotierungskonzentration des schwebenden Halbleiterbereichs 2c ist z.B. im Wesentlichen gleich oder höher als die maximale Dotierungskonzentration der Body-Region 2.
  • Gemäß einem Ausführungsbeispiel erstreckt sich der schwebende Halbleiterbereich 2c vertikal tiefer in die Drift-Region 1 als die Body-Regionen 2, die Anoden-Regionen 2a und die vertikalen Gräben 81 und 82, wie in 8 gezeigt ist. Der schwebende Bereich weist üblicherweise eine Dotierung des zweiten Leitfähigkeitstyps auf (hier p).
  • Bei einem anderen Ausführungsbeispiel unterscheidet sich die Dicke der Isolation des Gate-Bereichs innerhalb des Gate-Grabens von der Dicke der Isolation des gefüllten Bereichs innerhalb des Dioden-Grabens.
  • 9 und 10 zeigen eine Differenz bei der Dicke jedes Grabentyps (Gate- oder Dioden-Graben), aber insgesamt. So weist die Isolation innerhalb jedes Grabens eine konstante Dicke auf. Bei einem anderen Ausführungsbeispiel weist der Halbleiter zumindest einen Abstandhaltergraben auf, der einen gefüllten Bereich enthält. Er ist innerhalb des Zwischenzellenbereichs zwischen einem entfernten Gate und einer Diode oder dem zweiten Gate-Graben positioniert oder unterbricht denselben, wobei die Dicke der Isolation innerhalb des Abstandhaltergrabens sich von der Dicke der Isolation innerhalb des Gate- oder Dioden-Grabens unterscheidet.
  • 10 zeigt eine solche Anordnung, die Gräben innerhalb des Zwischenzellenbereichs umfasst.
  • Diese Gräben, die mit Elektroden gefüllt sind, spalten die schwebende Region in mehrere Zwischenzellenbereiche. Diese zusätzlichen Gräben innerhalb des Zwischenzellenbereichs können unterschiedliche Dicken von Isolationen selbst aufweisen. Dies hängt von ihrer Verwendung ab, wobei eine Option das Anlegen des Gate-Potentials an alle derselben ist. Alternativ können sie mit der Emitter-Elektrode 10 verbunden sein.
  • Die Dicke jeder individuellen Isolationsschicht der Abstandhaltergräben kann dieselbe sein wie die Dicke für die Isolation des Gate-Grabens oder dieselbe wie die Dicke für die Isolation des Dioden-Grabens. Auch die Dicke kann dieselbe sein wie die des am nächsten liegenden Gate- oder Dioden-Grabens. Letzteres ist in 10 gezeigt.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das als einen ersten Teil zumindest eine Feldeffekttransistorstruktur aufweist, die auf einem Halbleitersubstrat gebildet ist. Dies umfasst eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region, zumindest ein Gate. Die Source-Region und die Drift-Region weisen zumindest hauptsächlich einen ersten Leitfähigkeitstyp auf und die Body-Region weist zumindest hauptsächlich einen zweiten Leitfähigkeitstyp auf. Das Gate ist so angeordnet, dass das Gate in der Lage ist, einen leitfähigen Kanal zwischen der Source-Region und der Drift-Region durch die Body-Region zu verursachen. Der Halbleiter weist ferner als einen zweiten Teil einen Zwischenzellenbereich des zweiten Leitfähigkeitstyps und als einen dritten Teil eine Dioden-Region des zweiten Leitfähigkeitstyps auf, die einen pn-Übergang mit der Drift-Region bildet, die von der Body-Region getrennt ist.
  • Ein Gate-Graben reicht vertikal von der Hauptoberfläche zu der Drift-Region, wobei er den ersten und den zweiten Teil trennt, wobei zumindest ein Gate der zumindest einen Feldeffekttransistorstruktur innerhalb des Gate-Grabens angeordnet ist. Dieser Gate-Bereich ist von der Body-Region, der Source-Region und der Drift-Region isoliert. Ferner reicht ein Dioden-Graben, der einen gefüllten Bereich enthält, der durch schwebendes, elektrisch leitfähiges Material gefüllt ist, das elektrisch verbindbar oder verbunden mit dem Gate oder einem vordefinierten Potential ist, vertikal von der Hauptoberfläche zu der Drift-Region, wodurch der zweite und dritte Teil getrennt werden. Der gefüllte Bereich ist von der Body-, Source- und Drift-Region isoliert.
  • Die Dicke der Isolation des Gate-Bereichs innerhalb des Gate-Grabens unterscheidet sich von der Dicke der Isolation des gefüllten Bereichs innerhalb des Dioden-Grabens.
  • Das Halbleiterbauelement kann ein oder mehrere, optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder mit einem oder mehreren der oben beschriebenen Ausführungsbeispiele (z.B. 1a und 1b) erwähnt wurden.
  • 9 und 10 zeigen eine Differenz bei der Dicke jedes Grabentyps (Gate- oder Dioden-Graben).
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das zumindest eine Feldeffekttransistorstruktur aufweist, die auf einem Halbleitersubstrat gebildet ist. Dies umfasst eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region und zumindest ein Gate, wobei die Source-Region und die Drift-Region zumindest hauptsächlich einen ersten Leitfähigkeitstyp aufweisen. Die Body-Region umfasst zumindest hauptsächlich einen zweiten Leitfähigkeitstyp und das Gate ist so angeordnet, dass das Gate in der Lage ist, einen leitfähigen Kanal zwischen der Source-Region und der Drift-Region durch die Body-Region zu verursachen. Der Halbleiter umfasst ferner eine Dioden-Region des zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der Drift-Region bildet, die von der Body-Region getrennt ist. Die Dioden-Region weist zumindest einen Abschnitt mit niedriger Dotierungsdosis auf, der sich von einer elektrischen Kontaktschnittstelle der Dioden-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Drift-Region erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis niedriger ist als drei Mal die Durchbruchladung.
  • Das Halbleiterbauelement kann ein oder mehrere optionale, zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Ausführungsbeispiele (z.B. 1a und 1b) erwähnt wurden.
  • 2 zeigt eine Dioden-Region 2a mit einem Abschnitt einer niedrigen Dotierungsdosis gemäß der Beschreibung. Für Zahlen, die nicht gezeigt sind, siehe 1c.
  • Eine Dotierungsdosis weniger als drei Mal die Durchbruchladung für den niedrig dotierten Abschnitt D3 innerhalb der Dioden-Region 2a kann für RC-IGBT-Zellen verwendet werden. Dieser niedrig dotierte Abschnitt liegt zwischen einer Metallkontaktoberfläche 10, 15 und der Drift-Region 1. Eine niedrige p-Emitter-Effizienz und somit eine niedrige Akkumulationsladung und niedrige Schaltverluste können erreicht werden. Diese Maßnahme kann durch eine spezielle Anpassung der Dicke der Gate-Isolation (Gate-Oxid) unterstützt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements gemäß dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Ausführungsbeispiele.
  • Einige Ausführungsbeispiele beziehen sich auf einen RC-IGBT mit niedriger Body-Dotierung.
  • Der üblicherweise monolithisch integrierte IGBT in dem Vorwärtsmodus und die erste, integrierte Freilaufdiode verwenden die gemeinsame (üblicherweise p-dotierte) Body-Region, wodurch ein RC-IGBT (rückwärtsleitender, bipolarer Transistor mit isoliertem Gate; Reverse Conducting Insulated Gate Bipolar Transistor) gebildet wird. Zur Leitung in dem Rückwärtsmdus wirkt die p-Body-Region als ein p-Emitter, wenn dieser als Diode betrieben wird. Eine hohe Dotierungskonzentration des Emitters führt zu einem hohen Ladungsträgerplasma in der n–-Basis. Das Ladungsträgerplasma sollte niedrig sein, um Schaltverluste zu reduzieren, d.h. die Rückwärtsstromspitze und die Rückwärtswiederherstellungsenergie des Halbleiterbauelements 100 und die Einschaltenergie der IGBT-Zellen 110. Andererseits sollte die Dotierungskonzentration der p-Body-Region hoch genug sein, um die Schwellenspannung für den leitfähigen Kanal (MOS-Kanal) bereitzustellen.
  • Ferner kann die Gate-Kapazität des RC-IGBT reduziert werden, um die Steuerungsleistung niedrig zu halten. Dies kann ermöglicht werden durch Vergrößern der Dicke der Gate-Isolationsschichten in RC-IGBTs.
  • Als sekundäre Bedingung kann die Robustheit und Beständigkeit gegenüber Strom, hohen Spannungen und Kurzschlussfestigkeit hoch gehalten werden.
  • Eine vorgeschlagene Struktur kann die Emitter-Effizienz der p-Body-Region der IGBT-Zellen reduzieren, wobei die mögliche Schwellenspannung beibehalten wird und die Eingangskapazität reduziert wird, ohne die Robustheit zu reduzieren.
  • Die p-Emitter-Effizienz ist das Verhältnis von Löcherstrom zu Gesamtstrom, der über den pn-Übergang fließt. Das Reduzieren des Löcherstroms führt zu einer niedrigeren Emitter-Effizienz. Dies kann erreicht werden durch niedrigeres Dotieren der p-Body-Region.
  • Die erwähnte Variante eines RC-IGBT (siehe 1c) weist Dioden-Zellen 120 abgesehen von den IGBT-Zellen 110 auf, die eine Source-Region 3 umfassen. Diese separaten Dioden-Zellen 120 enthalten die Dioden-Region 2a, die als eine Anoden-Region für die Dioden-Funktion funktioniert (im Rückwärtsmodus). Letztere dienen nur zum Erlauben des Durchflusses für die Elektronen, die von der Rückseite 11 kommen, zu dem Vorderseitenkontakt 10 unter Verwendung und durch Passieren einer p-dotierten Region einer niedrigen Emitter-Effizienz. Zu diesem Zweck ist die p-Region (Dioden-Region 2a) dieser Zellen 120 besonders niedrig dotiert (1c). Ferner könnten Kontaktgräben, die in die Zellenbereiche reichen, wiederum die effektive p-Dosis in dem Dioden-Modus reduzieren.
  • Normale IGBTs leiten elektrischen Strom nicht rückwärts, im Gegensatz z.B. zu MOSFETs. Daher kann ein IGBT-Modul eine anti-parallele Freilaufdiode aufweisen, die den Strom in Rückwärtsrichtung leitet. Bei einigen Beispielen ist diese Funktion durch zusätzliche n-Emitter-Regionen an der Rückseite des IGBT implementiert, was z.B. die RC-IGBT ist.
  • Ein vorgeschlagenes Bauelement kann eine Verbesserung bei der Dioden-Operation bereitstellen. Z.B. kann die gespeicherte Ladung, die wichtig für die Schaltverluste in einem IGBT oder einer Diode während dem Kommutieren der Diode ist, reduziert werden.
  • 13 zeigt einen schematischen Querschnitt eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 1300 weist eine erste Dotierungsregion 1310 auf, die sich von einer Hauptoberfläche einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt. Die erste Dotierungsregion 1310 weist einen ersten Leitfähigkeitstyp auf (p-Dotierung oder n-Dotierung). Ferner weist das Halbleiterbauelement 1300 eine zweite Dotierungsregion 1320 auf, die benachbart zu der ersten Dotierungsregion 1310 angeordnet ist. Die zweite Dotierungsregion 1320 weist einen zweiten Leitfähigkeitstyp auf (n-Dotierung oder p-Dotierung). Die erste Dotierungsregion 1310 weist zumindest einen Abschnitt einer niedrigen Dotierungsdosis auf, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion 1320 erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts einer niedrigen Dotierungsdosis der ersten Dotierungsregion 1310 ist niedriger als drei Mal eine Durchbruchladung. Zusätzlich dazu weist das Halbleiterbauelement 1300 eine erste Elektrodenstruktur 1330 in Kontakt mit der ersten Dotierungsregion 1310 an der Hauptoberfläche des Halbleitersubstrats auf. Die Arbeitsfunktion der ersten Elektrodenstruktur 1330 an der Hauptoberfläche des Halbleitersubstrats ist größer als 4,9 eV oder kleiner als 4,4 eV. Ferner weist das Halbleiterbauelement 1300 eine zweite Elektrodenstruktur 1340 in Kontakt mit der zweiten Dotierungsregion auf.
  • Durch Verwenden eines Materials für die erste Elektrodenstruktur mit einer Arbeitsfunktion, die größer ist als die Arbeitsfunktion der ersten Dotierungsregion, können Leck-Ströme des Halbleiterbauelements reduziert werden, obwohl die erste Dotierungsregion eine sehr niedrige Dotierungskonzentration aufweist. Schaltverluste des Halbleiterbauelements können aufgrund der sehr niedrigen Dotierungskonzentration innerhalb der ersten Dotierungsregion reduziert werden. Ferner kann ein ohmscher Kontakt zwischen der ersten Elektrodenstruktur und der ersten Dotierungsregion erhalten werden, da die erste Elektrodenstruktur eine Arbeitsfunktion aufweist, größer als die Arbeitsfunktion der ersten Dotierungsregion. Ferner kann die zusätzliche Lebenszeitkonstruktion vermieden werden oder reduziert werden aufgrund der sehr niedrigen Dotierungskonzentration innerhalb der ersten Dotierungsregion.
  • Das Halbleitersubstrat des Halbleiterbauelements 1300 kann z.B. ein auf Silizium basierendes Halbleitersubstrat, ein auf Siliziumcarbid basierendes Halbleitersubstrat, ein auf Gallium-Arsenid basierendes Halbleitersubstrat oder ein auf Gallium-Nitrid basierendes Halbleitersubstrat sein. Das Halbleitersubstrat des Halbleiterbauelements 1300 kann ein Wafer, Teil eines Wafers oder ein Halbleiterchip sein.
  • Eine Hauptoberfläche des Halbleitersubstrats kann eine Halbleiteroberfläche des Substrats hin zu Metallschichten, Isolationsschichten oder Passivierungsschichten auf der Halbleiteroberfläche sein. Im Vergleich zu einem im Wesentlichen vertikalen Rand (z.B. resultierend aus dem Trennen der Halbleiterchips von anderen) der Halbleiterstruktur kann die Hauptoberfläche der Halbleiterstruktur eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt, obwohl Gräben (z.B. Isolationsgräben, Gate-Gräben) auf der im Wesentlichen horizontalen Oberfläche angeordnet sein können. Anders ausgedrückt kann die Hauptoberfläche des Halbleitersubstrats die Schnittstelle zwischen dem Halbleitermaterial und einer Isolationsschicht, Metallschicht oder Passivierungsschicht auf dem Halbleitersubstrat sein.
  • Die erste Dotierungsregion 1310 des ersten Leitfähigkeitstyps kann eine p-Dotierung (z.B. verursacht durch Einlagern von Aluminiunionen oder Bor-Ionen) oder eine n-Dotierung sein (z.B. verursacht durch Einlagern von Stickstoff-Ionen, Phosphor-Ionen oder Arsen-Ionen). Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-Dotierung oder p-Dotierung an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen oder umgekehrt.
  • Die erste Dotierungsregion 1310 kann die Anode (oder Kathode) einer Diode (z.B. 13 oder 14) oder die Source/Drain-Region oder Body-Region einer Transistorstruktur (z.B. 1a–12) darstellen. Die erste Dotierungsregion 1310 weist eine sehr niedrige Dotierungskonzentration innerhalb von zumindest einem Abschnitt mit niedriger Dotierungsdosis auf. Die Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis ist weniger als drei Mal eine Durchbruchladung (oder weniger als zwei Mal oder weniger als einmal die Durchbruchladung). Die Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis kann gleich einem Integral oder einer Summe über eine Nettodotierungskonzentration (Akzeptoren minus Donatoren oder umgekehrt) entlang einem Weg sein, der charakteristisch für den Abschnitt der niedrigen Dotierungsdosis ist, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion 1320 erstreckt. Der charakteristische Weg kann ein Weg zwischen der Hauptoberfläche des Halbleitersubstrats und der zweiten Dotierungsregion 1320 sein, die die niedrigste Dotierungsdosis aufweist. Z.B. kann die Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis eine Dotierungsdosis pro Bereich sein, implantiert oder diffundiert in die erste Dotierungsregion 1310, oder die Dotierungsdosis entlang einem vertikalen Weg durch die erste Dotierungsregion 1320. Die Dotierungsdosis entlang einem vertikalen Weg durch die erste Dotierungsregion 1320 kann gleich oder kleiner sein als eine Anzahl von Dotierstoffen pro Bereich, die während der Implantation der ersten Dotierungsregion 1320 implantiert wurden.
  • Die Durchbruchladung kann eine Durchbruchladung des Halbleitermaterials des Halbleitersubstrats sein. Anders ausgedrückt kann die Größe der Durchbruchladung von dem verwendeten Halbleitermaterial abhängen. Z.B. kann die Durchbruchladung von Silizium 1,3E12/cm2 sein. Folglich kann eine Dotierungsdosis innerhalb des Abschnitts niedriger Dotierung weniger sein als 3,9E12 Dotierungsatome/cm2 für ein Siliziumsubstrat. Z.B. kann die Durchbruchladung eines Siliziumcarbid-Substrats ungefähr 1E13/cm2 sein und entsprechend kann eine Dotierungsdosis innerhalb des Abschnitts niedriger Dotierung weniger sein als 3E13 Dotierungsatome/cm2 für ein Siliziumcarbid-Substrat.
  • Z.B. kann die erste Dotierungsregion 1310 eine (maximale, durchschnittliche oder Rand-)Dotierungskonzentration unter 1·1016cm–3 oder unter 1·1017cm–3 oder unter 3·1016cm–3) aufweisen.
  • Die zweite Dotierungsregion 1320 ist benachbart zu der ersten Dotierungsregion 1310 angeordnet, sodass ein pn-Übergang zwischen der zweiten Dotierungsregion 1320 und der ersten Dotierungsregion 1310 existiert. Die zweite Dotierungsregion 1320 kann die Kathode (oder Anode) einer Diode (z.B. 13 oder 14) der Source/Drain-Region oder Body-Region einer Transistorstruktur darstellen (z.B. 1a–12).
  • Z.B. kann die erste Dotierungsregion 1310 eine p-dotierte Anodenregion einer Diode sein und die zweite Dotierungsregion 1320 kann eine n-dotierte Kathodenregion der Diode sein.
  • Z.B. können die erste Dotierungsregion 1310 und die zweite Dotierungsregion 1320 eine bipolare Diode zwischen der ersten Elektrodenstruktur und der zweiten Elektrodenstruktur zu implementieren. Eine bipolare Diode kann eine Diode mit Elektronen und Elektronenlöchern sein, die wesentlich zu dem Strom durch die Diode in einem leitenden Zustand beitragen. Z.B. kann mehr als 5% (oder mehr als 10% oder mehr als 20%) des Stroms durch die bipolare Diode durch Minoritätsladungsträger verursacht werden. Im Vergleich kann eine Schottky-Diode z.B. eine unipolare Diode sein.
  • Die erste Elektrodenstruktur 1330 ist in Kontakt mit der ersten Dotierungsregion 1310 an der Hauptoberfläche des Halbleitersubstrats. Die erste Elektrodenstruktur 1330 kann eine Metallstruktur sein, die auf die Hauptoberfläche des Halbleitersubstrats aufgebracht ist. Die erste Elektrodenstruktur 1330 kann eine oder mehrere Schichten aufweisen. Z.B. kann die erste Elektrodenstruktur 1330 eine Silizid-Schicht (z.B. Platin-Silizid oder Iridium-Silizid) in Kontakt mit dem Halbleitersubstrat gefolgt von einer Metallschicht (z.B. Kupfer oder Aluminium) aufweisen.
  • Ein ohmscher Kontakt zwischen der ersten Elektrodenstruktur 1330 und der ersten Dotierungsregion 1310 kann eingerichtet werden, da die Arbeitsfunktion der ersten Elektrodenstruktur 1330 höher ist als die Arbeitsfunktion der ersten Dotierungsregion 1310. Die Arbeitsfunktion kann eine minimale, thermodynamische Arbeit (Energie) sein, die benötigt wird, um ein Elektron von einem Festkörper zu einem Punkt in dem Vakuum außerhalb der Festkörperoberfläche zu entfernen. 16 zeigt ein Beispiel einer Bandstruktur eines Metall-Halbleiter-Übergangs für leicht p-dotiertes Silizium in Kontakt mit einem Metall, das eine Arbeitsfunktion WM > WS aufweist (Arbeitsfunktion von Silizium, z.B. WS = 4,94eV). Der Energiepegel des Valenzbandes EV, die Energie des Leitungsbandes EL und das Fermi-Niveau EL sind dargestellt mit dem Metall auf der linken Seite und dem Silizium auf der rechten Seite.
  • Z.B. kann die Arbeitsfunktion der ersten Elektrodenstruktur 1330 an der Hauptoberfläche des Halbleitersubstrats größer sein als 4,9eV (oder größer als 4,7eV oder größer als 5eV), wenn die erste Dotierungsregion 1310 eine p-dotierte Region ist. Z.B. kann eine Schottky-Barriere zwischen der ersten Elektrodenstruktur 1330 und der ersten Dotierungsregion 1310 niedriger sein als 0,3eV (oder niedriger als 0,4eV oder niedriger als 0,2eV) für Löcher, wenn die erste Dotierungsregion 1310 eine p-dotierte Region ist. Z.B. kann die erste Elektrodenstruktur 1330 Platin-Silizid oder Iridium-Silizid aufweisen (z.B. eine Platin-Silizid-Schicht oder Iridium-Silizid-Schicht in Kontakt mit dem Halbleitersubstrat), wenn die erste Dotierungsregion 1310 eine p-dotierte Region ist. Alternativ kann die Arbeitsfunktion der ersten Elektrodenstruktur 1330 an der Hauptoberfläche des Halbleitersubstrats niedriger sein als 4,4eV (oder niedriger als 4,5eV oder niedriger als 4,3eV), wenn die erste Dotierungsregion 1310 eine n-dotierte Region ist. Z.B. kann eine Schottky-Barriere zwischen der ersten Elektrodenstruktur 1330 und der ersten Dotierungsregion 1310 niedriger sein als 0,4eV (oder niedriger als 0,3eV) für Elektronen, wenn die erste Dotierungsregion 1310 eine n-dotierte Region ist. Z.B. kann die erste Elektrodenstruktur 1330 Gadolinium-Silizid, Lutetium-Silizid, Dysprosium-Silizid, Erbium-Silizid oder Ytterbium-Silizid aufweisen (z.B. eine Gadolinium-Silizid-Schicht, eine Lutetium-Silizid-Schicht, eine Dysprosium-Silizid-Schicht, eine Erbium-Silizid-Schicht oder eine Ytterbium-Silizid-Schicht in Kontakt mit dem Halbleitersubstrat), wenn die erste Dotierungsregion 1310 eine n-dotierte Region ist. 17 zeigt Schottky-Barrieren für Elektronen und Löcher in Silizium für unterschiedliche Silizide. Z.B. können Pt2Si, PtSi und Ir2Si3 eine Schottky-Barriere niedriger als 0,3eV aufweisen und IrSi und IrSi3 können eine Schottky-Barriere niedriger als 0,2eV für Elektronenlöcher aufweisen.
  • Z.B. kann die zusätzliche Lebenszeitkonstruktion aufgrund der sehr niedrigen Dotierungskonzentration innerhalb der ersten Dotierungsregion 1310 vermieden werden oder kann reduziert werden. Z.B. kann eine zusätzliche Schwermetalldiffusion (z.B. Platin oder Gold), eine zusätzliche Elektronenbestrahlung und/oder Protonenbestrahlung kann vermieden werden, die eine Ladungsträgerlebenszeit innerhalb des Halbleitersubstrats reduzieren würde. Eine solche Lebenszeit-Konstruktion kann die Leck-Ströme bei hohen Operationstemperaturen erhöhen. Anders ausgedrückt kann die Ladungsträgerlebenszeit innerhalb des Halbleitersubstrats eines vorgeschlagenen Halbleiterbauelements 1300 aufgrund einer reduzierten oder vermiedenen Ladungsträger-Lebenszeit-Einstellung hoch sein. Z.B. ist eine Ladungsträger-Lebenszeit innerhalb von zumindest einem Teil der zweiten Dotierungsregion 1320 (z.B. Drift-Region) länger als 10μs (oder länger als 50μs oder länger als 100μs).
  • Die zweite Elektrodenstruktur 1340 ist Kontakt mit der zweiten Dotierungsregion 1320. Die zweite Elektrodenstruktur 1340 kann eine Metallstruktur sein, die auf die Hauptoberfläche oder Rückseite des Halbleitersubstrats aufgebracht ist. Die zweite Elektrodenstruktur 1340 kann eine oder mehrere Schichten aufweisen. Z.B. kann die zweite Elektrodenstruktur 1340 eine Silizid-Schicht (z.B. Kobalt-Silizid oder Titan-Silizid) in Kontakt mit dem Halbleitersubstrat aufweisen, gefolgt von einer Metallschicht (z.B. Kupfer oder Aluminium).
  • Die zweite Elektrodenstruktur 1340 kann an der Hauptoberfläche des Halbleitersubstrats zum Implementieren einer lateralen Diode oder eines lateralen Transistors angeordnet sein, oder kann an einer Rückseite des Halbleitersubstrats zum Implementieren einer vertikalen Diode oder eines vertikalen Transistors angeordnet sein. Anders ausgedrückt kann die zweite Elektrodenstruktur 1340 in Kontakt mit der zweiten Dotierungsregion an einer Rückseite des Halbleitersubstrats sein und die Rückseite des Halbleitersubstrats ist gegenüberliegend zu der Hauptoberfläche des Halbleitersubstrats angeordnet.
  • Z.B. kann sich die erste Dotierungsregion 1310 in eine Tiefe von weniger als 4μm (z.B. zwischen 1μm und 3μm) in das Halbleitersubstrat erstrecken.
  • Die zweite Dotierungsregion 1320 kann Abschnitte mit unterschiedlichen Dotierungskonzentrationen aufweisen. Z.B. kann die zweite Dotierungsregion 1320 eine Drift-Region und eine Emitter-Region (z.B. Kathoden-Region einer Diode) aufweisen. Die Emitter-Region kann in Kontakt mit der zweiten Elektrodenstruktur 1340 an einer Rückseite des Halbleitersubstrats sein. Ferner kann die Emitter-Region eine höhere durchschnittliche Dotierungskonzentration aufweisen (z.B. zwischen 1·1016cm–3 und 1·1020cm–3) als die Drift-Region.
  • Ferner kann die zweite Dotierungsregion 1320 eine optionale Feldstoppregion aufweisen, die zwischen der Drift-Region und der Emitter-Region angeordnet ist (z.B. 14). Die Feldstoppregion kann eine durchschnittliche Dotierungskonzentration zwischen einer Dotierungskonzentration der Drift-Region und einer Dotierungskonzentration der Emitter-Region aufweisen.
  • Die Drift-Region kann eine Dicke aufweisen, die von der Spannungsklasse des Halbleiterbauelements (z.B. ungefähr die Blockier-Spannung des Bauelements geteilt durch eine Zahl zwischen 8 und 12, z.B. 10) abhängig ist.
  • Die optionale Feldstoppregion kann z.B. eine Dicke zwischen 3μm und 10μm aufweisen. Die Emitter-Region kann z.B. eine Dicke unter 1μm aufweisen.
  • Das Halbleiterbauelement 1300 kann optional einen Isolationsgraben (z.B. 14) aufweisen, der zumindest einen Teil der ersten Dotierungsregion 1310 umgibt (oder die erste Dotierungsregion lateral komplett umgeben kann). Die Gräben können das Risiko reduzieren, dass das Feld die erste Elektrodenstruktur 1330 erreicht und einen Durchbruch verursacht.
  • Weitere Details und Aspekte des Halbleiterbauelements 1300 (z.B. Transistorstruktur, Dotierungskonzentrationen, zusätzliche Strukturen) werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Beispiele erwähnt (z.B. 1a–12). Das Halbleiterbauelement 1300 kann ein oder mehrere zusätzliche, optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das eine erste Dotierungsregion aufweist, die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt. Die erste Dotierungsregion weist einen ersten Leitfähigkeitstyp auf. Ferner weist das Halbleiterbauelement eine zweite Dotierungsregion auf, die benachbart zu der ersten Dotierungsregion angeordnet ist. Die zweite Dotierungsregion weist einen zweiten Leitfähigkeitstyp auf. Die erste Dotierungsregion weist zumindest einen Abschnitt einer niedrigen Dotierungsdosis auf, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts einer niedrigen Dotierungsdosis der ersten Dotierungsregion ist weniger als drei Mal eine Durchbruchladung. Zusätzlich dazu umfasst das Halbleiterbauelement eine erste Elektrodenstruktur in Kontakt mit der ersten Dotierungsregion an der Hauptoberfläche des Halbleitersubstrats und einen Isolationsgraben benachbart zu zumindest einem Teil der ersten Dotierungsregion. Ferner weist das Halbleiterbauelement eine zweite Elektrodenstruktur in Kontakt mit der zweiten Dotierungsregion auf.
  • Der Isolationsgraben kann das Durchbruchverhalten verbessern oder kann die Durchbruchspannung erhöhen, obwohl die erste Dotierungsregion z.B. sehr leicht dotiert ist.
  • Z.B. kann eine noch niedrigere Dotierungsdosis aufgrund des Isolationsgrabens möglich sein. Z.B. ist die Dotierungsdosis innerhalb des Abschnitts einer niedrigen Dotierungsdosis der ersten Dotierungsregion weniger als ein Mal (oder weniger als zwei Mal) eine Durchbruchladung.
  • Weitere Details und Aspekte des Halbleiterbauelements mit dem Isolationsgraben (z.B. erste Dotierungsregion, zweite Dotierungsregion, erste Elektrodenstruktur, zweite Elektrodenstruktur) werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren Beispielen erwähnt, die vorangehend oder nachfolgend beschrieben sind (z.B. 13). Das Halbleiterbauelement 1400 kann ein oder mehrere zusätzliche, optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
  • 14 kann ein Beispiel eines Halbleiterbauelements 1400 zeigen, das eine Diode mit einem Isolationsgraben 1450 implementiert, der die erste Dotierungsregion 1310 umgibt. Die erste Dotierungsregion 1310 weist eine sehr niedrige p-Dotierung p– auf.
  • Der Isolationsgraben 1450 umgibt die erste Dotierungsregion 1310 lateral, während die erste Dotierungsregion 1310 in Kontakt mit der ersten Elektrodenstruktur an der Hauptoberfläche des Halbleitersubstrats des Halbleiterbauelements 1400 ist und an die zweite Dotierungsregion an einer gegenüberliegenden Seite angrenzt. Der Isolationsgraben 1450 erstreckt sich tiefer in das Halbleitersubstrat als die erste Dotierungsregion 1310. Der Isolationsgraben 1450 kann vollständig mit Isolationsmaterial (z.B. Oxid) gefüllt sein oder kann eine Grabenelektrode 1452 (z.B. Polysilizium oder Kupfer) enthalten, die von dem Halbleitersubstrat durch eine Isolationsschicht (z.B. Oxid) isoliert ist. Die optionale Grabenelektrode 1452 kann eine schwebende Elektrode sein oder mit der ersten Elektrodenstruktur kurzgeschlossen sein.
  • Z.B. kann sich der Isolationsgraben 1450 mehr als 1μm (oder mehr als 2μm oder mehr als 5μm tiefer in das Halbleitersubstrat erstrecken als die erste Dotierungsregion 1310.
  • Die zweite Dotierungsregion weist eine leicht n-dotierte n–-Driftregion 1420, eine n-dotierte n-Feldstopp-Region 1422 und eine hoch n-dotierte n+-Emitter- oder Kathoden-Region auf.
  • Eine (z.B. maximale oder durchschnittliche) laterale Erstreckung (z.B. entlang der Hauptoberfläche) der ersten Dotierungsregion 1310 (oder einer Distanz von gegenüberliegenden Teilen des Isolationsgrabens) kann z.B. zwischen 3% und 10% (z.B. 5%) einer Breite einer Verarmungsregion in einem Blockier-Zustand des Halbleiterbauelements 200 sein.
  • Die erste Elektrodenstruktur kann eine Kontaktmetallschicht 1430 aufweisen (z.B. Platin-Silizid oder Iridium-Silizid), die zumindest an dem Kontaktbereich mit der ersten Dotierungsregion 1310 angeordnet ist. Ferner kann die erste Elektrodenstruktur eine zweite Metallschicht 1432 aufweisen (z.B. Kuper oder Aluminium), die auf die Kontaktmetallschicht 1430 aufgebracht ist. Die zweite Metallschicht 1432 kann eine wesentlich größere Dicke aufweisen (z.B. mehr als fünf Mal größer, mehr als zehn Mal größer oder mehr als 50 Mal größer) als die Kontaktmetallschicht 1430.
  • Zumindest ein Teil der ersten Elektrodenstruktur kann von dem Halbleitersubstrat außerhalb der ersten Dotierungsregion 1310 durch eine Isolationsschicht 1470 isoliert sein.
  • Optional kann das Halbleiterbauelement 1400 eine schwebende Dotierungsregion 1460 aufweisen, die den ersten Leitfähigkeitstyp aufweist. Die schwebende Dotierungsregion 1460 kann benachbart zu dem Isolationsgraben gegenüberliegend zu der ersten Dotierungsregion 1310 angeordnet sein. Die schwebende Dotierungsregion 1460 kann sich tiefer in das Halbleitersubstrat erstrecken als die erste Dotierungsregion 1310. Die schwebende Dotierungsregion 1460 kann sich ferner tiefer in das Halbleitersubstrat erstrecken als der Isolationsgraben 1450. Die schwebende Dotierungsregion 1460 kann eine höhere, durchschnittliche Dotierungskonzentration aufweisen als die erste Dotierungsregion 1310. Die eine oder die mehreren schwebenden Dotierungsregionen 1460 können von der ersten Dotierungsregion 1310 durch den Isolationsgraben und die zweite Dotierungsregion getrennt sein.
  • Eine Mehrzahl von gleichen oder ähnlichen Strukturen (Grabenzellen), wie in 14 gezeigt ist (z.B. erste Dotierungsregion, Isolationsgräben), kann über das Halbleitersubstrat verteilt sein.
  • Weitere Details uns Aspekte des Halbleiterbauelements 1400 (z.B. erste Dotierungsregion, zweite Dotierungsregion, erste Elektrodenstruktur, zweite Elektrodenstruktur) werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Beispiele (z.B. 13) erwähnt. Das Halbleiterbauelement 1400 kann ein oder mehrere zusätzliche, optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
  • 14 kann ein Beispiel einer Freilaufdiode mit einer ultraleicht dotierten Anode zeigen. Grabenstrukturen und ein spezielles Kontaktmetall können zum Ermöglichen der Blockier-Fähigkeit verwendet werden. Optional können nicht verbundene (schwebende) p-Regionen zwischen den Grabenzellen zum Reduzieren der Feldstärke an dem Grabenboden verwendet werden.
  • 15 zeigt ein Flussdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel. Das Verfahren 1500 weist das Bilden 1510 einer ersten Dotierungsregion auf, die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt. Die erste Dotierungsregion weist einen ersten Leitfähigkeitstyp auf. Eine zweite Dotierungsregion ist benachbart zu der ersten Dotierungsregion angeordnet. Die zweite Dotierungsregion weist einen zweiten Leitfähigkeitstyp auf. Die erste Dotierungsregion weist zumindest einen Abschnitt einer niedrigen Dotierungsdosis auf, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion erstreckt. Eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der ersten Dotierungsregion ist weniger als drei Mal eine Durchbruchladung. Zusätzlich dazu weist das Verfahren 1500 das Bilden 1520 einer ersten Elektrodenstruktur in Kontakt mit der ersten Dotierungsregion an der Hauptoberfläche des Halbleitersubstrats auf. Die Arbeitsfunktion der ersten Elektrodenstruktur an der Hauptoberfläche des Halbleitersubstrats ist höher als die Arbeitsfunktion der ersten Dotierungsregion an der Hauptoberfläche des Halbleitersubstrats. Ferner weist das Verfahren 1500 das Bilden 1530 einer zweiten Elektrodenstruktur in Kontakt mit der zweiten Dotierungsregion auf.
  • Weitere Details und Aspekte des Verfahrens 1500 werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der oben beschriebenen Beispiele erwähnt (z.B. 1a–14). Das Verfahren 1500 kann einen oder mehrere zusätzliche optionale Schritte aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzepts oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
  • Einige Ausführungsbeispiele beziehen sich auf eine Hochleistungsfreilaufdiode mit Graben und ultraleicht dotierter Anodenstruktur.
  • Die Vorderseiten-Plasma-Ladungsträgerdichte kann niedrig gehalten werden, um die Schaltverluste während einer Kommutierung einer Freilaufdiode niedrig zu halten.
  • Z.B. kann die Anode schwach dotiert sein und zusätzlich dazu kann die Ladungsträgerlebenszeit durch Lebenszeitkonstruktion reduziert werden. Die Untergrenze der Dotierung kann von verschiedenen Faktoren abhängen. Ein guter ohmscher Kontakt mit dem Vorderseitenmetall kann erwünscht sein, was zumindest zu einer minimalen Dotierung führt. Ferner kann die p-Region eine minimale Ladung in dem Blockier-Fall bereitstellen, um einen Felddurchbruch zu dem Kontakt zu verhindern. Zusätzlich dazu kann der Anodenentwurf die Robustheit und Stabilität betreffend kosmische Strahlung beeinflussen. Ein verwendetes Lebenszeitdotierungsverfahren jedoch kann den Leck-Strom bei hohen Betriebstemperaturen erhöhen, was den Weg zu höheren Übergangstemperaturen für hohe Leistungsdichten schwierig machen oder behindern kann.
  • Eine vorgeschlagene Struktur kann eine Diode mit extrem schwacher Emitter-Effizienz ohne oder mit reduziertem unerwünschtem Einfluss im Hinblick auf eine reduzierte Blockier-Fähigkeit ermöglichen. Zusätzlich dazu kann eine vorgeschlagene Struktur die Implementierung einer Hochleistungsfreilaufdiode ohne die Anwendung von Verfahren zur Ladungsträger-Lebenszeit-Einstellung ermöglichen. Eine Lebenszeiteinstellung kann durch eine Schwermetalldiffusion (z.B. Platin oder Gold), eine zusätzliche Elektronenbestrahlung und/oder Protonenbestrahlung ermöglicht werden, was z.B. einen erhöhten Leck-Strom bei hohen Betriebstemperaturen verursachen kann.
  • Gemäß einem Aspekt kann die Implementierung einer ultraleicht dotierten p-Anode durch Implementieren von Gräben ermöglicht werden. Die Gräben können die p-Region aussparen und können einen Durchbruch des elektrischen Feldes zu dem Kontakt verhindern (z.B. 14). Zusätzlich dazu kann ein Kontaktmetall verwendet werden, das eine ohmsche Kontaktierung eines sehr leicht dotierten p-Siliziums ermöglicht. Das Kontaktmaterial kann eine Arbeitsfunktion WM größer als die des Halbleiter WS aufweisen, sodass eine Bandbiegung mit positiver Krümmung hin zu dem Metall-Halbleiter-Übergang erhalten werden kann (z.B. 16). Das Valenzband in dem Halbleiter kann sich hin zu dem Fermi-Niveau biegen, sodass die Löcher des Halbleiters ungehindert ohne Potential-Barriere zu dem Metallkontakt fließen können. Auf diese Weise kann ein sehr guter ohmscher Kontakt zu der leicht dotierten p-Region implementiert werden und die Ladungsdichte von Löchern nahe dem Metall-Halbleiter-Übergang kann erhöht werden. Das Fermi-Niveau kann sich näher an das Valenzband bewegen.
  • Einige Silizide (Metall-Silizium-Verbund) mit Komponenten aus Platin und/oder Iridium können als Kontaktmaterial mit entsprechender Arbeitsfunktion verwendet werden (z.B. 17). Platin-Silizid (PtSi) kann für eine Hochspannungs-Freilaufdiode oder eine Dioden-Region in einem rückwärts leitenden IGBT verwendet werden.
  • Das vorgeschlagene Konzept kann die Optimierung oder Verbesserung des Plasmaprofils im Vergleich zu anderen Freilaufdioden ermöglichen (z.B. 19), kann das Einsparen des relativ komplexen Prozesses zur Lebenszeitdotierung ersparen und/oder kann eine Erhöhung einer maximalen Übergangsstellentemperatur aufgrund der Reduktion von warmen Leck-Strömen ermöglichen.
  • Z.B. kann die Optimierung oder Verbesserung des Plasmaprofils und/oder die Erhöhung einer maximalen Übergangsstellentemperatur wichtig sein zum Implementieren höherer Leistungsdichten in IGBT-Modulen mit Freilaufdioden.
  • Gemäß einem Aspekt kann eine Freilaufdiode mit einer ultraleicht dotierten p-Anode ohne Trägerlebenszeitdotierung implementiert werden. Dazu können Grabenzellen oder Grabenstrukturen in die Diodenstruktur integriert werden und ein Kontaktmaterial mit einer spezifischen Arbeitsfunktion WM kann verwendet werden. Das Kontaktmaterial kann eine sehr hohe Arbeitsfunktion aufweisen, die größer ist als die des leicht p-dotierten Siliziums. 16 zeigt eine schematische Bandstruktur des Metallschicht-Halbleiter-Übergangs. Durch eine geeignete Auswahl eines Metalls mit einer erwähnten hohen Arbeitsfunktion kann ein Bandbiegen in dem Halbleiter erreicht werden, was zu einer erhöhten Löcher-Konzentration an der Metall-Halbleiter-Schnittstelle führen kann.
  • Ferner können die Löcher der nur leicht p-dotierten Si-Region keine Energiebarriere an dem Metall-Halbleiter-Übergang sehen, was zu einem guten ohmschen Kontakt führt. Die Banddeformation des Valenzbandes an dem Metall-Halbleiter-Übergang kann vergleichbar zu einem höher p-dotierten Halbleiter funktionieren und kann einen Durchbruch des Feldes zu dem Metallkontakt unterdrücken. 18 zeigt das simulierte Blockier-Strom-(Leck-Strom-)Verhalten einer vorgeschlagenen Struktur in Abhängigkeit von der Arbeitsfunktion des Metalls (variierend von 4,35eV bis 4,90eV in Schritten von 0,05eV). Der Leck-Strom einer extrem leicht dotierten Anode (z.B. kleiner drei Mal die Durchbruchladung) kann auf einem sehr niedrigen Pegel bleiben, sogar bis zu der Durchbruchspannung, wenn eine hohe Arbeitsfunktion (für das Kontaktmetall) von mehr als 4,9eV verwendet wird.
  • Eine vorgeschlagene Struktur kann die Implementierung eines optimalen oder verbesserten Plasmaprofils für eine Freilaufdiode ermöglichen, das stark abnehmend hin zu der Vorderseite oder Hauptoberfläche sein kann (z.B. 19).
  • Optional kann der Rückseiten-n-Emitter in seiner Effizienz verringert werden, für eine weitere Optimierung oder Verbesserung der Schalteigenschaften, um eine vergleichbare oder sogar niedrigere Speicherungsladung zu erhalten als an anderen Strukturen (z.B. gepunktete Linie in 19).
  • 19 zeigt ein mögliches Ladungsträgerprofil einer Freilaufdiode in einem gefluteten Zustand (leitenden Zustand) für eine vorgeschlagene Struktur (z.B. 13 oder 14) mit einer hohen Emitter-Dotierung 1920 (z.B. Dotierungsdosis zwischen 1·1015 bis 1·1016, was zu einer durchschnittlichen oder Rand-Dotierungskonzentration in der Emitter-Region zwischen 1·1018* bis 1·1020 führt) und einer niedrigeren Emitter-Dotierung 1930 (z.B. Dotierungsdosis zwischen 1·1013 bis 1·1015, was zu einer durchschnittlichen oder Rand-Dotierungskonzentration in der Emitter-Region zwischen 1·1016 bis 1·1019 führt). Im Vergleich ist eine andere Struktur mit einer gezielten Ladungsträger-Lebenszeit-Reduktion 1910 gezeigt. Eine vorgeschlagene Struktur (z.B. 13 oder 14) kann ein im Wesentlichen lineares Ladungsträgerprofil (z.B. Abweichung von weniger als 10% von einem linearen Verhalten) in dem leitenden Zustand oder gefluteten Zustand aufweisen.
  • Die vorgeschlagene Struktur kann untersucht werden durch SEM (Scanning Electron Microscopy; Rasterelektronenmikroskopie; REM) von Querschnitten oder SIMS-Messung (Secondary Ion Mass Spectroscopy; Sekundärionenmassenspektroskopie) z.B. für eine Materialanalyse und zum Bestimmen der Kontaktmaterialien.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z.B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die nichtflüchtigen Programmspeichervorrichtungen können z.B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Beispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Wesen und Schutzbereich enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für ...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige gemeinschaftlich verwendet werden können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbares Gate-Array (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifisch eingeschlossen sein.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in einem computerlesbaren Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollten. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese unterteilt werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Halbleiterbauelement (1300; 1400), umfassend: eine erste Dotierungsregion (1310), die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt, wobei die erste Dotierungsregion (1310) einen ersten Leitfähigkeitstyp aufweist; eine zweite Dotierungsregion (1320), die benachbart zu der ersten Dotierungsregion (1310) angeordnet ist, wobei die zweite Dotierungsregion (1320) einen zweiten Leitfähigkeitstyp aufweist, wobei die erste Dotierungsregion (1310) zumindest einen Abschnitt einer niedrigen Dotierungsdosis aufweist, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion (1320) erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts einer niedrigen Dotierungsdosis der ersten Dotierungsregion (1310) niedriger ist als drei Mal eine Durchbruchladung; eine erste Elektrodenstruktur in Kontakt mit der ersten Dotierungsregion (1310) an der Hauptoberfläche des Halbleitersubstrats, wobei die Arbeitsfunktion der ersten Elektrodenstruktur (1330) an der Hauptoberfläche des Halbleitersubstrats größer ist als 4,9eV oder niedriger ist als 4,4eV; und eine zweite Elektrodenstruktur (1340) in Kontakt mit der zweiten Dotierungsregion (1320).
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei eine Schottky-Barriere zwischen der ersten Elektrodenstruktur (1330) und der ersten Dotierungsregion (1310) niedriger als 0,3eV für Majorität-Ladungsträger der ersten Dotierungsregion (1310) ist.
  3. Das Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei die erste Elektrodenstruktur (1330) Platin-Silizid oder Iridium-Silizid aufweist.
  4. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine Ladungsträger-Lebenszeit innerhalb von zumindest einem Teil der zweiten Dotierungsregion (1320) länger ist als 10μs.
  5. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der ersten Dotierungsregion (1310) niedriger ist als einmal eine Durchbruchladung.
  6. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die erste Dotierungsregion (1310) und die zweite Dotierungsregion (1320) eine bipolare Diode zwischen der ersten Elektrodenstruktur (1330) und der zweiten Elektrodenstruktur (1340) implementieren.
  7. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die zweite Elektrodenstruktur (1340) an einer Rückseite des Halbleitersubstrats in Kontakt mit der zweiten Dotierungsregion (1320) ist, wobei die Rückseite des Halbleitersubstrats gegenüberliegend zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  8. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die zweite Dotierungsregion (1320) eine Drift-Region und eine Emitter-Region aufweist, wobei die Emitter-Region an einer Rückseite des Halbleitersubstrats in Kontakt mit der zweiten Elektrodenstruktur (1340) ist, wobei die Emitter-Region eine höhere durchschnittliche Dotierungskonzentration aufweist als die Drift-Region.
  9. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei sich die erste Dotierungsregion (1310) in eine Tiefe von weniger als 4μm in das Halbleitersubstrat erstreckt.
  10. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, das einen Isolationsgraben (1450) benachbart zu zumindest einem Teil der ersten Dotierungsregion (1310) aufweist.
  11. Das Halbleiterbauelement gemäß Anspruch 10, wobei der Isolationsgraben (1450) eine Grabenelektrode (1452) aufweist, die von dem Halbleitersubstrat durch eine Isolationsschicht innerhalb des Isolationsgrabens (1450) isoliert ist, wobei die Grabenelektrode (1452) mit der ersten Elektrodenstruktur (1330) kurzgeschlossen ist.
  12. Das Halbleiterbauelement gemäß Anspruch 10 oder 11, wobei der Isolationsgraben (1450) sich tiefer in das Halbleitersubstrat erstreckt als die erste Dotierungsregion (1310).
  13. Das Halbleiterbauelement gemäß einem der Ansprüche 10 bis 12, das eine schwebende Dotierungsregion (1460) aufweist, die den ersten Leitfähigkeitstyp aufweist, wobei die schwebende Dotierungsregion (1460) benachbart zu dem Isolationsgraben (1450) gegenüberliegend zu der ersten Dotierungsregion (1310) angeordnet ist.
  14. Ein Halbleiterbauelement, umfassend: eine erste Dotierungsregion (1310), die sich von einer Hauptoberfläche eines Halbleitersubstrats in das Halbleitersubstrat erstreckt, wobei die erste Dotierungsregion (1310) einen ersten Leitfähigkeitstyp aufweist; eine zweite Dotierungsregion (1320), die benachbart zu der ersten Dotierungsregion (1310) angeordnet ist, wobei die zweite Dotierungsregion (1320) einen zweiten Leitfähigkeitstyp aufweist, wobei die erste Dotierungsregion (1310) zumindest einen Abschnitt mit niedriger Dotierungsdosis aufweist, der sich von der Hauptoberfläche des Halbleitersubstrats zu der zweiten Dotierungsregion (1320) erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der ersten Dotierungsregion (1310) niedriger ist als drei Mal eine Durchbruchladung; eine erste Elektrodenstruktur (1330) in Kontakt mit der ersten Dotierungsregion (1310) an der Hauptoberfläche des Halbleitersubstrats; einen Isolationsgraben (1450) benachbart zu zumindest einem Teil der ersten Dotierungsregion (1310); und eine zweite Elektrodenstruktur (1340) in Kontakt mit der zweiten Dotierungsregion (1320).
  15. Ein Halbleiterbauelement mit zumindest einer Feldeffekttransistorstruktur, die ein Halbleitersubstrat aufweist, das eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region und zumindest ein Gate umfasst, wobei die Source-Region und die Drift-Region zumindest hauptsächlich einen ersten Leitfähigkeitstyp aufweisen, wobei die Body-Region zumindest hauptsächlich einen zweiten Leitfähigkeitstyps aufweist, wobei die Body-Region zumindest einen Abschnitt einer niedrigen Dotierungsdosis aufweist, der sich von der Drift-Region zu zumindest entweder der Source-Region oder einer elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche des Halbleitersubstrats erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis der Body-Region kleiner ist als drei Mal eine Durchbruchladung.
  16. Das Halbleiterbauelement gemäß Anspruch 15, wobei sich der Abschnitt mit niedriger Dotierungsdosis vertikal von der Drift-Region zu zumindest entweder der Source-Region oder einer elektrischen Kontaktschnittstelle der Body-Region an einer Hauptoberfläche des Halbleitersubstrats erstreckt und eine laterale Erstreckung von zumindest 20% einer lateralen Erstreckung der Body-Region der zumindest einen Feldeffekttransistorstruktur aufweist, die an die Hauptoberfläche oder Source-Region angrenzt.
  17. Das Halbleiterbauelement gemäß Anspruch 15 oder 16, wobei sich ein erster Dotierungsabschnitt innerhalb der Body-Region zwischen der Source- und der Drift-Region erstreckt und sich ein zweiter Dotierungsabschnitt innerhalb der Body-Region zwischen der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche und der Drift-Region erstreckt, wobei der Abschnitt mit niedriger Dotierungsdosis zumindest entweder der erste oder zweite Dotierungsabschnitt ist und der der andere Dotierungsabschnitt eine höhere Dotierungsdosis aufweist als der Abschnitt mit niedriger Dotierungsdosis.
  18. Das Halbleiterbauelement gemäß einem der Ansprüche 15 bis 17, das einen Kontaktgraben, der in die Body-Region reicht, und eine Kontaktmetallschicht auf der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche aufweist, die in Kontakt mit der Body-Region an dem Boden des Kontaktgrabens ist.
  19. Das Halbleiterbauelement gemäß einem der Ansprüche 15 bis 18, das eine Mehrzahl von Gate-Gräben aufweist, die vertikal von der elektrischen Kontaktschnittstelle der Body-Region an der Hauptoberfläche zu der Drift-Region reichen, die die eine oder die mehreren Body-Regionen von einer oder mehreren Dioden-Regionen trennt, wobei das zumindest eine Gate der zumindest einen Feldeffekttransistorstruktur innerhalb von zumindest einem der Mehrzahl von Gate-Gräben angeordnet ist, wobei das Gate von der Body-Region, der Source-Region und der Drift-Region der zumindest einen Feldeffekttransistorstruktur isoliert ist.
  20. Ein Halbleiterbauelement, umfassend: zumindest eine Feldeffekttransistorstruktur, die ein Halbleitersubstrat aufweist, das eine Drift-Region, zumindest eine Body-Region, zumindest eine Source-Region und zumindest ein Gate aufweist, wobei die Source-Region und die Drift-Region zumindest hauptsächlich einen ersten Leitfähigkeitstyp aufweisen, wobei die Body-Region zumindest hauptsächlich einen zweiten Leitfähigkeitstyp aufweist; eine Dioden-Region des zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der Drift-Region bildet, die von der Body-Region getrennt ist, wobei die Dioden-Region zumindest einen Abschnitt mit niedriger Dotierungsdosis aufweist, der sich von einer elektrischen Anodenkontaktschnittstelle der Dioden-Region an einer Hauptoberfläche des Halbleitersubstrats zu der Drift-Region erstreckt, wobei eine Dotierungsdosis innerhalb des Abschnitts mit niedriger Dotierungsdosis kleiner als drei Mal eine Durchbruchladung ist.
DE102014119278.8A 2013-12-19 2014-12-19 Halbleiterbauelemente Active DE102014119278B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/133,912 2013-12-19
US14/133,912 US9337270B2 (en) 2013-12-19 2013-12-19 Semiconductor device
US14/561,357 US9337185B2 (en) 2013-12-19 2014-12-05 Semiconductor devices
US14/561,357 2014-12-05

Publications (2)

Publication Number Publication Date
DE102014119278A1 true DE102014119278A1 (de) 2015-06-25
DE102014119278B4 DE102014119278B4 (de) 2019-01-24

Family

ID=53275537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119278.8A Active DE102014119278B4 (de) 2013-12-19 2014-12-19 Halbleiterbauelemente

Country Status (3)

Country Link
US (1) US9337185B2 (de)
CN (1) CN104733519B (de)
DE (1) DE102014119278B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024877A (zh) * 2016-06-28 2016-10-12 长安大学 N沟肖特基栅碳化硅静电感应晶闸管及其制造方法
DE102015111371A1 (de) * 2015-07-14 2017-01-19 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
US10868170B2 (en) 2017-11-29 2020-12-15 Infineon Technologies Austria Ag Layout for needle cell trench MOSFET
DE102019133030A1 (de) * 2019-12-04 2021-06-10 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640610B2 (en) * 2014-02-28 2017-05-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP6392133B2 (ja) 2015-01-28 2018-09-19 株式会社東芝 半導体装置
CN107851614A (zh) 2015-02-27 2018-03-27 D3半导体有限公司 垂直功率器件内的表面器件
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
US9722059B2 (en) * 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
CN105261564B (zh) * 2015-11-04 2018-05-29 株洲南车时代电气股份有限公司 一种逆导igbt的制备方法
CN106098767A (zh) * 2016-06-28 2016-11-09 长安大学 P沟肖特基栅碳化硅静电感应晶闸管及其制造方法
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
US10559663B2 (en) * 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution
JP2018082010A (ja) * 2016-11-15 2018-05-24 株式会社デンソー 半導体装置
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
GB2575810A (en) * 2018-07-23 2020-01-29 Ween Semiconductors Tech Co Ltd Power semiconductor device
US11124874B2 (en) * 2018-10-25 2021-09-21 Applied Materials, Inc. Methods for depositing metallic iridium and iridium silicide
DE112020000717T5 (de) * 2019-02-07 2021-11-04 Rohm Co., Ltd. Halbleiterbauelement
JP7204544B2 (ja) * 2019-03-14 2023-01-16 株式会社東芝 半導体装置
WO2020193180A1 (en) * 2019-03-22 2020-10-01 Abb Power Grids Switzerland Ag Reverse conducting insulated gate power semiconductor device having low conduction losses
CN113544547B (zh) 2019-03-29 2023-11-10 深圳帧观德芯科技有限公司 辐射检测装置及其制备方法
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN113130628B (zh) * 2021-04-14 2022-06-24 上海擎茂微电子科技有限公司 一种鲁棒性高的半导体装置及其制备方法
CN114551576B (zh) * 2022-04-26 2022-07-01 成都蓉矽半导体有限公司 一种高抗浪涌电流能力的栅控二极管
CN115985852B (zh) * 2023-03-22 2023-06-23 上海鼎阳通半导体科技有限公司 半导体器件及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3927225A (en) * 1972-12-26 1975-12-16 Gen Electric Schottky barrier contacts and methods of making same
DE69429913T2 (de) * 1994-06-23 2002-10-31 St Microelectronics Srl Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
DE10085054B4 (de) 2000-08-30 2005-12-15 Infineon Technologies Ag Trench-IGBT
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
US7629655B2 (en) * 2007-03-20 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple silicide regions
JP2010045123A (ja) 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8853776B2 (en) 2011-09-21 2014-10-07 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
JP5792701B2 (ja) 2012-09-24 2015-10-14 株式会社東芝 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111371A1 (de) * 2015-07-14 2017-01-19 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102015111371B4 (de) * 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
US9941274B2 (en) 2015-07-14 2018-04-10 Infineon Technologies Ag Semiconductor device with a switchable and a non-switchable diode region
US10153275B2 (en) 2015-07-14 2018-12-11 Infineon Technologies Ag Method of operating an IGBT having switchable and non-switchable diode cells
CN106024877A (zh) * 2016-06-28 2016-10-12 长安大学 N沟肖特基栅碳化硅静电感应晶闸管及其制造方法
US10868170B2 (en) 2017-11-29 2020-12-15 Infineon Technologies Austria Ag Layout for needle cell trench MOSFET
DE102019133030A1 (de) * 2019-12-04 2021-06-10 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung
US11444158B2 (en) 2019-12-04 2022-09-13 Infineon Technologies Austria Ag Semiconductor device including an anode contact region having a varied doping concentration
DE102019133030B4 (de) 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren

Also Published As

Publication number Publication date
US20150179637A1 (en) 2015-06-25
US9337185B2 (en) 2016-05-10
CN104733519A (zh) 2015-06-24
CN104733519B (zh) 2018-01-12
DE102014119278B4 (de) 2019-01-24

Similar Documents

Publication Publication Date Title
DE102014119278B4 (de) Halbleiterbauelemente
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102013102289A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative