DE102014115664A1

DE102014115664A1 - Ein Teile-durch-1,5-Schaltkreis für hohe Geschwindigkeiten und mit einer relativen Einschaltdauer von 50%

Info

Publication number: DE102014115664A1
Application number: DE201410115664
Authority: DE
Inventors: Ali Atesoglu
Original assignee: Avago Technologies General IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2013-10-28
Filing date: 2014-10-28
Publication date: 2015-04-30
Also published as: US9065449B2; US20150116011A1

Abstract

Ein Teile-durch-1,5-Schaltkreis umfasst einen Teile-durch-3-Schaltkreis und einen Frequenzverdopplerschaltkreis. Der Teile-durch-3-Schaltkreis hat einige Logikelemente und liefert einen von Störimpulsen freien Betrieb mit einer Ausgabe mit einer relativen Einschaltdauer von 50%. Der Frequenzverdopplerschaltkreis basiert auf einem Phasenregelkreisschaltkreis.

Description

HINTERGRUND
Daten-Transceiver für hohe Geschwindigkeiten umfassen üblicherweise Frequenzteilerschaltkreise, die eine höhere Frequenz in eine niedrigere Frequenz umwandeln, d. h. eine höhere Frequenz hinunter auf eine niedrigere Frequenz teilen. Derartige Frequenzteilerschaltkreise sind üblicherweise als „Teile-durch-X”-Schaltkreise bekannt, wobei X eine Zahl ist. Am häufigsten gebraucht ist X eine Ganzzahl. Jedoch sind auch „partielle Teiler” („fractional divider”)-Schaltkreise bekannt, bei denen X keine Ganzzahl ist. Beispielsweise sind Teile-durch-1,5-Schaltkreise bekannt.
Daten-Transceiver für hohe Geschwindigkeiten können mehrere Frequenzteilerschaltkreise umfassen, die durch mehrere entsprechende Werte von X teilen. Beispielsweise kann ein Transceiver einen Teile-durch-2-Schaltkreis und einen Teile-durch-4-Schaltkreise sowie andere derartige Teile-durch-X-Schaltkreise umfassen. Ein Multiplexer kann enthalten sein, der auswählt, welcher der Frequenzteilerschaltkreise in Antwort auf Betriebsbedingungen verwendet werden soll.
Partielle Teilerschaltkreise beruhen üblicherweise auf einem Phasenregelkreis(PLL, phase-locked loop)-Schaltkreis und können ziemlich komplex sein, insbesondere wenn eine relative Einschaltdauer von 50% erzeugt wird. Die Komplexität des Schaltkreises kann in ungewünschter Weise zu Leistungsverlusten beitragen und Fläche auf einem Chip eines integrierten Schaltkreises verbrauchen.
ZUSAMMENFASSUNG
Ausführungsformen der vorliegenden Erfindung beziehen sich auf einen Teile-durch-1,5-Schaltkreis, der einen Teile-durch-3-Schaltkreis und einen Frequenzverdopplerschaltkreis umfasst. Der Teile-durch-3-Schaltkreis hat einen Eingang, der mit einer Quelle eines Eingangssignals gekoppelt werden kann, d. h. das hinsichtlich seiner Frequenz zu teilende Signal. Der Frequenzverdopplerschaltkreis umfasst einen Phasenregelkreis-Schaltkreis und hat einen Eingang, der mit einem Ausgang des Teile-durch-3-Schaltkreises gekoppelt ist, und einen Ausgang, der den Ausgang des Teile-durch-1,5-Schaltkreises definiert.
Andere Systeme, Verfahren, Merkmale und Vorteile werden einem Fachmann in dem technischen Fachgebiet beim Betrachten der nachfolgenden Figuren und der ausführlichen Beschreibung offensichtlich werden. Es ist beabsichtigt, dass alle derartigen zusätzlichen Systeme, Verfahren, Merkmale und Vorteile innerhalb dieser Beschreibung enthalten sind, innerhalb des Umfangs dieser Patentaschrift enthalten sind und von den beigefügten Patentansprüchen geschützt sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung kann mit Verweis auf die nachfolgenden Zeichnungen besser verstanden werden. Die Komponenten in den Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen eine Betonung darauf gelegt wird, die Prinzipien der vorliegenden Erfindung in klarer Weise darzustellen.
1 ist ein Blockschaubild eines Teile-durch-1,5-Schaltkreises gemäß einer beispielhaften Ausführungsform der Erfindung.
2 ist ein Blockdiagramm des Teile-durch-3-Schaltkreises aus der 1.
3 ist ein Zeitablaufdiagramm für den Teile-durch-3-Schaltkreis aus der 2.
4 ist ein Blockschaubild eines beispielhaften Frequenzverdopplerschaltkreises des Teile-durch-1,5-Schaltkreises aus der 1.
5 ist ein Blockschaubild eines anderen beispielhaften Frequenzverdopplerschaltkreises des Teile-durch-1,5-Schaltkreises aus der 1.
6 ist ein Blockschaubild von noch einem anderen beispielhaften Frequenzverdopplerschaltkreis des Teile-durch-1,5-Schaltkreises aus der 1.
7 ist ein Blockschaubild von noch einem anderen beispielhaften Frequenzverdopplerschaltkreis des Teile-durch-1,5-Schaltkreises aus der 1.
8 ist ein Blockschaubild eines weiteren beispielhaften Frequenzverdopplerschaltkreises des Teile-durch-1,5-Schaltkreises aus der 1.
9 ist ein Blockschaubild eines Ring-VCO.
AUSFÜHRLICHE BESCHREIBUNG
Wie in 1 dargestellt, umfasst in einer veranschaulichenden oder beispielhaften Ausführungsform der Erfindung ein Teile-durch-1,5-Schaltkreis 100 einen Teile-durch-3-Schaltkreis 102 und einen auf einem Phasenregelkreis(PLL)-basierenden Frequenzverdopplerschaltkreis 104. Der Ausgang des Teile-durch-3-Schaltkreises 102 ist mit dem Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104 gekoppelt. Der Teile-durch-1,5-Schaltkreis 100 empfängt ein Eingangstaktsignal (CLK, clock signal) mit einer Frequenz f und erzeugt ein Ausgangstaktsignal (CLK/1,5) mit einer Frequenz f/1,5 und einer relativen Einschaltdauer von 50%.
Wie in der 2 dargestellt, umfasst der Teile-durch-3-Schaltkreis 102 ein erstes D-Flip-Flop (Flip-Flop, d. h. bistabile Kippschaltung) 106, ein zweites D-Flip-Flop 108, ein drittes D-Flip-Flop 110, ein erstes NOR-Gatter 112 und ein zweites NOR-Gatter 114. Der Takteingang des ersten D-Flop-Flops 106 ist mit einem Schaltkreisknoten 116 gekoppelt, der den das oben beschriebene Eingangstaktsignal (CLK) empfangenden Eingang des Teile-durch-3-Schaltkreises 102 definiert. Der Takteingang des zweiten D-Flip-Flops 108 ist in ähnlicher Weise mit dem Schaltkreisknoten 116 gekoppelt. Der Eingang (D) des zweiten D-Flip-Flops 108 ist mit dem Ausgang (Q) des ersten D-Flip-Flops 106 gekoppelt. Der Takteingang des dritten D-Flip-Flops 110 ist invertiert, jedoch in ähnlicher Weise mit dem Schaltkreisknoten 116 gekoppelt. Der Eingang (D) des dritten D-Flip-Flops 110 ist mit dem Ausgang (Q) des zweiten D-Flip-Flops 108 gekoppelt. Der erste Eingang des ersten NOR-Gatters 112 ist mit dem Ausgang (Q) des ersten D-Flip-Flops 106 gekoppelt. Der zweite Eingang des ersten NOR-Gatters 112 ist mit dem Ausgang (Q) des zweiten D-Flip-Flops 108 gekoppelt. Der Ausgang des ersten NOR-Gatters 112 ist mit dem Eingang (D) des ersten D-Flip-Flops 106 gekoppelt. Der erste Eingang des zweiten NOR-Gatters 114 ist mit dem Ausgang des dritten D-Flip-Flops 110 gekoppelt. Der zweite Eingang des zweiten NOR-Gatters 114 ist mit dem Ausgang des zweiten D-Flip-Flops 108 gekoppelt. Der Ausgang des zweiten NOR-Gatters 114 definiert den Ausgang des Teile-durch-3-Schaltkreises 102.
Wie durch das Zeitablaufdiagramm der 3 dargestellt, definieren die Ausgänge des ersten und zweiten Flip-Flops 106 und 108 das höchstwertigste Bit (MSB, most-significant bit) und das niedrigstwertigste Bit (LSB, least-significant bit), respektive, eines Zwei-Bit-Zählerschaltkreises, der in Antwort auf die ansteigende Flanke des Eingangstaktsignals (CLK) zählt. Das dritte D-Flip-Flop 110 empfängt das LSB des Zählers und stellt in Antwort auf die fallende Flanke des Eingangstaktsignals (CLK) einen Ausgang (FEDGE_LSB) bereit, der das LSB darstellt. Das heißt, der Ausgang des dritten D-Flip-Flops 110 ist das LSB des Zählers, verzögert um einen halben Taktzyklus. Das zweite NOR-Gatter 114 kombiniert das LSB des Zählers mit der verzögerten Version des LSB. Folglich hat der Ausgang (CLK/3) des Teile-durch-3-Schaltkreises 102 eine Frequenz von f/3 und eine relative Einschaltdauer von 50%. Es kann angemerkt werden, dass der Teile-durch-3-Schaltkreis 102 aus relativ wenigen Elementen besteht, ohne Störimpulse in der Logikschaltung arbeitet, und unmittelbar nachdem er hochgefahren ist, in einen stabilen (oder stationären) Zustand eintritt, und zwar unabhängig von den anfänglichen Zuständen der Logikelemente.
Wie in der 4 dargestellt, umfasst der PLL-basierte Frequenzverdopplerschaltkreis 104 einen Vergleichsschaltkreis 120, einen Schleifenfilter 122, einen spannungsgesteuerten Oszillator (VCO, voltage-controlled oscillator) 124 und einen Schleifenteilerschaltkreis 126. Der Vergleichsschaltkreis 120 vergleicht den Eingang des Frequenzverdopplerschaltkreises 104 mit einem Rückkopplungsschleifensignal, das von dem Schleifenteilerschaltkreis 126 geliefert wird. Der Schleifenteilerschaltkreis 126 empfängt den Ausgang des VCO 124. Der Ausgang des Vergleichsschaltkreises 120 ist mit dem Eingang des Schleifenfilters 122 gekoppelt. Der Ausgang des Schleifenfilters 122 ist mit dem Eingang des VCO 124 gekoppelt. Der Ausgang des VCO 124 definiert den Ausgang des PLL-basierten Frequenzverdopplerschaltkreises 104.
Wie in der 5 dargestellt, kann der PLL-basierte Frequenzverdopplerschaltkreis 104 (4) beispielsweise in der Form eines PLL-basierten Frequenzverdopplerschaltkreises 104A ausgeführt werden. Der PLL-basierte Frequenzverdopplerschaltkreis 104A umfasst einen Phasenfrequenzdetektor (PFD) 120A, der als ein Vergleichsschaltkreis dient, einen RC-Tiefpassfilter 122A, der als ein Schleifenfilter dient, einen Ring-VCO 124A und einen Teile-durch-2-Schaltkreis 126A, der als ein Schleifenteilerschaltkreis dient. Der Teile-durch-2-Schaltkreis 126A kann aus einem einzelnen D-Flip-Flop bestehen. Der PFD 120A vergleicht den Eingang des Frequenzverdopplerschaltkreises 104A mit einem Rückkopplungsschleifensignal, das von dem Teile-durch-2-Schaltkreis 126A geliefert wird. Der Teile-durch-2-Schaltkreis 126A empfängt den Ausgang des Ring-VCO 124A. Der Ausgang des PFD 120A ist mit dem Eingang des RC-Tiefpassfilters 122A gekoppelt. Der Ausgang des RC-Tiefpassfilters 122A ist mit dem Eingang des Ring-VCO 124A gekoppelt. Im Betrieb wird der Ausgang des PFD 124A gefiltert und stellt die VCO-Frequenz auf oder ab, bis die zwei Eingänge des PFD 120A miteinander in Phase sind. Wenn die zwei Eingänge des PFD 120A miteinander in Phase sind, gibt der Ring-VCO 124A ein Signal aus, das eine Frequenz hat, die zweimal die Frequenz des Signals ist, das als der Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104A zugeführt wird. Der Ausgang des Ring-VCO 124A definiert den Ausgang des PLL-basierten Frequenzverdopplerschaltkreises 104A.
Wie in der 6 dargestellt, kann der PLL-basierte Frequenzverdopplerschaltkreis 104 (4) alternativ beispielsweise in der Form eines PLL-basierten Frequenzverdopplerschaltkreises 104B ausgeführt werden. Der PLL-basierte Frequenzverdopplerschaltkreis 104B umfasst ein Exklusiv-ODER(XOR)-Gatter 120B, das als ein Vergleichsschaltkreis dient, einen RC-Tiefpassfilter 122B, der als ein Schleifenfilter dient, einen Ring-VCO 124B und einen Teile-durch-2-Schaltkreis 126B, der als ein Schleifenteilerschaltkreis dient. Der Teile-durch-2-Schaltkreis 126B kann aus einem einzelnen D-Flip-Flop bestehen. Das XOR-Gatter 120B vergleicht den Eingang des Frequenzverdopplerschaltkreises 104B mit einem Rückkopplungsschleifensignal, das von dem Teile-durch-2-Schaltkreis 126B geliefert wird. Der Teile-durch-2-Schaltkreis 126B empfängt den Ausgang des Ring-VCO 124B. Der Ausgang des XOR 120B ist mit dem Eingang des RC-Tiefpassfilters 122B gekoppelt. Der Ausgang des RC-Tiefpassfilters 122B ist mit dem Eingang des Ring-VCO 124B gekoppelt. Im Betrieb wird der Ausgang des XOR-Gatters 120B gefiltert und stellt die VCO-Frequenz auf oder ab, bis die zwei Eingänge des XOR-Gatters 120B miteinander in Phase sind. Wenn die zwei Eingänge des XOR-Gatters 120B miteinander in Phase sind, gibt der Ring-VCO 124B ein Signal aus, das eine Frequenz aufweist, die zweimal der Frequenz des Signals ist, das an dem Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104B zugeführt wird. Der Ausgang des Ring-VCO 124B definiert den Ausgang des PLL-basierten Frequenzverdopplerschaltkreises 104B.
Wie in der 7 dargestellt, kann der PLL-basierte Frequenzverdopplerschaltkreis 104 (4) alternativ beispielsweise in der Form des PLL-basierten Frequenzverdopplerschaltkreises 104C ausgeführt werden. Der PLL-basierte Frequenzverdopplerschaltkreis 104C umfasst einen vorgeschalteten Teile-durch-2-Schaltkreis 130, einen Phasenfrequenzdetektor (PFD) 120C, der als ein Vergleichsschaltkreis dient, einen RC-Tiefpassfilter 122C, der als ein Schleifenfilter dient, einen Ring-VCO 124C und einen Schleifen-Teile-durch-4-Schaltkreis 132, der als ein Schleifenteilerschaltkreis dient. Die Aufnahme des vorgeschalteten Teile-durch-2-Schaltkreises 130 und des Schleifen-Teile-durch-4-Schaltkreises 132 unterstützt die Verwendung von wirtschaftlichen Halbleiter-Herstellungstechnologien, wie etwa CMOS, zum Herstellen des PFD 120C, weil ein derartiger PFD 120C oberhalb von Betriebsfrequenzen, die für derartige Fabrikationstechnologien charakteristisch sind, nicht betreibbar zu sein braucht. Es sei angemerkt, dass der PFD 120C auf der halben Frequenz, auf der der PFD 120A (5) arbeitet, betrieben wird. Der vorgeschaltete Teile-durch-2-Schaltkreis 130 definiert den Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104C. Der Ausgang des vorgeschalteten Teile-durch-2-Schaltkreises 130 ist mit dem Eingang des PFD 120C gekoppelt. Der PFD 120C vergleicht den Ausgang des vorgeschalteten Teile-durch-2-Schaltkreises 130 mit einem Rückkopplungsschleifensignal, das von dem Schleifen-Teile-durch-4-Schaltkreis 132 geliefert wird. Der Schleifen-Teile-durch-4-Schaltkreis 130 wiederum empfängt den Ausgang des Ring-VCO 124C. Der Ausgang des PFD 120C ist mit dem Eingang des RC-Tiefpassfilters 122C gekoppelt. Der Ausgang des RC-Tiefpassfilters 122C ist mit dem Eingang des Ring-VCO 124C gekoppelt. Der Schleifen-Teile-durch-4-Schaltkreis 132 kann aus zwei Teile-durch-2-Schaltkreisen 134 und 136 bestehen, die in Serie miteinander sind. Jeder der Teile-durch-2-Schaltkreise 130, 134 und 136 kann aus einem einzelnen D-Flip-Flop bestehen. Im Betrieb wird der Ausgang des PFD 120C gefiltert und stellt die VCO-Frequenz auf oder ab, bis die zwei Eingänge des PFD 120C miteinander in Phase sind. Wenn die zwei Eingänge des PFD 120C miteinander in Phase sind, gibt der Ring-VCO 124C ein Signal aus, das eine Frequenz aufweist, die zweimal die Frequenz des Signals ist, das als der Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104C zugeführt wird. Der Ausgang des Ring-VCO 124C definiert den Ausgang des PLL-basierten Frequenzverdopplerschaltkreises 104C.
Wie in der 8 dargestellt, kann der PLL-basierte Frequenzverdopplerschaltkreis 104 (4) alternativ beispielsweise in der Form des PLL-basierten Frequenzverdopplerschaltkreises 104D ausgeführt werden. Der PLL-basierte Frequenzverdopplerschaltkreis 104D umfasst einen vorgeschalteten Teile-durch-2-Schaltkreis 138, ein XOR-Gatter 120D, das als ein Vergleichsschaltkreis dient, einen RC-Tiefpassfilter 122D, der als ein Schleifenfilter dient, einen Ring-VCO 124D und einen Schleifen-Teile-durch-4-Schaltkreis 140, der als ein Schleifenteilerschaltkreis dient. Der vorgeschaltete Teile-durch-2-Schaltkreis 138 definiert den Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104D. Der Ausgang des vorgeschalteten Teile-durch-2-Schaltkreises 138 ist mit dem Eingang des XOR-Gatters 120D gekoppelt. Das XOR-Gatter 120D vergleicht den Ausgang des vorgeschalteten Teile-durch-2-Schaltkreises 138 mit einem Rückkopplungsschleifensignal, das von dem Schleifen-Teile-durch-4-Schaltkreis 140 geliefert wird. Der Schleifen-Teile-durch-4-Schaltkreis 140 empfängt den Ausgang des Ring-VCO 124D. Der Ausgang des XOR-Gatters 120D ist mit dem Eingang des RC-Tiefpassfilters 122D gekoppelt. Der Ausgang des RC-Tiefpassfilters 122D ist mit dem Eingang des Ring-VCO 124D gekoppelt. Der Schleifen-Teile-durch-4-Schaltkreis 140 kann aus zwei Teile-durch-2-Schaltkreisen 142 und 144 bestehen, die in Serie miteinander sind. Jeder der Teile-durch-2-Schaltkreise 138, 142 und 144 kann aus einem einzelnen D-Flip-Flop bestehen. Im Betrieb wird der Ausgang des XOR-Gatters 120D gefiltert und stellt die VCO-Frequenz auf oder ab, bis die zwei Eingänge des XOR-Gatters 120D miteinander in Phase sind. Wenn die zwei Eingänge des XOR-Gatters 120D miteinander in Phase sind, gibt der Ring-VCO 124D ein Signal aus, das eine Frequenz aufweist, die zweimal der Frequenz des Signals ist, das an dem Eingang des PLL-basierten Frequenzverdopplerschaltkreises 104D zugeführt wird. Der Ausgang des Ring-VCO 124D definiert den Ausgang des PLL-basierten Frequenzverdopplerschaltkreises 104D.
Wie in der 9 dargestellt, kann jeder der Ring-VCOs 124A–124D in der Form eines Ring-VCO 150 ausgeführt werden. Der Ring-VCO 150 empfängt ein Eingangssignal (CTRL, control), das die Verstärkung der zwei kreuz-gekoppelten Inverter 152 und 154 über einen PFET (oder P-Feldeffekttransistors) 156 steuert. Der Ausgang des Inverters 154 ist mit dem Eingang eines Puffers 158 gekoppelt. Der Ausgang des Puffers 158 definiert den Ausgang des Ring-VCO 150.
Eine oder mehrere veranschaulichende Ausführungsformen sind oben beschrieben worden. Es sollte jedoch verstanden werden, dass die Erfindung durch die beigefügten Patentansprüche definiert ist und nicht durch die beschriebenen spezifischen Ausführungsformen beschränkt ist.

Claims

Ein Teile-durch-1,5-Schaltkreis, aufweisend: einen Teile-durch-3-Schaltkreis, der einen Eingang aufweist, der mit einer Quelle eines Eingangssignals verbindbar ist, und einen Frequenzverdopplerschaltkreis, der einen Phasenregelkreis(PLL, phase-locked loop)-Schaltkreis umfasst, wobei der Frequenzverdopplerschaltkreis einen Eingang, der mit einem Ausgang des Teile-durch-3-Schaltkreises gekoppelt ist, und einen Ausgang, der einen Ausgang des Teile-durch-1,5-Schaltkreises definiert, aufweist.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 1, wobei der Teile-durch-3-Schaltkreis folgendes aufweist: ein erstes D-Flip-Flop, das einen nicht-invertierten Takteingang, der mit einem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, aufweist, ein zweites D-Flip-Flop, das einen nicht-invertierten Takteingang, der mit dem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, und einen Eingang, der mit einem Ausgang des ersten D-Flip-Flops gekoppelt ist, aufweist, ein drittes D-Flip-Flop, das einen invertierten Takteingang, der mit dem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, und einen Eingang, der mit einem Ausgang des zweiten D-Flip-Flops gekoppelt ist, aufweist, ein erstes NOR-Gatter, das einen ersten Eingang, der mit dem Ausgang des ersten D-Flip-Flops gekoppelt ist, einen zweiten Eingang, der mit dem Ausgang des zweiten D-Flip-Flops gekoppelt ist, und einen Ausgang, der mit einem D Eingang des ersten D-Flip-Flops gekoppelt ist, aufweist; und ein zweites NOR-Gatter, das einen ersten Eingang, der mit einem Ausgang des dritten D-Flip-Flops gekoppelt ist, einen zweiten Eingang, der mit dem Ausgang des zweiten D-Flip-Flops gekoppelt ist, und einen Ausgang, der den Ausgang des Teile-durch-3-Schaltkreises definiert, aufweist.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 1 oder 2, wobei der PLL-Schaltkreis einen Vergleichsschaltkreis, einen Schleifenfilter, einen spannungsgesteuerten Oszillator (VCO, voltage-controlled oscillator) und einen Schleifenteilerschaltkreis umfasst, wobei der Vergleichsschaltkreis einen ersten Eingang aufweist, der den Eingang des Frequenzverdopplerschaltkreises definiert, wobei der Schleifenteilerschaltkreis einen Eingang, der mit einem Ausgang des VCO gekoppelt ist, und einen Ausgang, der mit einem zweiten Eingang des Vergleichsschaltkreises gekoppelt ist, aufweist, wobei ein Ausgang des VCO einen Ausgang des Frequenzverdopplerschaltkreises definiert, und wobei das Schleifenfilter mit einem Ausgang des Vergleichsschaltkreises und einem Eingang des VCO gekoppelt ist.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 3, wobei der Frequenzverdopplerschaltkreis einen vorgeschalteten Teile-durch-2-Schaltkreis mit einem Ausgang, der mit dem ersten Eingang des Vergleichsschaltkreises gekoppelt ist, umfasst und wobei der Schleifenteilerschaltkreis einen Schleifen-Teile-durch-4-Schaltkreis umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 3 oder 4, wobei der Vergleichsschaltkreis des PLL-Schaltkreises einen Phasenfrequenzdetektor (PFD) umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 3 bis 5, wobei der VCO des PLL-Schaltkreises einen Ring-VCO umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 6, wobei der Ring-VCO des PLL-Schaltkreises ein von Paar kreuz-gekoppelten Invertern umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 4 bis 7, wobei der Schleifen-Teile-durch-4-Schaltkreis des PLL-Schaltkreises aus zwei Schleifen-Teile-durch-2-Schaltkreisen, die in Serie miteinander sind, besteht.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 8, wobei jeder der zwei Schleifen-Teile-durch-2-Schaltkreise aus einem D-Flip-Flop besteht.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 3 bis 9, wobei der Vergleichsschaltkreis des PLL-Schaltkreises ein Exklusiv-ODER(XOR)-Gatter umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 3 bis 10, wobei der Schleifenfilter des PLL-Schaltkreises einen Widerstand und einen Kondensator umfasst.
Ein Teile-durch-1,5-Schaltkreis, aufweisend: einen Teile-durch-3-Schaltkreis mit einem Eingang, der mit einer Quelle eines Eingangssignals verbindbar ist, wobei der Teile-durch-3-Schaltkreis folgendes aufweist: ein erstes D-Flip-Flop, das einen nicht-invertierten Takteingang, der mit einem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, aufweist; ein zweites D-Flip-Flop, das einen nicht-invertierten Takteingang, der mit dem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, und einen Eingang, der mit einem Ausgang des ersten D-Flip-Flops gekoppelt ist, aufweist; ein drittes D-Flip-Flop, das einen invertierten Takteingang, der mit dem den Eingang des Teile-durch-3-Schaltkreises definierenden Knoten gekoppelt ist, und einen Eingang, der mit einem Ausgang des zweiten D-Flip-Flops gekoppelt ist, aufweist; ein erstes NOR-Gatter, das einen ersten Eingang, der mit dem Ausgang des ersten D-Flip-Flops gekoppelt ist, einen zweiten Eingang, der mit dem Ausgang des zweiten D-Flip-Flops gekoppelt ist, und einen Ausgang, der mit einem D Eingang des ersten D-Flip-Flops gekoppelt ist, aufweist; und ein zweites NOR-Gatter, das einen ersten Eingang, der mit einem Ausgang des dritten D-Flip-Flops gekoppelt ist, einen zweiten Eingang, der mit dem Ausgang des zweiten D-Flip-Flops gekoppelt ist, und einen Ausgang, der den Ausgang des Teile-durch-3-Schaltkreises definiert, aufweist; und einen Frequenzverdopplerschaltkreis, der einen Phasenregelkreis-(PLL, phase-locked loop)-Schaltkreis umfasst, wobei der Frequenzverdopplerschaltkreis einen Eingang, der mit einem Ausgang des Teile-durch-3-Schaltkreises gekoppelt ist, und einen Ausgang, der einen Ausgang des Teile-durch-1,5-Schaltkreises definiert, aufweist, wobei der PLL-Schaltkreis einen Vergleichsschaltkreis, einen Schleifenfilter, einen spannungsgesteuerten Oszillator (VCO, voltage-controlled oscillator) und einen Schleifenteilerschaltkreis umfasst, wobei der Vergleichsschaltkreis einen ersten Eingang, der den Eingang des Frequenzverdopplerschaltkreises definiert, aufweist, wobei der Schleifenteilerschaltkreis einen Eingang, der mit einem Ausgang des VCO gekoppelt ist, und einen Ausgang, der mit einem zweiten Eingang des Vergleichsschaltkreises gekoppelt ist, aufweist, wobei ein Ausgang des VCO einen Ausgang des Frequenzverdopplerschaltkreises definiert, und wobei das Schleifenfilter mit einem Knoten, der mit einem Ausgang des Vergleichsschaltkreises und einem Eingang des VCO verbunden ist, gekoppelt ist.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 12, wobei der Frequenzverdopplerschaltkreis einen vorgeschalteten Teile-durch-2-Schaltkreis umfasst, der einen Ausgang hat, der mit dem ersten Eingang des Vergleichsschaltkreises gekoppelt ist, und wobei der Schleifenteilerschaltkreis einen Schleifen-Teile-durch-4-Schaltkreis umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 12 oder 13, wobei der Vergleichsschaltkreis des PLL-Schaltkreises einen Phasenfrequenzdetektor (PFD) umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 12 bis 14, wobei der VCO des PLL-Schaltkreises einen Ring-VCO umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 15, wobei der Ring-VCO des PLL-Schaltkreises ein Paar von kreuz-gekoppelten Invertern umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 13 bis 16, wobei der Scheifen-Teile-durch-4-Schaltkreis des PLL-Schaltkreises aus zwei Schleifen-Teile-durch-2-Schaltkreisen, die in Serie miteinander sind, besteht.
Der Teile-durch-1,5-Schaltkreis gemäß Anspruch 17, wobei jeder der zwei Schleifen-Teile-durch-2-Schaltkreise aus einem D-Flip-Flop besteht.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 12 bis 18, wobei der Vergleichsschaltkreis des PLL-Schaltkreises ein Exklusiv-ODER(XOR)-Gatter umfasst.
Der Teile-durch-1,5-Schaltkreis gemäß einem der Ansprüche 12 bis 19, wobei der Schleifenfilter des PLL-Schaltkreises einen Widerstand und einen Kondensator umfasst.