DE102013206900A1 - Halbleiterbauelement mit kernlosem Übertrager - Google Patents

Halbleiterbauelement mit kernlosem Übertrager Download PDF

Info

Publication number
DE102013206900A1
DE102013206900A1 DE102013206900A DE102013206900A DE102013206900A1 DE 102013206900 A1 DE102013206900 A1 DE 102013206900A1 DE 102013206900 A DE102013206900 A DE 102013206900A DE 102013206900 A DE102013206900 A DE 102013206900A DE 102013206900 A1 DE102013206900 A1 DE 102013206900A1
Authority
DE
Germany
Prior art keywords
ring
coil
component according
semiconductor component
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013206900A
Other languages
English (en)
Other versions
DE102013206900B4 (de
Inventor
Markus Menath
Werner Robl
Matthias Stecher
Andreas Zankl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013206900A1 publication Critical patent/DE102013206900A1/de
Application granted granted Critical
Publication of DE102013206900B4 publication Critical patent/DE102013206900B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2819Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Ein Halbleiterbauelement weist einen integrierten kernlosen Übertrager auf. Der Übertrager umfasst einen ersten Anschlusskontakt (45), einen zweiten Anschlusskontakt (46), eine elektrisch leitende, spiralförmige erste Spule (41), die elektrisch leitend zwischen den ersten Anschlusskontakt (45) und den zweiten Anschlusskontakt (46) geschaltet ist, einen elektrisch leitenden ersten Ring (30), sowie einen elektrisch leitenden zweiten Ring (70). Der elektrisch leitende erste Ring (30) umgibt die erste Spule (41) umgibt, sowie den ersten Anschlusskontakt (45) und/oder den zweiten Anschlusskontakt (46). Der elektrisch leitende zweiten Ring (70) ist zwischen der ersten Spule (41) und dem ersten Ring (30) angeordnet ist, elektrisch leitend an die erste Spule (41) angeschlossen ist und er umgibt die erste Spule (41), sowie den ersten Anschlusskontakt (45) und/oder den zweiten Anschlusskontakt (46).

Description

  • TECHNISCHES GEBIET
  • Ausgestaltungen der Erfindung betreffen Halbleiterbauelemente mit einem integriertem kernlosen Übertrager.
  • HINTERGRUND
  • Kernslose Übertrager ("Coreless Transformers") dienen insbesondere dazu, verschiedene Elemente von Teilschaltkreisen eines elektrischen Schaltkreises galvanisch zu entkoppeln. Derartige kernlose Übertrager können monolithisch in den Halbleiterkörper integriert sein. Wenn während des Betriebs hohe Spannungen an eine Spule eines kernlosen Übertragers angelegt werden, kann es zu einem elektrischen Durchbruch kommen. Die vorliegende Erfindung stellt hierzu eine verbesserte Lösung bereit.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es wurde herausgefunden, dass die Spitzen eines elektrischen Feldes, das durch eine hohe Spannung verursacht wurde, die an einen kernlosen Übertrager angelegt wurde, mit einem Ring, der eine Spule des kernlosen Übertragers umgibt, vergleichmäßigt werden kann. Bei einem derartigen Ring kann es sich um einen geschlossen Ring handeln, oder um einen offenen, aber im Wesentlichen geschlossenen Ring, d.h. um einen Ring mit einem Spalt.
  • Gemäß einem Aspekt der vorliegenden Erfindung besitzt ein Halbleiterbauelement einen integrierten kernlosen Übertrager mit einem ersten Anschlusskontakt, einem zweiten Anschlusskontakt, einer elektrisch leitenden spiralförmigen ersten Spule, einem elektrisch leitenden ersten Ring, und einem elektrisch leitenden zweiten Ring. Die elektrisch leitende, spiralförmige erste Spule ist elektrisch leitend zwischen den ersten Anschlusskontakt und den zweiten Anschlusskontakt geschaltet. Der elektrisch leitende, erste Ring umgibt die erste Spule, sowie den ersten Anschlusskontakt und/oder den zweiten Anschlusskontakt.
  • Der elektrisch leitende zweite Ring ist zwischen der ersten Spule und dem ersten Ring angeordnet, elektrisch leitend mit der ersten Spule verbunden, und er umgibt die erste Spule, sowie den ersten Anschlusskontakt und/oder den zweiten Anschlusskontakt.
  • Um das elektrische Feld noch stärker zu vergleichmäßigen, kann die Oberfläche des zweiten Ringes in einer zur Verlaufsrichtung des zweiten Ringes senkrechten Schnittebene abgerundet sein. Die betreffende Abrundung kann wenigstens auf der Seite des zweiten Rings angeordnet sein, die einer weiteren elektrisch leitenden Struktur zugewandt ist, welche auf einem elektrischen Potential betrieben wird, das sich vom elektrischen Potential der Spule unterscheidet.
  • Gemäß einem weiteren Aspekt kann ein kernloser Übertrager, wie er oben beschrieben wurde, sogar dann ohne Beschädigung betrieben werden, wenn der Absolutwert der Potentialdifferenz zwischen dem ersten Ring und der ersten Spule das (1 kV pro 20 µm)-fache des Abstandes zwischen dem ersten Ring und dem zweiten Ring beträgt. Beispielsweise kann der Absolutbetrag der Potentialdifferenz wenigstens 6 kV, wenigstens 10 kV oder wenigstens 20 kV betragen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Das Prinzip der Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren anhand von Ausführungsbeispielen erläutert. Die Darstellung in den Figuren ist nicht notwendigerweise maßstäblich. In den Figuren zeigen gleiche Bezugszeichen einander entsprechende Teile.
  • 1 zeigt eine perspektivische Ansicht eines kernlosen Übertragers eines Halbleiterbauelements;
  • 2 zeigt eine Schnittansicht eines Abschnitts des Halbleiterbauelements gemäß 1;
  • 3 zeigt eine Schnittansicht des Abschnitts des Halbleiterbauelements in einer in 2 dargestellten Schnittebene E1-E1;
  • 4 zeigt eine Schnittansicht des Abschnitts des Halbleiterbauelements gemäß den 1, 2 und 3 in einer in 2 dargestellten Schnittebene E2-E2;
  • 5 zeigt eine Schnittansicht eines Abschnitts eines Halbleiterbauelements, welches einen kernlosen Übertrager aufweist, das sich von dem Halbleiterbauelement gemäß den 1 bis 4 dadurch unterscheidet, dass die Oberfläche des ersten Rings im Querschnitt teilweise abgerundet ist;
  • 6 zeigt eine Schnittansicht des Abschnitts des Halbleiterbauelements gemäß 5 in einer in 5 dargestellten Schnittebene E4-E4;
  • 7 zeigt eine Schnittansicht eines Abschnitts eines Halbleiterbauelements, das einen kernlosen Übertrager aufweist, bei dem eine einzelne Übertragerspule von einem elektrisch leitenden ersten und einem elektrisch leitenden zweiten Ring umgeben ist, von denen jeder eine Öffnung aufweist;
  • 8 zeigt eine Schnittansicht eines Abschnitts eines weiteren Ausführungsbeispiels eines Halbleiterbauelements, das einen kernlosen Übertrager aufweist, bei dem der zweite Ring aus einer ringförmig geschlossenen Leiterbahn gebildet ist;
  • 9 zeigt eine perspektivische Ansicht von Spulen eines kernlosen Übertragers eines Halbleiterbauelements, bei dem der erste Ring als geschlossene Wand ausgebildet ist; und
  • 10 veranschaulicht mögliche Krümmungen des ersten und zweiten Rings.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil der Beschreibung bilden und in denen zur Veranschaulichung spezielle Ausgestaltungen gezeigt werden, mit denen sich die Erfindung realisieren lässt. In diesem Zusammenhang verwendete richtungsgebundene Terminologie wie beispielsweise "oben", "unten", "vorne", "hinten", "vorderes", "hinteres" usw. wird in Bezug auf die Ausrichtung der jeweiligen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl unterschiedlicher Ausrichtungen positioniert werden können, dient die richtungsgebundene Terminologie lediglich zur Veranschaulichung und ist in keinerlei Weise einschränkend zu verstehen. Es versteht sich, dass die Erfindung auch anhand anderer Ausgestaltungen realisiert werden kann, die sich strukturell oder logisch von den gezeigten Ausführungsformen unterscheiden. Die folgende ausführliche Beschreibung ist deshalb nicht in einem einschränkenden Sinn aufzufassen, der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Patentansprüche festgelegt. Es versteht sich, dass die Merkmale der verschiedenen beschriebenen beispielhaften Ausführungsformen beliebig miteinander kombiniert werden können, soweit nichts anderes angegeben ist oder sofern die Kombination bestimmter Merkmale technisch nicht ausgeschlossen ist.
  • Die 1 bis 4 zeigen ein Halbleiterbauelement 1, das einen kernlosen Übertrager aufweist, der monolithisch in einen Halbleiterkörper 10 integriert ist. Aus Gründen der Übersichtlichkeit sind Teile des Halbleiterbauelements 1, die nicht direkt den kernlosen Übertrager betreffen, weggelassen. 2 zeigt einen Abschnitt des Halbleiterbauelements 1 in einer Schnittebene, die parallel zu einer vertikalen Richtung v verläuft. Die 3 und 4 zeigen Querschnitte in Schnittebenen E1-E1 bzw. E2-E2, welche in 2 dargestellt sind.
  • Die vertikale Richtung v verläuft senkrecht zu einer Oberseite 11 und/oder zu einer Unterseite 12 des Halbleiterkörpers 10. Der Halbleiterkörper 10 des Halbleiterbauelements 1 kann aus einem beliebigen Halbleitermaterial wie beispielsweise Silizium, Germanium, Siliziumkarbid, Galliumarsenid usw. hergestellt sein und er kann p-dotierte Halbleitergebiete, n-dotierte Halbleitergebiete, dielektrische Schichten wie z. B. Siliziumoxidsschichten, Nitridschichten oder Imidschichten aufweisen, sowie elektrisch leitende Schichten und Bereiche, die aus Metall und/oder aus polykristallinem Halbleitermaterial bestehen. Optional kann das Halbleiterbauelement 1 zusätzlich zu dem kernlosen Übertrager ein oder jede beliebige Kombination von aktiven Bauelementen wie beispielsweise IGBTs (Insulated Gate Bipolartransistors), MOSFETs (Metal Oxid Semiconductor File Effect Transistors), JFETs (Junction Field Effect Transistors), Thyristoren oder Dioden enthalten. Alternativ oder zusätzlich kann das Halbleiterbauelement 1 ein Bauelement oder jede Kombination von passiven Bauelementen wie Widerständen, Kondensatoren, Induktivitäten etc. enthalten. Insbesondere kann es sich bei einem aktiven Bauelement um ein steuerbares Halbleiterbauelement handeln, das eine Steuerelektrode wie z. B. ein Gate oder eine Basis aufweist.
  • Wie anhand der 1 und 2 zu erkennen ist, besitzt der kernlose Übertrager Spulen 41, 42, 51, 52, 61, 62. Die Spule 41 besitzt spiralförmige Windungen 411, 412 und 413. Entsprechend besitzt die Spule 42 spiralförmige Windungen 421, 422 und 423, die Spule 51 besitzt spiralförmige Windungen 511, 512 und 513, die Spule 52 besitzt spiralförmige Windungen 521, 522 und 523, die Spule 61 besitzt spiralförmige Windungen 611, 612 und 613, und die Spule 62 besitzt spiralförmige Windungen 621, 622 und 623. Die Spulen 41, 51, 61 besitzen eine gemeinsame Spulenachse 91, die Spulen 42, 52, 62 eine gemeinsame Spulenachse 92. Beide Spulenachsen 91 und 92 verlaufen parallel zueinander in der vertikalen Richtung v.
  • Wenigstens eine der Spulen 41, 42, 51, 52, 61, 62 kann direkt (d. h. lediglich über eine durchgehende, dauerhaft elektrisch leitende Verbindung) oder indirekt (d. h. über aktive und/oder passive Elemente wie beispielsweise einen Treiberschaltkreis zum Treiben eines steuerbaren Bauelements) elektrisch leitend an eine Steuerelektrode eines steuerbaren Bauelements angeschlossen sein.
  • Generell erfordert ein kernloser Übertrager wenigstens zwei Spulen. Eine Spule, die als Sender betrieben wird, und eine andere, die als Empfänger betrieben wird. Bei der Ausgestaltung gemäß den 1 bis 4 sind zwei Sendespulen 41, 42 und vier Empfangsspulen 51, 52, 61, 62 vorhanden. Das Halbleiterbauelement kann Anschlusskontakte 45, 46, 47, beispielsweise in Form von Bondpads oder Lötpads, aufweisen. Die Sendespule 41 ist elektrisch zwischen die Anschlusskontakte 45 und 46 geschaltet, die Sendespule 42 zwischen die Anschlusskontakte 45 und 47. Bei einer oder beiden der Sendespulen 41 und 42 sind einer oder beide Anschlusskontakte 45, 46 und 45, 47 der betreffenden Spule 41, 42 von einem geschlossenen, elektrisch leitenden ersten Ring 30 umgeben. Bei der vorliegenden Erfindung wird der erste Ring 30 auch als "Abschirmring" bezeichnet. Der erste Ring 30 umgibt auch die oberen Spulen 41, 42, d. h. diejenigen der Spulen 41, 42, 51, 52, 61, 62, die am nächsten an der Oberseite 11 angeordnet sind.
  • Um einen guten Abschirmeffekt zu erreichen, kann der erste Ring 30, beispielsweise über eine untere Metallschicht 500, an ein vorgegebenes elektrisches Potential, z. B. an Masse (GND), angeschlossen werden. Die betreffende elektrische Verbindung kann mittels einer oder mehrerer elektrisch leitender Säulen 38 realisiert werden, die sich in Richtung der unteren Metallschicht 500 erstrecken. In 1 ist die untere Metallschicht 500 nicht dargestellt. Anstelle oder zusätzlich zu der einen oder den mehreren elektrisch leitenden Säulen 38 kann ein Masse-Potential (GND) auch über einen optionalen Bondpad 36, der von der äußeren Umgebung des Halbleiterbauelements 1 aus zugänglich ist, an den Abschirmring 30 angeschlossen werden. Der Bondpad 36 ist über eine Leiterbahn 37 an den ersten Ring 30 angeschlossen.
  • Wie in 2 zu erkennen ist, kann eine jede der Säulen 38 aus einem Segment oder aus mehreren gestapelten Segmenten 381, 382, 383 gebildet sein. Da die (in der vertikalen Richtung v zu messende) maximale Länge eines einzelnen Segments 381, 382, 383 durch die verwendete Herstellungstechnologie begrenzt ist, hängt die Anzahl der einzelnen Segmente 381, 382, 383, die zur Bildung einer Säule 38 erforderlich ist, insbesondere von der gewählten Herstellungstechnologie und der Dicke des Halbleiterkörpers 10 ab.
  • Im Fall von zwei oder mehr gestapelten Segmenten 381, 382, 383 pro Säule 38 kann das Halbleiterbaueelement 1 dadurch hergestellt werden, dass nacheinander gestapelte Halbleiter-Teil-Schichten 101, 102, 103 erzeugt werden, von denen eine jede ein Segment 381, 382, 383 einer jeder der Säulen 38 enthält. Wie in 2 zu erkennen ist, kann bei dem fertiggestellten Halbleiterbauelement 1 auf der Oberseite einer jeder der Teilschichten 101, 102, 103 eine Maskenschicht 121, 122, 123, beispielsweise aus Siliziumnitrid (SiN) oder einem anderen geeigneten Material, verbleiben. Die strukturierten Maskenschichten 121, 122, 123 ermöglichen die Ätzung von Gräben in den darunter befindlichen Teilschichten 101, 102 bzw. 103. Nach dem Ätzen werden die Segmente 381, 382, 383 der betreffenden Teilschichten 101, 102 bzw. 103 dadurch hergestellt, dass die Gräben mit elektrisch leitendem Material wie Metall (z. B. Aluminium oder Kupfer) oder polykristallinem Halbleitermaterial gefüllt werden.
  • Durch induktive Kopplung verursacht ein Stromsignal, das über entsprechende Anschlusskontakte 45, 46 und 45, 47 einer Sendespule 41 bzw. 42 zugeführt wird, einen elektrischen Strom in den darunter befindlichen Empfängerspulen 51, 61, bzw. 52, 62, die galvanisch von der betreffenden Sendespule 41 bzw. 42 getrennt sind. Während des Betriebs des Halbleiterbauelements 1 liegt der Absolutbetrag der Differenz zwischen den elektrischen Potentialen einer Empfängerspule 51, 52, 61, 62 und Masse (GND) üblicherweise nicht über einigen Volt oder einen einigen 10 Volt, wohingegen die Differenz zwischen den elektrischen Potentialen einer Sendespule 41, 42 und Masse (GND) einige 100 Volt, einige 1.000 Volt oder sogar einige 10.000 Volt übersteigen kann. Daher kann die Differenz zwischen den elektrischen Potentialen einer Sendespule 41, 42 und dem Abschirmring 30 ebenfalls einige 100 Volt, einige 1.000 Volt oder sogar einige 10.000 Volt übersteigen.
  • Um den abschirmenden Effekt des ersten Rings 30 zu erhöhen, kann eine Anzahl optionaler, elektrisch leitender Säulen 39 voneinander beanstandet entlang des ersten Rings 30 angeordnet sein. Eine jeder der Säulen 39 verläuft im Wesentlichen parallel zu der vertikalen Richtung v und erstreckt sich vom ersten Ring 30 ausgehend in Richtung der Unterseite 12. An ihren der Unterseite 12 abgewandten Seiten sind die elektrisch leitenden Säulen 39 elektrisch leitend mit dem ersten Ring 30 verbunden.
  • Bei herkömmlichen Anordnungen treten die meisten der elektrischen Durchbrüche an oder nahe an der Oberseite 11 des Halbleiterbauelements 1 zwischen dem ersten Ring 30 und der oder den dem ersten Ring 30 nächstgelegenen Spulen 41, 42 auf. Um derartige elektrische Durchbrüche zu verhindern, ist ein elektrisch leitender zweiter Ring 70 zwischen den Spulen 41, 42 und dem ersten Ring 30 angeordnet und über eine Leiterbahn 420 elektrisch leitend mit den Spulen 41, 42 verbunden. Bei den Beispielen gemäß den 1 bis 4 ist die Leiterbahn 420 direkt mit dem Kontaktanschluss 45 verbunden. Allerdings kann die Leiterbahn 420 auch unmittelbar an die äußerste Windung 411 oder 412 der Sendespulen 41 bzw. 42 angeschlossen sein. Der zweite Ring 70 ist weder mit der ersten Spule 41 zwischen den Anschlusskontakten 45 und 46 in Reihe geschaltet, noch mit der Spule 42 zwischen den Anschlusskontakten 45 und 47.
  • Der zweite Ring 70 muss lediglich dasselbe oder im wesentlichen dasselbe elektrische Potential aufweisen wie die Spulen 41, 42, aber es müssen über ihn keine signifikanten elektrischen Ströme fließen. Daher kann der zweite Ring 70 nicht nur aus einem Metall wie beispielsweise Kupfer oder Aluminium hergestellt sein, sondern alternativ auch aus polykristallinem Halbleitermaterial. Grundsätzlich kann jedoch jedes elektrisch leitende Material oder jede elektrisch leitende Materialkombination für den zweiten Ring 70 verwendet werden.
  • Optional ist die Oberfläche des zweiten Rings 70 in einer zur Verlaufsrichtung r70 des zweiten Rings 70 senkrechten Schnittebene wenigstens an ihren den ersten Ring 30 zugewandten Abschnitten abgerundet, d. h. an ihren Abschnitten 710, die der betreffenden Spulenachse 91 bzw. 92 abgewandt sind, und/oder an ihren Abschnitten, die der Oberseite 11 zugewandt sind. Da im Gegensatz dazu die Windungen 411, 412, 413, 421, 422, 423 der Spulen 41 und 42, in derselben Schnittebene, gerade Seitenwände aufweisen können, weil hier keine Spannungsdurchbrüche zu erwarten sind, können die Abstände zwischen benachbarten Windungen 411, 412, 413 und 421, 422, 423 einer jeder der Spulen 41 bzw. 42 sehr gering gewählt werden. Das bedeutet, dass der Raum für die Spulen 41, 42 sehr effizient genutzt werden kann und eine große Anzahl von Windungen bereitgestellt werden kann, mit der Wirkung, dass die Windungen 41, 42 starke elektromagnetische Signale erzeugen. Zusammengefasst kann ein kernloser Übertrager gemäß der vorliegenden Erfindung sogar dann zerstörungsfrei betrieben werden, wenn der Absolutwert der Potentialdifferenz zwischen dem ersten Ring 30 und einer der Spulen 41, 42 das (1 kV pro 20 µm)-fache des Abstandes d zwischen dem ersten Ring 30 und dem zweiten Ring 70 übersteigt. Beispielsweise kann der Absolutbetrag der Potentialdifferenz wenigstens 6 kV, wenigstens 10 kV, oder gar wenigstens 20 kV betragen. Dabei kann der Wiederholabstand ("Pitch") b (siehe die 2 und 3) zwischen zwei benachbarten Windungen 411/412, 412/413, 421/422, 422/423 derselben Spule 41 bzw. 42 kleiner sein als 55 µm, beispielsweise im Bereich von 9,3 µm bis 55 µm liegen. Die Breite einer jeder der Windungen 411, 412, 413, 421, 422, 423 kann, beispielsweise, im Bereich von 0,1 µm bis 40 µm liegen mit der Nebenbedingung, dass a < b.
  • Ein zweiter Ring 70 besitzt in einer zu seiner Verlaufsrichtung senkrechten Schnittebene eine abgerundete Oberfläche, die dadurch hergestellt werden kann, dass in der dielektrischen Schicht 15 ein ringförmiger Graben hergestellt wird, der gerade Seitenwände aufweist, und durch nachfolgendes Nassätzen des Grabens. Die dielektrische Schicht 15 besitzt eine besondere Struktur derart, dass sie in Verbindung mit einem bestimmten Ätzmittel mit einer anisotropen Ätzrate geätzt werden kann. Wenn es sich bei der dielektrischen Schicht 15 beispielsweise um eine siliziumoxid-basierte Schicht handelt, kann ein derartiges anisotropen Ätzverhalten dadurch erzielt werden, dass das Siliziumoxid derart mit Phosphor (P) dotiert wird, dass die Konzentration des Phosphors in der vertikalen Richtung v nicht konstant ist. Je stärker die Konzentration des P-Dotierstoffes ansteigt, desto höher ist (lokal) die Ätzrate, mit der das Material der Schicht 15 senkrecht zu der vertikalen Richtung v und senkrecht zur Verlaufsrichtung des Grabens weggeätzt wird. Wenn der Verlauf der Konzentration des Phosphors entsprechend eingestellt ist, besitzt der geätzte Graben einen Querschnitt mit abgerundeten Seitenwänden. Nach dem Ätzen wird der zweite Ring 70 dadurch hergestellt, dass in den Graben ein elektrisch leitendes Material wie beispielsweise Metall (z. B. Kupfer oder Aluminium) oder polykristallines Halbleitermaterial eingefüllt wird. Anstelle von dotiertem Siliziumoxid kann jedes andere dielektrische Material ebenso zur Herstellung der dielektrischen Schicht 15 verwendet werden.
  • Gemäß einem weiteren, in den 5 und 6 veranschaulichtem Ausführungsbeispiel kann nicht nur der zweite Ring 70 sondern ebenso auch der erste Ring 30 in einer zu dessen Verlaufsrichtung r30 senkrechten Schnittebene wenigstens in seinen dem zweiten Ring 70 zugewandten Abschnitten 310 abgerundet sein, und/oder in seinen der Oberseite 11 zugewandten Abschnitten. Ein erster Ring 30, der im Querschnitt wenigstens eine teilweise abgerundete Oberfläche aufweist, kann mit demselben Verfahren hergestellt werden, wie es vorangehend unter Bezugnahme auf die 1 bis 4 beschrieben wurde.
  • Bei den oben erläuterten Ausführungsbeispielen sind zwei Sendespulen 41 und 42 elektrisch leitend miteinander verbunden. Allerdings kann, wie beispielhaft in den 7 und 8 gezeigt ist, auch eine einzelne Sendespule 41 von einem elektrisch leitenden ersten Ring 30 umgeben sein, sowie von einem elektrisch leitenden zweiten Ring 70, der zwischen der Sendespule 41 und dem elektrisch leitenden ersten Ring 30 angeordnet ist. Die ersten und zweiten Ringe 30, 70 können dieselbe Struktur aufweisen wie die oben unter Bezugnahme auf die 1 bis 6 erläuterten ersten und zweiten Ringe 30 bzw. 70. Der einzige Unterschied besteht darin, dass ein jeder der ersten und zweiten Ringe 30 bzw. 70 als offener Ring ausgebildet ist, weil anderenfalls ein Strom durch die Spule 41 durch induktive Kopplung einen Strom in den Ringen 30 und 70 hervorrufen würde, was das durch die Spule 41 erzeugte magnetische Feld und den Wirkungsgrad des kernlosen Übertragers nachteilig beeinflussen würde. Nichtsdestotrotz können der erste und/oder zweite Ring 30, 70 auch jeweils als geschlossener Ring ausgebildet sein. Falls gewünscht kann der nachteilige Effekt dadurch verringert werden, dass zur Herstellung der Ringe 30 und/oder 70 niederohmige Materialien vermieden werden.
  • Bei der Anordnung gemäß 7 besitzt der erste Ring 30 eine Öffnung 301 und der zweite Ring 70 eine Öffnung 701. Beide Öffnungen 301, 307 sind klein. Beispielsweise kann die Öffnung 301 eine Weite d301 aufweisen, die kleiner oder gleich 10 µm ist, z. B. im Bereich von 90 nm bis 10 µm liegt. Entsprechend kann die Öffnung 701 eine Weite d701 aufweisen, die kleiner oder gleich 10 µm ist, beispielsweise im Bereich von 90 nm bis 10 µm liegt.
  • Optional können in derselben Schnittebene die Enden des ersten Rings 30 nach außen hin abgerundet verlaufen, d. h. weg von der Spule 41, und die Enden des zweiten Rings 70 können nach Innen hin abgerundet verlaufen, d. h. zu der Spule 41 hin.
  • Ein weiteres, in 8 gezeigtes Ausführungsbeispiel unterscheidet sich von dem unter Bezugnahme auf 7 erläuterten Ausführungsbeispiel lediglich dadurch, dass der zweite Ring 70 als geschlossener Ringleiter ausgebildet ist, der eine Öffnung 701 aufweist.
  • Gemäß noch einem weiteren, in 9 gezeigten Ausführungsbeispiel kann ein erster Ring 30 als geschlossene, elektrisch leitende Ringwand 300 ausgebildet sein. Im Vergleich zu den Säulen 39 der Anordnung gemäß den 1 bis 4 schützt eine derartige geschlossene Ringwand 300 den Übertrager gegen das Eindringen von Feuchtigkeit. Optional kann sich die geschlossene Ringwand 300 wenigstens bis auf Höhe der Metallschicht in Richtung der Unterseite 12 erstrecken, in der die Spulen 51 und 52 ausgebildet sind.
  • In den oben erläuterten Ausführungsbeispielen umgeben der erste Ring 30 und der zweite Ring 70 eine oder zwei Sendespulen 41, 42. Allerdings können ein erster Ring 30 und ein zweiter Ring 70 ebenso eine oder mehrere Empfängerspulen 51, 52, 61, 62 auf dieselbe Weise umgeben.
  • 10 zeigt eine vergrößerte Ansicht des Halbleiterbauelements gemäß 6, um bestimmte Eigenschaften von möglichen Krümmungen des ersten Rings 30 und/oder des zweiten Rings 70 zu veranschaulichen. Der erste Ring 30 besitzt einen zusammenhängenden ersten Oberflächenabschnitt 310, der in einer zur Verlaufsrichtung (senkrecht zur Zeichenebene) des ersten Rings 30 senkrechten Schnittebene (der Zeichenebene) auf der dem zweiten Ring 70 zugewandten Seite des ersten Rings 30 angeordnet ist. Der erste Oberflächenabschnitt 310 besitzt in dieser Schnittebene einen Krümmungsradius R310 von wenigstens 0,4 µm. Beispielweise kann der zusammenhängende erste Oberflächenabschnitt 310 überall einen Krümmungsradius R310 von wenigstens 0,4 µm aufweisen, und optional, von kleiner oder gleich 3,2 µm, beispielsweise etwa 2 µm. In der vertikalen Richtung v kann sich der erste Oberflächenabschnitt 310 über eine Strecke d310 von wenigstens 100 nm oder von wenigstens 0,8 µm erstrecken.
  • Entsprechend besitzt der zweite Ring 70 einen zusammenhängenden Oberflächenabschnitt 710, der, in einer zur Verlaufsrichtung (senkrecht zur Zeichenebene) des zweiten Rings 70 senkrechten Schnittebene (der Zeichenebene) auf der dem ersten Ring 30 zugewandten Seite des zweiten Rings 70 angeordnet ist. Der Oberflächenabschnitt 710 besitzt in dieser Schnittebene an jeder Stelle einen Krümmungsradius R710 von wenigstens 0,4 µm. Beispielsweise kann der zusammenhängende zweite Oberflächenabschnitt 710 an jeder Stelle einen Krümmungsradius R710 im Bereich von 0,4 µm bis 3,2 µm, beispielsweise etwa 2 µm, aufweisen. In der vertikalen Richtung v kann sich der zweite Oberflächenabschnitt 710 über eine Strecke d710 von wenigstens 100 nm oder von wenigstens 0,8 µm erstrecken.

Claims (17)

  1. Halbleiterbauelement mit einem kernlosen Übertrager, der Folgendes umfasst: einen ersten Anschlusskontakt (45); einen zweiten Anschlusskontakt (46); eine elektrisch leitende, spiralförmige erste Spule (41), die elektrisch leitend zwischen den ersten Anschlusskontakt (45) und den zweiten Anschlusskontakt (46) geschaltet ist; einen elektrisch leitenden ersten Ring (30), der die erste Spule (41) umgibt, sowie den ersten Anschlusskontakt (45) und/oder den zweiten Anschlusskontakt (46); einen elektrisch leitenden zweiten Ring (70), der – zwischen der ersten Spule (41) und dem ersten Ring (30) angeordnet ist; – elektrisch leitend an die erste Spule (41) angeschlossen ist; und – die erste Spule (41) umgibt, sowie den ersten Anschlusskontakt (45) und/oder den zweiten Anschlusskontakt (46).
  2. Halbleiterbauelement nach Anspruch 1, bei dem der kernlose Übertrager folgendes umfasst: einen dritten Anschlusskontakt (47); und eine elektrisch leitende, spiralförmige zweite Spule (42), die elektrisch zwischen den ersten Anschlusskontakt (45) und den dritten Anschlusskontakt (47) geschaltet ist; wobei der erste Ring (30) die zweite Spule (42) umgibt, sowie den ersten Anschlusskontakt (45) und/oder den dritten Anschlusskontakt (47); und der zweite Ring (70) zwischen der zweiten Spule (42) und dem ersten Ring (30) angeordnet ist und die zweite Spule (42) umgibt, sowie den ersten Anschlusskontakt (45) und/oder den dritten Anschlusskontakt (47).
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem der erste Ring (30) einen zusammenhängenden Oberflächenabschnitt (310) aufweist, der, in einer zu einer Verlaufsrichtung des ersten Rings (30) senkrechten Schnittebene, auf der dem zweiten Ring (70) zugewandten Seite des ersten Rings (30) angeordnet ist, wobei der zusammenhängende Oberflächenabschnitt (310) in der Schnittebene überall einen Krümmungsradius (R310) von wenigstens 0,4 µm aufweist.
  4. Halbleiterbauelement nach Anspruch 3, bei dem der zusammenhängende erste Oberflächenabschnitt (310) in der Schnittebene überall einen Krümmungsradius (R310) im Bereich von 0,4 µm bis 3,2 µm aufweist.
  5. Halbleiterbauelement nach Anspruch 3 oder 4, bei dem sich der zusammenhängende erste Oberflächenabschnitt (310) in der vertikalen Richtung (v) über eine Strecke (d310) von wenigstens 100 nm oder von wenigstens 0,8 µm erstreckt.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der zweite Ring (70) einen zusammenhängenden Oberflächenabschnitt (710) aufweist, der in einer zur Verlaufsrichtung des zweiten Rings (70) senkrechten Schnittebene auf der dem ersten Ring (30) zugewandten Seite des zweiten Rings (70) angeordnet ist, wobei der zusammenhängende Oberflächenabschnitt (710) überall in der Schnittebene einen Krümmungsradius (R710) von wenigstens 0,4 µm aufweist.
  7. Halbleiterbauelement nach Anspruch 6, bei dem der zusammenhängende Oberflächenabschnitt (710) in der Schnittebene überall einen Krümmungsradius (R710) von weniger als 3,2 µm aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, bei dem sich der zweite Oberflächenabschnitt (710) in der vertikalen Richtung (v) über eine Strecke (d710) von wenigstens 100 nm oder von wenigstens 0,8 µm erstreckt.
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der zweite Ring (70) nicht mit der ersten Spule (41) zwischen dem ersten Anschlusskontakt (45) und dem zweiten Anschlusskontakt (46) in Reihe geschaltet ist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der erste Ring (30) als offener oder als geschlossener Ring ausgebildet ist.
  11. Halbleiterbauelement nach Anspruch 10, bei dem der erste Ring (30) als offener Ring ausgebildet ist, der eine Öffnung (301) aufweist; und die erste Öffnung (301) eine erste Weite (d301) von kleiner oder gleich 10 µm aufweist.
  12. Halbleiterbauelement nach Anspruch 10, bei dem der erste Ring (30) eine erste Öffnung (301) aufweist, die zwischen zwei Enden des ersten Rings (30) ausgebildet ist, wobei ein jedes der beiden Enden von der ersten Spule (41) weggekrümmt ist.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der zweite Ring (70) als offener oder als geschlossener Ring ausgebildet ist.
  14. Halbleiterbauelement nach Anspruch 13, bei dem der zweite Ring (70) als offener Ring ausgebildet ist, der eine zweite Öffnung (701) aufweist; und die zweite Öffnung (701) eine zweite Weite (d701) von kleiner oder gleich 10 µm aufweist.
  15. Halbleiterbauelement nach Anspruch 13, bei dem der zweite Ring (70) eine zweite Öffnung (701) aufweist, die zwischen zwei Enden des zweiten Rings (70) ausgebildet ist, wobei ein jedes der zweiten Enden des zweiten Rings (70) in Richtung der ersten Spule (41) gekrümmt ist.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem ein Abstand (b) zwischen zwei benachbarten Windungen (411/412, 412/413) der ersten Spule (41) kleiner oder gleich 55 µm ist.
  17. Verfahren zum Betrieb eines Halbleiterbauelements umfassend: Bereitstellen eines gemäß einem der vorangehenden Ansprüche ausgebildeten; und Anlegen einer Potentialdifferenz, deren Betrag wenigstens dem (1 kV pro 20 µm)-fachen des Abstandes (d) zwischen dem ersten Ring (30) und dem zweiten Ring (70) entspricht.
DE102013206900.6A 2012-04-20 2013-04-17 Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements Active DE102013206900B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/452,075 US8665054B2 (en) 2012-04-20 2012-04-20 Semiconductor component with coreless transformer
US13/452,075 2012-04-20

Publications (2)

Publication Number Publication Date
DE102013206900A1 true DE102013206900A1 (de) 2013-11-07
DE102013206900B4 DE102013206900B4 (de) 2020-07-02

Family

ID=49379556

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013206900.6A Active DE102013206900B4 (de) 2012-04-20 2013-04-17 Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements

Country Status (3)

Country Link
US (1) US8665054B2 (de)
CN (1) CN103378072B (de)
DE (1) DE102013206900B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023202815B4 (de) 2022-04-14 2024-10-31 Renesas Electronics Corporation Halbleitervorrichtung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6591637B2 (ja) * 2013-11-13 2019-10-16 ローム株式会社 半導体装置および半導体モジュール
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9484312B2 (en) * 2015-01-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit
ITUA20162049A1 (it) 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
US11049639B2 (en) * 2017-02-13 2021-06-29 Analog Devices, Inc. Coupled coils with lower far field radiation and higher noise immunity
US10522282B2 (en) * 2017-04-07 2019-12-31 Realtek Semiconductor Corp. High isolation integrated inductor and method thereof
US10832848B2 (en) * 2017-06-26 2020-11-10 Qualcomm Incorporated Low DC resistance and high RF resistance power amplifier choke inductor
US10074939B1 (en) * 2017-08-08 2018-09-11 Allegro Microsystems, Llc Signal isolator having inductive and capacitive signal coupling
CN111213214B (zh) * 2017-10-13 2023-07-21 罗姆股份有限公司 电子组件及电子组件模块
FR3088497B1 (fr) 2018-11-13 2021-05-07 Renault Sas Systeme de transfert d'une puissance electrique sans contact et procede associe
WO2020183867A1 (ja) * 2019-03-08 2020-09-17 ローム株式会社 電子部品
US11342288B2 (en) 2019-06-04 2022-05-24 Allegro Microsystems, Llc Signal isolator having at least one isolation island
US11029366B2 (en) 2019-08-13 2021-06-08 Allegro Microsystems, Llc Ground disconnect detection for multiple voltage domains
JP2021153239A (ja) * 2020-03-24 2021-09-30 株式会社東芝 アイソレータ
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator
US11916138B2 (en) * 2021-04-22 2024-02-27 Pakal Technologies, Inc Etch stop layer for injecting carriers into drift layer for a vertical power device
DE102021124243A1 (de) * 2021-09-20 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Wandlervorrichtung
BE1030569B1 (de) * 2022-05-30 2024-01-08 Phoenix Contact Gmbh & Co Kernloser planarer Übertrager
WO2024038742A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス
WO2024038743A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス
WO2024195396A1 (ja) * 2023-03-17 2024-09-26 ローム株式会社 絶縁チップおよび信号伝達装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433812A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Apparatus for enhanced inductive coupling to plasmas with reduced sputter contamination
US6960519B1 (en) * 2004-06-25 2005-11-01 International Business Machines Corporation Interconnect structure improvements
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7629860B2 (en) * 2007-06-08 2009-12-08 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
WO2009052635A1 (en) * 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for superconducting magnetic shielding
US8044759B2 (en) * 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
US8427266B2 (en) * 2011-03-21 2013-04-23 Xilinx, Inc. Integrated circuit inductor having a patterned ground shield
US9048019B2 (en) 2011-09-27 2015-06-02 Infineon Technologies Ag Semiconductor structure including guard ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023202815B4 (de) 2022-04-14 2024-10-31 Renesas Electronics Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
US20130278372A1 (en) 2013-10-24
CN103378072A (zh) 2013-10-30
DE102013206900B4 (de) 2020-07-02
CN103378072B (zh) 2016-04-20
US8665054B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102013214649B4 (de) Halbleiterbauelement mit spule und verfahren zur herstellung eines halbleiterbauelements mit spule
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102013105765B4 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
DE102004055879B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE102013206899A1 (de) Verfahren zur Herstellung einer Leiterbahn
DE10046910A1 (de) Halbleitervorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102010042691A1 (de) Halbleitervorrichtung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102017120763A1 (de) Galvanischer Einzel-Systemträger-Stacked-Die-Isolator
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102015115344A1 (de) Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005046734A1 (de) Halbleiterbauelement mit integrierter Kapazitätsstruktur
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE102017127089B4 (de) Multi-Die-Gehäuse und Leistungswandler
DE102008027422B4 (de) Integrierte Schaltung mit mehrstufiger Anpassungsschaltung und Verfahren zum Herstellen einer integrierten Schaltung mit mehrstufiger Anpassungsschaltung
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102018217270A1 (de) Transformator, Transformatorfertigungsverfahren und Halbleitervorrichtung
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE10221442B4 (de) Induktives Element einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative