CN103378072A - 具有无芯变压器的半导体组件 - Google Patents
具有无芯变压器的半导体组件 Download PDFInfo
- Publication number
- CN103378072A CN103378072A CN2013101396139A CN201310139613A CN103378072A CN 103378072 A CN103378072 A CN 103378072A CN 2013101396139 A CN2013101396139 A CN 2013101396139A CN 201310139613 A CN201310139613 A CN 201310139613A CN 103378072 A CN103378072 A CN 103378072A
- Authority
- CN
- China
- Prior art keywords
- ring
- connecting terminal
- coil
- surface part
- continuous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004804 winding Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims 2
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本申请提供了一种具有无芯变压器的半导体组件，该半导体组件集成了无芯变压器，该无芯变压器具有第一连接触点、第二连接触点、导电螺旋第一线圈、导电第一环、以及导电第二环。导电螺旋第一线圈电连接在第一连接触点和第二连接触点之间。导电第一环环绕第一线圈、和第一连接触点和/或第二连接触点。导电第二环被设置在第一线圈和第一环之间，与第一线圈电连接，并且环绕第一线圈、和第一连接触点和/或第二连接触点。
Description
技术领域
本发明的实施方式涉及具有集成无芯变压器的半导体组件。
背景技术
无芯变压器具体用于流电（galvanically）解耦电路中不同的组件或子电路。这种无芯变压器可以被单片式地集成在半导体主体内。如果在操作的期间中对无芯变压器的线圈施加高压，那么可能发生电击穿。本发明提供一种改进的解决方案。
发明内容
人们已经发现，可利用环绕线圈的环来均衡施加给无芯变压器线圈的高压所产生的电场的峰值。这种环可以是闭环，或者是基本闭合的开环。
根据本发明的一方面，一种半导体组件具有集成无芯变压器，集成无芯变压器具有第一连接触点、第二连接触点、导电螺旋第一线圈、导电第一环、以及导电第二环。导电螺旋第一线圈被电连接在第一连接触点和第二连接触点之间。导电第一环环绕第一线圈、以及第一连接触点和/或第二连接触点。
导电第二环设置在第一线圈和第一环之间，与第一线圈电连接，并且环绕第一线圈、以及第一连接触点和/或第二连接触点。
为了进一步均衡电场，在垂直于第二环的绕行方向的剖面平面中，第二环的表面可以是圆形的。相应的圆弧可至少被定位于第二环面向工作于与线圈电势不同的电势上的另一个导电结构的那侧上。
根据另一方面，即使第一环与第一线圈之间的电势差的绝对值超过第一环与第二环之间的距离的（1kV/20μm）倍，上述无芯变压器也可被无损坏地操作。例如，电势差的绝对值可以是至少6kV、至少10kV或甚至至少20kV。
附图说明
参照以下附图和描述，可更好地理解本发明。图中的组件并不一定是成比例的，而是重点在于示出本发明的原理。此外，在图中，相同的附图标记指示相应的部件。在图中：
图1是半导体组件的无芯变压器的透视图；
图2是图1中半导体组件的一部分的剖视图；
图3是图2中所标记的剖面平面E1-E1中的图1和2的半导体组件的一部分的剖视图；
图4为图2中所标记的剖面E2-E2中的图1、2和3的半导体组件的一部分的剖视图；
图5是具有无芯变压器的半导体组件的一部分的剖视图，该半导体组件与图1到图4中的半导体组件的不同之处在于第一环的表面的剖面有一部分是圆形的；
图6是图5中所标记的剖面平面E4-E4中的图5的半导体组件的一部分的剖视图；
图7是具有无芯变压器的半导体组件的一部分的剖视图，其中，单个发送器线圈由各自具有一个开口的导电第一环和导电第二环环绕；
图8为具有无芯变压器的半导体组件的另一个实施方式的一部分的剖视图，其中，第二环由环形闭合的导线形成；
图9为半导体组件的无芯变压器线圈的透视图，其中，第一环是闭合的壁；以及
图10显示了第一和第二环可能的曲率。
具体实施方式
在以下详细描述中，参照了构成本发明一部分的附图，在这些附图中通过图示示出了可其中可实现本发明的具体的实施方式。就此而言，参考被描述示图的方位来使用诸如“顶部”、“底部”、“正面”、“背面”、“前面”、“后面”等这样的方向性术语。由于实施方式的组件可位于多个不同的方位，所以使用方向性术语仅出于示例的目的，而绝非有所限制。应理解的是，可使用其他实施方式，并且在不背离本发明的范围的前提下，可进行结构性或逻辑性的改变。因此，进行以下详细描述并非意味着有所限制，并且本发明的范围由所附权利要求书规定。应理解的是，除非另外特别注明，否则本文中所描述的各种示范性实施方式的特征可彼此相结合。
现在参照图1到图4，示出了具有被单片式地集成在半导体主体10内的无芯变压器的半导体组件1。为了清晰起见，省略半导体组件1中不直接与无芯变压器相关的部分。图2示出了在与垂直方向v平行展开的剖面中的半导体组件1的一部分的截面。图3和4分别示出了在图2中标记为剖面平面E1-E1和E2-E2的剖面。
垂直方向v与半导体主体10的顶部侧11和底部侧12垂直。在这个连接中，顶部侧11和底部侧12被认为是大体平坦的。图2中示意性显示了半导体组件1的边界线。半导体组件1中的半导体主体10可由任意的半导体材料（如，硅、锗、碳化硅、砷化镓等等）构成，并且可包括p型半导体（p-doped semiconductor）区、n型半导体（n-doped semiconductor）区、介电层（比如，二氧化硅（silicon oxide）e层、氮化层或酰亚胺层）、以及由金属和/或多晶半导体材料制成的导电层和区域。可选地，除了无芯变压器，半导体组件1还可包括如IGBT（绝缘栅双极型晶体管）、MOSFET（金属氧化物半导体场效应晶体管）、J-FET（结型场效应晶体管）、晶闸管、二极管这样的有源半导体装置中的一个或任意的组合。可选地或此外，半导体组件1可包括如电阻器、电容器、电感等无源装置中的一个或任意的组合。具体而言，这种装置可以是具有如栅极或基极这样的控制电极的可控半导体装置。
如从图1和2中可见，无芯变压器具有线圈41、42、51、52、61、62。线圈41具有螺旋环形绕组411、412和413。因此，线圈42具有螺旋环形绕组421、422和423，线圈51具有螺旋环形绕组511、512和513，线圈52具有螺旋环形绕组521、522和523，线圈61具有螺旋环形绕组611、612和613，并且线圈62具有螺旋环形绕组621、622和623。线圈41、51、61具有一个共同的线圈轴91，线圈42、52、62具有一个共同的线圈轴92。两个线圈轴91和92都与垂直方向v平行。
线圈41、42、51、52、61、62中的至少一个可直接（即，仅仅通过连续的永久导电连接）或间接（即，通过有源和/或无源元件，例如，用于驱动可控半导体装置的驱动器电路）与可控半导体装置的控制电极电连接。
通常，无芯变压器需要至少两个线圈。一个线圈作为发送器工作，而另一个线圈作为接收器工作。在图1到图4的实施方式中，有两个发送器线圈41、42以及四个接收器线圈51、52、61、62。半导体组件1可具有接触端子45、46、47，例如，接合点或焊点。发送器线圈41被电连接在接触端子45与46之间，发送器线圈42被电连接在接触端子45和47之间。对于发送器线圈41和/或42而言，各个线圈41、42的接触端子45、46和/或接触端子45、47被闭合的导电第一环30环绕。在本发明中，第一环30也被称为“屏蔽环”。第一环30还环绕上部线圈41、42，即被设置为最靠近顶部11的线圈。
为了实现良好的屏蔽效果，第一环30可例如通过底部金属层500电连接至规定的电势，例如，接地电势（GND）。各个电连接可通过朝着金属层500延伸的一个或多个导电柱38实现。在图1中，未示出金属层500。代替或除了一个或多个导电柱38，还可通过可从半导体组件1的外部接触到的可选的接合点36将GND电势提供给屏蔽环30。接合点36通过导线37与第一环30连接。
如从图2中可见，每个柱体38可由节段（segment）381、382、383中的一个或堆叠的多个节段形成。由于单个节段381、382、383（在垂直方向v测量）的最大长度受所使用的生产技术的限制，所以形成圆柱38的单个节段381、382、383的数量具体取决于制造技术以及半导体主体10的厚度。
在每个圆柱38具有两个或多个堆叠的节段381时，可通过顺序地形成堆叠的半导体子层101、102、103生成半导体组件1，该半导体子层各自包括每一个圆柱38的一个节段381。从图2中可见，在这种子层101、102的顶部，例如氮化硅（SiN）或另一种合适材料的掩膜层121、122、123可仍保持在完成的组件1内。在下面，结构性掩膜层121、122、123允许分别在其下的子层101和102内蚀刻沟槽。蚀刻之后，通过用如金属（比如，铝或铜）这样的导电材料或多晶半导体材料填充沟槽，分别生成了各个子层101、102、103的节段381、382、383。
由于电感耦合，通过各个接触端子45、46和45、47被提供至发送器线圈41或42的电流信号分别在与各个发送器线圈41、42流电隔离的下面的接收器线圈51、61和52、62内引起电流。在半导体装置1工作期间，接收器线圈51、52、61、62的电势与GND之间的差值的绝对值通常不超过几伏特或几十伏特，而发送器线圈41、42的电势与GND之间的差值可超过几百伏特、几千伏特或者甚至某几万伏特。因此，发送器线圈41、42的电势与屏蔽环30之间的差值也可能超过几百伏特、几千伏特或者甚至几万伏特。
为了进一步提高第一环30的屏蔽效果，多个可选的导电柱39沿着第一环30被彼此间隔开。圆柱39中的每一个均与垂直方向v大致平行，并且从第一环30朝着底侧12延伸。在其背向底部侧12的侧面，导电柱39与第一环30电连接。
在传统的设置中，大部分的电击穿发生在半导体组件1在第一环30与靠近第一环30的线圈41、42之间的顶部侧11处或附近。为了避免这种击穿，导电第二环70被设置在线圈41、42与第一环30之间，并且通过导线420与线圈41、42电连接。在图1到图4的示例中，导线420与接触端子45直接连接。然而，导线420也可分别与发送器线圈41和42中最外面的绕组411或421直接连接。第二环70既不与接触端子45与46之间的线圈41电串联连接，也不与接触端子45和47之间的线圈42电串联连接。
第二环70仅仅需要具有与线圈41、42大致相同的电势，但并不携带极大的电流。因此，第二环70不仅可由如铜或铝这样的金属制成，而且可选地可由多晶半导体材料制成。通常，任何导电材料或材料的组合均可用于第二环70。
可选地，在与第二环70的环绕方向r70垂直的剖面平面中，第二环70的表面至少在其面向第一环30的部分710上（即，在其分别背向各个线圈轴91和92的部分上）和/或在其面向顶部侧11的部分上是圆形的。由于相比之下，线圈41和42的绕组411、412、413、421、422、423在相同的剖面平面中可具有笔直的侧壁，所以每个线圈41和42的相邻绕组411、412、413之间和421、422、423之间的距离可分别非常小。即，可有效地使用线圈41、42的空间，并且可设置大量绕组从而达到线圈41、42产生强的电磁信号的效果。因此，即使第一环30与线圈41、42中的一个之间的电势差的绝对值超过第一环30与第二环70之间的距离d的（1kV/20μm）倍，根据本发明的无芯变压器也可被无损坏地操作。例如，电势差的绝对值可以是至少6kV、至少10kV或者甚至至少20kV。因此，同一线圈41、42的两个相邻绕组411与412之间、412与413之间、421与422之间、422与423之间的间距（重复距离）b（见图2和3）可小于55μm，例如，处于从0.3μm到55μm的范围内。给出次要条件为a＜b，则绕组411、412、413、421、422、423的宽度a可例如在0.1μm到40μm的范围内。
第二环70在与其环绕方向垂直的剖面平面中具有圆形表面，通过在介电层15中形成具有笔直的侧壁的环形沟槽，然后湿式蚀刻该沟槽，可生成这种圆形表面。介电层15具有特殊的结构以使其可被结合某种蚀刻剂以各向异性蚀刻速率蚀刻。如果介电层15是例如基于二氧化硅的层，那么通过将二二氧化硅与磷（P）掺杂为使P掺杂物浓度在垂直方向v不恒定，可实现这种各向异性蚀刻表现。P掺杂物浓度提高时，垂直于垂直方向v并垂直于沟槽的环绕方向将层15的材料蚀刻掉的蚀刻速率就更高。如果适当地调整P掺杂物浓度的分布（run），那么蚀刻的沟槽就具有带有圆形侧壁的剖面。蚀刻之后，通过利用如金属（比如，铝或铜）这样的导电材料或多晶半导体材料填充沟槽，形成第二环70。任何其他介电材料也可代替掺杂硅也可用于介电层15。
根据图5和6中所示的另一个实施方式，在与其环绕方向r30垂直的剖面平面中，不仅第二环70，而且第一环30也可至少在其面向第二环70的部分310上和/或在其面向顶部侧11的部分上为圆形。通过与参照图1到图4所描述相同的方法，可产生在剖面中至少具有部分圆形表面的第一环30。
在上述实施方式中，两个发送器线圈41和42彼此电连接。然而，如图7和8中示例性所示，单个发送器线圈41也可由导电第一环30和设置在发送器线圈41和导电第一环30之间的导电第二环70环绕。第一环30和第二环70可与上面参照图1到图6所说明的第一环30和第二环70具有相同的结构。唯一的区别在于，第一环30和第二环70中的每一个被形成为开环，因为否则，通过线圈41的电流会通过感应在环30、70内产生电流，这会对线圈41所产生的磁场以及无芯变压器的效率产生负面影响。不过，第一环30和/或第二环70也可被形成为闭环。在这种情况下，若需要的话，通过避免环30和/或环70使用低电阻的材料，可减少负面影响。
在图7的设置中，第一环30具有开口301，第二环70具有开口701。开口301、701均较小。例如，开口301的宽度d301可小于或等于10μm，例如，在90nm到10μm的范围内。相应地，开口701的宽度d701可小于或等于10μm，例如，在90nm到10μm的范围内。
可选地，在相同的剖面平面中，第一环30的末端可朝外呈圆形，即，远离线圈41，而第二环70的末端可朝内呈圆形，即，朝向线圈41。
图8中所示的另一个实施方式与参照图7所说明的实施方式的不同之处仅仅在于，第二环70被形成为具有开口301的闭环导体。
在图9中所示的又一个实施方式中，第一环30可被形成为闭合的导电环壁300。与图1到图4的配置的柱体39相比，这种闭环壁300保护无芯变压器不受到湿气渗透的影响。可选地，闭环壁300可朝着底部侧12延伸，至少延伸到其中形成线圈51和52的金属层的水平。
在上述实施方式中，第一环30和第二环70环绕一个或两个发送器线圈41、42。然而，第一环30和第二环70也可以同样的方式环绕一个或多个接收器线圈51、52、61、62。
图10为图6的半导体组件的一部分的放大图，以便示出第一环30和/或第二环70的可能曲率的某些特征。第一环30具有连续的第一表面部分310，该表面部分在与第一环30的环绕方向（与附图平面垂直）垂直的剖面平面（视图平面）中被设置在第一环30面向第二环70的的那一侧上。第一表面部分310在这个剖面平面中具有至少0.4μm的曲率半径R310。例如，连续的第一表面部分310各处的曲率半径R310至少为0.4μm，并且可选地，小于或等于3.2μm，例如，大约为2μm。在垂直方向v，第一表面部分310可延伸至少100nm或至少0.8μm的距离d310。
因此，第二环70具有连续的第二表面部分710，该表面部分在与第二环70的环绕方向（与附图平面垂直）垂直的剖面平面（视图平面）中被设置在第二环70面向第一环30的的那一侧上。第二表面部分710的各处在这个剖面平面中具有至少0.4μm的曲率半径R710。例如，连续的第二表面部分710各处的曲率半径R710在0.4μm到3.2μm的范围内，例如，大约是2μm。在垂直方向v，连续的第二表面部分710可延伸至少100nm或至少0.8μm的距离d710。
为了描述的方便，诸如“下”、“之下”、“下部”、“之上”、“上部”等这样的空间相关术语用于说明一个元件相对于第二元件的位置。这些术语旨在包括除与图中所描述的那些方位不同的方位外的该装置的不同方位。此外，“第一”、“第二”等术语也用于描述各种元件、区域、部分等等，并不意在有所限制。在整个说明书中，相同的术语表示相同的元件。
如本文中所用，术语“具有”、“包含”、“包括”、“囊括”等为开放式术语，其表示具有所提到的元件或特征的存在，但是不排除额外的元件或特征。冠词“一”、“一个”以及“该”旨在包括复数和单数，除非上下文中另外明确规定。
尽管已经详细地描述本实施方式及其优点，但是应理解的是，在不背离所附权利要求所规定的本发明的精神和范围的前提下，在此可进行各种修改、替换和变更。具体而言，除非另有说明，否则不同实施方式的不同特征可相结合。了解以上变化和应用的范围后，应理解本发明不受前述描述的限制，也不受附图的限制。而是，本发明仅受以下权利要求及其法定等同物的限制。
Claims (25)
1.一种具有无芯变压器的半导体组件，所述无芯变压器包括：
第一连接触点；
第二连接触点；
导电螺旋第一线圈，被电连接在所述第一连接触点与所述第二连接触点之间；
导电第一环，环绕所述第一线圈以及所述第一连接触点和/或所述第二连接触点；以及
导电第二环，设置在所述第一线圈与所述第一环之间，所述第二环与所述第一线圈电连接并环绕所述第一线圈以及所述第一连接触点和/或所述第二连接触点。
2.根据权利要求1所述的半导体组件，其中，所述无芯变压器还包括：
第三连接触点；
导电螺旋第二线圈，电连接在所述第一连接触点与所述第三连接触点之间；
所述第一环，环绕所述第二线圈以及所述第一连接触点和/或所述第三连接触点；
所述第二环，设置在所述第二线圈与所述第一环之间，并环绕所述第二线圈以及所述第一连接触点和/或所述第三连接触点。
3.根据权利要求1所述的半导体组件，其中，所述第一环包括：连续第一表面部分，所述连续第一表面部分在与所述第一环的环绕方向垂直的剖面平面中被设置在所述第一环的面向所述第二环的一侧上，其中，在所述剖面平面中，所述连续第一表面部分包括对于整个所述连续第一表面部分的至少0.4μm的曲率半径。
4.根据权利要求3所述的半导体组件，其中，在所述剖面平面中，所述连续第一表面部分在整个所述连续第一表面部分中具有在从0.4μm到3.2μm范围内的曲率半径。
5.根据权利要求3所述的半导体组件，其中，所述连续第一表面部分在垂直方向上延伸至少100nm或至少0.8μm的距离。
6.根据权利要求1所述的半导体组件，其中，所述第二环包括：连续第二表面部分，所述连续第二表面部分在与所述第二环的环绕方向垂直的剖面平面中被设置在所述第二环的面向所述第一环的一侧上，其中，在所述剖面平面中，所述连续第二表面部分在整个所述连续第二表面部分中具有至少0.4μm的曲率半径。
7.根据权利要求6所述的半导体组件，其中，在所述剖面平面中，所述连续第二表面部分在整个所述连续第二表面部分中具有小于3.2μm的曲率半径。
8.根据权利要求6所述的半导体组件，其中，所述连续第二表面部分在垂直方向上延伸至少100nm或至少0.8μm的距离。
9.根据权利要求1所述的半导体组件，其中，所述第二环不与在所述第一连接触点与所述第二连接触点之间的所述第一线圈电串联连接。
10.根据权利要求1所述的半导体组件，其中，所述第一环是开环或闭环。
11.根据权利要求10所述的半导体组件，其中，
所述第一环是包括第一开口的开环；以及
所述第一开口具有小于或等于10μm的第一宽度。
12.根据权利要求10所述的半导体组件，其中，所述第一环包括设置在所述第一环的两端之间的第一开口，其中，所述两端中的每一端均离开所述第一线圈而弯曲。
13.根据权利要求1所述的半导体组件，其中，所述第二环是开环或闭环。
14.根据权利要求13所述的半导体组件，其中，
所述第二环是包括第二开口的开环；以及
所述第二开口具有小于或等于10μm的第二宽度。
15.根据权利要求13所述的半导体组件，其中，所述第二环包括设置在所述第二环的两端之间的第二开口，其中，所述第二环的所述两端中的每一端朝向所述第一线圈弯曲。
16.根据权利要求1所述的半导体组件，其中，所述第一线圈的两个相邻绕组之间的距离小于55μm。
17.一种用于操作半导体组件的方法，所述方法包括：
提供一种具有无芯变压器的半导体组件，所述无芯变压器包括：
第一连接触点；
第二连接触点；
导电螺旋第一线圈，被电连接在所述第一连接触点与所述第二连接触点之间；
导电第一环，环绕所述第一线圈以及所述第一连接触点和/或所述第二连接触点；
导电第二环，设置在所述第一线圈与所述第一环之间，所述第二环与所述第一线圈电连接并环绕所述第一线圈以及所述第一连接触点和/或所述第二连接触点；以及
施加具有所述第一环与所述第二环之间的距离的至少1kV/20μm倍的绝对值的电势差。
18.根据权利要求17所述的方法，其中，所述无芯变压器还包括：
第三连接触点；
导电螺旋第二线圈，电连接在所述第一连接触点与所述第三连接触点之间；
所述第一环，环绕所述第二线圈以及所述第一连接触点和/或所述第三连接触点；
所述第二环，设置在所述第二线圈与所述第一环之间，并环绕所述第二线圈以及所述第一连接触点和/或所述第三连接触点。
19.根据权利要求17所述的方法，其中，所述第一环包括：连续第一表面部分，所述连续第一表面部分在与所述第一环的环绕方向垂直的剖面平面中被设置在所述第一环的面向所述第二环的一侧上，其中，在所述剖面平面中，所述连续第一表面部分在整个所述连续第一表面部分中具有至少0.4μm的曲率半径。
20.根据权利要求19所述的方法，其中，在所述剖面平面中，所述连续第一表面部分在整个所述连续第一表面部分中具有在从0.4μm到3.2μm范围内的曲率半径。
21.根据权利要求19所述的方法，其中，所述连续第一表面部分在垂直方向上延伸至少100nm或至少6μm的距离。
22.根据权利要求17所述的方法，其中，所述第二环包括：连续第二表面部分，所述连续第二表面部分在与所述第二环的环绕方向垂直的剖面平面中被设置在所述第二环的面向所述第一环的一侧上，其中，在所述剖面平面中，所述连续第二表面部分在整个所述连续第二表面部分中具有至少0.4μm的曲率半径。
23.根据权利要求22所述的方法，其中，在所述剖面平面中，所述连续第二表面部分在整个所述连续第二表面部分中具有在从0.4μm到3.2μm范围内的曲率半径。
24.根据权利要求22所述的方法，其中，所述连续第二表面部分在垂直方向上延伸至少100nm或至少6μm的距离。
25.根据权利要求17所述的方法，其中，所述第二环不与在所述第一连接触点与所述第二连接触点之间的所述第一线圈电串联连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/452,075 US8665054B2 (en) | 2012-04-20 | 2012-04-20 | Semiconductor component with coreless transformer |
| US13/452,075 | 2012-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103378072A true CN103378072A (zh) | 2013-10-30 |
| CN103378072B CN103378072B (zh) | 2016-04-20 |
Family
ID=49379556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310139613.9A Active CN103378072B (zh) | 2012-04-20 | 2013-04-19 | 具有无芯变压器的半导体组件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8665054B2 (zh) |
| CN (1) | CN103378072B (zh) |
| DE (1) | DE102013206900B4 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231728A (zh) * | 2016-12-12 | 2018-06-29 | 英飞凌科技奥地利有限公司 | 半导体器件、电子组件及方法 |
| CN108428534A (zh) * | 2017-02-13 | 2018-08-21 | 美国亚德诺半导体公司 | 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈 |
| CN110753980A (zh) * | 2017-06-26 | 2020-02-04 | 高通股份有限公司 | 低dc电阻和高rf电阻功率放大器扼流圈电感器 |
| CN111213214A (zh) * | 2017-10-13 | 2020-05-29 | 罗姆股份有限公司 | 电子组件及电子组件模块 |
| CN111919298A (zh) * | 2019-03-08 | 2020-11-10 | 罗姆股份有限公司 | 电子部件 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6395304B2 (ja) * | 2013-11-13 | 2018-09-26 | ローム株式会社 | 半導体装置および半導体モジュール |
| JP6591637B2 (ja) | 2013-11-13 | 2019-10-16 | ローム株式会社 | 半導体装置および半導体モジュール |
| US9484312B2 (en) * | 2015-01-20 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit |
| ITUA20162049A1 (it) * | 2016-03-25 | 2017-09-25 | St Microelectronics Srl | Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso |
| US10522282B2 (en) * | 2017-04-07 | 2019-12-31 | Realtek Semiconductor Corp. | High isolation integrated inductor and method thereof |
| US10074939B1 (en) * | 2017-08-08 | 2018-09-11 | Allegro Microsystems, Llc | Signal isolator having inductive and capacitive signal coupling |
| FR3088497B1 (fr) | 2018-11-13 | 2021-05-07 | Renault Sas | Systeme de transfert d'une puissance electrique sans contact et procede associe |
| US11342288B2 (en) | 2019-06-04 | 2022-05-24 | Allegro Microsystems, Llc | Signal isolator having at least one isolation island |
| US11029366B2 (en) | 2019-08-13 | 2021-06-08 | Allegro Microsystems, Llc | Ground disconnect detection for multiple voltage domains |
| JP2021153239A (ja) * | 2020-03-24 | 2021-09-30 | 株式会社東芝 | アイソレータ |
| US11515246B2 (en) | 2020-10-09 | 2022-11-29 | Allegro Microsystems, Llc | Dual circuit digital isolator |
| US11916138B2 (en) * | 2021-04-22 | 2024-02-27 | Pakal Technologies, Inc | Etch stop layer for injecting carriers into drift layer for a vertical power device |
| DE102021124243A1 (de) * | 2021-09-20 | 2023-03-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Wandlervorrichtung |
| BE1030569B1 (de) * | 2022-05-30 | 2024-01-08 | Phoenix Contact Gmbh & Co | Kernloser planarer Übertrager |
| WO2024038743A1 (ja) * | 2022-08-15 | 2024-02-22 | ローム株式会社 | トランス |
| WO2024038742A1 (ja) * | 2022-08-15 | 2024-02-22 | ローム株式会社 | トランス |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866467A (zh) * | 2005-05-18 | 2006-11-22 | 米辑电子股份有限公司 | 一种线路元件的制作方法 |
| US20110043316A1 (en) * | 2008-01-08 | 2011-02-24 | Ki Seok Yang | Overlapping compact multiple transformers |
| US20110156854A1 (en) * | 2007-10-12 | 2011-06-30 | Via Technologies, Inc. | Spiral Inductor Device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5433812A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Apparatus for enhanced inductive coupling to plasmas with reduced sputter contamination |
| US6960519B1 (en) * | 2004-06-25 | 2005-11-01 | International Business Machines Corporation | Interconnect structure improvements |
| JP4541800B2 (ja) * | 2004-08-20 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | インダクタを備えた半導体装置 |
| US9019057B2 (en) * | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
| US7629860B2 (en) * | 2007-06-08 | 2009-12-08 | Stats Chippac, Ltd. | Miniaturized wide-band baluns for RF applications |
| WO2009052635A1 (en) * | 2007-10-22 | 2009-04-30 | D-Wave Systems Inc. | Systems, methods, and apparatus for superconducting magnetic shielding |
| US8427266B2 (en) * | 2011-03-21 | 2013-04-23 | Xilinx, Inc. | Integrated circuit inductor having a patterned ground shield |
| US9048019B2 (en) | 2011-09-27 | 2015-06-02 | Infineon Technologies Ag | Semiconductor structure including guard ring |
-
2012
- 2012-04-20 US US13/452,075 patent/US8665054B2/en active Active
-
2013
- 2013-04-17 DE DE102013206900.6A patent/DE102013206900B4/de active Active
- 2013-04-19 CN CN201310139613.9A patent/CN103378072B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866467A (zh) * | 2005-05-18 | 2006-11-22 | 米辑电子股份有限公司 | 一种线路元件的制作方法 |
| US20110156854A1 (en) * | 2007-10-12 | 2011-06-30 | Via Technologies, Inc. | Spiral Inductor Device |
| US20110043316A1 (en) * | 2008-01-08 | 2011-02-24 | Ki Seok Yang | Overlapping compact multiple transformers |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231728A (zh) * | 2016-12-12 | 2018-06-29 | 英飞凌科技奥地利有限公司 | 半导体器件、电子组件及方法 |
| CN108231728B (zh) * | 2016-12-12 | 2022-03-04 | 英飞凌科技奥地利有限公司 | 半导体器件、电子组件及方法 |
| CN108428534A (zh) * | 2017-02-13 | 2018-08-21 | 美国亚德诺半导体公司 | 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈 |
| CN110753980A (zh) * | 2017-06-26 | 2020-02-04 | 高通股份有限公司 | 低dc电阻和高rf电阻功率放大器扼流圈电感器 |
| CN110753980B (zh) * | 2017-06-26 | 2021-08-06 | 高通股份有限公司 | 低dc电阻和高rf电阻功率放大器扼流圈电感器 |
| CN111213214A (zh) * | 2017-10-13 | 2020-05-29 | 罗姆股份有限公司 | 电子组件及电子组件模块 |
| JP2021132232A (ja) * | 2017-10-13 | 2021-09-09 | ローム株式会社 | 絶縁型部品およびモジュール |
| JP7220743B2 (ja) | 2017-10-13 | 2023-02-10 | ローム株式会社 | 絶縁型部品およびモジュール |
| CN111213214B (zh) * | 2017-10-13 | 2023-07-21 | 罗姆股份有限公司 | 电子组件及电子组件模块 |
| CN111919298A (zh) * | 2019-03-08 | 2020-11-10 | 罗姆股份有限公司 | 电子部件 |
| US11742132B2 (en) | 2019-03-08 | 2023-08-29 | Rohm Co., Ltd. | Electronic component |
| CN111919298B (zh) * | 2019-03-08 | 2023-12-01 | 罗姆股份有限公司 | 电子部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8665054B2 (en) | 2014-03-04 |
| CN103378072B (zh) | 2016-04-20 |
| DE102013206900A1 (de) | 2013-11-07 |
| US20130278372A1 (en) | 2013-10-24 |
| DE102013206900B4 (de) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103378072B (zh) | 具有无芯变压器的半导体组件 | |
| US9209130B2 (en) | Semiconductor device having ground shield structure and fabrication method thereof | |
| CN103700650B (zh) | 半导体元件和制造半导体元件的方法 | |
| JP3777159B2 (ja) | 高ｑインダクタ | |
| US8552828B1 (en) | System and method for a coreless transformer | |
| US10157706B2 (en) | Inductor structure with magnetic material | |
| CN104241347B (zh) | 半导体装置 | |
| US20140361417A1 (en) | Ground shield structure and semiconductor device | |
| CN106611741A (zh) | 电介质堆叠，隔离设备并形成隔离设备的方法 | |
| US7973385B2 (en) | Semiconductor device | |
| US20070246798A1 (en) | Inductor Energy Loss Reduction Techniques | |
| JP5482152B2 (ja) | トランス素子とその製造方法 | |
| US9455339B2 (en) | High voltage device and method for manufacturing the same | |
| US10177258B2 (en) | Semiconductor device comprising a diode and electrostatic discharge protection device | |
| US11114377B2 (en) | Transformer, transformer manufacturing method and semiconductor device | |
| JP4797980B2 (ja) | 薄膜トランスおよびその製造方法 | |
| CN104103630B (zh) | 半导体器件 | |
| US9024416B2 (en) | Semiconductor structure | |
| CN101640196A (zh) | 一种集成电感 | |
| JP2009267207A (ja) | 信号伝送装置および信号伝送装置の製造方法 | |
| EP1018161B1 (en) | Method and device for reducing electric field concentrations in soi semiconductor components | |
| CN117878088A (zh) | 接地屏蔽结构和半导体器件 | |
| CN102208405B (zh) | 平面螺旋电感 | |
| CN117832193A (zh) | 接地屏蔽结构和半导体器件 | |
| CN114512531A (zh) | 碳化硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |