DE102013103115B4 - Speichervorrichtungen mit vertikalen bipolaren Sperrschichttransistoren als Zugriffselemente für Speicherelemente und Verfahren zu deren Herstellung - Google Patents

Speichervorrichtungen mit vertikalen bipolaren Sperrschichttransistoren als Zugriffselemente für Speicherelemente und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102013103115B4
DE102013103115B4 DE102013103115.3A DE102013103115A DE102013103115B4 DE 102013103115 B4 DE102013103115 B4 DE 102013103115B4 DE 102013103115 A DE102013103115 A DE 102013103115A DE 102013103115 B4 DE102013103115 B4 DE 102013103115B4
Authority
DE
Germany
Prior art keywords
data storage
storage element
zone
emitter
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013103115.3A
Other languages
English (en)
Other versions
DE102013103115A1 (de
Inventor
Yu-Wei Ting
Chun-Yang Tsai
Kuo-Ching Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013103115A1 publication Critical patent/DE102013103115A1/de
Application granted granted Critical
Publication of DE102013103115B4 publication Critical patent/DE102013103115B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Speichervorrichtung, umfassend: eine Kollektorzone (212; 406), die in einem Halbleitersubstrat (200; 400) ausgebildet ist, wobei die Kollektorzone einen ersten Leitfähigkeitstyp aufweist und mit einer Quellenleitung der Speichervorrichtung gekoppelt ist; eine Basiszone (218; 408), die im Halbleitersubstrat über der Kollektorzone ausgebildet ist und einen zweiten Leitfähigkeitstyp aufweist; eine Gate-Struktur (210), die mit der Basiszone gekoppelt ist und als eine gemeinsame Wortleitung (WL1) für eine erste Speicherzelle und eine zweite benachbarte Speicherzelle der Speichervorrichtung fungiert; eine erste Emitterzone (220) und eine zweite Emitterzone (222), die im Halbleitersubstrat über der Basiszone ausgebildet sind und den ersten Leitfähigkeitstyp aufweisen, wobei die erste Emitterzone und die zweite Emitterzone auf gegenüberliegenden Seiten der Gate-Struktur angeordnet sind; einen ersten Kontakt (1204) und einen zweiten Kontakt (1204), die sich von der ersten Emitterzone und der zweiten Emitterzone nach oben erstrecken und die erste Emitterzone und die zweite Emitterzone mit einem ersten Datenspeicherelemente (202) und einem zweiten Datenspeicherelemente (204) der ersten benachbarten Speicherzelle und der zweiten benachbarten Speicherzelle koppeln; und eine erste Bitleitung (BL1a) und eine zweite Bitleitung (BL1b), die mit dem ersten Datenspeicherelement und dem zweiten Datenspeicherelement gekoppelt sind, wobei die erste Bitleitung und die zweite Bitleitung über oberen Abschnitten des ersten Datenspeicherelements und des zweiten Datenspeicherelements angeordnet und mit diesen gekoppelt sind.

Description

  • HINTERGRUND
  • Ein Computerspeicher ist eine Technologie, die aus Halbleiterbauelementen besteht, die zum Bewahren von digitalen Daten ausgelegt sind. Er stellt eine wesentliche Komponente von Computer dar. Resistiver Direktzugriffsspeicher (RRAM, resistive random access memory) und magnetischer Direktzugriffsspeicher (MRAM, magnetic random access memory) sind zwei Speichertypen, die viel Beachtung finden.
  • Dem RRAM liegt der Gedanke zugrunde, dass ein Widerstand eines Dielektrikums in Abhängigkeit von der daran angelegten Spannung geändert werden kann, um verschiedene Zustände zu speichern. Um eine Matrix zu bilden, kann eine Anzahl von Speicherelementen in einer Konfiguration angeordnet werden, bei welcher parallele Bitleitungen durch senkrechte Wortleitungen gekreuzt werden, wobei das Dielektrikum mit veränderlichem Widerstand zwischen Wortleitung und Bitleitung an jedem Kreuzungs- bzw. Koppelpunkt angeordnet ist. Diese Konfiguration wird Koppelpunktzelle genannt. Da diese Architektur unglücklicherweise zu einem hohen parasitären Kriechstrom führen kann, der über benachbarte Zellen durch nicht ausgewählte Speicherzellen fließt, weist die Koppelpunktmatrix einen sehr langsamen Lesezugriff auf. Es kann ein Zugriffselement hinzugefügt werden, um die Situation zu verbessern, aber herkömmliche Zugriffselemente verbrauchen eine erhebliche Fläche auf dem Chip. Die vorliegende Offenbarung betrifft vertikale bipolare Sperrschichttransistoren (BJTs, bipolar junction transistors), die als Zugriffselemente verwendet werden können, um die Fläche von einzelnen Speicherzellen zu verkleinern und dadurch die Dichte der Speichermatrix zu erhöhen.
  • US 2009/0286368 A1 beschreibt eine Speichervorrichtung mit einer Kollektorzone, die einen ersten Leitfähigkeitstyp aufweist und mit einer Quellenleitung der Speichervorrichtung gekoppelt ist, einer Basiszone über der Kollektorzone, die einen zweiten Leitfähigkeitstyp aufweist, einer ersten und einer zweiten Emitterzone, die über der Basiszone ausgebildet ist und den ersten Leitfähigkeitstyp aufweist, und einem ersten und einem zweiten Kontakt, die sich von der ersten und der zweiten Emitterzone nach oben erstrecken und diese mit Datenspeicherelementen der benachbarten Speicherzellen verbinden.
  • Die US 2012/0099363 A1 beschreibt ein Verfahren zur Bildung einer Speichervorrichtung gemäß dem Oberbegriff von Patentanspruch 10.
  • Die DE 10 2007 054 641 A1 beschreibt eine integrierte Schaltung mit einer Speicherzelle, die ein schaltaktives Volumen und einen Auswahltransistor zwischen einer ersten Elektrode und einer zweiten Elektrode aufweist, wobei der Auswahltransistor ein Vertikaltransistor ist und wobei die zweite Elektrode eine vergrabene diffundierte Erdungsplatte aufweist. Der Auswahltransistor ist als bipolarer Sperrschichttransistor ausgebildet und umfasst Leiterbahnen aus Metall in einer Kollektor-Plattenelektrode.
  • Die Erfindung sieht eine Speichervorrichtung mit den Merkmalen von Patentanspruch 1, ein Verfahren gemäß Patentanspruch 10 und eine Speichervorrichtung gemäß Patentanspruch 17 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellt eine Draufsicht von einigen Ausführungsformen eines Abschnitts einer Speichervorrichtung dar.
  • 2A stellt eine Querschnittansicht einiger Ausführungsformen einer ersten und einer zweiten benachbarten Speicherzelle dar, die den Ausführungsformen von 1 entsprechen.
  • 2B ist eine schematische Darstellung einiger Ausführungsformen einer ersten und einer zweiten benachbarten Speicherzelle, die den Ausführungsformen von 2A entsprechen.
  • 3 stellt ein Flussdiagramm dar, das einige Ausführungsformen eines Verfahrens zur Herstellung einer Speichervorrichtung veranschaulicht.
  • 4 bis 13 sind eine Reihe von Querschnittansichten, die einige Ausführungsformen eines Verfahrens zur Herstellung einer Speichervorrichtung darstellen.
  • 14 stellt eine Querschnittansicht von einigen Ausführungsformen einer ersten und einer zweiten benachbarten RRAM-Zelle dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung wird nun unter Bezugnahme auf die angehängten Figuren der Zeichnungen beschrieben, wobei durchgehend gleiche Bezugszeichen verwendet werden, um gleiche Elemente zu bezeichnen, und wobei die veranschaulichten Strukturen und Bauelemente nicht unbedingt maßstabsgetreu gezeichnet sind.
  • Aspekte der vorliegenden Offenbarung betreffen eine Speichervorrichtung, wie beispielsweise einen magnetischen Direktzugriffsspeicher (MRAM) oder einen resistiven Direktzugriffsspeicher (RRAM), welche einen vertikalen BJT-Zugriffstransistor verwenden. Die Verwendung des BJT-Zugriffstransistors ermöglicht einen dichteren Speicherbereich, als früher verfügbar war, und fördert außerdem einen geringeren Stromverlust in Bezug auf einige Implementierungen.
  • 1 stellt eine Draufsicht einer Speichervorrichtung 100 gemäß einigen Ausführungsformen dar, die eine Anzahl von Speicherzellen umfasst, die in einer Reihe von Spalten und Zeilen angeordnet sind. Zum Zwecke der Veranschaulichung sind die Speicherzellen von 1 in drei Zeilen und drei Spalten angeordnet, wobei die einzelnen Zellen als Crow-column bezeichnet sind, obwohl typische Ausführungsformen tausende, Millionen oder andere Anzahlen von Zeilen und Spalten umfassen, die zusammen eine Speichermatrix zum Speichern von digitalen Daten bilden. Wortleitungen sind entlang jeweiliger Spalten mit benachbarten Zellen gekoppelt (z. B. ist WL1 mit den benachbarten Zellen C1,1a und C1,1b; C1,2a und C1,2b, C1,3a und C1,3b entlang Spalte 1 gekoppelt), und ein Paar von Bitleitungen (z. B. BL1a und BL1b) ist mit Zellen (C1,1a und C1,1b; C2,1a und C2,1b, C3,1a und C3,1b) entlang jeweiliger Zeilen (z. B. Zeile 1) gekoppelt. Häufig sind die Bitleitungen in parallelen Metallleitungen (z. B. Metall 1- oder Metall 2-Leitung) implementiert, die dicht beieinander liegen.
  • 2A ist eine Querschnittansicht einer ersten und einer zweiten benachbarten Speicherzelle (d. h. C1,1a und C1,1b), die auf einem Halbleitersubstrat 200 ausgebildet sind und die ein erstes und ein zweites Datenspeicherelement 202, 204 umfassen, um Datenzustände für die jeweiligen Zellen C1,1a, C1,1b zu speichern. Die Datenspeicherelemente 202, 204 können zum Beispiel resistive Datenspeicherelemente oder magnetische Datenspeicherelemente sein. Eine erste und eine zweite Bitleitung (BL1a, BL1b), welche in einer Verbindungsschicht der oberen Ebene ausgebildet sind, sind durch jeweilige Kontakte/Kontaktlöcher 206, 208 mit oberen Abschnitten des ersten und des zweiten Datenspeicherelements 202, 204 gekoppelt. Eine Gate-Struktur 210, die als gemeinsame Wortleitung (WL1) für das erste und das zweite Datenspeicherelement 202, 204 fungiert, überspannt eine Grenze zwischen der ersten und der zweiten Speicherzelle C1,1a, C1,1b.
  • Insbesondere umfassen die erste und die zweite Speicherzelle C1,1a, C1,1b jeweilige vertikale BJTs 214, 216, die so konfiguriert sind, dass sie eine Quellenleitung basierend auf einer an die Wortleitung WL1 angelegten Wortleitungsspannung selektiv mit dem ersten und dem zweiten Datenspeicherelement 202, 204 koppeln. Da die vertikalen BJTs 214, 216 vom Gesichtspunkt der Flächennutzung kompakt sind, helfen diese vertikalen BJTs 214, 216, eine dichte Anordnung für die Speichermatrix bereitzustellen. Außerdem bieten die vertikalen BJTs 214, 216 einen guten Schutz gegen Stromverlust. 2B stellt ein Schaltbild einer Ersatzschaltung für den Querschnitt von 2A dar.
  • Wie in 2A dargestellt, ist zum Implementieren dieser vertikalen BJTs eine Kollektorzone in Form einer tiefen Wannenzone 212 im Halbleitersubstrat 200 ausgebildet. Die Kollektorzone 212 weist einen ersten Leitfähigkeitstyp (z. B. n–) auf und ist mit einer Quellenleitung SL der Speichervorrichtung gekoppelt. Eine Basiszone 218 ist im Halbleitersubstrat über der Kollektorzone 212 ausgebildet und weist einen zweiten Leitfähigkeitstyp (z. B. p–) auf. Die Gate-Struktur 210 ist mit der Basiszone 218 gekoppelt und fungiert, wie bereits erwähnt, als gemeinsame Wortleitung für die erste und die zweite benachbarte Speicherzelle. Eine erste und eine zweite Emitterzone 220, 222 sind im Substrat 200 über der Basiszone 218 ausgebildet. Die erste und die zweite Emitterzone 220, 222 weisen den ersten Leitfähigkeitstyp auf und sind auf gegenüberliegenden Seiten der Gate-Struktur 210 angeordnet.
  • Während des Betriebs spannt die Steuerschaltungsanordnung die Wortleitungen, Bitleitungen und Quellenleitungen der Speichermatrix gemäß vorbestimmten Vorspannungsbedingungen vor, um einzelne Datenzustände zu lesen und in die einzelnen Zellen zu schreiben. In einigen Ausführungsformen speichert jede einzelne Zelle einen binären Logikzustand (z. B. eine logische „1” oder eine logische „0”), aber in anderen Ausführungsformen kann jede einzelne Zelle jeweils einen Mehr-Zustands-Datenzustand speichern. Bei solch einer Mehr-Zustands-Konfiguration kann jede Zelle einen Zustand speichern, der mehr als zwei Logikzustände, zum Beispiel vier oder acht Logikzustände, darstellt. Obwohl Mehr-Zustands-Datenzustände möglicherweise eine höhere Präzision beim Schreiben von Daten in die und/oder Auslesen von Daten aus den einzelnen Zellen erfordert, können sie dazu neigen, eine Datenspeicherung mit höherer Dichte in der Matrix im Vergleich zu Binärspeicherung zu fördern.
  • Nachstehende Tabelle 1 veranschaulicht ein beispielhaftes Vorspannungsschema, das verwendet werden kann, um binäre Datenzustände (z. B. Datenzustände „1” und „0”) in die Speichervorrichtung von 1 sowie 2A und 2B zu schreiben.
    Vorgang Schreiben von „1” Schreiben von „0”
    Ausgewählte Zelle Nicht ausgewählte Zelle Ausgewählte Zelle Nicht ausgewählte Zelle
    WL High Potenzialfrei High Potenzialfrei
    BL High Potenzialfrei Low Potenzialfrei
    SL Low Low High High
    TABELLE 1: Angelegte Vorspannungen für binäre Schreibvorgänge
  • Um zum Beispiel in die Zellen von Spalte 1 in 1 zu schreiben, wird WL1 auf „High” getrieben und WL2 und WL3 werden potentialfrei gelassen. Dies versetzt die vertikalen BJTs für die Zellen von Spalte 1 in leitende Zustände, d. h. greift auf die Zellen von Spalte 1 zu und koppelt die Quellenleitung SL mit den Datenspeicherelementen für die Zellen, auf die zugegriffen wird. Andere Zellen, auf die nicht zugegriffen wird (z. B. Spalte 2 und 3), weisen die Quellenleitung von ihren Datenspeicherelementen entkoppelt auf. Um einen „1”-Wert in eine zugegriffene Zelle von Spalte 1 zu schreiben, wird die Bitleitung der Zelle auf „High” getrieben, während die Quellenleitung auf „Low” getrieben wird. Nachdem diese Vorspannungsbedingung für eine ausreichende Zeitdauer angewendet wurde, können die Wortleitung, die Bitleitung und die Quellenleitungen deaktiviert werden, und der „1”-Wert bleibt in der zugegriffenen Zelle programmiert. Nachdem die „1”-Werte geschrieben wurden, können die „0”-Werte in gewünschte Zellen geschrieben werden, indem die Quellenleitung auf „High” getrieben und gleichzeitig die entsprechenden Bitleitungen auf „Low” getrieben werden, während die Wortleitung aktiviert wird. Nachdem diese Vorspannung für eine ausreichende Zeitdauer angelegt wurde, können die Wortleitung, die Bitleitungen und die Quellenleitung wiederum deaktiviert werden, und der „0”-Wert bleibt in den zugegriffenen Zellen programmiert.
  • Nachstehende Tabelle 2 veranschaulicht ein beispielhaftes Vorspannungsschema, das verwendet werden kann, um Daten aus der Speichervorrichtung von 1 sowie 2A und 2B auszulesen.
    Vorgang Lesen
    Ausgewählte Zelle Nicht ausgewählte Zelle
    WL High Potenzialfrei
    BL Low Potenzialfrei
    SL Medium High
    TABELLE 2: Angelegte Vorspannungen für Lesevorgänge
  • 3 stellt einige Ausführungsformen eines Verfahrens zur Herstellung einer Speichervorrichtung dar. Das Verfahren ist als eine Reihe von Vorgängen oder Blöcken veranschaulicht und wird nun beschrieben. Es versteht sich von selbst, dass die Vorgänge oder Blöcke in einigen Implementierungen in mehrere Vorgänge oder Blöcke weiter unterteilt sein können, oder in anderen Implementierungen mehrere veranschaulichte Vorgänge oder Blöcke kombiniert sein können. Außerdem können in einigen Implementierungen zusätzliche, nicht veranschaulichte Vorgänge oder Blöcke vorhanden sein, und/oder veranschaulichte Vorgänge oder Blöcke können weggelassen sein. Außerdem kann die Reihenfolge der Vorgänge oder Blöcke in einigen Ausführungsformen anders sein.
  • Das Verfahren 300 von 3 beginnt bei 302, wenn eine Kollektorzone, welche einen ersten Leitfähigkeitstyp aufweist, im Halbleitersubstrat gebildet wird. Bei 304 wird eine Basiszone, welche einen zweiten Leitfähigkeitstyp entgegengesetzt zum ersten Leitfähigkeitstyp aufweist, über der Wannenzone gebildet. Bei 306 wird eine leitende Gate-Struktur, welche als eine Wortleitung fungiert, über der Basiszone gebildet und elektrisch damit gekoppelt. Bei 308 werden Seitenwandabstandsschichten auf gegenüberliegenden Außenseitenwänden der leitenden Gate-Struktur gebildet. Bei 310 wird ein Ionenimplantationsvorgang durchgeführt, um eine erste und eine zweite Emitterstruktur auf gegenüberliegenden Seiten der Gate-Elektrodenstruktur zu bilden. Die erste und die zweite Emitterstruktur, welche mit der Gate-Struktur und den Seitenwandabstandsschichten selbstjustierend sind, wenn auf diese Weise gebildet, weisen den ersten Leitfähigkeitstyp auf und werden im Substrat über der Basiszone gebildet. Bei 312 werden ein erster und ein zweiter Kontakt gebildet, um die erste und die zweite Emitterstrukture mit dem ersten und dem zweiten Datenspeicherelement zu koppeln.
  • 4 bis 13 stellen ein detailliertes Verfahren zur Herstellung einer Speichervorrichtung gemäß einigen Ausführungsformen dar. Das detailliertere Verfahren beginnt in 4, wobei ein Halbleitersubstrat 400 bereitgestellt wird. Das Halbleitersubstrat 400 umfasst Trennstrukturen 402, wie beispielsweise flache Grabenisolationsstrukturen (STI, shallow trench isolation), in welchen dielektrische Zonen in Gräben gebildet werden, welche eine aktive Fläche 404 des Substrats seitlich umgeben. Eine tiefe Wannenzone 406 mit einem ersten Leitfähigkeitstyp (z. B. n-Wanne), welche eine Kollektorzone darstellen kann, wird im Substrat gebildet. Eine flache Wannenzone 408 mit einem zweiten Leitfähigkeitstyp (z. B. p-Wanne), welche eine Basiszone darstellen kann, wird über der tiefen Wannenzone 406 gebildet.
  • Das Substrat 400 kann u. a. ein Volumenhalbleiterwafer, wie beispielsweise ein Siliciumwafer, ein Verbundsubstrat aus zwei Elementen (z. B. ein GaAs-Wafer), ein Verbundsubstrat aus drei Elementen (z. B. AlGaAs) oder ein Verbundwafer höherer Ordnung sein. Ferner kann das Halbleitersubstrat 400 u. a. auch Nicht-Halbleitermaterialien, wie beispielsweise Oxid in Silicium auf Isolator (SOI), Teil-SOI-Substrat, Polysilicium, amorphes Silicium, oder organische Materialien umfassen. In einigen Ausführungsformen kann das Halbleitersubstrat 400 mehrere Wafer oder Chips umfassen, die gestapelt sind oder anderweitig aneinander haften. Das Halbleitersubstrat 400 kann Wafer umfassen, welche aus einem Siliciumrohling und/oder einem beliebigen anderen Typ von Halbleiter/Nicht-Halbleiter geschnitten und/oder abgeschiedene oder (z. B. epitaxial) aufgewachsene Schichten sind, die auf einem zugrunde liegenden Substrat ausgebildet sind.
  • In 5 wird ein Gate-Dielektrikum 500 über der Basiszone 408 gebildet. Obwohl das Gate-Dielektrikum 500 von über der Basiszone 408 innerhalb der Speichermatrix entfernt wird (siehe 6, wobei eine Oberseite 408A der Basiszone 408 nach dem Entfernen des Gate-Dielektrikums 500 freigelegt ist), wird das Gate-Dielektrikum 500 häufig an seiner Stelle über anderen Abschnitten der Speichervorrichtung und/oder anderen Abschnitten der integrierten Schaltung belassen, wenn MOS-Transistoren gebildet werden.
  • In 7 wird eine leitende Gate-Schicht 700 über der Basiszone 408 direkt auf der Oberseite 408A gebildet. Die leitende Gate-Schicht 700 ist häufig Polysilicium, obwohl sie auch ein Metall oder ein anderes leitendes Material sein könnte.
  • In 8 wird die leitende Gate-Schicht 700 strukturiert, um eine leitende Gate-Elektrode 708A zu bilden. Da das Gate-Oxid vollständig oder wenigstens teilweise entfernt wurde, ist die leitende Gate-Elektrode 708A elektrisch mit der Basiszone 408 gekoppelt.
  • In 9 wird eine Winkelimplantation 900 durchgeführt, um eine hoch dotierte Taschenimplantatzone 902 unter der Gate-Elektrode 708A zu bilden. Die Winkelimplantation 900 weist den zweiten Leitfähigkeitstyp (z. B. p+) auf und wird derart implantiert, dass die Taschenimplantatzone 902 für gewöhnlich eine höhere Dotierungskonzentration als die Basiszonen 408 aufweist.
  • In 10, werden Seitenwand-Abstandsschichten 1000A, 1000B auf gegenüberliegenden Seiten der leitenden Gate-Elektrode 708A gebildet. Die Seitenwand-Abstandsschichten umfassen ein dielektrisches Material, wie beispielsweise Nitrid oder Oxid, aber es können auch andere Materialien verwendet werden.
  • In 11 wird eine Emitter-Implantation 1100 ausgeführt. Die Emitter-Implantation weist den ersten Leitfähigkeitstyp (z. B. n+) auf und wird implantiert, um eine hohe Dotierungskonzentration für die erste und die zweite Emitterzone 1102, 1104 bereitzustellen. Da die Emitter-Implantation mit der leitenden Gate-Elektrode 708A und den Abstandsschichten 1000A, 1000B in Stellung ausgeführt wird, sagt man, dass die erste und die zweite Emitterzone 1102, 1104 in Bezug auf die leitende Gate-Struktur und die Abstandsschichten selbstjustierend sind.
  • In 12 werden Silicidzonen 1202 in der Nähe der Oberseiten der ersten und der zweiten Emitterzone 1102, 1104 sowie auf einer Oberseite der leitenden Gate-Elektrode 708A gebildet, und danach werden Kontakte 1204 gebildet, welche mit den Emitterzonen über die Silicide ohmsch gekoppelt sind. Nachdem die Kontakte 1204 gebildet wurden, werden ein erstes und ein zweites Datenspeicherelement 1206B, 1206B über dem Substrat gebildet. In einigen Implementierungen sind die Datenspeicherelemente 1206A, 1206B magnetische Speicher-Speicherungselemente, wobei die Magnetisierung eines magnetischen Speicher-Speicherungselemente einen Datenzustand darstellt, der in der Zelle gespeichert wird. In anderen Implementierungen sind die Datenspeicherelemente 1206A, 1206B resistive Speicher-Speicherungselemente, wobei ein Widerstand der resistiven Speicher-Speicherungselemente einen Datenzustand darstellt, der in der Zelle gespeichert wird.
  • In 13 werden eine erste und eine zweite Bitleitung 1302A, 1302B über den Datenspeicherelementen 1206A bzw. 1206B gebildet, und sind mit den oberen Zonen der Datenspeicherelemente durch Kontakte/Kontaktlöcher 1304 gekoppelt.
  • 14 stellt einen beispielhaften Querschnitt einer RRAM-Vorrichtung 1400 dar, welche Datenspeicherelemente 1402A, 1402B umfasst, wobei die Datenspeicherelemente mit benachbarten RRAM-Zellen verbunden sind. Jedes Datenspeicherelement 1402A, 1402B umfasst obere und untere Elektroden (z. B. 1404A, 1406A), wobei eine Zone (z. B. 1408A) mit veränderlichem Widerstand dazwischen angeordnet ist, und wobei die Zone mit veränderlichem Widerstand ihren resistiven Zustand basierend auf einem Strom oder einer Spannung ändert, der/die durch die oberen und unteren Elektroden darauf angelegt wird. Die Zone mit veränderlichem Widerstand kann durch eine entsprechend angelegte Spannung oder einen entsprechend angelegten Strom zurückgesetzt (z. B. unterbrochen oder zu einer amorphen Siliciumzone gemacht werden, was zu hohem Widerstand führt) oder gesetzt werden (umgeformt oder zu einer polykristallinen Siliciumzone gemacht werden, was zu einem niedrigeren Widerstand führt). Für die Region 1408 mit veränderlichem Widerstand kann eine große Anzahl von anorganischen und organischen Materialsystemen verwendet werden, die thermische oder ionische resistive Wirkungen veränderlichen Widerstands zeigen und, ohne darauf beschränkt zu sein, umfassen: Chalkogenide mit Phasenwechsel wie Ge2Sb2Te5 oder AgInSbTe; Übergangsmetalloxide aus zwei Elementen wie NiO oder TiO2; Perovskite wie Sr(Zr)TiO3 oder PCMO; Festkörper-Elektrolyten wie GeS, GeSe oder Cu2S; organische Ladungstransportkomplexe wie CuTCNQ; organische Donator-Akzeptor-Systeme wie Al AIDCN; und/oder verschiedene molekulare Systeme.
  • Die offenbarten Konzepte sind auch auf MRAM-Vorrichtungen anwendbar. In einer MRAM-Zelle umfasst das Datenspeicherelement für jede MRAM-Zelle eine obere ferromagnetische Platte und eine untere ferromagnetische Platte, welche durch eine dünne Isolationsschicht getrennt sind, die auch als Tunnelsperrschicht bezeichnet wird. Eine der beiden ferromagnetischen Platten, zum Beispiel die untere Platte, ist ein Magnet, der über Anschlussstifte mit einer antiferromagnetischen Schicht verbunden ist. Die andere ferromagnetische Platte, zum Beispiel die obere Platte, ist eine freie magnetische Schicht, die ihr Magnetfeld so aufweisen kann, dass es auf einen von zwei oder mehr Werten gewechselt wird, um einen von zwei oder mehr entsprechenden Datenzuständen zu speichern. Durch Steuern der Menge von Strom, die durch das Datenspeicherelement durchgelassen wird, kann in jedes Datenspeicherelement geschrieben werden, wobei der Strom, der durch das Datenspeicherelement durchgelassen wird, eine Änderung des Magnetfeldes der freien magnetischen Schicht induziert. Aufgrund des magnetischen Tunneleffekts ändert sich der elektrische Widerstand des Datenspeicherelements gemäß den Magnetfeldern, die auf den beiden Platten für die Zelle gespeichert werden. Infolgedessen kann die Leseschaltungsanordnung auf der Speichervorrichtung durch Messen des elektrischen Widerstands des Datenspeicherelements für die Zelle zwischen „0”- und „1”-Datenzuständen (und/oder digitalen Mehrbitwerten) unterscheiden, die im Datenspeicherelement gespeichert werden.
  • Es versteht sich von selbst, dass, obwohl zuvor einige Ausführungsformen beschrieben wurden, wobei ein erster Leitfähigkeitstyp der n-Typ ist und ein zweiter Leitfähigkeitstyp der p-Typ ist, in anderen Ausführungsformen der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ sein kann. Demnach kann die Polarität der BJTs zusammen mit einer entsprechenden Änderung der angelegten Vorspannung „umgedreht” werden. Es versteht sich außerdem von selbst, dass, obwohl einige Ausführungsformen möglicherweise in Bezug auf „Zeilen” und „Spalten” beschrieben werden, diese Zeilen und Spalten in verschiedenen Implementierungen miteinander vertauscht sein können und nicht unbedingt vollkommen orthogonal zueinander sind.
  • Es versteht es sich also von selbst, dass einige Aspekte der vorliegenden Offenbarung eine Speichervorrichtung betreffen. Die Speichervorrichtung umfasst eine Kollektorzone, die in einem Halbleitersubstrat ausgebildet ist. Die Kollektorzone weist einen ersten Leitfähigkeitstyp auf und ist mit einer Quellenleitung der Speichervorrichtung gekoppelt. Eine Basiszone ist im Halbleitersubstrat über der Kollektorzone ausgebildet und weist einen zweiten Leitfähigkeitstyp auf. Eine Gate-Struktur ist mit der Basiszone gekoppelt und fungiert als eine gemeinsame Wortleitung für die erste und die zweite benachbarte Speicherzelle der Speichervorrichtung. Eine erste und eine zweite Emitterzone sind im Substrat über der Basiszone ausgebildet und weisen den ersten Leitfähigkeitstyp auf. Die erste und die zweite Emitterzone sind auf gegenüberliegenden Seiten der Gate-Struktur angeordnet. Ein erster und ein zweiter Kontakt erstrecken sich von der ersten und der zweiten Emitterzone nach oben und koppeln die erste und die zweite Emitterzone mit dem ersten und dem zweiten Datenspeicherelemente der ersten und der zweiten benachbarten Speicherzelle.
  • Andere Ausführungsformen betreffen eine Speichervorrichtung. Die Speichervorrichtung umfasst eine Matrix von Speicherzellenpaaren, die in Zeilen und Spalten angeordnet sind, wobei jeweilige Speicherzellen in einem Speicherzellenpaar jeweilige Datenspeicherelemente umfassen, die so angeordnet sind, dass sie jeweilige Datenzustände speichern. Eine Wortleitung erstreckt sich in einer ersten Richtung zwischen Speicherzellen von benachbarten Speicherzellenpaaren entlang einer Spalte. Eine Wortleitung ist mit einzelnen Speicherzellen der Speicherzellenpaare entlang der Wortleitung gekoppelt. Bitleitungen erstrecken sich in einer zweiten Richtung, die im Wesentlichen senkrecht auf die erste Richtung ist, und sind mit Datenspeicherelementen gekoppelt. Ein vertikaler bipolarer Sperrschichttransistor (BJT) ist so konfiguriert, dass er eine Quellenleitung basierend auf einer Wortleitungsspannung selektiv mit einem Datenspeicherelement koppelt.
  • Insbesondere hinsichtlich der verschiedenen Funktionen, die durch die zuvor beschriebenen Komponenten oder Strukturen (z. B. Anordnungen, Bauelemente, Schaltungen, Systeme usw.) ausgeführt werden, ist beabsichtigt, dass die Begriffe (einschließlich einer Bezugnahme auf „Mittel”), die zur Beschreibung solcher Komponenten verwendet werden, sofern nichts anderes angegeben, jeglicher Komponente oder Struktur entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente ausführt (d. h. welche funktionell gleichwertig ist), auch wenn sie mit der offenbarten Struktur, welche die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Offenbarung ausführt, strukturell nicht gleichwertig ist. Es versteht sich ferner von selbst, dass, obwohl die Begriffe „erste/r/s”, „zweite/r/s”, „dritte/r/s” und dergleichen in dieser Spezifikation verwendet werden, diese Begriffe lediglich generische Bezeichnungen sind und weder eine räumliche noch zeitliche Beziehung zwischen den verschiedenen Merkmalen bedeuten. Ebenso versteht es sich von selbst, dass obwohl solche Begriffe wie „obere/r/s”, „untere/r/s”, „über” und „unter” hierin verwendet werden, kein absoluter Bezugsrahmen (z. B. der Boden unter den Füßen) in Bezug auf diese und andere ähnliche Begriffe vorausgesetzt wird. Vielmehr kann ein beliebiger Koordinatenrahmen für solche Begriffe ausgewählt werden. Außerdem sollen, insofern als die Begriffe „aufweisend”, „aufweist”, „habend”, „hat”, „mit” oder Varianten davon in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, diese Begriffe in einer ähnlichen Weise einschließend sein wie der Begriff „umfassend”.

Claims (18)

  1. Speichervorrichtung, umfassend: eine Kollektorzone (212; 406), die in einem Halbleitersubstrat (200; 400) ausgebildet ist, wobei die Kollektorzone einen ersten Leitfähigkeitstyp aufweist und mit einer Quellenleitung der Speichervorrichtung gekoppelt ist; eine Basiszone (218; 408), die im Halbleitersubstrat über der Kollektorzone ausgebildet ist und einen zweiten Leitfähigkeitstyp aufweist; eine Gate-Struktur (210), die mit der Basiszone gekoppelt ist und als eine gemeinsame Wortleitung (WL1) für eine erste Speicherzelle und eine zweite benachbarte Speicherzelle der Speichervorrichtung fungiert; eine erste Emitterzone (220) und eine zweite Emitterzone (222), die im Halbleitersubstrat über der Basiszone ausgebildet sind und den ersten Leitfähigkeitstyp aufweisen, wobei die erste Emitterzone und die zweite Emitterzone auf gegenüberliegenden Seiten der Gate-Struktur angeordnet sind; einen ersten Kontakt (1204) und einen zweiten Kontakt (1204), die sich von der ersten Emitterzone und der zweiten Emitterzone nach oben erstrecken und die erste Emitterzone und die zweite Emitterzone mit einem ersten Datenspeicherelemente (202) und einem zweiten Datenspeicherelemente (204) der ersten benachbarten Speicherzelle und der zweiten benachbarten Speicherzelle koppeln; und eine erste Bitleitung (BL1a) und eine zweite Bitleitung (BL1b), die mit dem ersten Datenspeicherelement und dem zweiten Datenspeicherelement gekoppelt sind, wobei die erste Bitleitung und die zweite Bitleitung über oberen Abschnitten des ersten Datenspeicherelements und des zweiten Datenspeicherelements angeordnet und mit diesen gekoppelt sind.
  2. Speichervorrichtung nach Anspruch 1, ferner umfassend: Steuerschaltungsanordnung, um ein Quellenleitungspotenzial an die Quellenleitung anzulegen und gleichzeitig ein erstes Bitleitungspotenzial und ein zweites Bitleitungspotenzial an die erste Bitleitung und die zweiten Bitleitung anzulegen; wobei eine Differenz zwischen dem Quellenleitungspotenzial und dem ersten Bitleitungspotenzial einem ersten Datenzustand und einem zweiten Datenzustand entspricht, die in das erste Datenspeicherelement und das zweite Datenspeicherelement geschrieben werden sollen.
  3. Speichervorrichtung nach Anspruch 2, wobei die Steuerschaltungsanordnung ferner so konfiguriert ist, dass sie die Wortleitung (WL1) auf ein vorbestimmtes Potenzial treibt, während das Quellenleitungspotenzial und das erste Bitleitungspotenzial und das zweite Bitleitungspotenzial angelegt werden, um dadurch den ersten Datenzustand und den zweiten Datenzustand in das erste und das zweite Datenspeicherelement zu schreiben.
  4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gate-Struktur (210) umfasst: einen leitenden Körper (708A), der Seitenwand-Abstandsschichten (1000A, 1000B) aufweist, die auf gegenüberliegenden Seitenwänden davon angeordnet sind.
  5. Speichervorrichtung nach Anspruch 4, wobei der leitende Körper (708A) Polysilicium umfasst, und die Seitenwand-Abstandsschichten ein dielektrisches Material umfassen.
  6. Speichervorrichtung nach Anspruch 4, ferner umfassend: eine hoch dotierte Taschenimplantatszone (902), die zwischen dem leitenden Körper (78A) und der Basiszone angeordnet ist und den leitenden Körper mit der Basiszone koppelt.
  7. Speichervorrichtung nach Anspruch 6, wobei der leitende Körper ohne ein dazwischen angeordnetes Gate-Dielektrikum mit der Basiszone gekoppelt ist.
  8. Speichervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: Trennstrukturen (402), die im Substrat ausgebildet sind, um die erste Speicherzelle und die zweite Speicherzelle seitlich zu umgeben.
  9. Speichervorrichtung nach einem der vorhergehenden Ansprüche, – wobei das erste Datenspeicherelement und das zweite Datenspeicherelement magnetische Speicherelemente sind, und ein magnetischer Polarisationswert für ein magnetisches Speicherelement einem Datenzustand entspricht, der im magnetischen Speicherelement gespeichert wird; oder – wobei das erste Datenspeicherelement und das zweite Datenspeicherelement resistive Speicherelemente sind, und ein Widerstandswert für ein resistives Speicherelement einem Datenzustand entspricht, der im resistiven Speicherelement gespeichert wird.
  10. Verfahren zur Bildung einer Speichervorrichtung auf einem Halbleitersubstrat (200; 400), umfassend: Bilden einer Wannenzone (212; 406), welche einen ersten Leitfähigkeitstyp aufweist, im Halbleitersubstrat; Bilden einer Basiszone (218; 408), welche eine Oberseite aufweist und welche einen zweiten Leitfähigkeitstyp entgegengesetzt zum ersten Leitfähigkeitstyp aufweist, über der Wannenzone; Bilden einer leitenden Gate-Elektrode (708A) über der Oberseite der Basiszone, wobei die leitende Gate-Elektrode elektrisch mit der Basiszone gekoppelt wird; Durchführen eines Ionenimplantationsvorgangs, um eine erste Emitterstruktur (220) und eine zweite Emitterstruktur (222) auf gegenüberliegenden Seiten der leitenden Gate-Elektrode zu bilden, wobei die erste Emitterstruktur (1102) und die zweite Emitterstruktur (1104) den ersten Leitfähigkeitstyp aufweisen und im Halbleitersubstrat über der Basiszone gebildet werden; Bilden eines ersten Kontakts (1204) und eines zweiten Kontakts (1204), um die erste Emitterstruktur und die zweite Emitterstruktur mit dem ersten Datenspeicherelement und dem zweiten Datenspeicherelement zu koppeln; gekennzeichnet durch Ausbilden einer ersten Bitleitung (BL1a) und einer zweiten Bitleitung (BL1b), die mit dem ersten Datenspeicherelement und dem zweiten Datenspeicherelement gekoppelt werden; wobei die ersten Bitleitung und die zweite Bitleitung über oberen Abschnitten des ersten Datenspeicherelements und des zweiten Datenspeicherelements angeordnet und mit diesen gekoppelt werden.
  11. Verfahren nach Anspruch 10, ferner umfassend: Bilden eines Gate-Dielektrikums über der Basiszone vor dem Bilden der leitenden Gate-Elektrode (708A), und Entfernen des Gate-Dielektrikums von über der Basiszone, um die Oberseite der Basiszone freizulegen.
  12. Verfahren nach Anspruch 10, ferner umfassend: Bilden einer Taschenimplantatszone (902), welche den zweiten Leitfähigkeitstyp aufweist, unter der leitenden Gate-Elektrode (708A).
  13. Verfahren nach Anspruch 12, wobei die Taschenimplantatszone (902) durch Ausrichten eines Ionenstrahls in einem nicht senkrechten Einfallswinkel in Bezug auf eine Oberseite des Substrats (200; 400) gebildet wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, ferner umfassend: Bilden von Seitenwand-Abstandsschichten (1000A, 1000B) auf gegenüberliegenden Außenseitenwänden der leitenden Gate-Elektrode (708A).
  15. Verfahren nach Anspruch 14, ferner umfassend: Bilden einer Taschenimplantatszone (902), die in Bezug auf die leitende Gate-Elektrode (708A) und die Seitenwand-Abstandsschichten (1000A, 1000B) selbstjustierend ist, wobei die Taschenimplantatszone (902) den zweiten Leitfähigkeitstyp aufweist.
  16. Verfahren nach einem der Ansprüche 10 bis 15, ferner umfassend: Bilden eines Silicids über den ersten und zweiten Emitterstrukturen (1102, 1004), um einen ohmschen Kontakt zwischen den Emitterstrukturen und Kontakten bereitzustellen.
  17. Speichervorrichtung, umfassend: eine Matrix von Speicherzellenpaaren, die in Zeilen und Spalten angeordnet sind, wobei jeweilige Speicherzellen in einem Speicherzellenpaar jeweilige Datenspeicherelemente umfassen, die so angeordnet sind, dass sie jeweilige Datenzustände speichern; eine Wortleitung (WL), die sich in einer ersten Richtung zwischen Speicherzellen von benachbarten Speicherzellenpaaren entlang einer Spalte erstreckt, wobei die Wortleitung mit einzelnen Speicherzellen der Speicherzellenpaare entlang der Wortleitung gekoppelt ist; Bitleitungen (BL1a, BL1b), die sich in einer zweiten Richtung erstrecken, die senkrecht auf die erste Richtung ist, wobei die Bitleitungen mit Datenspeicherelementen gekoppelt sind; einen vertikalen bipolaren Sperrschichttransistor (BJT), der so konfiguriert ist, dass er eine Quellenleitung selektiv mit einem Datenspeicherelement koppelt; und eine erste Bitleitung und eine zweite Bitleitung, die mit den Datenspeicherelementen gekoppelt sind, wobei die Bitleitungen über oberen Abschnitten der Datenspeicherelemente angeordnet und mit diesen gekoppelt sind.
  18. Speichervorrichtung nach Anspruch 17, wobei der vertikale BJT umfasst: eine Kollektorzone (212, 406), die in einem Halbleitersubstrat (200; 400) ausgebildet ist, wobei die Kollektorzone einen ersten Leitfähigkeitstyp aufweist und mit der Quellenleitung der Speichervorrichtung gekoppelt ist; eine Basiszone (218; 408), die im Halbleitersubstrat über der Kollektorzone ausgebildet und einen zweiten Leitfähigkeitstyp aufweist, wobei die Basiszone mit der Wortleitung gekoppelt ist; und eine Emitterzone (220, 222), die im Halbleitersubstrat über der Basiszone ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist, wobei der Emitter mit dem Datenspeicherelement gekoppelt ist.
DE102013103115.3A 2012-12-21 2013-03-27 Speichervorrichtungen mit vertikalen bipolaren Sperrschichttransistoren als Zugriffselemente für Speicherelemente und Verfahren zu deren Herstellung Active DE102013103115B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/723,762 US9153672B2 (en) 2012-12-21 2012-12-21 Vertical BJT for high density memory
US13/723,762 2012-12-21

Publications (2)

Publication Number Publication Date
DE102013103115A1 DE102013103115A1 (de) 2014-06-26
DE102013103115B4 true DE102013103115B4 (de) 2017-05-04

Family

ID=50878834

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103115.3A Active DE102013103115B4 (de) 2012-12-21 2013-03-27 Speichervorrichtungen mit vertikalen bipolaren Sperrschichttransistoren als Zugriffselemente für Speicherelemente und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (3) US9153672B2 (de)
KR (1) KR101441234B1 (de)
DE (1) DE102013103115B4 (de)
TW (1) TWI523015B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153672B2 (en) * 2012-12-21 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical BJT for high density memory
US10128313B2 (en) * 2016-02-05 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory device and structure thereof
JP2018160303A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体記憶装置
US10504963B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
DE102018107724B4 (de) 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US10312438B1 (en) 2017-12-18 2019-06-04 International Business Machines Corporation Resistive memory with amorphous silicon filaments
US11164638B2 (en) 2018-07-03 2021-11-02 Samsung Electronics Co., Ltd. Non-volatile memory device
US11631465B2 (en) 2018-07-03 2023-04-18 Samsung Electronics Co., Ltd. Non-volatile memory device
KR102601213B1 (ko) * 2018-07-03 2023-11-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US11018188B2 (en) 2019-06-03 2021-05-25 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with bipolar junction transistor selectors
US10903275B2 (en) 2019-06-03 2021-01-26 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with single-crystalline bipolar junction transistor selectors
US11217665B2 (en) * 2020-02-04 2022-01-04 Texas Instruments Incorporated Bipolar junction transistor with constricted collector region having high gain and early voltage product
US11430951B2 (en) * 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11348640B1 (en) 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US11514985B2 (en) 2021-04-05 2022-11-29 Micron Technology, Inc. Spike current suppression in a memory array
US11862215B2 (en) 2021-08-27 2024-01-02 Micron Technology, Inc. Access line having a resistive layer for memory cell access
US11955168B2 (en) * 2022-05-11 2024-04-09 Macronix International Co., Ltd. Memory device and computing method using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054641A1 (de) * 2007-11-15 2009-05-20 Qimonda Ag Integrierter Schaltkreis mit Speicherzellen, und Verfahren zur Herstellung
US20090286368A1 (en) * 2008-05-16 2009-11-19 Chung Hon Lam process for pcm integration with poly-emitter bjt as access device
US20120099363A1 (en) * 2010-10-21 2012-04-26 Kabushiki Kaisha Toshiba Resistance change type memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958320A (en) * 1984-10-29 1990-09-18 Hitachi, Ltd. Radiation resistant bipolar memory
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
US5346863A (en) 1992-12-11 1994-09-13 Nippon Electric Glass Co., Ltd. Low temperature sealing composition
US5801420A (en) 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
KR100256054B1 (ko) * 1997-10-25 2000-05-01 윤종용 반도체 메모리 장치 및 그의 제조 방법
US5872032A (en) 1997-11-03 1999-02-16 Vanguard International Semiconductor Corporation Fabrication method for a DRAM cell with bipolar charge amplification
KR20010017881A (ko) 1999-08-16 2001-03-05 이구택 학습제어를 이용한 제품검사 및 선별방법
TW439268B (en) 1999-12-15 2001-06-07 Promos Technologies Inc Dynamic random access memory structure having vertical transistor and its fabricating method
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
DE10132849A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Halbleiterspeichereinrichtung
DE102004047655A1 (de) 2004-09-14 2006-04-06 Infineon Technologies Ag Charge-trapping-Halbleiterspeicherbauelement
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
US20080099852A1 (en) * 2006-10-31 2008-05-01 Juergen Faul Integrated semiconductor device and method of manufacturing an integrated semiconductor device
US7813167B2 (en) * 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US9111856B2 (en) * 2008-12-30 2015-08-18 Micron Technology, Inc. Method for fabricating a phase-change memory cell
KR101519931B1 (ko) * 2009-03-06 2015-05-13 삼성전자주식회사 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
US8318574B2 (en) * 2010-07-30 2012-11-27 International Business Machines Corporation SOI trench DRAM structure with backside strap
US8441305B2 (en) * 2010-08-30 2013-05-14 Analog Devices, Inc. Low-leakage diodes and methods of forming the same
KR101819595B1 (ko) 2011-02-28 2018-01-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US8610461B2 (en) * 2011-09-28 2013-12-17 Lsi Corporation Split decode latch with shared feedback
US8674332B2 (en) * 2012-04-12 2014-03-18 Globalfoundries Singapore Pte Ltd RRAM device with an embedded selector structure and methods of making same
US9153672B2 (en) * 2012-12-21 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical BJT for high density memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054641A1 (de) * 2007-11-15 2009-05-20 Qimonda Ag Integrierter Schaltkreis mit Speicherzellen, und Verfahren zur Herstellung
US20090286368A1 (en) * 2008-05-16 2009-11-19 Chung Hon Lam process for pcm integration with poly-emitter bjt as access device
US20120099363A1 (en) * 2010-10-21 2012-04-26 Kabushiki Kaisha Toshiba Resistance change type memory

Also Published As

Publication number Publication date
TW201426749A (zh) 2014-07-01
US20150349086A1 (en) 2015-12-03
DE102013103115A1 (de) 2014-06-26
US9153672B2 (en) 2015-10-06
KR101441234B1 (ko) 2014-09-17
US20140177330A1 (en) 2014-06-26
TWI523015B (zh) 2016-02-21
US9991368B2 (en) 2018-06-05
US9543404B2 (en) 2017-01-10
KR20140081635A (ko) 2014-07-01
US20170092748A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
DE102013103115B4 (de) Speichervorrichtungen mit vertikalen bipolaren Sperrschichttransistoren als Zugriffselemente für Speicherelemente und Verfahren zu deren Herstellung
DE112006002913B4 (de) Speicherzelle, Verfahren zu ihrer Herstellung und Speicherzellenmatrix
DE102005035152B4 (de) Mram
DE102016101764B4 (de) Antifuse-Zellenstruktur
DE102015105970B4 (de) SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs
DE102005046426B4 (de) MRAM und Verfahren zu dessen Herstellung
DE102013102719B4 (de) Halbleiterspeichervorrichtungen
DE102008001534B4 (de) Transistor mit reduzierter Ladungsträgermobilität und assoziierte Verfahren sowie SRAM-Zelle mit solchen Transistoren
DE10338986B4 (de) SRAM-Bauelement
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
EP1396026A2 (de) Dram-zellenanordnung mit vertikalen mos-transistoren und verfahren zu deren herstellung
DE102008021396B4 (de) Speicherzelle, Speicherzellenarray und Verfahren zum Herstellen einer Speicherzelle
DE60218685T2 (de) Herstellungsverfahren für Zellenanordnung mit bipolaren Auswahltransistoren und zugehörige Zellenanordnung
EP1505646A1 (de) IC-Chip mit Nanowires
DE60217120T2 (de) Zellenanordnung mit einem darin enthaltenen Auswähl-Bipolartransistor sowie Verfahren zum Herstellen derselben
DE19833949A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102013101036A1 (de) Neuartiger ansatz für die 4f2-treiberausbildung für einen rram und einen mram mit hoher dichte
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE102005046774B4 (de) Halbleiterspeicher-Einrichtung mit vergrabenem Masse-Kontakt und Verfahren zu deren Herstellung
DE102005046739B4 (de) Ein quasi-selbstpositionierender MRAM-Kontakt
DE112009001286B4 (de) Verfahren zur Herstellung von Speicherzellen mit wahlfreiem Zugriff, die auf mit Gate versehenen lateralen Thyristoren basieren (GLTRAM)
DE2904254A1 (de) Halbleiteranordnung
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
DE102014100707B4 (de) Speichervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung mit einem Leistungstransistor und einer Speichervorrichtung
DE3033731C2 (de) Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027102000

R018 Grant decision by examination section/examining division
R020 Patent grant now final