-
Die Erfindung bezieht sich auf Verfahren und Systeme für Leseverstärker für Speicherzellen. Genauer gesagt bezieht sich die Erfindung auf Verfahren und Systeme zur Reduzierung eines Nichtübereinstimmungsfehlers für Leseverstärkern für Speicherzellen und insbesondere für Leseverstärker für STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zellen.
-
Ein magnetoresistiver Speicher mit wahlfreiem Zugriff bzw. MRAM (Magnetoresistive Random Access Memory) ist ein nichtflüchtiger Speicher mit wahlfreiem Zugriff, in dem Daten durch magnetische Speicherelemente gespeichert werden.
-
Eine herkömmliche MRAM-Zelle weist zwei ferromagnetische Platten auf, die durch eine dünne isolierende Schicht voneinander getrennt sind. Eine der zwei Platten ist ein Permanentmagnet („feste Schicht”), der auf eine bestimmt Polarität festgelegt ist, während das Feld der zweiten Platte („freie Schicht”) so konfiguriert werden kann, dass es mit der Polarität eines externen Feldes übereinstimmt, um Daten zu speichern. Diese Konfiguration ist als ein Spinventil (Spin Valve) bekannt und ist die einfachste Struktur für ein MRAM-Bit. Solche magnetischen Speicherzellen können kombiniert werden, um eine Speichervorrichtung zu bilden.
-
Das Abfühlen oder Lesen einer magnetischen Speicherzelle wird bewerkstelligt, indem der elektrische Widerstand der Zelle gemessen wird. Eine bestimmte Zelle wird typischerweise ausgewählt, indem ein zugehöriger Transistor mit Energie versorgt wird, der den Strom von einer Bitleitung durch die Zelle auf Masse schaltet. Der elektrische Widerstand der Zelle ändert sich infolge der Spinausrichtung der Elektronen in den zwei Platten der STT-MRAM-Zelle. Durch das Messen des sich ergebenden Stroms kann der Widerstand im Innern jeder bestimmten Zelle ermittelt werden. Allgemein wird die Zelle als eine „1” betrachtet, wenn die beiden Platten die gleiche Polarität aufweisen, und als eine „0” betrachtet, wenn die zwei Platten von einer entgegengesetzten Polarität sind und einen höheren Widerstand haben.
-
1 ist ein schematisches Diagramm eines herkömmlichen Systems 10 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle 12, wie zum Beispiel einer STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zelle. Das System 10 nach dem Stand der Technik weist eine Vielzahl von Transistoren 14, 16, 18 und 20, eine Referenzstromquelle 22 zum Bereitstellen eines Referenzstroms 24, einen Zellenstrom 26 von der Speicherzelle 12, eine Bitleitungs-(BL)-Steuerspannung 28, einen Zellenausgangsknoten 30, einen Referenzausgangsknoten 32 und einen gespiegelten Referenzstrom 34 auf. Die Transistoren 14 und 16 können PMOS-Transistoren sein, während die restlichen Transistoren 18 und 20 NMOS-Transistoren sein können.
-
Während des Betriebs stellen die zwei Paare von Transistoren des Abfühl- bzw. Lesesystems 10 nach dem Stand der Technik den Zellenstrom 26 und den Referenzstrom 24 ein und messen diese Ströme und wandeln die Stromdifferenz in eine Spannungsdifferenz zwischen den Ausgangsknoten 30 und 32 um. Das erste Paar von Transistoren 14 und 16 agiert als ein Stromspiegel, während die Transistoren 18 und 20 als Klemmvorrichtungen für eine Bitleitungs-Spannungsregulierung agieren, die durch die BL-Steuerspannung 28 eingestellt werden kann. Nachdem die BL-Steuerspannung 28 festgesetzt ist, laden die Transistoren 18 und 20 die Referenz-Bitleitung 36 und die Zellen-Bitleitung 38 auf ein festes Potential, welches typischerweise etwa eine Schwellenspannung eines NMOS-Transistors unterhalb der BL-Steuerspannung 28 beträgt. Der PMOS-Transistor 16, der Teil des Stromspiegels ist, misst den Referenzstrom 24, der durch den NMOS-Transistor 20 fließt. Die Referenzstromquelle 22 ist herkömmlicherweise durch einen NMOS-Transistor mit einer exakt gesteuerten bzw. geregelten Gate-Spannung oder durch sogenannte Referenzzellen, wie etwa präkonditionierte STT-MRAM-Zellen, implementiert. Der Referenzstrom 24 wird für Gewöhnlich zwischen dem Strom, der einem niederohmigen Zustand der STT-MRAM-Zelle entspricht, und dem Strom festgesetzt, der einem hochohmigen Zustand der STT-MRAM-Zelle entspricht. Dieser Referenzstrom 24 wird gleichzeitig von dem PMOS-Stromspiegel 14, 16 zu dem Zellenausgangsknoten 30 gespiegelt. Der Zellenstrom 26 fließt durch den NMOS-Transistor 18 zu dem Zellenausgangsknoten 30. Wenn der Zellenstrom 26 höher als der Referenzstrom 24 ist, dann wird die Zellenausgangsspannung 30 gegen Masse getrieben. Wenn der Zellenstrom 26 niedriger als der Referenzstrom 24 ist, dann steigt die Zellenausgangspannung 30 auf VDD an. Die Spannung an dem Referenzausgangsknoten 32 bleibt bei etwa einer Schwellenspannung des PMOS-Transistors 16 unterhalb der VDD aufgrund des als Diode geschalteten PMOS 16 feststehend. Die Spannungsdifferenz zwischen dem Zellenausgangsknoten 30 und dem Referenzausgangsknoten 32 wird verglichen und durch eine nachfolgende differentielle Latch-Schaltung (nicht gezeigt) auf einen vollen CMOS-Pegel verstärkt.
-
Zwei der Hauptprobleme bei dem Abfühl- bzw. Lesesystem 10 nach dem Stand der Technik sind die Genauigkeit des gespiegelten Referenzstroms „Iref mir” 34 und die Differenz zwischen der Bitleitungsspannung 38 und der Referenzbitleitungsspannung 36, wenn die Differenz der Zellenströme zwischen einem niederohmigen Zellenzustand und einem hochohmigen Zellenzustand der STT-MRAM-Zelle, die auch als das Lesefenster bekannt ist, klein ist. Diese beiden Effekte verringern die Genauigkeit des Leseverstärkers, indem sie zu zwei beschränkenden Faktoren für das Lesefenster führen: der Stromspiegel in dem Leseverstärker und die Vorrichtungen, die die Bitleitungsspannung steuern bzw. regeln, die jeweils für die STT-MRAM-Speicherzelle notwendig sind.
-
Die Nichtübereinstimmung der Schwellenspannungen Vtp der PMOS-Transistoren 14, 16 in dem Stromspiegel führt zu einer Nichtübereinstimmung des gespiegelten Referenzstroms Iref mir 34 und des Referenzstroms Iref 24. Die Nichtübereinstimmung der Schwellenspannungen Vtn der NMOS-Transistoren 18, 20 führt zu unterschiedlichen Spannungen an der ausgewählten STT-MRAM-Zelle 12 und der Referenzstromquelle 22, die auch eine präkonditionierte STT-MRAM-Zelle sein kann. Diese Spannungsdifferenz führt zu einer Stromdifferenz zwischen dem Referenzstrom 24 und dem Zellenstrom 26 für die gleichen Widerstände für beide Pfade, da der Strom einer STT-MRAM-Zelle direkt proportional zu einer Spannung ist, die an ihr anliegt.
-
Deshalb besteht ein Bedarf an einem System und einem Verfahren zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle, wie etwa eines STT-MRAM, die die Nichtübereinstimmung bzw. Diskrepanz des Stroms in den Abfühl- bzw. Lese- und Referenzpfaden reduzieren und die Genauigkeit des Abfühl- bzw. Lesesystems mit einer minimalen Auswirkung auf die Gesamtgeschwindigkeit verbessern.
-
In Übereinstimmung mit einem Aspekt der Erfindung ist ein System zum Abfühlen oder Lesen einer Speicherzelle, wie etwa eines STT-MRAM, bereitgestellt, das einen ersten und einen zweiten Spiegeltransistor, einen mit den Gates der ersten und zweiten Spiegeltransistoren gekoppelten Kondensator zum Speichern einer Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen den ersten und zweiten Spiegeltransistoren und eine Referenzquelle zum Bereitstellen eines Referenzstroms aufweist, wobei der Referenzstrom und ein Zellenstrom von der Speicherzelle kombiniert werden, um einen mittleren Strom bereitzustellen, der durch die ersten und zweiten Spiegeltransistoren fließt. In einer Ausführungsform wird die Mittelwertbildung aus dem Zellenstrom und dem Referenzstrom während einer Vorladephase durchgeführt, so dass durch die ersten und zweiten Spiegeltransistoren während der Vorladephase ein gleicher gemittelter Strom fließt. Während einer nachfolgenden Abfühl- bzw. Lesephase fließt nur der Zellenstrom durch den ersten Spiegeltransistor und fließt nur der Referenzstrom durch den zweiten Spiegeltransistor. Der Strom durch den ersten Spiegeltransistor ist nun von der Strom-Nichtübereinstimmung bzw. Stromdiskrepanz unabhängig.
-
In Übereinstimmung mit einem weiteren Aspekt der Erfindung umfasst ein Verfahren zum Lesen oder Abfühlen einer Speicherzelle, wie etwa eines STT-MRAM, die Schritte der Mittelwertbildung aus einem Zellenstrom und einem Referenzstrom während einer Vorladephase, des Ermöglichens, dass der gemittelte Strom durch einen ersten Spiegeltransistor und einen zweiten Spiegeltransistor fließen kann, des Speicherns einer Strom-Nichtübereinstimmung bzw. Stromdiskrepanz in einem Kondensator zwischen den Gates der ersten und zweiten Spiegeltransistoren, des Ermöglichens, dass während einer Abfühl- bzw. Lesephase nur der Zellenstrom durch den ersten Spiegeltransistor fließt, des Ermöglichens, dass während der Abfühl- bzw. Lesephase nur der Referenzstrom durch den zweiten Spiegeltransistor fließt, und des Umwandelns der Stromdifferenz zwischen dem Zellenstrom und dem Referenzstrom in eine Spannungsdifferenz.
-
In einer anderen Ausführungsform umfasst ein Verfahren zum Abfühlen bzw. Lesen einer Speicherzelle die Schritte des Bereitstellens eines Abfühl- bzw. Lesepfads und eines Referenzpfads für eine Speicherzelle und einer zugehörigen Referenzquelle, des Kombinierens eines Zellenstroms von der Speicherzelle und eines Referenzstroms von der Referenzquelle, um einen mittleren Strom zu bilden, der durch einen ersten und einen zweiten Spiegeltransistor fließt, des Trennens der Speicherzelle von dem Referenzpfad und des Trennens der Referenzquelle von dem Abfühlpfad und des Bereitstellens des Zellenstroms von der Speicherzelle durch den Abfühlpfad.
-
Gemäß einem Aspekt wird ein Verfahren bereitgestellt zum Reduzieren eines Nichtübereinstimmungsfehlers für einen Leseverstärker für Speicherzellen, wobei das Verfahren die folgenden Schritte umfasst:
während einer Vorladephase die Mittelwertbildung aus einem Zellenstrom von der Speicherzelle und einem Referenzstrom von einer Referenzquelle, bevor diese durch die ersten und zweiten Spiegeltransistoren fließen;
während der Vorladephase das Speichern einer Strom-Nichtübereinstimmung bzw. Stromdiskrepanz in einem Kondensator zwischen den Gates eines ersten Spiegeltransistors und eines zweiten Spiegeltransistors; und
während einer Abfühl- bzw. Lesephase das Öffnen der Gates des ersten Spiegeltransistors und des zweiten Spiegeltransistors.
-
Vorteilhaft sind der erste Spiegeltransistor und der zweite Spiegeltransistor als Diode geschaltete Transistoren.
-
Vorteilhaft wird die Differenz zwischen der Gate-Spannung des ersten Spiegeltransistors (V1) und der Gate-Spannung des zweiten Spiegeltransistors (V2) in dem Kondensator zwischen den Gates der ersten und zweiten Spiegeltransistoren gespeichert.
-
Vorteilhaft wird der Schritt der Mittelwertbildung aus dem Zellenstrom und dem Referenzstrom durchgeführt, bevor diese durch einen ersten Bitleitungstransistor und einen zweiten Bitleitungstransistor fließen.
-
Vorteilhaft wird die Mittelwertbildung aus dem Zellenstrom von der Speicherzelle und dem Referenzstrom von einer Referenzquelle während der Vorladephase verwendet, um die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen den Abfühl- bzw. Lese- und Referenzpfaden zu messen und zu speichern.
-
Vorteilhaft fließt nur der Referenzstrom durch den zweiten Spiegeltransistor während der Abfühl- bzw. Lesephase.
-
Vorteilhaft wird die Gate-Spannung des ersten Spiegeltransistors (V1) um die Spannungsdifferenz zwischen den Gates der ersten und zweiten Spiegeltransistoren, die vorher in dem Kondensator gespeichert worden ist, verschoben.
-
Vorteilhaft wird die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz während der Vorladephase ausgeglichen.
-
Vorteilhaft ist die Speicherzelle eine STT-MRAM-Zelle.
-
Gemäß einem weiteren Aspekt wird ein System bereitgestellt zum Lesen einer Speicherzelle, das Folgendes aufweist:
einen ersten Spiegeltransistor und einen zweiten Spiegeltransistor; und
einen Kondensator, der mit den Gates des ersten Spiegeltransistors und des zweiten Spiegeltransistors gekoppelt ist;
wobei eine Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen dem ersten Spiegeltransistor und dem zweiten Spiegeltransistor in dem Kondensator gespeichert wird und ein Zellenstrom und ein Referenzstrom gemittelt werden, bevor sie durch die ersten und zweiten Spiegeltransistoren fließen.
-
Vorteilhaft wird die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz während der Vorladephase in dem Kondensator gespeichert.
-
Vorteilhaft wird die Mittelwertbildung aus dem Zellenstrom und dem Referenzstrom für die Vorladephase verwendet, um die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen den Abfühl- bzw. Lesepfaden und den Referenzpfaden zu messen und zu speichern.
-
Vorteilhaft wird die Differenz zwischen der Gate-Spannung des ersten Spiegeltransistors (V1) und der Gate-Spannung des zweiten Spiegeltransistors (V2) in dem Kondensator gespeichert.
-
Vorteilhaft fließt nur der Referenzstrom durch den zweiten Spiegeltransistor während der Abfühl- bzw. Lesephase.
-
Vorteilhaft wird die Gate-Spannung des ersten Spiegeltransistors während der Abfühl- bzw. Lesephase um die Differenzspannung verschoben, die in dem Kondensator gespeichert worden ist.
-
Vorteilhaft ist der Strom, der während der Abfühl- bzw. Lesephase durch den ersten Spiegeltransistor fließt, im Wesentlichen gleich dem Referenzstrom durch den zweiten Spiegeltransistor.
-
Vorteilhaft wird die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz während der Vorladephase ausgeglichen.
-
Vorteilhaft ist die Speicherzelle eine STT-MRAM-Zelle.
-
Gemäß einem Aspekt wird ein Verfahren bereitgestellt zum Reduzieren eines Nichtübereinstimmungsfehlers für einen Leseverstärker für Speicherzellen, wobei das Verfahren die folgenden Schritte umfasst:
Bereitstellen eines gemittelten Stroms, der während einer Vorladephase durch sowohl den ersten als auch den zweiten Spiegeltransistor fließt;
Speichern einer Strom-Nichtübereinstimmung bzw. Stromdiskrepanz in einem Kondensator, der mit den Gates eines ersten Spiegeltransistors und eines zweiten Spiegeltransistors gekoppelt ist; und
Bereitstellen eines Zellenstroms durch den ersten Spiegeltransistor während einer Abfühl- bzw. Lesephase und eines Referenzstroms, der durch den zweiten Spiegeltransistor fließt.
-
Vorteilhaft sind der erste Spiegeltransistor und der zweite Spiegeltransistor als Diode geschaltete Transistoren.
-
Vorteilhaft wird die Differenz zwischen der Gate-Spannung des ersten Spiegeltransistors (V1) und der Gate-Spannung des zweiten Spiegeltransistors (V2) in dem Kondensator gespeichert, der mit den Gates der ersten und zweiten Spiegeltransistoren gekoppelt ist.
-
Vorteilhaft umfasst der Schritt des Bereitstellens eines mittleren Stroms des Weiteren den Schritt des Kombinierens eines Zellenstroms von der Speicherzelle und eines Referenzstroms von einer Referenzquelle.
-
Vorteilhaft wird der Schritt des Kombinierens des Zellenstroms und des Referenzstroms vor einem Schritt des Bereitstellens eines Stroms durch einen ersten Bitleitungstransistor und einen zweiten Bitleitungstransistor durchgeführt.
-
Vorteilhaft wird die Gate-Spannung des ersten Spiegeltransistors (V1) um die Spannungsdifferenz zwischen den Gates der ersten und zweiten Spiegeltransistoren, die vorher in dem Kondensator gespeichert worden ist, verschoben.
-
Vorteilhaft ist der Strom durch den ersten Spiegeltransistor während der Abfühl- bzw. Lesephase unabhängig von der Strom-Nichtübereinstimmung bzw. Stromdiskrepanz.
-
Vorteilhaft ist die Speicherzelle eine STT-MRAM-Zelle.
-
Gemäß einem Aspekt wird ein System bereitgestellt zum Abfühlen bzw. Lesen einer Speicherzelle, das Folgendes aufweist:
einen ersten Spiegeltransistor und einen zweiten Spiegeltransistor;
einen mit den Gates des ersten Spiegeltransistors und des zweiten Spiegeltransistors gekoppelten Kondensator zum Speichern einer Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen dem ersten Spiegeltransistor und dem zweiten Spiegeltransistor; und
eine Referenzquelle, die mit der Speicherzelle gekoppelt ist, zum Bereitstellen eines Referenzstroms,
wobei ein Zellenstrom von der Speicherzelle und der Referenzstrom von der Referenzquelle kombiniert werden, um einen mittleren Strom bereitzustellen, der durch die ersten und zweiten Spiegeltransistoren während einer Vorladephase fließt und dies verwendet wird, um die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz zwischen den Abfühl- bzw. Lese- und Referenzpfaden zu messen und zu speichern; und
wobei die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz während der Vorladephase ausgeglichen wird.
-
Vorteilhaft wird die Strom-Nichtübereinstimmung bzw. Stromdiskrepanz in dem Kondensator während der Vorladephase gespeichert.
-
Vorteilhaft wird die Differenz zwischen der Gate-Spannung des ersten Spiegeltransistors (V1) und der Gate-Spannung des zweiten Spiegeltransistors (V2) in dem Kondensator gespeichert.
-
Vorteilhaft fließt nur der Referenzstrom durch den zweiten Spiegeltransistor während der Abfühl- bzw. Lesephase.
-
Vorteilhaft wird die Gate-Spannung des ersten Spiegeltransistors während der Abfühl- bzw. Lesephase um die Differenzspannung verschoben, die in dem Kondensator gespeichert worden ist.
-
Vorteilhaft ist der Strom, der durch den ersten Spiegeltransistor fließt, unabhängig von der Stromspiegel-Nichtübereinstimmung.
-
Vorteilhaft ist die Speicherzelle eine STT-MRAM-Zelle.
-
Weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden ausführlichen Beschreibung der Erfindung deutlich, die unter Bezugnahme auf die beigefügten Zeichnungen vorgenommen wird.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die beigefügten Zeichnungen sind einbezogen, um ein weiteres Verständnis der vorliegenden Erfindung bereitzustellen, und sie sind in die vorliegende Patentspezifikation eingegliedert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung, und zusammen mit der Beschreibung dienen sie dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne Weiteres erkannt werden, wenn sie durch die Bezugnahme auf die nachfolgende ausführliche Beschreibung besser verstanden werden.
-
1 ist ein schematisches Diagramm einer herkömmlichen Ausführungsform einer magnetischen Speicherzelle und eines Leseverstärkers.
-
2 ist ein beispielhaftes schematisches Diagramm eines Abfühl- bzw. Lesesystems für eine magnetische Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
-
3 ist ein beispielhaftes schematisches Diagramm eines Abfühl- bzw. Lesesystems für eine magnetische Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
-
4 ist ein Ablaufdiagramm, das ein Verfahren zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt.
-
AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
-
In der nachfolgenden ausführlichen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, die einen Teil davon bilden und in denen durch Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. Es soll klar sein, dass andere Ausführungsformen verwendet werden können und dass strukturelle oder andere Änderungen vorgenommen werden können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die nachfolgende ausführliche Beschreibung soll daher nicht in einem beschränkenden Sinne betrachtet werden, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
-
2 ist ein beispielhaftes schematisches Diagramm eines Systems 100 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. 2 veranschaulicht die vorliegende Erfindung während einer Vorladephase des Abfühl- bzw. Lesesystems 100. Das System 100 weist eine magnetische Speicherzelle 102, wie etwa eine STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zelle, auf, die von dem System 100 abgefühlt oder gelesen werden soll. Obwohl die vorliegende Erfindung in Bezug auf eine STT-MRAM-Zelle beschrieben werden wird, wird ein Fachmann auf dem Gebiet erkennen, dass die vorliegende Erfindung nicht auf STT-MRAM-Zellen beschränkt ist, sondern dass sie auf jede geeignete Speicherstruktur mit einem Stromabfühlschema angewendet werden kann, die nur ein kleines Lesefenster aufweist, wie etwa eine Mehrebenenzelle bzw. Multi-Level-Zelle, ein PCRAM (Phase Change RAM bzw. ein RAM als Phasenwechselspeicher) und ein CBRAM (Conductive Bridging RAM).
-
Das System 100 weist des Weiteren eine Vielzahl von Transistoren 104, 106, 108, und 110, einen ersten Schalter 118, einen zweiten Schalter 120, einen Kondensator 122, eine Referenzstromquelle 124, eine Bitleitungssteuerspannung 126, einen Zellenausgang 128 und einen Referenzausgang 130 auf. Die Transistoren 104 und 106 können PMOS-Transistoren sein, während die Transistoren 108 und 110 NMOS-Transistoren sein können. Ein Fachmann auf dem Gebiet wird erkennen, dass die vorliegende Erfindung nicht auf das Abfühlen oder Lesen einer einzigen Speicherzelle beschränkt ist, sondern dass die Erfindung verwendet werden kann, um ein Array von magnetischen Speicherzellen zu lesen, und dass die Tatsache, dass sich die nachfolgende Beschreibung auf eine einzige Speicherzelle bezieht, nur zum Zwecke der Vereinfachung der Beschreibung dient.
-
Das System 100 der vorliegenden Erfindung überwindet das Nichtübereinstimmungsproblem des Stromspiegels, indem es die Strom-Nichtübereinstimmung bzw. die Stromdiskrepanz in dem Kondensator 122 zwischen den Gates der Stromspiegeltransistoren während einer Vorladephase speichert. In einer Ausführungsform der vorliegenden Erfindung wird ein Mittelwert aus dem Referenzstrom und dem Zellenstrom gebildet, bevor die zwei Transistoren 108, 110 die Bitleitungsspannung regeln, so dass der gleiche gemittelte Strom durch beide Stromspiegeltransistoren 104 und 106 während einer Vorladephase fließt. In einer Ausführungsform kann die Mittelwertbildung aus den zwei Strömen durch das Aktivieren des Schalters 118 erzielt werden. Infolgedessen fließt während der Vorladephase der Referenzstrom 132 durch den Referenzpfad 136 und den Schalter 118, und der Zellenstrom 134 fließt durch den Abfühl- bzw. Lesepfad 138 und den Schalter 118. Wenn der Schalter 120 aktiviert wird, sind die Stromspiegeltransistoren 104 und 106 beide als Diode geschaltete Transistoren, und ihre Gate-Spannung wird infolge der Schwellenspannungs-Nichtübereinstimmung der Transistoren in den Lese-/Abfühl- und Referenzpfaden einen individuellen Spannungspegel V1 und V2 erreichen. Die Differenz zwischen diesen zwei Spannungen wird dann in dem Kondensator 122 zwischen den Transistoren 104 und 106 gespeichert.
-
3 ist ein beispielhaftes schematisches Diagramm eines Systems 100 zum Abfühlen oder Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. 3 veranschaulicht die vorliegende Erfindung während der Abfühl- bzw. Lesephase des Abfühl- bzw. Lesesystems 100. In Übereinstimmung mit einer Ausführungsform des Betriebs des Systems 100 sind beide Schalter 118 und 120 geöffnet, und nur der Referenzstrom 132 fließt durch den zweiten Spiegeltransistor 106. Als Folge des Speichers der Nichtübereinstimmungsspannung in dem Kondensator 122 während der Vorladephase, wie dies oben in Bezug auf 2 beschrieben worden ist, ist die Gate-Spannung des ersten Spiegeltransistors 104 nicht gleich der des Transistors 106, sondern ist um die vorher gespeicherte Spannungsschwellenwertdifferenz verschoben. Somit ist der gespiegelte Referenzstrom Iref 202, der durch den Transistor 104 fließt, nun unabhängig von der Stromspiegel-Nichtübereinstimmung. Somit verbessert die vorliegende Erfindung auf vorteilhafte Weise die Genauigkeit des Lesefensters mit einem vernachlässigbaren Geschwindigkeitsnachteil und benötigt beträchtlich kleinere Transistoren für den Stromspiegel.
-
4 ist ein Ablaufdiagramm, das ein beispielhaftes Abfühl- bzw. Leseverfahren zum Lesen einer Speicherzelle, wie etwa eines STT-MRAM, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt. Um der Klarheit willen wird das Verfahren 400 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle im Kontext des Systems 100 beschrieben, das in den 2 und 3 beschrieben worden ist. Aber in alternativen Ausführungsformen können auch andere Konfigurationen benutzt werden. Darüber hinaus können andere Ausführungsformen die hier beschriebenen Schritte in anderen Reihenfolgen durchführen und/oder können andere Ausführungsformen zusätzliche und/oder andere Schritte als die hier beschriebenen durchführen.
-
Während einer Vorladephase werden ein Zellenstrom von der Speicherzelle und ein Referenzstrom von einer Referenzquelle im Schritt 402 gemittelt, bevor sie durch die Bitleitungstransistoren und die Stromspiegeltransistoren fließen. Diese Mittelwertbildung aus dem Zellenstrom und dem Referenzstrom führt dazu, dass der gleiche mittlere Strom durch sowohl den ersten als auch den zweiten Stromspiegeltransistor fließt. Die Strom-Nichtübereinstimmung wird dann im Schritt 404 in einem Kondensator gespeichert, der zwischen den Gates des ersten Spiegeltransistors und des zweiten Spiegeltransistors in dem Stromspiegel angeschlossen ist. Während einer Abfühl- bzw. Lesephase werden die Schalter 118 und 120 beim Schritt 406 geöffnet und nur der Referenzstrom fließt durch den Referenzpfad und den zweiten Spiegeltransistor, während nur der Zellenstrom durch den Abfühl- bzw. Lesepfad und den ersten Spiegeltransistor fließt. Als eine Folge der Mittelwertbildung des Stroms während der Vorladephase wird die Gate-Spannung des ersten Spiegeltransistors (V1) um die Spannungsdifferenz zwischen den Gates der ersten und zweiten Spiegeltransistoren, die vorher in dem Kondensator gespeichert worden ist, verschoben. Somit ist der Strom durch den ersten Spiegeltransistor während der Abfühl- bzw. Lesephase unabhängig von der Nichtübereinstimmung des Stromspiegels. Der Ausgangspegel des Abfühl- bzw. Lesesystems wird dann durch das Umwandeln der Stromdifferenz in eine Spannungsdifferenz ermittelt.
-
Ein Fachmann auf dem Gebiet wird erkennen, dass die vorliegende Erfindung nicht auf das Abfühlen oder Lesen von STT-MRAM-Zellen beschränkt ist, wie dies oben beschrieben worden ist, sondern dass die vorliegende Erfindung auch für andere Speicher verwendet werden kann, die ein Stromabfühlschema verwenden und ein kleines Lesefenster haben. So kann die vorliegende Erfindung zum Beispiel auch mit Mehrebenenzellen bzw. Multi-Level-Zellen, mit einem PCRAM (Phase Change RAM bzw. einem RAM als Phasenwechselspeicher), einem CBRAM (Conductive Bridging RAM), etc., verwendet werden. Der Vorteil der vorliegenden Erfindung ist die Eliminierung des Fehlers, der durch die Stromspiegel-Nichtübereinstimmung eingeführt wird.
-
Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, wird es den Durchschnittsfachleuten auf dem Gebiet klar sein, dass eine Ersetzung durch eine Vielfalt von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen vorgenommen werden kann, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die vorliegende Patentanmeldung soll alle Anpassungen oder Variationen der spezifischen Ausführungsformen, die hier erörtert worden sind, abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt sein.
