DE102012111177A1 - Chipträger, Verfahren zum Bilden eines Chipträgers und Verfahren zum Bilden eines Chipgehäuses - Google Patents

Chipträger, Verfahren zum Bilden eines Chipträgers und Verfahren zum Bilden eines Chipgehäuses Download PDF

Info

Publication number
DE102012111177A1
DE102012111177A1 DE102012111177A DE102012111177A DE102012111177A1 DE 102012111177 A1 DE102012111177 A1 DE 102012111177A1 DE 102012111177 A DE102012111177 A DE 102012111177A DE 102012111177 A DE102012111177 A DE 102012111177A DE 102012111177 A1 DE102012111177 A1 DE 102012111177A1
Authority
DE
Germany
Prior art keywords
chip
chip carrier
recess
carrier
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012111177A
Other languages
English (en)
Other versions
DE102012111177B4 (de
Inventor
Khalil Hosseini
Joachim Mahler
Anton Prueckl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012111177A1 publication Critical patent/DE102012111177A1/de
Application granted granted Critical
Publication of DE102012111177B4 publication Critical patent/DE102012111177B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verschiedene Ausführungsformen stellen einen Chipträger (102) bereit, der eine Chipträgeroberfläche (104) aufweist, eingerichtet, so dass ein erster Chip (106) von einer ersten Chipunterseite (108) getragen wird; und mindestens eine Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt, wobei die mindestens eine Aussparung (114) eingerichtet ist, so dass ein zweiter Chip (116) von einer zweiten Chipunterseite (118) getragen wird, wobei eine zweite Chipoberseite (122) des zweiten Chips (116) im Wesentlichen eben mit der ersten Chipoberseite (112) ist. Der zweite Chip (116) ist von dem Chipträger (102), mittels eines elektrischen Isoliermaterials (228) in der Aussparung (114), elektrisch isoliert.

Description

  • Verschiedene Ausführungsformen betreffen allgemein einen Chipträger, ein Verfahren zum Bilden eines Chipträgers und ein Verfahren zum Bilden eines Chipgehäuses.
  • Nachdem Halbleiterchips hergestellt sind können einzelne Chips auf einem Leiterrahmen angebracht werden. Während der Montage von einem oder mehreren Chips auf einem Leiterrahmen verursachen die unterschiedlichen Dicken der Chips oft Probleme bei den anschließenden Prozessen. Das liegt insbesondere daran, dass mit dem Anbringen der Chips auf einem Leiterrahmen, beides, eine elektrische Leitfähigkeit, genauso wie eine elektrische Isolierung der Chips, erreicht werden soll.
  • Das bestehende Problem der Montage von Chips unterschiedlicher Dicke auf einen Chipträger, z.B. einen Leiterrahmen, wurde eine akzeptierte Prozessschwierigkeit.
  • Verschiedene Ausführungsformen stellen einen Chipträger bereit, der eine Chipträgeroberfläche, eingerichtet, so dass ein erster Chip von einer ersten Chipunterseite getragen wird, wobei die erste Chipoberseite des ersten Chips über der Chipträgeroberfläche eingerichtet ist, aufweist; und mindestens eine Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung eingerichtet ist, so dass sie einen zweiten Chip von einer zweiten Chipunterseite trägt, wobei eine zweite Chipoberseite des zweiten Chips im Wesentlichen eben (plan) mit der ersten Chipoberseite ist.
  • Gemäß einer Ausführungsform definiert ein Abstand von der ersten Chipunterseite bis zu der ersten Chipoberseite eine erste Chipdicke; ein Abstand von der zweiten Chipunterseite bis zu der zweiten Chipoberseite definiert eine zweite Chipdicke; und die zweite Chipdicke ist größer als die erste Chipdicke.
  • Gemäß einer Ausführungsform liegt die erste Chipdicke in einem Bereich von ungefähr 50 µm bis ungefähr 60 µm.
  • Gemäß einer Ausführungsform liegt die zweite Chipdicke in einem Bereich von ungefähr 100 µm bis ungefähr 300 µm.
  • Gemäß einer Ausführungsform ist eine Tiefe, der mindestens einen Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt, ungefähr gleich oder mehr als eine Differenz zwischen der zweiten Chipdicke und der ersten Chipdicke.
  • Gemäß einer Ausführungsform weist der Chipträger ein anhaftendes oder klebendes Material auf, gebildet über einer Unterseite der Aussparung, wobei der zweite Chip über dem anhaftenden oder klebenden Material gebildet werden kann.
  • Gemäß einer Ausführungsform ist die zweite Chipunterseite an die Unterseite der Aussparung, mittels des anhaftenden oder klebenden Materials, angehaftet oder geklebt.
  • Gemäß einer Ausführungsform ist das anhaftende oder klebende Material ferner eingerichtet, so dass der zweite Chip von der einen oder den mehreren Seiten der Aussparung elektrisch isoliert ist.
  • Gemäß einer Ausführungsform weist der erste Chip eine Leistungshalbleitervorrichtung auf, wobei die Leistungshalbleitervorrichtung mindestens eine Leistungshalbleitervorrichtung aufweist aus der Gruppe, wobei diese Gruppe aufweist oder besteht aus: einen Leistungstransistor, eine MOS-Leistungstransistor, einen Bipolar-Leistungstransistor, einen Leistungsfeldeffekttransistor, einen Isolier-Gate-Bipolar-Leistungstransistor, einen Thyristor, einen MOS gesteuerten Thyristor, einen gesteuerter Siliziumgleichrichter, eine Schottky Leistungsdiode, eine Siliziumcarbiddiode und/oder eine Galliumnitridvorrichtung.
  • Gemäß einer Ausführungsform weist der zweite Chip eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung auf, wobei die Halbleiterlogikvorrichtung oder die Speichervorrichtung mindestens eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung aus der Gruppe aufweist, wobei diese Gruppe aufweist oder besteht aus: eine anwendungsspezifische integrierte Schaltung ASIC, einen Treiber, eine Steuerung und/oder einen Sensor.
  • Gemäß einer Ausführungsform ist der Chipträger eingerichtet, so dass er mit der ersten Chipunterseite elektrisch verbunden ist
  • Gemäß einer Ausführungsform weisen der erste Chip und der zweite Chip einen Leistungslogikschaltkreis auf, wobei der Leistungslogikschaltkreis eine Leistungshalbleitervorrichtung und eine Halbleiterlogikvorrichtung aufweist.
  • Gemäß einer Ausführungsform weist der Chipträger einen Leiterrahmen auf.
  • Gemäß einer Ausführungsform weist der Chipträger mindestens eines aus der folgenden Gruppe von Materialien auf, wobei diese Gruppe von Materialien aufweist oder besteht aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung.
  • Verschiedene Ausführungsformen stellen ein Chipgehäuse bereit welches aufweist, das Chipgehäuse, das einen Chipträger aufweist, der eine Chipträgeroberfläche aufweist, eingerichtet, so dass ein erster Chip von einer ersten Chipunterseite getragen wird, wobei eine erste Chipoberseite des ersten Chips über der Chipträgeroberfläche eingerichtet wird; und mindestens eine Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung eingerichtet wird, so dass ein zweiter Chip von einer zweiten Chipunterseite getragen wird, wobei eine zweite Chipoberfläche im Wesentlichen eben (plan) mit der ersten Chipoberfläche ist; und ein Isoliermaterial, gebildet über der Chipträgeroberfläche, wobei das Isoliermaterial eingerichtet ist, so dass es teilweise den ersten Chip, den zweiten Chip und den Chipträger umgibt.
  • Gemäß einer Ausführungsform ist das Isoliermaterial eingerichtet, so dass es den zweiten Chip auf der einen oder den mehreren Seiten des zweiten Chips umgibt.
  • Gemäß einer Ausführungsform ist das Isoliermaterial eingerichtet, so dass es den ersten Chip auf der einen oder den mehreren Seiten des ersten Chips umgibt.
  • Gemäß einer Ausführungsform ist das Isoliermaterial eingerichtet, so dass es den zweiten Chip von der einen oder den mehreren Seiten der Aussparung elektrisch isoliert.
  • Gemäß einer Ausführungsform ist das Isoliermaterial eingerichtet, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite, elektrisch isoliert.
  • Gemäß einer Ausführungsform ist das Isoliermaterial eingerichtet, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite, elektrisch isoliert.
  • Gemäß einer Ausführungsform weist das Isoliermaterial mindestens ein Material aus der folgenden Gruppe von Materialien auf, wobei diese Gruppe aufweist oder besteht aus: ein gefülltes oder ein ungefülltes Epoxid, vorimprägnierte Verbundfasern, ein Laminat, ein Formmaterial, ein Duroplast-Material, ein Thermoplast-Material.
  • Gemäß einer Ausführungsform weist das Chipgehäuse ferner ein anhaftendes oder klebendes Material, gebildet über der Unterseite der Aussparung, auf, wobei das anhaftende oder klebende Material ferner eingerichtet ist, so dass es den zweiten Chip von der einen oder den mehreren Seiten der Aussparung elektrisch isoliert.
  • Gemäß einer Ausführungsform ist das anhaftende oder klebende Material eingerichtet, so dass es die zweite Chipunterseite an der Unterseite der Aussparung festhält.
  • Gemäß einer Ausführungsform definiert ein Abstand von der ersten Chipunterseite bis zu der ersten Chipoberseite eine erste Chipdicke; ein Abstand von der zweiten Chipunterseite bis zu der zweiten Chipoberseite definiert eine zweite Chipdicke; und die zweite Chipdicke ist größer als die erste Chipdicke.
  • Gemäß einer Ausführungsform liegt die erste Chipdicke in einem Bereich von ungefähr 50 µm bis 60 µm.
  • Gemäß einer Ausführungsform liegt die zweite Chipdicke in einem Bereich von ungefähr 100 µm bis 300 µm.
  • Gemäß einer Ausführungsform ist eine Tiefe der mindestens einen Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt, gleich oder mehr als eine Differenz zwischen der zweiten Chipdicke und der ersten Chipdicke.
  • Gemäß einer Ausführungsform weist der Chipträger ein anhaftendes oder klebendes Material, gebildet über der Unterseite der Aussparung, wobei der zweite Chip über dem anhaftenden oder klebenden Material gebildet werden kann, auf.
  • Gemäß einer Ausführungsform ist die zweite Chipunterseite an die Unterseite der Aussparung, mittels des anhaftenden oder klebenden Materials, angehaftet oder geklebt.
  • Gemäß einer Ausführungsform ist das anhaftende oder klebende Material ferner eingerichtet, so dass es den zweiten Chip von der einen oder den mehreren Seiten der Aussparung elektrisch isoliert.
  • Gemäß einer Ausführungsform weist der erste Chip eine Leistungshalbleitervorrichtung auf, wobei die Leistungshalbleitervorrichtung mindestens eine Leistungshalbleitervorrichtung aufweist aus der Gruppe, wobei diese Gruppe aufweist oder besteht aus: einen Leistungstransistor, einen MOS Leistungstransistor, einen Bipolar-Leistungstransistor, einen Leistungsfeldeffekttransistor, einen Isolier-Gate-Bipolar-Leistungstransistor, einen Thyristor, einen MOS gesteuerten Thyristor, einen gesteuerten Siliziumgleichrichter, eine Schottky Leistungsdiode, eine Siliziumcarbiddiode und/oder eine Galliumnitridvorrichtung.
  • Gemäß einer Ausführungsform weist der zweite Chip eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung auf, wobei die Halbleiterlogikvorrichtung oder die Speichervorrichtung mindestens eine Halbleitervorrichtung oder eine Speichervorrichtung aus der Gruppe, wobei diese Gruppe aufweist oder besteht aus: eine anwendungsspezifische integrierte Schaltung ASIC, einen Treiber, eine Steuerung und/oder eine Sensor.
  • Gemäß einer Ausführungsform ist der Chipträger eingerichtet, so dass er mit der ersten Chipunterseite elektrisch verbunden ist.
  • Gemäß einer Ausführungsform weisen der erste Chip und der zweite Chip einen Leistungslogikschaltkreis auf, wobei der Leistungslogikschaltkreis eine Leistungshalbleitervorrichtung und eine Halbleiterlogikvorrichtung aufweist.
  • Gemäß einer Ausführungsform weist der Chipträger einen Leiterrahmen auf.
  • Gemäß einer Ausführungsform weist der Chipträger mindestens eines aus der Gruppe von Materialien auf, wobei diese Gruppe von Materialien aufweist oder besteht aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminium und/oder Aluminiumlegierung.
  • Verschiedene Ausführungsformen stellen einen Chipträger bereit, der aufweist oder besteht aus: eine Chipträgeroberfläche, eingerichtet, so dass sie einen ersten Chip trägt, wobei der erste Chip eingerichtet ist, so dass er mit der Chipträgeroberfläche elektrisch verbunden ist; und mindestens eine Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung eingerichtet ist, so dass sie einen zweiten Chip trägt, wobei der zweite Chip von dem Chipträger elektrisch isoliert ist.
  • Verschiedene Ausführungsformen stellen ein Verfahren bereit zum Bilden eines Chipträgers, wobei das Verfahren aufweist: Bilden einer Chipträgeroberfläche zum Tragen eines ersten Chips von einer ersten Chipunterseite, wobei eine erste Chipoberseite des ersten Chips über der Chipträgeroberfläche eingerichtet ist; und Bilden von mindestens einer Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung zum Tragen eines zweiten Chips von einer zweiten Chipunterseite ist, wobei eine zweite Chipoberseite des zweiten Chips im Wesentlichen eben (plan) mit der ersten Chipoberseite ist.
  • Verschiedene Ausführungsformen stellen ein Verfahren bereit zum Bilden eines Chipgehäuses, wobei das Verfahren aufweist: Bilden einer Chipträgeroberfläche zum Tragen eines ersten Chips von einer ersten Chipunterseite, wobei eine erste Chipoberseite des ersten Chips über der Chipträgeroberfläche eingerichtet ist; Bilden von mindestens einer Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung zum Tragen eines zweiten Chips von einer zweiten Chipunterseite besteht, wobei eine zweite Chipoberseite des zweiten Chips im Wesentlichen eben (plan) mit der ersten Chipoberseite ist; und Bilden von einem Isoliermaterial über der Chipträgeroberfläche zum teilweisen Umgeben des ersten Chips, des zweiten Chips und des Chipträgers.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Bilden eines Chipträgers bereit, wobei das Verfahren aufweist: Bilden einer Chipträgeroberfläche zum Tragen eines ersten Chips, wobei der erste Chip eingerichtet ist, so dass er mit der Chipträgeroberfläche elektrisch verbunden ist; und Bilden von mindestens einer Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung eingerichtet ist, so dass ein zweiter Chip getragen wird, wobei der zweite Chip von dem Chipträger elektrisch isoliert ist.
  • Verschiedene Ausführungsformen stellen ein zuverlässig errichtetes spezielles Leiterrahmen-Design bereit, und wenn es mit einem Klebstoff-Einbettungs-Prozess kombiniert wird, ergibt sich, dass Chips mit unterschiedlichen Höhen, die über einer Seite des Leiterrahmens derart gebildet werden, dass die oberen Oberflächen der Chips auf dem gleichen Niveau sein können.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabgerecht, der Schwerpunkt wird stattdessen allgemein auf die Darstellung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
  • 1A einen Chipträger gemäß einer Ausführungsform zeigt;
  • 1B einen Chipträger gemäß einer Ausführungsform zeigt;
  • 2A ein Chipgehäuse gemäß einer Ausführungsform zeigt;
  • 2B ein Chipgehäuse gemäß einer Ausführungsform zeigt;
  • 3 ein Verfahren zum Bilden eines Chipträgers gemäß einer Ausführungsform zeigt;
  • 4A bis 4E ein Verfahren zum Bilden eines Chipträgers gemäß einer Ausführungsform zeigen;
  • 5 ein Verfahren zum Bilden eines Chipgehäuses gemäß einer Ausführungsform zeigt;
  • 6A bis 6G ein Verfahren zum Bilden eines Chipgehäuses gemäß einer Ausführungsform zeigen;
  • 7 ein Verfahren zum Bilden eines Chipträgers gemäß einer Ausführungsform zeigt;
  • Die folgenden detaillierten Beschreibungen beziehen sich auf die beigefügten Zeichnungen, die, als Mittel zur Veranschaulichung, spezifische Details und Ausführungsformen zeigen, in welchen sich die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft” wird hierin verwendet, mit der Bedeutung „dient als ein Beispiel, Beispiel oder Veranschaulichung“. Jede Ausführungsform oder Design hierin beschrieben als „beispielhaft“, ist nicht notwendigerweise als bevorzugt oder vorteilshaft gegenüber anderen Ausführungsformen oder Designs aufzufassen.
  • Das Wort „über”, hierin verwendet um das Bilden eines Merkmals zu beschreiben, z.B. einer Schicht, „über“ einer Seite oder Oberfläche, kann verwendet werden mit der Bedeutung, dass das Merkmal, z.B. die Schicht, „direkt auf“, z.B. im direkten Kontakt mit, der besagten Seite oder Oberfläche, gebildet werden kann. Das Wort „über”, hierin verwendet um das Bilden eines Merkmals zu beschreiben, z.B. einer Schicht „über einer Seite oder Oberfläche“, kann verwendet werden mit der Bedeutung, dass das Merkmal, z.B. die Schicht, „indirekt auf“ der besagten Seite oder Oberfläche mit einer oder mehreren Schichten, angeordnet zwischen der besagten Seite oder Oberfläche und der gebildeten Schicht, gebildet werden kann.
  • Verschiedene Ausführungsformen befassen sich mit dem Problem, wie Chips verschiedener Dicke auf einem Chipträger, z.B. einem Leiterrahmen, einzurichten sind.
  • Verschiedene Ausführungsformen stellen einen Leiterrahmen zum Tragen von einem oder mehreren Chips bereit, wobei der Leiterrahmen eingerichtet ist, so dass die Chips unterschiedlicher Höhe, getragen durch den Leiterrahmen, im Wesentlichen eben (plan) miteinander sein können.
  • Das Integrieren von dem einen oder den mehreren Chips auf dem Leiterrahmen ist schwierig, z.B. wenn die Leistungshalbleiterchips und die Logikchips auf dem gleichen Leiterahmen integriert werden müssen.
  • Leistungshalbleiterchips können allgemein dünn sein, z.B. mit einer Dicke von weniger als 60 µm. Logiksteuerungschips können allgemein dicker als die Leistungshalbleiterchips sein, z.B. mit einer Dicke von mehr als 100 µm. Derzeit müssen Logiksteuerungschips gedünnt werden, so dass sie mit Leistungshalbleiterchips integriert werden können.
  • Zum Beispiel können einer oder mehrere MOSFET Chips an einem Leiterrahmen angebracht, z.B. gelötet, z.B. verbunden, werden. Der eine oder die mehreren MOSFET Chips können angebracht werden, so dass sie mittels einer elektrisch leitfähige Verbindung, z.B. einen elektrisch leitfähigen Kleber, z.B. ein elektrisch leitfähiges Klebemittel, z.B. ein elektrisch leitfähiges Lötmetall mit einem Leiterrahmen verbunden sind.
  • Zum Beispiel können der eine oder die mehreren Logiksteuerungschips an einem Leiterrahmen angebracht, z.B. geklebt, z.B. befestigt, z.B. gebondet werden, unter Verwendung eines isolierenden Klebers. Der eine oder die mehreren MOSFET Chips können nebeneinander, über einer Leiterrahmenseite, angeordnet werden. Der Logiksteuerungschip kann auf die Dicke des MOSFET Chips gedünnt werden. Das Dünnen der Logiksteuerungschips auf 60 µm oder weniger, erzeugt aufgrund von Rissen und Brücken in dem Wafer, z.B. Siliziumwafer, substanzielle Probleme, die von der Zusammensetzung des Basismaterials des Wafers abhängen. Es treten Schwierigkeiten mit dem Haftkleber, z.B. ein Beschleunigen des Anhaftens oder Anklebens bei dünneren Chips, auf, was zu einer Einschränkung der Chipausbeute führt und das höhere Kosten nach sich zieht. Ein besonders ernstes Problem tritt mit einem Klebebeschleuniger bei dünnen Chips auf. Der Prozess des elektrischen Isolierens der Verbindungen in dünnen Chips, z.B. Chips dünner als 100 µm, und den anschließenden Prozessen, weisen schwierige Prozessschritte auf. Andere Prozesse, wie das Laminieren und das Bilden von Durchgangskontakten, sind durch das Verwenden von einem dickeren Logiksteuerungschip, d.h. z.B. Chips dicker als 100 µm, beeinträchtigt. Deshalb ist es wichtig, dass nach dem Verbindungs-Prozess, die Oberseite des Steuerungschips auf dem gleichen Niveau wie die Oberseite der beiden MOSFET Chips liegt.
  • 1A zeigt einen Chipträger 102 gemäß einer Ausführungsform. Der Chipträger kann aufweisen eine Chipträgeroberfläche 104, eingerichtet, so dass ein erster Chip 106 von einer ersten Chipunterseite 108 getragen wird, wobei die erste Chipoberseite 112 des ersten Chips 106 über der Chipträgeroberfläche 104 eingerichtet werden kann; und mindestens eine Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt; wobei die mindestens eine Aussparung 114 eingerichtet sein kann, so dass sie den zweiten Chip 116 von einer zweiten Chipunterseite 118 trägt, wobei die zweite Chipoberseite 122 des zweiten Chips 116 im Wesentlichen eben (plan) mit der ersten Chipoberseite 112 sein kann.
  • Die erste Chipoberseite 112 kann eingerichtet sein, so dass sie der Richtung 132 zugewandt ist, entgegen der Richtung 134, welcher der zweiten Chipunterseite 118 zugewandt ist.
  • Die zweite Chipoberseite 122 kann eingerichtet sein, so dass sie der Richtung 132 zugewandt ist, entgegen der Richtung 134, welcher der zweiten Chipunterseite 118 zugewandt ist.
  • Ein Abstand von der ersten Chipunterseite 108 bis zu der ersten Chipoberseite 112 definiert die Chipdicke t1. Ein Abstand von der zweiten Chipunterseite 118 bis zur zweiten Chipoberseite 122 definiert die Chipdicke t2. Die zweite Chipdicke t2 kann größer sein als die erste Chipdicke t1.
  • Die erste Chipdicke t1 kann in einem Bereich von ungefähr 20 µm bis ungefähr 150 µm, z.B. in einem Bereich von ungefähr 20 µm bis ungefähr 80 µm, z.B. in einem Bereich von ungefähr 40 µm bis ungefähr 60 µm, liegen.
  • Die zweite Chipdicke t2 kann in einem Bereich von ungefähr 100 µm bis ungefähr 300 µm, z.B. in einem Bereich von ungefähr 120 µm bis ungefähr 250 µm, z.B. in einem Bereich ungefähr 150 µm bis ungefähr 200 µm, liegen.
  • Eine Tiefe d der mindestens einen Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt, kann ungefähr gleich oder mehr sein als eine Differenz zwischen der zweiten Chipdicke t2 und der ersten Chipdicke t1.
  • Deswegen kann die Tiefe d der mindestens einen Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt, in einem Bereich von ungefähr 0 µm bis 290 µm, z.B. in einem Bereich von ungefähr 25 µm bis 125 µm, z.B. in einem Bereich von ungefähr 50 µm bis 100 µm, liegen.
  • Die zweite Chipoberseite 122 des zweiten Chips 116 kann im Wesentlichen eben (plan) mit der ersten Chipoberseite 112 sein, wobei die Differenz, zwischen den Niveaus der zweiten Chipoberseite 122 und der ersten Chipoberseite 112, in einem Bereich von ungefähr 0 µm bis 20 µm, z.B. in einem Bereich von ungefähr 0 µm bis 5 µm, z.B. in einem Bereich von ungefähr 0 µm bis 3 µm, liegen kann.
  • 1B zeigt den Chipträger 102 gemäß einer Ausführungsform, wobei der Chipträger 102, wie beschrieben gemäß 1A, ein anhaftendes oder klebendes Material 124, gebildet über der Unterseite der Aussparung 126, aufweisen kann, wobei der zweite Chip 116 über dem anhaftenden oder klebenden Material 124 gebildet werden kann.
  • Die zweite Chipunterseite 118 kann an der Unterseite der Aussparung 126 mittels des anhaftenden oder klebenden Materials 124, angehaftet oder geklebt sein.
  • Die erste Chipunterseite 108 kann an den Chipträger 102 angehaftet sein, wobei die erste Chipunterseite 108 mit dem Chipträger 102 elektrisch verbunden ist. Zum Beispiel kann die erste Chipunterseite 108 an dem Chipträger 102, mittels eines elektrisch leitfähigen Klebemittels, z.B. eines elektrisch leitfähigen Klebers, z.B. eines elektrisch leitfähigen Lötmetalls, z.B. einer elektrisch leitfähige Paste, angebracht werden oder sein.
  • Das anhaftende oder klebende Material 124, kann ferner eingerichtet sein, so dass es elektrisch isoliert, d.h. den zweiten Chip 116 von der einen oder den mehreren Seiten 128a, 128b der Aussparung 114 elektrisch isoliert,
  • Das anhaftende oder klebende Material 124 kann eingerichtet sein, so dass es den zweiten Chip 116 von der Unterseite der Aussparung 126 isoliert.
  • Das anhaftende oder klebende Material 124 kann als ein Klebstoff und auch als ein Einbettmaterial für die Chips, z.B. für den zweiten Chip 116, dienen.
  • Der erste Chip 105 kann eine Leistungshalbleitervorrichtung aufweisen, wobei die Leistungshalbleitervorrichtung mindestens eine Leistungshalbleitervorrichtung aus einer Gruppe aufweisen kann, wobei diese Gruppe aufweist: einen Leistungstransistor, einen MOS-Leistungstransistor, einen Bipolar-Leistungstransistor, einen Leistungsfeldeffekttransistor, einen Isolier-Gate-Bipolar-Leistungstransistor IGBT, einen Thyristor, ein MOS gesteuerten Thyristor (MOS controlled thyristor, MCT), einen gesteuerten Siliziumgleichrichter, eine Schottky Leistungsdiode, eine Siliziumcarbiddiode und/oder eine Galliumnitridvorrichtung.
  • Der zweite Chip 116 kann eine Halbleiterlogikvorrichtung aufweisen, wobei die Halbleiterlogikvorrichtung oder die Speichervorrichtung mindestens eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung aus der Gruppe aufweisen kann, wobei diese Gruppe aufweist: eine anwendungsspezifische integrierte Schaltung (applicationspecific integrated circuit, ASIC), einen Treiber, eine Steuerung und/oder einen Sensor.
  • Der Chipträger 102 kann eingerichtet werden, so dass er mit der ersten Chipunterseite 108 elektrisch verbunden ist.
  • Der erste Chip 106 und der zweite Chip 116 können einen Leistungslogikschaltkreis aufweisen, wobei der Leistungslogikschaltkreis eine Leistungshalbleitervorrichtung und eine Halbleiterlogikvorrichtung aufweist.
  • Der Chipträger 102 kann einen Leiterrahmen aufweisen.
  • Der Chipträger 102 kann mindestens ein Material aus der folgenden Gruppe aufweisen, wobei diese Gruppe von Materialien aufweist: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminium und/oder Aluminiumlegierung.
  • Der Chipträger 102 kann einen Teil eines Leiterrahmens, z.B. einen elektrisch leitfähigen Leiterrahmen, aufweisen. Der Chipträger 102 kann eingerichtet sein, so dass er mit der ersten Chipunterseite 108 elektrisch verbunden ist. Der Chipträger 102 kann eingerichtet sein, so dass er mit einer Leiterplatte verbunden ist. Der Chipträger kann eingerichtet sein, so dass er mit einem Wärmeableiter verbunden ist.
  • Die erste Chipunterseite 108 kann mindestens einen Teil eines Source/Drain Kontaktes einer Leistungsvorrichtung, z.B. einen Source/Drain Kontakt eines Leistungstransistors, z.B. einen Drain Kontakt eines MOSFET Leistungshalbleiters, z.B. einen Emitterkontakt eines IGBT Leistungshalbleiters, aufweisen.
  • Die erste Chipoberseite 112 kann mindestens einen Teil eines Source/Drain Kontaktes einer Leistungsvorrichtung, z.B. einen Source/Drain Kontakt eines Leistungstransistors, z.B. einen Drain Kontakt eines MOSFET Leistungshalbleiters, z.B. einen Emitterkontakt eines IGBT Leistungshalbleiter, aufweisen. Deswegen kann die erste Chipoberseite 112 einen oder mehrere elektrische Kontakte aufweisen, gebildet über der ersten Chipoberseite 112. Der eine oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite 112, können einen Source/Drain Kontakt einer Leistungsvorrichtung aufweisen. Der eine oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite 112, können ein Gate einer Leistungsvorrichtung aufweisen.
  • Die zweite Chipoberseite 122 kann einen oder mehrere elektrische Kontakte, gebildet über der zweiten Chipoberseite 122, aufweisen. Der eine oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite 122, können einen Source/Drain-Kontakt einer Logiksteuerungsvorrichtung, z.B. eine Logiksteuerungstransistor, aufweisen. Der eine oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite 122, können einen Gate-Kontakt einer Logiksteuerungsvorrichtung, z.B. einen Logiksteuerungstransistor, aufweisen.
  • Der Chipträger 102 kann eine Chipträgeroberfläche 104 aufweisen, eingerichtet, so dass der erste Chip 106 getragen wird, wobei der erste Chip 106 eingerichtet ist, so dass er mit der Chipträgeroberfläche 104 elektrisch verbunden ist; und die mindestens eine Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung 114 eingerichtet ist, so dass ein zweiter Chip 116 getragen wird, wobei der zweite Chip 116 von dem Chipträger 102 elektrisch isoliert ist.
  • Durch den Chipträger 102 können der eine oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite 112, und der eine oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite 122, im Wesentlichen eben (plan) miteinander sein. Deshalb kann ein Gehäuse für die Chips unterschiedlicher Dicke gebaut werden, welches die Probleme und die Schwierigkeiten, wie das Dünnen, die Wafer-Beschleunigung, das Wafer-Cracking, wie oben beschrieben, umgeht.
  • 2A zeigt das Chipgehäuse (Chip-Package) 200 gemäß einer Ausführungsform. Das Chipgehäuse 200 kann den Chipträger 102, wie bereits oben bezüglich der 1A und 1B beschrieben, aufweisen. Gleiche Bezugszeichen, die bereits bezüglich des Chipträgers 102 verwendet wurden, beziehen sich allgemein auf die gleichen Teile in dem Chipgehäuse 200.
  • Der Chipträger 102 kann die Chipträgeroberfläche 104 aufweisen, eingerichtet, so dass der erste Chip 106 von der ersten Chipunterseite 108 getragen wird, wobei die erste Chipoberseite 112 des ersten Chips 106 über der Chipträgeroberfläche 104 eingerichtet sein kann; und mindestens eine Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt; wobei mindestens eine Aussparung 114 eingerichtet sein kann, so dass ein zweiter Chip 116 von der zweiten Chipunterseite 118 getragen wird, wobei die zweite Chipoberseite 122 des zweiten Chip 116 im Wesentlichen eben (plan) mit der ersten Chipoberseite 112 sein kann; und ein Isoliermaterial 228, gebildet über der Chipträgeroberfläche 104, wobei das Isoliermaterial 228 eingerichtet sein kann, so dass es den ersten Chip 106, den zweiten Chip 116 und den Chipträger 102 isoliert.
  • Das Isoliermaterial 228 kann eingerichtet sein, so dass es den zweiten Chip 116 auf der einen oder den mehreren Seiten des zweiten Chips 116 umgibt.
  • Das Isoliermaterial 228 kann eingerichtet sein, so dass es den ersten Chip 106 auf der einen oder den mehreren Seiten des ersten Chips 106 umgibt.
  • Das Isoliermaterial kann so eingerichtet sein, so dass es den zweiten Chip 116 von der einen oder von den mehreren Seiten 128a, 128b der Aussparung 114 elektrisch isoliert.
  • Das Isoliermaterial 228 kann eingerichtet sein, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite 112, elektrisch isoliert.
  • Das Isoliermaterial 228 kann eingerichtet sein, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite 122, elektrisch isoliert.
  • Das Isoliermaterial 228 kann mindestens eines der Materialien aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aufweist oder besteht aus: ein gefülltes oder ein ungefülltes Epoxid, vorimprägnierte Verbundfasern, ein Laminat, ein Formmaterial, ein Duroplast-Material und/oder ein Thermoplast-Material.
  • 2B zeigt das Chipgehäuse 200 gemäß einer Ausführungsform, wobei das Chipgehäuse 210 das Chipgehäuse 200, gemäß 2A beschrieben, aufweisen kann und ferner das anhaftende oder klebende Material 124, gebildet über der Unterseite der Aussparung 126, wobei das anhaftende oder klebende Material 124 ferner eingerichtet sein kann, so dass es den zweiten Chip 116 von der einen oder den mehreren Seiten 128a, 128b der Aussparung 114 elektrisch isoliert.
  • Das anhaftende oder klebende Material 124 kann eingerichtet sein, so dass es die zweite Chipunterseite 118 an der Unterseite der Aussparung 126 festhält.
  • Das anhaftende oder klebende Material 124 kann eingerichtet sein, so dass es den zweiten Chip von der Unterseite der Aussparung 126 isoliert.
  • Der Chipträger 102 kann das anhaftende oder klebende Material 124 aufweisen, gebildet über der Unterseite der Aussparung 126, wobei der zweite Chip 116 über dem anhaftenden oder klebenden Material 124 gebildet werden kann.
  • Das anhaftende oder klebende Material 124, gebildet über der Unterseite der Aussparung 126, kann eine Dicke aufweisen, die in einem Bereich von ungefähr 1 µm bis ungefähr 100 µm, z.B. in einem Bereich von ungefähr 10 µm bis ungefähr 60 µm, z.B. in einem Bereich von ungefähr 25 µm bis ungefähr 50 µm, liegt.
  • Die zweite Chipunterseite 118 kann an der Unterseite der Aussparung 126 mittels des anhaftenden oder klebenden Materials 124 festgehalten sein.
  • Ferner kann das anhaftende oder klebende Material eingerichtet sein, so dass es den zweiten Chip 116 von der einen oder den mehreren Seiten 128a, 128b elektrisch isoliert.
  • Der erste Chip 106 kann eine Leistungshalbleitervorrichtung aufweisen, wobei die Leistungshalbleitervorrichtung mindestens eine Leistungshalbleitervorrichtung aufweist aus der Gruppe, wobei diese Gruppe aufweist: einen Leistungstransistor, einen MOS-Leistungstransistor, einen Bipolar-Leistungstransistor, einen Leistungsfeldeffekttransistor, einen Isolier-Gate-Bipolar-Leistungstransistor, einen Thyristor, ein MOS gesteuerten Thyristor, eine gesteuerten Siliziumgleichrichter, eine Schottky Leistungsdiode, eine Siliziumcarbiddiode und/oder eine Galliumnitridvorrichtung.
  • Der zweite Chip 115 kann eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung aufweisen, wobei die Halbleiterlogikvorrichtung oder die Speichervorrichtung mindestens eine Halbleiterlogikvorrichtung oder Speichervorrichtung aus der Gruppe aufweist, wobei diese Gruppe aufweist oder besteht aus: eine anwendungsspezifische integrierte Schaltung ASIC, einen Treiber, eine Steuerung und/oder einen Sensor.
  • Der Chipträger 102 kann eingerichtet sein, so dass er mit der ersten Chipunterseite 108 elektrisch verbunden ist.
  • Der erste Chip 108 und der zweite Chip 118 können einen Leistungslogikschaltkreis aufweisen, wobei der Leistungslogikschaltkreis eine Leistungshalbleitervorrichtung und eine Halbleiterlogikvorrichtung aufweist.
  • Der Chipträger 102 kann einen Leiterrahmen aufweisen. Der Chipträger 102 kann mindestens eines aus der folgenden Gruppe von Materialien aufweisen, wobei diese Gruppe von Materialien aufweist oder besteht aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminium und/oder Aluminiumlegierung.
  • Der Chipträger 102 kann aufweisen, eine Chipträgeroberfläche 104, eingerichtet, so dass der erste Chip 106 getragen wird, wobei der erste Chip 106 eingerichtet ist, so dass er mit der Chipträgeroberfläche 104 elektrisch verbunden ist; und mindestens eine Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt; wobei mindestens eine Aussparung 114 eingerichtet ist, so dass der zweite Chip 116 getragen wird, wobei der zweite Chip 116 von dem Chipträger 102 elektrisch isoliert ist.
  • 3 zeigt das Verfahren 300 zum Bilden eines Chipträgers 102 gemäß einer Ausführungsform. Das Verfahren weist das Bilden einer Chipträgeroberfläche zum Tragen eines ersten Chips von einer ersten Chipunterseite auf, wobei eine erste Chipoberseite des ersten Chip über der Chipträgeroberfläche eingerichtet werden kann (in 310); und das Bilden von mindestens einer Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt; wobei die mindestens eine Aussparung zum Tragen, eines zweiten Chips von einer zweiten Chipunterseite, bestehen kann, wobei eine zweite Chipoberseite des zweiten Chips mit der ersten Chipoberseite (in 320) im Wesentlichen eben (plan) sein kann.
  • 4A bis 4E zeigen das Verfahren 300 zum Bilden des Chipträgers 102 gemäß verschiedenen Ausführungsformen. Alle Merkmale, beschrieben bezüglich des Bildens des Chipträgers 102, sind anwendbar auf den Chipträger 102 und das Chipgehäuse 200. Gleiche Bezugszeichen, bereits verwendet bezüglich des Chipträgers 102, beziehen sich allgemein auf gleiche Teile in dem Chipgehäuse 200.
  • In 4A ist gezeigt, dass die eine oder die mehreren Aussparungen 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstrecken, in der Chipträgeroberfläche 104 gebildet sein können. Die eine oder die mehreren Aussparungen 114 können mittels eines Ätzprozesses gebildet werden. Die eine oder die mehreren Aussparungen 114 können mittels eines Laserentfern-Prozesses gebildet werden. Die eine oder die mehreren Aussparungen 114 können mittels Entfernens des einen oder der mehreren Teile der Chipträgeroberfläche 104 gebildet werden.
  • Ein Abstand von der ersten Chipunterseite 108 bis zu der ersten Chipoberseite 112 definiert die erste Chipdicke t1. Die erste Chipdicke t1 liegt in einem Bereich von ungefähr 50 µm bis ungefähr 60 µm. Ein Abstand von der zweiten Chipunterseite 118 bis zu der zweiten Chipoberseite 122 definiert die zweite Chipdicke t2. Die zweite Chipdicke t2 kann größer sein als die erste Chipdicke t1. Die zweite Chipdicke t2 liegt in einem Bereich von ungefähr 100 µm bis ungefähr 300 µm. Da die erste Chipdicke t1 und die zweite Chipdicke t2 bekannt sein können, kann die Tiefe d von mindestens einer Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt, ungefähr gleich oder mehr als eine Differenz zwischen der zweiten Chipdicke t2 und der ersten Chipdicke t1 sein.
  • Die Tiefe d von der mindestens einen Aussparung 114, die sich von einer Chipträgeroberfläche 104 in den Chipträger 102 erstreckt, die mehr sein kann als die Differenz zwischen der zweiten Chipdicke t2 und der ersten Chipdicke t1, kann in einem Bereich von ungefähr 100 µm bis ungefähr 400 µm, z.B. in einem Bereich von ungefähr 150 µm bis ungefähr 350 µm, z.B. in einem Bereich von ungefähr 200 µm bis ungefähr 300 µm, liegen.
  • Zum Beispiel kann der zweite Chip 116, z.B. ein Logikschaltkreischip, eine zweite Chipdicke t2 von 220 µm aufweisen; der erste Chip 106, z.B. ein Leistungshalbleiterchip, kann eine erste Chipdicke t1 von ungefähr 60 µm aufweisen; die Tiefe von mindestens einer Aussparung 114 kann in einem Bereich von ungefähr 160 µm bis 200 µm liegen.
  • In 4B ist gezeigt, dass die Chipträgeroberfläche 104 eingerichtet sein kann, so dass der erste Chip 106 von einer ersten Chipunterseite 108 getragen wird. Der erste Chip 106 kann an die Chipträgeroberfläche 104 angehaftet oder geklebt sein, unter Verwendung von einer anhaftenden oder klebenden Paste, z.B. einem Klebstoff. Der erste Chip 106 kann an die Chipträgeroberfläche 104 über eine erste Chipunterseite 108 angehaftet oder geklebt werden. Der erste Chip 106 kann mit der Chipträgeroberfläche 104 über die erste Chipunterseite 108 elektrisch verbunden sein. Die erste Chipoberseite des ersten Chips kann über der Chipträgeroberfläche 104 eingerichtet werden. Eine kohäsive Chipbefestigung kann zwischen dem ersten Chip 106 und der Chipträgeroberfläche 104 gebildet sein.
  • In 4C ist gezeigt, dass das anhaftende oder klebende Material 124 in die Aussparung 114 abgeschieden werden kann. Das anhaftende oder klebende Material 124 kann über der Unterseite der Aussparung 126 gebildet werden.
  • Das anhaftende oder klebende Material 124 kann in die Aussparung 114 abgeschieden werden unter Verwendung von einem Spender (Dispenser). Das anhaftende oder klebende Material 124 kann in die Aussparung 114 abgeschieden werden unter Verwendung eines Druckprozesses.
  • In 4D ist gezeigt, dass der zweite Chip 116 über dem anhaftenden oder klebenden Material angeordnet werden kann. Zur Sicherung des zweiten Chips 116 in der Aussparung 114 kann der zweite Chip 116 zuerst in der Aussparung 114 mittels eines externen Trägers gehalten werden, so dass die zweite Chipoberseite 122 und die erste Chipoberseite 112 eben (plan) sein können. Das anhaftende oder klebende Material 124 kann danach in die Aussparung 114 abgeschieden werden, so dass der zweite Chip 116 über dem anhaftenden oder klebenden Material 124 angeordnet werden kann, wodurch der zweite Chips 116 an der Unterseite der Aussparung 126 über das anhaftende oder klebende Material 124 anhaftet oder klebt.
  • Das anhaftende oder klebende Material 124 kann die Bereiche zwischen den lateralen (anders ausgedrückt, seitlichen) Seiten des zweiten Chips 116 und den Seitenwänden 128a, 128b der Aussparung 114 füllen. Die lateralen Seiten des zweiten Chips 116 können sich auf die Seiten des zweiten Chips 116 beziehen, die sich zwischen der Chipoberseite 122 und der zweiten Chipunterseite 118 erstrecken. Die Aussparung 114 kann strukturiert werden um sicherzustellen, dass genügende Platz verbleibt zwischen den lateralen Seiten des zweiten Chips 116 und den Seitenwänden 128a, 128b. Die lateralen Seiten des zweiten Chips 116 können von den Seitenwänden 128a, 128b getrennt sein, durch einen Abstand in einem Bereich von ungefähr 10 µm bis ungefähr 50 µm, z.B. in einem Bereich von ungefähr 15 µm bis ungefähr 40 µm, z.B. in einem Bereich von ungefähr 20 µm bis ungefähr 30 µm.
  • Mit ausreichend anhaftendem oder klebendem Material 124 zwischen den lateralen Seiten des zweiten Chips 116 und den Seitenwänden 128a, 128b, stellt das anhaftende oder klebende Material 124, welches als ein isolierendes Material wirken kann, sicher, dass der eingebettete zweite Chip 116 gut elektrisch isoliert ist, selbst wenn die zweite Chipoberseite 122 noch nicht elektrisch isoliert ist.
  • Das anhaftende oder klebende Material 124 kann ausgehärtet, z.B. thermisch ausgehärtet, werden, so dass ein stabiles Einbettungsmaterial gebildet wird.
  • Wie in 4D gezeigt ist, kann das anhaftende oder klebende Material 124 abgeschieden werden, so dass das anhaftende oder klebende Material in der Aussparung 114 liegt. Anders ausgedrückt, so dass das Niveau des anhaftenden oder klebenden Materials 124 das Niveau, der Chipoberfläche 104, nicht überschreitet, z.B. kann das anhaftende oder klebende Material 124 so abgeschieden werden, dass es eine Höhe von ungefähr 10 µm bis ungefähr 50 µm, z.B. eine Höhe von 15 µm bis ungefähr 40 µm, z.B. eine Höhe von ungefähr 20 µm bis ungefähr 30 µm, von der Unterseite der Aussparung 126, aufweist. Das anhaftende oder klebende Material 124 kann ferner eingerichtet sein, so dass es den zweiten Chip 116 von der einen oder den mehreren Seiten 128a, 128b der Aussparung elektrisch isoliert.
  • Gemäß einer in 4E gezeigten alternativen Ausführungsform kann das anhaftende oder klebende Material 124 abgeschieden werden, so dass das anhaftende oder klebende Material 124 über die Aussparung 114 läuft. Anders ausgedrückt, so dass das Niveau des anhaftenden oder klebenden Materials 124, das Niveau der Chipoberfläche 104, überschreitet, d.h. das Niveau des anhaftenden oder klebenden Materials 124 ist höher als das der Chipoberfläche 104. Das anhaftende oder klebende Material 124 kann die eine oder die mehreren Seiten des ersten Chips 106 umgeben.
  • Von daher kann mindestens eine Aussparung 114 einen eingebetteten zweiten Chip 116 von der zweiten Chipunterseite 118 einrichten, so dass die zweite Chipoberseite 122 des zweiten Chips 116 im Wesentlichen eben (plan) mit der ersten Chipoberseite 112 sein kann.
  • 5 zeigt ein Verfahren 500 zum Bilden eines Chipgehäuses 200, 210 gemäß einer Ausführungsform. Das Verfahren weist auf: das Bilden einer Chipträgeroberfläche zum Tragen eines ersten Chips von einer ersten Chipunterseite, wobei eine erste Chipoberseite des ersten Chips über der Chipträgeroberfläche eingerichtet werden kann (in 510); das Bilden von mindestens einer Aussparung, die sich von der Chipträgeroberfläche in den Chipträger hinein erstreckt, wobei die mindestens eine Aussparung zum Tragen eines zweiten Chips von einer zweiten Chipunterseite bestehen kann, wobei eine zweite Chipoberfläche des zweiten Chips im Wesentlichen eben (plan) mit der ersten Chipoberfläche sein kann (in 520); und das Bilden von einem Isoliermaterial über der Chipträgeroberfläche zum teilweisen Umgeben des ersten Chips, des zweiten Chips und des Chipträgers (in 530).
  • 6 zeigt das Verfahren 500 zum Bilden eines Chipgehäuses gemäß einer Ausführungsform. Alle beschriebenen Merkmale bezügliche des Bildens des Chipträgers 102, wie beschrieben gemäß dem Verfahren 300 und in den 3 und 4A bis 4G, sind anwendbar auf das Chipgehäuse 200 und das Chipgehäuse 210. Gleiche Bezugszeichen, die bereits bezügliche des Chipträgers 102 verwendet wurden, beziehen sich allgemein auf gleiche Teile in dem Chipgehäuse 200 und dem Chipgehäuse 210.
  • Das Prozessverfahren, wie in 6A bis 6C gezeigt, kann, wie oben beschrieben in 4A bis 4C, ausgeführt werden. Die eine oder die mehreren Aussparungen 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstrecken, können in die Chipträgeroberfläche 104 ausgebildet werden, wie beschrieben gemäß der 4A. Die Chipträgeroberfläche 104 kann eingerichtet werden, so dass der erste Chip 106 von einer ersten Chipunterseite 108 getragen wird, wie beschrieben gemäß 4B. Das anhaftende oder klebende Material 124 kann in die Aussparung 114 abgeschieden werden. Das anhaftende oder klebende Material 124 kann über der Unterseite der Aussparung 126 gebildet werden, wie beschrieben gemäß 4C.
  • In 6D ist gezeigt, dass der zweite Chip 116 über dem anhaftenden oder klebenden Material 124 angeordnet werden kann, wie beschrieben gemäß 4D. Das anhaftende oder klebende Material 124 kann ferner eingerichtet werden, so dass der zweite Chip 116 von der einen oder den mehreren Seiten 128a, 128b der Aussparung 114 elektrisch isoliert ist.
  • Elektrische Verbindungen können an dem einen oder an den mehreren elektrischen Kontakten, gebildet auf der zweiten Chipoberseite 122, hergestellt werden. Die elektrischen Verbindungen können an dem einen oder an den mehreren elektrischen Kontakten, gebildet auf der ersten Chipoberseite 112, hergestellt werden.
  • Die Komponenten, z.B. der erste Chip 106 und der zweite Chip 116, können dann ummantelt werden.
  • Wenn das anhaftende oder klebende Material 124 abgeschieden werden kann, so dass das anhaftende oder klebende Material 124 in der Aussparung 114 liegt, wie in 4D und 6D gezeigt ist, oder anders ausgedrückt, so dass das Niveau des anhaftenden oder klebenden Materials 124, das Niveau der Chipoberfläche 104, nicht überschreitet, dann kann das Isoliermaterial 228 eingerichtet werden, so dass der zweite Chip 116, auf der einen oder den mehreren Seiten des zweiten Chips 116 in der Aussparung 114, umgeben wird, so wie in 6E gezeigt ist.
  • In 6E ist gezeigt, dass das Isoliermaterial 228 über der Chipträgeroberfläche 104 abgeschieden werden kann. Das Isoliermaterial 228 kann zum teilweisen Umgeben des ersten Chips 106, des zweiten Chips 116 und des Chipträgers 102 sein. Das Isoliermaterial 228 kann zum Füllen eines Zwischenraums, z.B. der Zwischenräume zwischen dem zweiten Chip 106 und der einen oder den mehreren Seiten 128a, 128b der Aussparung, vorgesehen sein. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den zweiten Chip 116 auf der einen oder den mehreren Seiten des zweiten Chips 116 umgibt. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den ersten Chip 106 auf der einen oder den mehreren Seiten des ersten Chips 106 umgibt. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den zweiten Chip 116 von der einen oder den mehreren Seiten 128a, 128b der Aussparung 114 elektrisch isoliert. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite, elektrisch isoliert. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite, elektrisch isoliert.
  • 6F und 6G zeigen einen alternativen Prozess zum Abscheiden des Isoliermaterials 228, für den Fall, dass das anhaftende oder klebende Material 124 abgeschieden werden kann, so dass das anhaftende oder klebende Material über die Aussparung 114 läuft, wie in 4E und 6F gezeigt ist. Der zweite Chip 116 kann über dem anhaftenden oder klebenden Material 124 angeordnet werden, wie beschrieben gemäß 4E. Wenn das anhaftende oder klebende Material 124 abgeschieden werden kann, so dass das anhaftende oder klebende Material 124 über die Aussparung 114 läuft, wie in 4E und 6F gezeigt ist, oder anders ausgedrückt, so dass das Niveau des anhaftenden oder klebende Materials 124 das Niveau der Chipträgeroberfläche 104 überschreitet, dann kann das Isoliermaterial 228 eingerichtet werden, so dass es den zweiten Chip 116 auf der einen oder den mehreren Seiten des zweiten Chips 116 umgibt. Das Isoliermaterial 228 kann über dem anhaftenden oder klebenden Material 124 gebildet werden, wobei das anhaftende oder klebende Material 124 über der Chipträgeroberfläche 104 gebildet werden kann, wie in 6G gezeigt ist.
  • In 6G ist gezeigt, dass das Isoliermaterial 228 über der Chipträgeroberfläche 104 abgeschieden werden kann. Das Isoliermaterial 228 kann zum teilweisen Umgeben des ersten Chips 106, des zweiten Chips 116 und des Chipträgers 102 bestehen. Das Isoliermaterial 224 kann zum Zwischenraumfüllen bestehen, z.B. die Zwischenräume zwischen dem ersten Chip 106 und dem zweiten Chip 116. Das Isoliermaterial kann eingerichtet werden, so dass es den zweiten Chip 116 auf der einen oder den mehreren Seiten des zweiten Chips umgibt. Das Isoliermaterial 228 kann eingerichtet werden, so dass es den ersten Chip 106 auf der einen oder den mehreren Seiten des ersten Chips 106 umgibt. Das Isoliermaterial kann eingerichtet werden, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der ersten Chipoberseite, elektrisch isoliert. Das Isoliermaterial kann eingerichtet werden, so dass es den einen oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite, elektrisch isoliert.
  • 7 zeigt ein Verfahren zum Bilden des Chipträgers 102 gemäß einer Ausführungsform. Das Verfahren 700 weist auf, Bilden einer Chipträgeroberfläche 104 zum Tragen eines ersten Chips 106, wobei der erste Chip 106 eingerichtet ist, so dass er mit der Chipträgeroberfläche 104 elektrisch verbunden ist (in 710); und das Bilden von mindestens einer Aussparung 114, die sich von der Chipträgeroberfläche 104 in den Chipträger 102 hinein erstreckt; wobei die mindestens eine Aussparung 114 eingerichtet ist, so dass sie einen zweiten Chip 116 trägt, wobei der zweite Chip 116 von der Chipträger 102 elektrisch isoliert ist (in 720).
  • Verschiedene Ausführungsformen stellen Verbesserungen gegenüber derzeitigen Verfahren bereit, weil das Vorhandensein von unerwünschtem Klebstoff auf den Chipoberseiten, unterbunden werden kann. Das anhaftende oder klebende Material 124, z.B. eine elektrisch isolierende Paste, z.B. ein elektrisch isolierender Klebstoff, kann verwendet werden, als ein einbettendes Material für die Chips, z.B. den zweiten Chip 116. Eine erhöhte Isolationsfestigkeit kann aufgrund der Chips, z.B. des zweiten Chips 116, erzielt werden, welche elektrisch isoliert sind, unter Verwendung von einem anhaftenden oder klebenden Material 124, wobei das anhaftende oder klebende Material 124 die Chips, z.B. den zweiten Chip 116 von den Seiten, z.B. den lateralen Seiten, elektrisch isoliert. Als ein Ergebnis, kann die Zuverlässigkeit des Häusens erhöht und verbessert werden.
  • Obwohl die Erfindung unter Bezugnahme auf spezifische Ausführungsformen insbesondere gezeigt und beschrieben worden ist, sollte es von den Fachleuten auf dem Gebiet verstanden werden, dass verschiedene Änderungen in Form und Detail darin vorgenommen werden können, ohne Abzuweichen vom Sinn und Umfang der Erfindung, wie durch die beigefügten Ansprüche definiert. Der Umfang der Erfindung wird daher angegeben durch die beigefügten Ansprüche und alle Änderungen, die innerhalb der Bedeutung und des Bereichs der Äquivalenz der Ansprüche fallen, und sollen deshalb umfasst sein.

Claims (25)

  1. Chipträger (102) aufweisend: • eine Chipträgeroberfläche (104), eingerichtet, so dass ein erster Chip (106) von einer ersten Chipunterseite (108) getragen ist, wobei eine erste Chipoberseite (112) des ersten Chips (106) über der Chipträgeroberfläche (104) eingerichtet ist; und • mindestens eine Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt; • wobei die mindestens eine Aussparung (114) eingerichtet ist, so dass ein zweiter Chip (116) von einer zweiten Chipunterseite (118) getragen ist, wobei eine zweite Chipoberseite (122) des zweiten Chips (116) im Wesentlichen eben mit der ersten Chipoberseite (112) ist.
  2. Chipträger (102) gemäß Anspruch 1, • wobei ein Abstand von der ersten Chipunterseite (108) bis zu der ersten Chipoberseite (112) eine erste Chipdicke (t1) definiert; • wobei ein Abstand von der zweiten Chipunterseite (118) bis zu der zweiten Chipoberseite (122) eine zweite Chipdicke (t2) definiert; • wobei die zweite Chipdicke (t2) größer ist als die erste Chipdicke (t1).
  3. Chipträger (102) gemäß Anspruch 2, wobei die erste Chipdicke (t1) in einem Bereich von ungefähr 20 μm bis zu ungefähr 150 μm liegt.
  4. Chipträger (102) gemäß Anspruch 2 oder 3, wobei die zweite Chipdicke (t2) in einem Bereich von ungefähr 100 μm bis zu ungefähr 400 μm liegt.
  5. Chipträger (102) gemäß einem der Ansprüche 2 bis 4, wobei eine Tiefe (d) von der mindestens einen Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt, ungefähr gleich oder mehr als eine Differenz zwischen der zweiten Chipdicke (t2) und der ersten Chipdicke (t1) ist.
  6. Chipträger (102) gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: ein anhaftendes oder klebendes Material (124), gebildet über einer Unterseite der Aussparung (126), wobei der zweite Chip (116) über dem anhaftenden oder klebenden Material (124) gebildet ist.
  7. Chipträger (102) gemäß Anspruch 6, wobei die zweite Chipunterseite (118) an der Unterseite der Aussparung (126) festgehalten wird, mittels des anhaftenden oder klebenden Materials (124).
  8. Chipträger (102) gemäß Anspruch 6 oder 7, wobei das anhaftende oder klebende Material (124) ferner eingerichtet ist, so dass der zweite Chip (116) von der einen oder den mehreren Seiten der Aussparung (128a, 128b) elektrisch isoliert ist.
  9. Chipträger (102) gemäß einem der Ansprüche 1 bis 8, wobei der erste Chip (106) eine Leistungshalbleitervorrichtung aufweist, wobei die Leistungshalbleitervorrichtung mindestens eine Leistungshalbleitervorrichtung aus der Gruppe aufweist, bestehend aus: einem Leistungstransistor, einem MOS-Leistungstransistor, einem Bipolar-Leistungstransistor, einem Leistungsfeldeffekttransistor, einem Isolier-Gate-Bipolar-Leistungstransistor, einem Thyristor, einem gesteuerten MOS-Thyristor, einem gesteuerten Siliziumgleichrichter, einer Schottky-Leistungsdiode, einer Siliziumcarbiddiode, und/oder einer Galliumnitridvorrichtung.
  10. Chipträger (102) gemäß einem der Ansprüche 1 bis 9, wobei der zweite Chip (116) eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung aufweist, wobei die Halbleiterlogikvorrichtung oder die Speichervorrichtung mindestens eine Halbleiterlogikvorrichtung oder eine Speichervorrichtung aus der Gruppe aufweist, bestehend aus: einer anwendungsspezifischen integrierten Schaltung, einem Treiber, einer Steuerung, und/oder einem Sensor.
  11. Chipträger (102) gemäß einem der Ansprüche 1 bis 10, wobei der Chipträger (102) eingerichtet ist, so dass eine elektrische Verbindung mit der ersten Chipunterseite (108) besteht.
  12. Chipträger (102) gemäß einem der Ansprüche 1 bis 11, wobei der erste Chip (106) und der zweite Chip (116) einen Leistungslogikschaltkreis aufweisen, wobei der Leistungslogikschaltkreis eine Leistungshalbleitervorrichtung und eine Halbleiterlogikvorrichtung aufweist.
  13. Chipträger (102) gemäß einem der Ansprüche 1 bis 12, wobei der Chipträger (102) einen Leiterrahmen aufweist.
  14. Chipträger (102) gemäß einem der Ansprüche 1 bis 13, wobei der Chipträger (102) mindestens eines aus der folgenden Gruppe von Materialien aufweist, bestehend aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminium und/oder Aluminiumlegierung.
  15. Chipgehäuse (200, 210) aufweisend: • einen Chipträger (102) gemäß einem der Ansprüche 1 bis 14, und • ein Isoliermaterial (228), gebildet über der Chipträgeroberfläche (104), wobei das Isoliermaterial (228) eingerichtet ist, so dass es teilweise den ersten Chip (106), den zweiten Chip (116) und den Chipträger (102) umgibt.
  16. Chipgehäuse (200, 210) gemäß Anspruch 15, wobei das Isoliermaterial (228) eingerichtet ist, so dass der zweite Chip (116) von der einen oder den mehreren Seiten der Aussparung (128a, 128b) elektrisch isoliert ist.
  17. Chipgehäuse (200, 210) gemäß Anspruch 15 oder 16, wobei das Isoliermaterial (228) eingerichtet ist, so dass die eine oder die mehreren elektrischen Verbindungen, gebildet über der ersten Chipoberseite (112), elektrisch isoliert sind
  18. Chipgehäuse (200, 210) gemäß einem der Ansprüche 15 bis 17, wobei das Isoliermaterial (228) eingerichtet ist, so dass der eine oder die mehreren elektrischen Kontakte, gebildet über der zweiten Chipoberseite (122), elektrisch isoliert sind.
  19. Chipgehäuse (200, 210) gemäß einem der Ansprüche 15 bis 18, wobei das Isoliermaterial (228) mindestens eines der Materialien aus der folgenden Gruppe von Materialien aufweist, bestehend aus: einem gefülltem oder ungefülltem Epoxid, vorgetränkten Verbundfasern, einem Laminat, einem Formmaterial, einem Duroplast-Material und/oder einem Thermoplast-Material.
  20. Chipgehäuse (200, 210) gemäß einem der Ansprüche 15 bis 19, ferner aufweisend: ein anhaftendes oder klebendes Material (124), gebildet über einer Unterseite der Aussparung (126), wobei das anhaftende oder klebende Material (124) ferner eingerichtet ist, so dass der zweite Chip (116) von der einen oder den mehreren Seiten der Aussparung (128a, 128b) elektrisch isoliert ist.
  21. Chipgehäuse (200, 210) gemäß Anspruch 20, wobei das anhaftende oder klebende Material (124) eingerichtet ist, so dass die zweite Chipunterseite (118) an eine Unterseite der Aussparung (126) anhaftet oder klebt.
  22. Verfahren zum Bilden eines Chipträgers (102), das Verfahren aufweisend: • Bilden einer Chipträgeroberfläche (104) zum Tragen eines ersten Chips (106) von einer ersten Chipunterseite (108), wobei eine erste Chipoberseite (112) des ersten Chips (106) über der Chipträgeroberfläche (104) eingerichtet ist; • Bilden von mindestens einer Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt, wobei mindestens eine Aussparung (114) zum Tragen eines zweiten Chip (116) von einer zweiten Chipunterseite (118) ist, wobei eine zweite Chipoberseite (122) des zweiten Chips (116) im Wesentlichen eben mit der ersten Chipoberseite (112) ist.
  23. Verfahren zum Bilden eines Chipgehäuses (200, 210), das Verfahren aufweisend: • das Verfahren gemäß Anspruch 22, ferner aufweisend • Bilden eines Isoliermaterials (228) über der Chipträgeroberfläche (104) zum teilweisen Umgeben des ersten Chips (106), des zweiten Chips (116) und des Chipträgers (102).
  24. Chipträger (102) aufweisend: • eine Chipträgeroberfläche (104), eingerichtet, so dass ein erster Chip (106) getragen wird, wobei der erste Chip (106) eingerichtet ist, so dass er mit der Chipträgeroberfläche (104) elektrisch verbunden ist; und • mindestens eine Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt; • wobei die mindestens eine Aussparung (114) eingerichtet ist, so dass ein zweiter Chip (116) getragen wird, wobei der zweite Chip (116) von dem Chipträger (102) elektrisch isoliert ist.
  25. Verfahren zum Bilden eines Chipträgers (102), das Verfahren aufweisend: • Bilden einer Chipträgeroberfläche (104) zum Führen eines ersten Chips (106), wobei der erste Chip (106) eingerichtet ist, so dass er elektrisch mit der Chipträgeroberfläche (104) verbunden ist; und • Bilden von mindestens einer Aussparung (114), die sich von der Chipträgeroberfläche (104) in den Chipträger (102) hinein erstreckt; • wobei mindestens eine Aussparung (114) eingerichtet ist, so dass ein zweiter Chip (116) getragen wird, wobei der zweite Chip (116) von dem Chipträger (102) elektrisch isoliert ist.
DE102012111177.4A 2011-11-22 2012-11-20 Chipträger, Chipgehäuse, Verfahren zum Bilden eines Chipträgers und Verfahren zum Bilden eines Chipgehäuses Active DE102012111177B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/301,823 2011-11-22
US13/301,823 US8598694B2 (en) 2011-11-22 2011-11-22 Chip-package having a cavity and a manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102012111177A1 true DE102012111177A1 (de) 2013-05-23
DE102012111177B4 DE102012111177B4 (de) 2017-07-06

Family

ID=48222183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111177.4A Active DE102012111177B4 (de) 2011-11-22 2012-11-20 Chipträger, Chipgehäuse, Verfahren zum Bilden eines Chipträgers und Verfahren zum Bilden eines Chipgehäuses

Country Status (3)

Country Link
US (1) US8598694B2 (de)
CN (1) CN103137569B (de)
DE (1) DE102012111177B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810014B2 (en) * 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
EP3140854A1 (de) * 2014-05-05 2017-03-15 Heraeus Deutschland GmbH & Co. KG Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen
US9431327B2 (en) * 2014-05-30 2016-08-30 Delta Electronics, Inc. Semiconductor device
US9748165B2 (en) * 2014-05-30 2017-08-29 Delta Electronics, Inc. Packaging structure
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6716363B2 (ja) 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
CN106851983A (zh) * 2017-03-28 2017-06-13 华为技术有限公司 具有埋入器件的电路板结构及其制作方法
US10943883B1 (en) 2019-09-19 2021-03-09 International Business Machines Corporation Planar wafer level fan-out of multi-chip modules having different size chips
JPWO2023140003A1 (de) * 2022-01-18 2023-07-27

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP2001177044A (ja) * 1999-12-15 2001-06-29 Murata Mfg Co Ltd 電子部品モジュール及び圧電発振器
US6998533B2 (en) * 2002-04-11 2006-02-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP4001169B2 (ja) * 2003-03-14 2007-10-31 住友電気工業株式会社 半導体装置
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
US7923827B2 (en) * 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
US7678609B2 (en) * 2005-11-03 2010-03-16 International Rectifier Corporation Semiconductor package with redistributed pads
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US8299587B2 (en) * 2010-04-21 2012-10-30 Powertech Technology Inc. Lead frame package structure for side-by-side disposed chips
US8994048B2 (en) * 2010-12-09 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration

Also Published As

Publication number Publication date
US20130127031A1 (en) 2013-05-23
DE102012111177B4 (de) 2017-07-06
CN103137569B (zh) 2016-01-13
CN103137569A (zh) 2013-06-05
US8598694B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
DE102012111177B4 (de) Chipträger, Chipgehäuse, Verfahren zum Bilden eines Chipträgers und Verfahren zum Bilden eines Chipgehäuses
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102014102006B4 (de) Halbleitermodul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102006041575A1 (de) Halbleitervorrichtung
DE102011053149B4 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102013102058B4 (de) Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102013106299A1 (de) Chipanordnungen und ein Verfahren zum Ausbilden einer Chipanordnung
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative