DE10201058A1

DE10201058A1 - Verfahren zur Herstellung einer dielektrischen Schicht

Info

Publication number: DE10201058A1
Application number: DE2002101058
Authority: DE
Inventors: Christian Herzum
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-01-14
Filing date: 2002-01-14
Publication date: 2003-07-31

Abstract

Die Erfindung beschreibt ein Verfahren zur Herstellung einer dielektrischen Schicht, insbesondere einer Gateoxid- oder einer Kondensatoroxidschicht, in einem Halbleiterbauelement, umfassend die Schritte: eine dielektrische Schicht wird über einer ersten elektrisch leitfähigen Schicht erzeugt, eine zweite elektrisch leitfähige Schicht wird auf der dielektrischen Schicht aufgebracht, die zweite elektrisch leitfähige Schicht wird mit der ersten elektrisch leitfähigen Schicht in elektrisch leitenden Kontakt gebracht, und der elektrische Kontakt zwischen der zweiten elektrisch leitfähigen Schicht und der ersten elektrisch leitfähigen Schicht wird wieder unterbrochen. Ein wesentlicher Vorteil dieses Verfahrens besteht darin, dass die dielektrische Schicht während des Herstellungsverfahrens sicher gegen Aufladungen geschützt ist und dass, bedingt durch die Unterbrechung des Kontakts, nach der vollständigen Herstellung der dielektrischen Schicht die eigentliche integrierte Schaltung betrieben werden kann, ohne darauf Rücksicht nehmen zu müssen, dass, wie im Stand der Technik üblich, bestimmte Polaritätsbedingungen eingehalten werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer dielektrischen Schicht, insbesondere einer Gateoxid- oder Kondensatoroxidschicht, in einem Halbleiterbauelement.
Dielektrische Schichten in integrierten Schaltungen, wie beispielsweise Gateoxid- oder Kondensatoroxid-Schichten, weisen in der Regel nur sehr geringe Schichtdicken auf und können daher im Laufe des Herstellungsverfahrens der integrierten Schaltung leicht beschädigt werden. Insbesondere können sie durch einen ungewollten Spannungsaufbau zwischen zwei elektrisch leitfähigen Schichten, die durch das Dielektrikum getrennt werden, beschädigt werden. Ungewollte Aufladungen solcher elektrisch leitfähigen Schichten treten insbesondere in Prozessschritten auf, die in einer Plasmaumgebung durchgeführt werden. Solche Prozessschritte sind beispielsweise Reaktives Ionenätzen, Plasmaabscheidungen, Plasmaätzungen und Sputter-Verfahren.
Ungewollte Aufladungen können sich aber auch bei Ionenimplantationen ergeben.
Wenn in solchen Prozessschritten der Ladungsaufbau auf einer der elektrisch leitfähigen Schichten dazu führt, dass die Spannungsdifferenz zwischen den beiden durch das Dielektrikum getrennten, elektrisch leitfähigen Schichten den Bereich der Durchschlagspannung des Dielektrikums erreicht, kann das Dielektrikum leicht beschädigt werden. Solche Beschädigungen führen zu einer Vielzahl von Beeinträchtigungen der Leistung der entsprechenden Halbleiterbauelemente. Beispielsweise kommt es in MOS- Transistoren durch die Beschädigung des Dielektrikums zu einem erhöhten Rauschen, einer verringerten Gateoxid- Lebensdauer bzw. Zuverlässigkeit, einer erhöhten BTS-Drift, einer geringeren Hot-Carrier-Stabilität sowie einer verschobenen Einsatzspannung.

Um die Beschädigung des Gateoxids zu vermeiden, wurde bisher versucht, die Belastung des Gateoxids bei der Herstellung zu minimieren und die Robustheit des Gateoxids gegenüber Aufladungseffekten zu verbessern. Wie in der Patentschrift US 5,111,262 beschrieben kann dies beispielsweise dadurch erfolgen, dass eine oberhalb des Dielektrikums angeordnete elektrisch leitfähige Schicht mit einem n-dotierten Bereich verbunden wird, welcher in einem pdotierten Substrat angeordnet ist. Allerdings ist diese Methode, die Aufladungsspannung der elektrisch leitfähigen Schicht abzuleiten, in zweierlei Hinsicht nachteilig. Zum einen bedingt der p/n-Übergang in dem Substrat, dass nur in Durchlassrichtung des p/n-Übergangs Ladung abgeleitet werden kann. Zum anderen weist der p/n-Übergang ein Schwellpotential auf, das überschritten werden muß, damit der p/n-Übergang durchlässig wird. Diese Methode der Ladungsableitung ist bei Dielektrika mit sehr geringen Schichtdicken nicht mehr ausreichend, da mit abnehmender Schichtdicke des Dielektrikums auch die Durchschlagspannung abnimmt. Ein weiterer Nachteil dieser Lösung liegt darin, dass die Elektrode, die aus der oberhalb des Dielektrikums angeordneten elektrisch leitfähigen Schicht gebildet wird, lediglich mit Betriebsspannungen einer Polarität betrieben werden kann, da die Ladung sonst über den p/n-Übergang abfließen kann.

Eine weitere Methode unerwünschte Ladung abzuleiten ist in den Patentschriften US 4,941,028 und US 5,111,262 beschrieben. Dort wird die dielektrische Schicht dadurch geschützt, dass die über ihr aufgebrachte leitende Polysiliziumschicht mit einem Transistor verbunden ist, dessen Polysilizium-Gateelektrode sich auf der selben Strukturierungsebene wie die leitende Polysilizium-Schicht befindet und daher der selben Aufladung wie diese unterliegt.

Mit zunehmender Aufladung der leitenden Polysilizium-Schicht lädt sich auch die Gateelektrode auf. Sobald die Gate- Spannung des Transistors den Schwellwert überschreitet, kann die Ladung, die sich auf der leitenden Polysiliziumschicht aufgebaut hat, abgeleitet werden. Nach der Fertigstellung der integrierten Schaltung bleibt der Ableitungstransistor inaktiv.

Nachteilig an dieser Lösung ist neben dem ebenfalls auftretenden Schwellwertproblem, dass sichergestellt sein muß, dass die Gateelektrode sich zuverlässig in gleichem Maße auflädt, wie die Polysiliziumschicht über dem Dielektrikum. Tritt dies nicht ein, versagt die Lösung. Ein weiterer wesentlicher Nachteil dieser Lösung ist der Platzbedarf der Ableitungstransistoren auf dem Halbleitersubstrat, die nach Fertigstellung der Schaltung keine Funktion mehr erfüllen. Weiterhin muß während des Betriebs sichergestellt werden, dass der Ableitungstransistor in dem nichtleitenden Zustand verbleibt, da Ladung sonst über den Ableitungstransistor unkontrolliert abfließen könnte.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Herstellungsverfahren für dielektrische Schichten bereitzustellen, welches die oben beschriebenen Nachteile deutlich verringert bzw. ganz vermeidet.

Insbesondere ist es die Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für dielektrische Schichten bereitzustellen, bei dem die dielektrische Schicht zuverlässig vor Schäden durch Aufladungseffekte während des Herstellungsverfahrens geschützt wird.

Diese Aufgabe wird durch das Verfahren gemäß dem unabhängigen Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.

Erfindungsgemäß wird ein Verfahren zur Herstellung einer dielektrischen Schicht, insbesondere einer Gateoxid- oder Kondensatoroxid-Schicht, in einem Halbleiterbauelement bereitgestellt, umfassend die Schritte:

a) eine dielektrische Schicht wird über einer ersten elektrisch leitfähigen Schicht erzeugt,
b) eine zweite elektrisch leitfähige Schicht wird auf der dielektrischen Schicht aufgebracht,
c) die zweite elektrisch leitfähige Schicht wird mit der ersten elektrisch leitfähigen Schicht in elektrisch leitenden Kontakt gebracht, und
d) der elektrische Kontakt zwischen der zweiten elektrisch leitfähigen Schicht und der ersten elektrisch leitfähigen Schicht wird wieder unterbrochen.

Ein wesentlicher Vorteil dieses Verfahrens besteht darin, dass die dielektrische Schicht während des Herstellungsverfahrens sicher gegen Aufladungen geschützt ist und dass, bedingt durch die Unterbrechung des Kontakts, nach der vollständigen Herstellung der dielektrische Schicht die eigentliche integrierte Schaltung betrieben werden kann, ohne darauf Rücksicht nehmen zu müssen, dass, wie im Stand der Technik üblich, bestimmte Polaritätsbedingungen eingehalten werden.

Im Rahmen der vorliegenden Erfindung ist es vorgesehen, dass die Schritte b) und c) gleichzeitig in einem Schritt erfolgen können.

Als erste elektrisch leitfähige Schicht, auf der die dielektrische Schicht abgeschieden wird, können beispielsweise zumindest Teilbereiche einer Metallisierungsebene verwendet werden. Dies wird beispielsweise immer dann der Fall sein, wenn die dielektrische Schicht Teil eines MIM-(Metall-Isolator- Metall)-Kondensators bildet. Alternativ kann die erste elektrisch leitfähige Schicht durch ein dotiertes Substrat gebildet werden. Dies wird beispielsweise immer dann der Fall sein, wenn die dielektrische Schicht ein Gate- oder ein Speicheroxid bzw. einen Teil einer sogenannten "MIS-Cap" bildet. Als Substrat kann dann beispielsweise dotiertes Silizium, GaAs, InP oder SiC verwendet werden, wobei diese sowohl n- oder p-dotiert sein können.

Zur Erzeugung der dielektrischen Schicht können herkömmliche Verfahren verwendet werden. Solche Verfahren können beispielsweise Abscheidungsverfahren wie CVD-Verfahren sein. Weiterhin kann die dielektrische Schicht mittels thermischer Oxidation des entsprechenden Substrats oder einer auf dem Substrat abgeschiedenen Schicht erzeugt werden. Als dielektrische Schichten können beispielsweise Siliziumdioxid- Siliziumnitrid-, PSG-, oder BPSG-Schichten, sowie mehrlagige Schichten aus Kombinationen dieser Materialien verwendet werden. Beispielsweise können sogenannte "ONO"- Schichten verwendet werden. Eine "ONO"-Schicht ist eine SiO₂- Si₃N₄-SiO₂-Dreifachschicht. Weiterhin können auch Al₂O₃- oder Ta₂O₅-Schichten verwendet werden.

Als erste und zweite elektrisch leitfähige Schichten können insbesondere Schichten aus Materialien verwendet werden, die regelmäßig in der Halbleitertechnologie als Elektrodenmaterialien eingesetzt werden. Solche Materialien sind insbesondere dotiertes Polysilizium, Aluminium, Tantalnitrid, Titannitrid, Titan, Platin- und Edelmetalle bzw. deren Oxide wie beispielsweise Platin, Iridium und IrO₂. Diese Schichten können mit herkömmlichen Methoden auf der dielektrischen Schicht aufgebaut werden. Beispielsweise können die Schichten mittels CVD-Verfahren, gegebenenfalls in Kombination mit einem Dotierungsverfahren, oder Sputter- Verfahren erzeugt werden.

In einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird vor Schritt b) in dem dotierten Substrat ein Kontaktbereich erzeugt, der eine zusätzliche Dotierung aufweist, deren Leitfähigkeitstyp der Dotierung des dotierten Substrats entspricht, und in Schritt c) wird das dotierte Substrat über den Kontaktbereich in elektrisch leitenden Kontakt gebracht.

Die Reihenfolge der Abscheidung der dielektrischen Schicht und der Erzeugung des Kontaktbereichs sind nicht festgelegt. So ist es im Rahmen des erfindungsgemäßen Verfahrens vorgesehen, dass die Erzeugung des Kontaktbereichs in dem dotierten Substrat auch vor der Erzeugung der dielektrischen Schicht erfolgen kann. Die Erzeugung des Kontaktbereichs kann mittels herkömmlicher Dotierungsverfahren wie beispielsweise der Diffusion aus der Gasphase, Ionenimplantation oder der Diffusion aus einer Dotierschicht erfolgen.

Ein wesentlicher Vorteil dieser bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens besteht somit darin, dass durch die Erzeugung der zusätzlichen Dotierung in dem Kontaktbereich, deren Leitfähigkeitstyp der Dotierung des Substrates entspricht, ein Kontakt zwischen dem Substrat und der elektrisch leitfähigen Schicht hergestellt wird, der eine Ladungsableitung unabhängig von der Polarität der Ladung und im Wesentlichen ohne eine Schwellspannung ermöglicht. Im Rahmen dieser Erfindung ist unter der zusätzlichen Dotierung im Kontaktbereich eine Dotierung mit höherer Dotierungsdichte als in dem dotierten Substrat zu verstehen. Unter einem gleichen Leitfähigkeitstyp ist im Rahmen der vorliegenden Erfindung zu verstehen, dass beide Dotierungen entweder vom Akzeptor- oder Donator-Typ sind, also beide Dotierungen entweder p- oder n-Dotierungen sind.

In einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist das dotierte Substrat ein p- Substrat und die Dotierung im Kontaktbereich eine p⁺- Dotierung. Durch die Verwendung einer Dotierung des gleichen Leitfähigkeitstyps in dem Kontaktbereich wird der Diodeneffekt, wie er bei der Ableitung der Aufladungsspannung über ein n⁺-Diffusionsgebiet in ein p-dotiertes Substrat beobachtet wird, vermieden. Das heißt, dass die Spannung von der elektrisch leitfähigen Schicht unabhängig von ihrer Polarität in das Substrat abgeleitet werden kann. Durch die p⁺-Dotierung wird der elektrische Kontakt zwischen der elektrisch leitfähigen Schicht und dem dotierten Substrat verbessert.

In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird vor Schritt a) in der ersten elektrisch leitfähigen Schicht zumindest eine Isolation erzeugt. Diese Isolation ist vorzugsweise ein Feldoxid oder eine Grabenisolation. Durch die Isolation wird die dielektrische Schicht in verschiedene Bereiche unterteilt. So kann die dielektrische Schicht beispielsweise in einen ersten, zu schützenden Bereich und einen zweiten, zur Kontaktierung vorgesehenen Bereich unterteilt werden. Dies erleichtert die anschließende Unterbrechung des elektrischen Kontakts zwischen dem dotierten Substrat und der elektrisch leitfähigen Schicht.

In einer besonders bevorzugten Variante des erfindungsgemäßen Verfahrens wird in Schritt a) die dielektrische Schicht in einem ersten, zu schützenden Bereich und einem zweiten, zur Kontaktierung vorgesehenen Bereich auf der ersten elektrisch leitfähigen Schicht erzeugt, wobei der erste und der zweite Bereich der dielektrischen Schicht vorzugsweise durch die Isolation voneinander getrennt sind und nach Schritt a) in dem zweiten, zur Kontaktierung vorgesehenen Bereich der dielektrischen Schicht eine Öffnung erzeugt wird, durch welche die erste elektrisch leitfähige Schicht direkt elektrisch leitend mit der zweiten elektrisch leitfähigen Schicht kontaktiert wird. Diese Verfahrensvariante stellt ein Beispiel dafür dar, dass die Verfahrensschritte b) und c) zeitgleich erfolgen. Die Erzeugung der Öffnung in der dielektrischen Schicht kann beispielsweise mittels einer herkömmlichen Photolithographie- Technik bewerkstelligt werden.

Besonders bevorzugt ist diese Verfahrensvariante wenn die erste elektrisch leitfähige Schicht ein dotiertes Substrat ist, in dem vorzugsweise ein Kontaktbereich erzeugt wurde. Die Öffnung in der dielektrischen Schicht wird dann vorzugsweise im Bereich oberhalb des Kontaktbereichs erzeugt, um so einen besonders effektiven leitenden Kontakt zwischen der ersten und zweiten elektrisch leitfähigen Schicht zu erhalten.

In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird zur Kontaktierung der zweiten elektrisch leitfähigen Schicht mit der ersten elektrisch leitfähigen Schicht ein elektrisch leitfähiges Verbindungselement zwischen der ersten und zweiten elektrisch leitfähigen Schicht hergestellt. Diese Methode ist besonders bevorzugt, wenn eine direkte Kontaktierung des Substrats durch die zweite elektrisch leitfähige Schicht nicht möglich oder nachteilig ist. Beispielsweise kann ein derartiges Verbindungselement ein Teil einer Metallisierung sein. Weiterhin kann diese Methode vorteilhaft im Zusammenhang mit der jeweils gewählten Methode zur Unterbrechung des elektrisch leitenden Kontaktes in Schritt d) sein. Insbesondere ist diese Verfahrensvariante besonders bevorzugt, wenn zumindest eine sogenannte "Fuse" zur Unterbrechung des elektrisch leitenden Kontakts zwischen der elektrisch leitfähigen Schicht und dem dotierten Substrat verwendet wird.

In einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten elektrisch leitenden Schicht und der zweiten elektrisch leitfähigen Schicht in Schritt d) ein Teilbereich der zweiten elektrisch leitfähigen Schicht oder des elektrisch leitfähigen Verbindungselements mittels einer Ätzung entfernt. Dabei können herkömmliche Ätzverfahren verwendet werden wie beispielsweise nasschemische Verfahren oder Trockenätzverfahren, insbesondere Plasmaätzverfahren. Diese Verfahren sind dem Fachmann bekannt und müssen hier nicht im Detail erläutert werden.

Unter der Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten und zweiten elektrisch leitfähigen Schicht ist im Rahmen der vorliegenden Erfindung zu verstehen, dass durch die Unterbrechung ein Ableiten der auf der elektrisch leitenden Schicht aufgebauten Ladung nicht mehr möglich ist. Dabei kann durch die Unterbrechung das Ableiten der Ladung von der gesamten zweiten elektrisch leitfähigen Schicht unterbunden werden oder nur von wesentlichen Teilen der zweiten elektrisch leitfähigen Schicht. Unter wesentlichen Bereichen der zweiten elektrisch leitfähigen Schicht sind die Bereiche zu verstehen, die über den Bereichen der dielektrischen Schicht positioniert sind, die geschützt werden sollen. Nach dieser Definition ist der zur Kontaktierung der dielektrischen Schicht vorgesehene Bereich der dielektrischen Schicht nicht wesentlich, wohingegen der zu schützende Bereich wesentlich ist. Vorzugsweise sind der zu schützende Bereich und der zur Kontaktierung vorgesehene Bereich der dielektrischen Schicht und somit die wesentlichen und unwesentlichen Bereiche der elektrisch leitfähigen Schicht durch eine Isolation getrennt.

In einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens, werden zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten und zweiten elektrisch leitfähigen Schicht in Schritt d) ein oder mehrere Fuses verwendet. Dabei können sowohl elektrische Fuses oder Laserfuses verwendet werden.

In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten und zweiten elektrisch leitfähigen Schicht in Schritt d) eine Dotierung verwendet. Besonders bevorzugt ist es hierbei, dass in der zweiten elektrisch leitfähigen Schicht und/oder dem elektrisch leitfähigen Verbindungselement ein n⁺-dotierter Bereich derart erzeugt wird, dass der elektrisch leitende Kontakt zwischen der ersten und zweiten elektrisch leitfähigen Schicht unterbrochen wird. Dabei sollte entweder die zweite elektrisch leitfähige Schicht und/oder das elektrisch leitfähige Verbindungselement aus einem p- dotierten Material, insbesondere p-dotiertem Polysilizium bestehen. Wird in diesem Fall beispielsweise in einem Teilbereich der elektrisch leitfähigen Schicht eine n⁺- Dotierung erzeugt, die sich in diesem Teilbereich über den gesamten Querschnitt der elektrisch leitfähigen Schicht erstreckt, unterbricht die n⁺-Dotierung aufgrund der beiden erzeugten p/n-Übergänge den elektrischen Kontakt zwischen der ersten und der zweiten elektrisch leitfähigen Schicht.

In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird in Schritt d) zur Unterbrechung des elektrisch leitenden Kontakts zwischen der zweiten elektrisch leitfähigen Schicht und dem dotierten Substrat der Kontaktbereich gegendotiert. Bei dieser Verfahrensvariante wird die Ladungsableitung von der gesamten elektrisch leitfähigen Schicht dadurch unterbunden, dass durch die Gegendotierunng ein p/n-Übergang in dem Substrat erzeugt wird.

Weiterhin ist es bevorzugt, dass der elektrisch leitende Kontakt zwischen der ersten und zweiten elektrisch leitfähigen Schicht durch mechanische Trennung, vorzugsweise durch Zersägen, unterbrochen wird. Ein Vorteil dieser Variante ist es, dass die Unterbrechung des elektrisch leitenden Kontakts gleichzeitig mit der Vereinzelung der Vielzahl auf dem Substrat erzeugten Bauelemente erfolgen kann und somit kein eigener Prozessschritt zur Unterbrechung des Kontakts erforderlich ist.

Das erfindungsgemäße Verfahren kann insbesondere zur Herstellung von Gateoxid- oder Kondensatoroxid-Schichten wie beispielsweise Speicheroxid-Schichten in DRAM-Speicherzellen oder dielektrischen Schichten in MIM-Kondensatoren verwendet werden, ist aber nicht auf diese Bauelement-Typen beschränkt.

Die Erfindung wird nachfolgend anhand der Fig. 1a bis 1h, 2a bis 2e und 3a-f näher dargestellt. Es zeigen:

Fig. 1a-f eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens;

Fig. 1g und 1h alternative Ausführungsformen des in Fig. 1f dargestellten Prozessschrittes;

Fig. 2a bis e eine weitere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens, und

Fig. 3a bis 3f eine weitere besonders bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens am Beispiel eines MIM- Kondensators.

Gemäß dem in den Fig. 1a bis 1f dargestellten Verfahren wird eine dielektrische Schicht z. B. als eine Gateoxidschicht auf einem Substrat hergestellt. Dazu werden auf einem p-dotierten Substrat 10, vorzugsweise einem pdotiertem Siliziumsubstrat, zumindest ein Feldoxid 12erzeugt. Das Substrat 10 stellt hier die erste elektrisch leitfähige Schicht dar. Dies ist in Fig. 1a gezeigt. Anschließend wird eine dielektrische Schicht 14 auf dem Substrat 10 hergestellt. Dies kann bei Verwendung eines Siliziumsubstrats durch thermische Oxidation erfolgen.

Die so erzeugte dielektrische Schicht 14 wird durch die Isolation 12 in einen ersten, zu schützenden Bereich 14a und einen zweiten, zur Kontaktierung vorgesehenen Bereich 14b unterteilt (Fig. 1b). In dem zweiten, zur Kontaktierung vorgesehenen Bereich 14b der dielektrischen Schicht wird anschließend der Kontaktbereich 16, der eine p⁺-Dotierung aufweist, durch Ionenimplantation erzeugt. Dies zeigt Fig. 1c. Anschließend wird durch einen Photolithographie-Technik die dielektrische Schicht 14 oberhalb des Kontaktbereichs 16 geöffnet (Fig. 1d).

Auf der geöffneten dielektrische Schicht 14 wird dann eine zweite elektrisch leitfähige Schicht 20 erzeugt. Dies kann beispielsweise durch CVD- oder Sputterverfahren erfolgen, je nachdem welches elektrisch leitfähiges Material verwendet wird. Dabei wird die zweite elektrisch leitfähige Schicht 20 auch direkt auf dem Kontaktbereich 16 abgeschieden, wodurch die elektrisch leitfähige Schicht 20 und das Substrat 10 in elektrisch leitenden Kontakt gebracht werden. Kommt es in anschließenden Prozessschritten, in welchen der das Gateoxid umfassende Transistor bzw. das diesen umfassende Bauelement strukturiert wird, zu einer Aufladung der zweiten elektrisch leitfähigen Schicht 20, kann diese Ladung in das Substrat 10 abgeleitet werden, wodurch die dielektrische Schicht 14 vor Aufladungseffekten geschützt wird. Die Erzeugung der Struktur des Transistors, in der die dielektrische Schicht 14 als Gateoxid verwendet wird, ist in den Fig. 1e bis 1h lediglich durch ein Wannengebiet 24 angedeutet.

Die Strukturierung der einzelnen Elemente des Transistors bzw. des übergeordneten Bauelements können selbstverständlich zu den unterschiedlichsten Zeitpunkten in dem erfindungsgemäßen Verfahren vorgenommen werden.

Abschließend wird die elektrisch leitfähige Schicht 20 mittels eines Ätzverfahrens oberhalb des Feldoxids 12 unterbrochen, wodurch der elektrisch leitende Kontakt zwischen der zweiten elektrisch leitfähigen Schicht 20 innerhalb des ersten, zu schützenden Bereichs 14a der dielektrischen Schicht 14 und dem Substrat 10 unterbrochen wird. Dazu kann auf der zweiten elektrisch leitfähigen Schicht 20 eine Maske erzeugt werden, mittels derer die zweite elektrisch leitfähige Schicht 20 durch ein geeignetes Ätzverfahren selektiv in dem Bereich des Feldoxids 12 entfernt wird. Danach wird die Maske wieder von der zweiten elektrisch leitfähigen Schicht 20 entfernt. In Fig. 1f ist der Zustand nach der Unterbrechung des Kontakts dargestellt.

Alternativ zu der anhand der Fig. 1f beschriebenen Methode zur Unterbrechung des Kontakts kann auch der Kontaktbereich 16 gegendotiert werden, wodurch ein neuer Dotierungsbereich 26 entsteht. Dieser neue Dotierungsbereich 26 erzeugt in dem Substrat 10 einen p/n-Übergang. Dies zeigt Fig. 1g. Eine weitere Alternative zu der in Fig. 1f dargestellten Unterbrechungsmethode ist in Fig. 1h gezeigt. Bei dieser Ausführungsform besteht die zweite elektrisch leitfähige Schicht 20 aus p-dotiertem Polysilizium. Durch eine Dotierungstechnik, beispielsweise einer Ionenimplantation, wird in der zweiten elektrisch leitfähigen Schicht 20 im Bereich des Feldoxids 12 ein n⁺-dotierter Bereich erzeugt. Aufgrund der so in der zweiten elektrisch leitfähigen Schicht 20 erzeugten p/n-Übergänge unterbricht der n⁺-dotierte Bereich die Ladungsableitung von dem im Bereich 14a gelegenen Teil der zweiten elektrisch leitfähigen Schicht 20 zum Substrat 10.

In den Fig. 2a bis e ist eine weitere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens dargestellt, das ebenfalls zur Herstellung einer Gateoxid-Schicht verwendet wird. Dazu wird ein p-dotiertes Substrat, vorzugsweise p-dotiertes Silizium, bereitgestellt und darauf ein Feldoxid erzeugt (Fig. 2a). Das Substrat 10 stellt hier die erste elektrisch leitfähige Schicht dar. Anschließend wird auf dem Substrat 10 eine dielektrische Schicht 14 abgeschieden. Dies kann erneut über eine thermische Oxidation oder aber über ein geeignetes Abscheidungsverfahren erfolgen. Im Gegensatz zu dem vorhergehend beschriebenen Verfahren wird hier die dielektrische Schicht nur in einem Teilbereich auf dem Substrat 10 erzeugt. Dies kann mit einer geeigneten Maskentechnik bewerkstelligt werden (Fig. 2b).

Danach wird die zweite elektrisch leitfähige Schicht 20 über der dielektrischen Schicht 14 abgeschieden. Die selektive Abscheidung kann erneut mittels einer geeigneten Maskentechnik erreicht werden (Fig. 2c). Anschließend wird in dem Bereich des Substrats 10, der nicht durch die dielektrische Schicht 14 und die elektrisch leitfähige Schicht 20 abgedeckt ist, ein p⁺-dotierter Kontaktbereich erzeugt. Dies kann beispielsweise durch eine Ionenimplantation erfolgen. Dann wird eine Isolatorschicht 30, vorzugsweise eine SiO₂-Schicht, auf dem Substrat sowie über der elektrisch leitfähigen Schicht abgeschieden. Dies kann mittels eines herkömmlichen CVD-Verfahrens erfolgen.

Anschließend wird das elektrisch leitfähige Verbindungselement 32 in der Isolatorschicht 30 strukturiert. Dazu werden in der Isolatorschicht 30 mittels geeigneter Ätzverfähren das Kontaktloch 34 und der Via 36 erzeugt, die anschließend mit einem elektrisch leitfähigen Material aufgefüllt und miteinander verbunden werden. Dazu wird bei der Auffüllung des Kontaktloches 34 und des Vias 36 solange elektrisch leitfähiges Material abgeschieden, bis diese vollständig aufgefüllt und sich auf der Isolatorschicht 30 eine Schicht mit ausreichender Dicke gebildet hat.

Anschließend wird diese Schicht bis auf den das Kontaktloch 34 und den Via 36 verbindenden Bereich wieder entfernt. Dazu kann erneut eine geeignete Maskentechnik eingesetzt werden. Das so erhaltene elektrisch leitfähige Verbindungselement 32 zwischen der elektrisch leitfähigen Schicht 20 und dem Substrat 10 ist in Fig. 2d dargestellt. Wie bereits im Zusammenhang mit dem in den Fig. 1a bis 1h dargestellten Verfahren beschrieben, ist die Erzeugung des Transistors, in dem die dielektrische Schicht 14 als Gateoxid verwendet wird, in den Fig. 2d und 2e lediglich durch das Wannengebiet 24 schematisch angedeutet. Die Strukturierung der notwendigen Elemente des Transistors können selbstverständlich zu den unterschiedlichsten Zeitpunkten in dem erfindungsgemäßen Verfahren vorgenommen werden. Die dielektrische Schicht 14 ist nach ihrer Kontaktierung mit dem Substrat 10 erneut vor Schädigung durch eine ungewollte Aufladung der elektrisch leitfähigen Schicht 20 geschützt.

Nachdem die Strukturierung des Transistors bzw. des ihn enthaltenen übergeordneten Bauelements abgeschlossen ist, wird das elektrisch leitfähige Verbindungselement 32 beispielsweise durch eine Ätzung unterbrochen. Alternativ kann bei der Strukturierung des elektrisch leitfähigen Verbindungselements 32 eine sogenannte "Fuse" erzeugt werden, der irreversibel zerstört werden kann, wodurch das elektrisch leitfähige Verbindungselement ebenfalls unterbrochen wird.

In den Fig. 3a bis 3f wird eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens schematisch anhand der Strukturierung eines MIM-Kondensators beschrieben. Dabei können für die jeweiligen Schichten in dieser Struktur herkömmliche Materialien verwendet werden, insbesondere die bereits in der vorliegenden Anmeldung beschriebenen Materialien.

Auf einem Substrat 5 wird mittels herkömmlicher Verfahren eine erste Metallisierungsebene strukturiert. Diese umfaßt eine erste elektrisch leitfähige Schicht 10, die durch mehrere Isolationen 12 unterbrochen ist und somit in die verschiedene Bereiche 10a, 10b und 10c unterteilt wird. Fig. 3a verdeutlicht, dass im Rahmen der vorliegenden Erfindung der Begriff "erste elektrisch leitfähige Schicht" auch strukturierte Schichten umfaßt. Auf der ersten Metallisierungsebene und somit auf der ersten elektrisch leitfähigen Schicht 10 wird anschließend die dielektrische Schicht 14 abgeschieden und in einem weiteren Schritt mittels einer herkömmlichen Photolithographie-Technik strukturiert, so dass sie nur noch den Bereich 10b der ersten elektrisch leitfähigen Schicht 10 bedeckt (Fig. 3b und c).

Dann wird auf der dielektrischen Schicht 14 mittels herkömmlicher Abscheidungstechniken eine zweite elektrisch leitfähige Schicht 20 abgeschieden. Wie aus Fig. 3d ersichtlich ist, ist die zweite elektrisch leitfähige Schicht 20 unmittelbar auf dem Bereich 10a der ersten elektrisch leitfähigen Schicht 10 aufgebracht, wodurch diese beiden Schichten in elektrisch leitenden Kontakt miteinander stehen. Der Bereich 10b der ersten elektrisch leitfähigen Schicht, der durch die dielektrische Schicht überdeckt ist, steht ebenfalls über eine innerhalb der ersten Metallisierungsebene gelegenen Verbindung, die in der für die Fig. 3a bis f gewählten Darstellungsweise nicht gezeigt ist, mit dem mit der zweiten elektrisch leitfähigen Schicht 20 in elektrisch leitenden Kontakt stehenden Bereich 10a der ersten elektrisch leitfähigen Schicht in elektrisch leitenden Kontakt, so dass Ladungen, die sich beim Abscheiden der zweiten elektrisch leitenden Schicht auf dieser aufbauen, abgeleitet werden können.

Die zweite elektrisch leitfähige Schicht 20 wird ebenfalls in einem nachfolgenden Schritt mittels herkömmlicher Verfahren strukturiert (Fig. 3e). Anschließend wird eine Isolationsschicht 30 abgeschieden und in dieser mittels herkömmlicher Verfahren die Vias 38 erzeugt und darauf eine zweite Metallisierungsebene erzeugt (Fig. 3e).

Abschließend wird der Bereich 10a der ersten elektrisch leitfähigen Schicht 10 durch Zersägen des Substrats von dem Halbleiterbauelement abgetrennt, wodurch der elektrisch leitende Kontakt zwischen der ersten und zweiten elektrisch leitfähigen Schicht unterbrochen wird.

Claims

1. Verfahren zur Herstellung einer dielektrischen Schicht (14), insbesondere einer Gateoxid- oder Kondensatoroxid- Schicht, in einem Halbleiterbauelement umfassend die Schritte:

a) eine dielektrische Schicht (14) wird über einer ersten elektrisch leitfähigen Schicht (10) erzeugt,

b) eine zweite elektrisch leitfähige Schicht (20) wird auf der dielektrischen Schicht (14) aufgebracht,

c) die zweite elektrisch leitfähige Schicht (20) wird mit der ersten elektrisch leitfähigen Schicht in elektrisch leitenden Kontakt gebracht, und

d) der elektrisch leitende Kontakt zwischen der zweiten elektrisch leitfähigen Schicht (20) uncl der ersten elektrisch leitfähigen Schicht (10) wird wieder unterbrochen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Schicht (10) zumindest ein Teilbereich einer Metallisierungsebene ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Schicht (10) ein dotiertes Substrat ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass vor Schritt b) in dem dotierten Substrat (10) ein Kontaktbereich (16) erzeugt wird, der eine zusätzliche Dotierung aufweist, deren Leitfähigkeitstyp der Dotierung des dotierten Substrats entspricht, und in Schritt c) das dotierte Substrat (10) über den Kontaktbereich (16) in elektrisch leitenden Kontakt gebracht wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vor Schritt a) in der ersten elektrisch leitfähigen Schicht (10) zumindest eine Isolation (12) erzeugt wird.

6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass in Schritt a) die dielektrische Schicht (14) in einem ersten, zu schützenden Bereich (14a) und einem zweiten, zur Kontaktierung vorgesehenen Bereich (14b) auf der ersten elektrisch leitfähigen Schicht (10) erzeugt wird, wobei der erste und der zweite Bereich (14a, 14b) der dielektrischen Schicht (14) vorzugsweise durch die Isolation (12) voneinander getrennt sind, und nach Schritt a) in dem zur Kontaktierung vorgesehenen Bereich (14b) der dielektrischen Schicht (14) eine Öffnung (18) erzeugt wird, durch welche die erste elektrisch leitfähige Schicht (10) direkt elektrisch leitend mit der zweiten elektrisch leitfähigen Schicht (20) verbunden wird.

7. Verfahren gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zur Kontaktierung der zweiten elektrisch leitfähigen Schicht (20) mit der ersten elektrisch leitfähigen Schicht(10) ein elektrisch leitfähiges Verbindungselement (32) zwischen der ersten elektrisch leitfähigen Schicht (10) und der zweiten elektrisch leitfähigen Schicht (20) erzeugt wird.

8. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die erste elektrisch leitfähige Schicht (10) ein pdotiertes Substrat ist.

9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die zweite elektrisch leitfähige Schicht (20) und/oder das elektrisch leitfähige Verbindungselement (32) aus einem pdotierten Material, vorzugsweise p-dotierten Polysilizium, bestehen.

10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass die Dotierung im Kontaktbereich (16) eine p⁺-Dotierung ist.

11. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten elektrisch leitfähigen Schicht (10) und der zweiten elektrisch leitfähigen Schicht (20) in Schritt d) ein Teilbereich der zweiten elektrisch leitfähigen Schicht (20) oder des elektrisch leitfähigen Verbindungselements (32) mittels einer Ätzung entfernt wird.

12. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten elektrisch leitfähigen Schicht (10) und der zweiten elektrisch leitfähigen Schicht (20) in Schritt d) eine oder mehrere Fuses verwendet werden.

13. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zur Unterbrechung des elektrisch leitenden Kontakts zwischen der ersten elektrisch leitfähigen Schicht (10) und der zweiten elektrisch leitfähigen Schicht (20) in Schritt d) eine Dotierung verwendet wird.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass in der zweiten elektrisch leitfähigen Schicht (20) und/oder dem elektrisch leitfähigen Verbindungselement (32) ein n⁺-dotierter Bereich (28) derart erzeugt wird, dass der elektrisch leitende Kontakt zwischen der ersten elektrisch leitfähigen Schicht (10) und der zweiten elektrisch leitfähigen Schicht (20) unterbrochen wird.

15. Verfahren nach einem der Ansprüche 4 bis 14, dadurch gekennzeichnet, dass in Schritt d) zur Unterbrechung des elektrisch leitenden Kontakts zwischen der zweiten elektrisch leitfähigen Schicht (20) und der ersten elektrisch leitfähigen Schicht (10) der Kontaktbereich (16) gegendotiert wird.

16. Verfahren gemäß einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der elektrisch leitende Kontakt zwischen der zweiten elektrisch leitfähigen Schicht (20) und der ersten elektrisch leitfähigen Schicht (10) durch mechanische Trennung, vorzugsweise durch Zersägen, unterbrochen wird.

17. Verfahren gemäß einem der Ansprüche 5 bis 16, dadurch gekennzeichnet, dass als Isolation (12) ein Feldoxid erzeugt wird.

18. Verfahren gemäß einem der Ansprüche 5 bis 17, dadurch gekennzeichnet, dass als Isolation (12) eine Grabenisolation erzeugt wird.