DE102010030742A1 - Phasenwechselspeicher in einem doppelreihigen Speichermodul - Google Patents

Phasenwechselspeicher in einem doppelreihigen Speichermodul Download PDF

Info

Publication number
DE102010030742A1
DE102010030742A1 DE102010030742A DE102010030742A DE102010030742A1 DE 102010030742 A1 DE102010030742 A1 DE 102010030742A1 DE 102010030742 A DE102010030742 A DE 102010030742A DE 102010030742 A DE102010030742 A DE 102010030742A DE 102010030742 A1 DE102010030742 A1 DE 102010030742A1
Authority
DE
Germany
Prior art keywords
memory
pcm
dimm
modules
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010030742A
Other languages
English (en)
Other versions
DE102010030742B4 (de
Inventor
Shekoufeh El Dorado Hills Qawami
Jared E. Shingle Springs Hulbert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Numonyx BV Amsterdam Rolle Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numonyx BV Amsterdam Rolle Branch filed Critical Numonyx BV Amsterdam Rolle Branch
Publication of DE102010030742A1 publication Critical patent/DE102010030742A1/de
Application granted granted Critical
Publication of DE102010030742B4 publication Critical patent/DE102010030742B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2024—Rewritable memory not requiring erasing, e.g. resistive or ferroelectric RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/304—In main memory subsystem
    • G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Hardware Redundancy (AREA)

Abstract

Der hier offenbarte Gegenstand betrifft das Verwalten einer Speichereinheit.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Erfindungsgebiet:
  • Der hierin offenbarte Gegenstand betrifft das Verwalten einer Speichereinheit.
  • Informationen:
  • Speichereinheiten werden in vielen Arten von Elektronikeinrichtungen, wie beispielsweise Computern, Mobiltelefonen, PDAs, Dataloggern, Spielen und Navigationsgeräten, verwendet. Unter solchen Elektronikeinrichtungen können verschiedene Arten von Speichereinheiten verwendet werden, wie etwa NAND- oder NOR-Flash, SRAM, DRAM und Phasenwechsel, um nur einige Beispiele zu nennen. Entsprechend den Steigerungen bei der Arbeitsgeschwindigkeit und den Cacheleitungsgrößen können Speichereinheiten in einer doppelreihigen Speichermodulkonfiguration (DIMM – Dual Inline Memory Module) verpackt sein. Beispielsweise kann ein derartiges DIMM, das als ein Hauptspeicher in einer Rechenplattform verwendet werden kann, eine Reihe von parallel auf dem DIMM montierten DRAM-Speichermodulen umfassen. Dementsprechend kann eine Lese-/Schreibanforderung an das DIMM über parallele DRAM-Module aufgeteilt werden, so daß individuelle DRAM-Module eine Teilmenge der Gesamtcacheleitungsanforderung liefern. Solche DRAM-Einheiten weisen in der Regel spezielle intrinsische Parameter auf, die mit der Lese-/Schreib-Zeitsteuerung, der Speicherseitengröße und/oder dem Adressierungsprotokoll assoziiert sind, um nur einige Beispiele zu nennen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Unter Bezugnahme auf die folgenden Figuren werden nicht begrenzende und nicht erschöpfende Ausführungsformen beschrieben, wobei sich in den verschiedenen Figuren gleiche Bezugszahlen auf gleiche Teile beziehen, sofern nicht etwas anderes angegeben ist.
  • 1 ist ein schematisches Diagramm einer Speicherkonfiguration gemäß einer Ausführungsform.
  • 2 ist ein schematisches Diagramm einer Speicherkonfiguration gemäß einer weiteren Ausführungsform.
  • 3 ist ein Zeitsteuerdiagramm eines Speichersteuerprozesses gemäß einer Ausführungsform.
  • 4 ist ein Flußdiagramm eines Speichersteuerprozesses gemäß einer Ausführungsform.
  • 5 ist eine schematische Ansicht eines Rechensystems und einer Speichereinheit gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In dieser Spezifikation bedeutet eine Bezugnahme auf „eine Ausführungsform”, daß ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Charakteristik, die in Verbindung mit der Ausführungsform beschrieben sind, in mindestens einer Ausführungsform des beanspruchten Gegenstands enthalten ist. Somit bezieht sich das Auftreten des Ausdrucks „in einer Ausführungsform” oder „eine Ausführungsform” an verschiedenen Stellen nicht notwendigerweise auf die gleiche Ausführungsform. Weiterhin können die bestimmten Merkmale, Strukturen oder Charakteristika in einer oder mehreren Ausführungsformen kombiniert werden.
  • Bei einer Ausführungsform kann eine Speichereinheit ein doppelreihiges Speichermodul (DIMM – Dual Inline Memory Module) umfassen, das Phasenwechselspeichermodule (PCM – Phase Change Memory) enthält. Solche PCM-Module können parallel auf einem DIMM montiert und mit diesem elektronisch verbunden sein. Bei einer Implementierung kann ein derartiges DIMM, das beispielsweise mindestens einen Abschnitt eines Hauptspeichers eines Rechensystems umfassen kann, einen Speicherbus zum Kommunizieren mit einem Speichercontroller enthalten. Durch einen derartigen Speicherbus kann ein Rechensystem mittels eines Speichercontrollers auf PCM-Module auf einem DIMM zugreifen.
  • Bei einer Ausführungsform kann ein DIMM dafür ausgelegt sein, mindestens teilweise auf der Basis von dynamischen RAM-Modulen (DRAM module – Dynamic Random Access Memory Module) elektronisch zu arbeiten. Beispielsweise kann ein DIMM ein oder mehrere DRAM-Stecksockel umfassen, um ein oder mehrere PCM-Module aufzunehmen, wenngleich der beanspruchte Gegenstand nicht auf diese Weise beschränkt ist. Als ein weiteres Beispiel können ein oder mehrere PCM-Module DRAM-Modusregister und/oder eine DRAM-Schnittstelle mit für ein DRAM ausgelegte Verbindungen umfassen. PCM-Module können in ein derartiges DIMM integriert werden, indem entsprechende Prozesse und/oder Parameter auf Speicherebene und/oder Systemebene verwendet werden, wie unten noch ausführlicher beschrieben ist. Beispielsweise kann ein Rechensystem ein BIOS (Basic Input/Output System) umfassen, das Parameter speichert, die PCM-Modulen entsprechen. Solche Parameter können beispielsweise Werte für Zeitsteuerung, Latenzzeiten und/oder Größe von PCM-Modulen umfassen. Bei einer bestimmten Implementierung braucht ein BIOS bei einem Systembootvorgang keine PCM-Module zu testen. Ein derartiges BIOS kann einen Low-Level-Driver enthalten, der konfiguriert ist, PCM-Module zu handhaben. Außerdem kann ein derartiges BIOS einen ausführbaren Code enthalten, um eine PCM-Modulidentifikation (ID) zu lesen und auf eine PCM-Modulkonfiguration zu reagieren. Als ein weiteres Beispiel können PCM-Module mit einer additiven Latenzzeit assoziiert sein, wodurch eine beispielsweise von einem Speichercontroller generierte Spaltenadresse an einen DIMM geliefert werden kann, unmittelbar nachdem der DIMM eine Zeilenadresse empfängt. Eine derartige additive Latenzzeit kann in ein Zeitsteuerverfahren von PCM-Modulen eingeführt werden, so daß konsekutive Lesebefehle, die an das PCM gerichtet sind, einander ohne Verzögerung und ohne das Einführen von Zeitsteuerlücken in ausgegebene Daten folgen, als Beispiel.
  • Im Allgemeinen können Schreib- oder Programmierprozesse verwendet werden, um Informationen in Speichereinheiten zu speichern, während ein Leseprozeß verwendet werden kann, um gespeicherte Informationen abzurufen.
  • Gespeicherte Informationen können aus einem Teil oder aus einer ganzen Speichereinheit gelöscht und/oder neue Informationen können in einen Teil oder eine ganze Speichereinheit geschrieben werden. Relativ große Anzahlen von solchen Programmier-Lösch- und/oder Programmier-Reprogrammmier-Zyklen können die physische Integrität eines PCM verschlechtern. Beispielsweise kann durch Tausende von solchen Programmier-Lösch-Zyklen, die einem DIMM auferlegt werden, das PCM enthält, die Zuverlässigkeit des DIMM reduziert werden. Wenn ein derartiger PCM-Speicher verwendet wird, kann es nützlich sein, die Häufigkeit des Auftretens von Programmier-Lösch-Zyklen oder das „Cycling” zu begrenzen und/oder zu reduzieren, dem ein PCM-Speicher ansonsten ausgesetzt sein kann. Dementsprechend kann bei einer Ausführungsform eine Technik zum Verwalten des Cycling von PCM-Modulen auf einem DIMM das Zwischenspeichern von Schreibdaten umfassen. Insbesondere kann eine Speichereinheit, wie etwa ein DRAM-Cache-Speicher, dazu verwendet werden, Schreibdaten zwischenzuspeichern, welchen bestimmten Adressen eines PCM-DIMM entsprechen. Eine Speichergröße eines derartigen DRAM-Cache-Speichers kann mindestens teilweise auf der Basis von Eigenschaften von PCM-Modulen gewählt werden, die ein PCM-DIMM umfassen. Zu solchen Eigenschaften kann beispielsweise die PCM-DIMM-Größe zählen. Solche Eigenschaften können beispielsweise Cycling-Spezifikationen von PCM, PCM-Ausfallrate, PCM-Schreibgeschwindigkeit, Schreibbenutzungsmodell eines ein PCM-DIMM enthaltenden Systems und/oder PCM-Schreibabnutzungsausgleichstechniken („Write Wear”), die verwendet werden, beinhalten. Als ein bestimmtes Beispiel kann eine Größe eines derartigen DRAM-Cache-Speichers im Bereich von etwa 100 KB bis zu mehreren Dutzenden Megabyte an RAM liegen, wenngleich der beanspruchte Gegenstand nicht auf diese Weise beschränkt ist.
  • Bei einer Implementierung kann ein PCM-DIMM PCM-Module enthalten, die in einem Baustein gestapelt sind, mit mehreren Speicherchips pro Baustein. Beispielsweise kann ein derartiger Baustein zwei, vier oder acht Chips pro Baustein enthalten, wobei ein, zwei, vier oder acht I/O-Pins bereitgestellt werden. Als Beispiel kann ein Ergebnis einer derartigen Implementierung sein, daß ein zusätzlicher PCM verwendet werden kann, ohne die Ausgangstreiber zusätzlich zu belasten. Falls außerdem ein PCM in einem DIMM mit einer kleineren Anzahl von Bänken (Partitionen) als der eines DRAM verwendet wird, können Bankadreßbits verwendet werden, um auf mehrere Bänke über mehrere PCM-Bauelemente hinweg zuzugreifen, wie unten noch ausführlicher erläutert wird.
  • 1 ist ein schematisches Diagramm eines DRAM-DIMM 100, das gemäß einer Ausführungsform mehrere DRAM-Module umfaßt, einschließlich DRAM 110, DRAM 120 und DRAM 130, die in der Figur gezeigt sind. Wenngleich acht DRAM-Module in einer bestimmten Ausführungsform enthalten sein können, kann ein DRAM-DIMM eine beliebige Anzahl an DRAM-Modulen enthalten. Beispielsweise kann ein neuntes DRAM-Modul vorliegen, um für eine Fehlerkorrektur zu sorgen, wenngleich der beanspruchte Gegenstand nicht auf ein derartiges Beispiel beschränkt ist. Individuelle DRAM-Module können eine Matrix von adressierbaren Speicherzellen umfassen, auf die zugegriffen wird, indem zuerst eine Zeilenadresse spezifiziert wird, wonach eine Spaltenadresse spezifiziert wird. Der Blockpfeil 150stellt einen Adreßbus dar, durch den ein nicht gezeigter Speichercontroller eine Lese-/Schreibadresse an das DRAM-DIMM 100 liefern kann. Bei einer bestimmten Implementierung kann ein derartiger Adreßbus sechzehn Bit breit sein. Der Blockpfeil 160 stellt einen Datenbus dar, durch den parallele Daten von/zu DRAM-Modulen Lesedaten geliefert oder Schreibdaten empfangen werden können, und zwar zu/von dem Speichercontroller und/oder einem anderen Abschnitt eines nicht gezeigten Rechensystems. Bei einer bestimmten Implementierung kann ein derartiger Datenbus vierundsechzig Bit breit sein, um acht parallel geschaltete Acht-Bit-DRAM-Module zu berücksichtigen, wenngleich der beanspruchte Gegenstand nicht auf diese Weise beschränkt ist. Um eine bestimmte Stelle auf dem DRAM-DIMM 100 zu adressieren, kann ein Aktivieren-Befehl, welcher unten eingehender erörtert wird, von einer Zeilenadresse begleitet sein, die den DRAM-Modulen 110 bis 130 beispielsweise durch einen Speichercontroller geliefert wird, und zwar auf einem durch Blockpfeile 140 dargestellten Bus. Ein derartiger Zeilenadressbus 140 kann parallel zu individuellen DRAM-Modulen verbunden sein. Nach dem Bereitstellen einer Zeilenadresse kann ein Speichercontroller einen Lese-/Schreibbefehl generieren, der von einer Spaltenadresse begleitet wird, die an die individuellen DRAM-Module über einen Bus geliefert wird, der von Blockpfeilen 170 dargestellt wird. Natürlich sind solche Merkmale und Details eines DRAM-DIMM lediglich Beispiele, und der beanspruchte Gegenstand ist nicht auf diese Weise beschränkt.
  • 2 ist eine Diagrammansicht eines PCM-DIMM 200, das gemäß einer Ausführungsform mehrere PCM-Module umfaßt, einschließlich PCM 214, PCM 218, PCM 224 und PCM 228. Das PCM-DIMM 200 kann dafür ausgelegt sein, mindestens teilweise auf der Basis von DRAM-Modulen elektronisch zu arbeiten. In einem derartigen Fall kann mehr als ein PCM-Modul anstelle eines DRAM-Moduls verwendet werden, und zwar mindestens teilweise in Abhängigkeit von der Anzahl von Speicherbänken in individuellen PCM-Modulen. Dementsprechend kann das PCM-DIMM 200 einen Speicherort 210 umfassen, wo PCM 214 und/oder PCM 218 anstelle eines DRAM-Moduls verwendet werden, und einen Speicherort 220, wo PCM 224 und/oder PCM 228 anstelle eines anderen DRAM-Moduls verwendet werden können. Hier bezieht sich ein Speicherort auf eine Stelle eines PCM-DIMM 200, wo elektronische Verbindungen zwischen PCM-DIMM 200 und einem DRAM- oder PCM-Modulen hergestellt werden können. Bei einer besonderen Implementierung kann ein PCM-Modul mehr elektronische Verbindungen als ein DRAM-Modul beinhalten. Beispielsweise kann das PCM-DIMM 200 PCM-Module enthalten, die vier Bänke und Drei-Bit-Bankadressen (die in der Lage sind, bis zu acht Bänke zu adressieren) aufweisen; dann kann auf jeweils zwei PCM-Einheiten mit vier Bankadressen zugegriffen werden. Dementsprechend kann bei einer besonderen Implementierung ein PCM-DIMM mit Bankadreßbits versehen werden, die mehreren Speicherbänken über mehrere PCM-Einheiten hinweg entsprechen. Natürlich können solche Speicherorte mehr oder weniger als die Anzahl von PCM-Modulen enthalten, die in dem vorliegenden Ausführungsbeispiel gezeigt und beschrieben sind. Analog kann das PCM-DIMM 200 mehr oder weniger als die Anzahl von solchen Speicherorten enthalten, die in dem vorliegenden Ausführungsbeispiel gezeigt und beschrieben sind. Dementsprechend ist der beanspruchte Gegenstand nicht auf solche Details beschränkt.
  • Ähnlich zu den oben beschriebenen DRAM-Modulen können individuelle PCM-Module eine Matrix von adressierbaren Speicherzellen umfassen, auf die zugegriffen werden kann, indem zuerst eine Zeilenadresse spezifiziert wird, wonach eine Spaltenadresse spezifiziert wird. Der Blockpfeil 240 stellt einen Adreßbus dar, durch den ein nicht gezeigter Speichercontroller eine Lese-/Schreibadresse an das PCM-DIMM 200 liefern kann. Bei einer bestimmten Implementierung kann ein derartiger Adreßbus beispielsweise sechzehn Bit breit sein. Der Blockpfeil 250 stellt einen Datenbus dar, durch den parallele Daten von/zu PCM-Modulen Lesedaten liefern oder Schreibdaten empfangen können, und zwar zu/von dem Speichercontroller und/oder einem anderen Abschnitt eines nicht gezeigten Rechensystems. Bei einer bestimmten Implementierung kann ein derartiger Datenbus vierundsechzig Bit breit sein, um acht parallele Gruppen von PCM-Modulen zu berücksichtigen, wobei jede Gruppe acht parallel geschaltete Bit aufweist, wenngleich der beanspruchte Gegenstand nicht auf diese Weise beschränkt ist. Um eine bestimmte Stelle auf dem PCM-DIMM 200 zu adressieren, kann ein Aktivieren-Befehl, welcher unten eingehender beschrieben wird, von einer Zeilenadresse begleitet sein, die den PCM-Modulen 214 bis 228 beispielsweise durch einen Speichercontroller geliefert wird, und zwar auf einem durch Blockpfeile 230 dargestellten Bus. Ein derartiger Adreßbus 230 kann parallel zu individuellen PCM-Modulen verbunden sein. Nach dem Bereitstellen einer Zeilenadresse kann ein Speichercontroller einen Lese-/Schreibbefehl generieren, der von einer Spaltenadresse begleitet wird, die an die individuellen Speicherorte 210 bis 220 über einen Bus 230 geliefert wird. Eine derartige Spaltenadresse, die von einem Lese-/Schreibbefehl begleitet ist, kann auch an individuelle PCM-Module 214 bis 228 über einen durch Blockpfeile 260 dargestellten Bus geliefert werden. Natürlich sind solche Merkmale und Details eines PCM-DIMM lediglich Beispiele, und der beanspruchte Gegenstand ist nicht auf diese Weise beschränkt.
  • 3 ist ein Zeitsteuerdiagramm eines Speichersteuerprozesses 300, und 4 ist ein Flußdiagramm eines Speichersteuerprozesses 400 gemäß einer Ausführungsform. Das folgende beschreibende Beispiel basiert auf dem Speichersteuerprozeß 300 und dem Speichersteuerprozeß 400, umfassend den gleichen Prozeß, wenngleich der beanspruchte Gegenstand nicht auf diese Art beschränkt ist. Wie in 3 gezeigt, kann ein Taktsignal 305 eine Zeitsteuerung von Speicherprozessen bilden. Als Beispiel kann bei Block 410 ein Speichercontroller einen Aktivieren-Befehl 310 erteilen, um eine Seite oder Speicherbank eines PCM-Moduls, wie etwa des in 2 gezeigten PCM-Moduls 214, zu öffnen. Während einer derartigen Aktivieren-Phase kann ein PCM-Modul eine Zeilenadresse 315 von einem Speichercontroller empfangen, wie in Block 420. Bei den Blöcken 430 und 440 kann ein Speichercontroller eine Lese-Anweisung 320 und eine Spaltenadresse 325 ausgeben, wodurch eine Speicheradresse (Zeile und Spalte) von einer oder mehreren Speicherzellen geliefert wird, von wo Daten ausgelesen werden sollen. Bei einer bestimmten Implementierung kann eine additive Latenzzeit verwendet werden, um die Speicherprozeßplanung zu verbessern: Eine Zeilenadresse und eine Spaltenadresse können Rücken an Rücken ausgegeben werden, wodurch beispielsweise Zeitsteuerlücken in ausgegebenen Daten vermieden werden. Solche Zeitsteuerlücken können jedoch bei einigen Anwendungen wünschenswert sein, und der beanspruchte Gegenstand ist nicht auf diese Weise beschränkt. Beispielsweise, wenngleich in 3 nicht gezeigt, können zwischen dem Aktivieren-Befehl 310 und der Leseanweisung 320 ein oder mehrere Taktzyklen vorliegen. Im einzelnen kann unter Verwendung der CAS-Latenzzeit (CAS – Column Address Strobe) und/oder der additiven Latenzzeit eine Leseanweisung unmittelbar nach einem Aktivieren-Befehl ausgegeben werden. Eine derartige Leseanweisung braucht nicht intern mit einer vorbestimmten Anzahl von Taktzyklen verzögert zu werden (deshalb additive Latenzzeit), bevor sie ausgeführt wird. Weil ein derartiger Zeitsteuerprozeß ohne die Notwendigkeit für einen zusätzlichen Befehl ausgeführt wird, kann eine Kollision unter Speicheranweisungen vermieden werden.
  • Wenngleich nicht für eine oder mehrere hierin beschriebene Ausführungsformen benötigt, kann ein Wert für additive Latenzzeit in einem Modusregister des PCM-Moduls gespeichert sein. Dementsprechend läuft bei Block 450 eine Periode tCCD ab, bevor eine andere Leseanweisung 330 ausgegeben wird, bei Block 460. Gleichzeitig kann eine weitere Spaltenadresse wie bei Block 470, ausgegeben werden. Nach einer oder mehreren Latenzzeiten, wie beispielsweise Leselatenzzeit und Spaltenadressierungslatenzzeit, können sich Daten 340 von der Leseanweisung 320 und Daten 350 von der Leseanweisung 330 ergeben. Bei einer Implementierung kann sich ein Prozeß des Bereitstellens von Spaltenadressen und des Lesens eines Speichers bei den entsprechenden Adressen so lange wiederholen, bis beispielsweise eine letzte Spalte der geöffneten Seite erreicht wird, wie bei Block 480 geprüft wird. In einem derartigen Fall kann ein weiterer Aktivieren-Befehl von einem Speichercontroller ausgegeben werden, um eine weitere Seite zu öffnen. Wie oben angegeben, können PCM-Module in ein DIMM integriert sein, das dafür ausgelegt ist, mindestens teilweise auf DRAM-Modulen basierend elektronisch zu arbeiten. Um solche PCM-Module zu berücksichtigen, können entsprechende Prozesse und/oder Parameter auf Speicherebene und/oder Systemebene implementiert werden. Beispielsweise kann auf Systemebene ein BIOS Parameter aus einem oder mehreren Modusregistern abrufen, die in PCM-Modulen oder einem anderen Speicher gespeichert sind. Solche Parameter, die Werte für Leselatenzzeit, Schreiblatenzzeit, CAS-Latenzzeit, die Zeit vom internen Lesebefehl zu den ersten Daten, die Verzögerung beim Aktivieren zum internen Lesen/Schreiben und/oder additive Verzögerung umfassen, um nur einige Beispiele zu nennen, können den PCM-Modulen entsprechen.
  • 5 ist ein schematisches Diagramm, das ein Ausführungsbeispiel eines Rechensystems 500 mit einer Speichereinheit 510 darstellt. Eine Recheneinrichtung 504 kann repräsentativ sein für eine beliebige Einrichtung, ein beliebiges Gerät oder eine beliebige Maschine, die konfiguriert werden können, um die Speichereinheit 510 zu verwalten. Die Speichereinheit 510 kann einen Speichercontroller 515 und einen Speicher 522 enthalten. Als Beispiel, aber nicht als Beschränkung, kann die Recheneinrichtung 504 folgendes beinhalten: eine oder mehrere Recheneinrichtungen und/oder -plattformen, wie zum Beispiel einen Desktop-Computer, einen Laptop-Computer, eine Workstation, eine Server-Einrichtung oder dergleichen; ein oder mehrere persönliche Rechen- oder Kommunikationseinrichtungen oder -geräte wie etwa zum Beispiel einen Personal Digital Assistant, eine mobile Kommunikationseinrichtung oder dergleichen; ein Rechensystem und/oder assoziierte Service-Provider-Fähigkeit, wie etwa zum Beispiel einen Provider/ein System für Datenbank- oder Datenbankspeicherungsdienst und/oder eine beliebige Kombination davon.
  • Es ist zu erkennen, daß alle oder ein Teil der im System 500 gezeigten verschiedenen Einrichtungen und der Prozesse und Verfahren, wie hierin weiter beschrieben, implementiert werden können, wobei Hardware, Firmware, Software oder eine beliebige Kombination davon verwendet wird oder enthalten sein kann. Deshalb kann beispielhaft, aber nicht als Beschränkung, die Recheneinrichtung 504 mindestens eine Verarbeitungseinheit 520 enthalten, die durch einen Bus 540 und einen Host oder Speichercontroller 515 operativ an den Speicher 522 gekoppelt ist. Die Verarbeitungseinheit 520 ist repräsentativ für eine oder mehrere Schaltungen, die konfiguriert werden können, um mindestens einen Abschnitt einer Datenrechenprozedur oder eines Datenrechenprozesses auszuführen. Als Beispiel, und nicht als Beschränkung, kann die Verarbeitungseinheit 520 einen oder mehrere Prozessoren, Controller, Mikroprozessoren, Mikrocontroller, applikationsspezifische integrierte Schaltungen, Digitalsignalprozessoren, programmierbare Logikbauelemente, feldprogrammierbare Gatearrays und dergleichen oder eine beliebige Kombination davon enthalten. Als Beispiel kann die Verarbeitungseinheit 520 mit dem Speichercontroller 515kommunizieren, um speicherbetreffende Operationen wie etwa Lesen, Schreiben und/oder Löschen sowie oben erörterte Speicherpartitionsprozesse zu verarbeiten. Die Verarbeitungseinheit 520 kann ein Betriebssystem enthalten, das dafür ausgelegt ist, mit dem Speichercontroller 515 zu kommunizieren. Ein derartiges Betriebssystem kann beispielsweise Befehle generieren, die über den Bus 540 an den Speichercontroller 515 gesendet werden können. Solche Befehle können beispielsweise Lese-/Schreibanweisungen enthalten. Die Recheneinrichtung 504 kann ein BIOS (Basic Input/Output System) umfassen, das Parameter speichert, die PCM-Modulen entsprechen, die mit einer additiven Latenzzeit assoziiert sein können, die es einer, beispielsweise vom Speichercontroller 515 generierten, Spaltenadresse ermöglicht, an einen DIMM geliefert zu werden, unmittelbar nachdem der DIMM eine Zeilenadresse empfängt.
  • Der Speicher 522 ist repräsentativ für einen beliebigen Datenspeicherungsmechanismus. Der Speicher 522 kann beispielsweise einen Primärspeicher 524 und/oder einen Sekundärspeicher 526 enthalten. Bei einer besonderen Ausführungsform kann der Speicher 522 ein PCM-DIMM umfassen, wie oben beschrieben. Insbesondere kann der Primärspeicher 524 beispielsweise einen Direktzugriffsspeicher, einen Festwertspeicher usw. enthalten. Wenngleich der Primärspeicher 524 bei diesem Beispiel als von der Verarbeitungseinheit 520 getrennt dargestellt ist, versteht sich, daß er ganz oder teilweise innerhalb der Verarbeitungseinheit 520 vorgesehen oder anderweitig an gleicher Stelle angeordnet und/oder gekoppelt sein kann.
  • Gemäß einer Ausführungsform können ein oder mehrere Abschnitte des Speichers 522 Signale speichern, die repräsentativ sind für Daten und/oder Informationen, wie durch einen bestimmten Zustand des Speichers 522 ausgedrückt. Beispielsweise kann ein Elektroniksignal, das Daten und/oder Informationen repräsentiert, in einem Abschnitt des Speichers 522 „gespeichert werden, indem der Zustand von solchen Abschnitten des Speichers 522 beeinflußt oder geändert wird, um Daten und/oder Informationen als binäre Informationen (zum Beispiel Einsen und Nullen) darstellen. Als solches stellt eine derartige Änderung des Zustands des Abschnitts des Speichers, um ein Daten und/oder Informationen repräsentierendes Signal zu speichern, eine Transformation des Speichers 522 in einen anderen Zustand oder eine andere Sache dar.
  • Der Sekundärspeicher 526 kann beispielsweise die gleiche oder eine ähnliche Art von Speicher wie Primärspeicher und/oder ein oder mehrere Datenspeicherungseinrichtungen oder -systeme enthalten, wie beispielsweise ein Diskettenlaufwerk, ein Laufwerk für optische Platten, ein Bandlaufwerk, ein Festkörperspeicherlaufwerk usw. Bei bestimmten Implementierungen kann der Sekundärspeicher 526 operativ rezeptiv oder anderweitig konfigurierbar sein, um an ein computerlesbares Medium 528 koppeln zu können. Das computerlesbare Medium 528 kann beispielsweise ein beliebiges Medium beinhalten, das Daten, Code und/oder Anweisungen für eines oder mehrere der Einrichtungen im System 500 führen oder diese zugänglich machen kann.
  • Die Recheneinrichtung 504 kann beispielsweise einen Eingang/Ausgang 532 enthalten. Der Eingang/Ausgang 532ist repräsentativ für eine oder mehrere Einrichtungen oder Merkmale, die konfiguriert werden können, um menschliche und/oder maschinelle Eingaben anzunehmen oder anderweitig einzuführen, und/oder eine oder mehrere Einrichtungen oder Merkmale, die konfiguriert werden können, um menschliche und/oder maschinelle Ausgaben zu liefern oder anderweitig bereitzustellen. Als Beispiel, und nicht als Beschränkung, kann die Eingabe-/Ausgabeeinrichtung 532 operativ konfiguriertes Display, einen Lautsprecher, eine Tastatur, eine Maus, einen Trackball, einen Touchscreen, einen Datenport usw. enthalten.
  • Wenngleich Ausführungsformen dargestellt und beschrieben worden sind, die gegenwärtig als Ausführungsbeispiele angesehen werden, versteht der Fachmann, daß verschiedene andere Modifikationen vorgenommen und Aquivalente substituiert werden können, ohne von dem beanspruchten Gegenstand abzuweichen. Außerdem können viele Modifikationen vorgenommen werden, um eine bestimmte Situation an die Lehren des beanspruchten Gegenstands anzupassen, ohne von dem hierin beschriebenen zentralen Konzept abzuweichen. Deshalb soll der beanspruchte Gegenstand nicht auf die offenbarten bestimmten Ausführungsformen beschränkt sein, sondern ein derartiger beanspruchter Gegenstand soll auch alle Ausführungsformen beinhalten, die in den Schutzbereich der beigefügten Ansprüche fallen, und Aquivalente davon.

Claims (21)

  1. System, umfassend: Ein doppelreihiges Speichermodul (DIMM – Dual Inline Memory Module), das ein oder mehrere Phasenwechselspeicher-Module (PCM-Modul – Phase Change Memory Module) umfaßt; einen Speicherbus, um elektronisch mit dem System zu verbinden, wobei die PCM-Module elektronisch parallel zum Speicherbus gekoppelt sind; und einen Speicher, um ein BIOS (Basic Input/Output System) zu speichern, welches Parameter enthält, die den PCM-Modulen entsprechen.
  2. System nach Anspruch 1, wobei die Parameter einen Wert für additive Latenzzeit der PCM-Module oder eine CAS-Latenzzeit (Column Address Strobe) enthalten.
  3. System nach Anspruch 1, wobei die PCM-Module mit einer additiven Latenzzeit assoziiert sind, die es ermöglicht, daß eine Spaltenadresse an das DIMM geliefert wird, unmittelbar nachdem eine Zeilenadresse an das DIMM geliefert wird.
  4. System nach Anspruch 1, weiterhin umfassend: einen dynamischen RAM-Cache-Speicher (DRAM – Dynamic Random Access Memory), um Schreibdaten zwischenzuspeichern, welche bestimmten Adressen des DIMM entsprechen.
  5. System nach Anspruch 1, wobei Bankadreßbits mehreren Speicherbänken über mehrere des einen oder der mehreren PCM-Module entsprechen.
  6. System nach Anspruch 1, wobei das DIMM einen Hauptspeicher des Systems umfaßt.
  7. System nach Anspruch 1, wobei das eine oder die mehreren PCM-Module DRAM-Modusregister (Dynamic Random Access Memory) und/oder eine DRAM-Schnittstelle umfassen.
  8. Verfahren, umfassend: Liefern einer Aktivieren-Anweisung an ein doppelreihiges Speichermodul (DIMM – Dual Inline Memory Module), das ein oder mehrere Phasenwechselspeicher-Module (PCM – Phase Change Memory) enthält: Liefern einer Zeilenadresse an die PCM-Module und Liefern von mehreren Spaltenadressen, bevor eine nachfolgende Zeilenadresse an die PCM-Module geliefert wird.
  9. Verfahren nach Anspruch 8, weiterhin umfassend das Liefern von einer der mehreren Spaltenadressen an das DIMM, unmittelbar nach dem Liefern der einen Zeilenadresse an das DIMM.
  10. Verfahren nach Anspruch 8, weiterhin umfassend: Speichern von Parametern, welche den PCM-Modulen entsprechen, in einem BIOS (Basic Input/Output System) einer Rechenplattform.
  11. Verfahren nach Anspruch 10, wobei die Parameter einen Wert für additive Latenzzeit der PCM-Module enthalten.
  12. Verfahren nach Anspruch 8, weiterhin umfassend: Verwalten einer Cyclinggrenze der PCM-Module durch Zwischenspeichern von Schreibdaten, welche bestimmten Adressen des DIMM entsprechen, in einem DRAM-Cache-Speicher.
  13. Verfahren nach Anspruch 12, weiterhin umfassend: Wählen einer Speichergröße für den DRAM-Cache-Speicher, mindestens teilweise auf der Basis von Eigenschaften der PCM-Module.
  14. Verfahren nach Anspruch 8, weiterhin umfassend: Zugreifen auf mehrere Speicherbänke über das eine oder die mehreren PCM-Bauelemente unter Verwendung von Bankadreßbits.
  15. Verfahren nach Anspruch 10, wobei das DIMM einen Hauptspeicher der Rechenplattform umfaßt.
  16. Speichereinheit umfassend: ein doppelreihiges Speichermodul (DIMM – Dual Inline Memory Module), das dafür ausgelegt ist, mindestens teilweise auf der Basis von DRAM-Modulen elektronisch zu arbeiten, wobei das DIMM einen oder mehrere Phasenwechselspeichermodule (PCM) umfaßt.
  17. Speichereinheit nach Anspruch 16, weiterhin umfassend: einen Speicherbus zum elektronischen Verbinden mit einem Rechensystem, wobei die PCM-Module elektronisch parallel zu dem Speicherbus gekoppelt sind und wobei das Rechensystem ein BIOS umfaßt, das den PCM-Modulen entsprechende Parameter speichert.
  18. Speicherbauelement nach Anspruch 16, weiterhin umfassend: einen DRAM-Cache-Speicher zum Zwischenspeichern von Schreibdaten, die bestimmten Adressen des DIMM entsprechen.
  19. Verfahren, umfassend: Speichern von Parametern, die einem oder mehreren Phasenwechselspeichermodulen (PCM) entsprechen, die auf einem DIMM in einem BIOS einer Rechenplattform montiert sind.
  20. Verfahren nach Anspruch 19, wobei die PCM-Module mit einer additiven Latenzzeit assoziiert sind, die es ermöglicht, daß eine Spaltenadresse an das DIMM geliefert wird, unmittelbar nachdem eine Zeilenadresse an das DIMM geliefert wird.
  21. Verfahren nach Anspruch 19, weiterhin umfassend: Verwalten einer Cyclinggrenze der PCM-Module durch Zwischenspeichern von Schreibdaten, welche bestimmten Adressen des DIMM entsprechen, in einem DRAM-Cache-Speicher.
DE102010030742.4A 2009-07-16 2010-06-30 Phasenwechselspeicher in einem doppelreihigen Speichermodul Active DE102010030742B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/504,029 2009-07-16
US12/504,029 US8626997B2 (en) 2009-07-16 2009-07-16 Phase change memory in a dual inline memory module

Publications (2)

Publication Number Publication Date
DE102010030742A1 true DE102010030742A1 (de) 2011-02-17
DE102010030742B4 DE102010030742B4 (de) 2018-04-05

Family

ID=43448435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010030742.4A Active DE102010030742B4 (de) 2009-07-16 2010-06-30 Phasenwechselspeicher in einem doppelreihigen Speichermodul

Country Status (6)

Country Link
US (4) US8626997B2 (de)
JP (2) JP5788151B2 (de)
KR (1) KR101504781B1 (de)
CN (1) CN101957726B (de)
DE (1) DE102010030742B4 (de)
TW (1) TWI506626B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451176B1 (de) * 2011-09-30 2023-05-24 Intel Corporation Vorrichtung und verfahren zur implementierung einer mehrstufigen speicherhierarchie mit verschiedenen betriebsmodi
CN103946812B (zh) 2011-09-30 2017-06-09 英特尔公司 用于实现多级别存储器分级体系的设备和方法
US9529708B2 (en) 2011-09-30 2016-12-27 Intel Corporation Apparatus for configuring partitions within phase change memory of tablet computer with integrated memory controller emulating mass storage to storage driver based on request from software
WO2013048493A1 (en) 2011-09-30 2013-04-04 Intel Corporation Memory channel that supports near memory and far memory access
EP2761476B1 (de) 2011-09-30 2017-10-25 Intel Corporation Vorrichtung, verfahren und system zur bios-speicherung in einer nichtflüchtige ram-speicherzelle
EP2761480A4 (de) * 2011-09-30 2015-06-24 Intel Corp Vorrichtung und verfahren zur implementierung einer mehrstufigen speicherhierarchie über gemeinsame speicherkanäle
CN103946813B (zh) 2011-09-30 2017-08-25 英特尔公司 基于使用统计量追踪的远存储器访问信号的生成
CN102521142B (zh) * 2011-12-13 2015-05-13 曙光信息产业(北京)有限公司 一种提高大容量、多内存设备访问效率的方法
US9280497B2 (en) 2012-12-21 2016-03-08 Dell Products Lp Systems and methods for support of non-volatile memory on a DDR memory channel
CN105808455B (zh) * 2014-12-31 2020-04-28 华为技术有限公司 访问内存的方法、存储级内存及计算机系统
KR102408613B1 (ko) * 2015-08-27 2022-06-15 삼성전자주식회사 메모리 모듈의 동작 방법, 및 메모리 모듈을 제어하는 프로세서의 동작 방법, 및 사용자 시스템
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10193248B2 (en) 2016-08-31 2019-01-29 Crystal Group, Inc. System and method for retaining memory modules
CN106328183B (zh) * 2016-09-23 2018-08-31 山东师范大学 一种改进的存储器系统及方法
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
KR20180127707A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 메모리 모듈 및 이의 동작 방법
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
KR102505913B1 (ko) 2018-04-04 2023-03-07 삼성전자주식회사 메모리 모듈 및 메모리 모듈을 포함하는 메모리 시스템
US10990463B2 (en) 2018-03-27 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor memory module and memory system including the same
US10734756B2 (en) 2018-08-10 2020-08-04 Crystal Group Inc. DIMM/expansion card retention method for highly kinematic environments
US11307977B2 (en) * 2018-09-27 2022-04-19 Intel Corporation Technologies for direct matrix read and write operations
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory
US11093323B2 (en) * 2019-04-15 2021-08-17 Nvidia Corporation Performant inline ECC architecture for DRAM controller
US11823767B2 (en) 2021-04-01 2023-11-21 Micron Technology, Inc. Dynamic random access memory speed bin compatibility

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215589A (ja) 1993-01-18 1994-08-05 Hitachi Ltd 半導体メモリ
IN188196B (de) * 1995-05-15 2002-08-31 Silicon Graphics Inc
US5758056A (en) * 1996-02-08 1998-05-26 Barr; Robert C. Memory system having defective address identification and replacement
US6000006A (en) 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US6603757B1 (en) * 1999-04-14 2003-08-05 Excel Switching Corporation Voice-data access concentrator for node in an expandable telecommunications system
EP1466326A2 (de) 2001-01-17 2004-10-13 Honeywell International Inc. Verbesserte speichermodularchitektur
JP4143287B2 (ja) * 2001-11-08 2008-09-03 エルピーダメモリ株式会社 半導体記憶装置とそのデータ読み出し制御方法
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US7336098B2 (en) * 2004-06-30 2008-02-26 Intel Corporation High speed memory modules utilizing on-pin capacitors
US7224595B2 (en) * 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
TWI273435B (en) * 2004-12-28 2007-02-11 Inventec Corp Access control method for dynamic random access memory module
CN100437532C (zh) * 2004-12-30 2008-11-26 英业达股份有限公司 动态随机存取存储器的存取控制方法
JP4428284B2 (ja) 2005-04-25 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置およびその書込み方法
US20070014168A1 (en) * 2005-06-24 2007-01-18 Rajan Suresh N Method and circuit for configuring memory core integrated circuit dies with memory interface integrated circuit dies
US8244971B2 (en) * 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
KR100671747B1 (ko) 2006-01-04 2007-01-19 삼성전자주식회사 개선된 애디티브 레이턴시를 가진 메모리 시스템 및제어방법
US8189328B2 (en) 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
JP5669338B2 (ja) * 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US8209479B2 (en) * 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
JP5049733B2 (ja) * 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
JP4234766B1 (ja) 2007-10-31 2009-03-04 株式会社東芝 電子機器およびその制御方法
EP2313890B1 (de) * 2008-08-08 2016-05-04 Hewlett-Packard Development Company, L.P. Unabhängig steuerbare und umkonfigurierbare virtuelle speichereinrichtungen in speichermodulen, die mit standard-speichermodulen pinkompatibel sind
US8225031B2 (en) * 2008-10-30 2012-07-17 Hewlett-Packard Development Company, L.P. Memory module including environmental optimization
US8694737B2 (en) * 2010-06-09 2014-04-08 Micron Technology, Inc. Persistent memory for processor main memory
US8688899B2 (en) * 2010-09-28 2014-04-01 Fusion-Io, Inc. Apparatus, system, and method for an interface between a memory controller and a non-volatile memory controller using a command protocol

Also Published As

Publication number Publication date
US9576662B2 (en) 2017-02-21
CN101957726A (zh) 2011-01-26
JP2011022998A (ja) 2011-02-03
TWI506626B (zh) 2015-11-01
JP5788151B2 (ja) 2015-09-30
US20140095781A1 (en) 2014-04-03
KR101504781B1 (ko) 2015-03-20
US11494302B2 (en) 2022-11-08
KR20110007571A (ko) 2011-01-24
US8626997B2 (en) 2014-01-07
DE102010030742B4 (de) 2018-04-05
JP2016001485A (ja) 2016-01-07
CN101957726B (zh) 2015-09-02
TW201115577A (en) 2011-05-01
US10437722B2 (en) 2019-10-08
US20200019501A1 (en) 2020-01-16
US20170177478A1 (en) 2017-06-22
US20110016268A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
DE102010030742B4 (de) Phasenwechselspeicher in einem doppelreihigen Speichermodul
DE102006045113B3 (de) Speichermodul-System, Speichermodul, Buffer-Bauelement, Speichermodul-Platine, und Verfahren zum Betreiben eines Speichermoduls
DE112005002336T5 (de) Befehl, der unterschiedliche Operationen in unterschiedlichen Chips steuert
DE60317347T2 (de) Speicherschaltung mit nichtflüchtigem ram und ram
DE602004002300T2 (de) Selektive bankauffrischung
DE102015012566A1 (de) Mehrlagenkonzept für logische speicherungsverwaltung
DE102011075814B4 (de) Speicherpuffer mit zugänglicher Information nach einem Schreibfehler
DE102006029287A1 (de) DRAM-Chipbaustein kommunizierend mit Flash-Speicherchip und einen solchen Baustein umfassender Mehrchip-Verbund
DE102011076894A1 (de) Persistenter Speicher für einen Prozessorhauptspeicher
DE102013109327A1 (de) Speichervorrichtung zum Verringern eines Schreibfehlers, ein System mit derselben und Verfahren davon
DE102006002526A1 (de) Steuervorrichtung für eine Solid-State-Disk und Verfahren zum Betreiben derselben
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE2617408A1 (de) Datenverarbeitungsgeraet
DE102006001492A1 (de) Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung
DE102008050308A1 (de) Verfahren und Vorrichtung zur Speicherzugriffsoptimierung
DE102018119881B4 (de) Verwaltung einer DRAM-Bankaktivierung
DE102008051035A1 (de) Integrierte Schaltung umfassend Speichermodul mit einer Mehrzahl von Speicherbänken
DE102006035870A1 (de) Halbleiterspeicher mit gemeinsam genutzter Schnittstelle
DE202007019469U1 (de) Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102020200625A1 (de) Speichergerät und betriebsverfahren des speichergeräts
DE112020003736B4 (de) Nichtflüchtige multiport-speichervorrichtung mit bankzuordnung und verwandte systeme und verfahren
DE112019002100T5 (de) Zugriff auf dram durch wiederverwendung von pins
DE102020115747A1 (de) Speichermodul, Fehlerkorrekturverfahren für Speicher-Controller, der dieses steuert, und Rechensystem, das dieses umfasst
DE102020119400A1 (de) Techniken zum setzen eines 2-ebenen-auto-schliess-timers zum zugriff auf eine speichervorrichtung
DE102011017634B4 (de) Signalleitung zum Anzeigen eines Schreibfehlers in einem Speicher

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER, 40476 DUESSELDORF,

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Effective date: 20120521

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Effective date: 20120521

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Effective date: 20120521

R012 Request for examination validly filed

Effective date: 20120727

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final