CN106328183B - 一种改进的存储器系统及方法 - Google Patents

一种改进的存储器系统及方法 Download PDF

Info

Publication number
CN106328183B
CN106328183B CN201610847593.4A CN201610847593A CN106328183B CN 106328183 B CN106328183 B CN 106328183B CN 201610847593 A CN201610847593 A CN 201610847593A CN 106328183 B CN106328183 B CN 106328183B
Authority
CN
China
Prior art keywords
memory module
data
binary counter
storage system
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610847593.4A
Other languages
English (en)
Other versions
CN106328183A (zh
Inventor
杨峰
白荣鑫
孙淑娴
王文娅
赵迪
王秀平
梁道君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Normal University
Original Assignee
Shandong Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Normal University filed Critical Shandong Normal University
Priority to CN201610847593.4A priority Critical patent/CN106328183B/zh
Publication of CN106328183A publication Critical patent/CN106328183A/zh
Application granted granted Critical
Publication of CN106328183B publication Critical patent/CN106328183B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

本发明公开了一种改进的存储器系统及方法，包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。

Description

一种改进的存储器系统及方法
技术领域
本发明涉及一种改进的存储器系统及方法。
背景技术
为接收显卡发出的VGA数字信号，存储器的读写速度必须高于VGA信号的传输速度，否则，存储器无法正确存储。假设VGA的分辨率为1024×768，场频为60Hz，那么其点时钟的频率至少为1024×768×60Hz＝47185920Hz，其读写周期约为21.2ns，当然可以使用20ns甚至更快的存储器，但是价格比较高，而常用的价格便宜的静态存储器如62256等的读写周期最快只能达到70ns，不能满足点时钟及红绿蓝数字信号的速度。
发明内容
本发明为了解决上述问题，提出了一种改进的存储器系统及方法，本发明能够利用价格便宜的静态存储器实现高速度的接收与存储数据。
为了实现上述目的，本发明采用如下技术方案：
一种改进的存储器系统，包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；
所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。
优选的，所述二进制计数器的CLR端还连接有D触发器的CLK端，D触发器的输出端连接各个存储器模块的读/写控制端。
优选的，所述数据锁存器上设有保存时间周期，且该保存时间周期与存储器模块的写入时间相配合。
优选的，存储器模块的数目为m个，m＞1，且m为整数，且m的数目满足：第一个存储器模块与第m个存储器模块数据的时间间隔大于所述存储器模块的写周期。
优选的，当场同步信号有效时，D触发器的输出结果翻转一次，改变所述存储器模块的读写状态。
优选的，所述点时钟信号经过一个周期，二进制计数器的输出结果加1，当场同步信号有效时，二进制计数器的计数结果清零。
优选的，所述存储器系统连接有读取电路。
基于上述系统的数据存储方法，接收的第n次、第n+1次、第n+2次……第n+m-1次数据分别依次存于第一存储器模块、第二存储器模块、第三存储器模块……第m存储器模块，第n+m次数据存储至第一存储器模块，依次轮流进行数据存储并循环。
本发明的有益效果为：
使对存储器系统写入数据的速度提高到存储器芯片写入速度的4倍，用读写周期70ns静态存储器可以接收到分辨率为1024×768的VGA数字信号。
附图说明
图1为本发明的存储器系统的工作原理图；
图2为本发明的存储器系统中存储数据的位置图；
图3为本发明的实施例存储器(62256)系统的工作原理图。
具体实施方式：
下面结合附图与实施例对本发明作进一步说明。
本存储器系统的工作原理如图1所示。
为使写周期为70ns的存储器来接收周期为21.2ns的数字信号，本发明采用4块存储器，即MEM1、MEM2、MEM3、MEM4。接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4，第n+4次数据存于MEM1，等等依次存储。第n次数据和第n+4次数据的时间相隔为84.8ns，大于存储器的写周期70ns，这样在速度上保证了存储器能正确地接收并存储数据。
存储器系统从显卡数字接口12接收的信号有数据信号、点时钟信号、场同步信号。数据信号通过数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8分别给到MEM1、MEM2、MEM3、MEM4的数据线上，每次数据到来时间周期约为21.2ns，其在数据锁存器上可保存84.8ns的时间周期，使存储器有足够的写入时间。点时钟信号连接二进制计数器10的计数时钟信号CLK，点时钟信号历经1个周期，二进制计数器10的输出数据加1。场同步信号连接二进制计数器10的清零端CLR，场同步信号有效时，二进制计数器10的输出清零。场同步信号还连接D触发器11的时钟CLK，场同步信号有效1次，D触发器11的输出Q翻转1次，其输出Q连接存储器MEM1、MEM2、MEM3、MEM4的读写信号R/W，其翻转就是改变存储器系统的读写状态。
二进制计数器10的输出为存储器系统提供总线地址，为ABn-1、ABn-2、...、AB1、AB0，其中ABn-1、ABn-2、...、AB2，连接存储器MEM1、MEM2、MEM3、MEM4的地址线An-3、An-4、...、A1、A0。其中AB1、AB0连接译码器9的输入端，译码器9的输出端用于选择数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8的选通信号，这样的地址选择保证了接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4中，如图2所示。
现结合附图3具体说明实施方式，如下：
为使写周期为70ns的存储器62256来接收周期为21.2ns的数字信号，本发明采用4块62256为存储器，即MEM1、MEM2、MEM3、MEM4。接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4，第n+4次数据存于MEM1，等等依次存储。第n次数据和第n+4次数据的时间相隔为84.8ns，大于存储器的写周期70ns，这样在速度上保证了存储器能正确地接收并存储数据。
存储器系统从显卡数字接口12接收的信号有数据信号、点时钟信号、场同步信号。数据信号通过数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8分别给到MEM1、MEM2、MEM3、MEM4的数据线上，每次数据到来时间周期约为21.2ns，其在数据锁存器上可保存84.8ns的时间周期，使存储器有足够的写入时间。点时钟信号连接二进制计数器10的计数时钟信号CLK，点时钟信号历经1个周期，二进制计数器10的输出数据加1。场同步信号连接二进制计数器10的清零端CLR，场同步信号有效时，二进制计数器10的输出清零。场同步信号还连接D触发器11的时钟CLK，场同步信号有效1次，D触发器11的输出Q翻转1次，其输出Q连接存储器MEM1、MEM2、MEM3、MEM4的读写信号R/W，其翻转就是改变存储器系统的读写状态。
二进制计数器10的输出为存储器系统提供总线地址，为AB16、AB15、...、AB1、AB0，其中AB16、AB15、...、AB2，连接存储器MEM1、MEM2、MEM3、MEM4的地址线A14、A13、...、A1、A0。其中AB1、AB0连接译码器9的输入端，译码器9的输出端用于选择数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8的选通信号，这样的地址选择保证了接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4中，如图2所示。
本发明给出的是存储器系统的写入的电路及方法，不涉及存储器系统读取电路。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (6)

1.一种改进的存储器系统，其特征是：包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；
所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接端口连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储；
存储器模块的数目为m个，m＞1，且m为整数，且m的数目满足：第一个存储器模块与第m个存储器模块数据的传输开始时间之间的时间间隔大于所述存储器模块的写周期；
接收的第n次、第n+1次、第n+2次……第n+m-1次数据分别依次存于第一存储器模块、第二存储器模块、第三存储器模块……第m存储器模块，第n+m次数据存储至第一存储器模块，依次轮流进行数据存储并循环。
2.如权利要求1所述的一种改进的存储器系统，其特征是：所述二进制计数器的CLR端还连接有D触发器的CLK端，D触发器的输出端连接各个存储器模块的读/写控制端。
3.如权利要求1所述的一种改进的存储器系统，其特征是：所述数据锁存器上设有保存时间周期，且该保存时间周期与存储器模块的写入时间相配合。
4.如权利要求1所述的一种改进的存储器系统，其特征是：当场同步信号有效时，D触发器的输出结果翻转一次，改变所述存储器模块的读写状态。
5.如权利要求1所述的一种改进的存储器系统，其特征是：所述点时钟信号经过一个周期，二进制计数器的输出结果加1，当场同步信号有效时，二进制计数器的计数结果清零。
6.如权利要求1所述的一种改进的存储器系统，其特征是：所述存储器系统连接有读取电路。
CN201610847593.4A 2016-09-23 2016-09-23 一种改进的存储器系统及方法 Expired - Fee Related CN106328183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610847593.4A CN106328183B (zh) 2016-09-23 2016-09-23 一种改进的存储器系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610847593.4A CN106328183B (zh) 2016-09-23 2016-09-23 一种改进的存储器系统及方法

Publications (2)

Publication Number Publication Date
CN106328183A CN106328183A (zh) 2017-01-11
CN106328183B true CN106328183B (zh) 2018-08-31

Family

ID=57820711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610847593.4A Expired - Fee Related CN106328183B (zh) 2016-09-23 2016-09-23 一种改进的存储器系统及方法

Country Status (1)

Country Link
CN (1) CN106328183B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933016A (zh) * 2005-09-16 2007-03-21 尔必达存储器股份有限公司 半导体存储装置
CN104615570A (zh) * 2015-01-23 2015-05-13 北京奥普维尔科技有限公司 基于主机与dsp的双向数据交换系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337826B1 (en) * 1999-03-17 2002-01-08 Kabushiki Kaisha Toshiba Clock synchronization semiconductor memory device sequentially outputting data bit by bit
US6826663B2 (en) * 2003-01-13 2004-11-30 Rambus Inc. Coded write masking
KR100666169B1 (ko) * 2004-12-17 2007-01-09 삼성전자주식회사 플래쉬 메모리 데이터 저장장치
US8626997B2 (en) * 2009-07-16 2014-01-07 Micron Technology, Inc. Phase change memory in a dual inline memory module
CN102610269B (zh) * 2012-01-17 2014-04-09 中国科学院半导体研究所 一种多读单写片内存储器
TWI616756B (zh) * 2013-07-30 2018-03-01 National Taiwan University Of Science And Technology 具非揮發性記憶體之串並列傳輸介面電路
CN103824591B (zh) * 2014-03-21 2016-08-24 中国科学院上海微系统与信息技术研究所 相变存储器系统
CN206058906U (zh) * 2016-09-23 2017-03-29 山东师范大学 一种改进的存储器系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933016A (zh) * 2005-09-16 2007-03-21 尔必达存储器股份有限公司 半导体存储装置
CN104615570A (zh) * 2015-01-23 2015-05-13 北京奥普维尔科技有限公司 基于主机与dsp的双向数据交换系统及方法

Also Published As

Publication number Publication date
CN106328183A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN101681249B (zh) 先进先出缓冲器
CN109687848B (zh) 一种逻辑功能可配置的可逆触发器及其配置方法
EP0016827A1 (en) HIGH DENSITY STORAGE SYSTEM.
CN108447436A (zh) 栅极驱动电路及其驱动方法、显示装置
CN101236774B (zh) 单端口存储器实现多端口存储功能的装置和方法
CN105680871B (zh) 用于数据串行传输的并串、串并转换装置
CN101226767B (zh) 双端口ram的读写控制电路、方法及装置
CN108027788A (zh) 在存储器控制器数字核与i/o之间具有低延迟和高密度布线的集成电路
CN100576140C (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
JP4456687B2 (ja) ランダムアクセスメモリ並びに、同メモリへの書込み及び同メモリからの読出し方法
CN104282325A (zh) 具有读取定时信息的多数据速率存储器
CN205881419U (zh) 一种led显示屏的驱动芯片和led显示装置
CN102523439B (zh) 视频帧率提升系统及帧率提升方法
CN104123905A (zh) 移位寄存器以及栅极驱动电路
CN106328183B (zh) 一种改进的存储器系统及方法
CN206058906U (zh) 一种改进的存储器系统
CN103794244B (zh) 一种基于spi接口的相变存储器读出电路及方法
CN104459259B (zh) 一种用于示波器的改进型波形内插系统
CN104350482B (zh) 用于在数据突发之间填充比特的方法和装置
US7890736B2 (en) Control device with flag registers for synchronization of communications between cores
CN114257248B (zh) 一种低翻转率的移位寄存器型串并转换电路
RU170412U1 (ru) Генератор случайного полумарковского процесса с симметричными законами распределения
KR101404844B1 (ko) 듀얼 포트 메모리 및 그 방법
CN108053856B (zh) 读写sram的电路及sram数据访问方法
CN104733049A (zh) 使用ram单元实现的移位寄存器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180831