CN102523439B - 视频帧率提升系统及帧率提升方法 - Google Patents

视频帧率提升系统及帧率提升方法 Download PDF

Info

Publication number
CN102523439B
CN102523439B CN201110402035.4A CN201110402035A CN102523439B CN 102523439 B CN102523439 B CN 102523439B CN 201110402035 A CN201110402035 A CN 201110402035A CN 102523439 B CN102523439 B CN 102523439B
Authority
CN
China
Prior art keywords
video data
data
video
buffer area
frame rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110402035.4A
Other languages
English (en)
Other versions
CN102523439A (zh
Inventor
戴林
张立嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANDI WEIYE THINGS TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANDI WEIYE THINGS TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANDI WEIYE THINGS TECHNOLOGY CO LTD filed Critical TIANJIN TIANDI WEIYE THINGS TECHNOLOGY CO LTD
Priority to CN201110402035.4A priority Critical patent/CN102523439B/zh
Publication of CN102523439A publication Critical patent/CN102523439A/zh
Application granted granted Critical
Publication of CN102523439B publication Critical patent/CN102523439B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

一种视频帧率提升系统及帧率提升方法，其中的视频数据输入控制模块、视频数据缓存模块和视频数据输出控制模块依次连接构成数据通路，视频数据缓存模块中设置多个缓存区，每个缓存区存储一帧数据，缓存区的个数为视频数据的输出时钟和视频数据的输入时钟之间的比值取整数部分后加一，上述比值能够取任意数字而不局限在整数范围内，从而扩大了视频帧率提升的实现范围。另外由于缓存区的个数大于等于输出时钟和视频数据的输入时钟之间的比值，所以不论比值如何选取缓存区的个数都能够满足使用要求，消除了视频图像传输的延迟。

Description

视频帧率提升系统及帧率提升方法
技术领域
本发明涉及视频监控的技术领域，具体说是一种在视频数据缓存模块中设置多个缓存区，扩大了帧率提升适用范围的视频帧率提升系统及帧率提升方法。
背景技术
图1是现有技术中的双缓存视频帧率提升系统的结构示意图。
在现有技术中，视频数据的帧率提升目前多基于双缓存来实现，双缓存视频帧率提升系统的结构如附图1所示。其原理是，视频数据缓存模块由两个缓存区Buffer1和Buffer2组成，每个Buffer可以分别缓存一帧数据，视频数据输出时钟clk_o必须是视频数据输入时钟clk_i的整数倍N，当输入数据写满一个缓存区时，另一个缓存区中的数据必定恰好被读出了N次，交换读出数据和写入数据的缓存区Buffer，继续进行读写操作，循环这样操作，即实现N倍的帧率提升。
但是现有双缓存视频帧率提升系统，具有以下缺点：1、适用范围较窄，数据输出时钟频率必须是数据输入时钟频率的整数倍，限制了其适用的范围；2、倍数N较大时，视频图像存在严重的迟滞现象。
发明内容
本发明要解决的技术问题是提供一种在视频数据缓存模块中设置多个缓存区，扩大了帧率提升适用范围的视频帧率提升系统及帧率提升方法。
本发明为解决公知技术中存在的技术问题所采取的技术方案是:
本发明的视频帧率提升系统，包括：视频数据输入控制模块，控制视频数据的写入；视频数据缓存模块，缓存视频数据；视频数据输出控制模块，控制视频数据从视频数据缓存模块读出；视频数据输入控制模块、视频数据缓存模块和视频数据输出控制模块依次连接构成数据通路，视频数据缓存模块中设置多个缓存区，每个缓存区存储一帧数据，缓存区的个数为视频数据的输出时钟和视频数据的输入时钟之间的比值取整数部分后加一。
本发明的视频帧率提升方法，在视频数据缓存模块中设置多个缓存区Buffer1、Buffer2…Buffer M，每个缓存区存储一帧数据，缓存区的个数M为视频数据的输出时钟和视频数据的输入时钟之间的比值N取整数部分后加一；在视频数据缓存模块进行输入视频数据操作时，写满一个缓存区后，就依次将数据写入下一个缓存区，从而将数据依次写入Buffer1至BufferM，当写满BufferM后，再重新写入Buffer1，如此循环操作；在视频数据缓存模块进行输出视频数据操作时，读出一个缓存区内的数据后，就依次读出下一个缓存区内的数据，进而依次读出Buffer1至BufferM内的数据，当读出BufferM内的数据后，再返回读出Buffer1内的数据，如此循环操作；如当前操作的缓冲区内数据读出完成时，即将要操作的缓冲区正在被写入操作使用，就把当前操作的缓冲区内的数据再读取一次，即实现非整数倍的视频帧率提升。
本发明具有的优点和积极效果是:
本发明的视频帧率提升系统及帧率提升方法中，视频数据缓存模块中设置多个缓存区，缓存区个数为变量，缓存区的个数为视频数据的输出时钟和视频数据的输入时钟之间的比值取整数部分后加一，上述比值能够取任意数字而不局限在整数范围内，从而扩大了视频帧率提升的实现范围。另外由于缓存区的个数大于等于输出时钟和视频数据的输入时钟之间的比值，所以不论比值如何选取缓存区的个数都能够满足使用要求，消除了视频图像传输的延迟。
附图说明
图1是现有技术中的双缓存视频帧率提升系统的结构示意图；
图2是本发明的视频帧率提升系统的结构示意图。
具体实施方式
以下参照附图及实施例对本发明进行详细的说明。
图2是本发明的视频帧率提升系统的结构示意图。
如图2所示，本发明的视频帧率提升系统，包括：视频数据输入控制模块，控制视频数据的写入；视频数据缓存模块，缓存视频数据；视频数据输出控制模块，控制视频数据从视频数据缓存模块读出；视频数据输入控制模块、视频数据缓存模块和视频数据输出控制模块依次连接构成数据通路，视频数据缓存模块中设置多个缓存区，每个缓存区存储一帧数据，缓存区的个数为视频数据的输出时钟clk_o和视频数据的输入时钟clk_i之间的比值取整数部分后加一。
本发明的视频帧率提升方法，在视频数据缓存模块中设置多个缓存区Buffer1、Buffer2…Buffer M，每个缓存区存储一帧数据，缓存区的个数M为视频数据的输出时钟clk_o和视频数据的输入时钟clk_i之间的比值N取整数部分后加一，即M=N取整数+1；在视频数据缓存模块进行输入视频数据操作时，写满一个缓存区后，就依次将数据写入下一个缓存区，从而将数据依次写入Buffer1至BufferM，当写满BufferM后，再重新写入Buffer1，如此循环操作；在视频数据缓存模块进行输出视频数据操作时，读出一个缓存区内的数据后，就依次读出下一个缓存区内的数据，进而依次读出Buffer1至BufferM内的数据，当读出BufferM内的数据后，再返回读出Buffer1内的数据，如此循环操作；如当前操作的缓冲区内数据读出完成时，即将要操作的缓冲区正在被写入操作使用，就把当前操作的缓冲区内的数据再读取一次，即实现非整数倍的视频帧率提升。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例公开如上，然而，并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当然会利用揭示的技术内容作出些许更动或修饰，成为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均属于本发明技术方案的范围内。

Claims (2)

1.一种视频帧率提升系统，包括：视频数据输入控制模块，控制视频数据的写入；视频数据缓存模块，缓存视频数据；视频数据输出控制模块，控制视频数据从视频数据缓存模块读出；视频数据输入控制模块、视频数据缓存模块和视频数据输出控制模块依次连接构成数据通路，其特征在于：视频数据缓存模块中设置多个缓存区，每个缓存区存储一帧数据，缓存区的个数为视频数据的输出时钟和视频数据的输入时钟之间的比值取整数部分后加一。
2.一种基于权利要求1所述的视频帧率提升系统的帧率提升方法，在视频数据缓存模块中设置多个缓存区Buffer1、Buffer2至Buffer M，每个缓存区存储一帧数据，缓存区的个数M为视频数据的输出时钟和视频数据的输入时钟之间的比值N取整数部分后加一；在视频数据缓存模块进行输入视频数据操作时，写满一个缓存区后，就依次将数据写入下一个缓存区，从而将数据依次写入Buffer1至BufferM，当写满BufferM后，再重新写入Buffer1，如此循环操作；在视频数据缓存模块进行输出视频数据操作时，读出一个缓存区内的数据后，就依次读出下一个缓存区内的数据，进而依次读出Buffer1至BufferM内的数据，当读出BufferM内的数据后，再返回读出Buffer1内的数据，如此循环操作；如当前操作的缓冲区内数据读出完成时，即将要操作的缓冲区正在被写入操作使用，就把当前操作的缓冲区内的数据再读取一次，即实现非整数倍的视频帧率提升。
CN201110402035.4A 2011-12-07 2011-12-07 视频帧率提升系统及帧率提升方法 Expired - Fee Related CN102523439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110402035.4A CN102523439B (zh) 2011-12-07 2011-12-07 视频帧率提升系统及帧率提升方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110402035.4A CN102523439B (zh) 2011-12-07 2011-12-07 视频帧率提升系统及帧率提升方法

Publications (2)

Publication Number Publication Date
CN102523439A CN102523439A (zh) 2012-06-27
CN102523439B true CN102523439B (zh) 2014-04-16

Family

ID=46294220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402035.4A Expired - Fee Related CN102523439B (zh) 2011-12-07 2011-12-07 视频帧率提升系统及帧率提升方法

Country Status (1)

Country Link
CN (1) CN102523439B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103763635B (zh) * 2013-05-02 2018-07-27 乐视网信息技术（北京）股份有限公司 一种视频缓冲的控制方法和系统
CN103414877A (zh) * 2013-08-01 2013-11-27 天津天地伟业数码科技有限公司 基于高速存储器动态突发长度的图像倍帧处理方法
CN105282609A (zh) * 2015-01-13 2016-01-27 合肥宏晶微电子科技股份有限公司 低内存视频帧率调节方法
CN105553878A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种基于fc-av协议的提高ddr2带宽利用率的接收视频数据存储方法
CN105828106B (zh) * 2016-04-15 2019-01-04 山东大学苏州研究院 一种基于运动信息的非整数倍帧率提升方法
CN112689111B (zh) * 2020-12-21 2023-04-07 峰米(北京)科技有限公司 一种视频处理方法、装置、终端和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724029B2 (ja) * 1990-06-13 1998-03-09 松下電器産業株式会社 画像送信装置および画像受信装置ならびにこれらを用いた画像伝送装置
US6131151A (en) * 1997-11-12 2000-10-10 Lsi Logic Corporation Processing high-speed digital datastreams with reduced memory
CN1905663A (zh) * 2006-07-31 2007-01-31 华为技术有限公司 一种帧频变换的方法及装置
CN101026752A (zh) * 2007-03-15 2007-08-29 杭州华为三康技术有限公司 处理帧传输速率的方法及装置、计算机软件产品
CN101303845A (zh) * 2007-05-10 2008-11-12 智多微电子（上海）有限公司 一种控制图像数据写入缓冲单元及读取的控制装置和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724029B2 (ja) * 1990-06-13 1998-03-09 松下電器産業株式会社 画像送信装置および画像受信装置ならびにこれらを用いた画像伝送装置
US6131151A (en) * 1997-11-12 2000-10-10 Lsi Logic Corporation Processing high-speed digital datastreams with reduced memory
CN1905663A (zh) * 2006-07-31 2007-01-31 华为技术有限公司 一种帧频变换的方法及装置
CN101026752A (zh) * 2007-03-15 2007-08-29 杭州华为三康技术有限公司 处理帧传输速率的方法及装置、计算机软件产品
CN101303845A (zh) * 2007-05-10 2008-11-12 智多微电子（上海）有限公司 一种控制图像数据写入缓冲单元及读取的控制装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP第2724029号B2 1997.11.28

Also Published As

Publication number Publication date
CN102523439A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102523439B (zh) 视频帧率提升系统及帧率提升方法
CN103279309B (zh) 基于fpga的ddr控制装置及方法
JP5351145B2 (ja) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
CN104407809A (zh) 多通道fifo缓冲器及其控制方法
CN103237157B (zh) 一种实时高清视频图像转置器
CN1892528A (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
CN101212680A (zh) 图像数据的存储器存取方法及系统
CN101825997A (zh) 一种异步先入先出存储器
US7363552B2 (en) Method and apparatus for convolutional interleaving/de-interleaving technique
CN103794244B (zh) 一种基于spi接口的相变存储器读出电路及方法
CN105577985A (zh) 一种数字图像处理系统
US7443762B2 (en) Synchronization circuit for a write operation on a semiconductor memory
CN104409098A (zh) 容量翻倍的芯片内部表项及其实现方法
CN104021766A (zh) 媒体内容自适应显示方法和led显示控制器
CN101930713A (zh) 显示装置的存储器架构及其读取方法
CN101996142B (zh) 一种访问存储器的方法及装置
KR101404844B1 (ko) 듀얼 포트 메모리 및 그 방법
CN104156331A (zh) 一种基于fpga双口ram实现的高速数据速率匹配方法
CN102651120B (zh) 用于影像处理的存储器存取方法及影像处理装置
CN115145842A (zh) 数据缓存处理器及方法
JP2015053095A (ja) メモリ、メモリシステムおよびメモリの制御方法
CN112328522A (zh) 数据处理方法和装置
CN102684651A (zh) 用于数字电路的信号延迟方法、装置及数字电路系统
CN116150046B (zh) 一种高速缓存电路
KR20120126031A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140416

Termination date: 20171207