CN102651120B - 用于影像处理的存储器存取方法及影像处理装置 - Google Patents
用于影像处理的存储器存取方法及影像处理装置 Download PDFInfo
- Publication number
- CN102651120B CN102651120B CN201110096285.XA CN201110096285A CN102651120B CN 102651120 B CN102651120 B CN 102651120B CN 201110096285 A CN201110096285 A CN 201110096285A CN 102651120 B CN102651120 B CN 102651120B
- Authority
- CN
- China
- Prior art keywords
- data
- storage
- those
- block
- storage sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000003860 storage Methods 0.000 claims abstract description 134
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000006073 displacement reaction Methods 0.000 claims description 29
- 230000014759 maintenance of location Effects 0.000 claims description 16
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 39
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 39
- 238000010586 diagram Methods 0.000 description 14
- 102100034033 Alpha-adducin Human genes 0.000 description 13
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 13
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 13
- 102100024348 Beta-adducin Human genes 0.000 description 4
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 4
- 101100520663 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADD66 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 102100034004 Gamma-adducin Human genes 0.000 description 1
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明提供一种用于影像处理的存储器存取方法及影像处理装置。用于影像处理的存储器存取方法包括：由主存储器读取具有多个显示列的影像资料。区分多个内部存储器为依储存顺序排列的多个存储区块。再将第i个显示列中的多个第一像素资料依据储存顺序写入存储区块中，接着并依据储存顺序依序写入N个无效资料至存储区块中以作为隔离区块。在隔离区块后依据储存顺序写入M个无效资料以作为第一位移区块。并在第一位移区块后依据储存顺序写入第i+1个显示列中的多个第二像素资料，接着并依据储存顺序写入0个无效资料以作为第二位移区块。
Description
技术领域
本发明涉及一种影像处理装置及其影像处理方法，尤其涉及进行内插计算的一种用于影像处理的存储器存取方法及影像处理装置。
背景技术
在现有技术的影像处理技术中，要针对影像资料进行内插计算的动作时，主要通过几个步骤来完成。首先，将影像资料依据事先定义好的几何坐标，来转换成影像资料储存在主要存储器中各像素资料所对应的位址。接着，再将主存储器中的影像资料读出，并转存到内部存储器中。在要进行内插计算的同时，计算出目前的内插计算所需要的影像资料所储存在内部存储器的位址，并依据这些位址把内插计算所需要的影像资料读出来。
以下请参照图1，图1所示为现有技术的内部存储器所储存的影像资料的示意图。内部存储器具有多个存储区块101～104，并用以连续储存多个像素资料P0_0～P1_7。其中，举例来说，P0_0代表为影像资料中的第一行第一列的像素资料，P1_0代表为影像资料中的第一行第二列的像素资料(其余依此类推)。当要进行内插计算所需要的像素资料为像素资料P0_1、P0_2、P1_1以及P1_2时，由于画素资料P0_1及P0_2储存在内部存储器的位址ADD1中，而像素资料P1_1及P1_2则储存在内部存储器的位址ADD2中，因此，要读取像素资料P0_1、P0_2、P1_1以及P1_2至少必需要对内部存储器进行两次的读取动作。若是进行内插计算所需要的像素资料为像素资料P0_3、P0_4、P1_3及P1_4时，则更需要针对内部存储器的位址ADD1、ADD2、ADD3及ADD4进行四次的读取动作，严重降低影像处理的效率。
发明内容
本发明分别提供多种用于影像处理的存储器存取方法，在进行影像资料的内插计算时，有效减低内部存储器所需的读取频宽。
本发明分别提供多种影像处理装置，在进行影像资料的内插计算时，有效减低内部存储器所需的读取频宽。
本发明提供一种用于影像处理的存储器存取方法，包括：由主存储器读取影像资料，其中的影像资料具有多个显示列。并且，区分多个内部存储器为依照储存顺序排列的多个存储区块。再将第i个显示列中的多个第一像素资料依据储存顺序写入存储区块中，接着并依据储存顺序依序写入N个无效资料至存储区块中以作为隔离区块。在隔离区块后依据储存顺序写入M个无效资料以作为第一位移区块。以及在第一位移区块后依据储存顺序写入第i＋1个显示列中的多个第二像素资料，接着并依据储存顺序写入O个无效资料以作为第二位移区块。
本发明另提供一种用于影像处理的存储器存取方法，包括：由主存储器读取影像资料，其中的影像资料具有多个显示列。并区分多个内部存储器为依储存顺序排列的多个存储区块。再将第i及第i+1个显示列中的多个第一及第二像素资料依据储存顺序写入存储区块中，并在i及第i+1个显示列的第一及第二像素资料中间插入N个无效资料，并在第二像素资料后依据储存顺序写入N个无效资料以作为隔离区块。接着，依据储存顺序写入第i＋3及第i+4个显示列中的多个第三及第四像素资料，其中，在隔离区块与第三像素资料间插入M个无效资料，并且在第三及第四像素资料间插入M+O个无效资料以作为位移区块，再在位移区块后依据该储存顺序写入O个无效资料。
本发明还提供一种影像处理装置，包括汇流排仲裁器、多数个内部存储器、主存储器控制器以及控制器。内部存储器耦接至汇流排仲裁器。主存储器控制器耦接在汇流排仲裁器与主存储器间。控制器耦接汇流排仲裁器，通过汇流排仲裁器来由主存储器读取具有多数个显示列的影像资料，其中该影像资料具有多数个显示列。控制器区分内部存储器为依储存顺序排列的多个存储区块。控制器并将第i个显示列中的多个第一像素资料依据储存顺序写入存储区块中，接着并依据储存顺序依序写入N个无效资料至存储区块中以作为隔离区块。控制器且在隔离区块后依据储存顺序写入M个无效资料以作为第一位移区块，接着在第一位移区块后依据储存顺序写入第i＋1个显示列中的多个第二像素资料，并依据储存顺序写入O个无效资料以作为第二位移区块。
本发明还提供另一种影像处理装置，包括汇流排仲裁器、多个内部存储器、主存储器以及控制器。内部存储器，耦接至汇流排仲裁器。主存储器控制器耦接在汇流排仲裁器与主存储器间。控制器耦接汇流排仲裁器，通过汇流排仲裁器来由主存储器读取影像资料，其中，影像资料具有多个显示列。控制器区分内部存储器为依储存顺序排列的多个存储区块。控制器将第i及第i+1个显示列中的多数个第一及第二像素资料依据储存顺序写入存储区块中，并在i及第i+1个显示列的第一及第二像素资料中间插入N个无效资料，且在第二像素资料后依据该储存顺序写入N个无效资料以作为隔离区块。控制器还依据储存顺序写入第i＋3及第i+4个显示列中的多个第三及第四像素资料，其中，在隔离区块与第三像素资料间插入M个无效资料，并在第三及第四像素资料间插入M+O个无效资料以作为位移区块。控制器再在位移区块后依据储存顺序写入O个无效资料。
基于上述，本发明利用把由主存储器所读出的影像资料，并将影像资料中的不同显示列的像素资料分别写入区分为多个列存储区块的多个内部存储器中。使影像资料中的针对各特定像素资料进行内插计算时所需要的邻近像素资料可以被分存在不同的内部存储器中。也就是说，当要对特定像素资料进行内插计算时，可以针对不同的内部存储器同时进行读取的动作，以获得足够的邻近像素资料以进行内插计算。有效节省内部存储器的频宽需求，并加速内插计算的进行。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1所示为现有技术的内部存储器所储存的影像资料的示意图。
图2所示为本发明一实施例的存储器存取方法的流程图。
图3所示为本发明实施例的内部存储器的像素资料储存示意图。
图4所示为本发明另一实施例的存储器存取方法的流程图。
图5A所示为本发明实施例的内部存储器的像素资料储存示意图。
图5B所示为影像资料以贝尔图(Bayer Pattern)方式排列的示意图。
图6所示为本发明一实施例的影像处理装置的示意图。
附图标记：
101～114、BANK1～BANK4-
ADD1～ADD260-位址； X-无效资料；
存储区块；
S210～S250、S410～S440- 320、330、520、530-
310、340、510-隔离区块；
步骤； 位移区块；
631～635-内部存储
600-影像处理装置； 620-汇流排仲裁器；
器；
640-主存储器控制器； 610-控制器； 690-主存储器。
具体实施方式
首先请参照图2，图2所示为本发明一实施例的存储器存取方法的流程图。本实施例的存储器存取方法适用于影像处理，具体一点来说，本实施例的存储器存取方法为在当影像处理动作需进行内插计算时来对应实施。
首先，由主存储器(未示出)读取影像资料，其中，所读取出的影像资料具有多个显示列(步骤S210)。接着，将多个内部存储器(未示出)依照一个预先设定的储存顺序排列来区分为多个存储区块(步骤S220)。在此请同时参照图2及图3，其中图3所示为本发明实施例的内部存储器的像素资料储存示意图。在图3中，4个或4个以上的内部存储器被区分为4个存储区块BANK1～BANK4。而其中的存储区块BANK1的被储存优先度最高，存储区块BANK2的被储存优先度仅次于存储区块BANK1的被储存优先度，存储区块BANK3的被储存优先度则次于存储区块BANK2的被储存优先度，存储区块BANK4的被储存优先度则最低。
在完成了存储区块BANK1～BANK4的分配后，将由主存储器所读取出的影像资料中的一显示列(例如是第一个显示列)的像素资料P0_0～P0_255依照存储区块BANK1～BANK4的储存顺序依序存入存储区块BANK1～BANK4中的不同的位址中，接着，并且依据储存顺序针对存储区块BANK1～BANK4写入N个无效资料X(本实施例的N等于4)以作为隔离区块310(步骤S230)。更具体一点来说明，也就是像素资料P0_0被存入存储区块BANK1的位址ADD1中，像素资料P0_1则被存入存储区块BANK2的位址ADD1中，接着则依序将像素资料P0_2及P0_3分别存入存储区块BANK3及BANK4的位址ADD1中。接下来，则针对存储区块BANK1～BANK4的位址ADD2分别存入P0_4～P0_7(其余依此类推)。
此外，在当所有的同一列的像素资料P0_0～P0_255都被分别写入存储区块BANK1～BANK4的位址ADD1～ADD64后，还针对存储区块BANK1～BANK4的位址ADD65分别写入无效资料X，并使存储区块BANK1～BANK4的位址ADD65形成隔离区块310。
紧接着在隔离区块310的后面，则同样依据储存顺序来写入M个(本实施例的M等于2)无效资料X以形成位移区块320(步骤S240)。也就是在存储区块BANK1及BANK2的位址ADD66写入无效资料X并使存储区块BANK1及BANK2的位址ADD66形成位移区块320。
接着，则紧接在位移区块320后，同样依据储存顺序来写入下一个显示列(本实施例为影像资料的第二个显示列)的像素资料P1_0～P1_255。其中，像素资料P1_0及P1_1分别被写至存储区块BANK3及BANK4的位址ADD67中。而依此类推，其余的，像素资料P1_2～P1_255分别被写至存储区块BANK1～BANK4的位址ADD67～ADD130。并且，紧接着在像素资料P1_255后，还针对存储区块BANK3及BANK4的位址ADD130写入O个(本实施例的O等于2)的无效资料X并使存储区块BANK3及BANK4的位址ADD130形成另一个位移区块330(步骤S250)。
在本实施例中所提及的M、N及O皆为正整数，且N等于M与O的和。
而关于像素资料P2_0～P2_255，由于是属于影像资料的第三个显示列，与第一个显示列的像素资料P0_0～P0_255同样为奇数的显示列的像素资料，因此，依据步骤S230的方法依序分别写入存储区块BANK1～BANK4的位址ADD131～ADD194即可。而BANK1～BANK4的位址ADD195则分别写入无效资料X并形成另一个隔离区块340。
若影像资料上有其它的显示列，则仅需分别依据本实施例中的步骤S230、S240以及S250来执行，使影像资料所有的像素资料都被写入内部存储器中，或是内部存储器被写满为止。
在此请特别注意，在完成了上述的本实施例的内部存储器的写入动作后，当要进行如图1所示的现有技术中所述的内插计算以产生特定像素资料，且所需要的特定像素资料的邻近像素资料为像素资料P0_1、P0_2、P1_1以及P1_2时，由于本实施例中的像素资料P0_1、P0_2、P1_1以及P1_2分别被储存在存储区块BANK2的位址ADD1、存储区块BANK3的位址ADD1、存储区块BANK4的位址ADD66以及存储区块BANK1的位址ADD67，因此，可以同时针对由不同内部存储器所规划的不同的存储区块BANK1～BANK4来同时读取像素资料P1_2、P0_1、P0_2及P1_1。
另外，若是进行内插计算时，所需要邻近像素资料为像素资料P0_3、P0_4、P1_3及P1_4时，由于本实施例中的像素资料P0_3、P0_4、P1_3及P1_4被分存在存储区块BANK4的位址ADD1、存储区块BANK1的位址ADD2、存储区块BANK2的位址ADD67以及存储区块BANK3的位址ADD67中。因此，可以针对存储区块BANK1～BANK4同时进行读取，并获得像素资料P0_4、P1_3、P1_4及P0_3。
由上述的实施例的说明不难得知，本实施例所提出的存储器存取方法，可以有效的将进行内插计算所需的邻近像素资料被分存在不同的存储区块中，而由于不同的存储区块为由不同的内部存储器所建构。因此，邻近像素资料可以同时且快速的被读出，增进影像处理的效率。
附带一提的，本实施例所可以应用的内插计算，除了所谓的双线性内插计算(Bi-linear interpolation)外，也可以是其它的需要邻近像素资料的内插计算方式。并且，本实施例的影像资料是为单色的影像资料。
以下请参照图4，图4所示为本发明另一实施例的存储器存取方法的流程图。首先，由主存储器(未示出)读取影像资料，其中，所读取出的影像资料具有多个显示列(步骤S410)。将多个内部存储器(未示出)依照一个预先设定的储存顺序排列来区分为多个存储区块(步骤S420)。以下请同时参照图4以及图5A，其中图5A所示为本发明实施例的内部存储器的像素资料储存示意图。在图5A中，4个或4个以上的内部存储器被区分为4个存储区块BANK1～BANK4。而存储区块BANK1～BANK4的储存顺序依序为存储区块BANK1、存储区块BANK2、存储区块BANK3、存储区块BANK4。
接下来，将影像资料中连续的两个显示列(例如影像资料的第一显示列与第二显示列)的像素资料P0_0～P0_255及P1_0～P1_255依据存储区块BANK1～BANK4的储存顺序写入存储区块中BANK1～BANK4。并且，在第一及第二个显示列的像素资料P0_0～P0_255及P1_0～P1_255中间插入N个(在本实施例中，N等于4)无效资料X，另外，也在第二个显示列的像素资料P1_0～P1_255后依据储存顺序写入N个无效资料X以作为隔离区块510(步骤S430)。
具体一点来说明，在图5A中，影像资料的第一显示列的像素资料P0_0～P0_255分别被写入存储区块BANK1～BANK4的位址ADD1～ADD64中，而第二显示列的像素资料P1_0～P1_255则分别被写入存储区块BANK1～BANK4的位址ADD66～ADD129中。在第一显示列的像素资料P0_0～P0_255与第二显示列的像素资料P1_0～P1_255间的存储区块BANK1～BANK4的位址ADD65则分别被插入无效资料X。此外，在第二显示列的像素资料P1_0～P1_255后，也就是存储区块BANK1～BANK4的位址ADD130则被写入无效资料X并形成隔离区块510。
在完成显示资料的第一及第二显示列的像素资料P0_255及P1_255的写入动作后，则继续进行显示资料的第三及第四显示列的像素资料P2_0～P2_255及P3_0～P3_255的写入动作。在进行显示资料的第三及第四显示列的像素资料P2_0～P2_255及P3_0～P3_255的写入动作时，则同样依据储存顺序进行像素资料的写入，其中，在隔离区块510与第三像素资料P2_0间先插入M个(在本实施例中，M等于1)无效资料X，再行依序写入像素资料P2_0～P2_255。另外，在像素资料P2_255后，则先行插入M+O个(在本实施中，O等于3)无效资料X以作为位移区块520。并在位移区块520后，依据储存顺序写入像素资料P3_0～P3_255(步骤S440)。
具体一点来说明，在图5A中，影像资料的第三显示列的像素资料P2_0～P2_255分别依序由存储区块BANK2的位址ADD131写至存储区块BANK1的位址ADD195。而存储区块BANK1的位址ADD131则被写入无效资料X。并且，存储区块BANK2的位址ADD195至存储区块BANK1的位址ADD196同样被写入无效资料X并形成位移区块520。影像资料的第四显示列的像素资料P3_0～P3_255则分别被写入至存储区块BANK2的位址ADD196至存储区块BANK1的位址ADD260间。而存储区块BANK2的位址ADD260至存储区块BANK4的位址ADD260间则被写入无效资料X以形成另一个位移区块530。
在此请注意，本实施例在写入像素资料时，是以影像资料的每四个显示列为周期进行写入。也就是说，当影像资料存在第五至第八个显示列时，则可以将第五及第六个显示列的像素资料依据步骤S430依序写入存储区块BANK1～BANK4中(位址ADD260以后)。并依据步骤S440依序将第七及第八个显示列的像素资料写至存储区块BANK1～BANK4中
以下请同时参照图5B，图5B所示为影像资料以贝尔图(Bayer Pattern)方式排列的示意图。在图5B中，彩色的影像资料的每一个像素资料被区分为红色成分(R)、蓝色成分(B)以及绿色成分(Gr)及(Gb)。当影像资料以贝尔图方式排列，且要进行内插计算时，必须取用四个相同颜色的邻近像素资料来进行。以取用像素资料Gr0、Gr1、Gr6以及Gr7进行内插计算为范例，其中的像素资料Gr0、Gr1、Gr6以及Gr7对应到图5A的像素资料分别为：像素资料Gr0为像素资料P0_1、像素资料Gr1为像素资料P0_3、像素资料Gr6为像素资料P2_1而像素资料Gr7则为像素资料P2_3。再由图5A中可以清楚得知，像素资料P0_1、P0_3、P2_1及P2_3分别储存在存储区块BANK2的位址ADD1、存储区块BANK4的位址ADD1、存储区块BANK3的位址ADD131以及存储区块BANK1的位址ADD132。很明显的，像素资料Gr0、Gr1、Gr6以及Gr7被分别储存在不同的存储区块BANK2、BANK4、BANK3以及BANK1中。因此，进行内插计算所需的邻近像素资料可以同时被读取，有效增进影像处理的效率。
以下请参照图6，图6所示为本发明一实施例的影像处理装置的示意图。影像处理装置600包括汇流排仲裁器620、内部存储器631～635、主存储器控制器640以及控制器610。内部存储器631～635耦接汇流排仲裁器620，主存储器控制器640则耦接在汇流排仲裁器620与主存储器690间，用以控制对主存储器690所进行的动作。控制器610耦接至汇流排仲裁器620，并用以存取主存储器690或内部存储器631～635并针对主存储器690中的影像资料进行例如内插计算的影像处理动作。
本实施例的控制器610所进行的内插计算是依据图2及图4的动作流程来进行的，在前述的相关实施例中都有详尽的说明，此处则不多赘述。另外，本实施例的主存储器690可以为动态存储器，而内部存储器631～635则可以由静态存储器来建构。
综上所述，本发明利用多数个内部存储器来形成多数个存储区块，并利用依据存储区块来依据储存顺序储存各显示列的像素资料至存储区块中。并且，通过适度的填入无效资料至相连的各显示列的像素资料间，使在进行内插计算时所需的邻近像素资料可以被错开的分别储存在不同的存储区块中。因此，可以快速针对不同的存储区块同时读取所有需要的邻近像素资料，进以增加影像处理的效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。
Claims (11)
1.一种用于影像处理的存储器存取方法，其特征在于，包括：
由一主存储器读取一影像资料，其中该影像资料具有多数个显示列；
区分多数个内部存储器为依一储存顺序排列的多数个存储区块；
将第i个显示列中的多数个第一像素资料依据该储存顺序写入该些存储区块中，接着并依据该储存顺序依序写入N个无效资料至该些存储区块中以作为一隔离区块；
在该隔离区块后依据该储存顺序写入M个无效资料以作为一第一位移区块；以及
在该第一位移区块后依据该储存顺序写入第i＋1个显示列中的多数个第二像素资料，接着并依据该储存顺序写入O个无效资料以作为一第二位移区块，
其中i为正整数，O及M为正整数且N=M+O。
2.根据权利要求1所述的用于影像处理的存储器存取方法，其特征在于，其中该影像资料为单色影像资料。
3.根据权利要求1所述的用于影像处理的存储器存取方法，其特征在于，其中还包括：
当进行一内插计算以产生一特定像素资料时；
计算该特定像素资料的多数个邻近像素资料在各该存储区块的多数个位址；以及
依据该些位址同时对该些内部存储器进行读取，借以获得该些邻近像素资料。
4.根据权利要求3所述的用于影像处理的存储器存取方法，其特征在于，其中还包括：
依据所读取的该些邻近像素资料以进行该内插计算。
5.根据权利要求3所述的用于影像处理的存储器存取方法，其特征在于，其中该内插计算为双线性内插计算。
6.一种用于影像处理的存储器存取方法，其特征在于，包括：
由一主存储器读取一影像资料，其中该影像资料具有多数个显示列；
区分多数个内部存储器为依一储存顺序排列的多数个存储区块；
将第i及第i+1个显示列中的多数个第一及第二像素资料依据该储存顺序写入该些存储区块中，并在i及第i+1个显示列的该些第一及第二像素资料中间插入N个无效资料，并在该些第二像素资料后依据该储存顺序写入N个无效资料以作为一隔离区块；以及
依据该储存顺序写入该第i＋3及第i+4个显示列中的多数个第三及第四像素资料，其中，在该隔离区块与该些第三像素资料间插入M个无效资料，并且在该些第三及第四像素资料间插入M+O个无效资料以作为一位移区块，再在该位移区块后依据该储存顺序写入O个无效资料，
其中i为除以4余1的正整数，O及M为正整数且N=M+O。
7.根据权利要求6所述的用于影像处理的存储器存取方法，其特征在于，其中该影像资料为彩色影像资料。
8.一种影像处理装置，其特征在于，包括：
一汇流排仲裁器；
多数个内部存储器，耦接该汇流排仲裁器，
一主存储器控制器，耦接在该汇流排仲裁器与一主存储器间；以及
一控制器，耦接该汇流排仲裁器，通过该汇流排仲裁器来由该主存储器读取一影像资料，其中该影像资料具有多数个显示列，该控制器区分该些内部存储器为依一储存顺序排列的多数个存储区块，该控制器并将第i个显示列中的多数个第一像素资料依据该储存顺序写入该些存储区块中，接着并依据该储存顺序依序写入N个无效资料至该些存储区块中以作为一隔离区块，该控制器且在该隔离区块后依据该储存顺序写入M个无效资料以作为一第一位移区块，接着在该第一位移区块后依据该储存顺序写入第i＋1个显示列中的多数个第二像素资料，并依据该储存顺序写入O个无效资料以作为一第二位移区块，
其中i为正整数，O及M为正整数且N=M+O。
9.根据权利要求8所述的影像处理装置，其特征在于，其中该控制器进行一内插计算以产生一特定像素资料时，该控制器先计算该特定像素资料的多数个邻近像素资料在各该存储区块的多数个位址，再依据该些位址同时对该些内部存储器进行读取，借以获得该些邻近像素资料。
10.根据权利要求9所述的影像处理装置，其特征在于，其中该控制器还依据所读取的该些邻近像素资料以进行该内插计算。
11.一种影像处理装置，其特征在于，包括：
一汇流排仲裁器；
多数个内部存储器，耦接该汇流排仲裁器，
一主存储器控制器，耦接在该汇流排仲裁器与一主存储器间；以及
一控制器，耦接该汇流排仲裁器，通过该汇流排仲裁器来由该主存储器读取一影像资料，其中该影像资料具有多数个显示列，该控制器区分该些内部存储器为依一储存顺序排列的多数个存储区块，该控制器将第i及第i+1个显示列中的多数个第一及第二像素资料依据该储存顺序写入该些存储区块中，并在i及第i+1个显示列的该些第一及第二像素资料中间插入N个无效资料，且在该些第二像素资料后依据该储存顺序写入N个无效资料以作为一隔离区块，该控制器还依据该储存顺序写入该第i+3及第i+4个显示列中的多数个第三及第四像素资料，其中，在该隔离区块与该些第三像素资料间插入M个无效资料，并且在该些第三及第四像素资料间插入M+O个无效资料以作为一位移区块，再在该位移区块后依据该储存顺序写入O个无效资料，
其中，i为除以4余1的正整数，O及M为正整数且N=M+O。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100106507 | 2011-02-25 | ||
| TW100106507A TW201235974A (en) | 2011-02-25 | 2011-02-25 | Image processing apparatus and memory accessing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102651120A CN102651120A (zh) | 2012-08-29 |
| CN102651120B true CN102651120B (zh) | 2014-03-19 |
Family
ID=46693124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110096285.XA Expired - Fee Related CN102651120B (zh) | 2011-02-25 | 2011-04-14 | 用于影像处理的存储器存取方法及影像处理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8416252B2 (zh) |
| CN (1) | CN102651120B (zh) |
| TW (1) | TW201235974A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110087088B (zh) * | 2019-05-09 | 2020-10-16 | 集美大学 | 一种基于运动估计的数据存储方法、终端设备及存储介质 |
| JP2021047948A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 記憶装置およびメモリコントローラ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101043595A (zh) * | 2006-03-20 | 2007-09-26 | 联发科技股份有限公司 | 储存与存取影像的相关方法以及储存n位数据的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06139136A (ja) * | 1992-10-30 | 1994-05-20 | Fujitsu Ltd | 表示メモリアクセス方式 |
| CA2363182C (en) * | 2001-11-19 | 2006-06-06 | Ibm Canada Limited-Ibm Canada Limitee | Automatic program restructuring to reduce average cache miss penalty |
| US7015918B2 (en) * | 2003-06-10 | 2006-03-21 | Lsi Logic Corporation | 2-D luma and chroma DMA optimized for 4 memory banks |
| TW200926612A (en) * | 2007-12-07 | 2009-06-16 | Univ Nat Chiao Tung | Multi-mode parallelism data exchange method and its device |
| JP5169978B2 (ja) * | 2009-04-24 | 2013-03-27 | ソニー株式会社 | 画像処理装置および方法 |
| US8237831B2 (en) * | 2009-05-28 | 2012-08-07 | Omnivision Technologies, Inc. | Four-channel color filter array interpolation |
| CN101894362B (zh) * | 2010-07-05 | 2012-02-01 | 昆山龙腾光电有限公司 | 一种图像放大装置及方法 |
-
2011
- 2011-02-25 TW TW100106507A patent/TW201235974A/zh unknown
- 2011-04-14 CN CN201110096285.XA patent/CN102651120B/zh not_active Expired - Fee Related
- 2011-05-19 US US13/110,942 patent/US8416252B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101043595A (zh) * | 2006-03-20 | 2007-09-26 | 联发科技股份有限公司 | 储存与存取影像的相关方法以及储存n位数据的方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平6-139136A 1994.05.20 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120218279A1 (en) | 2012-08-30 |
| CN102651120A (zh) | 2012-08-29 |
| TW201235974A (en) | 2012-09-01 |
| US8416252B2 (en) | 2013-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102047241B (zh) | 本地与全局数据共享 | |
| CN101894362B (zh) | 一种图像放大装置及方法 | |
| CN106846255B (zh) | 图像旋转实现方法及装置 | |
| CN100570701C (zh) | 一种图像缩放装置、方法及图像显示设备 | |
| JP3278756B2 (ja) | 画像処理方法及び装置 | |
| CN1468006B (zh) | 图像处理设备和方法、图像显示设备以及移动电子装置 | |
| CN102651120B (zh) | 用于影像处理的存储器存取方法及影像处理装置 | |
| CN110060643B (zh) | 数据存储方法及数据存储系统 | |
| CN104782118A (zh) | 视频缩放装置和方法 | |
| US6424753B1 (en) | Pixel interpolation method and circuit therefor | |
| US5517609A (en) | Graphics display system using tiles of data | |
| US5270973A (en) | Video random access memory having a split register and a multiplexer | |
| US9129085B2 (en) | Memory controller and SIMD processor | |
| US9798550B2 (en) | Memory access for a vector processor | |
| CN210271794U (zh) | 测试电路及采用该测试电路的存储芯片 | |
| CN101127901A (zh) | 用于存储图像数据的存储装置和存储图像数据的方法 | |
| US20120093410A1 (en) | Image processing apparatus and method for operating image processing apparatus | |
| CN101996142B (zh) | 一种访问存储器的方法及装置 | |
| US20220121551A1 (en) | Method and device for calculating runtime of neural network on processor | |
| CN102984433A (zh) | 图像处理设备和图像处理方法 | |
| CN102306089B (zh) | 用于计算机硬件实验的远程vga显示的方法 | |
| JP5865696B2 (ja) | 画像処理装置 | |
| CN101930713A (zh) | 显示装置的存储器架构及其读取方法 | |
| CN111080508B (zh) | 一种基于dma的gpu子图像处理方法 | |
| EP0474366B1 (en) | Graphics display system including a video random access memory with a split serial register and a run counter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140319 |