CN206058906U - 一种改进的存储器系统 - Google Patents
一种改进的存储器系统 Download PDFInfo
- Publication number
- CN206058906U CN206058906U CN201621077622.5U CN201621077622U CN206058906U CN 206058906 U CN206058906 U CN 206058906U CN 201621077622 U CN201621077622 U CN 201621077622U CN 206058906 U CN206058906 U CN 206058906U
- Authority
- CN
- China
- Prior art keywords
- memory module
- binary counter
- data
- accumulator system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
本实用新型公开了一种改进的存储器系统，包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。
Description
技术领域
本实用新型涉及一种改进的存储器系统。
背景技术
为接收显卡发出的VGA数字信号，存储器的读写速度必须高于VGA信号的传输速度，否则，存储器无法正确存储。假设VGA的分辨率为1024×768，场频为60Hz，那么其点时钟的频率至少为1024×768×60Hz＝47185920Hz，其读写周期约为21.2ns，当然可以使用20ns甚至更快的存储器，但是价格比较高，而常用的价格便宜的静态存储器如62256等的读写周期最快只能达到70ns，不能满足点时钟及红绿蓝数字信号的速度。
实用新型内容
本实用新型为了解决上述问题，提出了一种改进的存储器系统，本实用新型能够利用价格便宜的静态存储器实现高速度的接收与存储数据。
为了实现上述目的，本实用新型采用如下技术方案：
一种改进的存储器系统，包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；
所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。
优选的，所述二进制计数器的CLR端还连接有D触发器的CLK端，D触发器的输出端连接各个存储器模块的读/写控制端。
优选的，所述数据锁存器上设有保存时间周期，且该保存时间周期与存储器模块的写入时间相配合。
优选的，存储器模块的数目为m个，m＞1，且m为整数，且m的数目满足：第一个存储器模块与第m个存储器模块数据的时间间隔大于所述存储器模块的写周期。
优选的，当场同步信号有效时，D触发器的输出结果翻转一次，改变所述存储器模块的读写状态。
优选的，所述点时钟信号经过一个周期，二进制计数器的输出结果加1，当场同步信号有效时，二进制计数器的计数结果清零。
优选的，所述存储器系统连接有读取电路。
基于上述系统的数据存储方法，接收的第n次、第n+1次、第n+2次……第n+m-1次数据分别依次存于第一存储器模块、第二存储器模块、第三存储器模块……第m存储器模块，第n+m次数据存储至第一存储器模块，依次轮流进行数据存储并循环。
本实用新型的有益效果为：
使对存储器系统写入数据的速度提高到存储器芯片写入速度的4倍，用读写周期70ns静态存储器可以接收到分辨率为1024×768的VGA数字信号。
附图说明
图1为本实用新型的存储器系统的工作原理图；
图2为本实用新型的存储器系统中存储数据的位置图；
图3为本实用新型的实施例存储器(62256)系统的工作原理图。
具体实施方式：
下面结合附图与实施例对本实用新型作进一步说明。
本存储器系统的工作原理如图1所示。
为使写周期为70ns的存储器来接收周期为21.2ns的数字信号，本实用新型采用4块存储器，即MEM1、MEM2、MEM3、MEM4。接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4，第n+4次数据存于MEM1，等等依次存储。第n次数据和第n+4次数据的时间相隔为84.8ns，大于存储器的写周期70ns，这样在速度上保证了存储器能正确地接收并存储数据。
存储器系统从显卡数字接口12接收的信号有数据信号、点时钟信号、场同步信号。数据信号通过数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8分别给到MEM1、MEM2、MEM3、MEM4的数据线上，每次数据到来时间周期约为21.2ns，其在数据锁存器上可保存84.8ns的时间周期，使存储器有足够的写入时间。点时钟信号连接二进制计数器10的计数时钟信号CLK，点时钟信号历经1个周期，二进制计数器10的输出数据加1。场同步信号连接二进制计数器10的清零端CLR，场同步信号有效时，二进制计数器10的输出清零。场同步信号还连接D触发器11的时钟CLK，场同步信号有效1次，D触发器11的输出Q翻转1次，其输出Q连接存储器MEM1、MEM2、MEM3、MEM4的读写信号R/W，其翻转就是改变存储器系统的读写状态。
二进制计数器10的输出为存储器系统提供总线地址，为ABn-1、ABn-2、...、AB1、AB0，其中ABn-1、ABn-2、...、AB2，连接存储器MEM1、MEM2、MEM3、MEM4的地址线An-3、An-4、...、A1、A0。其中AB1、AB0连接译码器9的输入端，译码器9的输出端用于选择数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8的选通信号，这样的地址选择保证了接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4中，如图2所示。
现结合附图3具体说明实施方式，如下：
为使写周期为70ns的存储器62256来接收周期为21.2ns的数字信号，本实用新型采用4块62256为存储器，即MEM1、MEM2、MEM3、MEM4。接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4，第n+4次数据存于MEM1，等等依次存储。第n次数据和第n+4次数据的时间相隔为84.8ns，大于存储器的写周期70ns，这样在速度上保证了存储器能正确地接收并存储数据。
存储器系统从显卡数字接口12接收的信号有数据信号、点时钟信号、场同步信号。数据信号通过数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8分别给到MEM1、MEM2、MEM3、MEM4的数据线上，每次数据到来时间周期约为21.2ns，其在数据锁存器上可保存84.8ns的时间周期，使存储器有足够的写入时间。点时钟信号连接二进制计数器10的计数时钟信号CLK，点时钟信号历经1个周期，二进制计数器10的输出数据加1。场同步信号连接二进制计数器10的清零端CLR，场同步信号有效时，二进制计数器10的输出清零。场同步信号还连接D触发器11的时钟CLK，场同步信号有效1次，D触发器11的输出Q翻转1次，其输出Q连接存储器MEM1、MEM2、MEM3、MEM4的读写信号R/W，其翻转就是改变存储器系统的读写状态。
二进制计数器10的输出为存储器系统提供总线地址，为AB16、AB15、...、AB1、AB0，其中AB16、AB15、...、AB2，连接存储器MEM1、MEM2、MEM3、MEM4的地址线A14、A13、...、A1、A0。其中AB1、AB0连接译码器9的输入端，译码器9的输出端用于选择数据锁存器5、数据锁存器6、数据锁存器7、数据锁存器8的选通信号，这样的地址选择保证了接收的第n次、第n+1次、第n+2次、第n+3次数据分别依次存于MEM1、MEM2、MEM3、MEM4中，如图2所示。
本实用新型给出的是存储器系统的写入的电路及方法，不涉及存储器系统读取电路。
上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。
Claims (7)
1.一种改进的存储器系统，其特征是：包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；
所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB1、AB0连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储。
2.如权利要求1所述的一种改进的存储器系统，其特征是：所述二进制计数器的CLR端还连接有D触发器的CLK端，D触发器的输出端连接各个存储器模块的读/写控制端。
3.如权利要求1所述的一种改进的存储器系统，其特征是：所述数据锁存器上设有保存时间周期，且该保存时间周期与存储器模块的写入时间相配合。
4.如权利要求1所述的一种改进的存储器系统，其特征是：存储器模块的数目为m个，m＞1，且m为整数，且m的数目满足：第一个存储器模块与第m个存储器模块数据的时间间隔大于所述存储器模块的写周期。
5.如权利要求1所述的一种改进的存储器系统，其特征是：当场同步信号有效时，D触发器的输出结果翻转一次，改变所述存储器模块的读写状态。
6.如权利要求1所述的一种改进的存储器系统，其特征是：所述点时钟信号经过一个周期，二进制计数器的输出结果加1，当场同步信号有效时，二进制计数器的计数结果清零。
7.如权利要求1所述的一种改进的存储器系统，其特征是：所述存储器系统连接有读取电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621077622.5U CN206058906U (zh) | 2016-09-23 | 2016-09-23 | 一种改进的存储器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621077622.5U CN206058906U (zh) | 2016-09-23 | 2016-09-23 | 一种改进的存储器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206058906U true CN206058906U (zh) | 2017-03-29 |
Family
ID=58367379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621077622.5U Expired - Fee Related CN206058906U (zh) | 2016-09-23 | 2016-09-23 | 一种改进的存储器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206058906U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328183A (zh) * | 2016-09-23 | 2017-01-11 | 山东师范大学 | 一种改进的存储器系统及方法 |
-
2016
- 2016-09-23 CN CN201621077622.5U patent/CN206058906U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328183A (zh) * | 2016-09-23 | 2017-01-11 | 山东师范大学 | 一种改进的存储器系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101681249B (zh) | 先进先出缓冲器 | |
| CN102931994B (zh) | 应用于信号处理芯片的高速信号采样和同步的架构及方法 | |
| EP0016827A1 (en) | HIGH DENSITY STORAGE SYSTEM. | |
| CN205881419U (zh) | 一种led显示屏的驱动芯片和led显示装置 | |
| CN206058906U (zh) | 一种改进的存储器系统 | |
| CN101226767A (zh) | 双端口ram的读写控制电路、方法及装置 | |
| US10964361B2 (en) | Memory component with adjustable core-to-interface data rate ratio | |
| CN102523439B (zh) | 视频帧率提升系统及帧率提升方法 | |
| CN110045782B (zh) | 一种数据读写同步电路及数据读写方法 | |
| CN104123905A (zh) | 移位寄存器以及栅极驱动电路 | |
| US3101468A (en) | Arrangement for the storing of binary informations, arriving in series or series-parallel, in a storage chain or a storage matrix | |
| CN104459259B (zh) | 一种用于示波器的改进型波形内插系统 | |
| CN103794244B (zh) | 一种基于spi接口的相变存储器读出电路及方法 | |
| CN106328183B (zh) | 一种改进的存储器系统及方法 | |
| CN104350482B (zh) | 用于在数据突发之间填充比特的方法和装置 | |
| CN106055496A (zh) | 一种eeprom控制器的信号生成电路及控制方法 | |
| CN114257248B (zh) | 一种低翻转率的移位寄存器型串并转换电路 | |
| CN108268416B (zh) | 一种异步接口转同步接口控制电路 | |
| CN115220528A (zh) | 时钟获得方法、装置、芯片、电子设备及存储介质 | |
| CN108108564A (zh) | 一种提高系统启动速度的装置和方法 | |
| CN104733049A (zh) | 使用ram单元实现的移位寄存器 | |
| CN105843755B (zh) | 一种具有宽范围与高分辨特征的定时阵列 | |
| US3145369A (en) | Magnetostrictive stability device | |
| US20130100757A1 (en) | Dual-Port Memory and a Method Thereof | |
| CN110489363A (zh) | 基于ddr写通道的发送电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170329 Termination date: 20170923 |