-
Gebiet der vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung komplexe integrierte
Schaltungen mit modernen Transistorelementen, die Gatestrukturen
mit hoher Kapazität
enthalten, die eine Metall enthaltende Elektrode und ein Gatedielektrikum
mit großem
E mit erhöhter
Permittivität
aufweisen.
-
Beschreibung des Stands der
Technik
-
Die
Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs
(anwendungsspezifischen integrierten Schaltungen) und dergleichen,
erfordert die Herstellung einer großen Zahl an Schaltungselementen
auf einer vorgegebenen Chipfläche
gemäß einem
spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine
wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten
der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird
eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele
Arten kompletter Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine
der vielversprechendsten Vorgehensweisen aufgrund der guten Eigenschaften
im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder
Kosteneffizienz ist. Während
der Herstellung komplexer integrierter Schaltungen unter Anwendung
beispielsweise der MOS-Technologie werden Millionen Transistoren,
beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren,
auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht
aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor
oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet
werden, mit einem leicht dotierten oder nicht dotierten Gebiet gebildet
sind, etwa einem Kanalgebiet, das benachbart zu den stark dotierten
Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit
des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals,
durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet
angeordnet und davon durch eine dünne isolierende Schicht getrennt
ist. Die Leitfähigkeit
des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des
Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von
der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand von dem Sourcegebiet und dem Draingebiet ab, der auch als
Kanallänge
bezeichnet wird. Somit stimmt in Verbindung mit der Fähigkeit,
rasch einen leitenden Kanal und der isolierenden Schicht beim Anlegen
der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit
des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren.
Da die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit
der Gateelektrode abhängt,
und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften
bestimmen, wird die Verringerung der Kanallänge – und damit verknüpft die
Verringerung des Kanalwiderstands und die Verringerung des Gatewiderstands – ein wichtiges
Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter
Schaltungen zu erreichen.
-
Gegenwärtig wird
der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium
aufgrund der nahezu unbegrenzten Verfügbarkeit, den gut verstandene
Eigenschaften von Silizium und zugehörige Materialien und Prozessen
und aufgrund der Erfahrung, die über
die letzten 50 Jahre gewonnen wurde, hergestellt. Daher bleibt Silizium
mit hoher Wahrscheinlichkeit das Material der Wahl in der näheren Zukunft
für Schaltungsgenerationen,
die für Massenprodukte
geeignet sind. Ein Grund für
die große
Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen
sind die guten Eigenschaften eines Silizium/Siliziumdioxidgrenzfläche, die
eine zuverlässige
elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht.
Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen
stabil und ermöglicht
daher das nachfolgende Ausführen
von Hochtemperaturprozessen, wie sie etwa für Ausheizzyklen erforderlich
sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen,
ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
-
Aus
den zuvor ausgeführten
Gründen
wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht
in Feldeffekttransistoren verwendet, die die Gateelektrode, die
häufig
aus Polysilizium oder anderen Metall enthaltenden Materialien aufgebaut
ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Erpressen
des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des
Kanalgebiets zunehmend verringert, um die Schaltgeschwindigkeit und
den Durchlassstrom zu verbessern. Da das Transistorverhalten durch
die Spannung gesteuert ist, die der Gateelektrode zugeführt wird,
um die Oberfläche
des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte
zu invertieren, um dann den gewünschten
Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen,
ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die
durch den Kondensator erzeugt wird, der durch die Gateelektrode,
das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet
ist. Es zeigt sich, dass die Verringerung der Kanallänge eine höhere kapazitive
Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des
Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu
einem erhöhten
Leckstrom und zu einer ausgeprägten
Abhängigkeit
der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorelemente,
mit einer relativ geringen Versorgungsspannung und damit einer reduzierten
Schwellwertspannung weisen einen exponentiellen Anstieg des Leckstromes
aufgrund der erforderlichen größeren kapazitiven
Kopplung der Gateelektrode an das Kanalgebiet an, was bewerkstelligt
wird, indem die Dicke der Siliziumdioxidschicht verringert wird.
Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum
aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen die
Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem
kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird,
wohingegen Transistorelemente mit einem längeren Kanal für weniger
kritische Signalwege eingesetzt werden, erreicht der relativ hohe
Leckstrom, der durch das direkte Tunneln von Leitungsträgern durch
eine sehr dünne
Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei
einer Oxiddicke im Bereich von 1–2 nm, die nicht mehr mit den
Erfordernissen für
viele Arten integrierter Schaltungen kompatibel sind.
-
Daher
wurde das Ersetzen von Siliziumdioxid oder zumindest eines Teils
davon als Material für Gateisolationsschichten
in Betracht gezogen. Mögliche
alternative Dielektrika sind solche Materialien, die deutlich höhere Permittivität besitzen,
so dass eine physikalisch größere Dicke
einer entsprechend ausgebildeten Gateisolationsschicht dennoch eine kapazitive
Kopplung erreicht, die durch eine äußerst dünne Siliziumdioxidschicht erreicht
würde.
Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit
großer
Permittivität,
etwa Tantaloxid (Ta2O5) mit
einem ε mit
25, durch Strontiumtitanoxid (SrTiO3) mit
einem ε von
ungefähr
150, durch Hafniumoxid (HfO2), durch HfSiO,
durch Zirkonoxid (ZrO2) und dergleichen,
zu ersetzen.
-
Beim Übergang
zu komplexen Gatearchitekturen auf der Grundlage von Dielektrika
mit großem ε kann zusätzlich das
Transistorleistungsverhalten gesteigert werden, indem ein geeignetes
leitendes Material für
die Gateelektrode verwendet wird, um das für gewöhnlich verwendete Polysiliziummaterial
zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum
Gatedielektrikum erleidet, wodurch die wirksame Kapazität zwischen
dem Kanalgebiet und der Gateelektrode verringert wird. Daher wurde
ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material
mit großem
E für eine größere Kapazität selbst
bei einer weniger kritischen Dicke im Vergleich zu einer Siliziumdioxidschicht
sorgt, während
zusätzlich
Leckströme auf
einem akzeptablen Niveau gehalten werden. Andererseits wird das
Metall enthaltende Nicht-Polysiliziummaterial, etwa Titannitrid
und dergleichen, so gebildet, dass es direkt mit dem dielektrischen
Material mit großem ε in Kontakt
ist, wodurch das Auftreten einer Verarmungszone im Wesentlichen
vermieden wird. Daher ist die Schwellwertspannung der Transistoren
wesentlich durch die Austrittsarbeit des Gatematerials beeinflusst,
das mit dem Gatedielektrumsmaterial in Kontakt ist, und eine geeignete
Einstellung der wirksamen Austrittsarbeit im Hinblick auf die Leitfähigkeitsart
des betrachteten Transistors muss gewährleistet sein.
-
Beispielsweise
werden geeignete Metall enthaltende Gateelektrodenmaterialien, etwa
Titannitrid und dergleichen, häufig
in Verbindung mit geeigneten Metallsorten, etwa Lanthan, Aluminium
und dergleichen, verwendet, um die Austrittsarbeit in geeigneter Weise
für jede
Transistorart einzustellen, d. h. für n-Kanaltransistoren und p-Kanaltransistoren,
wobei ein zusätzlicher
Bandlückenabstand
für den
p-Kanaltransistor erforderlich sein kann. Aus diesem Grunde wurde
vorgeschlagen, die Schwellwertspannung von Transistorbauelementen
in geeigneter Weise einzustellen, indem ein speziell gestaltetes
Halbleitermaterial an der Grenzfläche zwischen dem dielektrischen Material
mit großem ε und dem
Kanalgebiet des Transistors vorgesehen wird, um in geeigneter Weise die
Banddicke des speziell gestalteten Halbleitermaterials an die Austrittsarbeit
des Metall enthaltenden Gateelektrodenmaterials „anzupassen”, wodurch
die gewünschte
geringe Schwellwertspannung des betrachteten Transistors erhalten
wird. Typischerweise wird ein entsprechendes spezielle gestaltetes
Halbleitermaterial, etwa ein Silizium/Germaniummaterial und dergleichen,
mittels einer epitaktischten Aufwachstechnik in einer frühen Fertigungsphase
bereitgestellt, was ebenfalls einen zusätzlichen komplexen Prozessschritt
darstellt, wodurch jedoch komplexe Prozesse zum Einstellen der Austrittsarbeit
und somit der Schwellwertspannungen in einer sehr fortgeschrittenen
Prozessphase vermeidet.
-
Es
zeigt sich jedoch, dass die Fertigungssequenz zur Herstellung der
Schwellwert einstellenden Halbleiterlegierung einen wesentlichen
Einfluss auf Transistoreigenschaften ausüben kann, wie dies nachfolgend
mit Bezug zu den 1a–1f detaillierter
beschreiben ist.
-
1a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit
einem Substrat 101, über
welchem ein siliziumbasiertes Halbleitermaterial 102 mit
einer geeigneten Dicke gebildet ist, um darin und darüber Transistorelemente herzustellen.
Ferner ist eine Isolationsstruktur 102c in der Halbleiterschicht 102 gebildet,
wodurch aktive Gebiete 102a, 102b lateral begrenzt
und somit definiert werden. In diesem Zusammenhang ist ein aktives
Gebiet als ein Halbleitermaterial zu verstehen, in welchem ein geeignetes
Dotierstoffprofil gebildet ist oder zu erzeugen ist, um damit pn-Übergänge für einen
oder mehrere Transistorelemente zu bilden. In dem in 1a gezeigten
Beispiel entspricht das aktive Gebiet 102a einen p-Kanaltransistor,
während das
aktive Gebiet 102b einem n-Kanaltransistor entspricht.
Das heißt,
die aktiven Gebiete 102a, 102b enthalten eine
geeignete grundlegende Dotierstoffkonzentration, um die Leitfähigkeit
eines p-Kanaltransistors bzw. eines n-Kanaltransistors zu bestimmen.
Es sollte beachtet werden, die aktiven Gebiete 102a, 102b andere
Komponenten aufweisen oder erhalten können, etwa Germanium, Kohlenstoff
und dergleichen, um in geeigneter Weise die gesamten elektronischen
Eigenschaften einzustellen. In ähnlicher
Weise ist in dem aktiven Gebiet 102a ein geeigneter Valenzbandstand
im Hinblick auf eine aufwändige
Gateelektrodenstruktur einzustellen, die noch herzustellen ist,
indem eine geeignete Halbleiterlegierung bereitzustellen ist, wie
dies nachfolgend beschrieben ist.
-
Das
in 1a gezeigte Halbleiterbauelement 100 kann
auf der Grundlage der folgenden konventionellen Prozessstrategien
hergestellt werden. Zunächst
wird die Isolationsstruktur 102c durch gut etablierte Lithografie-, Ätz-, Abscheide-,
Einebnungs- und Aushärttechniken
hergestellt, wobei ein Graben in der Halbleiterschicht 102 erzeugt
wird, der nachfolgend mit einem geeigneten isolierenden Material
gefüllt
wird, etwa Siliziumdioxid und dergleichen. Es sollte beachtet werden,
dass die Prozesssequenz zur Herstellung der Isolationsstruktur 102c zu
einem mehr oder minder ausgeprägten
Spannungspegel führt,
der in die aktiven Gebiete 102a, 102b eingeführt wird,
indem beispielsweise ein dichtes Siliziumoxidmaterial zumindest
teilweise in den Isolationsgräben 102c gebildet
wird, was zu einem verspannten Zustand eines Teils des Siliziumdioxidmaterials führen kann.
Nach dem Entfernen von überschüssigem Material
und dem Einebnen der Oberflächentopografie
wird die weitere Bearbeitung typischerweise fortgesetzt, indem mehrere
Implantationsprozesse ausgeführt
werden unter Anwendung eines geeigneten Maskierungsschemas, um damit
erforderliche Dotierstoffsorten zum Erzeugen der grundlegenden Dotierstoffkonzentration
in den aktiven Gebieten 102a, 102b entsprechend
der Art der darin und darüber
zu bildenden Transistoren einzuführen.
Nach dem Aktivieren der Dotierstoffsorte und dem Rekristallisieren
der durch Implantation hervorgerufenen Schäden wird die weitere Bearbeitung
fortgesetzt, indem das Bauelement 100 der Einwirkung einer
oxidierenden Umgebung 110 unterzogen wird, die typischerweise
auf der Grundlage erhöhten
Temperaturen, etwa im Bereich von 700°C–1200°C eingerichtet wird, um Sauerstoff
zuzuführen,
so dass eine gewünschte
Oxidationsrate erreicht wird. Während
des Trockenoxidationsprozesses 110 wird somit eine Maskenschicht 104 in
einer gut steuerbaren Weise während
des Prozesses 110 aufgebracht. Zum Beispiel beträgt eine
maximale Dicke der Maskenschicht 104 10 nm oder weniger.
-
1b zeigt
schematisch das Halbeiterbauelement 100 in einer weiter
fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 105, etwa
einer Lackmaske, über
dem Halbleiterbauelement 100 so gebildet ist, dass das
Maskenmaterial 104 auf dem ersten aktiven Gebiet 102a freiliegt,
während
der Bereich des Maskenmaterials 104, der auf dem aktiven Gebiet 102b gebildet
ist, durch die Maske 105 geschützt ist, die Ätzmaske 105 kann
durch gut etablierte Lithografietechniken hergestellt werden. Daraufhin wird
ein Ätzprozess
angewendet, um das Maskenmaterial 104 selektiv an dem ersten
Halbleitergebiet zu entfernen, was typischerweise unter Anwendung einer
selektiven Ätzchemie
erfolgt, etwa durch wässrige
Flusssäure
(HF), die ein selektives Entfernen von Siliziumdioxidmaterial ermöglicht,
während
Siliziummaterial nicht wesentlich angegriffen wird.
-
1c zeigt
schematisch das Halbleiterbauelement 100 in einem weiter
fortgeschrittenen Fertigungsstadium, d. h. nach dem selektiven Entfernen des
Maskenmaterials 104 und nach dem Entfernen der Ätzmaske 105 (siehe 1b).
Zu beachten ist, dass aufgrund der vorhergehenden Ätzsequenz
ein gewisser Materialverlust auch in der Isolationsstruktur 102c,
d. h. in dem freiliegenden Teil davon, auftritt.
-
1d zeigt
schematisch das Halbleiterbauelement 100, wenn es der Einwirkung
einer weiteren reaktiven Prozessumgebung 106 ausgesetzt
wird, die einen Reinigungsprozess und dergleichen aufweisen kann,
um das Bauelement 100 für
das nachfolgende Abscheiden einer Silizium/Germaniumlegierung selektiv
auf dem ersten aktiven Gebiet 102a vorzubereiten. Der Prozess 106 kann
auf der Grundlage einer beliebigen geeigneten Chemie eingerichtet
werden, um Kontaminationsstoff und dergleichen zu entfernen, die
während
des vorhergehenden Entfernens der Ätzmaske und dergleichen erzeugt
wurden. Typischerweise verursacht der Reinigungsprozess 106 einen
gewissen Grad an Materialerosion der Maske 104, wodurch
deren Dicke verringert wird, wie dies durch 104r angegeben
ist, ohne jedoch Oberflächenbereiche
des zweiten aktiven Gebiets 102b freilegen zu wollen. Es
sollte beachtet werden, dass der Reinigungsprozess 106,
der natürliche
Oxide und dergleichen entfernt, erforderlich ist, um geeignete Oberflächenbedingungen
für das
epitaktische Aufwachsen des Silizium/Germaniummaterials im nachfolgenden
Prozessschritt zu erreichen. Um nicht in unerwünschter Weise das Halbleiterbauelement 100 der
Einwirkung anderer Umgebungsbedingungen auszusetzen, etwa der Reinraumatmosphäre und dergleichen,
sind typischerweise sehr beschränkte
Wartezeitbereiche einzuhalten, d. h. ein gewisses Zeitintervall
zwischen dem Reinigungsprozess 106 und dem nachfolgend
tatsächlichen
Abscheiden der Silizium/Germaniumlegierung sollte im Hinblick auf
die Prozessqualität
des nachfolgenden Abscheideprozesses nicht überschritten werden.
-
1e zeigt
schematisch das Halbleiterbauelement 100 während eines
selektiven epitaktischen Aufwachsprozesses 107, in welchem
Prozessparameter, etwa Temperatur, Druck, Durchflussraten von Vorstufengasen
und dergleichen, geeignet so gewählt
sind, dass die Materialabscheidung im Wesentlichen auf freiliegende
Siliziumoberflächenbereiche beschränkt ist,
während
dielektrische Oberflächen
im Wesentlichen nicht von der Abscheidung von Material betroffen
sind. Während
des Prozesses 107 wird somit ein Silizium/Germaniummaterial 108 selektiv auf
dem aktiven Gebiet 102a und zu einem gewissen Grade auf
der Isolationsstruktur 102c abhängig von dem Grad des Freilegens
von Seitenwandoberflächen 102s des
aktiven Gebiets 102a gebildet. Wie zuvor erläutert ist,
hängt der
schließlich
erreichte Schwellwert eines in und über dem aktiven Gebiet 102a zu
bildenden Transistors wesentlich von den Eigenschaften der Schicht 108 ab,
etwa der Germaniumkonzentration und der Dicke, so dass genauer bestimmte
Prozessbedingungen während
des Prozesses 107 und somit auch während des Reinigungsprozesses 106 und
auch während
einer Zeitdauer zwischen diesen beiden Prozessschritten einzurichten sind.
Es sollte beachtet werden, dass ein weiterer Reinigungsprozess typischerweise
vor dem eigentlichen Abscheiden des Materials 108 ausgeführt wird, der
jedoch ebenfalls stark von der Effizienz des Reinigungsprozesses 106 beeinflusst
ist. Andererseits dient die Maskenschicht 104 dazu, eine
Materialabscheidung auf dem aktiven Gebiet 102b im Hinblick auf
Transistoreigenschaften eines entsprechenden n-Kanaltransistors,
der in und über
dem aktiven Gebiet 102b zu bilden ist, zu unterdrücken.
-
Nach
dem Abscheidprozess 107 wird die Maskenschicht 104 entfernt,
beispielsweise unter Anwendung selektiver nasschemischer Ätzrezepte und
daraufhin wird die Weiterbearbeitung fortgesetzt, in denen die eigentlichen
Transistorstrukturen hergestellt werden.
-
1f zeigt
schematisch das Halbleiterbauelement 100 in einer weiter
fortgeschrittenen Fertigungsphase, in der ein Transistor 150a in
und über dem
aktiven Gebiet 102a gebildet ist und zumindest einen Teil
der Silizium/Germaniumlegierung 108 enthält. In ähnlicher
Weise ist ein Transistor 150b in und über dem aktiven Gebiet 102b gebildet,
wobei in dem Transistor 150b das Vorhandensein einer Silizium/Germaniumlegierung
vermieden werden sollte. In der gezeigten Fertigungsphase enthalten
die Transistoren 150a, 150b, die einen p-Kanaltransistor
und einen n-Kanaltransistor repräsentieren,
eine Gateelektrodenstruktur 106a und 106b. Wie
gezeigt, ist die Gateelektrodenstruktur 160a auf der Schwellwert einstellenden
Silizium/Germaniumlegierung 108 gebildet und enthält ein Gatedielektrikumsmaterial 161 mit
einem dielektrischen Material mit großem ε in Verbindung mit einem Metall
enthaltenden Elektrodenmaterial 1632. Ferner wird typischerweise
ein „konventionelles” Elektrodenmaterial,
etwa ein Polysiliziummaterial 163, über dem Elektrodenmaterial 162 vorgesehen.
Die Gateelektrodenstruktur 160b besitzt einen ähnlichen
Aufbau mit Ausnahme der Schwellwert einstellenden Silizium/Germaniumlegierung,
so dass das Gatedielektrikumsmaterial 161 direkt auf dem
aktiven Gebiet 162b gebildet ist. Ferner enthalten die
Transistoren 150a, 150b eine Abstandshalterstruktur 151,
die einen beliebigen geeigneten Aufbau besitzt, um damit ein gewünschtes
Dotierstoffprofil für
Drain- und Sourcegebiete 153 zu erhalten und um eine gewünschte Maske
für einen
Silizidierungsprozess bereitzustellen, der in einer späteren Fertigungsphase
noch auszuführen
ist. Ferner wird ein Kanalgebiet 152 lateral von den Drain-
und Sourcegebieten 153 verschlossen und wird mit Gatedielektrikumsmaterial 161 in
Kontakt. Somit umfasst in dem Transistor 150a das Kanalgebiet 152 einen
Teil der Silizium/Germaniumlegierung, wodurch eine gewünschte Austrittsarbeit
und somit Schwellwertspannung für
den Transistor 150a erreicht wird.
-
Das
Halbleiterbauelement 100, wie es in 1f gezeigt
ist, kann auf der Grundlage beliebiger gut etablierter Prozesstechniken
hergestellt werden, die das Abscheiden der Materialien 161, 162 und 163 möglicherweise
in Verbindung mit anderen Materialien, etwa dielektrischen Deckschichten,
ARC(antireflektierende Beschichtungs-)Materialien, Hartmaskenmaterialien
und dergleichen, enthalten. Es sollte beachtet werden, dass die
Materialien 161 und 162 so ausgewählt sind,
dass eine gewünschte
hohe kapazitive Kopplung in Verbindung mit einer guten Leitfähigkeit
erreicht wird, wobei auch eine gewünschte Austrittsarbeit und
somit Schwellwertspannung für den
Transistor 150b festgelegt werden, ohne dass zusätzliche
Bandlückeneinstellungen
erforderlich sind. Nach dem Strukturieren des komplexen Schichtstapels
zum Erzeugen der Gateelektrodenstrukturen 160a, 160b werden
die Drain- und Sourcegebiete 153 auf der Grundlage gut
etablierter Implantationsverfahren unter Anwendung geeigneter Maskierungsschemata
hergestellt. Es sollte beachtet werden, dass zusätzliche verformungsinduzierende Mechanismen
bei Bedarf implementiert werden können. Im Prinzip ermöglichen
die Transistoren 150a, 150b eine bessere Leistung
und ermöglichen
die Einstellung der grundlegenden Transistoreigenschaften in einer
frühen
Fertigungsphase aufgrund des Vorsehens der Silizium/Germaniumlegierung 108 und
geeigneter Metallsorten in der Schicht 162, wodurch komplexe
Fertigungstechniken ein einer sehr fortgeschrittenen Fertigungsphase
vermieden werden, um die Schwellwertspannungen von Feldeffekttransistoren
in geeigneter Weise einzustellen, wie dies in sogenannten Austauschgate-Verfahren
der Fall ist. Es zeigt sich jedoch, dass ein gewisser Grad an Transistorvariabilität in dem
Transistor 150b beobachtet werden kann auf Grund der Anwesenheit
von Silizium/Germaniumresten 108r, die in einer frühen Fertigungsphase
bei der Herstellung der Silizium/Germaniumschicht 108 (siehe 1e)
erzeugt werden. Beispielsweise kann die Anwesenheit der Reste 108r die elektronischen
Eigenschaften des aktiven Gebiets 102b ändern und kann auch einen negativen
Einfluss während
der weiteren Bearbeitung ausüben,
wenn beispielsweise Metallsilizidgebiete in den Drain- und Sourcegebieten 153 hergestellt
werden. Andererseits wird auch ein gewisser Grad an Transistorvariabilität für den p-Kanaltransistor 150a beobachtet,
die mit der entsprechenden Wartezeitabhängigkeit in Zusammenhang stehen
kann, wie dies zuvor erläutert ist,
insbesondere, wenn das Bauelement 100 erneut Arbeit wird
bearbeitet wird, beispielsweise einem weiteren Reinigungsprozess
aufgrund einer Wartezeitüberschreitung
vor dem Abscheriden der Silizium/Germaniumschicht 108 unterzogen
wird.
-
Angesichts
der zuvor beschriebenen Situation betrifft die vorliegende Erfindung
Techniken und Halbleiterbauelemente, in denen Gateelektrodenstrukturen
auf der Grundlage einer Schwellwert einstellenden Halbleiterlegierung
hergestellt werden, wobei eines oder mehrere der oben erkannten
Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente
und Techniken zur Herstellung komplexer Gateelektrodenstrukturen
auf der Grundlage einer Schwellwert einstellenden Halbleiterlegierung,
wobei Transistorschwankungen verringert und die Flexibilität beim Disponieren
des gesamten Prozessablaufs insbesondere im Hinblick auf Wartezeitüberschreitungen
zwischen einem Reinigungsprozess und einem nachfolgenden epitaktischen
Aufwachsprozess erreicht wird. Ohne die vorliegende Erfindung auf
die folgenden Erläuterung einschränken zu
wollen, so wird dennoch angenommen, dass eine deutliche Variation
der Schichtdicke an Aufwachsmaske, die durch konventionelle Oxidationsprozesse
gebildet wird, zu einer geringeren Zuverlässigkeit zur Verhinderung der
Materialabscheidung auf aktiven Gebieten der n-Kanaltransistoren führen kann,
insbesondere beim erneuten Bearbeiten von Substraten, die eine Wartezeitüberschreitung erfahren
haben. Es wird angenommen, dass die Verspannungsbedingungen in den
aktiven Gebieten zu einer lokal variierenden Oxidationsrate führen, wodurch
eine reduzierte Dicke an einem Grenzgebiet zwischen einer Isolationsstruktur
und einem aktiven Gebiet erzeugt wird, das typischerweise die maximale
Verspannungskomponente beinhaltet. Aus diesem Grunde besitzt die
Siliziumoxidaufwachsmaske eine deutlich geringere Dicke am Rand
der aktiven Gebiete im Vergleich zu deren Mitte, was die Wahrscheinlichkeit
des Freilegens von gewissen Oberflächenbereichen vor dem Abscheiden
des Schwellwert einstellenden Halbleitermaterials deutlich erhöht, das somit
sich auch lokal in aktiven Gebieten von Transistoren bilden kann,
die durch die Anwesenheit der Schwellwert einstellenden Halbleiterlegierung
negativ beeinflusst werden. Folglich wird eine oxidbasierte Materialschicht
durch Oxidation gebildet, wobei eine Oxidationsrate mit verbesserter
lokaler Gleichmäßigkeit
erreicht wird, wodurch zu einer gleichförmigeren Schichtdicke beiträgt, was
wiederum die Wahrscheinlichkeit zum Erzeugen unerwünschter
Materialreste verringert, ohne dass eine Zunahme der Schichtdicke
in der Mitte der aktiven Gebiete erforderlich ist.
-
Ein
anschauliches hierin offenbartes Verfahren umfasst das Bilden einer
Oxidschicht auf einem ersten aktiven Gebiet und einem zweiten aktiven
Gebiet eines Halbleiterbauelements durch Ausführen eines Nassoxidationsprozesses.
Das Verfahren umfasst ferner das Entfernen der Oxidschicht selektiv
an dem ersten aktiven Gebiet und das Bilden einer Schicht einer
Halbleiterlegierung auf dem ersten aktiven Gebiet und Anwendung
der Oxidschicht auf dem zweiten aktiven Gebiet als eine Aufwachsmaske.
Danach wird die Oxidschicht von dem zweiten aktiven Gebiet entfernt.
Schließlich
umfasst das Verfahren ferner das Bilden einer ersten Gateelektrodenstruktur
eines ersten Transistors auf der Schicht aus Halbleiterlegierung
und das Bilden einer zweiten Gateelektrodenstruktur eines zweiten
Transistors auf dem zweiten aktiven Gebiet, wobei die erste und
die zweite Gateelektrodenstruktur eine Gateisolationsschicht und
ein Metall enthaltendes Gateelektrodenmaterial aufweisen und wobei
die Gateisolationsschicht ein dielektrisches Material mit großem E enthält.
-
Ein
weiteres anschauliches hierin offenbartes Verfahren betrifft die
Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das
Bilden einer Siliziumoxidschicht auf dem ersten aktiven Gebiet und
einem zweiten aktiven Gebiet durch Ausführen eines Oxidationsprozesses,
wobei das erste und das zweite aktive Gebiet durch eine Isolationsstruktur begrenzt
sind und wobei eine Dickenschwankung des Siliziumoxids in dem ersten
und dem zweiten aktiven Gebiet ungefähr 20% oder weniger beträgt. Das Verfahren
umfasst ferner das Entfernen der Siliziumoxidschicht selektiv von
dem ersten aktiven Gebiet und das Bilden eines Schwellwert einstellenden Halbleitermaterials
in dem ersten aktiven Gebiet unter Anwendung der Siliziumoxidschicht,
die auf dem zweiten aktiven Gebiet gebildet ist, als eine Abscheidemaske.
Des Weiteren wird die Siliziumoxidschicht von dem zweiten aktiven
Gebiet entfernt und es wird eine erste Gateielektrodenstruktur eins
ersten Transistors auf den Schwellwert einstellenden Halbleitermaterial
und eine zweite Gateelektrodenstruktur eines zweiten Transistors
auf dem zweiten aktiven Gebiet gebildet.
-
Ein
anschauliches hierin offenbartes Halbleiterbauelement umfasst eine
Isolationsstruktur, die in einer Halbleiterschicht gebildet ist,
und ein erstes aktives Gebiet, das in der Halbleiterschicht gebildet
ist, wobei das erste aktive Gebiet lateral durch die Isolationsstruktur
begrenzt ist. Eine Schwellwert einstellende Halbleiterlegierung
ist selektiv auf dem ersten aktiven Gebiet gebildet. Das Halbleiterbauelement umfasst
ferner ein zweites aktives Gebiet, das in der Halbleiterschicht
gebildet ist und lateral durch die Isolationsstruktur begrenzt ist,
wobei in dem zweiten aktiven Gebiet und in einem Grenzgebiet, das
zwischen der Isolationsstruktur und dem zweiten aktiven Gebiet gebildet
ist, die Schwellwert einstellende Halbleiterlegierung nicht enthalten
ist. Eine erste Gateleektrodenstruktur ist auf der Schwellwert einstellenden Halbleiterlegierung
ausgebildet und enthält
ein dielektrisches Material mit großem ε und ein Metall enthaltendes
Elektrodenmaterial, das über
dem dielektrischen Material mit großem ε gebildet ist. Zusätzlich umfasst
das Halbleiterbauelement eine zweite Gateelektrodenstruktur, die
auf dem zweiten aktiven Gebiet gebildet ist und das dielektrische
Material mit großem ε und das
Metall enthaltende Elektrodenmaterial aufweist.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlich aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a–1f schematisch
Querschnittsansichten eines konventionellen Halbleiterbauelements zeigen,
in denen komplexe Gateelektrodenstrukturen auf der Grundlage einer
Schwellwert einstellenden Germaniumlegierung gebildet werden, wodurch Transistorschwankungen
verursacht werden;
-
2a–2f schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen bei der Herstellung komplexer Gateelektrodenstrukturen
auf der Grundlage einer Schwellwert einstellenden Halbleiterlegierung
zeigen, wobei geringere Transistorschwankungen und Ungleichmäßigkeiten
aufgrund des Vorsehens einer Abscheidemaske erreicht werden, die
auf der Grundlage eines Nassoxidationsprozesses gemäß anschaulicher
Ausführungsformen
hergestellt wird; und
-
2g und 2h schematisch
Querschnittsansichten des Halbleiterbauelements noch weitere anschaulicher
Ausführungsformen
zeigen, in denen eine bessere Dickengleichmäßigkeit der Oxidmaskenschicht
erreicht wird, indem eine Oxidationsrate an den Isolationsstrukturen
durch Entfernen von Material erhöht
wird.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Erfindung mit Bezug den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie den Zeichnungen
dargestellt sind, sollte beachtet werden, dass die folgende detaillierte
Beschreibung sowie die Zeichnungen nicht beabsichtigen, die hierin offenbarte
Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen
zu beschränken, sondern
die beschriebenen ausführlichen
Ausführungsformen
stellen lediglich beispielhaft diverse Aspekte der vorliegenden
Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Wie
zuvor kurz erläutert
ist, wird angenommen, dass die Spannungsbedingungen in den aktiven
Gebieten komplexer Halbleiterbauelementen einen wesentlichen Einfluss
auf die lokale Oxidationsrate während
der Herstellung einer Maskenschicht ausüben, woraus sich eine lokal
variierende Oxiddicke ergibt, die bis zu 40% weniger sein kann am Rand
der aktiven Gebiete, d. h. an den Isolationsstrukturen, im Vergleich
zur Mitte der aktiven Gebiete. Dieser Unterschied in der Oxiddicke
kann zu Ungleichmäßigkeiten
während
der weiteren Bearbeitung führen,
beispielsweise für
das Aufwachsen einer Schwellwert einstellenden Halbleiterlegierung
in einer Art an aktivem Gebiet, was zu einem gewissen Grad an Transistorschwankung,
etwa Schwellwertvariabilität,
führen
kann, die Schwellwertspannung wesentlich von der Gleichmäßigkeit
der Schwellwert einstellenden Halbleiterlegierung abhängt, wie
dies zuvor erläutert
ist. Ferner kann sich die maskierende Wirkung der Oxidmaskenschicht
während
der weiteren Bearbeitung vor dem eigentlichen Abscheiden der Schwellwert
einstellenden Halbleiterlegierung abschwächen, wodurch zu weiteren Transistorschwankungen
beigetragen wird, da die Schwellwert einstellende Halbleiterlegierung
ebenfalls auf unerwünschten
Stellen aufwächst,
d. h. an dem Grenzgebiet zwischen aktivem Gebieten und Isolationsstrukturen
von Transistoren, deren Eigenschaften durch die Halbleiterlegierung
negativ beeinflusst werden, etwa wenn eine Silizium/Germaniumlegierung
am Rand von aktiven Gebieten von n-Kanaltransistoren gebildet wird.
Andererseits wird das Vorsehen einer Oxidmaske, die auf der Grundlage
eines Hochtemperaturoxidationsprozesses erzeugt wird, zu besseren Materialeigenschaften
im Hinblick auf Dichte und somit Materialintegrität während der
weiteren Bearbeitung, so dass eine Abscheidung eines Maskenmaterials
wenig wünschenswert
in dem Versuch ist, eine gleichmäßigere Schichtdicke
zu erhalten. Aus diesem Grunde stellt die vorliegende Erfindung
Techniken und Halbleiterbauelemente bereit, in denen die Aufwachsrate
gleichmäßiger wird,
so dass eine definierte maximale Dicke in der Mitte der aktiven
Gebiete auch zu einer ausreichenden Dicke an peripheren Bereichen
der aktiven Gebiete führt,
um in zuverlässiger
Weise ein unerwünschtes
Materialaufwachsen in diesen Bereichen zu unterdrücken. Andererseits führt die
bessere Gleichmäßigkeit
der Oxiddicke auch zu besseren Bedingungen während des epitaktischen Aufwachsens
auf der anderen Art von aktiven Gebieten nach dem selektiven Entfernen
der Maskenoxidschicht. In einer anschaulichen Ausführungsform,
wie sie hierin offenbart ist, wird ein besseres Aufwachsverhalten
während
des Oxidationsprozesses erreicht, in dem ein „nasser” Oxidationsprozess bei geeignet
gewählten
Temperaturen, beispielsweise im Bereich von ungefähr 500°C–1200°C, ausgeführt wird,
so dass in der entsprechenden Prozessumgebung Wassermoleküle als die
Sauerstoffquelle dienen. Zu diesem Zweck wird Wasserstoff einer
oxidierenden Umgebung und/oder Wasserdampf zugeführt, um die besseren Oxidationsbedingungen
zu schaffen. Aufgrund des unterschiedlichen Diffusionsverhaltens
von Wassermolekülen
im Vergleich zu Sauerstoffmolekülen,
die typischerweise in konventionellen Strategien verwendet werden,
wird ein Wachstumsverhalten erreicht, das nicht wesentlich von der
kristallografischen Konfiguration des Siliziummaterials in den aktiven
Gebieten abhängt
und somit weniger deutlich von den Verspannungsbedingungen in dem
aktiven Gebiet beeinflusst ist. Während des Nassoxidationsprozesses
wird somit eine sehr gleichmäßige Oxidschicht
mit den gewünschten Materialeigenschaften,
etwa im Hinblick auf die Dicke und dergleichen, erzeugt, während auch
ein hoher Grad an Steuerbarkeit auf der Grundlage von Prozessparametern,
etwa der Temperatur, der Wasserdampfdurchflussrate, der Sauerstoffdurchflussrate, der
Wasserstoffdurchflussrate und dergleichen, erreicht wird.
-
In
anderen anschaulichen Ausführungsformen
wird die Oxidationsrate lokal angepasst, in dem der verfügbare Oberflächenbereich
am Rand des aktiven Gebiets erhöht
wird, beispielsweise während
eines Oxidationsprozesses, der auf der Grundlage von Sauerstoffgas
ausgeführt
wird, was auch als Trockenoxidation bezeichnet wird, wodurch ebenfalls eine
größere Dicke
an dem kritischen peripheren Bereich erreicht wird. Zu diesem Zweck
wird Material der Isolationselektroden selektiv in einer gesteuerten Weise
entfernt, um eine gewisse Absenkung im Hinblick auf die benachbarten
aktiven Gebiete zu erreichen, wodurch entsprechende Seitenwandflächenbereiche
freigelegt werden, die dann für
die Sauerstoffdiffusion verfügbar
sind.
-
Mit
Bezug zu den 2a–2g werden nunmehr
weitere anschauliche Ausführungsformen detaillierter
beschrieben, wobei auch auf die 1a–1e bei
Bedarf verwiesen wird.
-
2a zeigt
schematisch ein Halbleiterbauelement 200 mit einem Substrat 201 und
einer Bauteilschicht 202, die in der gezeigten Fertigungsphase ein
im Wesentliches kristallines Halbleitermaterial in Form von mehreren
aktiven Gebieten 202a, 202b aufweist und auch
eine Isolationsstruktur 202c enthält, die die aktiven Gebiete 202a, 202b lateral
gemäß den gesamten
Anforderungen des Schaltungsaufbaus des Bauelements 200 begrenzt.
Es sollte beachtet werden, dass die Bauteilschicht 202 anfänglich als
eine kontinuierliche Halbeiterschicht vorgesehen werden kann und
somit die Schicht 202 auch als eine „Halbleiterschicht” bezeichnet
wird, unabhängig von
der Tatsache, dass die „Halbleiterschicht” 202 aus
einer Vielzahl von „Halbleiterinseln” in Form
der aktiven Gebiete 202a, 20b in dieser Fertigungsphase aufgebaut
ist. In einigen anschaulichen Ausführungsformen (nicht gezeigt)
repräsentieren
die Halbleiterschicht 202 und das Substrat 201 eine
SOI-(Silizium-auf-Isolator)Konfiguration, wenn eine vergrabene isolierende
Schicht (nicht gezeigt) zwischen dem Substrat 201 und der
Halbleiterschicht 202 vorgesehen ist. In diesem Falle sind
die aktiven Gebiete 202a, 202b vollständig voneinander
isoliert. Wie zuvor erläutert
ist, besitzen die aktiven Gebiete 202a, 202b eine
beliebige geeignete Größe und Form,
um einen oder mehrere Transistorelemente in und über den aktiven Gebieten zu
bilden, wobei komplexe Gateelektrodenstrukturen mit einer Gatelänge von
ungefähr
50 nm und weniger in Verbindung mit einer aufwändigen Gategestaltung vorgesehen
werden können,
indem ein dielektrisches Material mit großem ε in Verbindung mit einer Metall
enthaltenden Elektrodenmaterial verwendet wird.
-
Im
Hinblick auf Prozessstrategien zur Herstellung des Halbleiterbauelements 200,
wie es in 2a gezeigt ist, gelten die gleichen
Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind.
Nach der Herstellung der Isolationsstruktur 202c und nach
dem Einrichten einer gewünschten
grundlegenden Dotierung der aktiven Gebiete 202a, 202b wird
das Bauelement 200 einer Nassoxidationsumgebung 210 unterworfen,
um ein Oberflächengebiet 202s der
aktiven Gebiete 202a, 202b auf der Grundlage einer
vordefinierten maximalen Dicke zu oxidieren, um nicht in unerwünschter Weise
Material der aktiven Gebiete 202a, 202b zu verbrauchen.
Beispielsweise wird eine maximale Dicke 202t des oxidierten
Bereichs auf ungefähr
10 nm oder weniger, etwa 8 nm oder weniger, festgelegt, wobei eine
geringere Schichtdicke im Vergleich zu konventionellen Strategien
aufgrund der besseren Gleichmäßigkeit
des Nassoxidationsprozesses 210 im Vergleich zu einer trockenen
Oxidation gewählt werden
kann, wie sie typischerweise in konventionellen Strategien angewendet
wird. Der Nassoxidationsprozess 210 wird in Anwesenheit
von Sauerstoff und Wasserstoff ausgeführt, beispielsweise durch Zuführen dieser
Gase auf der Grundlage geeigneter Gasdurchflussraten, die effizient
auf der Basis von Experimenten und dergleichen festgelegt werden
können. Beispielsweise
kann für
gegenwärtig
verfügbare RTA-(schnelle
thermische Ausheiz-)Anlagen eine geeignete nasse oxidierende Umgebung
unter Anwendung einer Durchflussrate von ungefähr 10–30 slm (Standardliter pro
Minute) an Sauerstoff und 1–20 slm
an Wasserstoff eingerichtet werden, wenn Substrate mit einem Durchmesser
von 200–300
mm betrachtet werden. Die Prozesstemperatur wird im Bereich von
ungefähr
500°C–1200°C eingestellt
und es wird ein geeigneter Druck von mehreren Hundert m Torr bis
mehrere Torr eingestellt. Es sollte beachtet werden, dass eine geeignete
Prozessanlage und damit entsprechende Parameter, die von der Art
der hier verwendeten Prozessanlage abhängen, ausgewählt werden
kann, um den Nassoxidationsprozess 210 auszuführen, wobei
geeignete Prozessparameter effizient auf der Grundlage von Experimenten festgelegt
werden können,
in denen eine geeignete Dicke 202t auf Basis der schließlich erreichten
Materialeigenschaften und der nachfolgenden Fertigungsstrategie
bestimmt wird. In anderen anschaulichen Ausführungsformen wird die Nassoxidationsumgebung 210 eingerichtet,
indem Wasserdampf zugeführt
wird, möglicherweise
in Verbindung oder alternativ zu Sauerstoff und/oder Wasserstoff,
wobei ebenfalls geeignete Prozessparameter, etwa Durchflussraten
und dergleichen auf Grundlage von Experimenten und dergleichen ausgewählt werden.
-
Aufgrund
des Anwendens eines Nassoxidationsprozesses anstelle einer Trockenoxidation
ist die Oxidationsrate deutlich gleichmäßiger und somit wird eine bessere
Gleichmäßigkeit der
Dicke 202t selbst an kritischen Randbereichen 202p erreicht,
d. h. an einem Grenzgebiet, das durch die Isolationsstruktur 202c und
dem Rand der aktiven Gebiete 202a, 202b gebildet
ist. Beispielsweise weicht eine Dicke am peripheren Gebiet 202p von
der Solldicke 202t in der Mitte des aktiven Gebiets um
ungefähr
weniger als 20% ab und in einigen anschaulichen Ausführungsform
beträgt
die Dickenschwankung über
ein einzelnes aktives Gebiet weniger als ungefähr 10% der maximalen Dicke.
-
2b zeigt
schematisch das Halbleiterbauelement 200 mit einer Oxidmaskenschicht 204,
die auf den aktiven Gebieten 202a, 202b mit einer
besseren Gleichmäßigkeit
gebildet ist. Ferner ist eine Ätzmaske 205 so
vorgesehen, dass die Maskenschicht 204 über dem aktiven Gebiet 202a freiliegt, während der
Bereich der Maskenschicht 204 auf dem aktiven Gebiet 202b abgedeckt
ist. Im Hinblick auf das Vorsehen der Ätzmaske 205, etwa
in Form einer Lackmaske oder in Form eines anderen geeigneten Maskenmaterials,
sei auf das Halbleiterbauelement 100 verwiesen. Das Bauelement 200 wird
der Einwirkung einer Ätzumgebung 211 unterzogen,
um den freiliegenden Bereich der Maskenschicht 204 zu entfernen,
was auf der Grundlage einer beliebigen geeigneten Ätzchemie,
etwa wässrige
HF und dergleichen, bewerkstelligt werden kann. Aufgrund der besseren
Gleichmäßigkeit
der Maskenschicht 204 wird auch der Ätzprozess 211 auf
der Grundlage besserer Prozessbedingungen ausgeführt. Nach dem Ätzprozess 211 wird
die Ätzmaske 205 unter
Anwendung einer geeigneten Ätzstrategie
abgetragen.
-
2c zeigt
schematisch das Halbleiterbauelement 200 in einer weiter
fortgeschrittenen Fertigungsphase. Wie gezeigt, unterliegt das Bauelement 200 der
Einwirkung einer reaktiven Prozessumgebung 206, auch als
ein Reinigungsprozess betrachtet werden kann, um das aktive Gebiet 202a für einen nachfolgenden
selektiven epitaktischen Aufwachsprozess vorzubereiten, wie dies
auch zuvor erläutert ist.
Andererseits bedeckt der verbleibende Bereich der Maskenschicht 204 zuverlässig das
aktive Gebiet 202b ab. Wie mit Bezug zu dem Bauelement 100 beschrieben
ist, kann der Reinigungsprozess 206 Oxidmaterialien, Kontaminationsstoffe
und andere Komponenten entfernen, wodurch ebenfalls ein gewisser Grad
an Materialverlust der Maskenschicht 204 hervorgerufen
wird, woraus sich eine geringere Dicke 204r ergibt. Im
Gegensatz zur konventionellen Strategie besitzt jedoch die geringere
Dicke 204r eine bessere Gleichmäßigkeit und somit wird ein
geringer ausgeprägter
Unterschied zwischen peripheren Gebieten und zentralen Gebieten
des aktiven Gebiets erreicht. Die Dicke 204r kann somit
ebenfalls um weniger als ungefähr
20% schwanken, während
in anderen Fällen
eine Variabilität
der Dicke ungefähr
weniger als 10% beträgt.
-
Wie
zuvor erläutert
ist, erfordert der Disponierverlauf in einer komplexen Fertigungsstätte gewisse
Wartezeiten zwischen aufeinanderfolgenden Prozessen, beispielsweise
aufgrund von vorhersehbaren oder nicht vorhersehbaren Verzögerungen,
die durch vorhersagbare oder nicht vorhersagbare Wartungsereignisse
und dergleichen hervorgerufen werden können, wobei eine Wartezeit-„Überschreitung” häufig auftritt,
insbesondere wenn lediglich kleine Zeitintervalle zwischen kritischen
Prozessschritten als zulässig
erachtet werden. Beispielsweise werden der Reinigungsprozess 206 und
der nachfolgende selektive epitaktische Aufwachsprozess als kritische Prozessschritte
in dem Sinne betrachtet, um eine ungeeignete Wartezeit zwischen
diesen beiden Prozessen zu beeinträchtigten Oberflächenbedingungen führen kann,
die wiederum zu Prozessschwankungen während des selektiven epitaktischen
Abscheidens des Schwellwert einstellenden Halbleitermaterials führen kann,
so dass sich daraus unterschiedliche Transistoreigenschaften ergeben
können,
wie dies zuvor erläutert
ist. Folglich wird in einigen anschaulichen Ausführungsformen aufgrund der besseren Gleichmäßigkeit
die reduzierte Dicke 204r so gewählt, dass dennoch Prozesstoleranzen
im Hinblick auf eine Neubearbeitung vorhanden sind, wenn das Substrat 201 eine
Wartezeitüberschreitung
im Hinblick auf den nachfolgenden selektiven epitaktischen Aufwachsprozess
erfährt.
-
2d zeigt
schematisch das Halbleiterbauelement 200 in einem Falle,
in welchem das Bauelement 200 in einem nachfolgenden selektiven
epitaktischen Aufwachsprozess nicht innerhalb eines zulässigen Zeitintervalls
bearbeitet wird, so dass ein weiterer Reinigungsprozess 206a auszuführen ist, um
die erforderlichen Oberflächenbedingungen
für den
nachfolgenden Prozess zu schaffen. In dieser Zeit ist die tatsächliche
Wartezeit Q des Bauelements 200 größer als ein vordefinierter
Schwellwert T, wodurch der Reinigungsprozess 206a erforderlich
wird. Andererseits wird für
Halbleiterbauelemente 200, die die zulässige Wartezeit T einhalten,
die weitere Bearbeitung fortgesetzt, in dem ein selektiver epitaktischer
Aufwachsprozess ausgeführt
wird, wie dies in 2e beschrieben ist.
-
Während des
Reinigungsprozesses 206a, der auf der Grundlage ähnlicher
Prozessparameter wie der Prozess 206 aus 2c ausgeführt wird, wird
das aktive Gebiet 202a „wiederaufbereitet”, wobei
auch ein gewisser Materialabtrag in der Maskenschicht 204 stattfinden
kann, wodurch eine noch geringere Dicke 204q hervorgerufen
wird, jedoch dennoch eine zuverlässige
Abdeckung des aktiven Gebiets 202b aufgrund der besseren
Gleichmäßigkeit der
vorhergehenden Dicke 204r (sie. 2c) sorgt. Folglich
bietet bessere Gleichmäßigkeit
der Maskenschicht 204 eine erhöhte Flexibilität im Fertigungsablauf,
da Wartezeitüberschreitungen
nicht zu einem Verlust der beteiligten Substrate führt, sondern
es ist mindestens ein Wiederbearbeitungszyklus möglich.
-
2e zeigt
schematisch das Halbleiterbauelement 200, das das Bauelement
aus 2c repräsentiert,
wenn eine Wartezeitüberschreitung
aufgetreten ist, oder dass das Bauelement 200 in 2d repräsentiert,
wenn eine Wartezeitverletzung ein Neubearbeiten des Bauelements 200 erforderlich macht.
Während
des selektiven epitaktischen Aufwachsprozesses 207 wird
ein Schwellwert einstellendes Halbleitermaterial 208 auf
dem aktiven Gebiet 202a mit einer geeigneten Dicke und
Materialzusammensetzung hergestellt, um einen gewünschten Schwellwert
in Verbindung mit einer komplexen Gateelektrodenstruktur zu erreichen,
die noch zu bilden ist. In einer anschaulichen Ausführungsform
repräsentiert
das Halbleitermaterial 208 eine Silizium/Germaniumlegierung
mit einer Germaniumkonzentration von ungefähr 20 atom % Germanium und
mehr, um einen geeigneten Valenzbandversatz für einen p-Kanaltransistor zu
erreichen. Andererseits repräsentiert das
aktive Gebiet 202b ein p-dotiertes Gebiet für einen
n-Kanaltransistor. Nach dem selektiven epitaktischen Aufwachsprozess 207 wird
die Maskenschicht 204 entfernt, wie dies auch zuvor mit
Bezug zu dem Bauelement 100 erläutert ist, und die weitere
Bearbeitung wird fortgesetzt, indem die Transistorstrukturen hergestellt
werden.
-
2f zeigt
schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen
Fertigungsphase. Wie gezeigt, ist ein Transistor 250a,
etwa ein p-Kanaltransistor, in und über dem aktiven Gebiet 202a gebildet,
das ein Kanalgebiet 252 und Drain- und Sourcegebiete 253 möglicherweise
in Verbindung mit Metallsilizidgebieten 254 aufweist. Es
sollte beachtet werden, dass zumindest das Kanalgebiet 252 die
Schwellwert einstellende Halbleiterlegierung 208 mit einer
geeigneten Materialzusammensetzung und Dicke aufweist, wie dies
auch zuvor angegeben ist, wodurch ein Schwellwerttransistor 250a in
Verbindung mit einem Gatedielektrikumsmaterial 261 und
einem Metall enthaltenden Elektrodenmaterial 262 einer
Gateelektrodenstruktur 260a eingestellt wird. Die Elektrodenstruktur 260a umfasst
ferner ein zusätzliches
Elektrodenmaterial, etwa ein Polysiliziummaterial, ein Silizium/Germaniummaterial
und dergleichen, möglicherweise
in Verbindung mit einem Metallsilizidmaterial 264. In ähnlicher
Weise enthält
eine Gateelektrodenstruktur 206b des Transistors 250b das
Gatedielektrikumsmaterial 261, das auf dem aktiven Gebiet 202b gebildet
ist. Der weitere Aufbau der Gateelektrodenstruktur 260b ist
im Wesentlichen gleich jenem der Gateelektrodenstruktur 260a.
Wie ebenfalls zuvor erläutert
ist, enthält
typischerweise das Gatedielektrikumsmaterial 261 ein dielektrisches
Material mit großem
E möglicherweise in
Verbindung mit einem konventionellen dielektrischen Material, während das
Metall enthaltende Elektrodenmaterial 262 eine geeignete
Metallsorte aufweist. Es sollte beachtet werden, dass der Bedarf das
Material 262 in den Gateelektrodenstrukturen 260a, 260b sich
zumindest in einer Metallsorte unterscheidet, wenn dies als geeignet
erachtet wird.
-
Ferner
ist eine Seitenwandabstandshalterstruktur 251 an Seitenwänden der
Gateelektrodenstrukturen 260a, 260b vorgesehen.
-
Das
in 2f gezeigte Halbleiterbauelement 200 kann
auf der Grundlage beliebiger geeigneter Prozessstrategien zum Strukturieren
der komplexen Gateelektrodenstrukturen 260a, 260b und
zum Herstellen der Drain- und Sourcegebiete 252 in Verbindung
mit den Metallsilizidgebieten 250 hergestellt werden. Bei
Bedarf kann ein zusätzlicher
verformungsinduzierender Mechanismus eingerichtet werden, beispielsweise
durch Einbau einer verformungsinduzierenden Halbleiterlegierung
in einem Teil der Drain- und Sourcegebiete 254, beispielsweise
unter Anwendung einer Silizium/Germaniumlegierung, einer Silizium/Zinnlegierung,
einer Silizium/Germanium/Zinnlegierung, wenn eine kompressive Verformungskomponente
als geeignet erachtet wird, während
eine Silizium-Kohlenstofflegierung vorgesehen werden kann, wenn
eine Zugverformungskomponente zur Steigerung des Transistorleistungsverhaltens geeignet
ist. Während
der gesamten Prozesssequenz wird eine verbesserte Gleichmäßigkeit
insbesondere an einem peripheren Gebiets 202p des aktiven
Gebiets 202b erreicht, aufgrund des Fehlens der Schwellwert
einstellenden Halbleiterlegierung 208, wie dies auch zuvor
erläutert
ist. Beispielsweise wird insbesondere eine bessere Gleichmäßigkeit
während
der Herstellung der Metallsilizidgebiete 254 in dem aktiven
Gebiete 202p aufgrund des Vermeidens von jeglichem Schwellwert
einstellenden Halbleitermaterial erreicht. In ähnlicher Weise wird im Transistor 250a eine
bessere Gleichmäßigkeit
der gesamten Dicke des aktiven Gebiets 202a erreicht, beispielsweise
in der Transistorbreitenrichtung, d. h. in einer Richtung senkrecht
zur Zeichenebene der 2f, da das Entfernen des Maskenmaterials
(siehe 2b) zu einer mehr gleichmäßigeren
Gesamtdicke des aktiven Gebiets 202a aufgrund der besseren
Gleichmäßigkeit
des Maskenmaterials führt.
Da das Schwellwert einstellende Halbleitermaterial 208 sich
bis zu der Isolationsstruktur 202c entlang der Breitenrichtung
erstreckt, wird auch eine bessere Gleichmäßigkeit an Transistoreigenschaften
für den
Transistor 250a erreicht.
-
2g zeigt
schematisch das Halbleiterbauelement 200 gemäß weiteren
anschaulichen Ausführungsformen,
in denen eine bessere Oxidationsgleichmäßigkeit im Vergleich zu konventionellen
Trockenoxidationsstrategien erreicht wird. Wie gezeigt, unterliegt
das Bauelement 200 der Einwirkung einer Ätzumgebung 212,
um in selektiver Weise Material von der Isolationsstruktur 202c in
gesteuerter Weise abzutragen, wodurch eine Vertiefung 202d erzeugt wird.
Zu diesem Zweck können
beliebige geeignete nasschemische Ätzrezepte oder plasmaunterstützte Ätzrezepte
eingesetzt werden. Zum Beispiel wird die Vertiefung 202d auf
der Grundlage von Flusssäure hergestellt.
Folglich wird ein Teil der Seitenwandbereiche 202f durch
Erzeugen der Vertiefung 202d freigelegt.
-
2h zeigt
schematisch das Halbleiterbauelement 200 während eines
Oxidationsprozesses 120a, um die Oxidmaskenschicht 204 in
den aktiven Gebieten 202a, 202b zu erzeugen. Aufgrund
des Freilegens der Seitenwandbereiche 202f (siehe 2g)
ist eine weniger ausgeprägte
Verspannungskomponente in dem peripheren Gebiet 204p vorhanden,
wobei auch ein größerer Oberflächenbereich
für die
Sauerstoffdiffusion verfügbar
ist, wodurch die Oxidationsrate in einer lokal beschränkten Weise
in dem peripheren Gebiet 202p erhöht wird. Somit kann der Oxidationsprozess 210a als
ein „trockener” Oxidationsprozess
auf der Grundlage ähnlicher
Prozessparameter wie in konventionellen Strategien ausgeführt werden.
Während
des Oxidationsprozesses 210a wird folglich Siliziummaterial
verbraucht, um die Schicht 204 zu erzeugen, wobei der Verbrauch
an Siliziummaterial in einigen anschaulichen Ausführungsformen
vergleichbar oder im Wesentlichen gleich ist zur zuvor gebildeten
Vertiefung 202d, so dass bei Bedarf die verbleibenden aktiven Gebiete 202a, 202b im
Wesentlichen den gleichen Höhenpegel
wie die Isolationsstruktur 202c besitzen. In anderen Fällen wird
eine andere geeignete Einstellung der Dicke der Maskenschicht 204 in
Bezug auf die Vertiefung 202d ausgewählt. Folglich wird ein hohes
Maß an
Kompatibilität
zu konventionellen Prozessstrategien durch das lokale Anpassen der
Oxidationsrate beibehalten, wodurch ferner die Gleichmäßigkeit
der resultierenden Dicke der Maskenschicht 204 verbessert
wird. Daraufhin wird die weitere Bearbeitung fortgesetzt, wie dies
zuvor beschrieben ist, wobei auch bessere Wiederbearbeitungstoleranzbereiche
auf der Grundlage des Maskenmaterials 204, das während des
Oxidationsprozesses 201a erzeugt wird, erreicht werden.
-
Es
gilt also: die vorliegende Erfindung stellt Halbleiterbauelemente
und Fertigungstechniken zur Herstellung dieser Bauelemente bereit,
wobei Transistoren mit Gateelektrodenstrukturen auf der Grundlage
dielektrischer Materialien mit großem E und Metall enthaltenden
Elektrodenmaterialien aufweisen, wobei eine geeignete Schwellwertspannung
für p-Kanaltransistoren
und n-Kanaltransistoren in einer frühen Fertigungsphase auf Basis
einer Schwellwert einstellenden Halbleiterlegierung eingestellt
wird. Bessere Prozessgleichmäßigkeit
und Toleranzbereiche im Hinblick auf die Wiederbearbeitung von Substraten
vor dem epitaktischen Aufwachsprozess können erreicht werden, indem
die Gleichmäßigkeit
einer Oxidhartmaskenschicht verbessert wird, was mittels eines Nassoxidationsprozesses
und/oder durch Vergrößern eines
Oberflächenbereichs
an peripheren Gebieten von aktiven Gebieten vor dem Oxidationsprozess
bewerkstelligt werden kann.
-
Weitere
Modifizierungen und Variationen der vorliegenden Erfindung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art und Weise des Ausführens der hierin bereitgestellten
Lehre zu vermitteln. Selbstverständlich sind
die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten
Ausführungsformen zu
betrachten.