DE102009007947A1 - Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays - Google Patents

Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays Download PDF

Info

Publication number
DE102009007947A1
DE102009007947A1 DE102009007947A DE102009007947A DE102009007947A1 DE 102009007947 A1 DE102009007947 A1 DE 102009007947A1 DE 102009007947 A DE102009007947 A DE 102009007947A DE 102009007947 A DE102009007947 A DE 102009007947A DE 102009007947 A1 DE102009007947 A1 DE 102009007947A1
Authority
DE
Germany
Prior art keywords
oled
drain
source
thin
film transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009007947A
Other languages
English (en)
Other versions
DE102009007947B4 (de
Inventor
Thomas Bürgstein
Patrick Schalberger
Norbert Frühauf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Stuttgart
Original Assignee
Universitaet Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitaet Stuttgart filed Critical Universitaet Stuttgart
Priority to DE102009007947.5A priority Critical patent/DE102009007947B4/de
Priority to JP2010031759A priority patent/JP2010183086A/ja
Priority to US12/699,580 priority patent/US8314035B2/en
Priority to KR1020100010404A priority patent/KR101104431B1/ko
Priority to TW099103428A priority patent/TWI545989B/zh
Publication of DE102009007947A1 publication Critical patent/DE102009007947A1/de
Application granted granted Critical
Publication of DE102009007947B4 publication Critical patent/DE102009007947B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F7/00—Show stands, hangers, or shelves, adapted for particular articles or materials
    • A47F7/14—Show stands, hangers, or shelves, adapted for particular articles or materials for pictures, e.g. in combination with books or seed-bags ; for cards, magazines, newspapers, books or booklike articles, e.g. audio/video cassettes
    • A47F7/146—Show stands, hangers, or shelves, adapted for particular articles or materials for pictures, e.g. in combination with books or seed-bags ; for cards, magazines, newspapers, books or booklike articles, e.g. audio/video cassettes the show stands or the like being provided with compartments or pockets
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F1/00—Racks for dispensing merchandise; Containers for dispensing merchandise
    • A47F1/04—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs
    • A47F1/08—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs dispensing from bottom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F5/00—Show stands, hangers, or shelves characterised by their constructional features
    • A47F5/08—Show stands, hangers, or shelves characterised by their constructional features secured to the wall, ceiling, or the like; Wall-bracket display devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Verfahren und Herstellung eines Aktiv-Matrix-OLED-Displays, wobei zur Ansteuerung der Bildpunkte jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, mit einer verringerten Zahl photolithographischer Strukturierungsschritte.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, wobei zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind.
  • Für die Herstellung von Aktiv-Matrix-OLED-Displays, d. h. von Displays mit aktiv angesteuerten Bildpunkten, die organische Licht emittierende Dioden (OLED) aufweisen, werden bisher mindestens fünf photolithographische Prozessschritte benötigt. Entsprechende Herstellungsverfahren sind beispielsweise in „LTPS-TFT Process for AMOLED-Displays", E. Persidis et al., ITC-International Thin Film Transistor Conference, 2007, in der US 2007/0072348 A1 und in der US 6,515,428 B1 beschrieben.
  • Die Kosten einer industriellen Fertigung von AMOLED-Displays hängen jedoch entscheidend von der Komplexität des Prozesses und somit insbesondere von der Anzahl photolithographischer Prozessschritte ab.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, Herstellungsverfahren für Aktiv-Matrix-OLED-Displays bereitzustellen, die kostengünstiger sind als die bekannten Verfahren, wobei die Eigenschaften der damit hergestellten Displays qualitativ mindestens den Eigenschaften nach konventionellen Verfahren hergestellter Displays entsprechen.
  • Die Aufgabe wird mit einem Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, wobei zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, gelöst, das gekennzeichnet ist durch die Schritte:
    • a. Abscheiden des Drain-Source- und des Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen;
    • b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines Dielektrikums mit Vakuumprozessen;
    • c. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der Dünnschichttransistoren der Blindpunktschaltung und des Drain- bzw. Source-Bereichs des Treiber-Transistors mit dem später abzuscheidenden OLED-Material;
    • d. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials;
    • e. Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  • Dieses erfindungsgemäße Verfahren kommt mit lediglich drei photolithographischen Prozessschritten aus. Durch die Einsparung von zwei oder mehr photolithographischen Maskenschritten gegenüber bekannten Herstellungsverfahren lassen sich damit die Fertigungskosten für die Herstellung von Aktiv-Matrix-OLED-Displays deutlich reduzieren. Darüber hinaus ist der Prozess sehr vorteilhaft, da eine Unterbrechung des Vakuums zwischen der Abscheidung der dotierten und der intrinsischen Halbleiterschicht vermieden werden kann. Die Abscheidung aller Materialien kann mithilfe konventioneller Vakuumprozesse wie PECVD (Plasma Enhanced Chemical Vapor Deposition) vorgenommen werden. Die während des Herstellungsverfahrens gebildeten Dünnschichttransistoren sind so genannte Top-Gate-Transistoren, deren Einsatz zwar bei LCD-Displays als problematisch gilt, die sich jedoch zur Ansteuerung von OLED-Displays gut einsetzen lassen, wie sich bei den erfindungsgemäß hergestellten Displays herausgestellt hat.
  • Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, bei dem zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, wobei der Halbleiter separat strukturiert wird, das gekennzeichnet ist durch die Schritte:
    • a. Abscheiden des Drain-Source- und Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen;
    • b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines ersten Dielektrikums mit Vakuumprozessen;
    • c. photolithographisches Strukturieren der Halbleiterinseln;
    • d. Abscheiden eines zweiten Dielektrikums mit Vakuumprozessen;
    • e. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der Dünnschichttransistoren der Bildpunktschaltung und des Drain- bzw. Source-Bereichs des Treiber-Transistors mit dem später abzuscheidenden OLED-Material;
    • f. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials;
    • g. Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  • Die separate Strukturierung der Halbleiterinseln ist vorteilhaft, wenn eine zusätzliche Reduzierung der Leckströme angestrebt wird. Darüber hinaus werden gleichzeitig parasitäre Dünnschichttransistoren vermieden. Zudem ist durch die geteilte Abscheidung des Dielektrikums eine zusätzliche Passivierung der Dünnschichttransistoren nicht erforderlich. Diese Art der Anordnung erfordert allerdings einen weiteren photolithographischen Prozessschritt zur Strukturierung der Halbleiterinseln.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, bei dem zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, die unterhalb der OLED angeordnet sind, ist gekennzeichnet durch die Schritte:
    • a. Abscheiden des Drain-Source- und Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen;
    • b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines Dielektrikums mit Vakuumprozessen;
    • c. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der beiden Dünnschichttransistoren der Bildpunktschaltung und der Drain-Source-Bereiche des Treiber-Transistors mit der später abzuscheidenden Grundelektrode des OLED;
    • d. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials;
    • e. Aufbringen und photolithographisches Strukturieren einer Passivierungs- und Planarisierungsschicht;
    • f. Aufbringen und photolithographisches Strukturieren des Grundelektrodenmaterials der OLED;
    • g. ganzflächiges Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  • Die Anordnung der Ansteuerschaltung unterhalb der OLED ist vorteilhaft, wenn die Apertur des Bildpunktes möglichst groß sein soll. Diese Art der Anordnung erfordert einen fünften photolithographischen Prozessschritt zur Strukturierung der Anode der OLED. Die Herstellung eines Displays mit vollständig unterhalb der OLED angeordneter Ansteuerschaltung nach einem Verfahren nach dem Stand der Technik erfordert dagegen mindestens sieben photolithographische Strukturierungen.
  • Bei diesen Verfahren lassen sich das OLED-Material und das Deckelektrodenmaterial vorzugsweise mittels einer Schattenmaske aufbringen. Ein nachträgliches Strukturieren dieser Materialien ist damit nicht erforderlich.
  • Das dotierte Halbleitermaterial kann selektiv abgeschieden werden, indem ein abwechselndes Abscheiden und Ätzen des Halbleitermaterials, das mit dem Drain-Source- und Spaltenmaterial eine stärkere Bindung eingeht als mit dem Substratmaterial, durchgeführt wird. Durch die geringeren atomaren Bindungskräfte zwischen dem Halbleitermaterial und dem Substratmaterial wird das direkt über dem Substratmaterial aufgebrachte Halbleitermaterial schneller abgeätzt als über dem Drain-Source- und Spaltenmaterial. Durch eine entsprechende Wahl der Zykluszeiten für das Abscheiden und das Ätzen der Halbleiterschichten ist es daher möglich, die dotierte Halbleiterschicht direkt über dem Substratmaterial in jedem Ätzschritt vollständig wieder zu entfernen, während über dem Drain-Source- und Spaltenmaterial jeweils eine dünne Halbleiterschicht verbleibt, die in jedem Zyklusschritt weiter anwächst.
  • Weitere Vorteile ergeben sich, wenn mikrokristallines Silizium als intrinsisches Halbleitermaterial verwendet wird. Mikrokristallines Silizium bildet beim Wachstum vor allem an der Oberfläche Kristalle aus, sodass insbesondere an dieser Stelle die positiven Eigenschaften dieses Materials wirksam werden. Da die Transistoren bei diesem Verfahren Top-Gate-Transistoren sind, befindet sich der Kanal der Transistoren an der Oberfläche des intrinsischen Halbleiters und direkt darunter. Gerade für diesen Typ von Transistoren ist daher mikrokristallines Silizium besonders geeignet. Mit mikrokristallinem Silizium ist es aufgrund der Kristallinität des Materials möglich, im Rahmen eines relativ einfachen Prozesses sehr stabile Dünnschichttransistoren herzustellen. Weiterhin ist der Einsatz von mikrokristallinem Silizium optimal, da die selektive Abscheidung von Silizium als Kontaktschicht in mikrokristalliner Form erfolgt. Mikrokristallines Silizium weist hierfür eine passende Bandstruktur auf. Das erfindungsgemäße Verfahren lässt sich jedoch auch mit anderen Halbleitern realisieren.
  • Als Drain-Source- und Spaltenmaterial lassen sich verschiedene Metalle, mit besonderem Vorteil jedoch MoTa verwenden, mit dem sich das selektive Abscheiden des Halbleitermaterials relativ einfach und mit wenigen Zyklen realisieren lässt.
  • Bei einer bevorzugten Variante der Verfahren können die Überlappkapazitäten der Dünnschichttransistoren als Speicherkondensator genutzt werden. Dies kann bereits ausreichend sein, um die Spannung am Bildpunkt aufrecht zu erhalten. Alternativ oder zusätzlich kann ein Speicherkondensator durch einen vergrößerten Überlappbereich zwischen dem Gate und dem Drain-Source-Bereich des Treiber-Transistors hergestellt werden.
  • Möchte man die OLED ganzflächig aufbringen, so ist eine vorhergehende Isolierung der darunter liegenden Ansteuerschaltung notwendig. Bei dieser Verfahrensvariante wird daher vor dem Aufbringen des OLED- und des Deckelektrodenmaterials eine Passivierungs- und Planarisierungsschicht abgeschieden und photolithographisch strukturiert, bevor das OLED- und das Deckelektrodenmaterial ganzflächig auf das Display aufgebracht werden. Es ist somit ein vierter photolithographischer Prozessschritt erforderlich. Dafür ist für das Aufbringen des OLED- und des Deckelektrodenmaterials keine Schattenmaske erforderlich.
  • Die erfindungsgemäßen Verfahren erlauben weitere vorteilhafte Ausgestaltungen. So ist es möglich, durch die Herstellung zusätzlicher Durchkontaktierungen und angepasster Gate-Strukturen die Leitungswiderstände von Drain-Source- und Spaltenstrukturen zu verringern und Redundanzen zu schaffen. Dabei wird über den Drain-Source- und Spaltenstrukturen mit der Durchkontaktierungsmaske der Schichtstapel entfernt, sodass in diesem Bereich bei der nachfolgenden Abscheidung und Strukturierung des Gate-Materials eine zusätzliche Metallisierungsschicht auf den Drain-Source- und Spaltenstrukturen aufgebracht wird. Diese zusätzliche Schicht reduziert den Leitungswiderstand und erhöht die Ausbeute in der industriellen Fertigung aufgrund der dadurch geschaffenen Redundanzen einzelner Strukturen. Ebenso ist es durch ein Auftrennen insbesondere der Gate-Strukturen möglich, Leckströme zu minimieren. Durch eine Vermeidung der Auftrennung lässt sich dagegen die Apertur der Bildpunkte erhöhen. Außerdem lassen sich die Durchkontaktierungen derart strukturieren, dass das Entstehen parasitärer Dünnschichttransistoren vermieden werden kann. Hierbei werden die Durchkontaktierungen vergrößert und/oder zusätzliche Durchkontaktierungen im Bereich der späteren Gate-Strukturen geschaffen.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele erfindungsgemäßer Herstellungsverfahren für Aktiv-Matrix-OLED-Displays anhand der Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 einen beispielhaften Schaltplan eines Bildpunktes eines Aktiv-Matrix-OLED-Displays;
  • 2 eine Draufsicht auf einen Bildpunkt eines Aktiv-Matrix-OLED-Displays;
  • 3a–3e Draufsichten und Querschnitte von Bildpunkten eines Aktiv-Matrix-OLED-Displays während verschiedener Stufen eines ersten Herstellungsverfahrens;
  • 4a–4d Varianten des ersten Herstellungsverfahrens anhand von Draufsichten und Querschnitten von Bildpunkten eines Displays;
  • 5a + 5b Draufsichten und Querschnitte von Bildpunkten eines Aktiv-Matrix-OLED-Displays während der letzten Stufen seiner Herstellung nach einem zweiten Herstellungsverfahren;
  • 5c eine Draufsicht auf einen Bildpunkt gemäß 5b mit einer alternativen Strukturierung der Passivierungsschicht;
  • 6a–6g Draufsichten und Querschnitte eines Bildpunkts eines Aktiv-Matrix-OLED-Displays während verschiedener Stufen eines dritten Herstellungsverfahrens;
  • 7a–7g Draufsichten und Querschnitte eines Bildpunkts eines Aktiv-Matrix-OLED-Displays während verschiedener Stufen eines vierten Herstellungsverfahrens.
  • 1 zeigt einen beispielhaften Schaltplan eines Bildpunkts eines Aktiv-Matrix-OLED-Displays mit zwei Dünnschichttransistoren TFT1 und TFT2, einem Speicherkondensator C sowie einer nicht invertierten OLED. Das Zeilensignal Vrow kann über den Transistor TFT1 (Schalttransistor) den Bildpunkt selektieren, während das Spaltensignal Vcol über den zweiten Transistor TFT2 (Treiber-Transistor) den Stromfluss durch die OLED steuert. Der Speicherkondensator C kann alleine durch die überlappkapazitäten der Dünnschichttransistoren realisiert sein. Andere Bildpunktschaltungen können mit dem erfindungsgemäßen Verfahren ebenso realisiert werden, beispielsweise Schaltungen mit invertierten OLEDs oder mit zusätzlichen Bauelementen zur Kompensation von Alterungserscheinungen.
  • 2 zeigt weiß gezeichnet das Drain-Source-Material und das Spaltenmaterial und gestreift gezeichnet das Gate- und Zeilenmaterial eines Bildpunkts, das einen Schaltplan gemäß 1 aufweist. Die beiden Dünnschichttransistoren TFT1 und TFT2 und der Speicherkondensator des Bildpunkts sind durch Kreise markiert. Darüber hinaus ist die Grundelektrode der OLED gekennzeichnet (dunkles Quadrat).
  • In den 3a–3e ist die Herstellung von vier Bildpunkten eines Aktiv-Matrix-OLED-Displays nach einem ersten Verfahren beschrieben, wobei die Speicherkondensatoren der Bildpunkte hier alleine durch die Überlappkapazitäten der Dünnschichttransistoren gebildet werden. In 3a ist das Aufbringen und Strukturieren des Drain-Source- sowie des Spaltenmaterials (weiß) gezeigt. 3b veranschaulicht im Querschnitt das selektive Abscheiden eines dotierten Halbleitermaterials, eines intrinsischen Halbleitermaterials und eines Dielektrikums (HL-Schichtstapel) mit Vakuumprozessen. In 3c wird im Querschnitt und in der Draufsicht die Strukturierung der Durchkontaktierungen illustriert, bevor in 3d das Gate- und Zeilenmaterial (gestreift) aufgebracht und strukturiert wird. Falls die Materialien nicht selektiv zu ätzen sind, muss das Gate-Material Teile der Spalten- und Drain-Source-Struktur überdecken. Dies ist nötig, damit die Spaltenleitungen das OLED-Material nicht direkt kontaktieren. Abschließend wird in 3e im Querschnitt und in der Draufsicht das Aufbringen des OLED-Materials (liniert) und des Deckelektrodenmaterials (dick gestreift) mithilfe einer Schattenmaske (gekachelt) dargestellt.
  • 4a zeigt eine zu 3d alternative Strukturierung des Gate-Materials, das zu einem besseren Leckstromverhalten des Displays führt. Bei der Strukturierung gemäß 3d erstreckt sich das Gate-Material ohne Unterbrechungen auch über die Spalten. Dadurch kann es zu ungewollten Leckströmen durch Schottky-Dioden kommen. Dies kann durch eine Strukturierung des Gate-Materials gemäß 4a minimiert werden.
  • In 4b wird ein größerer Überlappbereich zwischen dem Gate- und dem Drain- bzw. Source-Material des TFT2 gezeigt, der zu einer Ausbildung eines expliziten Speicherkondensators C führt.
  • 4e schließlich verdeutlicht die in 3c gezeigte Strukturierung der Halbleiterinseln, während in 4d eine Variante der Strukturierung der Halbleiterinseln gezeigt ist, bei der die Ausbildung parasitärer TFTs vermieden wird, wie insbesondere auch die Querschnittsdarstellungen der 4c und 4d verdeutlichen. Die parasitären Transistoren zwischen dem Source-Kontakt des TFT1, dem Gate und den D-S-Kontakten des TFT2 gemäß 4c treten in 4d nicht mehr auf.
  • Soll das OLED-Material vollflächig über dem Bildpunkt abgeschieden werden, so kann das Verfahren gemäß den 5a und 5b durchgeführt werden. Wie 5a zeigt, wird vor dem Aufbringen des OLED-Materials eine Passivierung (wellenförmig) aufgebracht und photolithographisch strukturiert. Anschließend kann das OLED-Material (liniert) und das Deckelektrodenmaterial (dick gestreift) vollflächig abgeschieden werden, wie 5b zeigt. In 5c ist eine zu 5a alternative Strukturierung der Passivierung gezeigt, die das Leckstromverhalten des Displays verbessert.
  • In den 6a–6g wird die Durchführung eines Verfahrens zur Herstellung eines Aktiv-Matrix-OLED-Displays gezeigt, bei dem die Halbleiterinseln der Dünnschichttransistoren separat strukturiert werden. Die in den 6a–6g gezeigten Schritte entsprechen prinzipiell den Schritten der 3a–3c. Allerdings werden zunächst, wie in 6c dargestellt ist, die Halbleiterinseln strukturiert und anschließend, wie 6d zeigt, eine weitere dielektrische Schicht ganzflächig abgeschieden.
  • In den 7a–7g wird die Durchführung eines Verfahrens zur Herstellung eines Aktiv-Matrix-OLED-Displays gezeigt, bei dem die Ansteuerschaltungen der Bildpunkte vollständig unterhalb der OLED angeordnet sind. Die in den 7a–7d gezeigten Schritte entsprechen prinzipiell den Schritten der 3a–3d, wobei jetzt jedoch keine Grundelektrode für die OLED strukturiert wird. Anschließend wird gemäß 7e eine Passivierung (wellenförmig schraffiert) aufgebracht und strukturiert bevor gemäß den 7f und 7g vollflächig zunächst das Grundelektrodenmaterial, das photolithographisch strukturiert wird, dann das eigentliche OLED-Material und zum Schluss das Deckelektrodenmaterial der OLED aufgebracht werden.
  • Wie 7c zeigt, werden auch bei den Spalten Durchkontaktierungen strukturiert. Das anschließende Überdecken dieser Stellen mit Zeilen- und Gate-Material (7d) führt zu verringerten Leitungswiderständen und Redundanzen. Letztere können ausgenutzt werden, falls Defekte bei der Strukturierung des Spaltenmaterials aufgetreten sind, wodurch sich die Fertigungsausbeute erhöhen lässt. Diese Redundanzen und Reduzierungen der Leitungswiderstände lassen sich überall dort anbringen, wo das Spalten- und Drain-Source-Material einen genügend großen Abstand zu den Zeilen und den TFTs aufweist. Diese Reduktion der Leitungswiderstände und die Ermöglichung von Redundanzen lassen sich auch bei den Verfahren mit drei oder vier lithographischen Masken (3a–3c; 4a–4d; 5a–5c) realisieren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2007/0072348 A1 [0002]
    • - US 6515428 B1 [0002]
  • Zitierte Nicht-Patentliteratur
    • - „LTPS-TFT Process for AMOLED-Displays”, E. Persidis et al., ITC-International Thin Film Transistor Conference, 2007 [0002]

Claims (12)

  1. Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, wobei zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, gekennzeichnet durch die Schritte: a. Abscheiden des Drain-Source- und Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen; b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines Dielektrikums mit Vakuumprozessen; c. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der Dünnschichttransistoren der Bildpunktschaltung und des Drain- bzw. Source-Bereichs des Treiber-Transistors mit dem später abzuscheidenden OLED-Material; d. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials; e. Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  2. Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, bei dem zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, wobei der Halbleiter separat strukturiert wird, gekennzeichnet durch die Schritte: a. Abscheiden des Drain-Source- und Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen; b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines ersten Dielektrikums mit Vakuumprozessen; c. photolithographisches Strukturieren der Halbleiterinseln; d. Abscheiden eines zweiten Dielektrikums mit Vakuumprozessen; e. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der Dünnschichttransistoren der Bildpunktschaltung und des Drain- bzw. Source-Bereichs des Treiber-Transistors mit dem später abzuscheidenden OLED-Material; f. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials; g. Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  3. Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays, wobei zur Ansteuerung der Bildpunkte des Displays jeweils mindestens zwei Dünnschichttransistoren und ein Speicherkondensator vorgesehen sind, die unterhalb der OLED angeordnet sind gekennzeichnet durch die Schritte: a. Abscheiden des Drain-Source- und Spaltenmaterials auf ein Substrat und anschließendes photolithographisches Strukturieren der Drain-Source-Bereiche und der Spaltenleitungen; b. selektives Abscheiden eines dotierten Halbleitermaterials und ganzflächiges Abscheiden eines intrinsischen Halbleitermaterials sowie eines Dielektrikums mit Vakuumprozessen; c. photolithographisches Strukturieren der Durchkontaktierungen für die elektrische Verbindung der beiden Dünnschichttransistoren der Bildpunktschaltung und der Drain-Source-Bereiche des Treiber-Transistors mit der später abzuscheidenden Grundelektrode des OLED; d. Aufbringen und photolithographisches Strukturieren des Gate- und Zeilenmaterials; e. Aufbringen und photolithographisches Strukturieren einer Passivierungs- und Planarisierungsschicht; f. Aufbringen und photolithographisches Strukturieren des Grundelektrodenmaterials der OLED; g. ganzflächiges Aufbringen des OLED-Materials und des Deckelektrodenmaterials für die OLED.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das OLED-Material und das Deckelektrodenmaterial mittels einer Schattenmaske aufgebracht werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das dotierte Halbleitermaterial selektiv abgeschieden wird, indem ein abwechselndes Abscheiden und Ätzen des Halbleitermaterials, das mit dem Drain-Source- und Spaltenmaterial eine stärkere Bindung eingeht als mit dem Substratmaterial, durchgeführt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass mikrokristallines Silizium als intrinsisches Halbleitermaterial verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass als Drain-Source- und Spaltenmaterial MoTa verwendet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Überlappkapazitäten der Dünnschichttransistoren als Speicherkondensator genutzt werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass ein Speicherkondensator durch einen vergrößerten Überlappbereich zwischen dem Gate und Drain oder Source des Treiber-Transistors hergestellt wird.
  10. Verfahren nach einem der Ansprüche 1 oder 2 oder 4 bis 9, dadurch gekennzeichnet, dass vor dem Aufbringen des OLED- und des Deckelektrodenmaterials eine Passivierungs- und Planarisierungsschicht abgeschieden und photolithographisch strukturiert wird, bevor das OLED- und das Deckelektrodenmaterial ganzflächig auf das Display aufgebracht werden.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass durch Herstellung zusätzlicher Durchkontaktierungen und angepasster Gate-Strukturen Leitungswiderstände von Drain-Source- und Spaltenstrukturen reduziert und Redundanzen geschaffen werden.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass durch vergrößerte und/oder zusätzliche Durchkontaktierungen das Ausbilden von parasitären Dünnschichttransistoren vermieden wird.
DE102009007947.5A 2009-02-06 2009-02-06 Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays Expired - Fee Related DE102009007947B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102009007947.5A DE102009007947B4 (de) 2009-02-06 2009-02-06 Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays
JP2010031759A JP2010183086A (ja) 2009-02-06 2010-01-28 アクティブマトリクスｏｌｅｄディスプレイの製造方法
US12/699,580 US8314035B2 (en) 2009-02-06 2010-02-03 Method for the manufacture of an active matrix OLED display
KR1020100010404A KR101104431B1 (ko) 2009-02-06 2010-02-04 능동 매트릭스 ｏｌｅｄ 디스플레이 제조 방법
TW099103428A TWI545989B (zh) 2009-02-06 2010-02-05 用於製造一主動矩陣有機發光二極體顯示器之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009007947.5A DE102009007947B4 (de) 2009-02-06 2009-02-06 Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays

Publications (2)

Publication Number Publication Date
DE102009007947A1 true DE102009007947A1 (de) 2010-08-19
DE102009007947B4 DE102009007947B4 (de) 2014-08-14

Family

ID=42338548

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009007947.5A Expired - Fee Related DE102009007947B4 (de) 2009-02-06 2009-02-06 Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays

Country Status (5)

Country Link
US (1) US8314035B2 (de)
JP (1) JP2010183086A (de)
KR (1) KR101104431B1 (de)
DE (1) DE102009007947B4 (de)
TW (1) TWI545989B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102361320B1 (ko) 2017-06-27 2022-02-10 엘지전자 주식회사 2단 압축구조를 가지는 로터리 압축기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515428B1 (en) 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
EP1722268A1 (de) * 2005-03-30 2006-11-15 Samsung SDI Co., Ltd. Flachbildschirm und Herstellungsverfahren dafür
US20070072348A1 (en) 2005-09-26 2007-03-29 Chen-Ming Chen Method of manufacturing an amoled
EP1804307A2 (de) * 2006-01-02 2007-07-04 Samsung SDI Co., Ltd. Organischer Dünnschichttransistor und organische lichtemittierende Anzeigevorrichtung damit
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2655774A1 (fr) * 1989-12-08 1991-06-14 Thomson Csf Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication.
JPH0738111A (ja) * 1993-07-22 1995-02-07 Fujitsu Ltd 薄膜トランジスタの形成方法
JPH0822027A (ja) * 1994-07-05 1996-01-23 Fujitsu Ltd 薄膜トランジスタマトリクス基板とその製造方法
FR2732781B1 (fr) * 1995-04-07 1997-06-20 Thomson Lcd Procede de fabrication de matrice active tft pour ecran de systeme de projection
JPH09318975A (ja) * 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
US6507026B2 (en) * 2000-01-12 2003-01-14 Kabushiki Kaisha Toshiba Planar X-ray detector
JP4616596B2 (ja) 2004-08-27 2011-01-19 株式会社 日立ディスプレイズ 電子装置の製造方法
KR101133764B1 (ko) 2005-03-14 2012-04-09 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR20070053838A (ko) * 2005-11-22 2007-05-28 삼성전자주식회사 표시 기판 및 이의 제조방법
KR100829743B1 (ko) * 2005-12-09 2008-05-15 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
JP2007250663A (ja) * 2006-03-14 2007-09-27 Sharp Corp 薄膜トランジスタ構造、表示装置及び表示装置の製造方法
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
CN101262723B (zh) * 2007-03-05 2011-02-02 株式会社日立显示器 有机发光显示装置及其制造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515428B1 (en) 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
EP1722268A1 (de) * 2005-03-30 2006-11-15 Samsung SDI Co., Ltd. Flachbildschirm und Herstellungsverfahren dafür
US20070072348A1 (en) 2005-09-26 2007-03-29 Chen-Ming Chen Method of manufacturing an amoled
EP1804307A2 (de) * 2006-01-02 2007-07-04 Samsung SDI Co., Ltd. Organischer Dünnschichttransistor und organische lichtemittierende Anzeigevorrichtung damit
WO2008069286A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"LTPS-TFT Process for AMOLED-Displays", E. Persidis et al., ITC-International Thin Film Transistor Conference, 2007

Also Published As

Publication number Publication date
TWI545989B (zh) 2016-08-11
KR20100090646A (ko) 2010-08-16
US8314035B2 (en) 2012-11-20
JP2010183086A (ja) 2010-08-19
DE102009007947B4 (de) 2014-08-14
US20100203656A1 (en) 2010-08-12
KR101104431B1 (ko) 2012-01-12
TW201031253A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE602005002522T2 (de) Organische elektrolumineszente Vorrichtung und Herstellungsverfahren
DE102018127655B4 (de) Organische Elektrolumineszenz-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102011076923B4 (de) Verfahren zur herstellung einer organischen lichtemittierenden diodenanzeige
DE102005063623B3 (de) Aktivmatrix-Bauteil mit organischen Leuchtdioden sowie Herstellverfahren für ein solches
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE10357472B4 (de) Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
DE102018122734A1 (de) Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung
DE10360884B4 (de) Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102015116395A1 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE102012112660B4 (de) Anzeigevorrichtungen und Verfahren zu deren Herstellung
DE102006026218B4 (de) Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese
DE102012107977A1 (de) Organische licht-emittierende anzeigevorrichtung und verfahren zum herstellen derselben
DE102004031109A1 (de) Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben
DE102019132804A1 (de) Organische Lichtemissionsanzeigevorrichtung
DE102009044334A1 (de) Doppeltafel-OELD sowie Verfahren zu dessen Herstellung
DE102012024538A1 (de) Organische Lichtemitteranzeigevorrichtung und Ansteuerverfahren dafür
DE10361006A1 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE102019134179B4 (de) Anzeigevorrichtung
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE102014104647B4 (de) Flüssigkristallanzeige, Array-Substrat in einem In-Plane-Switching-Modus und Herstellverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee