DE102008063429A1 - Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege - Google Patents

Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege Download PDF

Info

Publication number
DE102008063429A1
DE102008063429A1 DE102008063429A DE102008063429A DE102008063429A1 DE 102008063429 A1 DE102008063429 A1 DE 102008063429A1 DE 102008063429 A DE102008063429 A DE 102008063429A DE 102008063429 A DE102008063429 A DE 102008063429A DE 102008063429 A1 DE102008063429 A1 DE 102008063429A1
Authority
DE
Germany
Prior art keywords
transistor
semiconductor
lands
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008063429A
Other languages
English (en)
Other versions
DE102008063429B4 (de
Inventor
Jan Hoentschel
G. Robert Mulfinger
Vassilios Austin Papageorgiou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008063429.8A priority Critical patent/DE102008063429B4/de
Priority to US12/648,400 priority patent/US8450124B2/en
Publication of DE102008063429A1 publication Critical patent/DE102008063429A1/de
Priority to US13/869,162 priority patent/US9035306B2/en
Application granted granted Critical
Publication of DE102008063429B4 publication Critical patent/DE102008063429B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

In einem komplexen Halbleiterbauelement sind FINFET-Elemente mit individuell zugänglichen Halbleiterstegen vorgesehen, die mit einer steuerbaren Verbindungsstruktur verbunden sind, um in geeigneter Weise die Transistorkonfiguration, beispielsweise im Hinblick auf den Durchlassstrom, das Ersetzen fehlerhafter Halbleiterstege und dergleichen einzustellen. Folglich können unterschiedliche Transistorkonfigurationen auf der Grundlage einer standardisierten Transistorzellenarchitektur erhalten werden, was zu einer erhöhten Produktionsausbeute von sehr komplexen Fertigungsstrategien bei der Herstellung nichtplanarer Transistorbauelemente führt.

Description

  • GEBIET DER VORLIEGENDEN OFFENBARUNG
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung sehr komplexer integrierter Schaltungen mit Transistorelementen, die eine nicht-planare Kanalarchitektur besitzen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Herstellung moderner integrierter Schaltungen, etwa CPUs, Speicherbauelemente, ASICs (anwendungsspezifische integrierte Schaltungen) und dergleichen, erfordert die Herstellung einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei die Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen das Leistungsverhalten der integrierten Schaltungen bestimmen. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren, die MOS-Technologie aktuell eine der vielversprechendsten Vorgehensweisen aufgrund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie deren Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nichtdotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor wird die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine ebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
  • Gegenwärtig wird der Hauptteil der integrierten Schaltungen auf der Grundlage von Silizium aufgrund der nahezu unbegrenzten Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und der über die letzten 50 Jahre gewonnenen Erfahrung hergestellt. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die das zuverlässige elektrische Isolieren unterschiedlicher Bauteilgebiete ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Durchführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Haushaltsprozesse erforderlich sind, um Dotierstoffe zu aktivieren und Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder einem Metall enthaltenden Material aufgebaut ist, von dem Siliziumkanalgebiet trennt. Bein stetigen Verbessern des Bauteilleistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten unter anderem durch die Spannung gesteuert wird, die an die Gateelektrode angelegt wird, um die Oberfläche des Kanalgebiets auf eine ausreichend hohe Ladungsdichte zu invertieren, um den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung zu erreichen, ist ein gewisses Maß an kapazitiver Kopplung beizubehalten, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet wird. Es zeigt sich, dass das Verringern der Kanallänge für eine planare Transistorkonfiguration eine Erhöhung der kapazitiven Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung während der Kanallänge führen. Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen einen exponentiellen Anstieg des Leckstromes aufgrund der erforderlichen größeren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf. Daher muss die Dicke Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate- und dem Kanalgebiet zu erreichen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid, das ungefähr 1,2 nm dick ist. Obwohl die Anwendung von Hochgeschwindigkeitstransistorelementen mit einem extrem kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistoren, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen wird, Werte für eine Oxiddicke im Bereich von 1–2 nm, die nicht mehr mit den Erfordernissen für komplexe Schaltungen verträglich sind.
  • Daher wurde das Setzen des Siliziumdioxids als Material für Gateisolationsschichten in Betrachtung gezogen, insbesondere für sehr dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien enthalten solche, die eine deutlich größere Permittivität aufweisen, so dass mit einer physikalisch größeren Dicke einer entsprechend hergestellten Gateisolationsschicht eine kapazitive Kopplung erreicht wird, die durch eine sehr dünne Siliziumdioxidschicht erreicht würde. Es wurde daher vorgeschlagen, das Siliziumdioxid mit Materialien mit hoher Permittivität zu ersetzen, etwa Tantaloxid (Ta2O5) mit einem κ von ungefähr 25, Strontiumtitanoxid (SrTiO3) mit einem κ von ungefähr 150, Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Obwohl deutliche Vorteile im Bezug auf das Leistungsverhalten und die Steuerbarkeit komplexer planarer Transistorarchitekturen auf der Grundlage der zuvor genannten Strategien erreicht werden können, wurde im Hinblick auf eine weitere Bauteilskalierung neuer Transistorkonfigurationen vorgeschlagen, eine „dreidimensionale” Architektur vorzusehen, um eine gewünschte Kanalbreite zu erreichen, wobei gleichzeitig eine bessere Steuerbarkeit des Stromflusses durch das Kanalgebiet erreicht wird. Zu diesem Zweck wurden sogenannte FINFETS vorgeschlagen, in denen eine dünne Wand oder ein Steg aus Silizium in einer dünnen aktiven Schicht eines SOI-(Silizium-auf-Isolator-)Substrats hergestellt wird, wobei zumindest an beiden Seitenwänden des Stegs und möglicherweise auch auf der oberen Fläche ein Gatedielektrikumsmaterial und ein Gateelektrodenmaterial vorgesehen werden, wodurch eine „Doppelgate”- oder „Tri-Gate”-Transistorstruktur geschaffen wird, während Kanalgebiet vollständig verarmt ist. Typischerweise ist in anspruchsvollen Anwendungen die Breite der Siliziumstege in der Größenordnung von 10 bis 20 nm und deren Höhe beträgt ungefähr 30 bis 40 nm.
  • Somit können FINFET-Transistorarchitekturen, die hierin auch als Mehr-Gatetransistoren bezeichnet werden, Vorteile im Hinblick auf das Erhöhen der wirksamen Kopplung der Ga teelektrode an die diversen Kanalgebiete bieten, ohne das eine entsprechende Verringerung der Dicke in dem Gatedielektrikumsmaterial erforderlich ist. Ferner kann durch das Bereitstellen dieser nicht-planaren Transistorarchitektur auch die wirksame Kanalbreite erhöht werden, so dass für jeden der Gesamttransistorabmessungen ein erhöhter Durchlassstrom erreicht wird. Aus diesen Gründen wurden große Anstrengungen unternommen, um ein besseres Transistorleistungsverhalten auf der Grundlage von nicht-planaren Transistorarchitekturen zu erreichen, wobei aufwendige Fertigungsprozesse konventionellerweise eingesetzt werden, etwa selektive epitaktische Aufwachstechniken. Mit Bezug zu den 1a–1g wird ein komplexer konventioneller Prozessablauf zur Herstellung eines Mehr-Gatetransistor detaillierter beschrieben, um in deutlicherer Weise die grundlegende Konfiguration und die beteiligten Prozesstechniken zu erläutern.
  • 1a zeigt schematisch eine perspektivische Ansicht eines Transistorelements 100, das als FINFET-Transistor oder Mehr-Gatetransistor bezeichnet werden kann. Wie gezeigt, umfasst der Transistor 100 ein Substrat 101, über welchem eine Basisschicht 102, etwa eine Siliziumschicht oder dergleichen, gebildet ist. Des Weiteren sind mehrere Stege 110 über der Schicht 102 gebildet und aus einem beliebigen geeigneten Halbleitermaterial, etwa Silizium, Silizium/Germanium, oder dergleichen aufgebaut. Wie nachfolgend detaillierter beschrieben ist, können die Stege 110 auf der Grundlage eines epitaktisch aufgewachsenen Halbleitermaterials hergestellt werden, das auf der Basisschicht 102 abgeschieden wird, während in anderen Fällen aufwendige Prozesstechniken angewendet werden, um eine SOI-(Silizium-auf-Isolator-)Konfiguration zu schaffen, wobei die Basisschicht 102 ein isolierendes Material, etwa Siliziumdioxid und dergleichen, repräsentiert. Ferner ist eine Gateelektrodenstruktur 120 über einem zentralen Bereich der Stege 110 gebildet, wobei die Gateelektrodenstruktur 120 ein geeignetes Gatedielektrikumsmaterial aufweist, etwa Siliziumdioxid, in Verbindung mit einem geeigneten Elektrodenmaterial, typischerweise ein Polysiliziummaterial. Somit repräsentiert jeder der Stege 110 in Verbindung mit der gemeinsamen Gateelektrodenstruktur 120 eine einzelne Transistorzelle des Bauelements 100. In dem gezeigten Beispiel besitzen die Stege 110 darauf gebildet eine Deckschicht 112, die sich auch lateral durch die Gateelektrodenstruktur 120 erstreckt, während eine obere Fläche der Stege 110 nicht als ein Kanalgebiet dienen soll. Andererseits können entsprechende Seitenwandoberflächen 110a, 110b der Stege 110 entsprechende Kanalgebiete repräsentieren, deren Leitfähigkeit durch die Gateelektrode 120 gesteuert ist. Es sollte beachtet werden, dass die Stege 110 eine geeignete Dotierstoffkonzentration aufweisen, um entsprechende Drain- und Sourcebereiche in jedem Steg 110 zu bilden, während in anderen Stra tegien entsprechende Drain- und Sourcegebiete in einer späteren Phase ??? werden, nachdem die Endbereiche der Stege 110 miteinander verbunden sind, indem ein weiteres Halbleitermaterial aufgewachsen wird, um die Abstände zwischen den einzelnen Stegen 110 aufzufüllen.
  • 1b zeigt schematisch eine Draufsicht des Bauelements 100 in einer frühen Fertigungsphase. Wie gezeigt können die Stege 110 mit lateralen Abmessungen gemäß den gesamten Entwurfsregeln für das Bauelement 100 hergestellt sein.
  • 1c zeigt schematisch eine Querschnittsansicht des Bauelements 100 aus 1b entlang der Linie lc. Wie gezeigt, erstrecken sich die Stege 110 bis hinab zu der Basisschicht 102, das auf der Grundlage aufwendiger Lithografie- und Ätztechniken erreicht werden kann, in denen ein Halbleitermaterial, etwa ein Siliziummaterial und dergleichen, geätzt wird. Typischerweise wird das Halbleitermaterial der Stege 110 auf der Grundlage komplexer epitaktischer Aufwachstechniken gebildet. Es sollte beachtet werden, dass abhängig von der gesamten Prozessstrategie ein Deckmaterial, etwa die Deckschicht 112 (siehe 1a) vor dem Strukturieren der Stege 110 vorgesehen werden kann, wenn die obere Fläche der Stege 110 nicht als ein Kanalgebiet zu verwenden ist. Vor oder nach dem Strukturieren der Stege 110 wird ein grundlegendes Dotierstoffprofil erzeugt, um beispielsweise die grundlegende Leitfähigkeitsart der Stege und dergleichen einzustellen. Dies kann durch Implantationsverfahren und/oder durch Einbau einer gewünschten Dotierstoffsorte während des epitaktischen Aufwachsprozesses zur Herstellung des Materials für die Stege 110 bewerkstelligt werden. Als nächstes wird die Gateelektrodenstruktur 120 (siehe 1a) hergestellt, beispielsweise indem ein geeignetes Gatedielektrikumsmaterial, etwa Siliziumdioxid, gebildet wird, was durch komplexe Oxidationstechniken und dergleichen bewerkstelligt werden kann, woran sich das Abscheiden des Gateelektrodenmaterials, etwa des Polysiliziums, anschließt. Nach dem Einebnen des Elektrodenmaterials, das auch geeignete Materialien für die Herstellung einer Hartmaske, das Einstellen der gesamten optischen Eigenschaften auf der Grundlage eines ARC-(antireflektierendes Beschichtungs-)Materials und dergleichen aufweisen kann, wird das Elektrodenmaterial durch Anwendung einer Lackmaske strukturiert, die durch Lithografie erzeugt wird und durch Ausführen einer geeigneten Ätzsequenz, wobei ein hoher Grad an Ätzselektivität zwischen dem Gateelektrodenmaterial und dem Gatedielektrikumsmaterial für die Integrität der Endbereiche der Stege 110 sorgt. Beispielsweise sind gut etablierte, aber komplexe Prozesstechniken verfügbar, um Polysiliziummaterial selektiv zu Siliziumdioxid zu ätzen.
  • 1d zeigt schematisch eine Draufsicht des Bauelements 100 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen von Lackmaterialien und anderen Hilfsmaterialien, die zum Strukturieren der Gateelektrodenstruktur 120 verwendet werden. Wie gezeigt, besitzt die Gateelektrodenstruktur 120 geeignete laterale Abmessungen, um einen zentralen Bereich der Stege 110 abzudecken, wodurch entsprechende Kanallängen für jeden der Stege 110 definiert werden. Des Weiteren sind die Stege 110 durch ein Gatedielektrikumsmaterial 121 bedeckt, etwa Siliziumdioxid und dergleichen, wie dies zuvor erläutert ist.
  • 1g zeigt schematisch eine Querschnittsansicht entlang der Linie le, die in 1d gezeigt ist. Wie gezeigt, umfasst die Gateelektrodenstruktur 120 ein Gateelektrodenmaterial 122, das zwischen den Abständen der benachbarten Stege 110 gebildet ist, die von dem Gatedielektrikumsmaterial 121 bedeckt sind. In dem gezeigten Beispiel sei angenommen, dass jeder Oberflächenbereich, d. h. beide Seitenwände 110a, 110b und eine obere Fläche 110t als eigentliche Kanalgebiete dienen, die durch das umgebende Gateelektrodenmaterial 122 gesteuert werden, so dass jeder der Oberflächenbereiche 110a, 110b und 110t als durch eine zugehörige Gateelektrode gesteuert betrachtet werden kann. Nach der Herstellung der Gateelektrodenstruktur 120 werden Drain- und Sourcebereiche, etwa durch Ionenimplantation, hergestellt, wobei das Abscheiden eines Abstandshaltermaterials und das Strukturieren des Materialbedarfs enthalten sein kann, während in anderen Fällen ein Halbleitermaterial zuerst gebildet wird, um die Endbereiche der Stege an beiden Seiten der Gateelektrodenstruktur 120 elektrisch zu verbinden, um damit entsprechende Drain- und Sourcebereiche zu schaffen. Zu diesem Zweck werden die Endbereiche der Stege 110 nicht durch die Gateelektrodenstruktur 120 abgedeckt und diese werden dann freigelegt, indem das Gatedielektrikumsmaterial 121 entfernt wird, was durch gut etablierte Ätzrezepte, beispielsweise auf der Grundlage von Flusssäure und dergleichen, bewerkstelligt werden kann. Daraufhin werden die freiliegenden Oberflächenbereiche der Stege 110 für einen nachfolgenden selektiven epitaktischen Aufwachsprozess vorbereitet, wobei gut etablierte Reinigungsprozesse und dergleichen enthalten sein können.
  • 1f zeigt schematisch eine Draufsicht des Bauelements 100 nach dem Ende des selektiven epitaktischen Aufwachsprozesses, wodurch ein Siliziummaterial oder ein Silizium/Germaniummaterial 131 an beiden Seiten der Gateelektrodenstruktur 120 gebildet wird, wodurch ein Drainbereich 130d und ein Sourcebereich 130s erzeugt werden. Somit sind, wie dies gezeigt ist, die Stege 110 mit einem Endbereich mit dem Drainbereich 130d verbunden und sind mit dem anderen Endbereich mit dem Sourcebereich 130s verbunden.
  • 1g zeigt schematisch eine Querschnittsansicht durch den Drainbereich 120e, wobei gezeigt ist, dass das epitaktisch aufgewachsene Material 131 direkt mit den Stegen 110 in Kontakt ist, wodurch ein zusammenhängendes Draingebiet geschaffen wird, dessen Leitfähigkeit in geeigneter Weise durch Ionenimplantation und dergleichen eingestellt wird, wobei entsprechende Abstandshalterstrukturen hergestellt werden können, wie dies zuvor erläutert ist, um für einen gewünschten Dotierstoffkonzentrationsgradienten in der Nähe der Gateelektrodenstruktur 120 (siehe 1f) zu sorgen.
  • Nach dem Erzeugen des gewünschten Dotierstoffprofils in den Drain- und Sourcebereichen 130d, 130s werden weitere Prozesse ausgeführt, etwa Ausheizprozesse und dergleichen, woran sich das Abscheiden eines geeigneten dielektrischen Zwischenschichtmaterials anschließt, beispielsweise in Form von Siliziumdioxid in Verbindung mit einem geeigneten Ätzstoppmaterial, etwa Siliziumnitrid, das dann strukturiert wird, um Kontaktöffnungen zu erzeugen, die nachfolgend mit einem geeigneten leitenden Material, etwa Wolfram und dergleichen, gefüllt werden.
  • Folglich beinhaltet die zuvor beschriebene Prozesssequenz eine Vielzahl komplexer Fertigungsschritte, die noch komplexere Abhängigkeit untereinander aufweisen können, die schwierig im Voraus abgeschätzt werden kann, so dass eine Änderung in einem dieser Prozessschritte häufig zu nicht vorhersagbaren Änderung in einem oder mehreren der anderen abhängigen Prozessschritte hervorruft. Aus diesem Grund ist es äußerst schwierig, eine Vielzahl unterschiedlicher „Arten” an FINFET-Elementen in einem vorgegebenen Schaltungsaufbau bereitzustellen, was jedoch in komplexen Schaltungen erforderlich ist, die gGeschwindigkeitskritische Logikbereiche, Speicherbereiche, Analogschaltungen und dergleichen aufweisen, wovon jede unterschiedliche „Varianten” an Transistorelementen erfordern kann. Beispielsweise ist in leistungsorientierten Schaltungsbereichen ein moderater Durchlassstrom die bessere Leistung des betrachteten Schaltungsbereichs erforderlich, während in anderen Fällen ein geringerer Durchlassstrom sogar in Verbindung mit deutlich unterschiedlichen Werten gegebenenfalls erforderlich ist, um damit das erforderliche Funktionsverhalten zu erzeugen. Beispielsweise erfordert in statischen RAM-Zellen eine zuverlässige Funktionsfähigkeit der Speicherzelle sehr unterschiedliche Durchlassströme für Durchlasstransistoren und Herabzieh-Transistoren, die daher sehr unterschiedliche Transistorstrukturen erfordern. Obwohl das FINFET-Element mit nicht-planaren Kanalgebieten folglich eine sehr vielversprechende Vorgehensweise für das weitere Verringern der Bauteilabmessungen ist, wobei dennoch ein hoher Grad an Kanalsteuerbarkeit beibehalten wird, ist eine entsprechende Implementierung eines zuverlässigen Fertigungsablaufs für komplexe Schaltungen auf der Grundlage einer vernünftigen Produktionsausbeute sehr schwierig.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Bauelemente und Verfahren, in denen eine höhere Flexibilität beim Vorsehen von Transistorstrukturen von FINFET-Elementen erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert wird.
  • ÜBERBLICK OBER DIE VORLIEGENDE OFFENBARUNG
  • Im Allgemeinen stellt die vorliegende Offenbarung Techniken und Halbleiterbauelemente bereit, in denen der Transistoraufbau komplexer FINFET- oder allgemein Transistoren mit einem nicht-planaren Kanalgebiet nach der Herstellung und/oder während der Funktionslebensdauer des Halbleiterbauelements eingestellt wird, wodurch die Möglichkeit geschaffen wird, „standardmäßig” FINFET-Transistorzellen zu erzeugen, in denen gut definierte Fertigungssequenz angewendet wird, wobei eine gewünschte Transistorkonfiguration, beispielsweise im Hinblick auf den Durchlassstrom, nach dem Ende der Fertigungssequenz eingestellt werden kann. In anderen Fällen wird ein gewisser Grad an Redundanz vorgesehen, so dass entsprechende Transistorzellen, d. h. entsprechende Stege in Verbindung mit einem Bereich der Gateelektrodenstruktur, als außerhalb einer vordefinierten Parametereinstellung erkannt werden können, und funktionell durch andere Halbleiterstege „ersetzt” werden können. Zu diesem Zweck werden einige oder alle einzelnen Halbleiterstege zumindest an einem Endbereich in individueller Weise kontaktiert, indem entsprechende Kontaktelemente vorgesehen werden, wodurch in Kombination mit einer steuerbaren Verbindungsstruktur eine steuerbare Konfiguration der Anzahl der Stege möglich ist, die tatsächlich im Transistorbetrieb beteiligt sind. Folglich kann die Produktionsausbeute eines entsprechenden Fertigungsablaufs deutlich erhöht werden, da eine Vielzahl von Transistorzellen der gleichen Art in geeigneter Weise gestaltet werden kann, so dass diese den diversen Erfordernissen in komplexen Schaltungsbereichen genügen, beispielsweise im Hinblick auf einen unterschiedlichen Durchlassstrom. In einigen anschaulichen hierin offenbarten Aspekten kann die Redundanzfunktion ebenfalls zu einer erhöhten Produktionsausbeute beitragen, da fehlerhafte Transistorzellen durch entsprechende redundante Halbleiterstege ersetzt werden können.
  • Ein anschauliches, hierin offenbartes Verfahren umfasst das Bereitstellen eines Halbleiterbauelements mit einem Transistor mit einem nicht-planaren Kanalgebiet, das in mehreren Halbleiterstegen gebildet ist. Jeder der mehreren Halbleiterstege umfasst einen ersten Endbereich, einen zweiten Endbereich und einen Kanalbereich, der zwischen dem ersten und dem zweiten Endbereich angeordnet ist, Das Verfahren umfasst ferner das Einstellen einer elektrischen Konfiguration des Transistors durch individuelles Steuern der Verbindung des ersten Endbereichs eines oder mehrerer der Halbleiterstege zu einem ersten Knoten, der einen Drainanschluss oder einen Sourceanschluss des Transistors repräsentiert.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft das Konfigurieren eines Transistors eines Halbleiterbauelements. Das Verfahren umfasst das Bestimmen eines Funktionsstatus jedes von mehreren Halbleiterstegen des Transistors. Des Weiteren wird ein Vergleich des Funktionsstatus der mehreren Halbleiterstege mit einer Sollkonfiguration des Transistors durchgeführt. Schließlich umfasst das Verfahren das individuelle Verbinden zumindest eines der mehreren Halbleiterstege mit einem Drainanschluss und/oder einem Sourceanschluss des Transistors auf der Grundlage des Vergleichs.
  • Ein anschauliches, hierin offenbartes Halbleiterbauelement umfasst mehrere Halbleiterstege, wovon jeder mindestens einen Endbereich, der individuell elektrisch zugänglich ist, und einen Kanalbereich aufweist, der mit dem Endbereich verbunden ist. Des Weiteren ist eine Gateelektrodenstruktur benachbart zu dem Kanalbereich jedes der mehreren Halbleiterstege ausgebildet, so dass das Steuern von Kanalgebieten, die in dem Kanalbereich vorgesehen sind, möglich ist. Des Weiteren umfasst das Halbleiterbauelement eine steuerbare Verbindungsstruktur, die mit einem ersten Transistoranschluss und mit jedem der individuell elektrisch zugänglichen Endbereiche verbunden ist, wobei die steuerbare Verbindungsstruktur ausgebildet ist, die Verbindung jedes der Endbereiche zum ersten Transistoranschluss individuell zu steuern. Des Weiteren ist ein zweiter Transistoranschluss vorgesehen, und dieser ist elektrisch mit jedem der Kanalbereiche verbunden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlich aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug mit den begleitenden Zeichnungen studiert wird, in denen:
  • 1A schematisch eine perspektivische Ansicht eines konventionellen Mehr-Gatetransistors in einem fortgeschrittenen Fertigungsstadium zeigt;
  • 1B und 1C schematisch eine Draufsicht und eine Querschnittsansicht des konventionellen Mehr-Gatetransistors in einer frühen Fertigungsphase zeigen;
  • 1D und 1E schematisch eine Draufsicht bzw. eine Querschnittsansicht des konventionellen Mehr-Gatetransistors nach der Herstellung einer Gateelektrodenstruktur zeigen;
  • 1F und 1G schematisch eine Draufsicht bzw. eine Querschnittsansicht des konventionellen Mehr-Gatetransistors zeigen, nachdem ein epitaktischer Aufwachsprozess zum Bereitstellen von Drain- und Sourceanschlüssen des FINFET-Transistors gemäß konventioneller Strategie ausgeführt ist;
  • 2A schematisch eine perspektivische Ansicht eines Halbleiterbauelements mit mehreren Halbleiterstegen eines Mehr-Gatetransistors in einem forgeschrittenen Fertigungsstadium, in welchem zumindest ein Endbereich jedes Halbleiterstegs individuell elektrisch zugänglich ist, mittels eines zugeordneten Kontaktelements, um die Endbereiche mit einer steuerbaren Verbindungsstruktur gemäß anschaulicher Ausführungsformen elektrisch zu verbinden;
  • 2B schematisch eine Draufsicht des Halbleiterbauelements zeigt, in welchem eine steuerbare Verbindungsstruktur eine Verbindung zu beiden Endbereichen mehrerer Halbleiterstege herstellt, um für eine erhöhte Flexibilität bei der Einstellung der gesamten Transistorkonfiguration gemäß noch weiterer anschaulicher Ausführungsformen zu sorgen; und
  • 2C und 2D schematische Funktionseinheiten zeigt, die teilweise oder vollständig in dem Halbleiterbauelement vorgesehen sind oder die teilweise von einer externen Testanordnung bereitgestellt werden, um den Funktionsstatus des Transistors zu erkennen und in geeigneter Weise dessen Konfiguration gemäß noch weiterer anschaulicher Ausführungsformen einzustellen.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegenden Offenbarung mit Bezug zu dem Ausführungsformen geschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angeführten Patentansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Offenbarung Halbleiterbauelemente und Verfahren zum Konfigurieren komplexer nicht-panarer Transistorelemente, die darin enthalten sind, bereit, in dem ein besseres Verbindungsschema für zumindest einige komplexe Transistorelemente vorgesehen wird, wodurch eine flexible Einstellung der gesamten Transistorkonfiguration nach dem Fertigstellen der Grundlegenden Transistorstruktur ermöglicht wird. Dazu werden Drain- und/oder Sourcebereiche einzelner Halbleiterstege individuell kontaktiert mittels einer geeignet gestalteten Kontaktstruktur des Halbleiterbauelements, um damit jeden der entsprechenden Drain- und/oder Sourcebereiche der Halbleiterstege mit einer steuerbaren Verbindungsstruktur zu verbinden, die ausgebildet ist, zumindest einmal die Steuerung der Verbinderendbereiche mit einem gemeinsamen Knoten, etwa einem Drainanschluss oder einem Sourceanschluss des Transistors, zu ermöglichen. In einigen anschaulichen Aspekten umfasst die steuerbare Verbindungsstruktur Transistorelemente, die beispielsweise auf der Grundlage weniger kritischer Anforderungen im Vergleich zu den komplexen FINFET-Elementen hergestellt sind, wodurch die Möglichkeit geschaffen wird, die komplexen Transistorelemente wiederholt neu zu konfigurieren. In anderen anschaulichen Ausführungsformen umfasst die steuerbare Verbindungsstruktur Leiter, etwa Widerstandsstrukturen, und dergleichen, die von einem Zustand mit geringem Widerstand in einen Zustand mit hohem Widerstand zumindest einmal umgeschaltet werden können, um damit eine Abkoppelung entsprechender Halbleiterstege von dem gemeinsamen Schaltungsknoten zu ermöglichen. Zum Beispiel kann die steuerbare Verbindungsstruktur mit einer externen Testanlage verbunden werden, um in geeigneter Weise die Transistorkonfiguration, beispielsweise den Durchlassstrom, entsprechend den Erfordernissen für den speziellen betrachteten Transistor einzustellen, während in anderen Fällen der tatsächliche Funktionsstatus des betrachteten Transistors bestimmt wird und eine entsprechende Steuerung der Verbindungsstruktur ausgeführt wird auf der Grundlage des erkannten Funktionsstatus. In noch anderen anschaulichen Ausführungsformen wird die Verbindungsstruktur auf der Grundlage bauteilinterner Funktionseinheiten, etwa eines Entscheidungsblocks gesteuert, auf der Grundlage entsprechender Informationen entscheidet, wie ein spezieller Transistor zu konfigurieren ist, wobei die Information in einem Bauteil interner Speicherelemente, und dergleichen, vorhanden sein kann. In anderen Fällen wird eine zusätzliche Funktionseinheit in dem Halbleiterbauelement so eingerichtet, dass diese den Funktionsstatus eines betrachteten Transistors oder den Funktionsstatus einzelner Halbleiterstege „misst”, wobei der entsprechende bestimmte Funktionsstatus mit einer angestrebten Konfiguration verglichen wird. Auf der Grundlage des Vergleichs wird die Verbindungsstruktur sodann gesteuert, dass eine geeignete Anzahl einzelner Transistorzellen, d. h. Halbleiterstege, verwendet wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird der Funktionsstatus einzelner Halbleiterstege bestimmt, um diejenigen „Teile” der gesamten Transistorkonfiguration zu erkennen, die spezielle Funktionsgrenzen nicht erfüllen, so dass ein entsprechender redundanter Bereich des Transistors angeschlossen wird.
  • Mit Bezug zu den 2A bis 2C werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf die 1A bis 1G Bezug genommen wird.
  • 2A zeigt schematisch eine perspektivische Ansicht eines Halbleiterbauelements 250, das einen Mehr-Gatetransistor 200 mit mehreren Halbleiterstegen 210 aufweist. Das Halbleiterbauelement 250 weist ein Substrat 201 auf, etwa ein Siliziumsubstrat, über welchem eine Basisschicht 202, etwa eine vergrabene isolierende Schicht und dergleichen, gebildet ist. Die Halbleiterstege 210 können auf der Basisschicht 202 ausgebildet sein und sind aus einem beliebigen geeigneten Material aufgebaut, etwa Silizium, Silizium/Germaniummischung, und dergleichen. Jeder der Halbleiterstege 210 enthält einen ersten Endbereich 210S, der eine geeignete Dotierstoffkonzentration besitzt, um damit als ein Drain- oder Sourcebereich zu dienen, wie dies auch zuvor erläutert ist. In ähnlicher Weise umfasst jeder der Halbleiterstege 210 einen zweiten Endbereich 210S mit einer geeigneten Dotierstoffkonzentration, um als ein Source- oder Drainbereich zu dienen. Des Weiteren sind der erste und der zweite Endbereiche 210S, 210D lateral mit einem zentralen Bereich oder Kanalbereich 210C verbunden, der auch von einer Gateelektrodenstruktur 220 abgedeckt und mit dieser in Kontakt ist. Es sollte beachtet werden, dass im Hinblick auf die bislang beschriebenen Komponenten, d. h. das Substrat 201, die Basisschicht 202, die Halbleiterstege 210 und die Gateelektrodenstruktur 220, die gleichen Kriterien gelten können, wie sie zuvor mit Bezug zu dem Transistor 100 und die jeweiligen Komponenten erläutert sind. Es ist zu beachten, dass im Hinblick auf Materialien und Abmessungen der Halbleiter stege 210 und der Gateelektrodenstruktur 220 ähnliche Strategien angewendet werden können, wie sie auch zuvor erläutert sind, wobei doch auch zu beachten ist, dass abhängig von dem betrachteten Technologiestandard andere Materialien und Entwurfsabmessungen angewendet werden können, um den gesamten Prozess- und Bauteilerfordernissen zu genügen. Es sollte ferner beachtet werden, dass lediglich drei einzelne Halbleiterstege 210 in 2A gezeigt sind, wobei jedoch typischerweise eine größere Anzahl verwendet wird, da die Anzahl der tatsächlich „aktiven” Stege 210 in einer späteren Phase eingestellt werden kann, wie dies nachfolgend detaillierter beschrieben ist. Beispielsweise wird in einigen anschaulichen Ausführungsformen der Transistor 210 auf der Grundlage einer geeigneten Anzahl der Halbleiterstege 210 so hergestellt, dass diese mit dem maximal erforderlichen Durchlassstrom erträglich ist, der durch einen komplexen Mehr-Gatetransistor des Bauelements 250 bereitzustellen ist. In noch anderen anschaulichen Ausführungsformen wird die Anzahl der Halbleiterstege 210 so gewählt, dass ein höherer Durchlassstrom erreichbar ist, so dass einer oder mehrere redundante Halbleiterstege 210 verfügbar sind, die nicht funktionsfähige Halbleiterstege während des Betriebs Halbleiterbauelements 250 ersetzen können. In den gezeigten Ausführungsformen sind die Endbereiche 210E der Halbleiterstege 210 elektrisch so verbunden, dass diese einen gemeinsamen Transistoranschluss 230 bilden, der einen Source-Anschluss oder einen Drain-Anschluss abhängig von dem Funktionsstatus des Bauelements 200 repräsentieren kann. Das heißt, in vielen Anwendungen werden die entsprechenden Drain/Source-Anschlüsse aufwendiger Transistoren als Drain- oder Sourcegebiete bei einem gegebenen Funktionsstatus des Transistors verwendet. Der Transistoranschluss 230D kann in einer beliebigen geeigneten Form bereitgestellt werden, beispielsweise in Form eines selektiv epitaktisch aufgewachsenen Halbleitermaterials, wie dies zuvor mit Bezug zu dem Transistor 100 erläutert ist, während in anderen Fällen ein anderes Kontaktschema von elektrischen Verbindern der Endbereiche 210D angewendet werden kann. Beispielsweise wird eine geeignete Kontaktstruktur (nicht gezeigt) so vorgesehen, dass diese ein Metall enthaltendes Material, etwa Wolfram, und dergleichen, enthält, das mit jedem der Endbereiche 210D in Verbindung steht, wodurch für die gewünschte elektrische Verbindung gesorgt ist. Andererseits können die Endbereiche 210S als elektrisch individuell zugängliche Bereiche der Halbleiterstege 210 vorgesehen werden, um mit einer Kontaktstruktur 240 in Verbindung zu stehen, die somit mehrere individuelle Kontaktelemente 241 aufweist, wovon jedes mit einem entsprechenden Endbereich 210S verbunden ist. Die Kontaktstruktur 240 kann in einer beliebigen geänderten Konfiguration vorgesehen werden. Beispielsweise wird ein dielektrisches Material, etwa Siliziumdioxid, Silizi umnitrid oder andere dielektrische Materialien, die auch dielektrische Materialien mit einem ε enthalten, vorgesehen (nicht gezeigt), und dieses wird in geeigneter Weise so strukturiert, dass entsprechende Öffnungen entstehen, die nachfolgend mit einem geeigneten Material, etwa Wolfram, und dergleichen, gefüllt werden. In einigen Fällen wird die Kontaktstruktur 240 so gebildet, dass der Transistoranschluss 230D bereitgestellt wird, wodurch beispielsweise aufwendige epitaktische Wachstumstechniken zum Anschließen der Endbereiche 210D, wie dies beispielsweise zuvor mit Bezug zu dem Transistor 100 beschrieben ist, vermieden werden. Somit ist durch das Vorsehen der einzelnen Kontaktelemente 241 jeder der Endbereiche 210S individuell elektrisch zugänglich, so dass die Gesamtkonfiguration des Transistors 200 durch tatsächliches Verbinden ausgewählter Halbleiterstege 210 einstellbar ist, so dass diese als zweite Transistoranschluss, etwa als ein Source- oder Drainanschluss dienen. In der in 2A gezeigten Ausführungsform ist die Kontaktstruktur 240, die für den individuellen elektrischen Anschluss der Halbleiterstege 210, d. h. die Endbereiche 210S, mit einer steuerbaren Verbindungsstruktur 260 verbunden, die mehrere „Schalter” 262 und einen entsprechenden Schaltsteuerabschnitt 261 aufweist, der ausgebildet ist, Schalter 262 zumindest einmal steuerbar „zu aktivieren”. Die Schalter 262 verbinden in geschlossenem Zustand einen jeweiligen Endbereich 210S mit einem gemeinsamen Knoten oder Anschluss 230S, der den zweiten Transistoranschluss des Transistors 200 repräsentiert. Folglich kann durch geeignetes Steuern der Schalter 262 die Anzahl der Halbleiterstege 210 festgelegt werden, die aktiven Durchlassstrom des Transistors 200 beitragen. Es sollte beachtet werden, dass die steuerbare Verbindungsstruktur 260 teilweise innerhalb der Bauteilebene eingerichtet werden kann, d. h. in einem Halbleitermaterial, und auch innerhalb der Kontaktstruktur 240 innerhalb von Metallisierungsebenen, die typischerweise über der Kontaktstruktur 240 vorgesehen sind, um damit für die elektrische Verbindungen der Schaltungselemente des Halbleiterbauelements 250 zu sorgen. Zum Beispiel können die Schalter 262 durch Transistorelemente bereitgestellt werden, die durch eine weniger kritische Konfiguration im Vergleich zu der nicht-planaren Transistor 200 besitzen, da diese Transistorelemente in ausgeprägtem Durchlassstrom oder Schaltgeschwindigkeit erfordern, solange der Durchlassstrom der einzelnen Halbleiterstege 210 erreicht wird. Beispielsweise können entsprechende planare Transistoren oder FINFET-Transistoren eingesetzt werden, wobei selbst Transistoren mit ähnlicher Konfiguration wie der Transistor 200 verwendet werden können, jedoch ohne dass eine spezielle Konfigurierbarkeit erforderlich ist, solange der Durchlassstrom eines einzelnen Halbleiterstegs 210 durch das entsprechende Transistorelement „gehandhabt” werden kann, selbst wenn einer oder mehrere fehlerhafte ent sprechende Stege des schaltenden Transistors vorhanden sind. In anderen Fällen werden die gesamten Bauteilabmessungen so gewählt, dass weniger aufwendige Transistorelemente auf der Grundlage von Fertigungstechniken hergestellt werden, die für die kritischen Transistoren 200 ausgelegt sind, ohne dass Modifizierungen erforderlich sind, wodurch ebenfalls äußerst komplexe Fertigungsstrategien für das Vorsehen der Transistoren mit unterschiedlichen Eigenschaften vermieden werden. Andererseits können der Transistor 290 und mehrere identische Transistorelemente in kritischen Bauteilbereichen auf der Grundlage einer gut definierten Prozessstrategie vorgesehen werden, während die eigentlich erforderliche Transistorkonfiguration auf der Grundlage der steuerbaren Verbindungsstruktur 260 in Verbindung mit der Kontaktstruktur 240 erreicht wird. In anderen anschaulichen Ausführungsformen weisen die Schalter 262 geeignet ausgestaltete „Widerstandsstrukturen” auf, in denen ein Übergang von einem Zustand hoher Leitfähigkeit in einen Zustand geringer Leitfähigkeit umgekehrt zumindest einmal bewerkstelligt werden kann. beispielsweise können die Schalter 262 anfänglich mit einem geringen Widerstand bereitgestellt werden, um damit für eine Anfangskonfiguration des Transistors 290 zu sorgen, die einem maximalen Durchlassstrom entspricht. In einer späteren Phase können einer oder mehrere der Schalter in den Zustand mit hohem Widerstand versetzt werden, wodurch in geeigneter Weise der Durchlassstrom gemäß dem gesamten Bauteilerfordernissen verringert wird. Zu diesem Zweck können die Schalter 262 einen leitenden Bereich aufweisen, etwa ein Metallsilizidmaterial und dergleichen, der eingebaut wird, indem eine geeignete Spannung angelegt wird, um damit die gesamte Leitfähigkeit beispielsweise unter Ausnutzung der Elektromigration, der Dotierstoffveratmung, und dergleichen, zu verringern. Ähnliche Techniken werden häufig für elektronische Sicherungen verwendet. Zu diesem Zweck ermöglicht der Steuerabschnitt 261 einen individuellen Zugang zu jedem der Schalter 262, um eine entsprechende Spannung und damit einen Strom zu modifizieren des Status des entsprechenden Schalters 262 bereitzustellen. Es sollte beachtet werden, dass in diesem Fall lediglich ein Teil der Halbleiterstege 210A individuell elektrisch zugängliche Endbereiche 210S ???, während andere Endbereiche permanent mit dem Anschluss 230S verbunden sind, so dass ein minimaler Durchlassstrom permanent in dem Transistor 200 vorgesehen ist, während ein beliebiger Wert zwischen dem maximalen Durchlassstrom und den „fest verdrahteten” minimalen Durchlassstrom „Deaktivieren” einer gewünschten Anzahl der individuell zugänglichen Halbleiterstege 210 erfolgt.
  • In einigen anschaulichen Ausführungsformen repräsentiert der Steuerabschnitt 261 eine geeignete Verbindungsstruktur, die elektrischen Zugang mittels einer externen Anlage er möglicht, um damit die Schalter 262 zu steuern, um beispielsweise die gewünschte Spannung und die Strompulse vorzusehen, geeignete Steuersignale bereitzustellen und dergleichen. In anderen anschaulichen Ausführungsformen ist der Steuerabschnitt 261 mit bauteilinternen Funktionsblöcken verbunden, um in geeigneter Weise „Muster” für die Schalter 262 bereitzustellen, um die gewünschte Konfiguration des Transistors 200 zu erhalten, wie dies nachfolgend detaillierter erläutert ist. Ferner kann in anderen anschaulichen nachfolgend beschriebenen Ausführungsformen die Verbindungsstruktur 260 auch den Zugang zu den Halbleiterstegen 210 ermöglichen, um damit das Bestimmen des Funktionsstatus des Transistors 200 zu ermöglichen. In anderen anschaulichen Ausführungsformen wird der Funktionsstatus jedes einzelnen Halbleiterstegs 210 bestimmt, die als entsprechende Transistorzellen des Transistors 200 zu betrachten sind.
  • Das in 2A gezeigte Halbleiterbauelement kann auf der Grundlage einer Fertigungsstrategie hergestellt werden, wie sie beispielsweise zuvor mit Bezug zu dem Transistor 100 erläutert ist, um die Halbleiterstege 210 und die Gateelektrodenstruktur 220 vorzusehen. Wie zuvor erläutert ist, tritt in einigen anschaulichen Ausführungsformen das aufwendige Transistorelement 200, das zumindest in gewissen Bauteilbereichen des Halbleiterbauelements 250 vorzusehen ist, auf der Grundlage eines gemeinsamen Fertigungsablaufs hergestellt, ohne dass Änderungen erforderlich sind, um damit unterschiedliche Transistorkonfigurationen vorzusehen. Es sollte ferner beachtet werden, dass während der entsprechenden Fertigungssequenz zum Bereitstellen der Halbleiterstege 210 und der Gateelektrodenstruktur 220 auch entsprechende Schaltungselemente zum Einrichten der steuerbaren Verbindungsstruktur 260 in der Bauteilebene hergestellt werden können. Das heißt, entsprechende Transistorelemente, Widerstandsstrukturen und dergleichen, werden zusammen mit dem Transistorelement 200 gebildet. Daraufhin wird die Kontaktstruktur 240, möglicherweise in Verbindung mit dem Verbindungsschema für den Anschluss 230D auf der Grundlage einer geeigneten Prozessstrategie hergestellt, um die individuellen Kontaktelemente 241 vorzusehen, die durch modifizierte Strategien zur Herstellung der Kontaktelemente konventioneller FINFET-Elemente bereitgestellt werden können. Daraufhin wird ein Metallisierungssystem (nicht gezeigt) auf der Grundlage gut etablierter Fertigungstechniken geschaffen, wobei entsprechende Metallleitungen und Gebiete zur Fertigstellung der steuerbaren Verbindungsstruktur 260 gemäß der erforderlichen Konfiguration ebenfalls vorgesehen werden.
  • Während einer beliebigen geeigneten Fertigungsphase nach der Fertigstellung der grundlegenden Struktur des Transistors 200, d. h. nach dem Bereitstellen der Gateelektrodenstruktur 220, der Halbleiterstege 210, des Anschlusses 230D, des Anschlusses 230S, der Kontaktstruktur 240 und der steuerbaren Verbindungsstruktur 260, wird die Konfiguration des Transistors 200 und möglicherweise anderer Transistoren mit der gleichen Konfiguration eingestellt, indem entsprechende Muster in der Verbindungsstruktur 260 erzeugt werden, so dass die gewünschte Konfiguration erreicht wird. Wenn beispielsweise die Verbindungsstruktur 260 anfänglich so hergestellt wird, dass diese ein spezielles Muster aufweist, beispielsweise einen entsprechenden anfänglichen Durchlassstrom, wird zumindest einer der Schalter 262 so gesteuert, dass ein entsprechender Halbleitersteg 210 zusätzlich mit dem Anschluss 230S verbunden wird, oder ein Steg 210 von dem Anschluss 230S abgekoppelt wird. Eine entsprechende Konfigurationsstrategie kann im Voraus festgelegt werden, beispielsweise durch Erkennen gewisser Transistoren, die einen geringeren oder einen erhöhten Durchlassstrom im Vergleich zu der anfänglich vorgesehenen Einstellung erfordern. Beispielsweise können entsprechende elektronische Sicherungen als die Schalter 262 vorgesehen werden, und der anfänglich bereitgestellte maximale Durchlassstrom kann in geeigneter Weise verringert werden, indem entsprechende Sicherungen in der Verbindungsstruktur 260 „durchgebrannt” werden, was durch Bereitstellen interner Steuersignale bewerkstelligt werden kann oder was erreicht werden kann, indem eine geeignete Testplattform verwendet wird, die mit der Verbindungsstruktur 260 in Verbindung gebracht wird.
  • 2B zeigt schematisch eine Draufsicht des Halbleiterbauelements 250 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, umfasst die steuerbare Verbindungsstruktur 260 eine erste Verbindungsstruktur 260A, die zumindest einige der Halbleiterstege 210, d. h. die Endbereiche 210S, individuell mit dem Transistoranschluss 230S verbindet. Des Weiteren ist eine zweite Verbindungsstruktur 260B vorgesehen, die individuell die Endbereiche 210D mit dem Transistoranschluss 230D verbindet. Im Hinblick auf die erste und die zweite steuerbare Verbindungsstruktur 260A, 260B gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 2A erläutert sind, wenn auf die Verbindungsstruktur 260 Bezug genommen wird. Beim Betreiben der Verbindungsstrukturen 260A, 260B wird ein geeignetes Schaltmuster, etwa ein Bitmuster 263A, 263B zugeführt, um in geeigneter Weise den Transistor 200 zu konfigurieren. Beispielsweise kann durch Anlegen des gleichen Muster an die Strukturen 260A, 260B ein entsprechender Halbleitersteg 210 vollständig abgetrennt werden, was vorteilhaft sein kann, wenn die Transistorkonfiguration auf der Grundlage des Funktionsstatus des Transistors 200 eingerichtet wird. Das heißt, wenn eine fehlerhafte Transistorzelle in dem Transistor 200 erkannt wurde, kann eine vollständige Abtrennung des entsprechenden Halbleiterstegs 210 für einen höheren Grad an Zuverlässigkeit sorgen, da auch in diesem Fall jegliche Defekte im Hinblick auf die dielektrische Spannungsfestigkeit eines entsprechenden Bereichs der Gateelektrodenstruktur 220 in Bezug auf den betrachteten Halbleitersteg kompensiert werden kann. Anders ausgedrückt, wenn ein Teil des Gatedielektrikummaterials eine geringere Durchschlagsfestigkeit zeigt oder statische Gateleckströme erkannt werden, kann der entsprechende Halbleitersteg 210 abgetrennt werden, ohne dass das Gesamtverhalten des Transistors 200 negativ beeinflusst wird. Daher kann ein noch höherer Grad an Zuverlässigkeit erreicht werden, da ein höherer Grad an Defektabdeckung auf der Grundlage der ersten und der zweiten Verbindungsstruktur 260A, 260B erreicht wird.
  • 2C zeigt schematisch eine Draufsicht eines elektronischen Systems 270 mit dem Halbleiterbauelement 250 und einer Steuereinheit 275, die elektrisch mit einer steuerbaren Verbindungsstruktur 260 verbunden ist. In einer anschaulichen Ausführungsform umfasst das elektronische System 270 die Steuereinheit 275 in Form von Funktionseinheiten und Blöcken, die extern zu dem Halbleiterbauelement 250 vorgesehen sind, wobei die steuerbare Verbindungsstruktur 260 für ein geeignetes Kontaktschema sorgt, um damit einen Zugriff durch die externe Steuereinheit 275 zu ermöglichen. Zu diesem Zweck können geeignete i/o-(Eingabe/Ausgabe-)Ressourcen in einem entsprechenden Metallisierungssystem bereitgestellt werden, wie dies auch zuvor erläutert ist.
  • In anderen anschaulichen Ausführungsformen ist das elektronische System 270 durch das Halbleiterbauelement 250 repräsentiert, das die Steuereinheit 275 als einen bauteilinternen Schaltungsbereich enthält. In diesem Fall umfasst die Steuereinheit 275 geeignete Schaltungselemente, etwa Transistoren, Widerstände und dergleichen, die zusammen mit dem Transistor 200 auf der Grundlage von Fertigungsstrategie hergestellt werden, wie sie zuvor mit Bezug zu der steuerbaren Verbindungsstruktur 260 erläutert sind. Die Steuereinheit 275 kann so ausgebildet sein, dass zumindest ein spezielles Schaltmuster der Verbindungsstruktur 260 geleitet wird, um damit eine gewünschte Gesamtkonfiguration des Transistors 290 zu erreichen. Ferner ist in den in 2C gezeigten anschaulichen Ausführungsformen die Steuereinheit 275 mit den Endbereichen 210S verbunden, während in anderen Ausführungsformen die Steuereinheit 275 mit dem Transistoranschluss 230S verbunden ist. In diesem Falle ist die Einheit 275 ausgebildet, einen Funktionsstatus des Transistors 200 zu bewerten. Beispielsweise umfasst die Einheit 275 eine Messeinheit 276, die in einigen anschaulichen Ausführungsformen ausgebildet ist, einen Widerstand und/oder einen Durchlassstrom des Transistors 200 und/oder jedes Halbleiterstegs 210 zu erfassen. Zu diesem Zweck kann ein beliebiger geeigneter Schaltungsaufbau, etwa ein Differenzverstärker, und dergleichen, in der Einheit 276 vorgesehen sein, um damit die Spannung, einen Strom, einen Widerstand oder eine andere Angabe zu bestimmen, die Information über den Funktionsstatus des Transistors 200 oder der einzelnen Halbleiterstege 210 gibt. Wenn beispielsweise das Anschließen jedes Endbereichs 210S an die Messeinheit 276 bewerkstelligt wird, kann der Funktionsstatus jedes Halbleiterstegs 210 bestimmt werden, ohne dass ein spezielles Schaltmuster in der Verbindungsstruktur 260 erforderlich ist, was vorteilhaft sein kann, wenn die darin vorgesehenen Schalter 262 eine beschränkte „Lebensdauer” besitzen oder „einmalig” aktivierbare Schaltungselemente repräsentieren, wie dies auch zuvor mit Bezug zur elektronischen Sicherungen erläutert ist. Folglich kann auf der Grundlage der Information, die im Hinblick auf den Funktionsstatus des Bauelements 200 und/oder der einzelnen Halbleiterstege 210 gewonnen wird, ein Vergleich im Hinblick auf eine Sollkonfiguration des Transistors 200 vorgenommen werden und ein entsprechendes geeignetes Schaltmuster, etwa das Muster 263A, kann bestimmt und an die steuerbare Verbindungsstruktur 260 angelegt werden. Beispielsweise enthalten entsprechende Komparatoreinheiten 277 ein Speicherelement, etwa ein Register, einen Zwischenspeicherbereich und dergleichen, in welchem die Sollkonfiguration gespeichert sein kann, die dann mit der aktuell bestimmten Transistorkonfiguration verglichen wird, um ein entsprechendes Rückenmuster zum tatsächlichen Einstellen der Konfiguration des Transistors 200 zu erzeugen. beispielsweise wird beim Erkennen eines Halbleiterstegs 210 mit einem Funktionsstatus, der außerhalb eines gültigen Bereichs liegt, beispielsweise im Hinblick auf den Widerstand, den Durchlassstrom, den Gateleckstrom und dergleichen, ein geeignetes Schaltmuster durch die Einheiten 277 erzeugt, so dass der ermittelte Halbleitersteg durch einen anderen, der innerhalb eines zulässigen Bereichs liegt, „ersetzt” wird.
  • In anderen anschaulichen Ausführungsformen umfasst die steuerbare Verbindungsstruktur 260 die Schaltelemente 263 in Form von Transistorelementen, so dass die steuerbare Verbindungsstruktur 260 dezent als Multiplexer-Einheit verwendet werden kann, um damit den Funktionsstatus jedes Halbleiterstegs 210 zu bestimmen. In diesem Falle kann die Einheit 277 ein geeignetes Schaltmuster an die Struktur 260 anlegen, um damit einen entsprechenden Halbleitersteg 210 auszuwählen, dessen elektrisches Verhalten dann auf der Grundlage der Reaktion des Anschlusses 230S bestimmt wird. Danach können weitere Stege 210 ausgewählt werden, indem ein entsprechendes Schaltmuster an die Struktur 260 angelegt wird. In diesem Falle kann der Funktionsstatus der Stege 210 in serieller Weise bestimmt werden, wodurch die Anzahl der erforderlichen Verbindungsleitungen zum Anschluss an die Messeinheit 276 verringert wird. Nach dem Bewerten des Funktionsstatus kann die Einheit 277 dann ein entsprechendes Muster an die Struktur 260 leiten, um die gewünschte Transistorkonfiguration einzustellen. Es sollte beachtet werden, dass die Verbindungsstruktur 260 in einer aufwendigeren Weise bereitgestellt werden kann, wie dies beispielsweise in 2B gezeigt ist, wenn eine erhöhte Flexibilität beim Bestimmen des Funktionsstatus des Transistors 200 erforderlich ist, beispielsweise durch Erkennen statischer Gateleckströme und dergleichen, wobei ebenfalls eine vollständige elektrische Abtrennung eines entsprechenden Halbleiterstegs möglich ist. Es sollte beachtet werden, dass die Steuereinheit 275 auch geeignete Spannungen und Signale zum Initiieren eines speziellen Steuerschemas des Transistors 200 bereitstellen kann. Beispielsweise ist die Einheit 275 mit dem Anschluss 230S und/oder der Gateelektrode 220 verbunden, um damit entsprechende Messbedingungen zu initiieren.
  • 2D zeigt schematisch das elektronische System 270, das in dem Halbleiterbauelement 250 eingebaut ist oder wovon ein Teil als ein externer Teil einer Testplattform vorgesehen ist, wie dies zuvor beschrieben ist. Ferner umfasst das System 270 eine Steuereinheit 275, wobei die Messeinheit 276 geeignete Verbindungen 276D, 276G besitzt, um sich mit dem Anschluss 230D und der Gateelektrodenstruktur 220 zu verbinden. Des Weiteren können die Stege 210 individuell mit der Messeinheit 276 verbunden werden, oder der Anschluss 230S kann mit der Messeinheit 276S verbunden werden, wie dies zuvor beschrieben ist. Folglich kann die Messeinheit 276 eine geeignete „Versorgungsspannung” dem Anschluss 230D zuführen, wobei auch eine entsprechende Steuerspannung für die Gateelektrodenstruktur 220 bereitgestellt wird. Somit kann die Reaktion jedes Stegs 210 beispielsweise auf der Grundlage, wie sie zuvor erläutert ist, bestimmt werden, um damit die Bewertung des aktuellen Status des Transistors 200 zu erhalten. Das Messergebnis kann einer Komparatoreinheit 277 zugeleitet werden, die damit eine entsprechende „Entscheidung” im Hinblick auf das Schaltmuster der Struktur 260 trifft, wobei die entsprechende Entscheidung beim Vergleich auf der Grundlage von Informationen erfolgen kann, die von dem Speicher 277A bereitgestellt wird. Es sollte beachtet werden, dass eine Einheit 277 ausgebildet sein kann, eine entsprechende Entscheidung auf der Grundlage implementierter Algorithmen zu erstellen, die zum Bestimmen einer geeigneten Konfiguration des Transistors 200 erforderlich sind, wobei dies auf der Grundlage der Messergebnisse bewerkstelligt werden kann, die von der Einheit 276 gehalten wird, und auch auf der Grundlage von Information erfolgen kann, die von dem Speicher 277A bereitgestellt wird.
  • Es gilt also: die vorliegende Offenbarung stellt Verfahren und Halbleiterbauelemente bereit, in denen die Konfiguration komplexer FINFET-Elemente nach dem Abschluss des Fertigungsprozesses festgelegt wird, indem zumindest mehrere individuell zugängliche Halbleiterstege des Transistors bereitgestellt werden, die mit dem Transistor Drain- oder Sourceanschluss auf der Grundlage einer gewünschten Konfiguration verbunden werden können. In diesem Fall wird ein hoher Grad an Flexibilität für das Bereitstellen unterschiedlicher „Varianten” von Transistoren auf der Grundlage einer Standardtransistorzelle erreicht, was somit zu einer deutlich höheren Produktionsausbeute für aufwendige Halbleiterbauelemente mit nicht-planaren Transistorarchitekturen führt. Die individuelle Zugänglichkeit oder Verbindbarkeit der Halbleiterstege kann auch für die Möglichkeit sorgen, fehlerhafte Bereiche des Transistors zu erkennen, die dann durch entsprechende redundante Transistorzellen ersetzt werden können, so dass auch eine erhöhte Produktionsausbeute in dieser Hinsicht erreichbar ist. Eine entsprechende Bewertung kann durch bauteilinterne Informationseinheiten erfolgen, die somit die Bewertung des Transistorstatus in einer beliebigen geeigneten Phase nach der Fertigung des Halbleiterbauelementes ermöglichen und auch selbst während gewisser Funktionsphasen, so dass eine erhöhte Zuverlässigkeit und Leistungsfähigkeit während der gesamten Funktionslebensdauer des Halbleiterbauelements erreicht wird. Während gewisser Funktionsphasen, etwa beim Initialisieren und dergleichen, kann beispielsweise der Funktionsstatus kritischer Transistorelemente bestimmt werden, und es wird eine geeignete Konfiguration ausgewählt und durch bauteilinterne Komponenten gestellt. Auf diese Weise kann eine Verringerung des Durchlassstromes über die Lebensdauer hinweg durch hinzufügen zusätzlicher redundanter Transistorzellen kompensiert werden und/oder durch „Ersetzen” entsprechender Halbleiterstege, die nicht mehr innerhalb eins zulässigen Betriebsbereichs liegen. In anderen Fällen wird eine entsprechende Konfiguration auf der Grundlage individuell zugänglicher Halbleiterstege lediglich einmal ausgeführt, um unterschiedliche Transistorkonfigurationen auf der Grundlage der gleichen Transistorarchitektur gemäß dem gesamten Bauteilerfordernissen zu schaffen. In diesem Falle können effizient steuerbare Verbindungsstrukturen, beispielsweise auf der Grundlage elektronischer Sicherungen und dergleichen eingesetzt werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für den Zweck gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (25)

  1. Verfahren mit: Bereitstellen eines Halbleiterbauelements mit einem Transistor mit einem nicht-planaren Kanalgebiet, das in mehreren Halbleiterstegen ausgebildet ist, wobei jeder der mehreren Halbleiterstege einen ersten Endbereich, einen zweiten Endbereich und einen zwischen dem ersten und dem zweiten Endbereich angeordneten Kanalbereich aufweist; und Einstellen einer elektrischen Konfiguration des Transistors durch individuelles Steuern der Verbindung des ersten Endbereichs eines oder mehrerer der mehreren Halbleiterstege mit einem ersten Knoten, der einen Drainanschluss oder einen Sourceanschluss des Transistors repräsentiert.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen eines Funktionsstatus des Transistors, wobei das individuelle Steuern der Verbindung des ersten Endbereichs auf der Grundlage des bestimmten Funktionsstatus ausgeführt wird.
  3. Verfahren nach Anspruch 2, wobei Bestimmen eines Funktionsstatus des Transistors umfasst: Bestimmen eines Durchlassstromes und/oder eines Widerstandes eines Strompfades, der durch die mehreren Halbleiterstege erzeugt ist.
  4. Verfahren nach Anspruch 2, wobei Bestimmen eines Funktionsstatus des Transistors umfasst: Bestimmen einer Integrität bezüglich der Spannungsfestigkeit eines Gatedielektrikumsmaterials des Transistors.
  5. Verfahren nach Anspruch 2, wobei Bestimmen eines Funktionsstatus des Transistors umfasst: Bestimmen eines Funktionsverhaltens jedes des einen oder der mehreren Halbleiterstege.
  6. Verfahren nach Anspruch 5, wobei individuelles Steuern der Verbindung des einen oder der mehreren Stege mit dem ersten Knoten umfasst: Entkoppeln eines speziellen Halbleiterstegs von dem ersten Knoten, wenn das Funktionsverhalten des speziellen Halbleiterstegs außerhalb eines zulässigen Bereichs ist.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Verbinden eines redundanten Halbleiterstegs des einen oder der mehreren Halbleiterstege, der ein Funktionsverhalten innerhalb eines zulässigen Bereichs besitzt.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen eines Solldurchlassstromes des Transistors, wobei das individuelle Steuern der Verbindung des einen oder der mehreren Halbleiterstege mit dem ersten Knoten auf der Grundlage des Solldurchlassstromes ausgeführt wird.
  9. Verfahren nach Anspruch 8, wobei eine Anzahl der mehreren Halbleiterstege, die aktuell mit dem ersten Knoten verbunden ist, erhöht wird, wenn ein aktueller Durchlassstrom des Transistors kleiner ist als der Solldurchlassstrom.
  10. Verfahren nach Anspruch 2, wobei Bestimmen des Funktionsstatus des Transistors umfasst: Verbinden des Halbleiterbauelements mit einer Testanlage, die extern zu dem Halbleiterbauelement bereitgestellt wird.
  11. Verfahren nach Anspruch 2, wobei der Funktionsstatus des Transistors mittels einer bauteilinternen Schaltung bestimmt wird.
  12. Verfahren nach Anspruch 1, wobei das individuelle Steuern der Verbindung des einen oder der mehreren Halbleiterstege mit dem ersten Knoten zumindest zweimal mit der Funktionslebensdauer des Halbleiterbauelements ausgeführt wird.
  13. Verfahren nach Anspruch 1, das ferner umfasst: individuelles Steuern der Verbindung des zweiten Endbereichs des einen oder der mehreren Halbleiterstege mit einem zweiten Knoten, der den anderen Anschluss des Drainanschlusses oder des Sourceanschlusses des Transistors repräsentiert.
  14. Verfahren zum Konfigurieren eines Transistors eines Halbleiterbauelements, wobei das Verfahren umfasst: Bestimmen eines Funktionsstatus jedes von mehreren Halbleiterstegen des Transistors; Ausführen eines Vergleichs des Funktionsstatus der mehreren Halbleiterstege mit einer Sollkonfiguration des Transistors; und individuelles Verbinden mindestens eines der mehreren Halbleiterstege mit einem Drainanschluss und/oder einem Sourceanschluss des Transistors auf der Grundlage des Vergleichs.
  15. Verfahren nach Anspruch 14, wobei der Vergleich unter Anwendung einer bauteilinternen Schaltung ausgeführt wird.
  16. Verfahren nach Anspruch 14, wobei der Vergleich unter Anwendung einer Testanlage ausgeführt wird, die extern zu dem Halbleiterbauelement bereitgestellt wird.
  17. Verfahren nach Anspruch 14, wobei Ausführen des Vergleichs umfasst: Erkennen eines oder mehrerer Halbleiterstege mit einem unzulässigen Funktionsstatus und Auswählen eines oder mehrerer Austauschhalbleiterstege.
  18. Verfahren nach Anspruch 14, wobei Ausführen des Vergleichs umfasst: Bestimmen einer Anzahl an Halbleiterstegen auf der Grundlage eines Solldurchlassstromes des Transistors.
  19. Halbleiterbauelement mit: mehreren Halbleiterstegen, wovon jeder mindestens einen Endbereich, der individuell elektrisch zugänglich ist, und einen Kanalbereich aufweist, der mit dem Endbereich verbunden ist; einer Gateelektrodenstruktur, die benachbart zu dem Kanalbereich jedes der mehreren Halbleiterstege ausgebildet ist, um eine Steuerung von Kanalgebieten, die in dem Kanalbereich vorgesehen sind, zu ermöglichen; einer steuerbaren Verbindungsstruktur, die mit einem ersten Transistoranschluss und jedem der individuell elektrisch zugänglichen Endbereiche verbunden ist, wobei die steuerbare Verbindungsstruktur ausgebildet ist, individuell das Verbinden jedes der Endbereiche mit dem ersten Transistoranschluss zu steuern; und einen zweiten Transistoranschluss, der elektrisch mit jedem der Kanalbereiche verbunden ist.
  20. Halbleiterbauelement nach Anspruch 19, das ferner eine Steuereinheit aufweist, die mit der steuerbaren Verbindungsstruktur verbunden und ausgebildet ist, die Verbindungsstruktur auf der Grundlage einer Sollkonfiguration des Transistors zu steuern.
  21. Halbleiterbauelement nach Anspruch 20, wobei die Steuereinheit einen Speicher zum Speichern der Solltransistorkonfiguration umfasst.
  22. Halbleiterbauelement nach Anspruch 20, wobei die Steuereinheit eine Messeinheit umfasst, die mit der steuerbaren Verbindungsstruktur verbunden und ausgebildet ist, einen Funktionsstatus des Transistors zu bestimmen.
  23. Halbleiterbauelement nach Anspruch 22, wobei die Messeinheit ferner ausgebildet ist, einen Funktionsstatus jedes der Halbleiterstege zu bestimmen.
  24. Halbleiterbauelement nach Anspruch 23, wobei die Messeinheit ausgebildet ist, einen Durchlassstrom und/oder einen Widerstand und/oder eine Spannungsfestigkeit der Gateelektrodenstruktur jedes der Halbleiterstege zu bestimmen.
  25. Halbleiterbauelement nach Anspruch 19, das ferner eine zweite steuerbare Verbindungsstruktur aufweist, die mit einem zweiten Endbereich jedes der mehreren Halbleiterstege und mit dem zweiten Transistoranschluss verbunden ist.
DE102008063429.8A 2008-12-31 2008-12-31 Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege Active DE102008063429B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008063429.8A DE102008063429B4 (de) 2008-12-31 2008-12-31 Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
US12/648,400 US8450124B2 (en) 2008-12-31 2009-12-29 Adjusting configuration of a multiple gate transistor by controlling individual fins
US13/869,162 US9035306B2 (en) 2008-12-31 2013-04-24 Adjusting configuration of a multiple gate transistor by controlling individual fins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008063429.8A DE102008063429B4 (de) 2008-12-31 2008-12-31 Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege

Publications (2)

Publication Number Publication Date
DE102008063429A1 true DE102008063429A1 (de) 2010-07-08
DE102008063429B4 DE102008063429B4 (de) 2015-03-26

Family

ID=42234623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008063429.8A Active DE102008063429B4 (de) 2008-12-31 2008-12-31 Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege

Country Status (2)

Country Link
US (2) US8450124B2 (de)
DE (1) DE102008063429B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
WO2013094430A1 (ja) * 2011-12-19 2013-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US8946063B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Semiconductor device having SSOI substrate with relaxed tensile stress
US20140151757A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Substrate-templated epitaxial source/drain contact structures
US8933435B2 (en) * 2012-12-26 2015-01-13 Globalfoundries Singapore Pte. Ltd. Tunneling transistor
US9158877B2 (en) * 2013-05-02 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell metal structure directly over polysilicon structure
US8916932B2 (en) 2013-05-08 2014-12-23 International Business Machines Corporation Semiconductor device including FINFET structures with varied epitaxial regions, related method and design structure
US8765546B1 (en) * 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
CN105409018B (zh) * 2013-06-29 2018-01-19 英特尔公司 具有多栅极晶体管的压阻谐振器
WO2015045281A1 (ja) * 2013-09-27 2015-04-02 パナソニック株式会社 半導体集積回路および論理回路
US9397101B2 (en) 2014-03-06 2016-07-19 Qualcomm Incorporated Stacked common gate finFET devices for area optimization
KR102258112B1 (ko) 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10332790B2 (en) 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
WO2018125173A1 (en) * 2016-12-29 2018-07-05 Intel Corporation On-die isolation integrity determination
KR102291559B1 (ko) 2017-06-09 2021-08-18 삼성전자주식회사 반도체 장치
KR102343202B1 (ko) 2017-06-20 2021-12-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10670641B2 (en) * 2017-08-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test device and manufacturing method thereof
CN111124004B (zh) * 2019-12-11 2021-11-23 苏州通富超威半导体有限公司 测试板、测试架及高加速应力测试的温差控制系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1471576A2 (de) * 2003-04-24 2004-10-27 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und Verfahren zur Auswertung dessen Eigenschaften
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
WO2007049170A1 (en) * 2005-10-25 2007-05-03 Nxp B.V. Finfet transistors
US20070181942A1 (en) * 2006-01-16 2007-08-09 Gerhard Knoblinger Semiconductor circuit arrangement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191355B2 (ja) * 2000-02-10 2008-12-03 株式会社ルネサステクノロジ 半導体集積回路装置
KR100472460B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 메모리의 결함 복구 방법 및 그에 적합한 장치
US8022478B2 (en) * 2008-02-19 2011-09-20 International Business Machines Corporation Method of forming a multi-fin multi-gate field effect transistor with tailored drive current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1471576A2 (de) * 2003-04-24 2004-10-27 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und Verfahren zur Auswertung dessen Eigenschaften
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
WO2007049170A1 (en) * 2005-10-25 2007-05-03 Nxp B.V. Finfet transistors
US20070181942A1 (en) * 2006-01-16 2007-08-09 Gerhard Knoblinger Semiconductor circuit arrangement

Also Published As

Publication number Publication date
US8450124B2 (en) 2013-05-28
US20100164530A1 (en) 2010-07-01
DE102008063429B4 (de) 2015-03-26
US20130306967A1 (en) 2013-11-21
US9035306B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
DE102008063429B4 (de) Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE102008059500B4 (de) Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102011004506B4 (de) Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102008030864A1 (de) Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102010028465B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE10240423B4 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
DE102019207381A1 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE102016201156A1 (de) Halbleitervorrichtung, Halbleitervorrichtungsstruktur, Verfahren zum Bilden einer Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102010003559A1 (de) Halbleiterbauelement mit Metallgatestrukturen, die durch ein Austauschgateverfahren hergestellt sind, und E-Sicherung mit einem Silizid

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE