-
Die
Erfindung betrifft ein Flüssigkristalldisplay
(LCD) mit guter Anzeigequalität
sowie ein Verfahren zum Ansteuern desselben.
-
Bei
LCDs wird das Transmissionsvermögen einer
Flüssigkristallschicht
durch ein elektrisches Feld gesteuert, das entsprechend einem Videosignal an
sie angelegt wird, um ein Bild anzuzeigen. LCDs sind Flachtafeldisplays
(FPDs), die klein und flach sind und wenig Energie verbrauchen,
weswegen sie vorzugsweise bei tragbaren Computern, wie Notebooks
und Büroautomatisierungsgeräten sowie
Audio/Video-Geräten
verwendet werden. Insbesondere sind LCDs vom Aktivmatrixtyp zum
Realisieren bewegter Bilder sehr geeignet, da bei ihnen im jeweiligen
Flüssigkristallzellen
Schaltbauteile ausgebildet sind, für die hauptsächlich Dünnschichttransistoren (TFTs)
verwendet werden, wie es im Ersatzschaltbild der 1 zu
einem Pixel eines herkömmlichen
LCD dargestellt ist.
-
Bei
einem LCD vom Aktivmatrixtyp werden digitale Videodaten auf Grundlage
einer Gammareferenzspannung in eine analoge Datenspannung gewandelt,
um diese an eine Datenleitung innerhalb eines Pixels (siehe die 1)
zu liefern, wohingegen an eine Gateleitung ein Scanimpuls geliefert
wird, um die Datenspannung in eine Flüssigkristallzelle Clc zu laden.
Daher ist die Gateelektrode des genannten TFT mit der Gateleitung
GL verbunden, seine Sourceelektrode ist mit der Datenleitung DL
verbunden, und seine Drainelektrode ist mit einer Pixelelektrode der
Flüssigkristallzelle
Clc und einer Elektrode an einer Seite eines Speicherkondensators
Cst1 verbunden. An die Gemeinschaftselektrode der Flüssigkristallzelle
Clc wird eine Gemeinschaftsspannung Vcom gelegt. Der Speicherkondensator
Cst1 lädt
die von der Datenleitung DL zugeführte Datenspannung, wenn der
TFT einge schaltet wird, um die Spannung der Flüssigkristallzelle Clc auf einem
gleichmäßigen Wert
zu halten. Wenn der Scanimpuls an die Gateleitung GL angelegt wird,
wird der TFT eingeschaltet, um zwischen seiner Sourceelektrode und
seiner Drainelektrode einen Kanal zu bilden, über den er die Spannung auf
der Datenleitung DL an die Pixelelektrode der Flüssigkristallzelle Clc liefert.
Dabei wird die Anordnung der Flüssigkristallmoleküle der Flüssigkristallzelle
Clc durch ein elektrisches Feld zwischen der Pixelelektrode und
der Gemeinschaftselektrode geändert,
wodurch einfallendes Licht moduliert wird.
-
Wenn
für lange
Zeit eine Gleichspannung (DC) an die Flüssigkristallschicht des LCD
angelegt wird, bewegen sich negativ geladene Ionen in der Richtung
eines Bewegungsvektors, während
sich positiv geladene Ionen in der Richtung eines anderen Bewegungsvektors
bewegen, um entsprechend der Polarität des an die Flüssigkristallschicht
angelegten elektrischen Felds polarisiert zu werden, wobei die Ladungsmenge
der negativ und der positiv geladenen Ionen im Verlauf der Zeit
zunimmt. Einhergehend damit treten Beeinträchtigungen in Bezug auf eine Ausrichtungsschicht
auf. Im Ergebnis werden die Ausrichtungseigenschaften des Flüssigkristalls
verschlechtert. Dies hat zur Folge, dass dann, wenn für lange
Zeit eine Gleichspannung an ein LCD angelegt wird, in einem angezeigten
Bild Flecke auftreten, die im Verlauf der Zeit größer werden.
Um die Flecke zu verringern, wurde ein Verfahren versucht, gemäß dem ein
Flüssigkristallmaterial
mit geringer absoluter Dielektrizitätskonstante entwickelt wurde
oder das Ausrichtungsmaterial oder das Ausrichtungsverfahren verbessert
wurde. Jedoch sind Materialentwicklungen sehr zeitaufwändig und
teuer. Wenn die absolute Dielektrizitätskonstante eines Flüssigkristalls verringert
wird, kann es zu einem anderen Problem kommen, gemäß dem die
Ansteuereigenschaften des Flüssigkristalls
verschlechtert sind. Versuche haben ergeben, dass Flecke auf Grund
der Polarisation und der Ansammlung von Ionen umso schneller auftreten,
je mehr Ver unreinigungen sich in der Flüssigkristallschicht befinden,
wobei die Zunahme stark ist. Beschleunigungsfaktoren sind u. a.
die Temperatur, die Zeit und eine Gleichspannungsansteuerung. Dabei
treten Flecke schneller auf und werden größer, wenn die Temperatur höher ist
oder eine Gleichspannung derselben Polarität länger an die Flüssigkristallschicht
angelegt wird. Ferner ist es nicht möglich, Flecke durch Entwickeln
eines neuen Materials oder durch Verbessern von Prozessen zu entfernen,
da die Formen und das Ausmaß von
Flecken bei Tafeln desselben Materials, die auf derselben Herstelllinie hergestellt
werden, verschieden sind.
-
Der
Erfindung liegt die Aufgabe zugrunde, ein LCD und ein Verfahren
zu dessen Ansteuerung zu schaffen, bei denen Flecke verhindert werden können, wie
sie durch die Polarität
und die Ansammlung von Ionen erzeugt werden, um die Anzeigequalität zu verbessern.
-
Diese
Aufgabe ist durch die LCDs gemäß den beigefügten unabhängigen Ansprüchen 1 und
5 sowie die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 8 und
10 gelöst.
Bei der Erfindung wird der Pegel der an die Flüssigkristallschicht angelegten
Gemeinschaftsspannung mit speziellen Rahmenintervallen variiert.
-
Die
Erfindung wird nachfolgend an Hand von durch Figuren veranschaulichten
Ausführungsformen
näher erläutert.
-
1 ist
ein Ersatzschaltbild eines Pixels eines üblichen LCD;
-
2 ist
ein Blockdiagramm eines LCD gemäß einer
Ausführungsform
der Erfindung;
-
3 zeigt
eine Gemeinschaftsspannung-Erzeugungsschaltung gemäß einer
Ausführungsform
der Erfindung;
-
4 zeigt
den Signalverlauf eines Steuerungstaktsignals gemäß einer
Ausführungsform
der Erfindung;
-
5 zeigt
eine in 128 Schritten erhöhte
und verkleinerte Gemeinschaftsspannung gemäß einer Ausführungsform
der Erfindung;
-
6 zeigt
eine in 7 Schritten erhöhte
und verkleinerte Gemeinschaftsspannung gemäß einer Ausführungsform
der Erfindung;
-
7 zeigt
eine in Einheiten Horizontalblöcke
unterteilte und damit angesteuerte LCD-Tafel gemäß einer anderen Ausführungsform
der Erfindung;
-
8 zeigt
detailliert eine Gemeinschaftsspannung-Erzeugungsschaltung gemäß einer
anderen Ausführungsform
der Erfindung;
-
9 zeigt
eine in 5 Schritten erhöhte
und verkleinerte Gemeinschaftsspannung gemäß einer Ausführungsform
der Erfindung; und
-
10 zeigt
die Pegel der Gemeinschaftsspannung, wie sie rahmenweise an Horizontalblöcke gemäß einer
anderen Ausführungsform
der Erfindung geliefert wird.
-
Gemäß der 2 verfügt ein LCD
gemäß einer
Ausführungsform
der Erfindung über
eine LCD-Tafel 10, eine Timingsteuerungseinheit 11,
eine Datentreiberschaltung 12, eine Gatetreiberschaltung 13 und
eine Gemeinschaftsspannung-Erzeugungsschaltung 14.
-
Bei
dieser LCD-Tafel 10 ist eine Flüssigkristallschicht zwischen
zwei Glassubstraten ausgebildet. Die LCD-Tafel 10 verfügt über mxn
Flüssigkristallzellen
Clc, die in einer Matrix an den Schnittstellen zwischen m Datenleitungen
DL und n Gateleitungen GL angeordnet sind.
-
Die
Datenleitungen DL, die Gateleitungen GL, TFTs und ein Speicherkondensator
Cst sind auf dem unteren Glassubstrat der LCD-Tafel 10 ausgebildet. Die Flüssigkristallzellen
Clc sind mit den TFTs verbunden, um durch ein elektrisches Feld
zwischen einer Pixelelektrode 1 und einer Gemeinschaftselektrode 2 angesteuert
zu werden. Auf dem oberen Glassubstrat der LCD-Tafel 10 sind
eine Schwarzmatrix, ein Farbfilter und die Gemeinschaftselektrode 2 ausgebildet.
Die Gemeinschaftselektrode 2 ist bei dieser Ausführungsform
für ein
Ansteuerungsverfahren mit vertikalem elektrischem Feld, wie einen
verdrillt-nematischen (TN) Modus oder einen Modus mit vertikaler
Ausrichtung (VA) auf dem oberen Glassubstrat ausgebildet, jedoch
kann sie für
ein Ansteuerungsverfahren mit horizontalem elektrischem Feld, wie
für den
horizontal schaltenden IPS(in plane switching)-Modus und einen FES(fringe
field switching)-Modus gemeinsam mit der Pixelelektrode 1 auf
dem unteren Glassubstrat ausgebildet sein. Am oberen und unteren
Glassubstrat der LCD-Tafel 10 sind Polarisationsplatten
angebracht, und benachbart zur Flüssigkristallschicht ist eine
Ausrichtungsschicht zum Einstellen eines Vorkippwinkels des Flüssigkristalls
ausgebildet.
-
Die
Timingsteuerungseinheit 11 empfängt Timingsignale wie ein Datenaktivier(DE
= data enable)-Signal und ein Datentaktsignal CLK, um Steuerungssignale
GDC und DDC zum Steuern der Betriebszeitpunkte der Datentreiberschaltung 12 und der
Gatetreiberschaltung 13 zu erzeugen.
-
Das
Gatetiming-Steuersignal GDC zum Steuern des Betriebstimings der
Gatetreiberschaltung 13 verfügt über einen Gatestartimpuls (GSP) zum
Kennzeichnen einer Starthorizontalzeile, in der der Scanvorgang
in einer ersten Vertikalperiode, in der ein Schirm angezeigt wird,
startet, ein Gateverschiebe-Takt(GSC)signal, das ein Timingssteuersignal
ist, das in ein Schieberegister in der Gatetreiberschaltung 13 eingegeben
wird, um den Gatestartimpuls (GSP) sequenziell zu verschieben und
das so erzeugt wird, dass es eine Impulsbreite aufweist, die der
EIN-Periode der TFTs erzeugt, und ein Gateausgangssignalaktivier(GOE
= gate Output enable)signal zum Kennzeichnen eines Ausgabevorgangs durch
die Gatetreiberschaltung 13.
-
Das
Datentiming-Steuersignal DDC zum Steuern des Betriebstimings der
Datentreiberschaltung 12 verfügt über ein Sourceabtasttaktsignal (SSC)
zum Kennzeichnen eines Einspeichervorgangs für Daten in die Datentreiberschaltung 12 auf Grundlage
einer ansteigenden oder fallenden Flanke, ein Sourceausgangssignal-Aktivier(SOE = source
Output enable)-Signal zum Kennzeichnen eines Ausgabevorgangs der
Datentreiberschaltung 12, und ein Polaritätssteuersignal
POL zum Kennzeichnen der Polarität
einer an die Flüssigkristallzellen
Clc der LCD-Tafel 10 anzulegenden Datenspannung.
-
Außerdem führt die
Timingsteuerungseinheit 11 eine Neuausrichtung digitaler
Videodaten RGB, wie sie von einer externen Systemplatine eingegeben
werden, entsprechend der Auflösung
der LCD-Tafel 10 aus, um die neu ausgerichteten digitalen
Videodaten RGB an die Datentreiberschaltung 12 zu liefern.
-
Die
Datentreiberschaltung 12 wandelt die digitalen Videodaten
RGB auf Grundlage von Gammareferenzspannungen GMA von einer Gammareferenzspannungs-Erzeugungseinheit
(nicht dargestellt) auf das Datensteuersignal DDC von der Timingsteuerungseinheit 11 hin
in eine analoge Gammakorrekturspannung, und sie liefert diese als
Datenspannung an die Datenleitungen DL der LCD-Tafel 10.
Daher besteht die Datentreiberschaltung 12 aus einer Vielzahl
von Datentreiber-ICs mit einem Schieberegister zum Abtasten eines
Taktsignals, einem Register zum Zwischenspeichern der digitalen Videodaten
RGB, einer Latcheinheit zum zeilenweisen Einspeichern von Daten
auf das Taktsignal vom Schieberegister hin und zum gleichzeitigen,
zeilenweisen Ausgeben der gespeicherten Daten, einen Digital/Analog-Wandler
zum Auswählen
positiver/negativer Gammaspannungen unter Bezugnahme auf die Gammareferenzspannung
auf den digitalen Datenwert von der Latcheinheit hin, ein Multiplexer
zum Auswählen
der Datenleitung DL, an die die durch die positiven/negativen Gammaspannungen
gewandelten analogen Daten geliefert werden, und einen Ausgangspuffer,
der zwischen den Multiplexer und die Datenleitung DL geschaltet
ist.
-
Die
Gatetreiberschaltung 13 liefert auf sequenzielle Weise
einen Scanimpuls zum Auswählen derjenigen
Horizontalzeile der LCD-Tafel 10, an die die Datenspannung
zu liefern ist, an die Gateleitungen GL. Daher besteht die Gatetreiberschaltung 13 aus
einer Vielzahl von Gatetreiber-ICs mit einem Schieberegister, einem
Pegelschieber zum Wandeln des Ausgangssignals des Schieberegisters
in eine Schwingungsweite, die zum Ansteuern des TFT einer Flüssigkristallzelle
Clc geeignet ist und einen Ausgangspuffer, der zwischen den Pegelschieber
und die Gateleitung GL geschaltet ist.
-
Die
Gemeinschaftsspannung-Erzeugungsschaltung 14 erzeugt eine
Gemeinschaftsspannung Vcom, dessen Pegel für jeweils eine vorbestimmte gleichmäßige Zeit
(beispielsweise 200 Rahmen) in Stufen variiert, wobei die Erzeugung
unter Bezugnahme auf den von der Timingsteuerungseinheit 11 gelieferten
Gatestartimpuls (GSP) hin erfolgt, um die erzeugte Gemeinschaftsspannung
Vcom an die Gemeinschaftselektrode 2 der LCD-Tafel 10 zu
liefern. Außerdem
erzeugt die Gemeinschaftsspannung-Erzeugungsschaltung 14 die
Gemeinschaftsspannung Vcom, deren Pegel mit jeder vorbestimmten
gleichmäßigen Zeit
(beispielsweise 200 Rahmen) in Stufen variiert, unter Bezugnahme
auf den von der Timingsteuerungseinheit 11 gelieferten
Gatestartimpuls (GSP) in solcher Weise, dass sie zwischen benachbarten
Horizontalblöcken
im sel ben Rahmen variiert, wobei auf das Datenaktiviersignal DE
Bezug genommen wird, wie es in der 7 dargestellt
ist, um die erzeugte Gemeinschaftsspannung Vcom an die Gemeinschaftselektrode 2 der
LCD-Tafel 10 zu liefern. Die Gemeinschaftsspannung-Erzeugungsschaltung 14 wird
nun unter Bezugnahme auf die 3 und 8 detailliert
beschrieben.
-
Die 3 zeigt
detailliert die Gemeinschaftsspannung-Erzeugungsschaltung 14 gemäß der hier beschriebenen
Ausführungsform
der Erfindung.
-
Gemäß der 3 verfügt die Gemeinschaftsspannung-Erzeugungsschaltung 14 über eine Steuertaktsignal-Erzeugungseinheit 141,
eine Steuerdaten-Erzeugungseinheit 142 ein Register 143,
einen Speicher 143a, einen Decodierer 144, ein
Schalterarray 145 und eine Widerstandskette 146.
-
Die
Steuertaktsignal-Erzeugungseinheit 141 verfügt über einen
Rahmenzähler,
der die Anzahl der Rahmen synchron mit dem von der Timingsteuerungseinheit 11 gelieferten
Gatestartimpuls (GSP) zählt
und das in der 4 dargestellte Steuerungstaktsignal
SCL immer dann erzeugt, wenn der akkumulierte Zählwert ein Mehrfaches des genannten vorbestimmten
Werts (z. B. 200) wird. Das Steuerungstaktsignal SCL wird hiermit
einem Intervall von 200 Rahmen erzeugt. Dabei ist dieser vorbestimmte Wert
200 derjenige Wert, der den Zeitpunkt anzeigt, zu dem durch die
Polarisation und die Ansammlung von Ionen verursachte Flecke dadurch
auftreten könnten,
dass eine Gleichspannung derselben Polarität dauernd an die Flüssigkristallschicht
angelegt wird, und dieser Wert kann unter Berücksichtigung des Temperatureinflusses
auf kleiner oder größer als 200
eingestellt werden.
-
Die
Steuertaktsignal-Erzeugungseinheit 141 kann in die Timingsteuerungseinheit 11 statt
in die Gemeinschaftsspannung-Erzeugungsschaltung 14 eingebaut
sein.
-
Die
Steuerdaten-Erzeugungseinheit 142 erzeugt synchron mit
dem Steuerungstaktsignal SCL von der Steuertaktsignal-Erzeugungseinheit 141 Steuerungsdaten
SDA mit einer speziellen Bitanzahl (beispielsweise 7 Bits). Wenn
die Steuerungsdaten SDA 7 Bits aufweisen, wird der Binärcodewert
derselben sequenziell und wiederholt synchron mit dem Steuerungstaktsignal
zwischen 111 11112 und 000 00002 erhöht und verringert. Daher werden
Steuerungsdaten SDA erzeugt, die synchron mit dem Steuerungstaktsignal
SCL sequenziell zwischen Pegeln 0 und 127 erhöht und verringert werden. Daher
kann die Steuerdaten-Erzeugungseinheit 142 durch ein Schieberegister
mit linearer Rückführung (LFSR
= linear feedback shift register) realisiert sein. Dieses LFSR ist
ein Schieberegister, dessen Eingangsbit linear in Bezug auf den
vorigen Zustand ist, wobei nur dann, wenn die Rückführungsfunktion geeignet ausgewählt ist,
eine Bitprogression mit einer Periode ausgewählt werden kann, solange das
Verhalten beinahe zufällig
erscheint. Andererseits besteht für die Steuerungsdaten SDA keine
Einschränkung
auf 7 Bits, sondern ihre Bitanzahl kann größer oder kleiner als 7 Bits
sein.
-
Der
Speicher 143a ist ein nichtflüchtiger Speicher, der Daten
aktualisieren und löschen
kann, beispielsweise ein EEPROM und/oder ein EDID(= extended display
identification data)-ROM, der die synchron mit dem Steuerungstaktsignal
SCL erhöhten
und verringerten Steuerungsdaten SDA sowie ein diesen entsprechendes
Schaltersteuersignal Φ unter Verwendung
einer Nachschlagetabelle speichert.
-
Das
Register 143 liest das im Speicher 143a gespeicherte
Schaltersteuersignal Φ unter
Verwendung der Steuerungsdaten SDA von der Steuerdaten-Erzeugungseinheit 142 als
Leseadresse entsprechend dem Steuerungstaktsignal SCL, um das gelesene
Schaltersteuersignal Φ an
einen Decodierer 144 zu liefern. Das vom Re gister 143 ausgegebene Schaltersteuersignal Φ kann ein
digitales Signal von 7 Bits ein.
-
Der
Decodierer 144 decodiert das Schaltersteuersignal Φ vom Register 143,
um das decodierte Schaltersteuersignal Φ, entsprechend dem Digitalwert
des Schaltersteuersignals Φ über einen
Ausgangsstift ausgibt. Der Decodierer 144 verfügt über 128
Ausgangsstifte P0 bis 2127, die dem Schaltersteuersignal Φ von 7 Bits
entsprechen. Diese Ausgangsstifte P0 bis 2127 sind eineindeutig
mit den Gateanschlüssen
G der das Schalterarray 145 bildenden Schalter T0 bis T127
verbunden.
-
Die
Gateanschlüsse
G dieser Schalter T0 bis T127 sind eineindeutig mit den Ausgangsstiften
P0 bis 2127 des Decodierers 144 verbunden, um das Schaltersteuersignal Φ zu empfangen.
Die Drainanschlüsse
D der Schalter T0 bis T127 sind eineindeutig mit Teilspannungsausgangsknoten
n1 bis n127 verbunden, die in der Widerstandskette 146 zwischen
benachbarten Widerständen
R1 bis R127 ausgebildet sind. Die Sourceanschlüsse S der Schalter T0 bis T127
sind gemeinsam mit einer Versorgungsleitung VSL für die Gemeinschaftsspannung
Vcom verbunden. Daher wird einer der Schalter T0 bis T127 auf das
Schaltersteuersignal Φ vom
Decodierer 144 eingeschaltet, um eine der mehreren Teilspannungen
als Gemeinschaftsspannung Vcom auszuwählen, die an die Gemeinschaftselektrode 2 zu
liefern ist.
-
Innerhalb
der Widerstandskette 146 sind, wie oben beschrieben, mehrere
Widerstände
R0 bis R127 seriell zwischen eine Spannung VH von hohem Potenzial
und eine Spannung VL von niedrigem Potenzial geschaltet, und die
mehreren Teilspannungen mit verschiedenen Pegeln werden über die
Teilspannungsausgangsknoten n1 bis n127 zwischen den Widerständen erzeugt.
Wie es in der 5 dargestellt ist, werden die
Teilspannungen zur Gemeinschaftsspannung Vcom mit 128 Schritten
S0 bis S127, die alle 200 Rahmen zwischen den Pegeln 0 bis 127 sequenziell
erhöht
und verringert werden.
-
Die 6 zeigt
als anderes Beispiel der mehreren Stufen bei der Erfindung eine
Gemeinschaftsspannung Vcom Swing, die in 7 Stufen erhöht und verringert
wird. In der 6 kennzeichnet Vdata(+) eine
positive Datenspannung, Vdata(–)
eine negative Datenspannung und Vcom_DC eine Gemeinschaftsgleichspannung.
-
Unter
Bezugnahme auf die 6 wird darauf hingewiesen, dass
die Gemeinschaftsspannung Vcom_Swing gemäß einer Ausführungsform
der Erfindung unter Verwendung von 7 Schritten schwingt, die sich
alle 200 Rahmen ändern.
Daher wird zwar die Datenspannung für eine lange Zeit gleichmäßig an eine
Flüssigkristallzelle
angelegt, jedoch variiert die Spannung, wie sie auf Grund des Hubs
der Gemeinschaftsspannung Vcom_Swing in die Flüssigkristallzelle geladen wird,
kontinuierlich alle 200 Rahmen. Wenn beispielsweise die positive
Datenspannung Vdata(+) von 15 V für lange Zeit gleichmäßig zugeführt wird,
wird die in die entsprechende Flüssigkristallzelle
geladene Spannung tatsächlich
von der ersten bis zur siebten Stufe in Stufen von 7,35 V bis 7,65
geladen, wohingegen sie vom siebten bis zum dreizehnten Schritt
durch die Schwingung der Gemeinschaftsspannung Vcom Swing in Stufen
von 7,65 V auf 7,35 V verringert wird. Wenn dagegen die negative
Datenspannung Vdata(–)
von 0,5 V gleichmäßig für lange
Zeit angelegt wird, wird die tatsächlich an die entsprechende
Flüssigkristallzelle
angelegte Spannung vom ersten bis zum siebten Schritt in Stufen
verringert, wohingegen sie vom siebten bis zum dreizehnten Schritt
in Stufen erhöht
wird. Daher werden eine Polarisation und eine Ansammlung von Ionen
vermieden, wozu es durch das Anlegen einer Gleichspannung derselben
Polarität
an die Flüssigkristallzelle über lange
Zeit käme.
-
Die 7 zeigt
eine LCD-Tafel, die in solcher Weise unterteilt ist, dass sie durch
eine Gemeinschaftsspannung Vcom von verschiedenen Pegeln im selben
Rahmen mit Einheiten von Horizontalblöcken angesteuert wird. Die 8 zeigt
eine Gemeinschaftsspannung-Erzeugungsschaltung 14 gemäß einer
anderen Ausführungsform
der Erfindung, die die in der 7 veranschaulichte
unterteilte Steuerung ausführen
kann. In der 7 enthält ein Horizontalblock mindestens
eine Horizontalzeile.
-
Gemäß der 8 verfügt die Gemeinschaftsspannung-Erzeugungsschaltung 14 über eine Steuertaktsignal-Erzeugungseinheit 241,
eine Steuerdaten-Erzeugungseinheit 242, ein Register 243,
einen Speicher 243a, einen Decodierer 244, ein
Schalterarray 245 und eine Widerstandskette 246.
-
Die
Steuertaktsignal-Erzeugungseinheit 241 verfügt über einen
Rahmenzähler 241a,
der die Anzahl der Rahmen synchron mit dem von der Timingsteuerungseinheit 11 gelieferten
Gatestartimpuls (GSP) zählt
und ein erstes Steuerungstaktsignal SCL1 immer dann erzeugt, wenn
der akkumulierte Zählwert
ein Mehrfaches des vorbestimmten Werts (z. B. 200) wird. Hierbei
gilt für
diesen vorbestimmten Wert dasselbe, wie es oben ausgeführt ist.
Außerdem
verfügt
die Steuertaktsignal-Erzeugungseinheit 241 über einen
Zeilenzähler 241b,
der die Anzahl der Horizontalzeilen im selben Rahmen synchron mit dem
Datenaktiviersignal DE zählt
und ein zweites Steuerungstaktsignal SCL2 immer dann erzeugt, wenn
sich der akkumulierte Zählwert
auf einen vorbestimmten Wert ändert,
d. h., wenn sich der Horizontalblock ändert. Daher wird das erste
Steuerungstaktsignal SCL1 mit Intervallen von 200 Rahmen erzeugt, während das
zweite Steuerungstaktsignal CL2 mit Intervallen des Zeitpunkts erzeugt
wird, gemäß dem der
Horizontalblock im selben Rahmen wechselt.
-
Die
Steuertaktsignal-Erzeugungseinheit 241 kann in die Timingsteuerungseinheit 11 statt
in die Gemeinschaftsspannung-Erzeugungsschaltung 14 eingebaut
sein.
-
Die
Steuerdaten-Erzeugungseinheit 242 erzeugt Steuerungsdaten
SDA entsprechend einer speziellen Bitanzahl (beispielsweise 3 Bits)
synchron mit dem ersten und dem zweiten Steuerungstaktsignal SCL1
und SCL2 von der Steuertaktsignal-Erzeugungseinheit 241.
Wenn die Steuerungsdaten SDA über
3 Bits verfügen,
wird der Binärcodewert
derselben synchron mit dem ersten und dem zweiten Steuerungstaktsignal
SCL1 und SCL2 sequenziell zwischen 1012 und 0002 erhöht und verringert.
Daher werden Steuerungsdaten SDA erzeugt, die synchron mit dem ersten
Steuerungstaktsignal sequenziell zwischen den Pegeln 0 und 4 erhöht und verringert
werden. Die Steuerungsdaten SDA werden synchron mit dem zweiten
Steuerungstaktsignal SCL2 sequenziell zwischen den Pegeln 0 und
4 erhöht
und verringert. Daher kann die Steuerdaten-Erzeugungseinheit 242 wiederum durch
das genannte LRSR realisiert werden. Es sei darauf hingewiesen,
dass für
die Steuerungsdaten SDA keine Einschränkung auf 3 Bits besteht, sondern
dass sie mehr oder weniger als 3 Bits aufweisen können.
-
Der
Speicher 243a ist ein nichtflüchtiger Speicher, der Daten
aktualisieren und löschen
kann, beispielsweise ein EEPROM und/oder ein EDID(= extended display
identification data)-ROM, der die synchron mit dem Steuerungstaktsignal
SCL erhöhten
und verringerten Steuerungsdaten SDA sowie ein diesen entsprechendes
Schaltersteuersignal Φ unter Verwendung
einer Nachschlagetabelle speichert.
-
Das
Register 243 liest das im Speicher 143a gespeicherte
Schaltersteuersignal Φ unter
Verwendung der Steuerungsdaten SDA von der Steuerdaten-Erzeugungseinheit 242 als
Leseadresse entsprechend dem Steuerungstaktsignal SCL, um das gelesene
Schaltersteuersignal Φ an
einen Decodierer 244 zu liefern. Das vom Re gister 243 ausgegebene Schaltersteuersignal Φ kann ein
digitales Signal von 3 Bits ein.
-
Der
Decodierer 244 decodiert das Schaltersteuersignal Φ vom Register 243,
um das decodierte Schaltersteuersignal Φ, entsprechend dem Digitalwert
des Schaltersteuersignals Φ über einen
Ausgangsstift ausgibt. Der Decodierer 244 verfügt über 5 Ausgangsstifte
P0 bis P127, die dem Schaltersteuersignal Φ von 3 Bits entsprechen. Diese
Ausgangsstifte P0 bis P4 sind eineindeutig mit den Gateanschlüssen G der
das Schalterarray 245 bildenden Schalter T0 bis T4 verbunden.
-
Die
Gateanschlüsse
G dieser Schalter T0 bis T4 sind eineindeutig mit den Ausgangsstiften
P0 bis 24 des Decodierers 244 verbunden, um das Schaltersteuersignal Φ zu empfangen.
Die Drainanschlüsse D
der Schalter T0 bis T4 sind eineindeutig mit Teilspannungsausgangsknoten
n1 bis n4 verbunden, die in der Widerstandskette 246 zwischen
benachbarten Widerständen
R1 bis R127 ausgebildet sind. Die Sourceanschlüsse S der Schalter T0 bis T4
sind gemeinsam mit einer Versorgungsleitung VSL für die Gemeinschaftsspannung
Vcom verbunden. Daher wird einer der Schalter T0 bis T4 auf das
Schaltersteuersignal Φ vom
Decodierer 244 eingeschaltet, um eine der mehreren Teilspannungen
als Gemeinschaftsspannung Vcom auszuwählen, die an die Gemeinschaftselektrode 2 zu
liefern ist.
-
Innerhalb
der Widerstandskette 246 sind, wie oben beschrieben, mehrere
Widerstände
R0 bis R4 seriell zwischen eine Spannung VH von hohem Potenzial
und eine Spannung VL von niedrigem Potenzial geschaltet, und die
mehreren Teilspannungen mit verschiedenen Pegeln werden über die
Teilspannungsausgangsknoten n1 bis n4 zwischen den Widerständen erzeugt.
Daher verfügt
die durch die Teilspannungen realisierte Gemeinschaftsspannung Vcom,
wie es in der 9 dargestellt ist, über fünf Stufen
S0 bis S4, die zwischen den Pegeln 0 und 4 alle 200 Rahmen sequenziell
er höht
und verringert werden. Die Gemeinschaftsspannung Vcom mit den Pegeln
0 bis 4 wird, wie es in der 10 dargestellt ist,
an Horizontalblöcke
BL1 bis BL5 mit verschiedenen Pegeln zwischen benachbarten Horizontalblöcken im
selben Rahmen geliefert. Diese Gemeinschaftsspannung Vcom, die zwischen
den Pegeln 0 und 4 mit den fünf
Schritten S0 bis S4 erhöht
und verringert wird, wird stufenweise an denselben Horizontalblock
geliefert.
-
Wie
oben beschrieben, variiert beim LCD und beim Verfahren zum Steuern
desselben gemäß der Erfindung
der Pegel der an die Flüssigkristallschicht
gelegten Gemeinschaftsspannung pro vorbestimmtem Intervall, wodurch
die Richtung und die Intensität
des in der Flüssigkristallschicht
gebildeten Vektors des elektrischen Felds eine Streuung erfährt. Daher
kann verhindert werden, dass durch eine Polarisation und Ansammlung
von Ionen Flecke erzeugt werden, wodurch die Anzeigequalität beträchtlich verbessert
werden kann.
-
Außerdem variiert
beim LCD und beim Verfahren zum Ansteuern desselben gemäß der Erfindung
der Pegel der an die Flüssigkristallschicht
gelegten Gemeinschaftsspannung sequenziell pro vorbestimmtem Intervall
mit Einheiten der Horizontalblöcke,
so dass die Richtung und die Stärke
des in der Flüssigkristallschicht
gebildeten Vektors des elektrischen Felds eine Streuung erfährt. Daher
kann verhindert werden, dass durch eine Polarisation und Ansammlung
von Ionen Flecke erzeugt werden, wodurch die Anzeigequalität beträchtlich
verbessert werden kann.