JPH113061A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH113061A JPH113061A JP15145897A JP15145897A JPH113061A JP H113061 A JPH113061 A JP H113061A JP 15145897 A JP15145897 A JP 15145897A JP 15145897 A JP15145897 A JP 15145897A JP H113061 A JPH113061 A JP H113061A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- common electrode
- frequency
- voltage
- frequencies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 様々な周波数の画像に対してもＶcom を最適
設定できるようにする。 【解決手段】 様々な画像信号の周波数ごとに最適化さ
れた複数の共通電極電位を発生する電位発生手段と、画
像信号の周波数に相関する周期を持つ信号の周期を測定
する周期測定手段と、該周期に応じて前記複数の共通電
極電位の一つを選択して液晶パネルの共通電極に印加す
る選択手段と、を備える。画像信号の周波数に応じて画
素電極電位が変化するので、様々な種類の画像信号に対
応でき、液晶の劣化やチラツキ等を生じることなく、例
えば、ＶＧＡやＳＶＧＡ或いはＸＧＡといった各種の画
像を表示できる。
設定できるようにする。 【解決手段】 様々な画像信号の周波数ごとに最適化さ
れた複数の共通電極電位を発生する電位発生手段と、画
像信号の周波数に相関する周期を持つ信号の周期を測定
する周期測定手段と、該周期に応じて前記複数の共通電
極電位の一つを選択して液晶パネルの共通電極に印加す
る選択手段と、を備える。画像信号の周波数に応じて画
素電極電位が変化するので、様々な種類の画像信号に対
応でき、液晶の劣化やチラツキ等を生じることなく、例
えば、ＶＧＡやＳＶＧＡ或いはＸＧＡといった各種の画
像を表示できる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
にＴＦＴ（Thin Film Transistor；薄膜トランジスタ）
を用いたアクティブマトリクス方式の液晶表示装置に関
する。
にＴＦＴ（Thin Film Transistor；薄膜トランジスタ）
を用いたアクティブマトリクス方式の液晶表示装置に関
する。
【０００２】
【背景説明】画素電極と対向電極との間に挟み込んだ液
晶の配向を、両電極間の容量（画素容量）に書き込まれ
た電圧（画素電圧）で制御し、バックライトの透過光量
を変えて所望の表示階調を得る上記の液晶表示装置は、
ＴＦＴのスイッチング動作によって、正確な画素電圧の
書き込みが可能で、微妙な中間調が得られるという特長
から、パーソナルコンピュータをはじめ、様々な表示装
置に多用されている。
晶の配向を、両電極間の容量（画素容量）に書き込まれ
た電圧（画素電圧）で制御し、バックライトの透過光量
を変えて所望の表示階調を得る上記の液晶表示装置は、
ＴＦＴのスイッチング動作によって、正確な画素電圧の
書き込みが可能で、微妙な中間調が得られるという特長
から、パーソナルコンピュータをはじめ、様々な表示装
置に多用されている。
【０００３】かかる液晶表示装置では、液晶の特性劣化
（ちらつきや焼き付き）を防止するために、画素電圧の
極性を正負交互に変化させるという、いわゆる交流駆動
が欠かせないが、ＴＦＴの特性は、正負の画素電圧に対
して必ずしも等しくなく、実際に画素容量に書き込まれ
る正負の画素電圧の間に“フィールドスルー電圧”と呼
ばれる誤差電圧の発生が避けられないため、従来より、
液晶画素の共通電極の電位を最適化（電圧補償）するこ
とが行われていた。
（ちらつきや焼き付き）を防止するために、画素電圧の
極性を正負交互に変化させるという、いわゆる交流駆動
が欠かせないが、ＴＦＴの特性は、正負の画素電圧に対
して必ずしも等しくなく、実際に画素容量に書き込まれ
る正負の画素電圧の間に“フィールドスルー電圧”と呼
ばれる誤差電圧の発生が避けられないため、従来より、
液晶画素の共通電極の電位を最適化（電圧補償）するこ
とが行われていた。
【０００４】
【従来の技術】従来の電圧補償を説明する前に、まず、
ＴＦＴを用いたアクティブマトリクス方式の液晶表示装
置について、その基本的なレイアウトを説明する。図２
において、１は簡単化のために実際よりもはるかに少な
い画素数（６×６画素）とした液晶パネルであり、液晶
パネル１は、画面の縦方向にレイアウトされた６本のデ
ータバスライン２1 〜２6 と、横方向にレイアウトされ
た６本のゲートバスライン３1 〜３6 と、各ラインの交
点にレイアウトされた６×６個の画素とからなり、各画
素は全て同サイズ及び同一構成で、ＩＴＯ等の透明導電
材料からなる画素電極４及びＴＦＴ５で構成されてい
る。また、６は図示を略した水平走査信号に同期して全
てのデータバスライン２i （ｉは１〜６）に１ライン
（６画素）分の表示電圧を出力するデータライン駆動回
路、７は同じく水平走査信号に同期して線順次で各ゲー
トバスライン３j （ｊは１〜６）にゲート信号を出力す
るゲートライン駆動回路である。
ＴＦＴを用いたアクティブマトリクス方式の液晶表示装
置について、その基本的なレイアウトを説明する。図２
において、１は簡単化のために実際よりもはるかに少な
い画素数（６×６画素）とした液晶パネルであり、液晶
パネル１は、画面の縦方向にレイアウトされた６本のデ
ータバスライン２1 〜２6 と、横方向にレイアウトされ
た６本のゲートバスライン３1 〜３6 と、各ラインの交
点にレイアウトされた６×６個の画素とからなり、各画
素は全て同サイズ及び同一構成で、ＩＴＯ等の透明導電
材料からなる画素電極４及びＴＦＴ５で構成されてい
る。また、６は図示を略した水平走査信号に同期して全
てのデータバスライン２i （ｉは１〜６）に１ライン
（６画素）分の表示電圧を出力するデータライン駆動回
路、７は同じく水平走査信号に同期して線順次で各ゲー
トバスライン３j （ｊは１〜６）にゲート信号を出力す
るゲートライン駆動回路である。
【０００５】図３、図４は液晶パネル１の各部の電圧波
形であり、図３は電圧補償なし、図４は電圧補償ありの
波形図である。なお、ＶG はＴＦＴ５のゲート電圧、Ｖ
D はＴＦＴ５のドレイン電圧（表示電圧）、ＶS はＴＦ
Ｔのソース電圧（画素電極４の電圧）である。ＴＦＴ液
晶パネルは、図３に示すように、ＶG がＨレベルになる
とＴＦＴ５がオンし、ＶS がＶD に向けて上昇（ＶD の
負期間では下降）するが、ＶG がＬレベルになってＴＦ
Ｔ５がオフすると、ＶS はある電位だけ変動するという
好ましくない特性を持つ。この電圧はフィールドスルー
電圧と呼ばれており、ＶG の急激な立ち下がりに伴って
発生する負極性の電位がＴＦＴ５のゲート−ソース間容
量（図２のＣｇｓ参照）を通して液晶電極４に飛び込む
ためである。図３のＶco m は、かかるフィールドスルー
電圧を考慮しない設定を例示している。すなわち、ＶG
のＨレベル期間におけるＶS のピーク−ピークの１／２
に設定されたものである。この図からも理解されるよう
に、ＶG がＬレベル期間になった後のＶco m は、同期間
におけるＶS の中間レベルから外れることとなり、Ｖａ
−Ｖｂの差に相当する直流分が発生して液晶の劣化やチ
ラツキ等の原因になる。
形であり、図３は電圧補償なし、図４は電圧補償ありの
波形図である。なお、ＶG はＴＦＴ５のゲート電圧、Ｖ
D はＴＦＴ５のドレイン電圧（表示電圧）、ＶS はＴＦ
Ｔのソース電圧（画素電極４の電圧）である。ＴＦＴ液
晶パネルは、図３に示すように、ＶG がＨレベルになる
とＴＦＴ５がオンし、ＶS がＶD に向けて上昇（ＶD の
負期間では下降）するが、ＶG がＬレベルになってＴＦ
Ｔ５がオフすると、ＶS はある電位だけ変動するという
好ましくない特性を持つ。この電圧はフィールドスルー
電圧と呼ばれており、ＶG の急激な立ち下がりに伴って
発生する負極性の電位がＴＦＴ５のゲート−ソース間容
量（図２のＣｇｓ参照）を通して液晶電極４に飛び込む
ためである。図３のＶco m は、かかるフィールドスルー
電圧を考慮しない設定を例示している。すなわち、ＶG
のＨレベル期間におけるＶS のピーク−ピークの１／２
に設定されたものである。この図からも理解されるよう
に、ＶG がＬレベル期間になった後のＶco m は、同期間
におけるＶS の中間レベルから外れることとなり、Ｖａ
−Ｖｂの差に相当する直流分が発生して液晶の劣化やチ
ラツキ等の原因になる。
【０００６】図４は、フィールドスルー電圧を考慮して
Ｖcom を最適化したものであり、一般的に用いられてい
る手法である。すなわち、ＶG のＬレベル期間における
ＶSのピーク−ピークの１／２にＶcom を設定したもの
である。これによれば、Ｖａ’＝Ｖｂ’となって直流分
がゼロになるから、液晶の劣化やチラツキ等の要因を排
除できる。
Ｖcom を最適化したものであり、一般的に用いられてい
る手法である。すなわち、ＶG のＬレベル期間における
ＶSのピーク−ピークの１／２にＶcom を設定したもの
である。これによれば、Ｖａ’＝Ｖｂ’となって直流分
がゼロになるから、液晶の劣化やチラツキ等の要因を排
除できる。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
従来の液晶表示装置にあっては、Ｖcom を最適化してい
るといってもその設定値はあくまでも特定の条件下で定
めた“固定の値”にすぎないため、例えば、表示信号の
周波数が変わった場合にはＶcom が不適切な値になると
いう問題点があった。特に、近年では液晶表示装置に対
してもＶＧＡやＳＶＧＡ或いはＸＧＡといった様々な周
波数の画像を表示できることが求められているから、こ
のような問題点の解決はきわめて緊急且つ重要な課題で
ある。
従来の液晶表示装置にあっては、Ｖcom を最適化してい
るといってもその設定値はあくまでも特定の条件下で定
めた“固定の値”にすぎないため、例えば、表示信号の
周波数が変わった場合にはＶcom が不適切な値になると
いう問題点があった。特に、近年では液晶表示装置に対
してもＶＧＡやＳＶＧＡ或いはＸＧＡといった様々な周
波数の画像を表示できることが求められているから、こ
のような問題点の解決はきわめて緊急且つ重要な課題で
ある。
【０００８】そこで、本発明は、様々な周波数の画像に
対してもＶcom を最適設定できるようにすることを目的
とする。
対してもＶcom を最適設定できるようにすることを目的
とする。
【０００９】
【課題を解決するための手段】本発明は、様々な画像信
号の周波数ごとに最適化された複数の共通電極電位を発
生する電位発生手段と、画像信号の周波数に相関する周
期を持つ信号の周期を測定する周期測定手段と、該周期
に応じて前記複数の共通電極電位の一つを選択して液晶
パネルの共通電極に印加する選択手段と、を備えたこと
を特徴とする。
号の周波数ごとに最適化された複数の共通電極電位を発
生する電位発生手段と、画像信号の周波数に相関する周
期を持つ信号の周期を測定する周期測定手段と、該周期
に応じて前記複数の共通電極電位の一つを選択して液晶
パネルの共通電極に印加する選択手段と、を備えたこと
を特徴とする。
【００１０】これによれば、画像信号の周波数に応じて
画素電極電位が変化するので、様々な種類の画像信号に
対応でき、液晶の劣化やチラツキ等を生じることなく、
例えば、ＶＧＡやＳＶＧＡ或いはＸＧＡといった各種の
画像を表示できる。
画素電極電位が変化するので、様々な種類の画像信号に
対応でき、液晶の劣化やチラツキ等を生じることなく、
例えば、ＶＧＡやＳＶＧＡ或いはＸＧＡといった各種の
画像を表示できる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は本発明に係る液晶表示装置の一
実施例を示す図である。まず、構成を説明する。図１に
おいて、１０はクロック発生回路、１１はクロック計数
回路（周期測定手段）、１２は保持回路、１３はデコー
ダ（選択手段）、１４は分圧回路（電位発生手段）、１
５はスイッチ群（選択手段）、１６はバッファである。
づいて説明する。図１は本発明に係る液晶表示装置の一
実施例を示す図である。まず、構成を説明する。図１に
おいて、１０はクロック発生回路、１１はクロック計数
回路（周期測定手段）、１２は保持回路、１３はデコー
ダ（選択手段）、１４は分圧回路（電位発生手段）、１
５はスイッチ群（選択手段）、１６はバッファである。
【００１２】クロック発生回路１０は表示対象の画像信
号の最高周波数に比べて十分に高い周波数のクロック信
号Ｓａを発生するものであり、クロック計数回路１１は
Ｓａを計数すると共に画像信号の周波数に相関する周期
を持つ信号Ｓｂ（例えば、図４のＳD に同期した信号）
の１周期ごとにその計数値Ｓｃをリセットするものであ
る。保持回路１２はＳｂの１周期ごとにＳｃを取り込ん
で保持するものであり、遅延回路１７は保持回路１２へ
のＳｃの保持を終えた後にクロック計数回路１１の計数
値Ｓｃをリセットするためのものである。
号の最高周波数に比べて十分に高い周波数のクロック信
号Ｓａを発生するものであり、クロック計数回路１１は
Ｓａを計数すると共に画像信号の周波数に相関する周期
を持つ信号Ｓｂ（例えば、図４のＳD に同期した信号）
の１周期ごとにその計数値Ｓｃをリセットするものであ
る。保持回路１２はＳｂの１周期ごとにＳｃを取り込ん
で保持するものであり、遅延回路１７は保持回路１２へ
のＳｃの保持を終えた後にクロック計数回路１１の計数
値Ｓｃをリセットするためのものである。
【００１３】デコーダ１３は、保持回路１２内の保持デ
ータＳｄをデコードして複数の出力の一つをＨレベルに
するものであり、例えば、保持データＳｄを４ビットと
し、且つ、その内容を「００１０」（１０進法で
“２”）とすると、２4本の出力のうちの３番目の出力
Ｏ2 をＨレベルにするものである。分圧回路１４は、電
源Ｖｃｃとグランド間に複数の抵抗Ｒ0 〜Ｒm を直列に
接続し、各接続ノードにデコーダ１３の出力数と同数の
ｎ個の電圧Ｖ0 〜Ｖn を発生するというものである。ｎ
個の電圧Ｖ0 〜Ｖn は、抵抗0 〜Ｒm の比に応じて適宜
に設定できるが、重要な点は、表示対象の全ての画像信
号の周波数に応じた最適な電圧を設定するということで
ある。例えば、画像信号の種類はＶＧＡやＳＶＧＡ或い
はＸＧＡのように規格化されているため、これら規格上
の周波数で表示した場合の最適なＶcom を実験的に求
め、それらの電圧が得られるように抵抗 0 〜Ｒm の比を
設定してもよい。
ータＳｄをデコードして複数の出力の一つをＨレベルに
するものであり、例えば、保持データＳｄを４ビットと
し、且つ、その内容を「００１０」（１０進法で
“２”）とすると、２4本の出力のうちの３番目の出力
Ｏ2 をＨレベルにするものである。分圧回路１４は、電
源Ｖｃｃとグランド間に複数の抵抗Ｒ0 〜Ｒm を直列に
接続し、各接続ノードにデコーダ１３の出力数と同数の
ｎ個の電圧Ｖ0 〜Ｖn を発生するというものである。ｎ
個の電圧Ｖ0 〜Ｖn は、抵抗0 〜Ｒm の比に応じて適宜
に設定できるが、重要な点は、表示対象の全ての画像信
号の周波数に応じた最適な電圧を設定するということで
ある。例えば、画像信号の種類はＶＧＡやＳＶＧＡ或い
はＸＧＡのように規格化されているため、これら規格上
の周波数で表示した場合の最適なＶcom を実験的に求
め、それらの電圧が得られるように抵抗 0 〜Ｒm の比を
設定してもよい。
【００１４】スイッチ群１５は、ゲートにＨレベルが加
えられるとオン状態になるＭＯＳスイッチＳＷ0 〜ＳＷ
n で構成され、それぞれのＭＯＳスイッチＳＷ0 〜ＳＷ
n のゲートにはデコーダ１３の各出力Ｏ0 〜Ｏn が加え
られており、例えば、出力Ｏ 2 がＨレベルになると、そ
れに対応したＭＯＳスイッチＳＷ2 がオンし、一つの電
圧Ｖ2 がバッファ１６を介して図示を略した液晶パネル
の共通電極に出力されるようになっている。
えられるとオン状態になるＭＯＳスイッチＳＷ0 〜ＳＷ
n で構成され、それぞれのＭＯＳスイッチＳＷ0 〜ＳＷ
n のゲートにはデコーダ１３の各出力Ｏ0 〜Ｏn が加え
られており、例えば、出力Ｏ 2 がＨレベルになると、そ
れに対応したＭＯＳスイッチＳＷ2 がオンし、一つの電
圧Ｖ2 がバッファ１６を介して図示を略した液晶パネル
の共通電極に出力されるようになっている。
【００１５】このような構成によれば、液晶パネルの共
通電極の電位（Ｖcom ）は、固定値ではなく、表示信号
の周波数に応じて変化するものになる。例えば、低い周
波数（長周期）の表示信号の場合は、クロック計数回路
１１の計数時間が長くなるため、Ｓｃの値が大きくな
り、Ｓｄも大きくなる。デコーダ１３はＳｄが大きいほ
ど（すなわち表示信号の周波数が低いほど）図面上側の
出力をＨレベルにするようになっており、例えば、最低
の周波数とすると、Ｏ0 をＨレベルにする。この場合、
ＳＷ0 がオンになり、Ｖcom として最大の電圧Ｖ0 が選
択される。
通電極の電位（Ｖcom ）は、固定値ではなく、表示信号
の周波数に応じて変化するものになる。例えば、低い周
波数（長周期）の表示信号の場合は、クロック計数回路
１１の計数時間が長くなるため、Ｓｃの値が大きくな
り、Ｓｄも大きくなる。デコーダ１３はＳｄが大きいほ
ど（すなわち表示信号の周波数が低いほど）図面上側の
出力をＨレベルにするようになっており、例えば、最低
の周波数とすると、Ｏ0 をＨレベルにする。この場合、
ＳＷ0 がオンになり、Ｖcom として最大の電圧Ｖ0 が選
択される。
【００１６】一方、高い周波数（短周期）の表示信号の
場合は、クロック計数回路１１の計数時間が短くなるた
め、Ｓｃの値が小さくなり、Ｓｄも小さくなる。デコー
ダ１３はＳｄが大きいほど図面上側の出力をＨレベルに
するようになっているのであるから、周波数が高い場合
は、逆に図面下側の出力をＨレベルにし、例えば、最高
の周波数とすると、Ｏn をＨレベルにする。この場合、
ＳＷn がオンになり、Ｖcom として最低の電圧Ｖn が選
択される。
場合は、クロック計数回路１１の計数時間が短くなるた
め、Ｓｃの値が小さくなり、Ｓｄも小さくなる。デコー
ダ１３はＳｄが大きいほど図面上側の出力をＨレベルに
するようになっているのであるから、周波数が高い場合
は、逆に図面下側の出力をＨレベルにし、例えば、最高
の周波数とすると、Ｏn をＨレベルにする。この場合、
ＳＷn がオンになり、Ｖcom として最低の電圧Ｖn が選
択される。
【００１７】以上のとおり、本実施例では、表示信号の
周波数が低い場合はＶcom が高くなり、周波数が高い場
合はＶcom が低くなるのであるが、この妥当性は次のよ
うに説明できる。すなわち、フィールドスルー電圧はＴ
ＦＴのゲート−ソース間の容量分によって生じるため、
周波数が低い場合は容量を通りにくくなってフィールド
スルー電圧も小さくなるから、Ｖcom を高めることは妥
当であるし、逆に、周波数が高い場合は容量を通りやす
くなってフィールドスルー電圧も大きくなるから、Ｖ
com を低めることも妥当である。
周波数が低い場合はＶcom が高くなり、周波数が高い場
合はＶcom が低くなるのであるが、この妥当性は次のよ
うに説明できる。すなわち、フィールドスルー電圧はＴ
ＦＴのゲート−ソース間の容量分によって生じるため、
周波数が低い場合は容量を通りにくくなってフィールド
スルー電圧も小さくなるから、Ｖcom を高めることは妥
当であるし、逆に、周波数が高い場合は容量を通りやす
くなってフィールドスルー電圧も大きくなるから、Ｖ
com を低めることも妥当である。
【００１８】なお、実施例では、分圧回路１４によって
複数の電圧Ｖ0 〜Ｖn を段階的に発生しているが、これ
に限らない。例えば、バッファ１６の駆動能力が十分で
あれば、デコーダ１３の出力をアナログ電圧に変換した
ものをバッファ１６で増幅してもよい。この場合、デコ
ーダ１３の出力そのものが、様々な画像信号の周波数ご
とに最適化された複数の共通電極電位になる。
複数の電圧Ｖ0 〜Ｖn を段階的に発生しているが、これ
に限らない。例えば、バッファ１６の駆動能力が十分で
あれば、デコーダ１３の出力をアナログ電圧に変換した
ものをバッファ１６で増幅してもよい。この場合、デコ
ーダ１３の出力そのものが、様々な画像信号の周波数ご
とに最適化された複数の共通電極電位になる。
【００１９】
【発明の効果】本発明によれば、様々な周波数の画像に
対してもＶcom を最適設定できるようになり、液晶の劣
化やバラツキ等を回避しつつ、用途の拡大を図ることが
できる。
対してもＶcom を最適設定できるようになり、液晶の劣
化やバラツキ等を回避しつつ、用途の拡大を図ることが
できる。
【図１】一実施例の要部構成図である。
【図２】液晶パネルの平面レイアウト概略図である。
【図３】液晶パネルの各部波形図（Ｖcom 調節なし）で
ある。
ある。
【図４】液晶パネルの各部波形図（Ｖcom 調節あり）で
ある。
ある。
１１：クロック計数回路（周期測定手段） １３：デコーダ（選択手段） １４：分圧回路（電位発生手段） １５：スイッチ群（選択手段）
Claims (1)
- 【請求項１】様々な画像信号の周波数ごとに最適化され
た複数の共通電極電位を発生する電位発生手段と、 画像信号の周波数に相関する周期を持つ信号の周期を測
定する周期測定手段と、 該周期に応じて前記複数の共通電極電位の一つを選択し
て液晶パネルの共通電極に印加する選択手段と、を備え
たことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15145897A JPH113061A (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15145897A JPH113061A (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113061A true JPH113061A (ja) | 1999-01-06 |
Family
ID=15519004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15145897A Pending JPH113061A (ja) | 1997-06-10 | 1997-06-10 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113061A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456268B1 (en) | 1999-07-02 | 2002-09-24 | Nec Corporation | Active matrix type liquid crystal display drive control apparatus |
| JP2009282489A (ja) * | 2008-05-19 | 2009-12-03 | Lg Display Co Ltd | 表示品位を高めることができる液晶表示装置とその駆動方法 |
| JP2010044351A (ja) * | 2008-08-08 | 2010-02-25 | Lg Display Co Ltd | 液晶表示装置及びその駆動方法 |
| US8269705B2 (en) | 2008-01-02 | 2012-09-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
-
1997
- 1997-06-10 JP JP15145897A patent/JPH113061A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456268B1 (en) | 1999-07-02 | 2002-09-24 | Nec Corporation | Active matrix type liquid crystal display drive control apparatus |
| US8269705B2 (en) | 2008-01-02 | 2012-09-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| JP2009282489A (ja) * | 2008-05-19 | 2009-12-03 | Lg Display Co Ltd | 表示品位を高めることができる液晶表示装置とその駆動方法 |
| JP2010044351A (ja) * | 2008-08-08 | 2010-02-25 | Lg Display Co Ltd | 液晶表示装置及びその駆動方法 |
| KR101330353B1 (ko) * | 2008-08-08 | 2013-11-20 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222516B1 (en) | Active matrix liquid crystal display and method of driving the same | |
| US7148885B2 (en) | Display device and method for driving the same | |
| KR101301422B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR101310379B1 (ko) | 액정표시장치와 그 구동방법 | |
| US8743108B2 (en) | Liquid crystal display and method of driving the same using black data insertion method responsive to changes in frame frequency to prevent flicker | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| KR0176295B1 (ko) | 액정 표시 장치 | |
| TW201344667A (zh) | 可消除閃爍之顯示面板的驅動電路 | |
| CN1442839A (zh) | 驱动液晶显示器的方法和使用该驱动方法的液晶显示器 | |
| JPS62269995A (ja) | 表示装置 | |
| CN102087433B (zh) | 液晶显示器 | |
| JP2008089649A (ja) | 表示装置の駆動方法及び表示装置 | |
| JP4583044B2 (ja) | 液晶表示装置 | |
| KR20130062649A (ko) | 액정표시장치와 그 구동방법 | |
| JP2003202546A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2003295157A (ja) | 液晶表示装置 | |
| JPH11231843A (ja) | 液晶表示装置 | |
| US20060132422A1 (en) | Method of driving liquid crystal display and liquid crystal display | |
| US8411008B2 (en) | Liquid crystal display having a plurality of common voltages applied during different driving time and driving method thereof | |
| JP2000322031A (ja) | 液晶表示装置 | |
| JPH113061A (ja) | 液晶表示装置 | |
| KR20010036308A (ko) | 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법 | |
| KR101651290B1 (ko) | 액정표시장치와 그 데이터 극성 제어방법 | |
| JPH1062741A (ja) | 表示装置 | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 |