DE102008059649A1 - Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements - Google Patents
Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements Download PDFInfo
- Publication number
- DE102008059649A1 DE102008059649A1 DE102008059649A DE102008059649A DE102008059649A1 DE 102008059649 A1 DE102008059649 A1 DE 102008059649A1 DE 102008059649 A DE102008059649 A DE 102008059649A DE 102008059649 A DE102008059649 A DE 102008059649A DE 102008059649 A1 DE102008059649 A1 DE 102008059649A1
- Authority
- DE
- Germany
- Prior art keywords
- stress
- inducing layer
- transistor
- layer
- inducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001939 inductive effect Effects 0.000 title claims abstract description 178
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000012876 topography Methods 0.000 title claims abstract description 45
- 230000001419 dependent effect Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 139
- 238000000034 method Methods 0.000 claims description 126
- 230000008569 process Effects 0.000 claims description 71
- 238000000151 deposition Methods 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000010849 ion bombardment Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 190
- 230000008021 deposition Effects 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 16
- 230000009977 dual effect Effects 0.000 description 16
- 238000000059 patterning Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 230000009467 reduction Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229910001339 C alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- -1 copper and the like Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
- Gebiet der vorliegenden Offenbarung
- Im Allgemeinen betrifft die vorliegende Offenbarung das Gebiet integrierter Schaltungen und betrifft insbesondere Feldeffekttransistoren und Fertigungsverfahren auf der Grundlage verspannter dielektrischer Schichten, die über den Transistoren ausgebildet sind und zum Erzeugen einer unterschiedlichen Art an Verformung in Kanalgebieten unterschiedlicher Transistorarten verwendet werden.
- Beschreibung des Stands der Technik
- Integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, die auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau angeordnet sind, wobei in komplexen Schaltungen der Feldeffekttransistor ein wichtiges Schaltungselement repräsentiert. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien für moderner Halbleiterbauelemente eingesetzt, wobei für komplexe Schaltungen auf der Grundlage von Feldeffekttransistoren, etwa für Mikrotransistoren, Speicherchips und dergleichen, die CMOS-Technologie aktuell eine der vielversprechendsten Lösungen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
- Die Reduzierung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreich werden. Ein Problem, das mit geringeren Gatelängen verknüpft ist, ist das Auftreten sogenannter Kurzkanaleffekte, die zu einer geringeren Steuerbarkeit der Kanalleitfähigkeit führen. Kurzkanaleffekten kann durch gewisse Entwurfstechniken gegliedert werden, wovon jedoch einige mit einer Verringerung der Kanalleitfähigkeit verknüpft sind, wodurch die Vorteile teilweise aufgehoben werden, die durch die Verringerung der kritischen Abmessungen erreicht werden.
- Angesichts dieser Situation wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente nicht nur durch Reduzieren der Transistorabmessungen zu verbessern, sondern auch durch Erhöhen der Ladungsträgerbeweglichkeit in dem Kanalgebiet bei einer vorgegebenen Kanallänge, wodurch der Durchlassstrom und somit das Transistorverhalten verbessert werden. Beispielsweise kann die Gitterstruktur in dem Kanalgebiet modifiziert werden, indem etwa eine Zugverformung oder eine kompressive Verformung darin erzeugt wird, was zu einer modifizierten Beweglichkeit von Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet einer Siliziumschicht mit einer standardmäßigen Kristallkonfiguration die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit von n-Transistoren ausdrückt. Andererseits erhöht eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern.
- Eine effiziente Möglichkeit in dieser Hinsicht ist eine Technik, die das Erzeugen gewünschter Verspannungsbedingungen innerhalb des Kanalgebiets unterschiedlicher Transistorelemente ermöglicht, indem die Verspannungseigenschaften eines dielektrischen Schichtstapels eingestellt werden, der über der grundlegenden Transistorstruktur gebildet wird. Der dielektrische Schichtstapel enthält typischerweise eine oder mehrere dielektrische Schichten, die nahe an dem Transistor angeordnet sind und auch für das Steuern eines entsprechenden Ätzprozesses verwendet werden können, um damit Kontaktöffnungen zum Gateanschluss und zu den Drain- und Sourceanschlüssen herzustellen. Somit kann eine wirksame Steuerung der mechanischen Verspannung in den Kanalgebieten, d. h. eine effektive Verspannungstechnik, erreicht werden, indem die innere Verspannung dieser Schichten individuell eingestellt wird, die auch als Kontaktätzstoppschichten bezeichnet werden und indem eine Kontaktätzstoppschicht mit einer inneren kompressiven Verspannung über einem p-Kanaltransistor angeordnet wird, während eine Kontaktätzstoppschicht mit einer inneren Zugverformung über einen n-Kanaltransistor ausgebildet wird, wodurch in den jeweiligen Kanalgebieten eine kompressive Verformung bzw. eine Zugverformung erzeugt wird.
- Typischerweise wird die Kontaktätzstoppschicht durch plasmaunterstütze chemische Dampfabscheideprozesse (PECVD) über dem Transistor hergestellt, d. h. über der Gatestruktur und den Drain- und Sourcegebieten, wobei beispielsweise Siliziumnitrid auf Grund seiner hohen Ätzselektivität in Bezug zu Siliziumdioxid eingesetzt wird, das ein gut etabliertes dielektrisches Zwischenschichtmaterial ist. Des weiteren kann PECVD-Siliziumnitrid mit hoher innerer Verspannung, beispielsweise bis zu 2 Gigapascal (GPa) oder deutlich höher an kompressive Verspannung und bis zu 1 GPa und deutlich höher an Zugverspannung aufgebracht werden, wobei die Art und die Größe der inneren Verspannung effizient durch Einstellen geeigneter Abscheideparameter bestimmt werden kann. Beispielsweise sind der Ionenbeschuss, der Abscheidedruck, die Substrattemperatur, die Gasdurchflussraten und dergleichen entsprechende Parameter, die zum Erreichen der gewünschten inneren Verspannung eingestellt werden können.
- Während der Herstellung zweier Arten an verspannten Schichten zeigen konventionelle Techniken, die auch als dualer Verspannungsschichtenansatz bezeichnet werden, eine geringere Effizienz, wenn die Bauteilabmessungen verringert werden unter Anwendung der 45 Nanometer-Technologie oder unter Anwendung noch weiter fortgeschrittener Lösungen, auf Grund der beschränkten konformen Abscheidefähigkeiten der beteiligten Abscheideprozesse, das zu entsprechenden Prozessungleichmäßigkeiten während nachfolgender Prozessschritte zum Strukturieren der verspannten Schicht und zur Herstellung der Kontaktöffnungen führen kann, wie dies detaillierter mit Bezug zu den
1a bis1d erläutert ist. -
1a zeigt schematisch eine Draufsicht eines Halbleiterbauelements100 mit einem ersten Bauteilgebiet120a und einem zweiten Bauteilgebiet120b . Das erste und das zweite Bauteilgebiet120a ,120b repräsentieren Bauteilgebiete, in denen dichtliegende Transistorelemente herzustellen sind, die Gateelektroden121 in Form leitender Polysiliziumleitungen aufweisen, die sich über einer Halbleiterschicht102 erstrecken, die beispielsweise im ersten Bauteilgebiet120a die aktiven Gebiete für p-Kanaltransistoren repräsentiert, während die Halbleiterschicht102 ein n-aktives Gebiet in dem Bauteilgebiet120b repräsentiert. Die Gateelektrodenstrukturen121 erstrecken sich ferner über ein Isolationsgebiet103 , das etwa in Form eines beliebigen geeigneten Materials, etwa in Form von Siliziumdioxid und dergleichen, vorgesehen ist, und das auch als Feldgebiet bezeichnet wird. -
1b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements100 in einer gewissen Fertigungsphase zur Herstellung von verspannungsinduzierenden Schichten über dem ersten Bauteilgebiet120a und dem zweiten Bauteilgebiet120b . Die Querschnittsansicht ist entlang dem Schnitt Ib/Ib aus1a genommen und somit ist die spezielle Transistorkonfiguration innerhalb der Halbleiterschicht nicht dargestellt, da gemäß dem Schnitt aus1b die Gateelektroden über der Isolationsstruktur103 gezeigt sind. Das erste und das zweite Bauteilgebiet120a ,120b , die typischerweise entsprechende Transistorelemente repräsentieren, sind über einem Substrat101 mit der Halbleiterschicht102 , etwa einer siliziumbasierten Schicht, aufgebaut, die von einem Substrat101 durch eine geeignete vergrabene isolierende Schicht getrennt ist, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration betrachtet wird. In dem gezeigten Beispiel enthalten das erste und das zweite Bauteilgebiet120a ,120b mehrere Transistorelemente mit einem lateralen Abstand gemäß den Entwurfsregeln der betrachteten Technologie. Die Transistoren in dem ersten und dem zweiten Bauteilgebiet120a ,120b enthalten die Gateelektrode121 , die auf einer entsprechenden Gateisolationsschicht (nicht gezeigt) gebildet sind, die die Gateelektroden121 von einem entsprechenden Kanalgebiet in der Halbleiterschicht102 trennt, das lateral zwischen den jeweiligen Drain/Source-Gebieten angeordnet ist. Des weiteren ist eine Seitenwandabstandshalterstruktur122 an Seitenwänden der Gateelektrode121 gebildet. Typischerweise sind Metallsilizidgebiete (nicht gezeigt) in den Drain- und Sourcegebieten und den Gateelektroden121 vorgesehen, um die Leitfähigkeit dieser Bereiche zu verbessern. Das Isolationsgebiet oder Feldgebiet103 ist in dem Gebiet120b abgesenkt und mit einem weniger ausgeprägten Grade in dem Gebiet120a , wie dies durch103b ,103a angegeben ist. Das Halbleiterbauelement100 repräsentiert ein modernes Bauelement, in welchem kritische Abmessungen, etwa die Gatelänge, d. h. in1b die horizontale Erstreckung der Gateelektroden121 , ungefähr 50 nm oder deutlich weniger beträgt. Folglich ist ein Abstand zwischen jeweiligen Transistorelementen, d. h. der laterale Abstand zwischen benachbarten Seitenwandabstandshalterstruktur122 von dichtliegenden Gateelektroden121 , wie dies im Bauteilgebiet120b gezeigt ist, ungefähr 100 nm oder weniger. - In der in
1b gezeigten Fertigungsphase ist ferner eine Siliziumnitridschicht130 mit beispielsweise einer hohen inneren Zugverspannung über dem ersten und dem zweiten Bauteilgebiet120a ,120b ausgebildet, woran sich eine Ätzstoppschicht131 aus Siliziumdioxid anschließt. Es sollte beachtet werden, dass bei Bedarf eine Ätzstoppschicht133 , etwa eine Siliziumdioxidschicht mit geeigneter Dicke und Dichte zwischen der Siliziumnitridschicht130 und den jeweiligen Transistorelementen in dem ersten und dem zweiten Bauteilgebiet120a ,120b vorgesehen sein kann. Die Ätzstoppschicht131 wird typischerweise mit einer Dicke vorgesehen, die ausreichend ist, um eine Ätzprozess in einer späteren Phase zu stoppen, wenn die Schicht130 strukturiert wird, oder um ein ausgeprägtes Endpunkterkennungssignal zu erzeugen. D. h., eine Siliziumnitridätzchemie, die mit Siliziumdioxid reagiert, erzeugt eine spezielle Plasmaumgebung, die durch standardmäßige Detektionstechniken erfasst werden kann. Für gewöhnlich wird eine Dicke der Ätzindikatorschicht131 zu ungefähr 20 nm oder mehr gewählt, wodurch ausreichende Ätzstoppeigenschaften über das Substrat hinweg erreicht werden, um damit in zuverlässiger Weise den entsprechenden Ätzprozess zu steuern. In einigen Lösungen dient die Ätzindikatorschicht131 als eine Hartmaske während der Strukturierung der Siliziumnitridschicht130 . - Wie aus
1b hervorgeht, muss auf Grund des geringen Abstands zwischen benachbarten Gateelektroden und damit Transistorelementen über der Halbleiterschicht und den Vertiefungen103b ,103a die Siliziumnitridschicht130 auf Basis eines relativ großen Aspektverhältnisses abgeschieden werden, wobei dies insbesondere in dem zweiten Bauteilgebiet120b auf Grund der Absenkung103b zutrifft. - Des weiteren umfasst in dieser Fertigungsphase das Halbleiterbauelement
100 eine Lackmaske104 , die das zweite Bauteilgebiet120b freilässt, während das erste Bauteilgebiet120a abgedeckt wird. In diesem Falle sei angenommen, dass die innere Verspannung der Siliziumnitridschicht130 geeignet so gewählt wird, dass das Leistungsverhalten von Transistoren in dem ersten Bauteilgebiet120a verbessert wird, das in dem vorliegenden Beispiel ein n-Gebiet repräsentiert. - Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements
100 , wie es in1b gezeigt ist, umfasst die folgenden Prozesse. Die Gateelektroden121 und die Gateisolationsschichten werden hergestellt und auf der Grundlage gut etablierter Prozesstechniken strukturiert, wozu moderne Photolithographie-, Abscheide-, Oxidations- und Ätztechniken gehören. - Wie zuvor erläutert ist, werden in aufwendigen Anwendungen verformungsinduzierende Mechanismen eingerichtet, beispielsweise in Form eines Silizium/Germanium-Materials, das in den Drain- und Sourcebereichen in einem verformten Zustand vorgesehen wird, wodurch ebenfalls eine entsprechende kompressive Verformung in dem benachbarten Kanalgebiet von p-Kanaltransistoren hervorgerufen wird. Somit wird in diesen Fällen das n-Gebiet
120a mit einer geeigneten Ätzmaske abgedeckt, während das Gebiet120b für die p-Transistoren geeignete Seitenwandabstandshalterelemente nach der Herstellung der Gateelektrode erhöht, um damit einen Abstand von Aussparungen festzulegen, die in Halbleiterschicht102 ein Gebiet120b zu ätzen sind. Während des entsprechenden Strukturierungsprozesses wird Material der Isolationsstruktur103 abgetragen, wobei zunehmend die Vertiefung103b erzeugt wird, die durch die Ätzprozesse, Reinigungsprozesse und dergleichen weiter vertieft wird, die auch die Vertiefung103a in dem ersten Bauteilgebiet120a hervorrufen. - Danach werden die Drain- und Sourcegebiete in Verbindung mit den Seitenwandabstandshalterstrukturen
122 auf der Grundlage gut etablierter Abscheide-, anisotroper Ätzprozesse und Implantationssequenzen hergestellt, um das gewünschte vertikale und laterale Dotierstoffprofil zu schaffen. Anschließend werden entsprechende Silizidgebiete bei Bedarf hergestellt, wobei dies auf der Grundlage gut etablierter Techniken erfolgt. Als nächstes wird bei Bedarf eine entsprechende Siliziumdioxidatzstoppschicht hergestellt, woran sich das Abscheiden der Siliziumnitridschicht130 anschließt. Während des Abscheidens des Siliziumnitridmaterials beeinflussen Prozessparameter, etwa die Zusammensetzung der Trägergase und reaktiven Gase, die Substrattemperatur, der Abscheidedruck und insbesondere der Ionenbeschuss während des Abscheidens die schließlich erreichte innere Verspannung des Materials im abgeschiedenen Zustand in Bezug auf die darunter liegenden Materialien in entscheidendem Maße. Somit kann durch das Auswählen geeigneter Parameterwerte ein hohes Maß an innerer Verspannung, etwa bis zu 2 Gigapascal (GPa) und mehr an kompressiver Verspannung oder bis zu 1 GPa oder deutlich höher an Zugverspannung erzeugt werden, um damit das Leistungsverhalten des Transistors in dem ersten Bauteilgebiet120a zu verbessern. Auf Grund der weniger ausgeprägten konformen Abscheideeigenschaft des Siliziumnitridabscheideprozesses oberhalb einer gewissen Schichtdicke und für größere Aspektverhältnisse, wie sie insbesondere über dem Isolationsgebiet103 für stark größenreduzierte Bauelemente angetroffen werden, die durch den geringeren Abstand zwischen den benachbarten Transistorelementen bei moderat ausgeprägten Gatehöhen und den Vertiefungen103b ,103a hervorgerufen werden, wie dies gezeigt ist, wird die Dicke des Siliziumnitridmaterials so gewählt, dass Unregelmäßigkeiten, etwa Hohlräume, vermieden werden. - Nach dem Abscheiden der Siliziumdioxidschicht
131 wird die Lackmaske104 auf der Grundlage gut etablierter Photolithographietechniken hergestellt. Als nächstes wird ein geeignet gestalteter Ätzprozess ausgeführt, um einen Teil der Schichten130 und131 von dem Bauteilgebiet120a abzutragen. Während des entsprechenden Ätzprozesses wird das Siliziumdioxidmaterial der Schicht131 zuerst entfernt, woran sich ein selektiver Ätzprozess zum Abtragen des Materials der Siliziumnitridschicht130 anschließt, wobei der entsprechende Ätzprozess auf der Grundlage der Ätzstoppschicht133 gesteuert wird. -
1c zeigt schematisch das Halbleiterbauelement100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine zweite dielektrische Schicht140 über dem ersten und dem zweiten Bauteilgebiet120a ,120b gebildet, wobei ein Hohlraum132 in dem zweiten Bauteilbereich120b auf Grund der beschränkten Spaltfülleigenschaften des Abscheideprozesses zur Erzeugung eines stark verspannten Siliziumnitridmaterials und auf Grund der ausgeprägten Oberflächentopographie vorhanden sein kann. Der Hohlraum132 in dem zweiten Bauteilgebiet130b führt zu einer beeinträchtigten Ätzgleichmäßigkeit während der nachfolgenden Bearbeitung, woraus sich eine deutliche Einbuße bei der Ausbeute ergibt. Beispielsweise sind in der späteren Phase Kontaktelemente zu bilden, die eine Verbindung zu einem Teil der Gateelektroden121 , der über dem Isolationsgebiet oder Feldgebiet103 angeordnet ist, und auch zu Drain- und Sourcegebieten herzustellen, die in den aktiven Gebieten ausgebildet sind, die von dem Isolationsgebiet103 umschlossen sind. In dieser gemeinsamen Strukturierungssequenz kann somit der Hohlraum132 zu deutlichen Ausbeuteverlusten auf Grund der unzuverlässigen Kontakte, auf Grund von Kurzschlüssen zwischen den Drain- und Sourcegebieten und dem Kanalgebiet und dergleichen führen. - Ferner ist in der
1c gezeigten Fertigungsphase eine entsprechende Lackmaske104a vorgesehen, um die dielektrische Schicht140 während eines entsprechenden Ätzprozesses105 zum Abtragen des freiliegenden Bereichs der Schicht104 in dem ersten Bauteilgebiet120a zu schützen. - Im Hinblick auf die Herstellung der zweiten dielektrischen Schicht
140 gelten im Wesentlichen die gleichen Kriterien, wie sie zuvor in Bezug auf die Schicht130 erläutert sind. Während des Abscheidens der Schicht140 werden daher entsprechende Prozessparameter in geeigneter Weise so eingestellt, das eine gewünschte hohe innere Verspannung erreicht wird. -
1d zeigt schematisch das Bauelement100 in einer weiter fortgeschrittenen Fertigungsphase, wobei ein entsprechendes dielektrisches Zwischenschichtmaterial150 , das etwa aus Siliziumdioxid aufgebaut ist, über der ersten und der zweiten dielektrischen Schicht130 ,140 gebildet ist. Das dielektrische Material150 kann auf der Grundlage gut etablierter Techniken hergestellt werden, etwa subatmosphärische Abscheideprozesse auf der Grundlage von TEOS, durch plasmaunterstützte CVD und dergleichen, woran sich entsprechende Einebnungsprozesse bei Bedarf anschließen. Daraufhin werden Kontaktöffnungen gebildet, die in einigen Fallen, beispielsweise in dichten SRAM-Gebieten, zu der Bauteilebene in Bereichen eine Verbindung herstellen, die zwischen jeweiligen dichtliegenden Transistoren angeordnet sind und sich in das Isolationsgebiet103 erstrecken. Somit können die entsprechenden Hohlräume132 den Prozess beeinflussen, woraus sich weniger zuverlässige Kontakte oder sogar komplette Kontaktausfälle ergeben, die einen wesentlichen Beitrag zu den gesamten Ausbeuteverlusten während der Herstellung von Bauelementen bei 45 Nanometer-Technologie repräsentieren. - Bei einer weiteren Größenverringerung erfordern somit entsprechende Beschränkungen für Abscheideprozesse für dielektrische Materialien mit hoher innerer Verspannung eine deutliche Reduzierung der Schichtdicke der verspannungsinduzierenden Schichten, um damit dem erhöhten Aspektverhältnis Rechnung zu tragen, die in diesen komplexen Bauteilgeometrien angetroffen werden. In diesem Falle ist jedoch die entsprechende Verformung, die durch die verspannten dielektrischen Materialien hervorgerufen wird, deutlich kleiner, wodurch sich auch das Transistorleistungsverhalten reduziert.
- Die vorliegende Offenbarung betrifft daher diverse Verfahren und Bauelemente, die einige oder alle der zuvor genannten Probleme lösen oder zumindest in Ihrer Auswirkung reduzieren.
- Überblick über die Offenbarung
- Im Allgemeinen betrifft der hierin offenbarte Gegenstand die Problematik der erhöhten Ausbeuteverluste während der Herstellung kleinster Transistorelemente, wobei dies durch Ungleichmäßigkeiten während der Strukturierung einer Kontaktstruktur auf der Grundlage einer dualen Verspannungsschichtentechnik hervorgerufen wird, die als ein verformungsinduzierender Mechanismus zu verstehen ist, in welchem verspannte dielektrische Schichten in der Kontaktebene des Halbleiterbauelements vorgesehen werden, um damit das Leistungsverhalten der entsprechenden Transistorelemente zu verbessern. Im Gegensatz zu konventionellen dualen Verspannungsschichtenlösungen werden gemäß der vorliegenden Offenbarung eine Technik und entsprechende Halbleiterbauelemente bereitgestellt, in denen die Oberflächentopographie nach dem Aufbringen eines ersten verspannungsinduzierenden dielektrischen Materials und auch nach dem teilweisen Entfernen davon und einem darauf folgenden Abscheiden einer weiteren verspannungsinduzierenden Schicht und deren zum Teil erfolgenden Abtragung verbessert bzw. deeskaliert wird. In einigen anschaulichen hierin offenbarten Aspekten wird dies bewerkstelligt, indem die verspannungsinduzierenden Schichten ohne Ätzstoppschicht oder Ätzsteuerbeschichtungen aufgebracht werden und indem die Ätzprozessparameter während des Ätzprozesses zum Abtragen unerwünschter Bereiche der zweiten verspannungsinduzierenden dielektrischen Schicht geeignet angepasst werden, wodurch die Oberflächentopographie ferner für eine zusätzliche Abscheidung eines weiteren verspannungsinduzierenden Materials vorbereitet wird. Durch Vermeiden des Abscheidens eines Ätzstoppmaterials oder Ätzsteuermaterials kann somit eine größere Menge der eigentlichen verspannungsinduzierenden Materialien der gegebenen Oberflächentopographie aufgebracht werden, wobei die entsprechenden Ätzprozesse zum Entfernen unerwünschter Bereiche der zuvor abgeschiedenen verspannungsinduzierenden Materialien zusätzlich verwendet werden können, um die Oberflächentopographie zu verbessern und damit deeskalieren, so dass die Abscheidung eines moderat großen Anteils eines weiteren verformungsinduzierenden Materials möglich ist, das nachfolgend über gewissen Bauteilgebieten relaxiert wird oder entfernt wird, wobei dies von den Prozessbedingungen abhängt. In einigen anschaulichen hierin offenbarten Aspekten wird die vorliegende Offenbarung auf dicht gepackte Bauteilgebiete angewendet, etwa statische RAM-Gebiete, in denen eine ausgeprägte Topographie Deeskalation insbesondere über entsprechenden Feldgebieten zu einer besseren Zuverlässigkeit während der Strukturierung der entsprechenden Kontaktelemente beiträgt, die eine Verbindung zu Gateelektroden oder Leitungen oberhalb der Feldgebiete bereitzustellen und die auch eine Verbindung zu aktiven Gebieten der jeweiligen Transistorelemente erzeugen. Folglich kann die leistungssteigernde Wirkung von verspannungsinduzierende dielektrischen Materialien auch auf Halbleiterbauelementen mit Transistorelementen angewendet werden, die kritische Abmessungen von 40 nm und weniger aufweisen, ohne dass zu merklichen Ausbeuteverlusten beigetragen wird, die Unregelmäßigkeiten auf Grund von Abscheidung und Strukturierung hervorgerufen werden, wie sie typischerweise in konventionellen dualen Verspannungsschichtenlösungen beobachtet werden.
- Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten verspannungsinduzierenden Schicht über einer ersten und einer zweiten Leitung, die in einer Bauteilebene eines Halbleiterbauelements gebildet sind. Das Verfahren umfasst ferner das Ausführen eines Ätzprozesses zum Entfernen der ersten verspannungsinduzierenden Schicht von der zweiten Leitung, während die erste verspannungsinduzierende Schicht über den ersten Leitungen beibehalten wird. Des weiteren umfasst das Verfahren das Bilden einer zweiten verspannungsinduzierenden Schicht auf den zweiten Leitungen und auf der ersten verspannungsinduzierenden Schicht, die über den ersten Leitungen vorhanden ist. Ferner werden die zweite verspannungsinduzierende Schicht und Material der ersten verspannungsinduzierenden Schicht selektiv von den ersten Leitungen abgetragen. Schließlich umfasst das Verfahren das Bilden zumindest einer weiteren verspannungsinduzierenden Schicht über den ersten und den zweiten Leitungen, wobei die mindestens eine weitere verspannungsinduzierende Schicht und die erste verspannungsinduzierende Schicht die gleiche Art an Verspannung hervorrufen.
- Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten verspannungsinduzierenden Schicht über einem ersten Transistor und einem zweiten Transistor, die in einem geschwindigkeitskritischen Bauteilgebiet angeordnet sind. Des weiteren tritt die erste verspannungsinduzierende Schicht über einem ersten Transistor und einem zweiten Transistor bereitgestellt, die in einem zweiten Bauteilgebiet angeordnet sind, wobei der erste und der zweite Transistor des geschwindigkeitskritischen Bauteilgebiets von inverser Leitfähigkeitsart sind. Das Verfahren umfasst ferner das selektive Entfernen der ersten verspannungsinduzierenden Schicht von dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets und von dem ersten und/oder dem zweiten Transistor des Bauteilgebiets. Ferner wird eine zweite verspannungsinduzierende Schicht über dem zweiten Bauteilgebiet und über dem zweiten Transistor es geschwindigkeitskritischen Gebiets hergestellt und wird auch auf der ersten verspannungsinduzierenden Schicht gebildet, die über dem ersten Transistor des geschwindigkeitskritischen Gebiets ausgebildet ist, wobei die zweite verspannungsinduzierende Schicht eine andere Art an innerer Verspannung im Vergleich zur ersten verspannungsinduzierenden Schicht besitzt. Des weiteren umfasst das Verfahren das Entfernen der zweiten verspannungsinduzierenden Schicht von der ersten verspannungsinduzierenden Schicht und von dem ersten und/oder dem zweiten Transistor des zweiten Bauteilgebiets. Schließlich umfasst das Verfahren das Bilden einer dritten verspannungsinduzierenden Schicht über dem zweiten Bauteilgebiet und dem ersten und dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets, wobei die dritte verspannungsinduzierende Schicht und die erste verspannungsinduzierende Schicht die gleiche Art innerer Verspannung aufweisen.
- Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein erstes Bauteilgebiete mit einem ersten n-Kanaltransistor und einem ersten p-Kanaltransistor. Ein zweites Bauteilgebiet ist vorgesehen und umfasst einen zweiten n-Kanaltransistor und einen zweiten p-Kanaltransistor. Des weiteren umfasst das Halbleiterbauelement eine erste verspannungsinduzierende Schicht, die auf dem ersten p-Kanaltransistor ausgebildet ist, und eine zweite verspannungsinduzierende Schicht, die auf dem ersten n-Kanaltransistor gebildet ist. Ferner ist eine dritte verspannungsinduzierende Schicht auf der ersten verspannungsinduzierenden Schicht und auf dem zweiten n-Kanaltransistor und dem zweiten p-Kanaltransistor des zweiten Bauteilgebiets gebildet.
- Kurze Beschreibung der Zeichnungen Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen und/oder in der folgenden detaillierten Beschreibung definiert, die unter Bezugnahme zu den begleitenden Zeichnungen besser verstanden werden kann, in denen:
-
1a schematisch eine Draufsicht eines Halbleiterbauelements mit dichtliegenden Transistorelementen gemäß einer konventionellen Schaltungskonfiguration zeigt; -
1b bis1d schematisch Querschnittsansichten des konventionellen Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung unterschiedlich verspannter dielektrischer Schichten auf der Grundlage eines konventionellen dualen Verspannungsschichtenansatzes mit Ätzstoppmaterialien und Ätzsteuermaterialien zeigen, woraus sich Unregelmäßigkeiten auf Grund von Abscheidung und/oder Strukturierung insbesondere in Bauteilgebieten mit ausgeprägter Oberflächentopographie ergeben; -
2a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem ersten Bauteilgebiet, etwa einem dicht gepackten Bauteilgebiet, beispielsweise in Form eines statischen RAM-Gebiets, und mit einem geschwindigkeitskritischen Bauteilgebiet zeigt, wobei Transistorelemente eine erste verspannungsinduzierende Schicht gemäß anschaulicher Ausführungsformen erhalten; -
2b schematisch eine Querschnittsansicht des Bauelements aus2a zeigt, wobei ein Schnitt durch ein Feldgebiet gezeigt ist, indem eine ausgeprägte Oberflächentopographie angetroffen wird; -
2c schematisch eine Querschnittsansicht durch das Feldgebiet in einem weiter fortgeschrittenen Fertigungsstadium nach einem ersten Deeskalieren der Oberflächentopographie gemäß anschaulicher Ausführungsformen zeigt; -
2d und2e schematisch Querschnittsansichten von aktiven Gebieten in weiter fortgeschrittenen Fertigungsphasen zeigen, wobei eine weitere Topographie-Deeskalation gemäß anschaulicher Ausführungsformen ausgeführt wird; -
2f schematisch eine Querschnittsansicht des Feldgebiets nach einer ausgeprägten Topographie-Deeskalation gemäß weiterer anschaulicher Ausführungsformen zeigt; -
2g und2h schematisch Querschnittsansichten von aktiven Bereichen des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen, um mindestens eine weitere verspannungsinduzierende Schicht zu bilden und diese lokal zu entspannen gemäß anschaulicher Ausführungsformen; und -
2i bis2m schematisch Querschnittsansichten eines dicht gepackten Bauteilgebiets während diverser Fertigungsphasen zeigen, in denen eine verbesserte Topographie-Deeskalation in Verbindung mit dem Entfernen unerwünschter Schichtbereiche von verspannungsinduzierenden dielektrischen Materialien gemäß noch weiteren anschaulichen Ausführungsformen erreich wird. - Detaillierte Beschreibung
- Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
- Im Allgemeinen stellt die vorliegende Offenbarung Verfahren und Halbleiterbauelemente bereit, in denen das grundlegende Konzept eines dualen Verspannungsschichtenansatzes auf anspruchsvolle Bauteilgeometrien angewendet wird, die beispielsweise dicht gepackte Bauteilgebiete mit kritischen Abmessungen in der Transistorebene von ungefähr 40 nm und weniger enthalten, wobei das Erzeugen von Unregelmäßigkeiten auf Grund von Abscheidung und Strukturierung, etwa Hohlräume, die insbesondere über Feldgebieten auftreten, die darauf ausgebildet dichtliegende Leitungen oder Gateelektroden besitzen, verringert wird. Dazu wird in einigen anschaulichen Ausführungsformen das erste verspannungsinduzierende dielektrische Material ohne ein Ätzstoppmaterial oder Ätzsteuermaterial abgeschieden, wodurch das Abscheiden einer größeren Menge an stark verspannten dielektrischen Material möglich ist, wobei auch die Möglichkeit des Deeskalierens der Oberflächentopographie während des nachfolgenden Ätzprozesses zum Entfernen des ersten verspannungsinduzierenden Materials von gewissen Bauteilbereichen geschaffen wird. Anschließend wird ein zweites verspannungsinduzierendes Material mit einer anderen Art an innerer Verspannung im Vergleich zu der ersten verspannungsinduzierenden Material direkt auf dem Bauteil und auf dem zuvor beibehaltenen Bereich des ersten verspannungsinduzierenden Materials aufgebracht, wobei die zuvor deeskalierte Oberflächentopographie für bessere Abscheidbedingungen sorgt, wodurch die Wahrscheinlichkeit verringert wird, das durch die Abscheidungunregelmäßigkeiten hervorgerufen werden. In einem nachfolgenden Ätzprozess wird das zweite verspannungsinduzierende Material selektiv von dem ersten verspannungsinduzierenden Material abgetragen, wobei jedoch im Gegensatz zu konventionellen Lösungen der Ätzprozess auch zu einem Entfernen eines Teils des ersten verspannungsinduzierenden Materials führt, wodurch ebenfalls eine deeskalierende Wirkung des Ätzprozesses erreicht wird. Andererseits wird eine gewisse Menge des ersten verspannungsinduzierenden Materials in zuverlässiger Weise beibehalten, etwa auf Grund einer unterschiedlichen Ätzrate im Vergleich zu dem zweiten dielektrischen Material, wodurch ein zuverlässiger Schutz eines darunter liegenden Materials, etwa einer Silizium/Germanium-Legierung, erreicht wird, wenn komplexe p-Kanaltransistoren betrachtet werden. Gleichzeitig führt der Ätzprozess zu einer besseren Oberflächentopographie insbesondere über Feldgebieten des Halbleiterbauelements, wodurch bessere Abscheidebedingungen für einen weiteren Abscheideprozess geschaffen werden, der so gestaltet ist, dass ein weiteres verspannungsinduzierendes Material vorgesehen wird, das die gleiche innere Verspannung besitzt wie das erste verspannungsinduzierende Material. Folglich kann ein gewünschter hoher Grad an Verformung durch das erste verspannungsinduzierende Material hervorgerufen werden, das zu einem gewissen Grade während des vorhergehenden Ätzprozesses abgetragen wird und auch durch das zusätzliche verspannungsinduzierende Material, das mit einer moderat hohen Dicke auf Grund der besseren Oberflächentopographie aufgebracht werden kann. Daraufhin wird der innere Verspannungspegel des weiteren verspannungsinduzierenden Materials selektiv bei Bedarf entspannt oder in anderen Fallen werden unerwünschte Bereiche des weiteren verspannungsinduzierenden Materials abgetragen. Folglich werden bessere Oberflächenbedingungen nach dem Abscheiden des ersten verspannungsinduzierenden Materials auf Grund der deeskalierenden Wirkung der nachfolgenden Ätzprozeduren geschaffen, wobei ein gewisser Grad an Materialabtrag oder sogar ein vollständiger Materialabtrag des ersten verspannungsinduzierenden Materials während der Strukturierung der zweiten verspannungsinduzierenden Material mittels eines weiteren verspannungsinduzierenden Materials kompensiert werden kann, das auf der Grundlage deutlich besserer Oberflächenbedingungen aufgebracht werden kann. Ferner kann insgesamt eine größere Menge an verspannungsinduzierenden Material auf Grund der Möglichkeit, Ätzstoppmaterialien oder Ätzsteuermaterialien wegzulassen, vorgesehen werden.
- In einigen anschaulichen Ausführungsformen wird die zuvor beschriebene Prozesstechnik mit einer lokal selektiven Anwendung des dualen Verspannungsschichtenansatzes kombiniert, wobei lediglich eine einzelne verspannungsinduzierende Schicht über gewissen Bauteilgebieten, etwa statischen RAM-Gebieten und dergleichen vorgesehen wird. in diesem Falle kann die deeskalierende Wirkung der jeweiligen Ätzprozesse zum Entfernen unerwünschter verspannungsinduzierender Materialien in anderen Bauteilgebieten zwei mal angewendet werden, wodurch die Oberflächentopographie in dicht gepackten Bauteilgebieten weiter verbessert wird, wobei ein einzelnes gewünschtes verspannungsinduzierendes Material dann so aufgebracht wird, dass es den Erfordernissen des dicht gepackten Bauteilgebiets entspricht, während in anderen Bauteilbereichen der zuvor beschriebene kombinierte verformungsinduzierende Mechanismus beibehalten wird. D. h., in den dicht gepackten Bauteilgebieten, etwa in den statischen RAM-Gebieten werden das erste und das zweite verformungsinduzierende Material im Wesentlichen vollständig abgetragen, woraus sich eine ausgeprägte Topographiedeeskalation in jedem der jeweiligen Ätzprozesse ergibt, so dass in einem nachfolgenden Abscheideschritt das endgültige verspannungsinduzierende Material aufgebracht werden kann, ohne dass im Wesentlichen auf Grund der besseren Oberflächenbedingungen die Abscheidung hervorgerufene Unregelmäßigkeiten auftreten.
- Mit Bezug zu den
2a bis2m werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die1a bis1d verwiesen sein. -
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements200 , das ein Substrat201 aufweist, über welchem eine Halbleiterschicht202 gebildet ist, wie dies auch in ähnlicher Weise mit Bezug zu der Halbleiterschicht202 des Bauelements100 erläutert ist, das in1a gezeigt ist. Des weiteren umfasst das Halbleiterbauelement200 ein erstes Bauteilgebiete220a , das ein geschwindigkeitskritisches Bauteilgebiet in dem Sinne präsentiert, das eine Vielzahl von Transistoren222p ,220n darin vorgesehen sind, die in einem geschwindigkeitskritischen Signalweg enthalten sind, der die Gesamtarbeitsgeschwindigkeit des Halbleiterbauelements200 bestimmt. Z. B. sind die Transistoren222p und222n die einen p-Kanaltransistoren bzw. einen n-Kanaltransistoren repräsentieren, in und über einem entsprechenden Bereich der Halbleiterschicht202 gebildet, der auch eine zugehörige Isolationsstruktur203 enthält, um geeignete aktive Gebiete für die Transistoren222p ,222n zu definieren. Des weiteren umfasst das Halbleiterbauelement200 ein zweites Bauteilgebiet220b , das ein dicht gepacktes Bauteilgebiet repräsentiert, wobei entsprechende Transistoren222 mit einem minimalen Abstand von ungefähr 100 nm oder deutlich weniger angeordnet sind, wie dies auch zuvor mit Bezug zu dem Bauelement100 erläutert ist. Z. B. repräsentieren die Transistoren222 p-Kanaltransistoren, n-Kanaltransistoren oder p-Kanaltransistoren und n-Kanaltransistoren, wobei dies von der gesamten Bauteilkonfiguration abhängt. Die Transistoren222p ,222n und die Transistoren222 können einen unterschiedlichen Aufbau, beispielsweise in Bezug auf die Transistorlänge und/oder Transistorbreite besitzen, wobei der Einfachheit halber derartige Unterschiede in2a nicht gezeigt sind. Z. B. ist in Bauteilgebieten mit nicht-geschwindigkeitskritschen Transistorelementen, etwa dem Gebiet220b , die Transistorlänge und/oder die Transistorbreite größer im Vergleich zu leistungsorientierten Transistorelementen, etwa den Transistoren222n ,222p , wodurch die Gesamtleistungsaufnahme der nicht kritischen Bauteilgebiete verringert wird. Wenn eine größere Transistorlänge in dem Gebiet220b erforderlich ist, kann die Länge der jeweiligen Gateelektroden221 , d. h. in2a die horizontale Abmessung der Gateelektroden221 , im Vergleich zu den geschwindigkeitskritischen Transistoren in dem Bauteilgebiet220a vergrößert werden. In diesem Falle kann die gesamte Topographie des Bauteilgebiets220b noch weiter komplettiert werden, da eine hohe Packungsdichte, d. h. eine große Anzahl an Transistorelementen pro Einheitsfläche dennoch in dem Bauteilgebiet220b erforderlich ist. Unabhängig von Unterschieden im Transistoraufbau werden im Folgenden die Komponenten der Transistorelemente in den Bauteilgebieten220a ,220b durch die gleichen Bezugszeichen benannt und werden auch in einer im Wesentlichen identischen Weise dargestellt, wobei jedoch zu beachten ist, dass entsprechende Unterschiede, beispielsweise im Hinblick auf die Leitfähigkeitsart, die Transistorabmessungen und dergleichen bestehen können. - Die Transistoren
222p ,222n ,222 enthalten eine Gateisolationsschicht221c , ein Gateelektrodenmaterial221b und ein gut leitendes metallenthaltendes Material211a , beispielsweise in Form eines Silizids, wenn die Gateelektrodenstrukturen221 in Form eines siliziumbasierten Materials vorgesehen sind. Ferner können die Gateelektrodenstrukturen221 eine Abstandshalterstruktur221d aufweisen, die einen mehr oder minder komplexen Aufbau besitzen kann, wobei dies von dem vorhergehenden Prozessschema abhängt. Entsprechende Drain- und Sourcegebiete223 schließen lateral entsprechende Kanalgebiete226 ein, deren Leitfähigkeit durch Erzeugen einer gewünschten Art an Verformung verbessert werden kann. Des weiteren sind Metallsilidgebiete225 in den Drain- und Sourcegebieten223 vorgesehen. In einigen anschaulichen Ausführungsformen besitzen einige der Transistoren in dem ersten und dem zweiten Bauteilgebiet220a ,220b zusätzliche verformungsinduzierende Mechanismen, etwa eine eingebettete Halbleiterlegierung224 , die in einem verformten Zustand eingebaut ist, wodurch ebenfalls eine gewünschte Art an Verformung in dem benachbarten Kanalgebiet226 hervorgerufen wird. In der gezeigten Ausführungsform ist in dem Transistor222p die Halbleiterlegierung224 eingebaut, die eine kompressive Verformung hervorruft, wenn der Transistor222p einen p-Kanaltransistor repräsentiert. Beispielsweise sind Silizium/Germanium, Silizium/Germanium/Zinn, Silizium/Zinn und dergleichen geeignete Halbleiterlegierungen, um eine gewünschte kompressive Verformung zu erzeugen. In anderen Fallen wird eine Silizium/Kohlenstofflegierung eingesetzt, um eine Zugverformungskomponente zu erzeugen. Es sollte beachtet werden, dass auch der Transistor222n darin eingebaut ein verformtes Halbleitermaterial aufweisen kann, das durch Vespannungsgedächtnistechniken während der vorhergehenden Bearbeitung und/oder den Einbau einergeeigneten Halbleiterlegierung gebildet werden kann, etwa durch Silizium/Kohlenstoff, wenn der Transistor222n einen n-Kanaltransistor repräsentiert. Es sollte beachtet werden, dass eine Gedächtnisverspannungstechnik als eine Prozedur zu verstehen ist, in der ein Halbleitermaterial im Wesentlichen bis zu einer gewissen Tiefe amorphisiert und dann in Anwesenheit einer Deckschicht rekristallisiert wird, was zu einer verformten Rekristallisierung des amorphisierten Halbleiterbereichs führt. Dieser verformte Zustand kann zumindest teilweise selbst nach dem Entfernen der entsprechenden Deckschicht beibehalten werden. - Es sollte beachtet werden, dass auch die Transistoren
222 in dem zweiten Bauteilgebiet220b einen oder mehrere zusätzliche verformungsinduzierende Mechanismen bei Bedarf aufweisen können. Der Einfachheit halber sind derartige Mechanismen in der2a nicht gezeigt. - Ferner ist in der gezeigten Fertigungsphase eine erste verspannungsinduzierende Materialschicht
230 über dem ersten und dem zweiten Bauteilgebiet220a ,220b ausgebildet, wobei im Gegensatz zu konventionellen Techniken die verspannungsinduzierende Schicht230 ohne eine darauf gebildete Ätzsteuerschicht vorgesehen ist, etwa die Schicht131 (siehe1b ). In einer anschaulichen Ausführungsform wird die erste verspannungsinduzierende Schicht230 direkt auf den jeweiligen Transistorelementen gebildet, ohne dass ein dazwischen liegendes Ätzstoppmaterial vorgesehen wird, etwa die Ätzstoppschicht133 (siehe1b ). D. h., das verspannungsinduzierende dielektrische Material230 wird direkt auf den jeweiligen Metallsilizidgebieten221a ,226 hergestellt, wodurch ein sehr effizienter Verspannungsübertragungsmechanismus geschaffen wird, da dazwischen liegende „Puffermaterialien”, etwa eine Ätzstoppbeschichtung, weggelassen werden. Somit kann die Dicke der Schicht230 im Vergleich zu einem verspannungsinduzierenden Material eines konventionellen Bauelements erhöht werden, in welchem für eine gegebene Bauteilgeometrie auch Ätzstopp- und Ätzsteuermaterialien vorzusehen sind. In einer anschaulichen Ausführungsform wird die verspannungsinduzierende Schicht230 mit einer inneren kompressiven Verspannung vorgesehen, die so gewählt ist, dass das Leistungsverhalten des Transistors222p verbessert wird. Z. B. ist die verspannungsinduzierende Schicht230 aus Siliziumnitrid, Stickstoff enthaltendem Siliziumkarbid, diamantartigen Kohlenstoff und dergleichen aufgebaut, da diese Materialien mit hoher innerer kompressiver Verspannung auf der Grundlage gut etablierter plasmaunterstützter CVD-Techniken aufgebracht werden können. In anderen anschaulichen Ausführungsformen wird die verspannungsinduzierende Schicht230 mit einem inneren Zugverspannungspegel vorgesehen, wenn etwa das Verhalten eines n-Kanaltransistors zu verbessern ist. Beispielsweise wird Siliziumnitrid mit einer hohen inneren Zugverspannung hergestellt, wie dies auch zuvor erläutert ist. -
2b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements200 , wobei der Schritt außerhalb der jeweiligen aktiven Gebiete der ersten und zweiten Bauteilgebiete220a ,220b ausgenommen ist, ähnlich der Querschnittsansicht, wie dies mit Bezug zu den1a und1b erläutert ist. Somit erstrecken sich, wie dies gezeigt ist, die Gateelektrodenstrukturen221 , die nunmehr auch als Leitungen betrachtet werden können, über die Isolationsstruktur203 , wobei auch entsprechende Absenkungen oder Vertiefungen230b zu einer noch ausgeprägteren Oberflächentopographie führen, insbesondere in dem dicht gepackten Bauteilgebiet220b , wie dies auch mit Bezug zu dem Halbleiterbauelement100 erläutert ist. Da die verspannungsinduzierende Schicht220 jedoch zumindest ohne eine darauf ausgebildete Ätzsteuerschicht vorgesehen ist, wird eine weniger kritische Geometrie nach dem Abscheiden des Materials230 erreicht, obwohl Material mit größerer Dicke im Vergleich zu konventionellen dualen Verspannungsschichtenlösungen für eine vorgegebene Gesamtbauteilgeometrie vorgesehen werden kann. - Das in den
2a und2b gezeigte Halbleiterbauelement200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die grundlegenden Transistorstrukturen in den ersten und zweiten Bauteilgebieten220a ,220b können auf Grundlage gut etablierter Prozesstechniken hergestellt werden, wie sie auch mit Bezug zu dem Bauelement100 beschrieben sind. Nach der Herstellung der Metallsilizidgebiete225 und221 werden die erste verspannungsinduzierende Schicht230 abgeschieden unter Anwendung gut bekannter Abscheiderezepte und Materialzusammensetzungen, wie dies auch zuvor angegeben ist, wobei eine Dicke entsprechend der gesamten Bauteilgeometrie ausgewählt wird. Z. B. wird für Halbleiterbauelemente mit Transistorelementen der 45 nm-Technologie und darunter, etwa der 32 nm-Technologie, eine Dicke von ungefähr 40 nm ausgewählt, wodurch eine sehr effiziente verformungsinduzierende Wirkung erreicht wird, wobei auch, wenn keine Ätzstoppmaterialien zwischen der grundlegenden Transistorstruktur und der verspannungsinduzierenden Schicht230 vorgesehen sind, eine noch bessere gesamte verformungsinduzierende Wirkung erreicht werden kann. -
2c zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements200 außerhalb der entsprechenden aktiven Gebiete ähnlich zu dem Schritt aus2b in einem weiter fortgeschrittenen Fertigungsstadium. Wie gezeigt, ist eine Ätzmaske204 so gebildet, dass spezielle Bereiche des Bauelements200 der Einwirkung einer Ätzumgebung205 ausgesetzt werden, die in geeigneter Weise gestaltet ist, um freiliegende Bereiche der ersten verspannungsinduzierenden Schicht230 abzutragen. In der gezeigten Ausführungsform deckt die Maske204 den Transistor222p ab, für den die verformungsinduzierende Wirkung der Schicht230 als vorteilhaft im Hinblick auf das Verbessern der Transistorleistungsfähigkeit erachtet wird, wie dies zuvor erläutert ist. Beispielsweise repräsentiert der Transistor222p einen p-Kanaltransistor und die Schicht230 besitzt eine gewünschte hohe innere kompressive Verspannung. Der Ätzprozess205 kann auf der Grundlage gut etablierter Ätzrezepte ausgeführt werden, die für Siliziumnitridmaterial, stickstoffenthaltendes Siliziumkarbidmaterial, Kohlenstoffmaterial und dergleichen verfügbar sind. In der gezeigten Ausführungsform wird auch eine entsprechende „Deeskalation” der Oberflächentopographie während des Prozesses205 auf Grund der fehlenden Ätzstoppbeschichtung erreicht, wodurch die Komplexität des gesamten Strukturierungsschemas im Vergleich zu konventionellen dualen Verspannungsschichtenlösungen verringert wird. D. h., während des Entfernens unerwünschter Bereiche der Schicht230 wird auch die resultierende Oberflächentopographie in einer abschließenden Phase des Ätzprozesses205 deeskaliert, indem beispielsweise Material der Abstandshalterstrukturen221d abgetragen wird und entsprechende Kanten der Absenkungen203 verrundet werden und dergleichen. Nach dem Ätzprozess205 kann somit eine bessere Oberflächentopographie in freiliegenden Bereichen des Bauelements200 erreicht werden, während das Material230 über dem Transistor222p beibehalten wird. -
2d zeigt schematisch eine Querschnittsansicht durch entsprechende aktive Gebiete des Bauelements200 ähnlich zu dem Querschnitt aus2a in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, weist das Bauelement200 eine zweite verspannungsinduzierende Schicht240 mit einer inneren Verspannung auf, die Verspannung der Schicht230 entgegengesetzt ist, die noch über dem Transistor222p gebildet ist. Somit besitzt das zweite verspannungsinduzierende Material240 eine innere Verspannungskomponente, die zur Verbesserung des Leistungsverhaltens des Transistors220n geeignet ist. Wie gezeigt, kann das zweite verspannungsinduzierende Material240 auf der ersten verspannungsinduzierenden Schicht230 gebildet werden, d. h. ohne eine dazwischen liegende Ätzsteuerschicht oder ein Ätzstoppmaterial. Auf Grund des vorhergehenden Ätzprozesses205 ist das Material230 im Wesentlichen vollständig von dem Transistor222n entfernt, so dass die zweite verspannungsinduzierende Schicht240 ebenfalls direkt auf diesen Transistor hergestellt werden kann, wodurch ein besserer Verformungsübertragungsmechanismus geschaffen wird. Auf Grund der vorhergehenden deeskalierenden Wirkung des Ätzprozesses205 kann eine entsprechende Reduzierung der Abstandshalterstruktur221d ebenfalls zu besseren Abscheidebedingungen und einem besseren Verformungsübertragungsmechanismus beitragen. Des weiteren ist eine Ätzmaske204a so vorgesehen, dass Bauteilbereiche abgedeckt werden, in denen ein Abtragen des zweiten verspannungsinduzierenden Materials240 nicht gewünscht ist. In der gezeigten Ausführungsform lässt die Maske204a auch die Transistoren232 in dem zweiten Bauteilgebiet220b frei, wenn lediglich ein einzelnes verspannungsinduzierendes Material in dem Bauteilgebiet220b vorzusehen ist, was in einer späteren Fertigungsphase erfolgt. In anderen anschaulichen Ausführungsformen kann die Maske204a auch in dem zweiten Bauteilgebiet220b entsprechende Transistoren abdecken, während andere Transistoren frei liegen, wie dies für das Bauteilgebiet220a gezeigt ist. Das in2d gezeigte Halbleiterbauelement200 kann auf der Grundlage gut etablierter Abscheidetechniken hergestellt werden, um das Material240 mit dem gewünschten inneren Verspannungspegel aufzubringen. Auf Grund der zuvor präparierten Oberfläche wird die entsprechende Abscheidung im Wesentlichen durch die Abscheidung hervorgerufene Unregelmäßigkeiten bewerkstelligt oder zumindest in einem deutlich geringeren Grad an Ausbildung von Hohlräumen. Danach wird die Ätzmaske204 auf der Grundlage gut etablierter Lithographietechniken bereitgestellt. -
2e zeigt schematisch das Halbleiterbauelement200 während eines weiteren Ätzprozesses106 , der auf der Grundlage einer Ätzchemie durchgeführt wird, die zum effizienten Abtragen von Material der Schicht240 ausgestaltet ist, wobei eine ausgeprägte Selektivität in Bezug auf das Material230 nicht erforderlich ist. Beispielsweise sind eine Vielzahl von Ätzchemien zum Ätzen von Siliziumnitridmaterial verfügbar, die während des Prozesses206 eingesetzt werden können. Wie gezeigt, kann der Ätzprozess206 unerwünschte Bereiche des Material240 entfernen und kann auch Material der Schicht230 bis zu einem gewissen Grade abtragen, wodurch eine Schicht mit geringerer Dicke230r über dem Transistor222p erhalten wird. Es sollte beachtet werden, dass die Ätzchemie206 effizient so eingestellt werden kann, dass diese eine höhere Ätzrate für das Material der Schicht240 zur Schicht230 auf Grund der unterschiedliche Materialzusammensetzungen dieser Schichten besitzt, wenn die gleiche grundlegende Materialzusammensetzung verwendet wird, etwa Siliziumnitrid. D. h., typischerweise besitzt das zugverspannte dielektrische Material der Schicht240 eine höhere Ätzrate im Vergleich zu dem kompressiv verspannten Material der Schicht230 . Daher kann das Material240 zuverlässig von dem Transistor222p abgetragen werden, ohne dass das Material der Schicht230 im Wesentlichen vollständig entfernt wird. Die restliche Schicht230r kann somit zuverlässig den Transistor222p schützen, beispielsweise die verformte Halbleiterlegierung224 , falls diese vorgesehen ist, wobei dennoch das Abtragen des Materials zusätzlich zu besseren Oberflächenbedingungen für eine nachfolgende Abscheidung eines weiteren verspannungsinduzierenden Materials sorgt. Somit kann der Ätzprozess206 auf der Grundlage einer einzelnen Ätzchemie ausgeführt werden, wodurch ein zuverlässiges Abtragen unerwünschter Bereiche der Schicht240 möglich, wobei dennoch eine gewünschte Deeskalierung der resultierenden Oberflächentopographie erfolgt. Zum Beispiel wird in dem zweiten Bauteilgebiet220b das Material240 entfernt und es wird eine weitere Deeskalierung, d. h. eine weitere Verringerung der Abstandshalterstruktur, die als221s nunmehr bezeichnet ist, erreicht und es wird eine weitergehende Eckenverrundung in dem Feldgebiet (siehe2c ) erreicht und wird auch in dem zweiten Bauteilgebiet220b erhalten. -
2f zeigt schematisch eine Querschnittsansicht des zweiten Bauteilgebiets220b mit der deeskalierten Topographie einschließlich der weiter reduzierten Abstandshalterstruktur221s . Folglich ermöglicht es die resultierende Oberflächentopographie in dem Gebiet220b , dass ein weiteres verspannungsinduzierendes Material abgeschieden wird, wie dies durch die gestrichelte Linie235 angegeben ist, wobei eine moderat hohe Dicke, ungefähr 40 nm oder mehr möglich ist, ohne dass es zu Unregelmäßigkeiten auf Grund der Abscheidung beigetragen wird, ohne dass etwa Hohlräume erzeugt werden, die ansonsten zu Kontaktfehlern in dem Gebiet220b beitragen können, wie dies auch zuvor mit Bezug zu dem Bauelement100 erläutert ist. -
2g zeigt schematisch das Halbleiterbauelement200 in einer Querschnittsansicht entlang entsprechender aktiver Gebiete nach dem Abscheiden des weiteren verspannungsinduzierenden Materials235 . Somit ist die verspannungsreduzierende Schicht235 auf den Transistoren222 in dem Bauteilgebiet220 gebildet und ist auf der Schicht240 über dem Transistor222n und auf der Schicht230r über dem Transistor222p gebildet. In der gezeigten Ausführungsform wird das Material235 mit der gleichen Art an innerer Verspannung wie die Schicht230r hergestellt, wodurch eine gewünschte hohe verformungsinduzierende Wirkung in dem Transistor222p erreich wird. Des weiteren besitzt das Material235 eine leistungssteigernde Wirkung auf zumindest einige der Transistoren222 in dem zweiten Bauteilgebiet220b . Wie zuvor erläutert ist, kann die Schicht235 auf der Grundlage einer weniger kritischeren Oberflächentopographie auf Grund der vorhergehenden Deeskalation abgeschieden werden, wobei eine entsprechende Dicke der Schicht235 an die Oberflächengeometrie in dem zweiten Bauteilgebiet220b angepasst ist, das typischerweise die dichtliegenden Transistoren222 enthält. Somit wird das Material235 mit einer vergleichbaren Dicke in Bezug auf die Schicht240 vorgesehen, während in anderen Fallen, wenn sehr anspruchsvolle Bauteilgeometrien in dem zweiten Gebiet220b eine geringere Dicke des Materials235 fordern, um eine im Wesentlichen hohlraumfreie Abscheidung zu erreichen, dennoch die kombinierte Dicke der Schichten230r und235 für einen sehr effizienten gesamten verformungsinduzierenden Mechanismus für den Transistor220p sorgt. In diesem Falle wird das Material235 so gewählt, dass es eine kleinere Dicke als die Schicht240 und die anfänglich abgeschiedene Schicht230 (siehe2a ) besitzt. - In anderen anschaulichen Ausführungsformen (nicht gezeigt) enthält der Schicht
235 ein Puffermaterial (nicht gezeigt), das zuerst abgeschieden wird und dass auf der Grundlage einer Abscheidetechnik vorgesehen wird, die bessere Spaltfülleigenschaften im Vergleich zu einer plasamunterstützten Abscheidetechnik zum Abscheiden eines stark verspannten dielektrischen Materials besitzt. - Folglich werden verformungsinduzierende Mechanismen in einer sehr effizienten Weise für die Transistoren
222p und222n vorgesehen, da insgesamt eine größere Menge an verspannungsinduzierenden Material auf Grund des Vermeidens von Ätzsteuermaterialien in dem vorhergehenden Strukturierungsschema vorgesehen werden kann, während gleichzeitig bessere Oberflächenbedingungen in dem zweiten Bauteilgebiet220b , das die dicht gepackten Transistoren222 enthält, erreicht werden. Somit wird das Material235 , das zumindest das Leistungsverhalten einer Art an Transistoren222 verbessert so vorgesehen, dass im Wesentlichen keine durch Abscheidung und Strukturierung hervorgerufenen Unregelmäßigkeiten auftreten, so dass entsprechende Kontakte, die eine Verbindung zwischen der Gateelektrode221 und entsprechenden aktiven Gebieten der Transistoren222 herstellen, wie dies auch zuvor mit dem Bauelement200 erläutert ist, mit erhöhter Zuverlässigkeit hergestellt werden können, wodurch Ausbeuteverluste in einer sehr fortgeschrittenen Fertigungsphase verringert werden. Im Vergleich zu konventionellen Strategien, in denen standardmäßige duale Verspannungsschichtenlösungen in Verbindung mit einem Entfernen von Abstandshaltern nach der Herstellung des Metallsilizids eingesetzt werden, kann eine entsprechende Beeinträchtigung der Transistoren, die aufwendige Halbleiterlegierungen, etwa die Legierung224 aufweisen, vermieden werden, wobei dennoch die gewünschte bessere Oberflächentopographie geschaffen wird. In anderen konventionellen Strategien werden sehr aufwendige Abscheide/Ätz-Abscheidezyklen eingesetzt, um das stark verspannte dielektrische Material auf anspruchsvollen Oberflächentopographien herzustellen, durch äußerst komplizierte Prozesssequenzen erforderlich sind. Auf Grund der hierin offenbarten Prinzipien wird eine deutlich geringere Wahrscheinlichkeit für das Erzeugen von Kontaktausfällen erreicht, wobei dennoch ein sehr effizienter verformungsinduzierender Mechanismus beibehalten wird, indem die Topographie durch Eskalation verbessert und die zusätzliche verformungsinduzierende Schicht235 vorgesehen wird. Somit kann eine geringere Prozesskomplexität im Vergleich zu konventionellen dualen Verspannungsschichtenlösungen erreicht werden, da das Abscheiden zusätzlichen verspannungsinduzierenden Material235 überkompensiert werden kann durch das Weglassen des Abscheidens entsprechender Ätzstopp- und Ätzsteuermaterialien, wobei auch die jeweiligen Ätzprozesse zum Strukturieren der Schichten230 ,240 jeweils mit einer einzelnen Ätzchemie ausgeführt werden können, wodurch gleichzeitig die gewünschte Deeskalation der Oberflächentopographie erreicht wird. -
2h zeigt schematisch das Halbleiterbauelement200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem der innere Verspannungspegel der Schicht235 in gewissen Bauteilbereichen reduziert oder entspannt wird. Zu diesem Zweck wird eine Maske207 vorgesehen, etwa in Form einer Lackmaske und dergleichen, die dem Transistor222p abdeckt, in welchem der Verspannungspegel der Schicht235 vorteilhaft ist im Hinblick auf das Transistorleistungsverhalten, während der Transistor222n von der Maske207 freigelassen wird. Das Bauelement200 wird ferner einem Ionenbeschuss208 unterzogen, der auf der Grundlage eines Ionenimplantationsprozesses unter Anwendung einer geeigneten Implantationssorte, etwa Xenon, Germanium, Silizium und dergleichen ausgeführt wird, der zu einer deutlichen Modifizierung der Struktur der freiliegenden Bereiche der Schicht235 führt. Während des Ionenbeschusses208 werden entsprechende Prozessparameter, etwa die Ionenenergie, die Dosis und dergleichen in geeigneter Weise so gewählt, dass die relaxierende oder verspannungsreduzierende Wirkung auf die Dicke der Schicht235 beschränkt bleibt, ohne dass im Wesentlichen darunter liegende Materialien, etwa die über dem Transistor220n liegende Schicht240 wesentlich beeinflusst wird. Geeignete Prozessparameter können effizient unter Anwendung von Simulationsprogrammen, durch Ausführen von Testabläufen und dergleichen ermittelt werden. In der in2h gezeigten Ausführungsform lässt die Maske204 entsprechende Transistoren in dem zweiten Bauteilgebiet220b frei, für die der innere Verspannungspegel der Materialschicht235 als ungeeignet erachtet wird. Wenn beispielsweise das Material235 anfänglich aus einem kompressiv verspannten Material aufgebaut ist, lässt die Maske207 n-Kanaltransistoren in dem Bauteilgebiet220b frei, um damit ein relaxiertes oder verspannungsreduziertes Material235r zu erzeugen. Wie zuvor erläutert ist, wird in konventionellen Vorgehensweise häufig ein einzelnes Material in dicht gepackten Bauteilgebieten im Hinblick auf die Verringerung von Unregelmäßigkeiten durch Abscheidung und Strukturierung vorgesehen, wobei eine entsprechende selektive Relaxation des inneren Verspannungspegels des einzelnen Materials erforderlich sein kann. In diesem Falle repräsentiert der Ionenbeschuss208 in2h keinen zusätzlichen Prozessschritt im Vergleich zu diesen konventionellen Vorgehensweisen, so dass die effiziente Verspannungsrelaxation in den Gebieten220a ,220b eine zusätzliche Prozesskomplexität schafft, wobei jedoch eine bessere Effizienz und Zuverlässigkeit auf Grund der vorhergehenden sehr effizienten Deeskalationsprozedur erreicht wird. - Nach dem Ionenbeschuss
208 und dem Entfernen der Maske207 kann somit die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken fortgesetzt werden, d. h. es wird ein entsprechendes dielektrisches Zwischenschichtmaterial abgeschieden und so strukturiert, dass eine geeignete Kontaktstruktur geschaffen wird, wie dies auch zuvor mit Bezug zu dem Bauelement100 erläutert ist. - Es sollte beachtet werden, dass in der
2h gezeigten Ausführungsform eine Überlappung der Schichten240 ,230 in einem Gebiet245 nicht erforderlich ist, wie dies in konventionellen dualen Verspannungsschichtenlösungen der Fall ist, da eine zuverlässige Abdeckung des Bauelements200 durch die Materialschicht235 erreicht wird. D. h., typischerweise sorgt das Material235 für einen zuverlässigen Einschluss der Transistoren222p ,222n und222 in den Gebieten220a ,220b hinsichtlich von reaktiven Metallen, etwa Kupfer und dergleichen, die während der weiteren Bearbeitung des Bauelements200 verwendet werden. In konventionellen dualen Verspannungsschichtenlösungen müssen jedoch entsprechende Prozessschwankungen in Bezug auf Lithographieprozesse zum Vorsehen entsprechender Ätzmasken für die Strukturierung der Schichten230 ,240 in Betracht gezogen werden, um in zuverlässiger Weise eine diffusionsverhindernde Schicht an dem Gebiet245 beizubehalten, wodurch eine ausgeprägte Überlappung typischerweise erforderlich ist, die zu einem sehr komplexen Strukturierungsprozess beim Bilden von Kontaktöffnungen führt, die sich in das Gebiet245 erstrecken. D. h. in dem Gebiet245 wird gemäß konventioneller dualer Verspannungsschichtenlösungen eine ausgeprägte Topographie der überlappenden Schichten mit unterschiedlichen Verspannungspegel in Verbindung mit entsprechenden Ätzstopp- und Ätzsteuermaterialien angetroffen, was zu entsprechenden Unregelmäßigkeiten und damit Ausbeuteverlusten während der Herstellung von Kontaktelementen führt, die sich in das Gebiet245 erstrecken, sofern nicht komplexe und aufwendige Gegenmaßnahmen angewendet werden. Im Gegensatz zu dieser komplexen Situation wird in den hierin beschriebenen Prozesstechniken eine entsprechende Überlappung im Hinblick auf Lithographieschwankungen nicht erforderlich, da selbst bei Auftreten einer ausgeprägten Lücke zwischen den Schichten230 und240 ein zuverlässiger Einschluss auf Grund des Materials235 möglich ist. Folglich wird ein weiterer geringerer Grad an Komplexität auf der Grundlage der zuvor beschriebenen Prozesstechniken erreicht. - Mit Bezug zu den
2i bis2m werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das erste und das zweite verspannungsinduzierende Material in dem Bauteilgebiet220b beibehalten wird, wobei dennoch eine bessere gesamte Oberflächentopographie erreicht wird. -
2i zeigt schematisch das Halbleiterbauelement200 in einer Fertigungsphase nach dem Abscheiden der ersten und der zweiten verspannungsinduzierenden Schicht230 und nach dem Entfernen eines Teils davon über gewissen Transistoren, für die die Anwesenheit des Materials230 als ungeeignet erachtet wird. Wie gezeigt wird die Schicht230 über den Transistoren222b in dem Gebiet220b beibehalten, während die Schicht230 über den Transistoren220a entfernt wird, wobei auch eine entsprechende Deeskalation der Oberflächentopographie, etwa eine Verringerung der Abstandshalterbreite, wie dies durch 221 r angegeben ist und dergleichen, erreicht wird, wie dies auch zuvor erläutert ist. -
2j zeigte schematisch das Bauelement200 , wobei die zweite verspannungsinduzierende Schicht240 auf den Transistoren222a und auf der Schicht230 in dem Bauteilgebiet220b gebildet ist. Auch in diesem Falle wird die Schicht240 auf der Grundlage einer besseren Oberflächentopographie über den Transistoren222a bereitgestellt. Danach wird die Maske204a so gebildet, dass die Transistoren222b der Einwirkung des Ätzprozesses206 ausgesetzt sind, während welcher der freiliegende Teil der Schicht240 entfernt wird und auch ein Teil der Schicht230 verringert wird, um damit die Oberflächentopographie über den Transistoren222b zu deeskalieren. -
2k zeigt schematisch zeigt schematisch das Halbleiterbauelement200 nach der zuvor beschriebenen Prozesssequenz und dem Entfernen der Ätzmaske204a . Wie gezeigt, weisen die Transistoren220b die reduzierte Materialschicht230r auf, wodurch eine deeskalierte Oberflächentopographie bereitgestellt wird, während die Schicht240 mit der besseren Oberflächentopographie weiterhin über den Transistoren222a vorhanden ist. -
2l zeigt schematisch das Bauelement200 während eines Abscheideprozesses208 zur Herstellung der zusätzlichen verspannungsinduzierenden Schicht235 , die somit mit einer geeigneten Dicke und im Wesentlichen frei von Hohlräumen auf Grund der besseren Oberflächentopographien der Schichten240 ,230r bereitgestellt wird. Folglich wird eine insgesamt höhere verformungsreduzierende Wirkung für die Transistoren222b erreicht, da die kombinierte verformungsinduzierende Wirkung der Schichten230r und235 zu einer effizienten Verformungskomponente führt, wie dies auch zuvor erläutert ist. -
2m zeigt schematisch das Bauelement200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein unerwünschter Teil der Schicht235 auf der Grundlage einer entsprechenden Ätzmaske210 entfernt wird, die die Transistoren222a durch Einwirkung einer Ätzumgebung211 aussetzt. Es sollte beachtet werden, dass die Ätzmaske210 auch entsprechende Transistoren in dem Gebiet220a freilegen kann, über welchem ebenfalls das Material235 entfernt wird, wenn dieses für das gesamte Leistungsverhalten des Bauelements200 als ungeeignet erachtet wird. In einigen anschaulichen Ausführungsformen wir das Material235 in Form eines Schichtstapels mit einem dünnen Puffermaterial in Verbindung mit dem eigentlichen verspannungsinduzierenden Material vorgesehen, wodurch eine bessere Steuerbarkeit während des Ätzprozesses211 erreicht wird, ohne dass die gesamte in den Transistoren232b erzeugte Verformung in unerwünschter Weise beeinflusst wird. In anderen anschaulichen Ausführungsformen wird der Ätzprozess211 ohne Ätzstopp- oder Ätzsteuermaterial ausgeführt, wobei ein gewisser Grad an Materialabtrag der Schicht240 nicht als ungeeignet erachtet wird. - Nach dem Entfernen der Ätzmaske
210 kann somit die weitere Bearbeitung fortgesetzt werden, in dem ein geeignetes dielektrisches Zwischenschichtmaterial abgeschieden und dieses strukturiert wird, wobei auch eine bessere Zuverlässigkeit bei der Herstellung entsprechender Kontaktelemente erreich wird. - Es gilt also: Die vorliegende Offenbarung stellt Techniken und Halbleiterbauelemente bereit, in denen ein effizienter verformungsinduzierender Mechanismus auf der Grundlage einer dualen Verspannungsschichtenlösung mit einer moderat großen Schichtdicke bereitgestellt wird, beispielsweise ungefähr 40 nm und mehr selbst für aufwendige Halbleiterauelemente entsprechend der 45 nm-Technologie oder der 32 nm-Technologie und darunter. Zu diesem Zweck wird die komplexe Topographie, beispielsweise von dichtliegenden Polysiliziumleitungen, die über Feldgebieten angeordnet sind, für n-Bauelemente und für p-Bauelemente für geeignete Ätzprozeduren deeskaliert, die auf der Grundlage einer einzelnen Ätzchemie für jeden Strukturierungsprozess ausgeführt werden. Zu diesem Zweck werden Ätzstopp- oder Ätzsteuermaterialien weggelassen, wodurch nicht nur die Effizienz der entsprechenden Abscheideregime für die verspannungsinduzierenden Materialien verbessert wird, sondern auch die Möglichkeit geschaffen wird, eine größere Dicke für die verspannungsinduzierenden Materialien anzuwenden. Ferner kann die Pufferwirkung von Ätzstoppmaterialien vermieden werden, wodurch zu einem effizienten verformungsinduzierenden Mechanismus beigetragen wird.
- Wie zuvor erläutert ist, ist in einigen Fällen vorteilhaft, die Gatelänge von Transistoren zu erhöhen, beispielsweise in statischen RAM-Bereichen, um damit die gesamte Leistungsaufnahme der Speicherbereiche zu verringern. Eine entsprechende Zunahme der Gatelänge und damit eine Verringerung des Abstands zwischen benachbarten Gateelektroden erfordert in konventionellen dualen Verspannungsschichtenlösungen eine geeignete Anpassung der Schichtdicke des verspannungsinduzierenden Materials, selbst wenn lediglich ein einzelnes verspannungsinduzierendes Material in dem statischen RAM-Gebiet verwendet wird. Die entsprechende Schicht mit geringerer Dicke, die in konventionellen Lösungen im Hinblick auf komplexere Bauteilgeometrien verwendet wird, muss somit auch die Leistung sogenannter Transistorelemente in anderen Bauteilbereichen eingesetzt werden, wodurch die gesamte Effizienz des verformungsinduzierenden Mechanismus reduziert wird. Gemäß der vorliegenden Offenbarung können jedoch beide verspannungsinduzierenden Schichten anfänglich von diesen komplexen Bauteilbereichen entfernt werden, wodurch in effizienter Weise die resultierende Oberflächentopographie deeskaliert wird. Ferner kann das anfängliche verspannungsinduzierende Material mit einer Dicke vorgesehen werden, die so eingestellt ist, das Material über entsprechenden transistoraktiven Gebieten während des Ätzprozesses zum Entfernen des verspannungsreduzierenden Materials beibehalten wird, während gleichzeitig die Oberflächentopographie über den jeweiligen Gategebieten mit der komplexen Topographie deeskaliert wird. Danach wird das weitere verspannungsinduzierende Material mit einer geeigneten Dicke so vorgesehen, dass diese der aufwendigen Bauteilgeometrie in den Feldgebieten des dicht gepackten Bauteilbereichs entspricht, woraus sich ein im Wesentlichen hohlraumfreies Abscheideverhalten ergibt, wobei dennoch in den transistoraktiven Bereichen die Kombination des zuvor bewahrten Materials und des zusätzlichen verspannungsinduzierenden Materials für die gewünschte Verbesserung des Transistorleistungsverhalterns sorgt. Anschließend werden spezielle Bereiche des zusätzlichen verspannungsinduzierenden Bereichs ggf. entspannt oder entfernt, wobei dies von der gesamten Prozessstrategie abhängt. In einigen anschaulichen Ausführungsformen werden das erste und das zweite verspannungsinduzierende Material vorgesehen, ohne dass ein spezieller Überlappbereich erforderlich ist, da das zusätzliche verspannungsinduzierende Material einen zuverlässigen Einschluss der Bauelemente in Bezug auf Materialien ergibt, die während der weiteren Bearbeitung des Bauelements eingesetzt werden.
- Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, die allgemeine Art und Weise des Ausführens des hierin offenbarten Gegenstands zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
Claims (25)
- Verfahren mit: Bilden einer ersten verspannungsinduzierenden Schicht über ersten und zweiten Leitungen, die in einer Bauteilebene eines Halbleiterbauelements gebildet sind; Ausführen eines Ätzprozesses zum Entfernen der ersten verspannungsinduzierenden Schicht von den zweiten Leitungen, während die erste verspannungsinduzierende Schicht über den ersten Leitungen beibehalten wird; Bilden einer zweiten verspannungsinduzierenden Schicht auf den zweiten Leitungen und auf der ersten verspannungsinduzierenden Schicht über den ersten Leitungen; selektives Entfernen der zweiten verspannungsinduzierenden Schicht und von Material der ersten verspannungsinduzierenden Schicht von den ersten Leitungen; und Bilden mindestens einer weiteren verspannungsinduzierenden Schicht über den ersten und zweiten Leitungen, wobei die mindestens eine weitere verspannungsinduzierende Schicht und die erste verspannungsinduzierende Schicht die gleiche Art an Verspannung hervorrufen.
- Verfahren nach Anspruch 1, wobei die ersten und zweiten Leitungen eine Linienbreite von ungefähr 50 nm oder weniger besitzen.
- Verfahren nach Anspruch 1, das ferner umfasst: Reduzieren eines Verspannungspegels der mindestens einen weiteren verspannungsinduzierenden Schicht über den zweiten Leitungen durch Ausführen eines Ionenbeschusses.
- Verfahren nach Anspruch 1, das ferner umfasst: Entfernen der mindestens einen weiteren verspannungsinduzierenden Schicht von den zweiten Leitungen.
- Verfahren nach Anspruch 1, wobei selektives Entfernen der zweiten verspannungsinduzierenden Schicht und von Material der ersten verspannungsinduzierenden Schicht von den ersten Leitungen umfasst: Ausführen eines Ätzprozesses auf der Grundlage einer einzelnen Ätzchemie.
- Verfahren nach Anspruch 1, das ferner umfasst: Entfernen der ersten und der zweiten verspannungsinduzierenden Schicht von einem Bauteilgebiet, das mehrere dichtliegende Transistorelemente aufweist, wobei die mindestens eine weitere verspannungsinduzierende Schicht in dem Bauteilgebiet beibehalten wird, so dass das Leistungsverhalten der mehreren Transistoren verbessert wird.
- Verfahren nach Anspruch 6, wobei das Bauteilgebiet ein statisches RAM-(Speicher mit wahlfreiem Zugriff)Gebiet repräsentiert.
- Verfahren nach Anspruch 1, wobei Bilden der mindestens einen weiteren verspannungsinduzierenden Schicht umfasst: Abscheiden einer Pufferschicht und einer dritten verspannungsinduzierenden Schicht auf der Pufferschicht.
- Verfahren nach Anspruch 1, wobei die erste verspannungsinduzierende Schicht mit einer inneren kompressiven Verspannung und die zweite verspannungsinduzierende Schicht mit einer inneren Zugverspannung hergestellt werden.
- Verfahren nach Anspruch 1, wobei die erste oder die zweite verspannungsinduzierende Schicht so gebildet wird, dass diese eine innere kompressive Verspannung besitzt und wobei die kompressive Verspannung durch eine Materialzusammensetzung mit Siliziumnitrid und/oder stickstoffenthaltendem Siliziumkarbid und/oder diamantartigen Kohlenstoff erzeugt wird.
- Verfahren nach Anspruch 7, wobei eine Dicke der mindestens einen weiteren verspannungsinduzierenden Schicht kleiner ist als eine Dicke der ersten verspannungsinduzierenden Schicht und der zweiten verspannungsinduzierenden Schicht.
- Verfahren nach Anspruch 1, wobei die erste und die zweite verspannungsinduzierende Schicht mit einer Überlappung in einem Bereich gebildet werden, der lateral zwischen einer ersten der ersten Leitungen und einer ersten der zweiten Leitungen, die benachbart zu der ersten der ersten Leitungen liegt, angeordnet ist.
- Verfahren mit: Bilden einer ersten verformungsinduzierenden Schicht über einem ersten Transistor und einem zweiten Transistor, die in einem geschwindigkeitskritischen Bauteilgebiet angeordnet sind, und über einem ersten Transistor und einem zweiten Transistor, die in einem zweiten Bauteilgebiet angeordnet sind, wobei der erste und zweite Transistor des geschwindigkeitskritischen Gebiets von entgegengesetzter Leitfähigkeitsart sind; selektives Entfernen der ersten verspannungsinduzierenden Schicht von dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets und von dem ersten und/oder dem zweiten Transistor des zweiten Bauteilgebiets; Bilden einer zweiten verspannungsinduzierenden Schicht über dem zweiten Bauteilgebiet und über dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets und auf der ersten verspannungsinduzierenden Schicht, die über dem ersten Transistor des geschwindigkeitskritischen Bauteilgebiets angeordnet ist, wobei die zweite verspannungsinduzierende Schicht eine andere Art innerer Verspannung als die erste verspannungsinduzierende Schicht besitzt; Entfernen der zweiten verspannungsinduzierenden Schicht von der ersten verspannungsinduzierenden Schicht und von dem ersten und/oder dem zweiten Transistor des zweiten Bauteilgebiets; und Bilden einer dritten verspannungsinduzierenden Schicht über dem zweiten Bauteilgebiet und dem ersten und dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets, wobei die dritte verspannungsinduzierende Schicht und die erste verspannungsinduzierende Schicht die gleiche Art an innerer Verspannung besitzen.
- Verfahren nach Anspruch 13, das ferner umfasst: Relaxieren eines inneren Verspannungspegel der dritten verspannungsinduzierenden Schicht über dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets.
- Verfahren nach Anspruch 14, das ferner umfasst: Relaxieren des inneren Verspannungspegels der dritten verspannungsinduzierenden Schicht über dem ersten oder dem zweiten Transistor des zweiten Bauteilgebiets.
- Verfahren nach Anspruch 13, das ferner umfasst: Entfernen der dritten verspannungsinduzierenden Schicht von dem zweiten Transistor des geschwindigkeitskritischen Bauteilgebiets.
- Verfahren nach Anspruch 13, wobei die erste verspannungsinduzierende Schicht von dem ersten und dem zweiten Transistor des zweiten Bauteilgebiets entfernt wird.
- Verfahren nach Anspruch 13, wobei die zweite verspannungsinduzierende Schicht von dem ersten und dem zweiten Transistor des zweiten Bauteilgebiets entfernt wird.
- Verfahren nach Anspruch 13, wobei die erste verspannungsinduzierende Schicht auf dem ersten und dem zweiten Transistor gebildet wird, ohne dass ein Ätzstoppmaterial vorgesehen wird.
- Verfahren nach Anspruch 13, wobei Entfernen der zweiten verspannungsinduzierenden Schicht von der ersten verspannungsinduzierenden Schicht und von dem ersten und/oder dem zweiten Transistor des zweiten Bauteilgebiets umfasst: Entfernen von Material der ersten verspannungsinduzierenden Schicht derart, dass eine Oberflächentopographie verringert wird.
- Halbleiterbauelement mit: einem ersten Bauteilgebiet mit einem ersten n-Kanaltransistor und einem ersten p-Kanaltransistor; einem zweiten Bauteilgebiet mit einem zweiten n-Kanaltransistor und einem zweiten p-Kanaltransistor; einer ersten verspannungsinduzierenden Schicht, die auf dem ersten p-Kanaltransistor gebildet ist; einer zweiten verspannungsinduzierenden Schicht, die auf dem ersten n-Kanaltransistor gebildet ist; einer dritten verspannungsinduzierenden Schicht, die auf der ersten verspannungsinduzierenden Schicht und auf dem zweiten n-Kanaltransistor und auf dem zweiten p-Kanaltransistor des zweiten Bauteilgebiets gebildet ist.
- Halbleiterbauelement nach Anspruch 21, wobei eine Gatelänge des ersten und des zweiten n-Kanaltransistors und des ersten und des zweiten p-Kanaltransistors kleiner als 50 Nanometer (nm) ist.
- Halbleiterbauelement nach Anspruch 21, wobei ein interner Verspannungspegel der dritten verspannungsinduzierenden Schicht über dem ersten und dem zweiten n-Kanaltransistor im Wesentlichen relaxiert ist.
- Halbleiterbauelement nach Anspruch 21, wobei ein innerer Verspannungspegel der dritten verspannungsinduzierenden Schicht über dem ersten und dem zweiten p-Kanaltransistor im Wesentlichen relaxiert ist.
- Halbleiterbauelement nach Anspruch 21, wobei die erste und/oder die zweite verspannungsinduzierende Schicht aus Siliziumnitrid und/oder stickstoffenthaltendem Siliziumkarbid und/oder diamantartigem Kohlenstoff aufgebaut sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008059649A DE102008059649B4 (de) | 2008-11-28 | 2008-11-28 | Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements |
US12/623,493 US8349740B2 (en) | 2008-11-26 | 2009-11-23 | Reduced topography-related irregularities during the patterning of two different stress-inducing layers in the contact level of a semiconductor device |
KR1020117014420A KR101519083B1 (ko) | 2008-11-28 | 2009-11-25 | 반도체 디바이스의 컨택 레벨에서 두 개의 서로 다른 스트레스-유도 층들을 패터닝하는 동안에 감소된 토포그래피-관련 불규칙성들 |
CN200980155188.4A CN102369598B (zh) | 2008-11-28 | 2009-11-25 | 缩减在半导体装置的接点等级中图案化两个不同应力诱发层的期间所产生与地貌相关的不平整 |
PCT/US2009/006279 WO2010062387A1 (en) | 2008-11-28 | 2009-11-25 | Reduced topography-related irregularities during the patterning of two different stress-inducing layers in the contact level of a semiconductor device |
TW098140284A TWI529857B (zh) | 2008-11-28 | 2009-11-26 | 減少在半導體裝置之接點層中圖案化兩個不同之應力引發層過程之構形相關的不平整之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008059649A DE102008059649B4 (de) | 2008-11-28 | 2008-11-28 | Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008059649A1 true DE102008059649A1 (de) | 2010-06-10 |
DE102008059649B4 DE102008059649B4 (de) | 2013-01-31 |
Family
ID=42145384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008059649A Active DE102008059649B4 (de) | 2008-11-26 | 2008-11-28 | Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements |
Country Status (6)
Country | Link |
---|---|
US (1) | US8349740B2 (de) |
KR (1) | KR101519083B1 (de) |
CN (1) | CN102369598B (de) |
DE (1) | DE102008059649B4 (de) |
TW (1) | TWI529857B (de) |
WO (1) | WO2010062387A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9041082B2 (en) * | 2010-10-07 | 2015-05-26 | International Business Machines Corporation | Engineering multiple threshold voltages in an integrated circuit |
US8673757B2 (en) * | 2010-10-28 | 2014-03-18 | International Business Machines Corporation | Structure and method for using high-k material as an etch stop layer in dual stress layer process |
US8815721B2 (en) | 2010-12-17 | 2014-08-26 | General Electric Company | Semiconductor device and method of manufacturing the same |
CN103545211A (zh) * | 2012-07-13 | 2014-01-29 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN103779276A (zh) * | 2012-10-17 | 2014-05-07 | 中国科学院微电子研究所 | Cmos制造方法 |
US11171036B2 (en) * | 2019-10-09 | 2021-11-09 | Globalfoundries U.S. Inc. | Preventing dielectric void over trench isolation region |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060226490A1 (en) * | 2005-04-06 | 2006-10-12 | Burnett James D | Interlayer dielectric under stress for an integrated circuit |
US20080179661A1 (en) * | 2007-01-31 | 2008-07-31 | Ralf Richter | Enhanced stress transfer in an interlayer dielectric by using an additional stress layer above a dual stress liner in a semiconductor device |
US20080237726A1 (en) * | 2007-03-28 | 2008-10-02 | International Business Machines Corporation | Structure and methods for stress concentrating spacer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101025761B1 (ko) * | 2004-03-30 | 2011-04-04 | 삼성전자주식회사 | 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법 |
DE102004042167B4 (de) * | 2004-08-31 | 2009-04-02 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur |
CN101167165B (zh) * | 2005-05-26 | 2011-12-21 | 应用材料股份有限公司 | 增加pecvd氮化硅膜层的压缩应力的方法 |
JP4787593B2 (ja) * | 2005-10-14 | 2011-10-05 | パナソニック株式会社 | 半導体装置 |
US7378308B2 (en) * | 2006-03-30 | 2008-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices with improved gap-filling |
JP2007324329A (ja) | 2006-05-31 | 2007-12-13 | Toshiba Corp | 半導体装置の製造方法 |
US7678636B2 (en) * | 2006-06-29 | 2010-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective formation of stress memorization layer |
US20080237659A1 (en) * | 2007-03-27 | 2008-10-02 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
DE102007025342B4 (de) | 2007-05-31 | 2011-07-28 | Globalfoundries Inc. | Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht |
-
2008
- 2008-11-28 DE DE102008059649A patent/DE102008059649B4/de active Active
-
2009
- 2009-11-23 US US12/623,493 patent/US8349740B2/en not_active Expired - Fee Related
- 2009-11-25 KR KR1020117014420A patent/KR101519083B1/ko not_active IP Right Cessation
- 2009-11-25 WO PCT/US2009/006279 patent/WO2010062387A1/en active Application Filing
- 2009-11-25 CN CN200980155188.4A patent/CN102369598B/zh active Active
- 2009-11-26 TW TW098140284A patent/TWI529857B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060226490A1 (en) * | 2005-04-06 | 2006-10-12 | Burnett James D | Interlayer dielectric under stress for an integrated circuit |
US20080179661A1 (en) * | 2007-01-31 | 2008-07-31 | Ralf Richter | Enhanced stress transfer in an interlayer dielectric by using an additional stress layer above a dual stress liner in a semiconductor device |
US20080237726A1 (en) * | 2007-03-28 | 2008-10-02 | International Business Machines Corporation | Structure and methods for stress concentrating spacer |
Also Published As
Publication number | Publication date |
---|---|
TWI529857B (zh) | 2016-04-11 |
DE102008059649B4 (de) | 2013-01-31 |
TW201030903A (en) | 2010-08-16 |
WO2010062387A1 (en) | 2010-06-03 |
KR20110093907A (ko) | 2011-08-18 |
CN102369598B (zh) | 2014-08-27 |
KR101519083B1 (ko) | 2015-05-11 |
US8349740B2 (en) | 2013-01-08 |
US20100133620A1 (en) | 2010-06-03 |
CN102369598A (zh) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005052055B3 (de) | Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben | |
DE102007009914B4 (de) | Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben | |
DE102005030583B4 (de) | Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement | |
DE102007025342B4 (de) | Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht | |
DE102008054075B4 (de) | Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren | |
DE102007046849A1 (de) | Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung | |
DE102006019936B4 (de) | Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements | |
DE102006046374A1 (de) | Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement | |
DE102008049725B4 (de) | CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements | |
DE102008030852A1 (de) | Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand | |
DE102007052051B4 (de) | Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen | |
DE102007041210A1 (de) | Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement | |
DE102006041006B4 (de) | Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses | |
DE102006040762A1 (de) | N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung | |
DE102009039522A1 (de) | Vergrabene Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen | |
DE102008059649B4 (de) | Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements | |
DE102006030264A1 (de) | Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird | |
DE102011080440B4 (de) | Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung | |
DE102007015504B4 (de) | SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung | |
DE102008059498B4 (de) | Verfahren zur Beschränkung von Verspannungsschichten, die in der Kontaktebene eines Halbleiterbauelements gebildet sind | |
DE102008045034A1 (de) | Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet | |
DE102005046974B3 (de) | Verfahren zum Erzeugen einer unterschiedlichen mechanischen Formung in unterschiedlichen Substratgebieten durch bilden einer Schicht mit verschieden modifizierter innerer Spannung und mit dem Verfahren hergestelltes Bauteil | |
DE102007057688B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke | |
DE102007041220B3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit Feldeffekttransistoren, die seitlich von einem dielektrischen Zwischenschichtmaterial mit einer erhöhten kompressiven Verspannung umschlossen sind | |
DE102009006881A1 (de) | Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Effective date: 20120125 Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Effective date: 20120125 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20130501 |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE |