DE102008058835A1 - Elektronikbauelement - Google Patents

Elektronikbauelement Download PDF

Info

Publication number
DE102008058835A1
DE102008058835A1 DE102008058835A DE102008058835A DE102008058835A1 DE 102008058835 A1 DE102008058835 A1 DE 102008058835A1 DE 102008058835 A DE102008058835 A DE 102008058835A DE 102008058835 A DE102008058835 A DE 102008058835A DE 102008058835 A1 DE102008058835 A1 DE 102008058835A1
Authority
DE
Germany
Prior art keywords
carrier
contact element
supply
encapsulating material
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008058835A
Other languages
English (en)
Other versions
DE102008058835B4 (de
Inventor
Angela Kessler
Wolfgang Schober
Roman Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008058835A1 publication Critical patent/DE102008058835A1/de
Application granted granted Critical
Publication of DE102008058835B4 publication Critical patent/DE102008058835B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ausführungsformen stellen ein Elektronikbauelement bereit, das Folgendes enthält: einen Träger, der eine erste Hauptoberfläche definiert, einen Chip, der an der ersten Hauptoberfläche angebracht ist, eine Matrix von Zuleitungen, die mit der ersten Hauptoberfläche verbunden sind und eine Dicke aus Kapselungsmaterial, das auf der ersten Hauptoberfläche des Trägers angeordnet ist. Jede Zuleitung verläuft durch die Dicke des Kapselungsmaterials.

Description

  • Halbleiterbausteine schützen innerhalb des Bausteins eingeschlossene integrierte Schaltungschips vor Umgebungsbedingungen wie etwa thermischen Variationen und Schwingungen. Halbleiterbausteine enthalten einen unterstützenden Träger, einen oder mehrere elektrisch an den Träger gekoppelte Chips, über dem Träger und dem Chip oder den Chips ausgeformtes Kapselungsmaterial und Zuleitungen, die konfiguriert sind, den Chip elektrisch mit der „Außenwelt" zu verbinden.
  • Die Kriechstrecke ist der Abstand zwischen benachbarten Zuleitungen. Für Hochspannungsanwendungen ist es wünschenswert, dass die Kriechstrecke groß genug ist, um eine ausreichend hohe Spannung ohne Lichtbogenbildung oder elektrische Fehlfunktion zwischen den benachbarten Zuleitungen zu berücksichtigen. Die Kriechstrecke kann vergrößert werden, indem die Größe des Bausteins heraufgesetzt wird, was die Länge der Seitenumfangsränder des Bausteins und somit den Abstand zwischen benachbarten Zuleitungen, die sich von den Seitenumfangsrändern erstrecken, vergrößert. Es ist jedoch im Allgemeinen unerwünscht, die Bausteingröße zu vergrößern, da die meisten Kunden/Benutzer ständig kleinere Bausteine verlangen.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Ein Aspekt stellt ein Elektronikbauelement bereit, das Folgendes enthält: einen Träger, der eine erste Hauptoberfläche definiert, einen Chip, der an der ersten Hauptoberfläche angebracht ist, eine Matrix (Array, Anordnung) von Zuleitungen (Leads), die mit der ersten Hauptoberfläche verbunden sind und eine Dicke aus Kapselungsmaterial, auf der ersten Hauptoberfläche des Trägers angeordnet. Jede Zuleitung verläuft durch die Dicke des Kapselungsmaterials.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 ist eine Perspektivansicht eines Halbleiterbausteinmoduls zur Verwendung in einem Elektronikbauelement, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer Ausführungsform verbunden sind.
  • 2 ist eine teilweise Querschnittsansicht eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer Ausführungsform verbunden sind.
  • 3A ist eine teilweise Querschnittsansicht eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines mit Zuleitungen versehenen Trägers gemäß einer weiteren Ausführungsform verbunden sind.
  • 3B ist eine teilweise Querschnittsansicht eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines weiteren Trägers gemäß einer Ausführungsform verbunden sind.
  • 46 sind teilweise Querschnittsansichten eines Prozesses zum Herstellen eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer Ausführungsform verbunden sind.
  • 79 sind teilweise Querschnittsansichten eines Prozesses zum Herstellen eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer weiteren Ausführungsform verbunden sind.
  • 1012 sind teilweise Querschnittsansichten eines Prozesses zum Herstellen eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer weiteren Ausführungsform verbunden sind.
  • 1315 sind teilweise Querschnittsansichten eines weiteren Prozesses zum Herstellen eines Elektronikbauelements, das eine Matrix von Zuleitungen enthält, die mit einer Hauptoberfläche eines Trägers gemäß einer Ausführungsform verbunden sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist. Der Ausdruck „elektrisch gekoppelt", wie er in dieser Spezifikation verwendet wird, bedeutet nicht, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischenliegende Elemente können zwischen den „elektrisch gekoppelten" Elementen vorgesehen sein.
  • Ausführungsformen stellen ein Elektronikbauelement mit einer hohen Anzahl von Eingangs-/Ausgangsleitungen bereit. Ausführungsformen stellen eine Matrix von Eingangs-/Ausgangsleitungen bereit, die mit einer Hauptoberfläche eines Trägers eines Elektronikbauelements verbunden sind, wobei die relativ große Anzahl von Zuleitungen geeignet beabstandet ist, um ein Spannungskriechen zwischen benachbarten Zuleitungen zu minimieren. Bei einer Ausführungsform enthalten Zuleitungen in der Matrix einen ersten Abschnitt, der mit dem Träger verbunden ist, der beim Kapseln von Kunststoff über dem Träger in situ ausgeformt wird, und einen separaten zweiten Abschnitt, der in den ersten Abschnitt eingesetzt wird, um eine Zuleitung auszubilden, die vertikal durch das Kapselungsmaterial verläuft.
  • Bei einer Ausführungsform sind die Zuleitungen in der Matrix von Zuleitungen über den Bereich der ersten Hauptoberfläche verteilt. Im Vergleich zu einem herkömmlichen Baustein sind mehr Zuleitungen bereitgestellt, da der Bereich der ersten Hauptoberfläche größer ist als der Bereich der Umfangseiten des Bausteins. Außerdem wird im Vergleich zu einem herkömmlichen Baustein mehr Platz zwischen benachbarten Zuleitungen vorgesehen, was das Spannungskriechen zwischen benachbarten Zuleitungen minimiert, ohne eine Vergrößerung der Gesamtgröße des Halbleiterbausteins erforderlich zu machen.
  • 1 ist eine Perspektivansicht eines Halbleiterbausteinmoduls 20 gemäß einer Ausführungsform. Das Halbleiterbausteinmodul 20 eignet sich zur Verwendung als ein Halbleiterbaustein nach dem Ausformen des Moduls 20 mit einem Kapselungsmaterial. Bei einer Ausführungsform enthält das Halbleiterbausteinmodul 20 einen Träger 22, mit dem Träger 22 verbundene Chips 24a, 24b, ..., 24n und eine Matrix (Array, Anordnung) 26 von mit dem Träger 22 verbundenen Zuleitungen 28. Aus Gründen der Klarheit bei der Beschreibung wird das Halbleiterbausteinmodul 20 vor dem Verkapseln des Moduls 20 mit Formmaterial dargestellt. Insbesondere wird eine zweite Zuleitungskomponente 42 zuerst mit einer Hauptoberfläche 38 des Trägers 22 verbunden, und dann werden der Träger 22 und die Matrix 26 aus zweiten Zuleitungskomponenten 24 in Kunststoff ausgeformt, bevor die allgemein vertikalen ersten Zuleitungskomponenten 40 in eine jeweilige der zweiten Zuleitungskomponenten 42 eingesetzt werden. Die Darstellung von 1 liefert eine unversperrte Ansicht auf die Matrix 26 aus Zuleitungen 40/42.
  • Bei einer Ausführungsform enthält der Träger 22 gegenüberliegende Seitenränder 30, 32, gegenüberliegende Längsränder 34, 36 und eine Hauptoberfläche 38, die zwischen Seitenrändern 30, 32 und Längsrändern 34, 36 verläuft. Der Träger 22 enthält mit Anschlüssen versehene Systemträger wie etwa QFP-Systemträger (Quad Flat Package), DIP-Systemträger (Dual Inline Package), SOP-Systemträger (Small Outline Package) oder andere mit Anschlüssen versehene Systemträger. Bei einer anderen Ausführungsform enthält der Träger 22 nicht mit Anschlüssen versehene Systemträger wie etwa VQFN-Bausteine (Very thin Profile Quad Flat Non-leaded) und TSLP (Thin Small Leadless Packages). Bei einer weiteren Ausführungsform enthält der Träger 22 einen direkt kupfergebondeten Träger mit mindestens einer auf einer Keramikschicht abgeschiedenen ersten Metallschicht. Es sind auch andere Formen von Systemträgern und/oder Trägersubstraten akzeptabel.
  • Die Chips 24a, 24b, ..., 24n beinhalten Halbleiterchips im Allgemeinen, Speicher- und/oder Logikchips, integrierte Schaltungen mit vertikalen Leistungstransistoren oder einen beliebigen anderen Chip, der zur Verwendung in einem Halbleiterbaustein geeignet ist. Beispielsweise ist bei einer Ausführungsform der Träger 22 ein direkt kupfergebondeter Träger, und der Chip 24 enthält eine integrierte Schaltung mit einer ersten Elektrode auf einer ersten Fläche und einer zweiten Elektrode auf einer zweiten Fläche gegenüber der ersten Fläche, wobei die erste Elektrode beispielsweise durch Diffusionsföten elektrisch mit dem Träger 22 verbunden ist.
  • Bei einer Ausführungsform enthält jede Zuleitung 28 in der Matrix 26 aus Zuleitungen die in die zweite Zuleitungskomponente 42 eingesetzte erste Zuleitungskomponente 40. Die zweiten Zuleitungskomponenten 42 sind mit der Hauptoberfläche 38 des Trägers 22 verbunden und darüber verteilt. Die ersten Zuleitungskomponenten 40 werden danach elektrisch mit der zweiten Zuleitungskomponente 42 (und dem Träger 22) verbunden. Dazu verläuft die erste Zuleitungskomponente 40 zur elektrischen Verbindung mit den Bauelementen weg von dem Träger 22.
  • 2 ist eine teilweise Querschnittsansicht eines Elektronikbauelements 50 gemäß einer Ausführungsform. Abschnitte des Elektronikbauelements 50 sind zur verbesserten visuellen Übersicht nicht in kreuzschraffierten Linien gezeigt. Das Elektronikbauelement 50 enthält ein Modul 20 und um einen Abschnitt des Moduls 20 herum ausgeformtes Kapselungsmaterial 52. Bei einer Ausführungsform enthält der Träger 22 einen nicht mit Anschlüssen versehenen Systemträger, der eine zweite Hauptoberfläche 54 gegenüber der ersten Hauptoberfläche 38 definiert. Die Chips 24 und die Zuleitungen 28 sind mit der ersten Hauptoberfläche 38 des Trägers 22 verbunden, und die zweite Hauptoberfläche 54 ist relativ zu dem Kapselungsmaterial 52 exponiert.
  • Eine Dicke T aus Kunststoffkapselungsmaterial 52 ist über der ersten Hauptoberfläche 38 des Trägers 22, zwischen jeder Zuleitung 28 in der Matrix 26 aus Zuleitungen und über dem Chip 24 angeordnet. Zu geeigneten Kunststoffen für das Kapselungsmaterial 52 zählen thermoplastische, wärmehärtende Kunststoffe und härtbare Kunststoffe. Auch andere nichtleitende Formmaterialien sind für das Kapselungsmaterial 52 akzeptabel.
  • Bei einer Ausführungsform enthält die zweite Zuleitungskomponente 42 eine mit der ersten Hauptoberfläche 38 des Trägers 22 verbundene Basis 60, eine Schulter 62 gegenüber der Basis 60 und einen Körper 64, der zwischen der Basis 60 und der Schulter 62 verläuft. Bei einer Ausführungsform sind mindestens die Schulter 62 und der Körper 64 so hergestellt, dass ein Loch 66 definiert wird, das zum Empfangen der ersten Zuleitungskomponente 40 bemessen ist.
  • Bei einer Ausführungsform definiert die Schulter 62 eine Dichtoberfläche 70, die das Abdichten des Moduls 20 in einen Formhohlraum ermöglicht. Die Form wird auf der Dichtoberfläche 70 abgedichtet, und Kapselungsmaterial 52 wird um die zweite Zuleitungskomponente 42 herum ausgebildet (wie am besten in 4 dargestellt). Allgemein wird erwünscht, dass die erste Zuleitungskomponente 40 Zugang zum Loch 66 besitzt. Bei einer Ausführungsform ist das Loch 66 schützend bedeckt, so dass das Loch 66 beim Ausformen nicht mit Kapselungsmaterial 52 gefüllt wird. Bei einer anderen Ausführungsform bedeckt das Kapselungsmaterial 52 die Dichtoberfläche 70 der zweiten Zuleitungskomponente 42, und das Loch 66 wird später im Kapselungsmaterial 52 und in der zweiten Zuleitungskomponente 42 ausgebildet.
  • 3A ist eine teilweise Querschnittsansicht eines weiteren Elektronikbauelements 100 gemäß einer Ausführungsform.
  • Das Elektronikbauelement 100 enthält einen mit Anschlüssen versehenen Träger 22, der mit peripheren Zuleitungen 102, 104 versehen ist, die jeweils von den Seiten 34 bzw. 36 des Trägers 22 verlaufen. Das Elektronikbauelement 100 ist ähnlich dem Elektronikbauelement 50 (2) und enthält mit der Hauptoberfläche 38 des Trägers 22 verbundene Zuleitungen 28. Eine Dicke T aus Kapselungsmaterial 52 ist über der ersten Hauptoberfläche 38 des Trägers 22 zwischen jeder Zuleitung 28 in der Matrix von Zuleitungen und über dem Chip 24 angeordnet. Bei einer weiteren Ausführungsform bedeckt Kapselungsmaterial 52 beide Hauptoberflächen des Trägers 22 ganz.
  • 3B ist eine teilweise Querschnittsansicht eines weiteren Elektronikbauelements 110 gemäß einer Ausführungsform. Das Elektronikbauelement 110 enthält einen eine erste Hauptoberfläche 138 definierenden Träger 122, einen mit der ersten Hauptoberfläche 138 verbundenen Chip 124 und eine Matrix 126 aus mit der ersten Hauptoberfläche 138 verbundenen Zuleitungen 128. Bei einer Ausführungsform ist der Träger 122 ein direkt kupfergebondeter Träger mit einer Keramikschicht 130, einer mit der Keramikschicht 130 verbundenen ersten Metallschicht 132 und einer mit der Keramikschicht 130 gegenüber der ersten Metallschicht 132 verbundenen zweiten Metallschicht 134. Bei einer Ausführungsform definiert die zweite Metallschicht 134 die erste Hauptoberfläche 138, und die erste Metallschicht 132 ist relativ zum Kapselungsmaterial 152 exponiert und konfiguriert für eine elektrische Verbindung mit anderen Bauelementen.
  • Bei einer Ausführungsform enthält die Keramikschicht 130 Oxidschichten oder Siliziumoxidschichten oder Stickstoffoxidschichten, und die Metallschichten 132, 134 enthalten leitende Metalle, wobei eines der geeigneten leitenden Metalle Kupfer enthält.
  • Bei einer Ausführungsform sind periphere Zuleitungen 137, 139 mit der Metallschicht 134 des Trägers 122 verbunden und ver laufen von gegenüberliegenden Umfangsseiten des Bauelements 110. Eine Dicke T aus Kapselungsmaterial 152 ist über der ersten Hauptoberfläche 138 des Trägers 122, zwischen jeder Zuleitung 128 in der Matrix 126 aus Zuleitungen und über dem Chip 124 angeordnet. Bei einer Ausführungsform sind die Zuleitungen 128 über der ersten Hauptoberfläche 138 des Trägers 122 verteilt und verlaufen im Allgemeinen senkrecht zum Träger 122, so dass die Zuleitungen 128 durch die Dicke T aus Kapselungsmaterial 152 vorstehen.
  • 4 ist eine Seitenansicht, und 56 sind teilweise Querschnittsansichten eines Prozesses 200 zum Herstellen des Elektronikbauelements 100 von 3A, das eine Matrix 26 aus mit der Hauptoberfläche 38 des Trägers 22 verbundenen Zuleitungen 28 gemäß einer Ausführungsform enthält. Der Prozess 200 enthält eine Form 202, die konfiguriert ist, das Modul 20 mit Kunststoffmaterial zu kapseln. Bei einer Ausführungsform enthält die Form 202 eine Transferform mit einem ersten Formabschnitt 204 und einem zweiten Formabschnitt 206, der konfiguriert ist, mit dem ersten Formabschnitt 204 zusammenzupassen. Der erste Formabschnitt 204 definiert einen Hohlraum 208, der zweite Formabschnitt 206 definiert einen passenden Hohlraum 210 und einen Kolben 212, der konfiguriert ist, flüssiges Kapselungsmaterial den Hohlräumen 208, 210 zuzuführen. Das Volumen des durch den Kolben 212 zugeführten flüssigen Kapselungsmaterials entspricht der Größe des Hohlraums 208. Bei einer Ausführungsform ist eine optionale Folie 214 als ein Formtrennmittel sowohl für die Form 202 als auch das Modul 20 vorgesehen.
  • Während des Ausformens wird das Modul 20 in den Hohlraum 210 eingesetzt. Die Folie 214 wird optional zwischen der Dichtoberfläche 70 und dem ersten Formabschnitt 204 positioniert, wenn das Modul 20 in der Form 202 festgeklemmt wird. Bei einer Ausführungsform wird der Hohlraum 208 durch eine obere Oberfläche 220 definiert, die konfiguriert ist, gegenüber der Dichtoberfläche 70 der zweiten Zuleitungskomponente 42 abzu dichten, um die Möglichkeit, dass Kapselungsmaterial in das Loch 66 eintritt, zu verhindern oder zu minimieren. Während des Ausformens wird Kapselungsmaterial 52 durch den Kolben 212 in die Hohlräume 208, 210 eingespritzt und bedeckt den Träger 22, den Chip 24 und das Volumen zwischen den zweiten Zuleitungskomponenten 42. Bei einer Ausführungsform umgibt das Kapselungsmaterial 52 eine Schulter 62 (2) der zweiten Zuleitungskomponente 42, und das Loch 66 und die Dichtoberfläche 70 sind durch die Folie 214 gegenüber dem ausgeformten Kunststoff abgedichtet. Nach dem Einspritzen von Kapselungsmaterial 52 in den Hohlraum 208 wird das Kapselungsmaterial 52 zum Ausbilden eines festen Körpers abgekühlt.
  • Nach dem Ausformen wird die Form 202 geöffnet, und das Elektronikbauelement 100 (3A) wird aus den Hohlräumen 208, 210 entfernt. Bei einer Ausführungsform wird die Folie 214 als ein Formtrennmittel verwendet, die das Loch 66 vor dem Füllen mit Kunststoffmasse schützt und die gewünschten Dichtcharakteristiken zwischen der Dichtoberfläche 70 und der oberen Oberfläche 220 des Hohlraums 208 sicherstellt.
  • Unter Bezugnahme auf die 46 ist bei einer Ausführungsform die Dichtoberfläche 70 nach dem Ausformen relativ zu dem Kapselungsmaterial 52 exponiert. Bei einer anderen Ausführungsform ist Kapselungsmaterial 52 auf der Dichtoberfläche 70 angeordnet, und die Zuleitung 40 definiert einen Durchmesser, der dicker ist als das Kapselungsmaterial 52 über den zweiten Zuleitungskomponenten 42.
  • Bei einer Ausführungsform ist eine Matrix 26 aus Zuleitungen 28 mit einer Hauptoberfläche des Trägers 22 verbunden und enthält die ersten Zuleitungskomponenten 40, die vertikal durch das Kapselungsmaterial 52 vorstehen. Bei einer Ausführungsform verläuft jede Zuleitung 28 in der Matrix 26 im Wesentlichen senkrecht zu dem Träger 22.
  • 5 ist eine teilweise Querschnittsansicht des Moduls 20 nach dem Ausformen des Verkapselungsmaterials 52 über dem Träger 22, dem Chip 24 und zwischen den Zuleitungskomponenten 42. Das Kapselungsmaterial 52 hat sich um die Zuleitungskomponenten 42 des Moduls 20 verfestigt und die Löcher 66 bleiben offen.
  • 6 ist eine teilweise Querschnittsansicht der ersten Zuleitungskomponenten 40, die in die Löcher 66 der zweiten Zuleitungskomponenten 42 eingeführt werden. Bei einer Ausführungsform wird die erste Zuleitungskomponente 40 in die Löcher 66 der zweiten Zuleitungskomponenten 42 eingepresst. Bei einer weiteren Ausführungsform wird die erste Zuleitungskomponente 40 elektrisch innerhalb des Lochs 66 der zweiten Zuleitungskomponente 42 durch Löten, leitendes Kleben oder Hartlöten angeschlossen. Nach dem Anbringen ragen die Zuleitungen 28 normalerweise von dem Träger 22 weg und aus dem Kapselungsmaterial 52 heraus zur anschließenden Verbindung mit anderen Elektronikbauelementen. Bei einer Ausführungsform ist der Bereich der ersten Hauptoberfläche 38 des Trägers 22 größer als der Bereich der Kanten 34, 36 des Trägers 22, so dass die Zuleitungen 28 innerhalb der Matrix 26 dicht gepackt sind, um eine höhere Eingangs-/Ausgangsverbinderdichte für den Baustein 100 zu erreichen (3A).
  • Die 79 sind teilweise Querschnittsansichten eines anderen Prozesses zum Herstellen eines Elektronikbauelements mit einer Matrix aus Zuleitungen, die mit einer Hauptoberfläche eines Trägers gemäß einer Ausführungsform verbunden sind.
  • 7 ist eine Querschnittsansicht eines Halbleitermoduls 320 mit einem Träger 322, mit dem Träger 322 verbundenen Chips 324 und eine Matrix aus mit dem Träger 322 verbundenen zweiten Zuleitungskomponenten 342.
  • Bei einer Ausführungsform ist der Träger 322 ein direkt kupfergebondeter Träger mit einem Substrat 330 und einer mit dem Substrat 330 verbundenen Metallschicht 334. Auch andere Formen von Träger 322 sind akzeptabel, wie etwa die oben beschriebenen Systemträger.
  • Die Chips 324 und die zweiten Zuleitungskomponenten 342 sind elektrisch mit einer Kupfermetallschicht 334 verbunden. Die Chips 324 können ähnlich den oben beschriebenen Chips 24 sein, und die zweiten Zuleitungskomponenten 342 sind massive Metallplugs, die eine Dichtoberfläche 370 definieren.
  • Bei einer Ausführungsform wird der oben beschriebene Ausformprozess 200 verwendet, um das Kapselungsmaterial 352 zwischen jeder Zuleitungskomponente 342, über den Chips 324 und über der ersten Hauptoberfläche 338 des Rahmens 334 auszuformen. Bei einer Ausführungsform wird das Modul 320 in Formhohlräume 208, 210 der Form 202 (4) eingesetzt, und die Dichtoberfläche 370 ermöglicht, dass die Form 202 derart auf dem Modul 320 nach unten festklemmt, dass das Kapselungsmaterial 352 ausgeformt über das Modul 320 und um die zweiten Zuleitungskomponenten 342 transferiert wird, ohne nennenswerte Leckage an Kapselungsmaterial 352.
  • 8 ist eine teilweise Querschnittsansicht des Moduls 320 mit um die Zuleitungskomponenten 342 ausgeformtem Kapselungsmaterial 352. Bei einer Ausführungsform werden nach dem Ausformen des Kapselungsmaterials 352 Löcher 366 mit einem Bohrer oder einer anderen mechanischen Vorrichtung in den Zuleitungskomponenten 342 ausgebildet.
  • 9 ist eine teilweise Querschnittsansicht der ersten Zuleitungskomponenten 340, die mit den zweiten Zuleitungskomponenten 342 verbunden sind, um ein Halbleiterbaustein-Elektronikbauelement mit einer Matrix aus mit der ersten Hauptoberfläche 338 verbundenen Zuleitungen zu definieren. Bei einer Ausführungsform werden die ersten Zuleitungskomponenten 340 in die Löcher 366 (8) der zweiten Zuleitungskomponenten 342 eingepresst. Bei einer anderen Ausfüh rungsform werden die ersten Zuleitungskomponenten 340 in die Löcher 366 der zweiten Zuleitungskomponenten 342 gelötet oder hartgelötet oder geklebt.
  • Die 1012 sind teilweise Querschnittsansichten eines anderen Prozesses zum Herstellen eines Elektronikbauelements 400, das eine Matrix aus Zuleitungen 414/440 enthält, die mit einer Hauptoberfläche 411 eines Trägers 410 gemäß einer Ausführungsform verbunden sind. Das Elektronikbauelement 400 enthält ein Modul 402 und über dem Modul 402 angeordnetes Kapselungsmaterial 404. Das Modul 402 enthält einen Träger 410, mit dem Träger 410 verbundene Chips 412 und mit dem Träger 410 verbundene Zuleitungskomponenten 414.
  • Bei einer Ausführungsform ist der Träger 410 ein mehrschichtiges Substrat mit einer ersten nichtleitenden Schicht 420 und einer zweiten leitenden Schicht 422. Geeignete Träger 410 beinhalten direkte kupfergebondete Träger und Systemträger (mit Anschlüssen oder ohne).
  • Die Chips 412 und die Zuleitungskomponenten 414 sind mit der leitenden Schicht 422 des Trägers 410 verbunden. Die Chips 412 sind ähnlich den oben beschriebenen Chips 24, und die Zuleitungskomponenten 414 sind ähnlich den oben beschriebenen zweiten Zuleitungskomponenten 342 (7).
  • Bei einer Ausführungsform ist das Kapselungsmaterial 404 über dem Träger 410, den Chips 412 und den Zuleitungskomponenten 414 derart ausgeformt, dass die Zuleitungskomponenten 414 ganz mit Kapselungsmaterial bedeckt sind. Das Ausformen des Verkapselungsmaterials 404 beinhaltet das Spritzpressen und das Formpressen von Kunststoffmaterialien wie oben beschrieben.
  • 11 ist eine teilweise Querschnittsansicht des verkapselten Moduls 402 mit einer Bohrung oder einem Loch 430, die oder das in dem Kapselungsmaterial 404 und der Zuleitungskom ponente 414 ausgebildet ist. Bei einer Ausführungsform wird das Loch 430 mit einem mechanischen Bohrer durch das Kapselungsmaterial 404 und in die Zuleitungskomponente 414 gebohrt. Bei anderen Ausführungsformen wird das Loch 430 durch einen chemischen Prozess ausgebildet.
  • 12 ist eine teilweise Querschnittsansicht des Elektronikbauelements 400, das die ersten Zuleitungskomponenten 440 enthält, die in die Löcher 430 (11) eingesetzt und mit den Zuleitungskomponenten 414 verbunden sind. Die Zuleitungen 440 und die Zuleitungskomponenten 414 definieren zusammen eine Matrix aus Zuleitungen 450, die mit der Hauptoberfläche 411 des Trägers 410 verbunden sind und darüber verteilt sind. Die Zuleitungen 450 verlaufen im Wesentlichen normal (oder senkrecht) zum Träger 410 und stehen durch das Kapselungsmaterial 404 vor. Im allgemeinen kann eine höhere Dichte an Zuleitungen 450 auf der Hauptoberfläche 411 des Trägers 410 platziert werden, um eine höhere Anzahl von Eingangs-/Ausgangsverbindern für das Elektronikbauelement 400 bereitzustellen. Bei einer Ausführungsform sind die Zuleitungen 450 Hochspannungszuleitungen und sind konfiguriert, ein minimales Kriechen zwischen benachbarten Zuleitungskomponenten 440 aufzuweisen.
  • Die 1315 sind teilweise Querschnittsansichten eines anderen Prozesses zum Herstellen eines Elektronikbauelements 500, das eine Matrix aus mit einer Hauptoberfläche 511 eines Trägers 510 verbundenen Zuleitungen 514/540 gemäß einer Ausführungsform enthält. Das Elektronikbauelement 500 enthält ein Modul 502, das ähnlich dem Modul 320 (7) ist. Das Modul 502 enthält einen Träger 510, mit dem Träger 510 verbundene Chips 512 und mit dem Träger 510 verbundene Zuleitungskomponenten 514.
  • Bei einer Ausführungsform werden die Zuleitungskomponenten 514 vorgebohrt, so dass sie eine Teilbohrung 516 (ein Sackloch 516) enthalten, wobei eine Kappe 518 zurückbleibt, die ein Ende der Bohrung 516 verschließt. Die Kappe 518 liefert eine Dichtoberfläche, die es ermöglicht, dass eine Hohlraumform gegenüber der Kappe 518 abdichtet, wenn Kapselungsmaterial 504 um die Zuleitungskomponenten 514 ausgeformt wird.
  • 14 ist eine teilweise Querschnittsansicht des Moduls 502, nachdem die Endkappe 518 (13) entfernt worden ist. Bei einer Ausführungsform wird die Endkappe 518 geätzt oder entfernt, um die Bohrung 516 zu öffnen. Allgemein ist das Ätzen von Metall teurer als das Bohren von Metall. Aus diesem Grund wird die Zuleitungskomponente 414 teilweise geöffnet (beispielsweise durch Bohren), und der verbleibende Kappenabschnitt 518 wird später beispielsweise durch chemisches Ätzen entfernt. Das Vorbohren der Bohrung 516 in Zuleitungskomponenten 514 hinterlässt eine ausgewählte Menge der Endkappe 518 als Dichtoberfläche, um die Bohrung 516 während des Ausformens des Kapselungsmaterials 504 zu schützen. Nach dem Ausformen wird die Endkappe 518 durch Ätzen oder andere Entfernungsprozesse entfernt, um ein Verbindungsloch für das Stecken von vertikalen Zuleitungen in die Zuleitungskomponenten 414 bereitzustellen.
  • 15 ist eine teilweise Querschnittsansicht des Elektronikbauelements 500 mit in die Bohrung 516 (14) der Zuleitungskomponente 514 eingesetzten Zuleitungen 540. Die Zuleitungen 540 sind über die Hauptoberfläche 511 des Trägers 510 verteilt. Benachbarte Zuleitungen 540 sind geeignet beabstandet, um ein unerwünschtes Spannungskriechen zwischen den benachbarten Zuleitungen 540 zu minimieren.
  • Ausführungsformen stellen hochdichte Eingangs-/Ausgangszuleitungen für einen Halbleiterbaustein bereit, der konfiguriert ist, das Kriechen zwischen benachbarten Leitungen zu minimieren. Herkömmliche Halbleiterbausteine liefern Zuleitungen, die von Umfangsseiten des Bausteins aus verlaufen. Aufgrund von Einschränkungen hinsichtlich der Bausteingröße kann nur eine begrenzte Anzahl an Umfangszuleitungen an dem herkömmlichen Halbleiterbaustein bereitgestellt werden. Die linearen Raumbeschränkungen für die Anordnung von Umfangszuleitungen auf herkömmlichen Bausteinen kann unerwünschterweise das Spannungskriechen zwischen benachbarten Zuleitungen ermöglichen. Im Gegensatz dazu liefern hierin beschriebene Ausführungsformen eine Matrix aus Zuleitungen, die über einen relativ großen Bereich einer Hauptoberfläche eines Trägers auf eine Weise verteilt sind, die die Zuleitungen so konfiguriert, dass sie für Hochspannungsanwendungen mit einem minimalen Spannungskriechen geeignet sind.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen und Variationen eines Trägers abdecken, der eine Matrix aus von einer Hauptoberfläche des Trägers aus verlaufenden Zuleitungen enthält. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt werden.

Claims (25)

  1. Elektronikbauelement (50; 320; 400; 500), umfassend: einen Träger (22; 322; 410; 510), der eine erste Hauptoberfläche (38; 338; 411; 511) definiert; einen Chip (24; 124; 324; 412; 512), der an der ersten Hauptoberfläche (38; 338; 411; 511) angebracht ist; eine Matrix (26; 126; 450) von Zuleitungen (28; 40; 140; 440; 540), die mit der ersten Hauptoberfläche (38; 338; 411; 511) verbunden sind; und eine Dicke (T) aus Kapselungsmaterial (52; 152; 404; 504), das auf der ersten Hauptoberfläche (38; 338; 411; 511) des Trägers (22; 322; 410; 510) angeordnet ist; wobei jede Zuleitung (28; 40; 140; 440; 540) durch die Dicke (T) des Kapselungsmaterials (52; 152; 404; 504) verläuft.
  2. Elektronikbauelement (50; 320; 400; 500) nach Anspruch 1, wobei der Träger (22; 322; 410; 510) einen Systemträger umfasst, der eine Insel (134; 334) definiert, wobei der Chip (24; 124; 324; 412; 512) an der Insel (134; 334) angebracht ist und das Kapselungsmaterial (52; 152; 404; 504) über dem Chip (24; 124; 324; 412; 512) und zwischen jeder Zuleitung (28; 40; 140; 440; 540) in der Matrix (26; 126; 450) aus Zuleitungen (28; 40; 140; 440; 540) angeordnet ist.
  3. Elektronikbauelement (50; 320; 400; 500) nach Anspruch 1 oder 2, wobei der Träger (22; 322; 410; 510) eine Keramikschicht (130; 330; 430) und eine über der Keramikschicht (130; 330; 430) angeordnete Metallschicht (134; 334) umfasst, wobei die Metallschicht (134; 334) die erste Hauptoberfläche (38; 338; 411; 511) des Trägers (22; 322; 410; 510) definiert und der Chip (24; 124; 324; 412; 512) an der Metallschicht (134; 334) angebracht ist.
  4. Elektronikbauelement (50; 320; 400; 500) nach einem der Ansprüche 1 bis 3, wobei der Chip (24; 124; 324; 412; 512) eine integrierte Schaltung mit einer ersten Elektrode auf einer ersten Fläche des Chips (24; 124; 324; 412; 512) und einer zweiten Elektrode auf einer zweiten Fläche gegenüber der ersten Fläche des Chips (24; 124; 324; 412; 512) aufweist, wobei die erste Elektrode elektrisch an die erste Hauptoberfläche (38; 338; 411; 511) des Trägers (22; 322; 410; 510) gekoppelt ist.
  5. Elektronikbauelement (50; 320; 400; 500) nach einem der Ansprüche 1 bis 4, wobei jede Zuleitung (28; 40; 140; 440; 540) in der Matrix (26; 126; 450) aus Zuleitungen (28; 40; 140; 440; 540) folgendes umfasst: eine zweite Zuleitungskomponente (42; 342; 414; 514), die im Wesentlichen normal zu der ersten Hauptoberfläche (38; 338; 411; 511) mit dem Träger (22; 322; 410; 510) verbunden ist und durch die Dicke (T) des Kapselungsmaterials (52; 152; 404; 504) verläuft; und eine erste Zuleitungskomponente (40; 340; 440; 540), die mit der zweiten Zuleitungskomponente (42; 342; 414; 514) verbunden ist, wobei die erste Zuleitungskomponente (40; 340; 440; 540) von dem Träger (22; 322; 410; 510) weg verläuft und weg von der Dicke (T) des Kapselungsmaterials (52; 152; 404; 504) verläuft.
  6. Elektronikbauelement (50; 320; 400; 500) nach Anspruch 5, wobei die zweite Zuleitungskomponente (42; 342; 414; 514) folgendes umfasst: eine mit der ersten Hauptoberfläche (38; 338; 411; 511) des Trägers (22; 322; 410; 510) verbundene Basis (60); eine Schulter (62) gegenüber der Basis (60); und einen Körper (64), der zwischen der Basis (60) und der Schulter (62) verläuft; wobei mindestens die Schulter (62) und der Körper (64) ein Loch (66; 366; 430; 516) definieren, das konfigu riert ist, die erste Zuleitungskomponente (40; 340; 440; 540) aufzunehmen.
  7. Elektronikbauelement (50; 320; 400; 500) nach Anspruch 6, wobei die erste Zuleitungskomponente (40; 340; 440; 540) in das Loch (66; 366; 430; 516) eingepresst ist.
  8. Elektronikbauelement (50; 320; 400; 500) nach Anspruch 6 oder 7, wobei die erste Zuleitungskomponente (40; 340; 440; 540) durch eines von Lot, Hartlot und einer Schweißung in das Loch (66; 366; 430; 516) gekoppelt ist.
  9. Elektronikbauelement (50; 320; 400; 500) nach einem der Ansprüche 6 bis 8, wobei die Schulter (62) eine Dichtoberfläche (70; 370) definiert, die es ermöglicht, dass das Kapselungsmaterial (52; 152; 404; 504) zwischen jeder Zuleitung (28; 40; 140; 440; 540) in der Matrix (26; 126; 450) aus Zuleitungen (28; 40; 140; 440; 540) angeordnet wird, wobei die Dichtoberfläche (70; 370) relativ zu dem Kapselungsmaterial (52; 152; 404; 504) exponiert ist.
  10. Elektronikbauelement (50; 320; 400; 500) nach einem der Ansprüche 6 bis 9, wobei die Basis (60), der Körper (64) und die Schulter (62) der zweiten Zuleitungskomponente (42; 342; 414; 514) mit dem Kapselungsmaterial (52; 152; 404; 504) bedeckt sind und die erste Zuleitungskomponente (40; 340; 440; 540) relativ zu dem Kapselungsmaterial (52; 152; 404; 504) exponiert ist.
  11. Elektronikbauelement (50; 320; 400; 500) nach einem der vorhergehenden Ansprüche, wobei der Träger (22; 322; 410; 510) eine zweite Hauptoberfläche (54) gegenüber der ersten Hauptoberfläche (38; 338; 411; 511) definiert, wobei die zweite Hauptoberfläche (54) relativ zu dem Kapselungsmaterial (52; 152; 404; 504) exponiert ist.
  12. Verfahren (200) zum Herstellen eines Elektronikbauelements (100; 320; 400; 500), umfassend: Bereitstellen eines Trägers (22; 322; 410; 510) und eines Chips (24; 124; 324; 412; 512) und einer Matrix (26; 126; 450) aus mit dem Träger (22; 322; 410; 510) verbundenen Kontaktelementen (42; 342; 414; 514); Bedecken des Trägers (22; 322; 410; 510) und des Chips (24; 124; 324; 412; 512) und mindestens eines Abschnitts jedes Kontaktelements (42; 342; 414; 514) in der Matrix (26; 126; 450) aus Kontaktelementen (42; 342; 414; 514) mit einem Kunststoff (52; 152; 404; 504); und Einsetzen einer Zuleitung (28; 40; 140; 440; 540) in das Kontaktelement (42; 342; 414; 514).
  13. Verfahren (200) nach Anspruch 12, wobei das Bereitstellen eines Trägers (22; 322; 410; 510) das Bereitstellen eines direkt kupfergebondeten Trägers (22; 322; 410; 510) umfasst, der eine erste Metallschicht (132), eine über der ersten Metallschicht (132) angeordnete Keramikschicht (130; 330) und eine über der Keramikschicht (130; 330) angeordnete zweite Metallschicht (134; 334) umfasst, wobei der Chip (24; 124; 324; 412; 512) an der zweiten Metallschicht (134; 334) angebracht ist.
  14. Verfahren (200) nach Anspruch 13, wobei der Chip (24; 124; 324; 412; 512) an die zweite Metallschicht (134; 334) diffusionsgelötet wird.
  15. Verfahren (200) nach einem der Ansprüche 12 bis 14, wobei das Bedecken des Trägers (22; 322; 410; 510) und des Chips (24; 124; 324; 412; 512) und mindestens eines Abschnitts jedes Kontaktelements (42; 342; 414; 514) in der Matrix (26; 126; 450) aus Kontaktelementen (42; 342; 414; 514) mit einem Kunststoff (52; 152; 404; 504) folgendes umfasst: Bereitstellen einer Form (202) mit einem ersten Formabschnitt (204) und einem zweiten Formabschnitt (206, die zusammen einen Formhohlraum (208; 210) definieren; Platzieren des Trägers (22; 322; 410; 510) in dem Formhohlraum (208; 210); Bedecken jedes Kontaktelements (42; 342; 414; 514) mit einer Folie (214); Abdichten des ersten Formabschnitt (204) gegenüber der Folie (214) und einem Schulterabschnitt (62) jedes Kontaktelements (42; 342; 414; 514); und Spritzpressen von Kunststoff (52; 152; 404; 504) in den Formhohlraum (208; 210) und um jedes Kontaktelement (42; 342; 414; 514) in der Matrix (26; 126; 450) aus Kontaktelementen (42; 342; 414; 514).
  16. Verfahren (200) nach Anspruch 15, wobei das Einsetzen einer Zuleitung (28; 40; 140; 440; 540) in das Kontaktelement (42; 342; 414; 514) folgendes umfasst: Ausbilden eines Lochs (66; 366; 430; 516) in dem Kontaktelement (42; 342; 414; 514); Ausformen von Kunststoff (52; 152; 404; 504) um das Kontaktelement (42; 342; 414; 514) und nicht im Loch (66; 366; 430; 516); und Einsetzen eines Endes der Zuleitung (28; 40; 140; 440; 540) in das Loch (66; 366; 430; 516) des Kontaktelements (42; 342; 414; 514).
  17. Verfahren (200) nach Anspruch 16, wobei das Ausbilden eines Lochs (66; 366; 430; 516) in dem Kontaktelement (42; 342; 414; 514) das Bohren eines Lochs (66; 366; 430; 516) in dem Kontaktelement (42; 342; 414; 514) umfasst.
  18. Verfahren (200) nach Anspruch 16, wobei das Ausbilden eines Lochs (66; 366; 430; 516) in dem Kontaktelement (42; 342; 414; 514) folgendes umfasst: Ausbilden eines Sacklochs (516) in einer Basis des Kontaktelements (42; 342; 414; 514), was eine Kappe (518) über einer Schulteroberfläche des Kontaktelements (42; 342; 414; 514) zurücklässt; Verbinden der Basis des Kontaktelements (42; 342; 414; 514) mit dem Träger (22; 322; 410; 510); und Durchätzen der Kappe (518) der Schulteroberfläche des Kontaktelements (42; 342; 414; 514), um das Loch (66; 366; 430; 516) in dem Kontaktelement (42; 342; 414; 514) zu definieren.
  19. Verfahren (200) nach einem der Ansprüche 12 bis 18, wobei das Einsetzen einer Zuleitung (28; 40; 140; 440; 540) in das Kontaktelement (42; 342; 414; 514) folgendes umfasst: Ausformen von Kunststoff (52; 152; 404; 504) über jedem gesamten Kontaktelement (42; 342; 414; 514); Bohren eines Lochs (66; 366; 430; 516) durch den Kunststoff (52; 152; 404; 504) und in das Kontaktelement (42; 342; 414; 514); und Einsetzen eines Endes der Zuleitung (28; 40; 140; 440; 540) in das Loch (66; 366; 430; 516) des Kontaktelements (42; 342; 414; 514).
  20. Verfahren (200) nach Anspruch 19, wobei das Ausformen von Kunststoff (52; 152; 404; 504) über jedem gesamten Kontaktelement (42; 342; 414; 514) folgendes umfasst: Bereitstellen einer Form (202) mit einem ersten Formabschnitt (204) und einem zweiten Formabschnitt (206), die zusammen einen Formhohlraum (208; 210) definieren; Platzieren des Trägers (22; 322; 410; 510) in dem Formhohlraum (208; 210); und Spritzpressen von Kunststoff (52; 152; 404; 504) in den Formhohlraum (208; 210) und über jedem Kontaktelement (42; 342; 414; 514) in der Matrix (26; 126; 450) aus Kontaktelementen (42; 342; 414; 514).
  21. Halbleiterbaustein (320; 400; 500), umfassend: einen Träger (22; 322; 410; 510), der eine erste Hauptoberfläche (38; 338; 411; 511) definiert, die zwischen gegenüberliegenden Kanten (34; 36) des Trägers (22; 322; 410; 510) verläuft; einen mit der ersten Hauptoberfläche (38; 338; 411; 511) verbundenen Chip (24; 124; 324; 412; 512); mehrere Zuleitungsbuchsen (42; 342; 414; 514), die im Wesentlichen normal zu der ersten Hauptoberfläche (38; 338; 411; 511) verbunden sind; Kapselungsmaterial (52; 152; 404; 504), das über dem Träger (22; 322; 410; 510) und dem Chip (24; 124; 324; 412; 512) und um mindestens einen Abschnitt jeder der Zuleitungsbuchsen (42; 342; 414; 514) angeordnet ist; und eine Zuleitung (28; 40; 140; 440; 540) in elektrischem Kontakt mit mindestens einer der Zuleitungsbuchsen (42; 342; 414; 514).
  22. Halbleiterbaustein (320; 400; 500) nach Anspruch 21, wobei jede der Zuleitungsbuchsen (42; 342; 414; 514) folgendes umfasst: eine mit der ersten Hauptoberfläche (38; 338; 411; 511) verbundene Basis (60); und eine von der Basis (60) beabstandete Schulter (62), wobei die Schulter (62) ein Loch (66; 366; 430; 516) und eine Dichtoberfläche (70; 370) definiert; wobei das Kapselungsmaterial (52; 152; 404; 504) um einen Umfang der Schulter (62) angeordnet ist.
  23. Halbleiterbaustein (320; 400; 500) nach Anspruch 22, wobei das Kapselungsmaterial (52; 152; 404; 504) über der Schulter (62) angeordnet ist und das Loch (66; 366; 430; 516) in dem Kapselungsmaterial (52; 152; 404; 504) und in der Schulter (62) ausgebildet ist.
  24. Halbleiterbaustein (320; 400; 500) nach einem der An sprüche 21 bis 23, wobei eine Dicke (T) des Kapselungsmaterials (52; 152; 404; 504) über dem Träger (22; 322; 410; 510) angeordnet ist und ein Durchmesser der Zuleitung (28; 40; 140; 440; 540) größer ist als die Dicke (T) des Kapselungsmaterials (52; 152; 404; 504).
  25. Halbleiterbaustein (320; 400; 500) nach einem der Ansprüche 21 bis 24, wobei ein Abstand zwischen jeder der Zuleitungsbuchsen (42; 342; 414; 514) konfiguriert ist, das Spannungskriechen zwischen benachbarten Zuleitungsbuchsen (42; 342; 414; 514) zu minimieren.
DE102008058835.0A 2007-12-10 2008-11-25 Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein Active DE102008058835B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/953,380 US7791177B2 (en) 2007-12-10 2007-12-10 Electronic device
US11/953,380 2007-12-10

Publications (2)

Publication Number Publication Date
DE102008058835A1 true DE102008058835A1 (de) 2009-06-25
DE102008058835B4 DE102008058835B4 (de) 2016-11-03

Family

ID=40690196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008058835.0A Active DE102008058835B4 (de) 2007-12-10 2008-11-25 Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein

Country Status (3)

Country Link
US (1) US7791177B2 (de)
CN (1) CN101459153B (de)
DE (1) DE102008058835B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207560A1 (de) * 2012-05-07 2013-11-07 Infineon Technologies Ag Verfahren zur herstellung und zum betrieb eines halbleitermoduls
DE102015115132A1 (de) 2015-09-09 2017-03-09 Infineon Technologies Ag Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur
DE102021134003A1 (de) 2021-12-21 2023-06-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181676A1 (en) * 2008-04-04 2012-07-19 GEM Service, Inc. Power semiconductor device packaging
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
DK177868B1 (en) * 2013-04-08 2014-10-20 Danfoss Silicon Power Gmbh Contact mechansim for electrical substrates
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
US10242969B2 (en) 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
EP3217774B1 (de) 2016-03-08 2018-06-13 ABB Schweiz AG Halbleitermodul
CN107564883A (zh) * 2017-09-27 2018-01-09 江苏长电科技股份有限公司 一种具有嵌入式pin针的dip封装结构及其工艺方法
US11037848B2 (en) * 2017-12-19 2021-06-15 Fuji Electric Co., Ltd. Semiconductor module and semiconductor module manufacturing method
US10304788B1 (en) * 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event
EP3859776A1 (de) * 2020-01-31 2021-08-04 Infineon Technologies AG Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements
US11404336B2 (en) 2020-06-29 2022-08-02 Infineon Technologies Austria Ag Power module with metal substrate
EP3933915B1 (de) * 2020-07-03 2023-05-10 Infineon Technologies Austria AG Halbleiterbauelementgehäuse mit einem stift in form einer bohrschraube
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
US11901273B2 (en) 2021-07-26 2024-02-13 Infineon Technologies Ag Power module with press-fit contacts

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0218796B1 (de) * 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Halbleiteranordnung mit Packung vom Steckerstifttyp
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPH04291952A (ja) * 1991-03-20 1992-10-16 Sony Corp 半導体装置
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
US6020636A (en) 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
US6508970B2 (en) * 1999-07-15 2003-01-21 Infineon Technologies North America Corp. Liquid transfer molding system for encapsulating semiconductor integrated circuits
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207560A1 (de) * 2012-05-07 2013-11-07 Infineon Technologies Ag Verfahren zur herstellung und zum betrieb eines halbleitermoduls
DE102012207560B4 (de) 2012-05-07 2019-03-14 Infineon Technologies Ag Verfahren zur herstellung und zum betrieb eines halbleitermoduls
DE102015115132A1 (de) 2015-09-09 2017-03-09 Infineon Technologies Ag Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur
DE102021134003A1 (de) 2021-12-21 2023-06-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Also Published As

Publication number Publication date
US20090146272A1 (en) 2009-06-11
CN101459153A (zh) 2009-06-17
US7791177B2 (en) 2010-09-07
DE102008058835B4 (de) 2016-11-03
CN101459153B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE102009055691B4 (de) Leistungshalbleitermodul
DE112009001315T5 (de) Vollbrückenmodul mit vier MOSFETs
EP2044627B1 (de) Elektronikanordnung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE102009006826A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE10147955A1 (de) Halbleitervorrichtung
DE112018007457B4 (de) Halbleitervorrichtung
DE10003671A1 (de) Halbleiter-Bauelement
DE19905055A1 (de) Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
DE102008061068A1 (de) Elektronikbauelement
DE102015116152A1 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative