DE102007031278B4 - Nichtflüchtige Speichervorrichtungen mit Dummy-Wortleitungen und damit verbundene Strukturen und Verfahren - Google Patents

Nichtflüchtige Speichervorrichtungen mit Dummy-Wortleitungen und damit verbundene Strukturen und Verfahren Download PDF

Info

Publication number
DE102007031278B4
DE102007031278B4 DE102007031278A DE102007031278A DE102007031278B4 DE 102007031278 B4 DE102007031278 B4 DE 102007031278B4 DE 102007031278 A DE102007031278 A DE 102007031278A DE 102007031278 A DE102007031278 A DE 102007031278A DE 102007031278 B4 DE102007031278 B4 DE 102007031278B4
Authority
DE
Germany
Prior art keywords
distance
patterns
word line
memory cell
gsl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007031278A
Other languages
German (de)
English (en)
Other versions
DE102007031278A1 (de
Inventor
Jong-Sun Sel
Jung-Dal Choi
Young-woo Park
Jin-Taek Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060065040A external-priority patent/KR100777348B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102007031278A1 publication Critical patent/DE102007031278A1/de
Application granted granted Critical
Publication of DE102007031278B4 publication Critical patent/DE102007031278B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
DE102007031278A 2006-07-11 2007-07-05 Nichtflüchtige Speichervorrichtungen mit Dummy-Wortleitungen und damit verbundene Strukturen und Verfahren Active DE102007031278B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060065040A KR100777348B1 (ko) 2006-07-11 2006-07-11 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
KR10-2006-0065040 2006-07-11
US11/729,169 2007-03-28
US11/729,169 US8045383B2 (en) 2006-07-11 2007-03-28 Non-volatile memory devices including dummy word lines and related structures and methods

Publications (2)

Publication Number Publication Date
DE102007031278A1 DE102007031278A1 (de) 2008-01-24
DE102007031278B4 true DE102007031278B4 (de) 2012-08-02

Family

ID=38830888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007031278A Active DE102007031278B4 (de) 2006-07-11 2007-07-05 Nichtflüchtige Speichervorrichtungen mit Dummy-Wortleitungen und damit verbundene Strukturen und Verfahren

Country Status (2)

Country Link
JP (1) JP2008022009A (https=)
DE (1) DE102007031278B4 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251189B2 (en) 2009-02-09 2022-02-15 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123158A1 (de) * 1990-07-13 1992-01-23 Toshiba Kawasaki Kk Verfahren zur herstellung eines leiterschichtarrays mit kontrollierten abstaenden zwischen den leiterschichten
US20040152262A1 (en) * 2003-02-05 2004-08-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems
US20060139997A1 (en) * 2004-12-27 2006-06-29 Hynix Semiconductor Inc. Flash memory device
US7079437B2 (en) * 2002-09-30 2006-07-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having configuration of NAND strings with dummy memory cells adjacent to select transistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808569B2 (ja) * 1996-11-14 2006-08-16 三星電子株式会社 不揮発性メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123158A1 (de) * 1990-07-13 1992-01-23 Toshiba Kawasaki Kk Verfahren zur herstellung eines leiterschichtarrays mit kontrollierten abstaenden zwischen den leiterschichten
US7079437B2 (en) * 2002-09-30 2006-07-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having configuration of NAND strings with dummy memory cells adjacent to select transistors
US20040152262A1 (en) * 2003-02-05 2004-08-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems
US20060139997A1 (en) * 2004-12-27 2006-06-29 Hynix Semiconductor Inc. Flash memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251189B2 (en) 2009-02-09 2022-02-15 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device
US11950412B2 (en) 2009-02-09 2024-04-02 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device

Also Published As

Publication number Publication date
JP2008022009A (ja) 2008-01-31
DE102007031278A1 (de) 2008-01-24

Similar Documents

Publication Publication Date Title
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE602004010859T2 (de) Verfahren zur Herstellung einer Widerstands-Kreuzpunkt-Speicheranordnung im Nanometerbereich und Vorrichtung
US8675409B2 (en) Non-volatile memory devices
DE112004001049B4 (de) Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE69231356T2 (de) Nichtflüchtige Speicherzelle und Anordnungsarchitektur
DE69631579T2 (de) Nichtflüchtige Halbleiteranordnung und Verfahren zur Herstellung
DE112016003568B4 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE10053962B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
WO2003096424A1 (de) Nicht-flüchtiger flash-halbleiterspeicher und herstellungsverfahren
DE102005045863A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
WO1998027594A1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE112018000825B4 (de) Flash-Speicheranordnung und Verfahren zu deren Herstellung
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
DE102007017963B4 (de) Speicherzellenstruktur, nicht-flüchtiges Speicherbauelement und System sowie Verfahren zum Herstellen und Betreiben derselben
DE10220922A1 (de) Flash-Speicherzelle und Herstellungsverfahren
DE19617646C2 (de) Speicherzellenanordnung und ein Verfahren zu deren Herstellung
EP1259964B1 (de) Nichtflüchtige nor-zweitransistor-halbleiterspeicherzelle sowie dazugehörige nor-halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE102007031278B4 (de) Nichtflüchtige Speichervorrichtungen mit Dummy-Wortleitungen und damit verbundene Strukturen und Verfahren
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE4327653C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbessertem Koppelverhältnis und Verfahren zur Herstellung einer solchen
DE69229288T2 (de) Verfahren zum Herstellen einer Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121103