-
HINTERGRUND
-
Die
vorliegende Erfindung betrifft eine Prüfschaltungsanordnung. Die vorliegende
Erfindung ist auf die Erkennung von Schreib/Lesefehlern in SRAM-Bauelementen
(Srandom access memories) anwendbar. Die vorliegende Erfindung betrifft
insbesondere Latch-Einheiten, die aus N-Transistoren und P-Transistoren
bestehen, z. B. NMOS- und PMOS-Transistoren
oder bipolaren NPN- und PNP-Transistoren.
-
Latch-Einheiten
werden in verschiedenen Schaltungsanordnungen benutzt. Beispielsweise umfaßt der Kern
einer SRAM-Zelle Latch-Einheiten zum Speichern der gewünschten
Informationen. Um die Funktionalität von Latch-Einheiten zu garantieren, ist die Durchführung von
zuverlässigen
Prüfungen,
die wirkungsvoll benutzt werden können, von wesentlicher Bedeutung.
-
KURZE BESCHREIBUNG
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, eine Prüfschaltungsanordnung
und ein Prüfverfahren
zum Prüfen
der Funktionalität
von Latch-Einheiten bereitzustellen.
-
Diese
Aufgabe wird durch die Prüfschaltungsanordnung
zum Prüfen
einer Latch-Einheit nach Anspruch 1 und das Verfahren zum Prüfen einer
Latch-Einheit nach Anspruch 10 erfüllt.
-
Weitere
bevorzugte Aspekte der vorliegenden Erfindung entsprechen den Unteransprüchen.
-
Die
erfindungsgemäße Prüfschaltungsanordnung
für eine
Latch-Einheit umfaßt
folgendes:
- a) Mittel zum Einstellen einer Spannungs-Potentialdifferenz
zwischen einer ersten Masseleitung und einer zweiten Masseleitung
und/oder zum Einstellen einer Spannungs-Potentialdifferenz zwischen
einer ersten Versorgungsspannungsleitung und einer zweiten Versorgungsspannungsleitung
der Latch-Einheit;
- b) Mittel zum Kombinieren logischer Ausgaben der mindestens
zwei Latch-Einheiten; und
- c) Mittel zum Bestimmen der Spannungs-Potentialdifferenz zwischen der ersten
Masseleitung und der zweiten Masseleitung und/oder der Spannungs-Potentialdifferenz
zwischen der ersten Versorgungsspannungsleitung und der zweiten
Versorgungsspannungsleitung in einem Zustand, wenn alle Latch-Einheiten
auf gleiche logische Ausgaben umgeschaltet haben.
-
Nach
einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren
zum Prüfen
einer Latch-Einheit entworfen. Das Prüfverfahren umfaßt folgende
Schritte:
- a1) Einstellen einer Spannungs-Potentialdifferenz zwischen
der ersten Masseleitung und der zweiten Masseleitung; und/oder
- a2) Einstellen einer Spannungs-Potentialdifferenz zwischen der
ersten Versorgungsspannungsleitung und der zweiten Versorgungsspannungsleitung;
- b) Kombinieren der logischen Ausgaben der mindestens zwei Latch-Einheiten;
und
- c) Bestimmen der Spannungs-Potentialdifferenz zwischen der ersten
Masseleitung und der zweiten Mas seleitung und/oder der Spannungs-Potentialdifferenz
zwischen der ersten Versorgungsspannungsleitung und der zweiten
Versorgungsspannungsleitung in einem Zustand, wenn alle Latch-Einheiten
auf gleiche logische Ausgaben umgeschaltet haben.
-
ZEICHNUNGEN
-
Ausführungsformen
der vorliegenden Erfindung sind in den Zeichnungen dargestellt und
werden ausführlich
in der nachfolgenden Beschreibung aufgeführt.
-
In
den Zeichnungen ist:
-
1(a) ein Schaltbild einer Latch-Einheit mit
einem Massepotentialerzeugungsmittel zum Bereitstellen einer Spannungs-Potentialdifferenz
zwischen ersten und zweiten Masseleitungen nach einer ersten Ausführungsform
der vorliegenden Erfindung;
-
1(b) ein Schaltbild einer Latch-Einheit mit
einem Versorgungsspannungserzeugungsmittel zum Einstellen einer
Spannungs-Potentialdifferenz zwischen einer ersten Versorgungsspannungsleitung und
einer zweiten Versorgungsspannungsleitung nach einer weiteren bevorzugten
Ausführungsform der
vorliegenden Erfindung;
-
2 ein
Blockschaltbild eines Zellenfeldes zum Prüfen einer großen Anzahl
von Latch-Einheiten in einer Prüfschaltungsanordnung
nach einer bevorzugten Ausführungsform
der vorliegenden Erfindung; und
-
3 ein
Flußdiagramm
eines Verfahrens zum Prüfen
von Transistoranpassung unter Verwendung von in 1(a) und/oder 1(b) gezeigten Latch-Einheiten nach einer
bevorzugten Ausführungsform
der vorliegenden Erfindung.
-
In
den Figuren bezeichnen gleiche Bezugsziffern die gleichen oder ähnliche
Teile oder Schritte.
-
BESCHREIBUNG
-
Eine
typische Latch-Einheit besteht aus mindestens zwei Transistorpaaren,
d. h. einem ersten Paar von N-Transistoren
mit einem ersten N-Transistor und einem zweiten N-Transistor und
einem zweiten Paar von P-Transistoren
mit einem ersten P-Transistor und einem zweiten P-Transistor.
-
Es
wird ein erster Inverter durch Verbinden der Gate-Elektroden des ersten
N-Transistors und des ersten P-Transistors
und durch Verbinden des ersten N-Transistors
und des ersten P-Transistors in Reihe zwischen einer Versorgungsspannungsleitung und
einer Masseleitung (Erde) gebildet.
-
Es
wird ein zweiter Inverter durch Verbinden der Gate-Elektroden des zweiten
N-Transistors und des zweiten P-Transistors
und durch Verbinden des zweiten N-Transistors und des zweiten P-Transistors in
Reihe zwischen der Versorgungsspannungsleitung und der Masseleitung
gebildet.
-
Zum
Bilden einer Latch-Schaltung, d. h. einer sogenannten Flipflop-Schaltungsanordnung,
wird der Verbindungspunkt zwischen dem ersten N-Transistor und dem
ersten P-Transistor mit den Gate-Elektroden des zweiten N-Transistors und des
zweiten P-Transistors verbunden, deren Gate-Elektroden verbunden
sind. Weiterhin wird der Verbindungspunkt zwischen dem zweiten N-Transistor
und dem zweiten P-Transistor mit den Gate-Elektroden des ersten
N-Transistors und des ersten 2-Transistors verbunden, die auch miteinander
verbunden sind. So wird eine Flipflop-Anordnung symmetrisch ausgebildet.
-
Nach
Einschalten der Versorgungsspannung, d. h. durch Anlegen einer Spannungs-Potentialdifferenz
zwischen der Versorgungsspannungsleitung und der Masseleitung ist
jedoch ein logischer Ausgangszustand der Latch-Einheit nicht definiert,
d. h. der logische Ausgangszustand der Latch-Einheit kann eine logische „1" oder logische „0" sein. Der Zustand
nach Einschalten der Latch-Einheit ist von zufallsmäßigen Asymmetrien
im internen Schaltungsaufbau abhängig.
Die Hauptursache solcher Asymmetrien ist eine Fehlanpassung in einem
Transistorpaar. Solche Transistorpaare sind in der Latch-Einheit
ein erstes Paar von N-Transistoren mit einem ersten N-Transistor und einem
zweiten N-Transistor und ein zweites Paar von 2-Transistoren mit
einem ersten P-Transistor
und einem zweiten 2-Transistor.
-
Wenn
eine derartige Fehlanpassung zu groß ist, treten in derartigen
Schaltungen Schreib/Lesefehler auf. Es gibt technologische Gründe, die
dafür verantwortlich
sind, daß sich
die Anpassung bei Verringerung der Schaltungsgröße (Transistorgröße) verschlechtert.
-
Zur
Verbesserung eines technologischen Verfahrens ist es wichtig, die
Größe der Transistorfehlanpassung
im Voraus zu wissen. Um einen statistischen Wert zu erhalten, sollte
die Anzahl geprüfter Transistoren
(Transistorpaare) so groß wie
möglich sein.
-
Zur Überprüfung von
Transistoranpassung sind Funktionalitätsprüfungen und Parametermeßverfahren
vorgeschlagen worden. Funktionalitätsprüfungen von SRAM-Einheiten,
die Latch-Einheiten enthalten, bieten jedoch nachteiligerweise keine Schlußfolgerung
bezüglich
Fehlerquellen und -mechanismen. Weiterhin kann die Messung elekt rischer Parameter
einzelner Transistoren in einer SRAM-Umgebung keine statistische Basis für charakteristische
Parameter von Latch-Einheiten bereitstellen.
-
Ein
Vorteil der vorliegenden Erfindung ist die Möglichkeit einer statistischen
Messung zur Erkennung von Transistoranpassung von Transistorpaaren in
Latch-Einheiten.
Eine solche statistische Messung kann durch paralleles Prüfen einer
großen
Anzahl von Latch-Einheiten
erhalten werden. Es werden logische Ausgangszustände der Latch-Einheiten erkannt
und durch ein Kombinationsmittel wie beispielsweise ein NOR-Gatter
kombiniert.
-
Zum
Erkennen einer Transistorfehlanpassung sind die Versorgungsspannungsleitungen und/oder
die Masseleitungen von Latch-Einheiten so abgeändert worden, daß ein Versorgungsspannungspotential
und/oder ein Massepotential eines ersten Inverters und eines zweiten
Inverters, die eine Latch-Einheit bilden, unabhängig geändert werden können.
-
Dahingehend
wird ein Massepotentialerzeugungsmittel zum Einstellen einer Spannungs-Potentialdifferenz
zwischen einer ersten Masseleitung und einer zweiten Masseleitung
bereitgestellt. Zusätzlich oder
als Alternative wird ein Versorgungsspannungserzeugungsmittel zum
Einstellen einer Spannungs-Potentialdifferenz zwischen einer ersten
Versorgungsspannungsleitung und einer zweiten Versorgungsspannungsleitung
bereitgestellt.
-
Als
Anpassungsprüfstruktur
wird vorzugsweise der Kern einer SRAM-Zelle mit einer aus zwei Invertern
bestehenden Flipflop-Schaltungsanordnung benutzt.
-
Eine
bevorzugte Ausführungsform
der erfindungsgemäßen Latch-Einheit
umfaßt
ein erstes Paar N-Transistoren mit einem ersten N-Transistor und
einem zweiten N- Transistor
und ein zweites Paar P-Transistoren mit einem ersten P-Transistor
und einem zweiten P-Transistor. Der erste N-Transistor und der erste
P-Transistor sind in Reihe zwischen eine Versorgungsspannungsleitung
und eine erste Masseleitung geschaltet. Die Gate-Elektroden des
ersten N-Transistors und des ersten P-Transistors sind miteinander
verbunden.
-
Der
erste N-Transistor und der zweite P-Transistor sind in Reihe zwischen
die Versorgungsspannungsleitung und eine zweite Masseleitung geschaltet,
die sich von der ersten Masseleitung unterscheidet und von der ersten
Masseleitung elektrisch getrennt ist. Die Gate-Elektroden des zweiten N-Transistors
und des zweiten P-Transistors
sind miteinander verbunden.
-
Ein
Verbindungspunkt zwischen dem ersten N-Transistor und dem ersten
P-Transistor ist mit den Gate-Elektroden des zweiten N-Transistors
und des zweiten P-Transistors verbunden, wobei ein Verbindungspunkt
zwischen dem zweiten N-Transistor und dem zweiten P-Transistor mit
den Gate-Elektroden des ersten N-Transistors und des ersten P-Transistors
verbunden ist.
-
Vorteilhafterweise
umfaßt
die Latch-Einheit erste und zweite Ausgangstreiber zum Ansteuern erster
und zweiter Ausgangsleitungen.
-
Nach
einer weiteren bevorzugten Ausführungsform
der vorliegenden Erfindung umfaßt
die Latch-Einheit ein erstes Paar N-Transistoren mit einem ersten
N-Transistor und
einem zweiten N-Transistor und ein zweites Paar P-Transistoren mit
einem ersten P-Transistor und einem zweiten P-Transistor.
-
Der
erste N-Transistor und der erste P-Transistor, deren Gate-Elektroden
verbunden sind, sind in Reihe zwischen eine erste Versorgungsspannungsleitung
und eine Masseleitung geschaltet, wobei der zweite N-Transistor
und der zweite P-Transistor, deren Gate-Elektroden verbunden sind,
in Reihe zwischen eine zweite Versorgungsspannungsleitung und die
Masseleitung geschaltet sind.
-
Der
Verbindungspunkt zwischen dem ersten N-Transistor und dem ersten
P-Transistor ist mit den Gate-Elektroden des zweiten N-Transistors
und des zweiten P-Transistors verbunden, wobei der Verbindungspunkt
zwischen dem zweiten N-Transistor und dem zweiten P-Transistor mit
den Gate-Elektroden des ersten N-Transistors und des ersten P-Transistors
verbunden ist.
-
Nach
der zweiten bevorzugten Ausführungsform
der vorliegenden Erfindung ist ein Versorgungsspannungserzeugungsmittel
zum Einstellen einer Spannungs-Potentialdifferenz
zwischen der ersten Versorgungsspannungsleitung und der zweiten
Versorgungsspannungsleitung bereitgestellt. Es ist ein Vorteil,
daß die
Latch-Einheit erste
und zweite Ausgangstreiber zum Ansteuern erster und zweiter Ausgangsleitungen
umfaßt.
-
Nach
einer noch weiteren bevorzugten Ausführungsform der vorliegenden
Erfindung umfaßt
die Latch-Einheit ein erstes Paar N-Transistoren mit einem ersten
N-Transistor und
einem zweiten N-Transistor und ein zweites Paar P-Transistoren mit
einem ersten P-Transistor und einem zweiten P-Transistor. Der erste
N-Transistor und der erste P-Transistor, deren Gate-Elektroden miteinander
verbunden sind, sind in Reihe zwischen eine erste Versorgungsspannungsleitung
und eine erste Masseleitung geschaltet, wobei der zweite N-Transistor
und der zweite P-Transistor, deren Gate-Elektroden miteinander verbunden sind,
in Reihe zwischen eine zweite Versorgungsspannungsleitung und eine
zweite Masseleitung geschaltet sind.
-
Der
Verbindungspunkt zwischen dem ersten N-Transistor und ersten P-Transistor
ist mit den Gate-Elektroden des zweiten N-Transistors und des zweiten
P-Transistors verbunden und der Verbindungspunkt zwischen dem zweiten
N-Transistor und dem zweiten P-Transistor ist mit den Gate-Elektroden
des ersten N-Transistors und des ersten P-Transistors verbunden.
-
Nach
dieser Ausführungsform
der vorliegenden Erfindung ist ein Massepotentialerzeugungsmittel
zum Einstellen einer Spannungs-Potentialdifferenz zwischen der ersten
Masseleitung und der zweiten Masseleitung bereitgestellt und ein
Versorgungsspannungserzeugungsmittel zum Einstellen einer Spannungs-Potentialdifferenz
zwischen der ersten Versorgungsspannungsleitung und der zweiten
Versorgungsspannungsleitung bereitgestellt. Es ist ein Vorteil,
daß die
Latch-Einheit erste und zweite Ausgangstreiber zum Ansteuern erster
und zweiter Ausgangsleitungen umfaßt.
-
1(a) ist ein Schaltbild einer Latch-Einheit,
die nach einer bevorzugten Ausführungsform der
vorliegenden Erfindung konstruiert ist. Die Latch-Einheit besitzt
einen Latch-Kern 107, der aus vier MOS-Transistoren besteht,
d. h. einem ersten Paar N-Transistoren mit einem ersten N-Transistor 301 und
einem zweiten N-Transistor 302,
und einem zweiten Paar P-Transistoren mit einem ersten P-Transistor 401 und
einem zweiten P-Transistor 402.
Der erste N-Transistor 301 und der erste P-Transistor 401 sind
in Reihe zwischen eine Versorgungsspannungsleitung 500 und
eine erste Masseleitung 601 geschaltet. Die Gate-Elektroden
G des ersten N-Transistors 301 und des ersten P-Transistors 401 sind
miteinander verbunden.
-
Der
erste N-Transistor 301 und der erste P-Transistor 401 sind mit ihren
Drain-Elektroden D verbunden, wobei die Source-Elektroden S mit
der Versorgungsspannungsleitung 500 bzw. der ersten Masselei tung 601 verbunden
sind.
-
Der
erste N-Transistor 301 und der erste 2-Transistor 401 bilden einen
ersten Inverter, d. h. einen Inverter A. Ein zweiter Inverter, d.
h. ein Inverter B, wird durch den zweiten N-Transistor und den zweiten
P-Transistor gebildet,
deren Gate-Elektroden G miteinander verbunden sind. Der zweite N-Transistor 302 und
der zweite P-Transistor 402 sind in Reihe zwischen die
Versorgungsspannungsleitung 500 und eine zweite Masseleitung 602 geschaltet.
-
Ein
Verbindungspunkt 403 zwischen dem ersten N-Transistor 301 und
dem ersten P-Transistor 401 ist mit den Gate-Elektroden
G des zweiten N-Transistors 302 und des zweiten P-Transistors 402 verbunden.
Weiterhin ist ein Verbindungspunkt 404 zwischen dem zweiten
N-Transistor 302 und
dem zweiten P-Transistor 402 mit den Gate-Elektroden G des
ersten N-Transistors 301 und des ersten P-Transistors 401 verbunden.
-
Der
Verbindungspunkt 403 ist mit der Gate-Elektrode G eines
ersten Ausgangstreibers 105 verbunden, der die Ausgabe
einer ersten Ausgangsleitung 701 treibt, wobei der Verbindungspunkt 403 mit
der Gate-Elektrode G eines zweiten Ausgangstreibers 106 verbunden
ist, der die Ausgabe einer zweiten Ausgangsleitung 702 (outA
bzw. outB) treibt.
-
Die
in 1(a) gezeigte Latch-Einheit 101 umfaßt ein Massepotentialerzeugungsmittel 603,
das zur Bereitstellung unterschiedlicher Massepotentiale (gndA,
gndB für
den Inverter A bzw. Inverter B) in der Lage ist.
-
Die
Einstellung der Spannungs-Potentialdifferenz zwischen der ersten
Masseleitung 601 und der zweiten Masseleitung 602 wird
untenstehend anhand der 3 beschrieben.
-
1(b) zeigt eine weitere Latch-Einheit 101 nach
einer weiteren bevorzugten Ausführungsform der
vorliegenden Erfindung. Im Gegensatz zu der in 1(a) gezeigten
Schaltungsanordnung weist die in 1(b) gezeigte
Latch-Einheit einen ersten N-Transistor und einen ersten P-Transistor
auf, deren Gate-Elektroden G verbunden sind, und die in Reihe über einen
Verbindungspunkt 403 zwischen eine erste Versorgungsspannungsleitung 501 und
eine Masseleitung 600 geschaltet sind. Anderseits sind
der zweite N-Transistor 302 und der zweite P-Transistor 402,
deren Gate-Elektroden G verbunden sind, in Reihe über einen
Verbindungspunkt 404 zwischen eine zweite Versorgungsspannungsleitung 502 und die
Masseleitung 600 geschaltet.
-
Der
Verbindungspunkt 403 zwischen dem ersten N-Transistor 301 und
dem ersten P-Transistor 401 ist mit den Gate-Elektroden
G des zweiten N-Transistors 302 und des zweiten P-Transistors 402 verbunden.
Der Verbindungspunkt 404 zwischen dem zweiten N-Transistor 302 und
dem zweiten P-Transistor 402 ist mit den Gate-Elektroden G des ersten
N-Transistors 301 und des ersten P-Transistors 401 verbunden.
-
Es
ist ein Versorgungsspannungserzeugungsmittel 503 zum Einstellen
einer Spannungs-Potentialdifferenz zwischen der ersten Versorgungsspannungsleitung 501 und
der zweiten Versorgungsspannungsleitung 502 bereitgestellt.
In diesem Fall kann das Potential der Masseleitung 600 (gnd)
nicht verändert
werden.
-
Bei
Anlegen von Versorgungsspannung und Massepotential nehmen die in 1(a) und 1(b) gezeigten
Latch-Einheiten 101 einen
gewissen logischen Zustand ein. Wenn perfekte Transistoranpassung
realisiert ist und eine große
Anzahl Latch-Einheiten 101 ohne irgendeine Spannungs-Potentialdifferenz
zwischen der ersten Ver sorgungsspannungsleitung 501 und
der zweiten Versorgungsspannungsleitung 502 einerseits
und der ersten Masseleitung 601 und der zweiten Masseleitung 602 andererseits mit
der Versorgungsspannungsleitung 500, 501, 502 und
den Masseleitungen 600, 601, 602 verbunden sind,
befinden sich 50% der Latch-Einheiten 101 in einem eingeschalteten
Zustand, während
die anderen 50% der Latch-Einheiten sich in einem ausgeschalteten
Zustand befinden.
-
Im
vorliegenden Beispiel ist der eingeschaltete Zustand durch einen
logischen Wert „1" der ersten Ausgangsleitung 701 angezeigt,
d. h. die Ausgabe outA = 1, wobei die logische Ausgabe auf der zweiten
Ausgangsleitung 702 „0" beträgt, d. h.
outB = 0. Hiernach wird dieser Zustand als eingeschalteter Zustand
bezeichnet.
-
Zum
parallelen Prüfen
einer großen
Anzahl von Latch-Einheiten 101 werden
die logischen Zustände
auf den Ausgangsleitungen, d. h. auf der ersten Ausgangsleitung 701 oder
auf der zweiten Ausgangsleitung 702 so durch eine NOR-Funktion
kombiniert, daß die
sich ergebenden Ausgaben entweder (outA = 0 und outB = 1) oder (outA
= 1 und outB = 0) betragen, wenn alle Latch-Einheiten (Zellen, siehe 2 unten)
den gleichen logischen Zustand aufweisen. Mit Verwendung des Massepotentialerzeugungsmittels 603 nach 1(a) und/oder des Versorgungsspannungserzeugungsmittels 503 nach 1(b) ist es möglich, die parallel geschalteten Latch-Einheiten
zum Umschalten in einen gewissen logischen Zustand zu zwingen, der
für alle
parallel geschalteten Latch-Einheiten 101 der gleiche ist.
-
2 ist
ein Blockschaltbild einer Prüfschaltungsanordnung
zum Prüfen
einer großen
Anzahl von Latch-Einheiten 101aa–101nm.
Die Latch-Einheiten 101aa–101nm sind in einer
Anzahl von m Reihen und n Spalten angeordnet. In der in 2 gezeigten
Ausführungsform
der Prüfschaltungsanordnung
ist ein Massepotentialerzeugungsmittel 603 bereitgestellt,
um eine Spannungs-Potentialdifferenz zwischen
der ersten Masseleitung 601 und der zweiten Masseleitung 602 einstellen
zu können.
-
Es
ist zu bemerken, daß diese
Masseleitungsanordnung dem in 1(a) gezeigten
Schaltungsaufbau entspricht, während
auch die Schaltungsanordnungen der 1(b) benutzt
und ein Versorgungsspannungserzeugungsmittel zum Bereitstellen einer
Spannungs-Potentialdifferenz zwischen der ersten Versorgungsspannungsleitung 501 und
der zweiten Versorgungsspannungsleitung 502 bereitgestellt
werden kann (siehe 1(b)).
-
Es
ist weiterhin möglich,
durch Verwenden des Massepotentialerzeugungsmittels 603 eine Spannungs-Potentialdifferenz
zwischen der ersten Masseleitung 601 und der zweiten Masseleitung 602 wie
auch durch Verwenden des Versorgungspotentialerzeugungsmittels 503 eine
Spannungs-Potentialdifferenz zwischen der ersten Versorgungsspannungsleitung 501 und
der zweiten Versorgungsspannungsleitung 502 bereitzustellen.
-
Der
Einfachheit der Erläuterung
halber zeigt die 2 nur die Anwendung einer Spannungs-Potentialdifferenz
zwischen der ersten Masseleitung 601 und der zweiten Masseleitung 602.
Das Verfahren zum Bestimmen eines Grades an Transistorfehlanpassung
gemäß dem erfindungsgemäßen Prüfverfahren
wird hiernach unter Bezugnahme auf 3 beschrieben.
-
Nach
der Darstellung in 2 sind Reihen 1 bis m der Zellen
1 bis n parallel geschaltet, wobei die Ausgangsleitungen, d. h.
die erste Ausgangsleitung 781 und die zweite Ausgangsleitung 702, über NOR-Verbindungen
miteinander verbunden sind. Durch Verändern einer Spannungs-Potentialdifferenz zwischen
der ersten Masseleitung 601 und der zweiten Masseleitung 602 unter
Verwen dung des Massepotentialerzeugungsmittels 603 kann
der Ausgangszustand einzelner Latch-Einheiten 101aa–101nm geändert werden.
Dadurch wird die Versorgungsspannung zeitweilig ausgeschaltet, so
daß eine Änderung der
Spannungs-Potentialdifferenz zwischen der ersten Masseleitung 601 und
der zweiten Masseleitung 602 nach Wiedereinschalten der
Versorgungsspannung zu einer Änderung
des Zustandes der Zellen führt.
Bei einer gewissen Spannungs-Potentialdifferenz zwischen der ersten
Masseleitung 601 und der zweiten Masseleitung 602 befinden
sich alle Latch-Einheiten 101aa–101nm in einem definierten und
gleichen logischen Zustand.
-
Die
angelegte Spannungs-Potentialdifferenz zwischen der ersten Masseleitung 601 und
der zweiten Masseleitung 602 ist ein Maß des höchsten Grades an Transistorfehlanpassung
einer Latch-Einheit 101. Auf diese Weise ist es möglich, eine
große
Anzahl von Latch-Einheiten 101 (typischerweise
von der Größenordnung
von 1000) zu prüfen
und ein Maß einer
Transistorfehlanpassung eines technologischen Verfahrens zu erhalten.
-
Da
die Spannungs-Potentialdifferenz zwischen der ersten Masseleitung 601 und
der zweiten Masseleitung 602 in zwei Richtungen geändert werden
kann, d. h. gnd > gndB
und gnd < gndB,
sind die Ausgangsleitungen des in 2 gezeigten
Zellenfeldes mit einem weiteren NOR-Gate verbunden, das aus der ersten Logikausgangszustandserkennungsvorrichtung 201 und
der zweiten Logikausgangszustandserkennungsvorrichtung 202 besteht,
die jeweils aus Transistoren bestehen. Es sind Widerstände 102, 103 und 104 zwischen
der Versorgungsspannungsleitung 500 und den Gate-Elektroden
G (Widerstand 103 und Widerstand 104) und den Drain-Elektroden
D (Widerstand 102) der ersten und zweiten Logikausgangszustandserkennungsvorrichtungen 201 bzw. 202 vorgesehen.
-
Die
Source-Elektroden S der ersten und zweiten Logik ausgangszustandserkennungsvorrichtungen 201, 202 sind
mit der ersten Masseleitung 601, d. h. gndA, verbunden.
-
Das
Prüfungsergebnis
wird über
eine Hauptausgangseinheit 203 ausgegeben. Von der aus der ersten
Logikausgangszustandserkennungsvorrichtung 201 und der
zweiten Logikausgangszustandserkennungsvorrichtung 202 bestehenden
NOR-Gatevorrichtung wird eine logische Ausgabe „0" an der Hauptausgangseinheit 203 nur
dann bereitgestellt, wenn sich alle Zellen, d. h. alle Latch-Einheiten 100aa–100nm im
gleichen logischen Zustand befinden, d. h. „0" oder „1". Auf diese Weise ist die Spannungs-Potentialdifferenz
zwischen der ersten Masseleitung 601 und der zweiten Masseleitung 602 ein Maß für Transistorfehlanpassung
im schlimmsten Fall.
-
3 ist
ein Flußdiagramm
des Prüfverfahrens
zum Prüfen
von Transistoranpassung gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung.
-
Es
ist zu bemerken, daß zum
Erhalten eines Maßes
für Transistorfehlanpassung
die gesamte Schaltungsanordung (Prüfschaltungsanordnung nach 2)
ein- und ausgeschaltet wird, während der
Zustand der Latch-Einheiten im eingeschalteten Zustand geprüft wird.
-
Im
Schritt S1 wird eine Spannung Ustep auf einen Anfangswert Ustep0
eingestellt. Die Operation gemäß dem erfindungsgemäßen Prüfverfahren schreitet
zum Schritt S2 fort, wo die Offsetspannung zwischen der ersten Masseleitung 601 und
der zweiten Masseleitung 602 (siehe 1(a) und 2) oder
zwischen der ersten Spannungsversorgungsleitung 501 und
der zweiten Spannungsversorgungsleitung 502 (siehe 1(b), Zellenfeld mit Latch-Einheiten nicht
gezeigt) auf 0V eingestellt wird.
-
Die
Operation schreitet zum Schritt S3 fort, wo die Versorgungsspannung
Vcc an der Versorgungsspannungsleitung 500 ausgeschaltet
wird. Im nachfolgenden Schritt S4 wird die Offset-Spannung Uoffs
um einen im oben erläuterten
Schritt S1 definierten Spannungsschritt Ustep erhöht wird.
-
Die
Operation schreitet zum Schritt S5 fort, wo die Versorgungsspannung
an der Versorgungsspannungsleitung 500 eingeschaltet wird
(Vcc:Einschalten). Im nachfolgenden Schritt S6 wird die Ausgangsspannung
an der Hauptausgangseinheit 103 (siehe 2)
gemessen.
-
In
einem nachfolgenden Schritt S7 wird bestimmt, ob die Ausgangsspannung
UA an der Hauptausgangseinheit 203 größer Vcc/2
ist oder nicht. Wenn die Ausgangsspannung UA größer Vcc/2
ist („ja” im Schritt
7), schreitet die Operation zum Schritt S3 fort, wo die Versorgungsspannung
Vcc wieder ausgeschaltet wird. Dann werden Schritte S4, S5 und S6
wiederholt, d. h. die Offset-Spannung Uoffs wird um die Schrittspannung
Ustepu erhöht.
Wenn alle Latch-Einheiten 101 auf den gleichen logischen
Zustand umgeschaltet sind, ist die Ausgangsspannung UA an
der Hauptausgangseinheit 203 eine logische „0", d. h. UA < Vcc/2,
d. h. „nein" im Schritt S7.
-
Nun
wird die Offset-Spannung Uoffs für
die Transistoranpassung des schlimmsten Falls erhalten und die Operation
schreitet zum Endschritt S8 fort, wo die gegenwärtige Offset-Spannung Uoffs
ausgegeben und die Operation beendet wird. Es ist zu bemerken, daß das Verfahren
nach 2 für
beide Polaritäten
von Uoffs ausgeführt
wird, d. h. für
die Situation, wo das Spannungspotential der ersten Masseleitung 601 höher als
das Spannungspotential der zweiten Masseleitung 602 ist
und für
die Situation, wo das Spannungspotential der zweiten Masseleitung 602 höher als
das Potential der ersten Masseleitung 601 ist.
-
So
wird als Maß für die Transistorfehlanpassung
der Betrag der größeren Spannungs-Potentialdifferenz
genommen.
-
- 101a–101n
- Latch-Einheit
- 102,
103, 104
- Widerstand
- 105
- Erster
Ausgangstreiber
- 106
- Zweiter
Ausgangstreiber
- 107
- Latch-Kern
- 201
- Erste
Logikausgangszustandserkennungsvorrichtung
- 202
- Zweite
Logikausgangszustandserkennungsvorrichtung
- 203
- Hauptausgangseinheit
- 301
- Erster
N-Transistor
- 302
- Zweiter
N-Transistor
- 401
- Erster
P-Transistor
- 402
- Zweiter
P-Transistor
- 403,
404
- Verbindungspunkt
- 500
- Versorgungsspannungsleitung
- 501
- Erste
Versorgungsspannungsleitung
- 502
- Zweite
Versorgungsspannungsleitung
- 503
- Versorgungsspannungserzeugungsmittel
- 600
- Masseleitung
- 601
- Erste
Masseleitung
- 602
- Zweite
Masseleitung
- 603
- Massepotentialerzeugungsmittel
- 701
- Erste
Ausgangsleitung
- 702
- Zweite
Ausgangsleitung