DE102006062048A1

DE102006062048A1 - Leseschaltung für resistiven Speicher

Info

Publication number: DE102006062048A1
Application number: DE102006062048A
Authority: DE
Inventors: Heinz Hoenigschmid; Thomas Nirschl
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-01-05
Filing date: 2006-12-29
Publication date: 2007-07-19
Anticipated expiration: 2026-12-30
Also published as: DE102006062048B4; US20070153569A1; US7499344B2

Abstract

Ein Speicher enthält eine resistive Speicherzelle und eine Schaltung, die dafür konfiguriert ist, auf der Basis eines Vergleichs einer Spannung an der Speicherzelle mit einer Schwellenspannung ein Ausgangssignal zu liefern, das einen Zustand der Speicherzelle angibt.

Description

Allgemeiner Stand der Technik
Eine Art von nichtflüchtigem Speicher ist resistiver Speicher. Resistiver Speicher verwendet den Widerstandswert eines Speicherelements zum Speichern eines oder mehrerer Datenbit. Zum Beispiel kann ein Speicherelement, das dafür programmiert ist, einen hohen Widerstandswert aufzuweisen, einen Datenbitwert von logisch 1 repräsentieren und ein Speicherelement, das dafür programmiert ist, einen niedrigen Widerstandswert aufzuweisen, kann einen Datenbitwert von logisch 0 repräsentieren. Der Widerstandswert des Speicherelements wird elektrisch durch Anlegen eines Spannungsimpulses oder eines Stromimpulses an das Speicherelement gewechselt. Eine Art von resistivem Speicher ist Phasenänderungsspeicher. Phasenänderungsspeicher verwendet ein Phasenänderungsmaterial für das resistive Speicherelement.

Phasenänderungsspeicher basieren auf Phasenänderungsmaterialien, die mindestens zwei verschiedene Zustände aufweisen. Phasenänderungsmaterial kann in Speicherzellen zum Speichern von Datenbit verwendet werden. Die Zustände von Phasenänderungsmaterial können als amorphe und kristalline Zustände bezeichnet werden. Die Zustände können unterschieden werden, weil der amorphe Zustand im allgemeinen höheren spezifischen Widerstand als der kristalline Zustand aufweist. Im allgemeinen umfaßt der amorphe Zustand eine weniger geordnete atomische Struktur, während der kristalline Zustand ein geordneteres Gitter umfaßt. Bestimmte Phasenänderungsmaterialien weisen mehr als einen kristallinen Zustand auf, z. B. einen kubisch-flächenzentrierten (FCC-)Zustand und einen hexagonalen Zustand der dichtesten Packung (HCP). Diese beiden kristallinen Zustände weisen verschiedene spezifische Widerstände auf und können zum Speichern von Datenbit verwendet werden.

Phasenänderung in den Phasenänderungsmaterialien können umkehrbar hervorgerufen werden. Auf diese Weise kann der Speicher als Reaktion auf Temperaturänderung von dem amorphen Zustand zu dem kristallinen Zustand und von dem kristallinen Zustand zu dem amorphen Zustand wechseln. Die Temperaturänderungen des Phasenänderungsmaterials können auf vielfältige Weise erzielt werden. Zum Beispiel kann man einen Laser auf das Phasenänderungsmaterial richten, Strom durch das Phasenänderungsmaterial leiten oder man kann Strom durch ein Widerstandsheizelement neben dem Phasenänderungsmaterial leiten. Bei allen diesen Verfahren verursacht steuerbares Erhitzen des Phasenänderungsmaterials eine steuerbare Phasenänderung in dem Phasenänderungsmaterial.

Ein Phasenänderungsspeicher mit einer Speichermatrix mit mehreren Speicherzellen, die aus Phasenänderungsmaterial bestehen, kann dafür programmiert werden, Daten durch Benutzung der Speicherzustände des Phasenänderungsmaterials zu speichern. Ein Verfahren zum Lesen und Schreiben von Daten in einem solchen Phasenänderungsspeicherbaustein ist das Steuern eines Strom- und/oder eines Spannungsimpulses, der an das Phasenänderungsmaterial angelegt wird. Der Betrag des Stroms und/oder der Spannung entspricht im allgemeinen der in dem Phasenänderungsmaterial in jeder Speicherzelle hervorgerufenen Temperatur.

Um Phasenänderungsspeicher höherer Dichte zu erzielen, kann eine Phasenänderungsspeicherzelle mehrere Datenbit speichern. Mehrbit-Speicherung in einer Phasenänderungsspeicherzelle kann erzielt werden, indem man das Phasenänderungsmaterial so programmiert, daß es Zwischenwiderstandswerte oder -zustände aufweist. Wenn die Phasenänderungsspeicherzelle auf einen von drei verschiedenen Widerstandswerten programmiert wird, können 1,5 Datenbit pro Zelle gespeichert werden. Wenn die Phasenänderungsspeicherzelle auf einen von vier verschiedenen Widerstandswerten programmiert wird, können 2 Datenbit pro Zelle gespeichert werden und so weiter. Im Prinzip ist es möglich, drei oder mehr Zustände zu speichern. Um eine Phasenänderungsspeicherzelle auf einen Zwischenwiderstandswert zu programmieren, wird die Menge an mit amorphem Material koexistierendem kristallinen Material und daher der Zellwiderstand über eine geeignete Schreibstrategie gesteuert.

Kurzfassung

Eine Ausführungsform der vorliegenden Erfindung liefert einen Speicher. Der Speicher enthält eine resistive Speicherzelle und eine Schaltung, die dafür konfiguriert ist, auf der Basis eines Vergleichs einer Spannung an der Speicherzelle mit einer Schwellenspannung ein Ausgangssignal zu liefern, das einen Zustand der Speicherzelle angibt.

Kurze Beschreibung der Zeichnungen
Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis der vorliegenden Erfindung zu ermöglichen und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne weiteres ersichtlich, während sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1 ist ein Blockschaltbild einer Ausführungsform eines Speicherbausteins.
2 ist ein Schaltbild einer Ausführungsform einer Schaltung zum Lesen des Zustands einer Speicherzelle.
3 ist ein Schaltbild einer weiteren Ausführungsform einer Schaltung zum Lesen des Zustands einer Speicherzelle.
Ausführliche Beschreibung
1 ist ein Blockschaltbild einer Ausführungsform eines Speicherbausteins 100. Der Speicherbaustein 100 enthält einen Schreibimpulsgenerator 102, eine Verteilerschaltung 104, Speicherzellen 106a, 106b, 106c und 106d und eine Leseschaltung 108. Jede der Speicherzellen 106a–106d ist eine resistive Speicherzelle, wie zum Beispiel eine Phasenänderungsspeicherzelle, die Daten auf der Basis der amorphen und kristallinen Zustände von Phasenänderungsmaterial in der Speicherzelle speichert. Außerdem können alle Speicherzellen 106a–106d in mehr als zwei Zustände programmiert werden, indem man das Phasenänderungsmaterial so programmiert, daß es Zwischenwiderstandswerte aufweist. Um eine der Speicherzellen 106a–106d auf einen Zwischenwiderstandswert zu programmieren, wird über eine geeignete Schreibstrategie die Menge an mit amorphem Material koexistierendem kristallinen Material und daher der Zellenwiderstand gesteuert. Bei einer anderen Ausführungsform sind die Speicherzellen 106a–106d Zellen von Conductive-bridging-Direktzugriffsspeicher (CBRAM), Zellen von magnetoresistivem Direktzugriffsspeicher (MRAM) oder andere geeignete Speicherzellen, die Daten als Widerstandswerte speichern.
Die Leseschaltung 108 liest den Zustand der Speicherzelle und liefert Signale, die den Zustand des Widerstands der Speicherzelle angeben. Die Leseschaltung 108 liest jeden der mehr als zwei Zustände der Speicherzellen 106a–106d durch den Signalweg 114. Die Verteilerschaltung 104 lenkt steuerbar Lesesignale zwischen der Leseschaltung 108 und den Speicherzellen 106a–06d durch die Signalwege 112a–112d. Bei einer Ausführungsform enthält die Verteilerschaltung 104 mehrere Transistoren, die steuerbar Lesesignale zwischen der Leseschaltung 108 und den Speicherzellen 106a–106d leiten.
Um eine Speicherzelle 106a–106d zu lesen, wird zuerst eine an die Speicherzelle angekoppelte Bitleitung vorgeladen. Als nächstes wird die Speicherzelle ausgewählt. Bei einer Ausführungsform wird die Spannung an der Speicherzelle in einen Schmitt-Trigger eingegeben. Der Schmitt-Trigger liefert auf der Basis der Eingangsspannung ein Ausgangssignal, das den Zustand der Speicherzelle angibt. Bei einer anderen Ausführungsform wird der Eingangsstrom durch die gewählte Speicherzelle gespiegelt, um einen oder mehrere Ausgangsströme bereitzustellen, wobei jeder Ausgangsstrom ein verschiedenes Verhältnis zu dem Eingangsstrom aufweist. Als Reaktion auf jeden Ausgangsstrom werden als Eingangssignale für jeweilige Schmitt-Trigger Eingangsspannungen erzeugt. Jeder Schmitt-Trigger liefert auf der Basis der entsprechenden Eingangsspannung ein Ausgangssignal. Die Ausgangssignale der Schmitt-Trigger werden zum Bestimmen des Zustands der ausgewählten Speicherzelle und daher der in der Speicherzelle gespeicherten Daten verwendet. Die Anzahl der Zustände und daher die Anzahl der Datenbit, die aus jeder Speicherzelle gelesen werden können, hängt mit der Anzahl der verwendeten Schmitt-Trigger zusammen. Zum Beispiel werden mindestens zwei Schmitt-Trigger verwendet, um drei verschiedene Zustände zu lesen.
Der Schreibimpulsgenerator 102 führt den Speicherzellen 106a–106d Impulse zu und programmiert einen der mehr als zwei Widerstandswerte oder Zustände in das Phasenänderungsmaterial jeder der Speicherzellen 106a–106d. Der Schreibimpulsgenerator 102 ist durch den Signalweg 110 elektrisch an die Verteilerschaltung 104 angekoppelt. Die Verteilerschaltung 104 ist durch Signalwege 112a–112d elektrisch an jeder der Speicherzellen 106a–106d angekoppelt. Die Verteilerschaltung 104 ist durch den Signalweg 112a elektrisch an die Speicherzelle 106a angekoppelt. Die Verteilerschaltung 104 ist durch den Signalweg 112b elektrisch an die Speicherzelle 106b angekoppelt. Die Verteilerschaltung 104 ist durch den Signalweg 112c elektrisch an die Speicherzelle 106c angekoppelt. Die Verteilerschaltung 104 ist durch den Signalweg 112d elektrisch an die Speicherzelle 106d angekoppelt. Zusätzlich ist die Verteilerschaltung 104 durch den Signalweg 114 elektrisch an die Leseschaltung 108 angekoppelt, und die Leseschaltung 108 ist durch den Signalweg 116 elektrisch an den Schreibimpulsgenerator 102 angekoppelt.
Jede der Speicherzellen 106a–106d enthält ein Phasenänderungsmaterial, das unter dem Einfluß einer Temperaturänderung von einem amorphen Zustand in einen kristallinen Zustand oder von einem kristallinen Zustand zu einem amorphen Zustand überführt werden kann. Die Menge an mit amorphem Material in dem Phasenänderungsmaterial koexistierendem kristallinen Material einer der Speicherzellen 106a–106d definiert dadurch mehr als zwei Zustände zum Speichern von Daten in dem Speicherbaustein 100. In dem amorphen Zustand weist ein Phasenänderungsmaterial einen signifikant höheren spezifischen Widerstand als im kristallinen Zustand auf. Deshalb unterscheiden sich die mehr als zwei Zustände der Speicherzellen 106a–106d bezüglich ihres spezifischen elektrischen Widerstands. Bei einer Ausführungsform können die mehr als zwei Zustände drei Zustände sein und ein trimeres System kann verwendet werden, wobei den drei Zuständen Bitwerte von "0", "1" und "2" zugewiesen werden. Bei einer Ausführungsform sind die mehr als zwei Zustände vier Zustände, denen Mehrfachbitwerte wie etwa "00", "01", "10" und "11" zugewiesen werden können. Bei anderen Ausführungsformen kann es sich bei den mehr als zwei Zuständen um eine beliebige Anzahl von Zuständen in dem Phasenänderungsmaterial einer Speicherzelle handeln.
Bei einer Ausführungsform liefert der Schreibimpulsgenerator 102 durch den Signalweg 110 Spannungsimpulse an die Verteilerschaltung 104 und die Verteilerschaltung 104 leitet die Spannungsimpulse steuerbar durch die Signalwege 112a–112d zu den Speicherzellen 106a–106d. Bei einer Ausführungsform enthält die Verteilerschaltung 104 mehrere Transistoren, die steuerbar Spannungsimpulse zu jeder der Speicherzellen 106a–106d leiten. Bei anderen Ausführungsformen liefert der Schreibimpulsgenerator 102 durch den Signalweg 110 Stromimpulse an die Verteilerschaltung 104 und die Verteilerschaltung 104 leitet die Stromimpulse steuerbar durch die Signalwege 112a–112d zu den Speicherzellen 106a–106d.
Beim Betrieb einer Ausführungsform setzt der Schreibimpulsgenerator 102 das Phasenänderungsmaterial in den Speicherzellen 106a–106d zurück. Eine Rücksetzoperation umfaßt das Erhitzen des Phasenänderungsmaterials der Zielspeicherzelle über ihre Schmelztemperatur und ein schnelles Abkühlen des Phasenänderungsmaterials, um dadurch einen im wesentlichen amorphen Zustand zu erzielen. Dieser amorphe Zustand ist einer der mehr als zwei Zustände jeder der Speicherzellen 106a–106d und ist der Zustand mit dem höchsten Widerstand.
Der Schreibimpulsgenerator 102 ist dafür konfiguriert, einen ausgewählten der mehr als zwei Zustände in eine ausgewählte der Speicherzellen 106a–106d zu programmieren. Der Schreibimpulsgenerator 102 führt der ausgewählten der Speicherzellen 106a–106d ein Signal zu, einen Teil des Phasenänderungsmaterials zu kristallisieren und dadurch den Widerstand der ausgewählten der Speicherzellen 106a–106d zu verringern.
Bei einer Ausführungsform wird eine Speicherzelle 106a–106d durch eine oder mehrere Vorladeschaltungen vorgeladen. Die Leseschaltung 108 enthält einen Schmitt-Trigger zum Lesen der Spannung an einer Speicherzelle 106a–106d, nachdem die Speicherzelle 106a–106d ausgewählt wurde. Der Schmitt-Trigger liefert als Reaktion auf eine Speicherzelle mit einem niedrigen Widerstandswert ein Signal von logisch high und liefert als Reaktion darauf, daß die Speicherzelle einen hohen Widerstandswert aufweist, ein Signal von logisch low. Bei einer anderen Ausführungsform enthält die Leseschaltung 108 mehrere Schmitt-Trigger. Jeder Schmitt-Trigger empfängt eine Eingangsspannung, die als Reaktion auf einen Ausgangsstrom erzeugt wird, der aus einem Eingangsstrom gespiegelt wird, der der Strom durch eine gewählte Speicherzelle ist. Jeder Ausgangsstrom weist ein verschiedenes Verhältnis zu dem Eingangsstrom auf, um den Zustand der Speicherzelle anzugeben. Auf der Basis der Ausgangssignale der Schmitt-Trigger wird der Zustand der Speicherzelle bestimmt.
2 ist ein Schaltbild einer Ausführungsform einer Schaltung 200 zum Lesen des Zustands einer Speicherzelle 238. Die Schaltung 200 enthält einen Schmitt-Trigger 206, einen Inverter 210, Transistoren 214, 216, 220, 226, 230 und 234, parasitäre Kapazität 222 und 232 und die Speicherzelle 238. Der Eingang des Schmitt-Triggers 206 ist durch den Signalweg 218 elektrisch an eine Seite des Source-Drain-Weges des Transistors 214, eine Seite des Source-Drain-Weges des Transistors 216, eine Seite des Source-Drain-Weges des Transistors 220, eine Seite der parasitären Kapazität 222 und eine Seite des Source-Drain-Weges des Transistors 226 angekoppelt. Der Ausgang des Schmitt-Triggers 206 liefert das Signal data out (DO) und ist elektrisch durch den DO-Signalweg 208 an den Eingang des Inverters 210 angekoppelt. Der Ausgang des Inverters 210 ist durch den Signalweg 212 elektrisch an das Gate des Transistors 214 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 214 ist elektrisch an eine Spannungsquelle 202 wie etwa VDD angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 216 ist elektrisch an eine Spannungsquelle 202 angekoppelt. Das Gate des Transistors 216 ist elektrisch an eine gemeinsame Vorspannung oder Masse 204 angekoppelt.
Die andere Seite des Source-Drain-Weges des Transistors 220 ist elektrisch an die Spannungsquelle 202 angekoppelt. Das Gate des Transistors 220, das Gate des Transistors 226, das Gate des Transistors 230 und das das Gate des Transistors 234 empfangen das Auswahlsignal (SEL) auf dem SEL-Signalweg 224. Die andere Seite der parasitären Kapazität 222 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 226 ist durch den Signalweg 228 elektrisch an eine Seite des Source-Drain-Weges des Transistors 230, eine Seite der parasitären Kapazität 232 und eine Seite des Source-Drain-Weges des Transistors 234 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 230 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite der parasitären Kapazität 232 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 234 ist durch den Signalweg 236 elektrisch an eine Seite der Speicherzelle 238 angekoppelt. Die andere Seite der Speicherzelle 238 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt.
Die Transistoren 214, 216, 220 und 230 sind p-Kanal-Metalloxidhalbleiter-(PMOS-)Transistoren, und die Transistoren 226 und 234 sind n-Kanal-Metalloxidhalbleiter-(NMOS-)Transistoren. Die Speicherzelle 238 ist eine resistive Speicherzelle, wie zum Beispiel eine Phasenänderungsspeicherzelle, eine CBRAM-Zelle, eine MRAM-Zelle oder eine andere geeignete nichtflüchtige Speicherzelle des resistiven Typs. Die Speicherzelle 238 speichert ein oder mehrere Datenbit als einen Widerstandswert.
Der Schmitt-Trigger 206 empfängt auf dem Signalweg 218 eine Eingangsspannung, um auf dem DO-Signalweg 208 eine Ausgangsspannung zu liefern. Der Schmitt-Trigger 206 enthält eine erste Schwellenspannung und eine zweite Schwellenspannung. Die erste Schwellenspannung ist kleiner als die zweite Schwellenspannung. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 218 unter die erste Schwellenspannung abfällt, gibt der Schmitt-Trigger 206 auf dem DO-Signalweg 208 ein DO-Signal auf logisch high aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 218 über die zweite Schwellenspannung ansteigt, gibt der Schmitt-Trigger 206 auf dem DO-Signalweg 208 ein DO-Signal auf logisch low aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 218 zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung liegt, hält der Schmitt-Trigger 206 das DO-Signal auf dem DO-Signalweg 208 auf. seinem derzeitigen logischen Pegel. Der Schmitt-Trigger 206 hält das DO-Signal auf seinem derzeitigen logischen Pegel, bis die Eingangsspannung auf dem Signalweg 218 genug ansteigt oder abfällt, um eine Änderung des Logikpegels des DO-Signals auszulösen.
Der Inverter 210 invertiert das DO-Signal auf dem DO-Signalweg 208, um das Signal auf dem Signalweg 212 bereitzustellen. Der Transistor 214 stellt eine Halteeinrichtung zum Aufrechterhalten eines DO-Signals auf, logisch high als Reaktion auf ein DO-Signal von logisch high aus dem Schmitt-Trigger 206 bereit. Als Reaktion auf ein Signal auf logisch low auf dem Signalweg 212 schaltet sich der Transistor 214 ein, um eine konstante Spannung auf dem Signalweg 218 zu liefern. Der Schmitt-Trigger 206 und/oder der Transistor 214 werden so ausgewählt, daß die konstante Spannung auf dem Signalweg 218 kleiner als die zweite Schwellenspannung des Schmitt-Triggers 206 ist. Als Reaktion auf ein Signal auf logisch high auf dem Signalweg 212 schaltet sich der Transistor 214 aus.
Der Transistor 216 stellt eine immer eingeschaltete Bypasseinrichtung bereit. Bei einer Ausführungsform wird der Transistor 216 mit einem geeignet bemessenen Widerstand ersetzt. Der Transistor 216 liefert eine Spannung auf dem Signalweg 218. Das SEL-Signal dient zur Auswahl der Speicherzelle 238. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 220 ein, um die parasitäre Kapazität 222 aufzuladen, und liefert eine Vorladespannung auf dem Signalweg 218. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 220 aus. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 230 ein, um die parasitäre Kapazität 232 aufzuladen und eine Vorladespannung auf dem Signalweg 228 bereitzustellen. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 230 aus.
Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 226 aus, um den Durchgang von Signalen zwischen den Signalwegen 218 und 228 zu blockieren. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 226 ein, um Signale zwischen den Signalwegen 218 und 228 durchzulassen. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 234 aus, um den Durchgang von Signalen zwischen den Signalwegen 228 und 236 zu blockieren. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 234 ein, um Signale zwischen den Signalwegen 228 und 236 durchzulassen.
Im Betrieb ist während eines Standby-Modus das SEL-Signal auf logisch low. Mit dem SEL-Signal auf logisch low sind die Transistoren 220 und 230 eingeschaltet, um die Signalwege 218 und 228 bis zu der durch die Spannungsquelle 202 gelieferten Spannung vorzuladen. Der Transistor 216 ist auch eingeschaltet, trägt aber keinen Leckstrom bei, da sowohl Source als auch Drain des Transistors 216 auf die durch die Spannungsquelle 202 gelieferte Spannung aufgeladen sind. Um die Speicherzelle 238 zu lesen, wird der Widerstand der Speicherzelle gelesen. Die Speicherzelle 238 wird durch Bereitstellen eines SEL-Signals auf logisch high ausgewählt.
Mit dem SEL-Signal auf logisch high schalten sich die Transistoren 220 und 230 aus, und die Transistoren 226 und 234 schalten sich ein, um die Speicherzelle 238 auszuwählen. Wenn sich die Speicherzelle 238 in einem Zustand mit niedrigem Widerstand befindet, wird die Spannung auf dem Signalweg 218 auf einen kleinen Spannungspegel entladen. Der kleine Spannungspegel wird durch den Widerstand des Bypasstransistors 216 und den Widerstand der Speicherzelle 238 bestimmt. Der kleine Spannungspegel ist kleiner als die erste Schwellenspannung des Schmitt-Triggers 206. Deshalb gibt der Schmitt-Trigger 206 ein DO-Signal auf logisch high aus. Das DO-Signal auf logisch high wird durch den Inverter 210 invertiert, um den Transistors 214 einzuschalten. Der Transistors 214 und der Transistors 216 bilden einen Spannungsteiler mit dem Widerstand der Speicherzelle 238, um eine konstante Vorspannung auf dem Signalweg 218 zu liefern. Die konstante Vorspannung auf dem Signalweg 218 ist kleiner als die zweite Schwellenspannung des Schmitt-Triggers 206, so daß das DO-Signal auf logisch high bleibt.
Wenn sich die Speicherzelle 238 in einem Zustand mit hohem spezifischen Widerstand befindet, wird die Spanung auf dem Signalweg 218 nicht entladen, wenn die Speicherzelle 238 ausgewählt wird. Die Spannung auf dem Signalweg 218 bleibt über der ersten Schwellenspannung des Schmitt-Triggers 206. Deshalb gibt der Schmitt-Trigger 206 ein DO-Signal auf logisch low aus. Das DO-Signal auf logisch low wird durch den Inverter 210 invertiert, um den Transistor 214 auszuschalten. Der Transistor 216 liefert einen kleinen Strom zum Aufrechterhalten einer konstanten Vorspannung auf dem Signalweg 218. Die konstante Vorspannung auf dem Signalweg 218 ist größer als die erste Schwellenspannung des Schmitt-Triggers 206, so daß das DO-Signal auf logisch low bleibt. Das DO-Signal wird durch eine (nicht gezeigte) weitere Schaltung zwischengespeichert, die getastet werden kann, um ein Ausgangssignal zu liefern, das die in der Speicherzelle 238 gespeicherten Daten angibt. Das Tastsignal wird bereitgestellt, wenn das SEL-Signal logisch high ist.
3 ist ein Schaltbild einer weiteren Ausführungsform einer Schaltung 300 zum Lesen des Zustands einer Speicherzelle 238. Die Schaltung 300 enthält Schmitt-Trigger 302 und 322, Inverter 310 und 330, Transistoren 306, 314, 316, 326, 334, 336, 342, 220, 226, 230 und 234, parasitäre Kapazität 222 und 232 und die Speicherzelle 238. Der Ausgang des Schmitt-Triggers 302 liefert das Signal data out zwei (DO2) und ist durch den DO2-Signalweg 308 elektrisch an den Eingang des Inverters 310 angekoppelt. Der Ausgang des Inverters 310 ist durch den Signalweg 312 elektrisch an das Gate des Transistors 314 angekoppelt. Eine Seite des Source-Drain-Weges des Transistors 314 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 314 ist durch den Signalweg 304 elektrisch an den Eingang des Schmitt-Triggers 302, eine Seite des Source-Drain-Weges des Transistors 306 und eine Seite des Source-Drain-Weges des Transistors 316 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 316 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Das Gate des Transistors 316 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 306 ist elektrisch an die Spannungsquelle 202 angekoppelt.
Das Gate des Transistors 306 ist durch den Signalweg 340 elektrisch an das Gate des Transistors 326, das Gate und eine Seite des Source-Drain-Weges des Transistors 342, eine Seite des Source-Drain-Weges des Transistors 220, eine Seite der parasitären Kapazität 222 und eine Seite des Source-Drain-Weges des Transistors 226 angekoppelt. Der Ausgang des Schmitt-Triggers 322 liefert das Signal data out eins (DO1) und ist durch den Signalweg 328 elektrisch an den Eingang des Inverters 330 angekoppelt. Der Ausgang des Inverters 330 ist durch den Signalweg 332 elektrisch an das Gate des Transistors 334 angekoppelt. Eine Seite des Source-Drain-Weges des Transistors 334 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 334 ist durch den Signalweg 324 elektrisch an den Eingang des Schmitt-Triggers 322, eine Seite des Source-Drain-Weges des Transistors 326 und eine Seite des Source-Drain-Weges des Transistors 336 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 336 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Das Gate des Transistors 336 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 326 ist elektrisch an die Spannungsquelle 202 angekoppelt.
Die andere Seite des Source-Drain-Weges des Transistors 342 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 220 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite der parasitären Kapazität 222 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Das Gate des Transistors 220, das Gate des Transistors 226, das Gate des Transistors 230 und das Gate des Transistors 234 empfangen das SEL-Signal aus dem SEL-Signalweg 224. Die andere Seite des Source-Drain-Weges des Transistors 226 ist durch den Signalweg 228 elektrisch an eine Seite des Source-Drain-Weges des Transistors 230, eine Seite der parasitären Kapazität 232 und eine Seite des Source-Drain-Weges des Transistors 234 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 230 ist elektrisch an die Spannungsquelle 202 angekoppelt. Die andere Seite der parasitären Kapazität 232 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt. Die andere Seite des Source-Drain-Weges des Transistors 234 ist durch den Signalweg 236 elektrisch an eine Seite der Speicherzelle 238 angekoppelt. Die andere Seite der Speicherzelle 238 ist elektrisch an gemeinsame Vorspannung oder Masse 204 angekoppelt.
Die Transistoren 306, 326, 342, 220 und 230 sind PMOS-Transistoren und die Transistoren 314, 316, 334, 336, 226 und 234 sind NMOS-Transistoren. Die Speicherzelle 238 ist eine resistive Speicherzelle, wie zum Beispiel eine Phasenänderungsspeicherzelle, eine CBRAM-Speicherzelle, eine MRAM-Speicherzelle oder eine andere geeignete nichtflüchtige Speicherzelle des resistiven Typs. Die Speicherzelle 238 speichert ein oder mehrere Datenbit als einen Widerstandswert. Bei dieser Ausführungsform speichert die Speicherzelle 238 unter Verwendung von drei Widerstandswerten 1,5 Datenbit. Die drei Widerstandswerte umfassen einen ersten Zustand mit niedrigem Widerstand, einen zweiten Zustand mit mittlerem Widerstand und einen dritten Zustand mit hohem Widerstand.
Der Schmitt-Trigger 302 empfängt eine Eingangsspannung auf dem Signalweg 304, um auf dem DO2-Signalweg 308 ein Ausgangssignal zu liefern. Der Schmitt-Trigger 302 enthält eine erste Schwellenspannung und eine zweite Schwellenspannung. Die erste Schwellenspannung ist kleiner als die zweite Schwellenspannung. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 304 unter die erste Schwellenspannung abfällt, gibt der Schmitt-Trigger 302 auf dem DO2-Signalweg 308 ein DO2-Signal auf logisch high aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 304 über die zweite Schwellenspannung ansteigt, gibt der Schmitt-Trigger 302 auf dem DO2-Signalweg 308 ein DO2-Signal von logisch low aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 304 zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung liegt, hält der Schmitt-Trigger 302 das DO2-Signal auf dem DO2-Signalweg 308 auf seinem derzeitigen Logikpegel. Der Schmitt-Trigger 302 hält das DO2-Signal auf seinem derzeitigen Logikpegel, bis die Eingangsspannung auf dem Signalweg 304 genug ansteigt oder abfällt, um eine Änderung des Logikpegels des DO2-Signals auszulösen.
Der Inverter 310 invertiert das DO2-Signal auf dem DO2-Signalweg 308, um das Signal auf dem Signalweg 312 bereitzustellen. Der Transistor 314 stellt eine Halteeinrichtung zum Aufrechterhalten eines DO2-Signals auf logisch low als Reaktion auf ein DO2-Signal auf logisch low von dem Schmitt-Trigger 302 bereit. Als Reaktion auf ein Signal auf logisch high auf dem Signalweg 312 schaltet sich der Transistor 314 ein, um eine konstante Spannung auf dem Signalweg 304 bereitzustellen. Der Schmitt-Trigger 302 und/oder der Transistor 314 werden so ausgewählt, daß die konstante Spannung auf dem Signalweg 304 größer als die erste Schwellenspannung des Schmitt-Triggers 302 ist. Als Reaktion auf ein Signal auf logisch low auf dem Signalweg 312 schaltet sich der Transistor 314 aus. Der Transistor 316 stellt eine immer eingeschaltete Bypasseinrichtung bereit, um als Reaktion auf einen Strom auf dem Signalweg 304 eine Spannung auf dem Signalweg 304 bereitzustellen. Bei einer Ausführungsform wird der Transistor 316 mit einem geeignet bemessenen Widerstand ersetzt.
Der Schmitt-Trigger 322 empfängt eine Eingangsspannung auf dem Signalweg 324, um auf dem DO1-Signalweg 328 ein Ausgangssignal zu liefern. Der Schmitt-Trigger 322 enthält eine erste Schwellenspannung und eine zweite Schwellenspannung. Die erste Schwellenspannung ist kleiner als die zweite Schwellenspannung. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 324 unter die erste Schwellenspannung abfällt, gibt der Schmitt-Trigger 322 auf dem DO1-Signalweg 328 ein DO1-Signal auf logisch high aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 324 über die zweite Schwellenspannung ansteigt, gibt der Schmitt-Trigger 322 auf dem DO1-Signalweg 328 ein DO1-Signal auf logisch low aus. Als Reaktion darauf, daß die Eingangsspannung auf dem Signalweg 324 zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung liegt, hält der Schmitt-Trigger 322 das DO1-Signal auf seinem derzeitigen Logikpegel auf dem DO1-Signalweg 328. Der Schmitt-Trigger 322 hält das DO1-Signal auf seinem derzeitigen Logikpegel, bis die Eingangsspannung auf dem Signalweg 324 genug ansteigt oder abfällt, um eine Änderung des Logikpegels des DO1-Signals auszulösen.
Der Inverter 330 invertiert das DO1-Signal auf dem DO1-Signalweg 328, um das Signal auf dem Signalweg 332 bereitzustellen. Der Transistor 334 stellt eine Halteeinrichtung zum Aufrechterhalten eines DO1-Signals auf logisch low als Reaktion auf ein DO1-Signal von logisch low aus dem Schmitt-Trigger 322 bereit. Als Reaktion auf ein Signal auf logisch high auf dem Signalweg 332 schaltet sich der Transistor 334 ein, um eine konstante Spannung auf dem Signalweg 324 zu liefern. Der Schmitt-Trigger 322 und/oder der Transistor 334 werden so ausgewählt, daß die konstante Spannung auf dem Signalweg 324 größer als die erste Schwellenspannung des Schmitt-Triggers 322 ist. Als Reaktion auf ein Signal auf logisch low auf dem Signalweg 322 schaltet sich der Transistor 334 aus. Der Transistor 336 stellt eine immer eingeschaltete Bypasseinrichtung bereit, um als Reaktion auf einen Strom auf dem Signalweg 324 eine Spannung auf dem Signalweg 324 bereitzustellen. Bei einer Ausführungsform wird der Transistor 336 mit einem geeignet bemessenen Widerstand ersetzt.
Die Transistoren 342, 326 und 306 bilden einen Stromspiegel. Der Eingangsstrom des Stromspiegels auf dem Signalweg 340 wird auf dem Signalweg 324 gespiegelt, um einen ersten Ausgangsstrom zu liefern und auf dem Signalweg 304, um einen zweiten Ausgangsstrom zu liefern. Bei einer Ausführungsform ist das Verhältnis der Verstärkung vom Eingang des Stromspiegels zum ersten Ausgang des Stromspiegels anders als das Verhältnis der Verstärkung von dem Eingang des Stromspiegels zu dem zweiten Ausgang des Stromspiegels. Die Transistoren 342, 326 und 306 werden so ausgewählt, daß die gewünschten Verhältnisse bereitgestellt werden. Bei einer Ausführungsform beträgt der erste Ausgangsstrom ungefähr ein Drittel des Eingangsstroms, und der zweite Ausgangsstrom ungefähr zwei Drittel des Eingangsstroms. Bei anderen Ausführungsformen können andere Verhältnisse verwendet werden.
Bei einer anderen Ausführungsform ist das Verhältnis der Verstärkung von dem Eingang des Stromspiegels zu dem ersten Ausgang des Stromspiegels dasselbe wie das Verhältnis der Verstärkung von dem Eingang des Stromspiegels zu dem zweiten Ausgang des Stromspiegels. Bei dieser Ausführungsform, bei der die Verhältnisse gleich sind, werden die Transistoren 334 und 336 so ausgewählt, daß als Reaktion auf den ersten Ausgangsstrom eine erste Spannung bereitgestellt wird, und die Transistoren 314 und 316 werden so ausgewählt, daß als Reaktion auf den zweiten Ausgangsstrom eine von der ersten Spannung verschiedene zweite Spannung bereitgestellt wird. Bei einer Ausführungsform beträgt die erste Spannung ungefähr die Hälfte der zweiten Spannung.
In jedem Fall ist bei ausgewählter Speicherzelle 238 die Spannung auf dem Signalweg 324 von der Spannung auf dem Signalweg 304 verschieden. Die Spannungen auf den Signalwegen 324 und 304 geben bei ausgewählter Speicherzelle 238 den Widerstandszustand der Speicherzelle 238 an.
Das SEL-Signal dient zur Auswahl der Speicherzelle 238. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 220 ein, um die parasitäre Kapazität 222 aufzuladen und eine Vorladespannung auf dem Signalweg 340 zu liefern. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 220 aus. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 230 ein, um die parasitäre Kapazität 232 aufzuladen und eine Vorladespannung auf dem Signalweg 228 zu liefern. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 230 aus.
Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 226 aus, um den Durchgang von Signalen zwischen den Signalwegen 340 und 228 zu blockieren. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 226 ein, um Signale zwischen den Signalwegen 340 und 228 durchzulassen. Als Reaktion auf ein SEL-Signal auf logisch low auf dem SEL-Signalweg 224 schaltet sich der Transistor 234 aus, um den Durchgang von Signalen zwischen den Signalwegen 228 und 236 zu blockieren. Als Reaktion auf ein SEL-Signal auf logisch high auf dem SEL-Signalweg 224 schaltet sich der Transistor 234 ein, um Signale zwischen den Signalwegen 228 und 236 durchzulassen.
Im Betrieb ist während eines Standby-Modus das SEL-Signal logisch low. Mit dem SEL-Signal auf logisch low sind die Transistoren 220 und 230 eingeschaltet, um die Signalwege 340 und 228 auf die durch die Spannungsquelle 202 gelieferte Spannung vorzuladen. Um die Speicherzelle 238 zu lesen, wird der Widerstand der Speicherzelle gelesen. Die Speicherzelle 238 wird durch Bereitstellen eines SEL-Signals auf logisch high ausgewählt.
Mit dem SEL-Signal auf logisch high schalten sich die Transistoren 220 und 230 aus, und die Transistoren 226 und 234 schalten sich ein, um die Speicherzelle 238 auszuwählen. Wenn die Speicherzelle 238 sich in dem ersten Zustand mit niedrigem Widerstand befindet, fließt ein erster Strom durch die Speicherzelle 238. Wenn sich die Speicherzelle 238 in dem zweiten Zustand mit mittlerem Widerstand befindet, fließt ein zweiter Strom, der kleiner als der erste Strom ist, durch die Speicherzelle 238. Wenn sich die Speicherzelle 238 in dem dritten Zustand mit hohem Widerstand befindet, fließt ein dritter Strom, der kleiner als der zweite Strom ist, durch die Speicherzelle 238.
Wenn sich die Speicherzelle 238 in dem ersten Zustand mit niedrigem Widerstand befindet, ist die auf dem Signalweg 324 erzeugte Spannung größer als die zweite Schwellenspannung des Schmitt-Triggers 322. Deshalb gibt der Schmitt-Trigger 322 ein DO1-Signal auf logisch low aus. Das DO1-Signal auf logisch low wird durch den Inverter 330 invertiert, um den Transistor 334 einzuschalten. Der Transistor 334 und der Transistor 336 liefern eine konstante Vorspannung auf dem Signalweg 324. Die konstante Vorspannung auf dem Signalweg 324 ist größer als die erste Schwellenspannung des Schmitt-Triggers 322, so daß das DO1-Signal auf logisch low bleibt.
Mit der Speicherzelle 238 in dem ersten Zustand mit niedrigem Widerstand ist auch die auf dem Signalweg 304 erzeugte Spannung größer als die zweite Schwellenspan nung des Schmitt-Triggers 302. Deshalb gibt der Schmitt-Trigger 302 ein DO2-Signal auf logisch low aus. Das DO2-Signal auf logisch low wird durch den Inverter 310 invertiert, um den Transistor 314 einzuschalten. Der Transistor 314 und der Transistor 316 liefern eine konstante Vorspannung auf dem Signalweg 304. Die konstante Vorspannung auf dem Signalweg 304 ist größer als die erste Schwellenspannung des Schmitt-Triggers 302, so daß das DO2-Signal auf logisch low bleibt.
Wenn sich die Speicherzelle 238 in dem zweiten Zustand mit mittlerem Widerstand befindet, ist die auf dem Signalweg 324 erzeugte Spannung kleiner als die erste Schwellenspannung des Schmitt-Triggers 322. Deshalb gibt der Schmitt-Trigger 322 ein DO1-Signal auf logisch high aus. Das DO1-Signal auf logisch high wird durch den Inverter 330 invertiert, um den Transistor 334 auszuschalten. Der Transistor 336 liefert eine konstante Vorspannung auf dem Signalweg 324. Die konstante Vorspannung auf dem Signalweg 324 ist kleiner als die zweite Schwellenspannung des Schmitt-Triggers 322, so daß das DO1-Signal auf logisch high bleibt.
Mit der Speicherzelle 238 in dem zweiten Zustand mit mittlerem Widerstand ist die auf dem Signalweg 304 erzeugte Spannung größer als die zweite Schwellenspannung des Schmitt-Triggers 302. Deshalb gibt der Schmitt-Trigger 302 ein DO2-Signal auf logisch low aus. Das DO2-Signal auf logisch low wird durch den Inverter 310 invertiert, um den Transistor 314 einzuschalten. Der Transistor 314 und der Transistor 316 liefern eine konstante Vorspannung auf dem Signalweg 304. Die konstante Vorspannung auf dem Signalweg 304 ist größer als die erste Schwellenspannung des Schmitt-Triggers 302, so daß das DO2-Signal auf logisch low bleibt.
Wenn sich die Speicherzelle 238 in dem dritten Zustand mit hohem Widerstand befindet, ist die auf dem Signalweg 324 erzeugte Spannung kleiner als die erste Schwellenspannung des Schmitt-Triggers 322. Deshalb gibt der Schmitt-Trigger 322 ein DO1-Signal auf logisch high aus. Das DO1-Signal auf logisch high wird durch den Inverter 330 invertiert, um den Transistor 334 auszuschalten. Der Transistor 336 liefert eine konstante Vorspannung auf dem Signalweg 324. Die konstante Vorspannung auf dem Signalweg 324 ist kleiner als die zweite Schwellenspannung des Schmitt-Triggers 322, so daß das DO1-Signal auf logisch high bleibt.
Mit der Speicherzelle 238 in dem dritten Zustand mit hohem Widerstand ist die auf dem Signalweg 304 erzeugte Spannung kleiner als die erste Schwellenspannung des Schmitt-Triggers 302. Deshalb gibt der Schmitt-Trigger 302 ein DO2-Signal auf logisch high aus. Das DO2-Signal auf logisch high wird durch den Inverter 310 invertiert, um den Transistor 314 auszuschalten. Der Transistor 316 liefert eine konstante Vorspannung auf dem Signalweg 304. Die konstante Vorspannung auf dem Signalweg 304 ist kleiner als die zweite Schwellenspannung des Schmitt-Triggers 302, so daß das DO2-Signal auf logisch high bleibt.
Ein DO1-Signal auf logisch low und ein DO2-Signal auf logisch low geben an, daß sich die Speicherzelle 238 in dem ersten Zustand mit niedrigem Widerstand befindet. Ein DO1-Signal auf logisch high und ein DO2-Signal auf logisch low geben an, daß sich die Speicherzelle 238 in dem zweiten Zustand mit mittlerem Widerstand befindet. Ein DO1-Signal auf logisch high und ein DO2-Signal auf logisch high geben an, daß sich die Speicherzelle 238 in dem dritten Zustand mit hohem Widerstand befindet. Das DO1-Signal und das DO2-Signal werden durch eine (nicht gezeigte) weitere Schaltung zwischengespeichert, die das DO1-Signal und das DO2-Signal decodieren kann, um ein Ausgangssignal zu liefern, das die in der Speicherzelle 238 gespeicherten Daten angibt. Das die in der Speicherzelle 238 gespeicherten Daten angebende Ausgangssignal kann mit einem Tastsignal ausgegeben werden, während das SEL-Signal logisch high ist.
Es können zusätzliche Widerstandszustände für die Speicherzelle 238 gelesen werden, indem man die Anzahl der Schmitt-Trigger und zugeordneten Schaltkreise vergrößert. Zum Beispiel kann man bei Verwendung von drei Schmitt-Triggern vier Widerstandszustände oder zwei Datenbit lesen. Man kann eine beliebige geeignete Anzahl von Schmitt-Triggern und zugeordneten Schaltkreisen hinzufügen, um die gewünschte Anzahl der Datenbit für Mehrbit-Lesen zu erzielen.
Ausführungsformen der vorliegenden Erfindung liefern ein Verfahren zum asymmetrischen Lesen des Widerstandszustands einer Speicherzelle unter Verwendung eines oder mehrerer Schmitt-Trigger. Es wird kein differentielles Lesen zum Lesen des Zustands jeder Speicherzelle verwendet. Es werden keine Steuersignale verwendet, um den einen bzw. die mehreren Schmitt-Trigger zu aktivieren. Aufgrund der Struktur von Schmitt-Triggern wird ein geringer statischer Stromverbrauch erzielt. Zusätzlich werden die Analog-Anforderungen für jeden Schmitt-Trigger, wie zum Beispiel die Genauigkeit der Triggerpegel, gelockert, da eine große Marge zwischen Widerstandszuständen besteht.

Claims

Speicher, umfassend: eine resistive Speicherzelle; und eine Schaltung, die dafür konfiguriert ist, auf der Basis eines Vergleichs einer Spannung an der Speicherzelle mit einer Schwellenspannung ein Ausgangssignal zu liefern, das einen Zustand der Speicherzelle angibt.
Speicher nach Anspruch 1, wobei die Schaltung einen Schmitt-Trigger umfaßt.
Speicher nach Anspruch 1 oder 2, ferner umfassend: eine Halteeinrichtung, die dafür konfiguriert ist, die Spannung an der Speicherzelle auf einem Spannungspegel zu halten, der einen Zustand mit niedrigem spezifischen Widerstand der Speicherzelle angibt.
Speicher nach Anspruch 1, 2 oder 3, ferner umfassend: eine Bypaßeinrichtung, die dafür konfiguriert ist, die Spannung an der Speicherzelle auf einem Spannungspegel zu halten, der einen Zustand mit hohem spezifischen Widerstand der Speicherzelle angibt.
Speicher nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Vorladeschaltung, die dafür konfiguriert ist, eine an die Speicherzelle angekoppelte Bitleitung vorzuladen.
Speicher nach einem der vorhergehenden Ansprüche, wobei die Speicherzelle eine Phasenänderungsspeicherzelle umfaßt.
Speicher nach einem der vorhergehenden Ansprüche, wobei die Speicherzelle eine magnetoresistive Speicherzelle oder eine Conductive-bridging-Speicherzelle umfaßt.
Speicher, umfassend: eine resistive Speicherzelle, die dafür konfiguriert ist, mindestens 1,5 Datenbit zu speichern; und eine erste Schaltung, die dafür konfiguriert ist, auf der Basis eines Stroms durch die Speicherzelle ein erstes Ausgangssignal zu liefern, wobei das erste Ausgangssignal einen Zustand der Speicherzelle angibt.
Speicher nach Anspruch 8, ferner umfassend: einen Stromsspiegel, der dafür konfiguriert ist, den Strom durch die Speicherzelle zu spiegeln, um einen ersten Strom zu liefern, der ein erstes Verhältnis zu dem durch die Speicherzelle fließenden Strom aufweist, wobei die erste Schaltung dafür konfiguriert ist, das erste Ausgangssignal auf der Basis des ersten Stroms zu liefern.
Speicher nach Anspruch 8 oder 9, ferner umfassend: eine zweite Schaltung, die dafür konfiguriert ist, auf der Basis des Stroms durch die Speicherzelle ein zweites Ausgangssignal zu liefern, wobei das erste Ausgangssignal und das zweite Ausgangssignal einen Zustand der Speicherzelle angeben.
Speicher nach Anspruch 10, wobei die erste Schaltung einen ersten Schmitt-Trigger und die zweite Schaltung einen zweiten Schmitt-Trigger umfaßt.
Speicher nach Anspruch 10 oder 11, ferner umfassend: einen Stromspiegel, der dafür konfiguriert ist, einen Strom durch die Speicherzelle zu spiegeln, um einen ersten Strom zu liefern, der ein erstes Verhältnis zu dem Strom durch die Speicherzelle aufweist, und um einen zweiten Strom zu liefern, der ein zweites Verhältnis zu dem durch die Speicherzelle fließenden Strom aufweist, wobei die erste Schaltung dafür konfiguriert ist, das erste Ausgangssignal auf der Basis des ersten Stroms zu liefern und wobei die zweite Schaltung dafür konfiguriert ist, das zweite Ausgangssignal auf der Basis des zweiten Stroms zu liefern.
Speicher nach einem der Ansprüche 8 bis 12, ferner umfassend: eine Vorladeschaltung, die dafür konfiguriert ist, eine an die Speicherzelle angekoppelte Bitleitung vorzuladen.
Speicher nach einem der Ansprüche 8 bis 13, wobei die Speicherzelle eine Phasenänderungsspeicherzelle umfaßt.
Speicher nach einem der Ansprüche 8 bis 14, wobei die Speicherzelle eine magnetoresistive Speicherzelle oder eine Conductive-bridging-Speicherzelle umfaßt.
Speicher, umfassend: eine an eine Bitleitung angekoppelte resistive Speicherzelle; Mittel zum Vorladen der Bitleitung; und Mittel zum asymmetrischen Lesen eines Zustands der Speicherzelle auf der Basis eines Stroms durch die Speicherzelle.
Speicher nach Anspruch 16, wobei die Speicherzelle eine Phasenänderungsspeicherzelle umfaßt.
Speicher nach Anspruch 16 oder 17, wobei die Speicherzelle eine magnetoresistive Speicherzelle oder eine Conductive-bridging-Speicherzelle umfaßt.
Verfahren zum Bestimmen eines Zustands einer Speicherzelle, mit den folgenden Schritten: Vorladen einer Bitleitung auf eine erste Spannung; Auswählen einer resistiven Speicherzelle, um auf der Bitleitung eine zweite Spannung zu liefern, die einen Zustand der Speicherzelle angibt; Vergleichen der zweiten Spannung mit einer Schwellenspannung; und Triggern eines Ausgangssignals, das den Zustand der Speicherzelle angibt, auf der Basis des Vergleichs.
Verfahren nach Anspruch 19, wobei das Vergleichen der zweiten Spannung umfaßt, die zweite Spannung in einem Schmitt-Trigger mit einer Schwellenspannung zu vergleichen.
Verfahren nach Anspruch 19 oder 20, ferner umfassend: Halten der zweiten Spannung auf der Bitleitung als Reaktion auf einen Zustand mit niedrigem spezifischen Widerstand der Speicherzelle.
Verfahren nach Anspruch 19, 20 oder 21, ferner umfassend: Liefern eines Stroms auf der Bitleitung durch eine Bypasseinrichtung, um die zweite Spannung auf der Bitleitung als Reaktion auf einen Zustand mit hohem spezifischen Widerstand der Speicherzelle zu halten.
Verfahren nach einem der Ansprüche 19 bis 22, wobei das Auswählen der resistiven Speicherzelle umfaßt, eine Phasenänderungsspeicherzelle auszuwählen.
Verfahren nach Anspruch 19, wobei das Auswählen der resistiven Speicherzelle umfaßt, eine magnetoresistive Speicherzelle oder eine Conductivebridging-Speicherzelle auszuwählen.
Verfahren zum Bestimmen eines Zustands einer Speicherzelle, mit den folgenden Schritten: Vorladen einer Bitleitung auf eine erste Spannung; Auswählen einer resistiven Speicherzelle, um einen Eingangsstrom zu liefern, der einen Zustand der Speicherzelle angibt; Spiegeln des Eingangsstroms, um einen ersten Ausgangsstrom zu liefern, der ein erstes Verhältnis zu dem Eingangsstrom aufweist; Erzeugen einer ersten Spannung als Reaktion auf den ersten Ausgangsstrom; und Vergleichen der ersten Spannung mit einer Schwellenspannung, um ein erstes Ausgangssignal zum Angeben des Zustands der Speicherzelle zu triggern.
Verfahren nach Anspruch 25, ferner umfassend: Spiegeln des Eingangsstroms, um einen zweiten Ausgangsstrom zu liefern, der ein zweites Verhältnis zu dem Eingangsstrom aufweist; Erzeugen einer zweiten Spannung als Reaktion auf den zweiten Ausgangsstrom; und Vergleichen der zweiten Spannung mit der Schwellenspannung, um ein zweites Ausgangssignal zur Angabe des Zustands der Speicherzelle zu triggern.
Verfahren nach Anspruch 26, wobei das Vergleichen der ersten Spannung umfaßt, die erste Spannung in einem ersten Schmitt-Trigger mit einer Schwellenspannung zu vergleichen und wobei das Vergleichen der zweiten Spannung umfaßt, die zweite Spannung in einem zweiten Schmitt-Trigger mit einer Schwellenspannung zu vergleichen.
Verfahren nach Anspruch 26 oder 27, ferner umfassend: Halten der ersten Spannung als Reaktion auf das Triggern des ersten Ausgangssignals; und Halten der zweiten Spannung als Reaktion auf das Triggern des zweiten Ausgangssignals.
Verfahren nach einem der Ansprüche 25 bis 28, wobei das Auswählen der resistiven Speicherzelle umfaßt, eine resistive Speicherzelle auszuwählen, die dafür ausgelegt ist, mindestens 1,5 Datenbit zu speichern.
Verfahren nach einem der Ansprüche 25 bis 29, wobei das Auswählen der resistiven Speicherzelle das Auswählen einer Phasenänderungsspeicherzelle umfaßt.
Verfahren nach einem der Ansprüche 25 bis 30, wobei das Auswählen der resistiven Speicherzelle das Auswählen einer magnetoresistiven Speicherzelle oder einer Conductive-bridging-Speicherzelle umfaßt.
Speicher, umfassend: eine Phasenänderungsspeicherzelle; einen Schmitt-Trigger, der dafür konfiguriert ist, auf der Basis einer Spannung an der Speicherzelle ein Ausgangssignal zu liefern, das einen Zustand der Speicherzelle angibt; eine Halteeinrichtung, die dafür konfiguriert ist, die Spannung an der Speicherzelle auf einem Spannungspegel zu halten, der einen Zustand mit niedrigem spezifischen Widerstand der Speicherzelle angibt; eine Bypasseinrichtung, die dafür konfiguriert ist, die Spannung an der Speicherzelle auf einem Spannungspegel zu halten, der einen Zustand mit hohem spezifischen Widerstand der Speicherzelle angibt; und eine Vorladeschaltung, die dafür konfiguriert ist, eine an die Speicherzelle angekoppelte Bitleitung vorzuladen.