DE102006059743A1

DE102006059743A1 - Halbleiter-Bauelement, insbesondere DRAM, mit mehreren einmal-programmierbaren Elementen

Info

Publication number: DE102006059743A1
Application number: DE102006059743A
Authority: DE
Inventors: Joerg Vollrath
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-12-18
Filing date: 2006-12-18
Publication date: 2008-06-19
Anticipated expiration: 2026-12-19
Also published as: US7626870B2; US20080151594A1; DE102006059743B4

Abstract

Die Erfindung betrifft ein Halbleiter-Bauelement, insbesondere DRAM, mit mehreren einmal-programmierbaren Elementen, ein Verfahren zum Programmieren eines Halbleiter-Bauelements, und ein Verfahren zum Betreiben eines Halbleiter-Bauelements. Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Programmieren eines Halbleiter-Bauelements zur Verfügung gestellt, mit mehreren einmal-programmierbaren Elementen, die eine Gruppe von einmal-programmierbaren Elementen bilden, wobei das Verfahren die Schritte aufweist: (a) Belassen der einmal-programmierbaren Elemente der Gruppe in einem unprogrammierten Zustand, falls durch die Gruppe eine erste Information gespeichert werden soll; (b) Programmieren eines ersten einmal-programmierbaren Elements der Gruppe, falls durch die Gruppe eine zweite, von der ersten Information unterschiedliche Information gespeichert werden soll; und (c) Programmieren eines zweiten einmal-programmierbaren Elements der Gruppe, falls durch die Gruppe erneut die erste Information gespeichert werden soll.

Description

Die Erfindung betrifft ein Halbleiter-Bauelement, insbesondere DRAM, mit mehreren einmal-programmierbaren Elementen, ein Verfahren zum Programmieren eines Halbleiter-Bauelements, und ein Verfahren zum Betreiben eines Halbleiter-Bauelements.
Halbleiter-Bauelemente, z. B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z. B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z. B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), etc. werden im Verlauf und nach Beendigung des Herstellprozesses umfangreichen Tests unterzogen.
Zur gemeinsamen Herstellung von jeweils einer Vielzahl von (i. A. identischen) Halbleiter-Bauelementen wird jeweils ein sog. Wafer (d. h. eine dünne, aus einkristallinem Silizium bestehende Scheibe) verwendet. Der Wafer wird entsprechend bearbeitet (z. B. nacheinander einer Vielzahl von Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und Implantations-Prozess-Schritten, etc. unterzogen), und daraufhin z. B. zersägt (oder z. B. geritzt, und gebrochen), so dass dann die einzelnen Bauelemente zur Verfügung stehen.
Bei der Herstellung von Halbleiter-Bauelementen (z. B. von DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher)), insbesondere von DDR-DRAMs (Double Data Rate – DRAMs bzw. DRAMs mit doppelter Datenrate) können – noch bevor am Wafer sämtliche gewünschten, o. g. Bearbeitungsschritte durchgeführt wurden – (d. h. bereits in einem halbfertigen Zustand der Halbleiter-Bauelemente) an einer oder mehreren Test-Stationen mit Hilfe eines oder mehrerer Testgeräte die (noch auf dem Wafer befindlichen, halbfertigen) Bauelemente entsprechenden Tests unterzogen werden (z. B. sog. Kerf-Messungen am Waferritzrahmen).
Nach der Fertigstellung der Halbleiter-Bauelemente (d. h. nach der Durchführung sämtlicher der o. g. Wafer-Bearbeitungsschritte) werden die Halbleiter-Bauelemente an einer oder mehreren (weiteren) Test-Stationen weiteren Tests unterzogen – beispielsweise können mit Hilfe entsprechender (weiterer) Testgeräte die noch auf dem Wafer befindlichen, fertiggestellten Bauelemente entsprechend getestet werden (sog. „Scheibentests").
Auf entsprechende Weise können ein oder mehrere weitere Tests (an entsprechenden weiteren Test-Stationen, und unter Verwendung entsprechender, weiterer Testgeräte) z. B. nach dem Einbau der Halbleiter-Bauelemente in die entsprechenden Halbleiter-Bauelement-Gehäuse durchgeführt werden, und/oder z. B. nach dem Einbau der Halbleiter-Bauelement-Gehäuse (samt den darin jeweils eingebauten Halbleiter-Bauelementen) in entsprechende elektronische Module, z. B. Speichermodule (sog. „Modultests").
Auf Grundlage der Ergebnisse der o. g. Tests können entsprechende Parameter-Einstellungen bei den o. g. Halbleiter-Bauelementen vorgenommen werden („Trimming").
Beispielsweise können Referenzspannungen und/oder Referenzströme so getrimmt werden, dass sie möglichst genau jeweils vorgegebenen Zielwerten entsprechen.
Beim Trimmen bzw. Einstellen der Parameter, z. B. der o. g. Referenzspannungen und/oder Referenzströme können z. B. entsprechende Laser-Fuse-Verfahren verwendet werden, und/oder z. B. entsprechende elektrische Fuse-Verfahren, etc.
Bei einem Laser-Fuse-Verfahren können mit Hilfe eines Laser-Strahls Teile eines einmal-programmierbaren Elements, z. B. eines entsprechenden Laser-Fuse-Widerstands weggebrannt werden, und dadurch der Laser-Fuse-Widerstand von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht werden.
Der leitende Zustand entspricht z. B. einem gespeicherten Bit „0" (oder „1"), und der nicht-leitende Zustand z. B. einem gespeicherten Bit „1" (oder „0").
Entsprechend ähnlich kann bei einem elektrischen Fuse-Verfahren durch Anlegen eines entsprechenden Programmier-Strom-Pulses an ein einmal-programmierbares Element, z. B. einen entsprechenden E-Fuse-Widerstand der Widerstand durchgeschmolzen bzw. durchgebrannt werden. Hierdurch wird – wiederum – der Widerstand von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht.
Außer zum Einstellen bzw. Trimmen der o. g. Halbleiter-Bauelement-Parameter, z. B. entsprechender Referenzspannungen und/oder Referenzströme können die o. g. einmalprogrammierbaren Elemente auch für zahlreiche andere Anwendungen eingesetzt werden, z. B. zum Aktivieren/Deaktivieren entsprechender Chip-Gebiete bzw. Chip-Funktions-Blöcke, etc., etc.
Nachteilig ist, dass eine einmal erfolgte Programmierung eines E- oder Laser-Fuse-Elements irreversibel ist, d. h. nicht mehr rückgängig gemacht werden kann – ein entsprechendes E- oder Laser-Fuse-Element kann somit nur ein einziges Mal programmiert werden.
Ist eine Mehrfach-Programmier-Funktion erwünscht, müssen statt der o. g. E- oder Laser-Fuse-Elemente andere Speicher- Elemente, z. B. entsprechende Flash-Speicher verwendet werden. Diese sind relativ teuer.
Die Erfindung hat zur Aufgabe, ein neuartiges Halbleiter-Bauelement, insbesondere DRAM, mit mehreren einmalprogrammierbaren Elementen zur Verfügung zu stellen, und ein Verfahren zum Programmieren, sowie ein Verfahren zum Betreiben eines Halbleiter-Bauelements, insbesondere DRAMs.
Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 9, und 15.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Programmieren eines Halbleiter-Bauelements zur Verfügung gestellt, mit mehreren einmal-programmierbaren Elementen, die eine Gruppe von einmal-programmierbaren Elementen bilden, wobei das Verfahren die Schritte aufweist:

(a) Belassen der einmal-programmierbaren Elemente der Gruppe in einem unprogrammierten Zustand, falls durch die Gruppe eine erste Information gespeichert werden soll; und
(b) Programmieren eines ersten einmal-programmierbaren Elements der Gruppe, falls durch die Gruppe eine zweite, von der ersten Information unterschiedliche Information gespeichert werden soll.

Vorteilhaft weist das Verfahren außerdem den Schritt auf:

(c) nach dem Schritt (b) des Programmierens des ersten einmal-programmierbaren Elements der Gruppe, Programmieren eines zweiten einmal-programmierbaren Elements der Gruppe, falls durch die Gruppe erneut die erste Information gespeichert werden soll.

Gemäß einem weiteren Aspekt der Erfindung wird ein Halbleiter-Bauelement zur Verfügung gestellt, mit mehreren einmal-programmierbaren Elementen, die eine Gruppe von einmal-programmierbaren Elementen bilden zum gemeinsamen Speichern einer ersten oder einer zweiten, von der ersten Information unterschiedlichen Information.
Vorteilhaft kann das Halbleiter-Bauelement außerdem eine Auswerte-Einrichtung aufweisen zum Ermitteln, dass durch die Gruppe die zweite Information (oder alternativ: die erste Information) gespeichert ist, wenn eine ungerade Anzahl der einmal-programmierbaren Elemente der Gruppe in einem programmierten Zustand ist (bzw. eine gerade Anzahl der einmal-programmierbaren Elemente der Gruppe in einem unprogrammierten Zustand).
Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
1a eine schematische Darstellung von bei der Fertigung von entsprechenden Halbleiter-Bauelementen durchlaufenen Stationen, und mehreren zum Testen der Halbleiter-Bauelemente verwendeten Testgeräten;
1b eine schematische Darstellung von weiteren bei der Fertigung von entsprechenden Halbleiter-Bauelementen durchlaufenen Stationen, und mehreren weiteren zum Testen der Halbleiter-Bauelemente verwendeten Testgeräten;
2 eine beispielhafte schematische Darstellung eines Halbleiter-Bauelements mit mehreren einmal-programmierbaren Elementen gemäß einem Ausführungsbeispiel der Erfindung; und
3 eine beispielhafte schematische Darstellung eines Halbleiter-Bauelements mit mehreren einmal-programmierbaren Elementen gemäß einem weiteren, alternativen Ausführungsbeispiel der Erfindung.
In 1a und 1b sind – auf schematische Weise – einige (von einer Vielzahl weiterer, hier nicht dargestellter) bei der Fertigung von Halbleiter-Bauelementen 3a, 3b, 3c, 3d von entsprechenden Halbleiter-Bauelementen 3a, 3b, 3c, 3d durchlaufenen Stationen A, B, C, D, E, F, G gezeigt.
Bei den Halbleiter-Bauelementen 3a, 3b, 3c, 3d kann es sich z. B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z. B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z. B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z. B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate-DRAMs), vorteilhaft um High-Speed DDR-DRAMs).
Bei der Herstellung der Halbleiter-Bauelemente 3a, 3b, 3c, 3d wird eine entsprechende Silizium-Scheibe bzw. ein entsprechender Wafer 2 – z. B. an der in 1a gezeigten Station A vor- und nachgeschalteten Stationen (z. B. der – der Station A nachgeschalteten – Station B, sowie einer Vielzahl weiterer, hier nicht dargestellten (der Station A vor- und nachgeschalteten) Stationen) – entsprechenden, herkömmlichen Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und/oder Implantations-Prozess-Schritten, etc. unterzogen.
Die Station A dient dazu, die – noch auf dem Wafer 2 befindlichen – Halbleiter-Bauelemente 3a, 3b, 3c, 3d mittels eines Testgeräts 6 einem oder mehreren Testverfahren – z. B. sog. Kerf-Messungen am Waferritzrahmen – zu unterziehen (und zwar – wie aus den Ausführungen oben hervorgeht – noch bevor am Wafer 2 sämtliche gewünschten, o. g. Bearbeitungsschritte durchgeführt wurden (d. h. bereits in einem halbfertigen Zustand der Halbleiter-Bauelemente 3a, 3b, 3c, 3d).
Die an der Station A zum Testen der Halbleiter-Bauelemente 3a, 3b, 3c, 3d auf dem Wafer 2 benötigten Spannungen/Ströme bzw. Test-Signale werden von dem Testgerät 6 erzeugt, und mittels einer mit dem Testgerät 6 verbundenen Halbleiter-Bauelement-Testkarte 8 bzw. probecard 8 (bzw.: mittels entsprechender, an der probecard 8 vorgesehener Kontakt-Nadeln 9a, 9b) an entsprechende Anschlüsse der Halbleiter-Bauelemente 3a, 3b, 3c, 3d angelegt.
Von der Station A aus wird der Wafer 2 (insbesondere auf vollautomatisierte Weise) an die Station B (und von dort aus ggf. an eine Vielzahl weiterer – hier nicht dargestellter – Stationen) weitertransportiert, wo – wie bereits oben erwähnt wurde – der Wafer 2 entsprechenden, weiteren Bearbeitungsschritten (insbesondere entsprechenden Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und/oder Implantations-Prozess-Schritten, etc.) unterzogen wird, und/oder – entsprechend ähnlich wie an der Station A – entsprechenden, weiteren Testverfahren.
Nach der Fertigstellung der Halbleiter-Bauelemente (d. h. nach der Durchführung sämtlicher der o. g. Wafer-Bearbeitungsschritte) wird der Wafer 2 von der entsprechenden – letzten – Bearbeitungs-Station aus (z. B. der Station B, oder den – dieser nachgeschalteten – weiteren Stationen) – insbesondere auf vollautomatisierte Weise – an die nächste Station C weitertransportiert.
Die Station C dient dazu, die – noch auf dem Wafer 2 befindlichen, fertigen – Halbleiter-Bauelemente 3a, 3b, 3c, 3d mittels eines Testgeräts 16 einem oder mehreren – weiteren – Testverfahren zu unterziehen (z. B. sog. Scheibentests).
Die an der Station C zum Testen der Halbleiter-Bauelemente 3a, 3b, 3c, 3d auf dem Wafer 2 benötigten Spannungen/Ströme bzw. Test-Signale werden von dem Testgerät 16 erzeugt, und mittels einer mit dem Testgerät 16 verbundenen Halbleiter-Bauelement-Testkarte 18 bzw. probecard 18 (bzw.: mittels entsprechender, an der probecard 18 vorgesehener Kontakt-Nadeln 19a, 19b) an entsprechende Anschlüsse der Halbleiter-Bauelemente 3a, 3b, 3c, 3d angelegt.
Von der Station C aus wird der Wafer 2 (insbesondere auf vollautomatisierte Weise) an die nächste Station D weitertransportiert, und dort (nachdem der Wafer 2 auf an sich bekannte Weise mit einer Folie beklebt wurde) mittels einer entsprechenden Maschine 7 zersägt (oder z. B. geritzt, und gebrochen), so dass dann die Halbleiter-Bauelemente 3a, 3b, 3c, 3d – einzeln (als entsprechende Halbleiter-Bauelement-Chips) – zur Verfügung stehen.
Vor dem Weitertransport an die Station D kann der Wafer 2 – bzw. die auf diesem befindlichen Bauelemente 3a, 3b, 3c, 3d – noch an einer oder mehreren – der Station C entsprechenden – Stationen einem oder mehreren, weiteren Testverfahren unterzogen werden.
Nach dem Zersägen des Wafers 2 an der Station D wird jedes einzelne Bauelement bzw. jeder einzelne Chip 3a, 3b, 3c, 3d dann (insbesondere – wiederum – vollautomatisch) in einen entsprechenden Carrier 11a, 11b, 11c, 11d bzw. eine entsprechende Umverpackung 11a, 11b, 11c, 11d geladen, und die – in die Carrier 11a, 11b, 11c, 11d geladenen – Halbleiter-Bauelemente 3a, 3b, 3c, 3d an einer oder mehreren (weiteren) Test-Stationen – z. B. der in 1a gezeigten Station E – einem oder mehreren weiteren Testverfahren unterzogen (z. B. sog. Carriertests).
Hierzu werden die Carrier 11a, 11b, 11c, 11d in entsprechende – über entsprechende Leitungen 29a, 29b, 29c, 29d mit einem (oder mehreren) entsprechenden Testgerät(en) 26a, 26b, 26c, 26d verbundene – Carrier-Sockel bzw. Carrier-Adapter eingeführt.
Die an der Station E zum Testen der Halbleiter-Bauelemente 3a, 3b, 3c, 3d in den Carriern 11a, 11b, 11c, 11d benötigten Spannungen/Ströme bzw. Test-Signale werden von dem (den) Testgerät(en) 26a, 26b, 26c, 26d erzeugt, und über die über die Leitungen 29a, 29b, 29c, 29d mit dem (den) Testgerät(en) 26a, 26b, 26c, 26d verbundenen Carrier-Sockel, und die an diese angeschlossenen Carrier 11a, 11b, 11c, 11d an entsprechende Anschlüsse der Halbleiter-Bauelemente 3a, 3b, 3c, 3d angelegt.
Von der Station E aus werden die Halbleiter-Bauelemente 3a, 3b, 3c, 3d (insbesondere auf vollautomatisierte Weise) an eine oder mehrere – hier nicht dargestellte – Station(en) weitertransportiert, wo die Halbleiter-Bauelemente 3a, 3b, 3c, 3d in entsprechende Gehäuse 12a, 12b, 12c, 12d (z. B. entsprechende steck- oder oberflächen-montierbare Bauelement-Gehäuse, etc.) eingebaut werden.
Wie in 1b gezeigt ist, werden die – in die Gehäuse 12a, 12b, 12c, 12d montierten – Halbleiter-Bauelemente 3a, 3b, 3c, 3d dann an eine (oder mehrere) weitere Test-Stationen – z. B. die in 1b gezeigte Station F – weitertransportiert, und dort einem oder mehreren weiteren Testverfahren unterzogen.
Hierzu werden die Halbleiter-Bauelement-Gehäuse 12a, 12b, 12c, 12d in entsprechende – über entsprechende Leitungen 39a, 39b, 39c, 39d mit einem (oder mehreren) entsprechenden Testgerät(en) 36a, 36b, 36c, 36d verbundene – Bauelement-Gehäuse-Sockel bzw. Bauelement-Gehäuse-Adapter eingeführt.
Die an der Station F zum Testen der – in die Gehäuse 12a, 12b, 12c, 12d montierten – Halbleiter-Bauelemente 3a, 3b, 3c, 3d benötigten Spannungen/Ströme bzw. Test-Signale werden von dem (den) Testgerät(en) 36a, 36b, 36c, 36d erzeugt, und über die über die Leitungen 39a, 39b, 39c, 39d mit dem (den) Testgerät(en) 36a, 36b, 36c, 36d verbundenen Gehäuse-Sockel, und die an diese angeschlossenen Bauelement-Gehäuse 12a, 12b, 12c, 12d an entsprechende Anschlüsse der Halbleiter-Bauelemente 3a, 3b, 3c, 3d angelegt.
Von der Station F aus können die in die Gehäuse 12a, 12b, 12c, 12d montierten Halbleiter-Bauelemente 3a, 3b, 3c, 3d dann – optional – an eine oder mehrere – hier nicht dargestellte – weitere Station(en) weitertransportiert werden, wo ein entsprechendes Halbleiter-Bauelemente-Gehäuse (z. B. das Gehäuse 12a, mit samt dem darin montierten Halbleiter-Bauelement 3a) – zusammen mit weiteren Bauelementen (analogen bzw. digitalen Rechenschaltkreisen, und/oder Halbleiter-Speicherbauelementen, z. B. PLAs, PALs, ROMS, RAMs, insbesondere SRAMs oder DRAMs, etc.) – an ein entsprechendes elektronisches Modul 13 – z. B. eine Leiterplatte – angeschlossen wird.
Wie in 1b gezeigt ist, kann das elektronische Modul 13 (und damit auch die – an das elektronische Modul 13 angeschlossenen (in ein entsprechendes Gehäuse 12a montierten) – Halbleiter-Bauelemente 3a) dann – optional – an eine (oder mehrere) weitere Test-Stationen – z. B. die in 1b gezeigte Station G – weitertransportiert werden, und dort einem oder mehreren weiteren Testverfahren (insbesondere sog. Modultests) unterzogen werden.
Die an der Station G zum Testen des Moduls 13 (und damit der darin montierten Halbleiter-Bauelemente 3a) benötigten Spannungen/Ströme bzw. Test-Signale werden z. B. von einem Testgerät 46 erzeugt, und über eine Leitung 49 an das elektronische Modul 13, und somit an die entsprechenden Anschlüsse der entsprechenden darin montierten Halbleiter-Bauelemente 3a angelegt.
Auf Grundlage der Ergebnisse der o. g. Testverfahren (oder der Ergebnisse eines Teils der o. g. Testverfahren) können z. B. entsprechende Zielwerte für Parameter – z. B. entsprechende Referenzspannungen und/oder Referenzströme – für zukünftig herzustellende Halbleiter-Bauelemente festgelegt werden (z. B. derart, dass die Halbleiter-Bauelemente bei den festgelegten Parameter-Zielwerten „optimal" arbeiten, z. B. hinsichtlich Zuverlässigkeit, und/oder Geschwindigkeit, und/oder Energieverbrauch, etc.).
Zum Trimmen bzw. Einstellen der Parameter, z. B. der o. g. Referenzspannungen und/oder Referenzströme bei einem zukünftig herzustellenden Halbleiter-Bauelement (z. B. beim in 2 gezeigten Halbleiter-Bauelement 200, oder beim in 3 gezeigten Halbleiter-Bauelement 1200, etc.) kann z. B. das im folgenden genauer erläuterte Fuse-Verfahren verwendet werden (z. B. ein entsprechendes Laser-Fuse-Verfahren, und/oder ein entsprechendes elektrisches Fuse-Verfahren, etc.):
Zunächst können zum Trimmen des Halbleiter-Bauelements 200, 1200 mit dem entsprechenden Halbleiter-Bauelement 200, 1200 ein oder mehrere der o. g. Testverfahren (z. B. das o. g. an der Station A, und/oder C, und/oder E, und/oder F, und/oder G, etc. durchgeführte Testverfahren), und/oder ein oder mehrere weitere Testverfahren durchgeführt werden.
Auf Grundlage der Ergebnisse der o. g. Testverfahren können beim Halbleiter-Bauelement 200, 1200 die o. g. Parameter – z. B. die o. g. bzw. weitere auf dem Halbleiter-Bauelement verwendete Referenzspannungen und/oder Referenzströme, etc. – unter Verwendung des im folgenden genauer erläuterte Fuse-Verfahrens so getrimmt werden, dass sie möglichst genau jeweils den auf die o. g. Weise festgelegten Parameter-Zielwerten entsprechen.
Bei den o. g. Halbleiter-Bauelementen 200, 1200 kann es sich z. B. – wiederum, entsprechend wie oben erläutert – um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z. B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z. B. ROMs oder RAMs), insbesondere um SRAMs oder DRAMs (hier z. B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAM = Double Data Rate – DRAMs), vorteilhaft um High-Speed DDR-DRAMs).
Wie in 2 schematisch veranschaulicht ist, können zum Trimmen des Halbleiter-Bauelements 200 – anders als herkömmlich – anstelle von (einem oder mehreren) einmalprogrammierbaren (Fuse-)Elementen, mit denen jeweils ein Bit an Information gespeichert wird, (ein oder mehrere) Gruppen 101, 102 von jeweils mehreren einmal-programmierbaren (Fuse- )Elementen 101a, 101b, 102a, 102b verwendet werden, wobei mit jeder Elemente-Gruppe 101, 102 – auf die im folgenden noch genauer erläuterte Weise – jeweils ein Bit an Information gespeichert wird.
Eine Elemente-Gruppe 101, 102 kann z. B. – wie in 2 veranschaulicht – jeweils zwei einmal-programmierbare Elemente 101a, 101b, 102a, 102b aufweisen, oder z. B. auch mehr als zwei einmal-programmierbare Elemente 101a, 101b, 102a, 102b, z. B. drei, vier, oder mehr als vier einmalprogrammierbare Elemente (vgl. auch das in 3 gezeigte alternative Ausführungsbeispiel eines Halbleiter-Bauelements 1200, und die dort gezeigte Gruppe 1101 von einmalprogrammierbaren Elementen, mit drei oder mehr einmalprogrammierbaren Elementen 1101a, 1101b, 1101c, wobei mit der Elemente-Gruppe 1101 – auf die im folgenden noch genauer erläuterte Weise – ein Bit an Information gespeichert wird).
Auf den Halbleiter-Bauelementen 200, 1200 kann eine Vielzahl der o. g. Elemente-Gruppen 101, 102, 1101 vorgesehen sein, z. B. mehr als drei, fünf, oder zehn Elemente-Gruppen, etc.
Zusätzlich zu den einen oder mehreren – jeweils zum Speichern von einem Bit an Information verwendeten – Elemente-Gruppen 101, 102, 1101 mit jeweils mehreren einmal-programmierbaren Elementen 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c können die Halbleiter-Bauelemente 200, 1200 alternativ auch ein oder mehrere herkömmliche – zur Speicherung von jeweils einem Bit an Information verwendete – einmal-programmierbare Elemente aufweisen.
Diese können dann – zusammen mit den Elemente-Gruppen 101, 102, 1101 – zum Einstellen bzw. Trimmen der o. g. Halbleiter-Bauelement-Parameter, z. B. entsprechender Referenzspannungen und/oder Referenzströme verwendet werden (s. u.).
Alternativ oder zusätzlich zu den o. g. zum Einstellen bzw. Trimmen der o. g. Halbleiter-Bauelement-Parameter, z. B. entsprechender Referenzspannungen und/oder Referenzströme verwendeten einmal-programmierbaren Elementen bzw. Elemente-Gruppen 101, 102, 1101, können auf den Halbleiter-Bauelementen 200, 1200 ein oder mehrere weitere, herkömmliche einmal-programmierbare Elemente, und/oder – entsprechend ähnlich wie in 2 und 3 gezeigt aufgebaute und arbeitende – Elemente-Gruppen vorgesehen sein, die für andere Anwendungen eingesetzt werden, als zum Einstellen bzw. Trimmen der o. g. Halbleiter-Bauelement-Parameter, z. B. zum Aktivieren/Deaktivieren entsprechender Chip-Gebiete bzw. Chip-Funktions-Blöcke auf den Halbleiter-Bauelementen 200, 1200, etc., etc.
Bei den o. g. (Fuse-)Elementen 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c der o. g. Elemente-Gruppen 101, 102, 1101 der Halbleiter-Bauelemente 200, 1200 kann es sich z. B. um – entsprechend ähnlich wie herkömmliche E-Fuse-Widerstände aufgebaute – E-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c handeln, oder – alternativ um entsprechend ähnlich wie herkömmliche Laser-Fuse-Widerstände aufgebaute Laser-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c, etc.
Werden bei den o. g. Elemente-Gruppen 101, 102, 1101 Laser-Fuse-Widerstände 101a; 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet, können mittels eines entsprechenden Laser-Fuse-Verfahrens mit Hilfe eines Laser-Strahls Teile eines einzelnen, auf die unten erläuterte Weise ausgewählten Elements 101a, 102a, 1101a (z. B. eines entsprechenden Laser-Fuse-Widerstands 101a, 102a, 1101a) einer entsprechenden Elemente-Gruppe 101, 102, 1101 weggebrannt werden, und dadurch der entsprechende Laser-Fuse-Widerstand 101a, 102a, 1101a von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht werden.
Entsprechend ähnlich kann – wenn bei den o. g. Elemente-Gruppen 101, 102, 1101 E-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet werden – mittels eines entsprechenden elektrischen Fuse-Verfahrens durch Anlegen eines entsprechenden Programmier-Strom-Pulses an ein einzelnes auf die unten erläuterte Weise ausgewähltes Element 101a, 102a, 1101a (z. B. einen entsprechenden E-Fuse-Widerstand 101a, 102a, 1101a) einer entsprechenden Elemente-Gruppe 101, 102, 1101 der entsprechende E-Fuse-Widerstand 101a, 102a, 1101a durchgeschmolzen bzw. durchgebrannt werden.
Hierdurch wird – wiederum – der entsprechende E-Fuse-Widerstand 101a, 102a, 1101a von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht.
In einem ersten (Ausgangs-)Zustand der Elemente-Gruppen 101, 102, 1101 befinden sich sämtliche programmierbaren Elemente 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c der jeweiligen Gruppe 101, 102, 1101 im o. g. ersten, leitenden Zustand („unprogrammierter Zustand").
Dieser erste (Ausgangs-)Zustand der Elemente-Gruppen 101, 102, 1101 entspricht z. B. einem durch die jeweilige Elemente-Gruppe 101, 102, 1101 gespeicherten Bit „0" (oder alternativ: „1"):
Wie aus 2 und 3 hervorgeht, ist jeweils ein erster Anschluss der programmierbaren Elemente 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c über eine entsprechende Leitung 103a, 103b, 104a, 104b, 1103a, 1103b, 1103c an eine Versorgungsspannung (hier: Vdd) angeschlossen.
Des weiteren ist jeweils ein zweiter Anschluss der programmierbaren Elemente 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c über eine entsprechende Leitung 103c, 103d, 104c, 104d, 1103d, 1103e, 1103f an eine Auswerte-Logik-Schaltung 105, 106, 1105 angeschlossen, insbesondere an ein XOR-Gatter (oder eine andere, die unten genauer erläuterte Funktion erfüllende Schaltung).
Die in 2 gezeigten Auswerte-Logik-Schaltungen 105, 106 bzw. XOR-Gatter weisen z. B. jeweils zwei Eingänge auf, wobei jeweils ein erster Eingang des jeweiligen XOR-Gatters z. B. über die o. g. Leitung 103c, 104c an den o. g. zweiten Anschluss des jeweils ersten programmierbaren Elements 101a, 102a angeschlossen ist, und jeweils ein zweiter Eingang des jeweiligen XOR-Gatters z. B. über die o. g. Leitung 103d, 104d an den o. g. zweiten Anschluss des jeweils zweiten programmierbaren Elements 101b, 102b.
Entsprechend weist die in 3 gezeigte Auswerte-Logik-Schaltung 1105 drei (oder mehr) Eingänge auf, wobei jeweils ein erster Eingang der Auswerte-Logik-Schaltung 1105 z. B. über die o. g. Leitung 1103d an den o. g. zweiten Anschluss des ersten programmierbaren Elements 1101a angeschlossen ist, ein zweiter Eingang der Auswerte-Logik-Schaltung 1105 z. B. über die o. g. Leitung 1103e an den o. g. zweiten Anschluss des zweiten programmierbaren Elements 1101b, ein dritter Eingang der Auswerte-Logik-Schaltung 1105 z. B. über die o. g. Leitung 1103f an den o. g. zweiten Anschluss des dritten programmierbaren Elements 1101c, etc.
Wie weiter aus 2 und 3 hervorgeht, ist der Ausgang der jeweiligen Auswerte-Logik-Schaltung 105, 106, 1105 mit einer entsprechenden Ausgangs-Leitung 107, 108, 1107 verbunden.
Da sich – wie bereits oben erläutert – im o. g. ersten (Ausgangs-)Zustand der Elemente-Gruppen 101, 102, 1101 sämtliche programmierbaren Elemente 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c der jeweiligen Gruppe 101, 102, 1101 im o. g. ersten, leitenden Zustand („unprogrammierter Zustand") befinden, sind sämtliche Eingänge der Auswerte-Logik-Schaltungen 105, 106, 1105 im selben (ersten) Zustand, der z. B. einer logischen „0" (oder alternativ einer logischen „1") entspricht.
Der Ausgang der Auswerte-Logik-Schaltungen 105, 106, 1105 – d. h. die Ausgangs-Leitung 107, 108, 1107 – befindet sich somit – ebenfalls – in einem (ersten) Zustand, d. h. einer logischen „0" (oder alternativ einer logischen „1").
Im ersten (Ausgangs-)Zustand der Elemente-Gruppen 101, 102, 1101 wird durch diese also – wie oben erwähnt – ein Bit „0" (oder alternativ: ein Bit „1") gespeichert.
Soll stattdessen durch eine entsprechende Elemente-Gruppe 101, 102, 1101 ein Bit „1" (oder alternativ: ein Bit „0") gespeichert werden, wird die jeweilige Elemente-Gruppe 101, 102, 1101 vom o. g. ersten (Ausgangs-)Zustand in einen zweiten Zustand gebracht.
Hierbei wird ein erstes, vorbestimmtes Element der Elemente der jeweiligen Elemente-Gruppe 101, 102, 1101 (z. B. das erste Element 101a der Elemente-Gruppe 101, bzw. das erste Element 102a der Elemente-Gruppe 102, bzw. das erste Element 1101a der Elemente-Gruppe 1101, etc.) vom o. g. leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht.
Werden bei den o. g. Elemente-Gruppen 101, 102, 1101 Laser-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet, können mittels eines entsprechenden Laser-Fuse-Verfahrens mit Hilfe eines Laser-Strahls Teile des o. g. ersten Elements 101a, 102a, 1101a (z. B. eines entsprechenden Laser-Fuse-Widerstands 101a, 102a, 1101a) der entsprechenden Elemente-Gruppe 101, 102, 1101 weggebrannt werden, und dadurch der erste Laser-Fuse-Widerstand 101a, 102a, 1101a von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht werden.
Entsprechend ähnlich kann – wenn bei den o. g. Elemente-Gruppen 101, 102, 1101 E-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet werden – mittels eines entsprechenden elektrischen Fuse-Verfahrens durch Anlegen eines entsprechenden Programmier- Strom-Pulses an das erste Element 101a, 102a, 1101a (z. B. einen entsprechenden E-Fuse-Widerstand 101a, 102a, 1101a) der entsprechenden Elemente-Gruppe 101, 102, 1101 der entsprechende E-Fuse-Widerstand 101a, 102a, 1101a durchgeschmolzen bzw. durchgebrannt werden (und dadurch der entsprechende, erste E-Fuse-Widerstand 101a, 102a, 1101a von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht werden).
Der entsprechende Programmier-Strom-Puls kann z. B. in Reaktion auf ein entsprechendes, an eine Steuer-Schaltung angelegtes Programmier-Befehls-Signal durch die Steuer-Schaltung automatisch erzeugt, und an den jeweils richtigen (hier: den ersten) E-Fuse-Widerstand 101a, 102a, 1101a angelegt werden.
Im o. g. zweiten Zustand der Elemente-Gruppe 101, 102, 1101 befindet sich somit das erste programmierbare Element 101a, 102a, 1101a im o. g. zweiten, nicht-leitenden Zustand („programmierter Zustand"), und die übrigen programmierbaren Elemente 101b, 102b, 1101b, 1101c im o. g. ersten, leitenden Zustand („unprogrammierter Zustand").
Aus diesem Grund ist der erste Eingang der Auswerte-Logik-Schaltung 105, 106, 1105 in einem vom o. g. ersten Zustand unterschiedlichen (zweiten) Zustand, der z. B. einer logischen „1" (oder alternativ einer logischen „0") entspricht, und der zweite Eingang (und ggf. weitere Eingänge) der Auswerte-Logik-Schaltung 105, 106, 1105 – weiterhin – im o. g. ersten Zustand, der z. B. einer logischen „0" (oder alternativ einer logischen „1") entspricht.
Der Ausgang der Auswerte-Logik-Schaltungen 105, 106, 1105 – d. h. die Ausgangs-Leitung 107, 108, 1107 – wird somit vom o. g. ersten in einen hiervon unterschiedlichen (zweiten) Zustand gebracht (logisch „1" (oder alternativ logisch „0")).
Im o. g. zweiten Zustand der Elemente-Gruppen 101, 102, 1101 wird durch diese also – wie oben erwähnt – ein Bit „1" (oder alternativ: ein Bit „0") gespeichert.
Anders als herkömmliche einzeln verwendete einmalprogrammierbare Elemente können die in 2 und 3 gezeigten Elemente-Gruppen 101, 102, 1101 daraufhin erneut programmiert, bzw. – später – bei Bedarf wieder umprogrammiert werden:
Soll durch eine entsprechende Elemente-Gruppe 101, 102, 1101 – erneut – ein Bit „0" (oder alternativ: ein Bit „1") statt des zuletzt gespeicherten Bits „1" (bzw. „0") gespeichert werden, wird die jeweilige Elemente-Gruppe 101, 102, 1101 vom o. g. zweiten Zustand in einen dritten Zustand gebracht:
Hierbei wird ein zweites, vorbestimmtes Element der Elemente der jeweiligen Elemente-Gruppe 101, 102, 1101 (z. B. das zweite Element 101b der Elemente-Gruppe 101, bzw. das zweite Element 102b der Elemente-Gruppe 102, bzw. das zweite Element 1101b der Elemente-Gruppe 1101, etc.) vom o. g. leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht.
Werden bei den o. g. Elemente-Gruppen 101, 102, 1101 Laser-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet, können mittels eines entsprechenden Laser-Fuse-Verfahrens mit Hilfe eines Laser-Strahls Teile des o. g. zweiten Elements 101b, 102b, 1101b (z. B. eines entsprechenden Laser-Fuse-Widerstands 101b, 102b, 1101b) der entsprechenden Elemente-Gruppe 101, 102, 1101 weggebrannt werden, und dadurch der zweite Laser-Fuse-Widerstand 101b, 102b, 1101b von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht leitenden, zweiten Zustand („programmierter Zustand") gebracht werden.
Entsprechend ähnlich kann – wenn bei den o. g. Elemente-Gruppen 101, 102, 1101 E-Fuse-Widerstände 101a, 101b, 102a, 102b, 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet werden – mittels eines entsprechenden elektrischen Fuse-Verfahrens durch Anlegen eines entsprechenden Programmier-Strom-Pulses an das zweite Element 101b, 102b, 1101b (z. B. einen entsprechenden E-Fuse-Widerstand 101b, 102b, 1101b) der entsprechenden Elemente-Gruppe 101, 102, 1101 der entsprechende E-Fuse-Widerstand 101b, 102b, 1101b durchgeschmolzen bzw. durchgebrannt werden (und dadurch der entsprechende, zweite E-Fuse-Widerstand 101b, 102b, 1101b von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht werden).
Der entsprechende Programmier-Strom-Puls kann z. B. in Reaktion auf ein entsprechendes, weiteres, z. B. zum o. g. ersten Programmier-Befehls-Signal identisches, an die Steuer-Schaltung angelegtes Programmier-Befehls-Signal durch die Steuer-Schaltung automatisch erzeugt, und an den jeweils richtigen (hier: den zweiten) E-Fuse-Widerstand 101b, 102b, 1101b angelegt werden.
Im o. g. dritten Zustand der Elemente-Gruppe 101, 102, 1101 befindet sich somit das erste und zweite programmierbare Element 101a, 101b, 102a, 102b, 1101a, 1101b im o. g. zweiten, nicht-leitenden Zustand („programmierter Zustand"), und die übrigen programmierbaren Elemente 1101c (sofern vorhanden) im o. g. ersten, leitenden Zustand („unprogrammierter Zustand").
Aus diesem Grund ist der erste und zweite Eingang der Auswerte-Logik-Schaltung 105, 106, 1105 im o. g. zweiten Zustand, der z. B. einer logischen „1" (oder alternativ einer logischen „0") entspricht, und der dritte Eingang, und weitere Eingänge (sofern vorhanden) der Auswerte-Logik-Schaltung 1105 – weiterhin – im o. g. ersten Zustand, der z. B. einer logischen „0" (oder alternativ einer logischen „1") entspricht.
Der Ausgang der Auswerte-Logik-Schaltungen 105, 106, 1105 – d. h. die Ausgangs-Leitung 107, 108, 1107 – wird somit vom o. g. zweiten zurück in den o. g. ersten Zustand gebracht (logisch „0" (oder alternativ logisch „1")).
Im o. g. dritten Zustand der Elemente-Gruppen 101, 102, 1101 wird durch diese also – erneut – ein Bit „0" (oder alternativ: ein Bit „1") gespeichert.
Weist eine Elemente-Gruppe mehr als zwei Elemente auf (vgl. z. B. die in 3 gezeigte Elemente-Gruppe 1101), kann dann die entsprechende Elemente-Gruppe 1101 bei Bedarf später ein weiteres Mal umprogrammiert, bzw. erneut programmiert werden:
Soll z. B. durch die Elemente-Gruppe 1101 – erneut – ein Bit „1" (oder alternativ: ein Bit „0") statt des zuletzt gespeicherten Bits „0" (bzw. „1") gespeichert werden, wird die Elemente-Gruppe 1101 vom o. g. dritten Zustand in einen vierten Zustand gebracht:
Hierbei wird ein drittes, vorbestimmtes Element der Elemente der Elemente-Gruppe 1101 (z. B. das dritte Element 1101c) vom o. g. leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht.
Werden bei der Elemente-Gruppe 1101 Laser-Fuse-Widerstände 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet, können mittels eines entsprechenden Laser-Fuse-Verfahrens mit Hilfe eines Laser-Strahls Teile des o. g. dritten Elements 1101c weggebrannt werden, und dadurch der dritte Laser-Fuse-Widerstand 1101c von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nicht-leitenden, zweiten Zustand („programmierter Zustand") gebracht werden.
Entsprechend ähnlich kann – wenn bei der Elemente-Gruppe 1101 E-Fuse-Widerstände 1101a, 1101b, 1101c als (Fuse-)Elemente verwendet werden – mittels eines entsprechenden elektrischen Fuse-Verfahrens durch Anlegen eines entsprechenden Programmier-Strom-Pulses an das dritte Element 1101c (z. B. einen entsprechenden E-Fuse-Widerstand 1101c) der entsprechende E-Fuse-Widerstand 1101c durchgeschmolzen bzw. durchgebrannt werden (und dadurch der entsprechende, dritte E-Fuse-Widerstand 1101c ebenfalls von einem leitenden, ersten Zustand („unprogrammierter Zustand") in einen nichtleitenden, zweiten Zustand („programmierter Zustand") gebracht werden).
Der entsprechende Programmier-Strom-Puls kann z. B. wiederum in Reaktion auf ein entsprechendes, weiteres (drittes) – z. B. zum o. g. ersten und zweiten Programmier-Befehls-Signal identisches –, an die Steuer-Schaltung angelegtes Programmier-Befehls-Signal durch die Steuer-Schaltung automatisch erzeugt, und an den jeweils richtigen (hier: den dritten) E-Fuse-Widerstand 1101c angelegt werden.
Im o. g. vierten Zustand der Elemente-Gruppe 1101 befindet sich somit das erste, zweite, und dritte programmierbare Element 1101a, 1101b, 1101c im o. g. zweiten, nicht-leitenden Zustand („programmierter Zustand"), und die übrigen programmierbaren Elemente (sofern vorhanden) im o. g. ersten, leitenden Zustand („unprogrammierter Zustand").
Aus diesem Grund ist der erste, zweite und dritte Eingang der Auswerte-Logik-Schaltung 1105 im o. g. zweiten Zustand, der z. B. einer logischen „1" (oder alternativ einer logischen „0") entspricht, und weitere Eingänge (sofern vorhanden) der Auswerte-Logik-Schaltung 1105 – weiterhin – im o. g. ersten Zustand, der z. B. einer logischen „0" (oder alternativ einer logischen „1") entspricht.
Der Ausgang der Auswerte-Logik-Schaltungen 1105 – d. h. die Ausgangs-Leitung 1107 – wird somit vom o. g. ersten zurück in den o. g. zweiten Zustand gebracht (logisch „1" (oder alternativ logisch „0")).
Im o. g. vierten Zustand der Elemente-Gruppe 1101 wird durch diese also – erneut – ein Bit „1" (oder alternativ: ein Bit „0") gespeichert, etc.
Anders als bei herkömmlichen einzeln verwendeten einmalprogrammierbaren Elementen ist bei der Elemente-Gruppe 1101 also eine einmal erfolgte Programmierung auf die oben erläuterte Weise „reversibel" bzw. „rückgängig-machbar"; anders ausgedrückt ist die Elemente-Gruppe 1101 mehrfach programmierbar.

2: Wafer
3a: Halbleiter-Bauelement
3b: Halbleiter-Bauelement
3c: Halbleiter-Bauelement
3d: Halbleiter-Bauelement
6: Testgerät
7: Zersäge-Maschine
8: probecard
9a: Kontakt-Nadel
9b: Kontakt-Nadel
11a: Carrier
11b: Carrier
11c: Carrier
11d: Carrier
12a: Bauelement-Gehäuse
12b: Bauelement-Gehäuse
12c: Bauelement-Gehäuse
12d: Bauelement-Gehäuse
13: elektronisches Modul
16: Testgerät
18: probecard
19a: Kontakt-Nadel
19b: Kontakt-Nadel
26a: Testgerät
26b: Testgerät
26c: Testgerät
26d: Testgerät
29a: Leitung
29b: Leitung
29c: Leitung
29d: Leitung
36a: Testgerät
36b: Testgerät
36c: Testgerät
36d: Testgerät
39a: Leitung
39b: Leitung
39c: Leitung
39d: Leitung
46: Testgerät
49: Leitung
101: Elemente-Gruppe
101a: einmal-programmierbares Element
101b: einmal-programmierbares Element
102: Elemente-Gruppe
102a: einmal-programmierbares Element
102b: einmal-programmierbares Element
103a: Leitung
103b: Leitung
103c: Leitung
103d: Leitung
104a: Leitung
104b: Leitung
104c: Leitung
104d: Leitung
105: Auswerte-Logik-Schaltung
106: Auswerte-Logik-Schaltung
107: Ausgangs-Leitung
108: Ausgangs-Leitung
200: Halbleiter-Bauelement
1101: Elemente-Gruppe
1101a: einmal-programmierbares Element
1101b: einmal-programmierbares Element
1101c: einmal-programmierbares Element
1103a: Leitung
1103b: Leitung
1103c: Leitung
1103d: Leitung
1103e: Leitung
1103f: Leitung
1105: Auswerte-Logik-Schaltung
1107: Ausgangs-Leitung
1200: Halbleiter-Bauelement

Claims

Verfahren zum Programmieren eines Halbleiter-Bauelements (200, 1200), mit mehreren einmal-programmierbaren Elementen (101a, 101b, 1101a, 1101b), die eine Gruppe (101, 1101) von einmal-programmierbaren Elementen bilden, wobei das Verfahren die Schritte aufweist: (a) Belassen der einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem unprogrammierten Zustand, falls durch die Gruppe (101, 1101) eine erste Information gespeichert werden soll; und (b) Programmieren eines ersten einmal-programmierbaren Elements (101a, 1101a) der Gruppe (101, 1101), falls durch die Gruppe (101, 1101) eine zweite, von der ersten Information unterschiedliche Information gespeichert werden soll.
Verfahren nach Anspruch 1, welches außerdem den Schritt aufweist: (c) nach dem Schritt (b) des Programmierens des ersten einmal-programmierbaren Elements (101a, 1101a) der Gruppe (101, 1101), Programmieren eines zweiten einmalprogrammierbaren Elements (101b, 1101b) der Gruppe (101, 1101), falls durch die Gruppe (101, 1101) erneut die erste Information gespeichert werden soll.
Verfahren nach Anspruch 2, welches außerdem den Schritt aufweist: (d) nach dem Schritt (c) des Programmierens des zweiten einmal-programmierbaren Elements (1101b) der Gruppe (1101), Programmieren eines dritten einmal-programmierbaren Elements (1101c) der Gruppe (1101), falls durch die Gruppe (1101) erneut die zweite Information gespeichert werden soll.
Verfahren nach Anspruch 3, welches außerdem den Schritt aufweist: (e) nach dem Schritt (d) des Programmierens des dritten einmal-programmierbaren Elements (1101c) der Gruppe (1101), Programmieren eines vierten einmal-programmierbaren Elements der Gruppe (1101), falls durch die Gruppe (1101) erneut die erste Information gespeichert werden soll.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Information ein Bit „0" ist, und die zweite Information ein Bit „1".
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Information ein Bit „1" ist, und die zweite Information ein Bit „0".
Verfahren nach einem der vorhergehenden Ansprüche, wobei die einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) Laser-Fuse-Widerstände sind.
Verfahren nach einem der Ansprüche 1 bis 6, wobei die einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) E-Fuse-Widerstände sind.
Verfahren zum Betreiben eines Halbleiter-Bauelements (200, 1200), mit mehreren einmal-programmierbaren Elementen (101a, 101b, 1101a, 1101b), die eine Gruppe (101, 1101) von einmal-programmierbaren Elementen bilden, wobei das Verfahren den Schritt aufweist: – Ermitteln, ob durch die Gruppe (101, 1101) eine erste oder eine zweite, von der ersten Information unterschiedliche Information gespeichert ist.
Verfahren nach Anspruch 9, wobei ermittelt wird, dass durch die Gruppe (101, 1101) die erste Information gespeichert ist, wenn die einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem unprogrammierten Zustand sind.
Verfahren nach Anspruch 10, wobei ermittelt wird, dass durch die Gruppe (101, 1101) die zweite Information gespeichert ist, wenn ein erstes einmal-programmierbares Element (101a, 1101a) der Gruppe (101, 1101) in einem programmierten Zustand ist, und die übrigen einmalprogrammierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem unprogrammierten Zustand.
Verfahren nach Anspruch 11, wobei ermittelt wird, dass durch die Gruppe (101, 1101) die erste Information gespeichert ist, wenn das erste und ein zweites einmalprogrammierbares Element (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem programmierten Zustand sind, und die übrigen einmal-programmierbaren Elemente der Gruppe (101, 1101) in einem unprogrammierten Zustand.
Verfahren nach Anspruch 12, wobei ermittelt wird, dass durch die Gruppe (101, 1101) die zweite Information gespeichert ist, wenn das erste und zweite und ein drittes einmal-programmierbares Element (1101a, 1101b, 1101c) der Gruppe (1101) in einem programmierten Zustand sind, und die übrigen einmal-programmierbaren Elemente der Gruppe (1101) in einem unprogrammierten Zustand.
Verfahren nach einem der Ansprüche 9 bis 13, wobei ermittelt wird, dass durch die Gruppe (101, 1101) die zweite Information gespeichert ist, wenn eine ungerade Anzahl der einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem programmierten Zustand ist.
Halbleiter-Bauelement (200, 1200), mit mehreren einmalprogrammierbaren Elementen (101a, 101b, 1101a, 1101b), die eine Gruppe (101, 1101) von einmal-programmierbaren Elementen bilden zum Speichern einer ersten oder einer zweiten, von der ersten Information unterschiedlichen Information.
Halbleiter-Bauelement (200, 1200) nach Anspruch 15, welches außerdem aufweist: – eine Auswerte-Einrichtung (105, 1105) zum Ermitteln, dass durch die Gruppe (101, 1101) die zweite Information gespeichert ist, wenn eine ungerade Anzahl der einmalprogrammierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem programmierten Zustand ist.
Halbleiter-Bauelement (200, 1200) nach Anspruch 15 oder 16, wobei durch die Auswerte-Einrichtung (105, 1105) ermittelt wird, dass durch die Gruppe (101, 1101) die erste Information gespeichert ist, wenn die einmal-programmierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem unprogrammierten Zustand sind.
Halbleiter-Bauelement (200, 1200) nach Anspruch 17, wobei durch die Auswerte-Einrichtung (105, 1105) ermittelt wird, dass durch die Gruppe (101, 1101) die zweite Information gespeichert ist, wenn ein erstes einmalprogrammierbares Element (101a, 1101a) der Gruppe (101, 1101) in einem programmierten Zustand ist, und die übrigen einmalprogrammierbaren Elemente (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem unprogrammierten Zustand.
Halbleiter-Bauelement (200, 1200) nach Anspruch 18, wobei durch die Auswerte-Einrichtung (105, 1105) ermittelt wird, dass durch die Gruppe (101, 1101) die erste Information gespeichert ist, wenn das erste und ein zweites einmalprogrammierbares Element (101a, 101b, 1101a, 1101b) der Gruppe (101, 1101) in einem programmierten Zustand sind, und die übrigen einmal-programmierbaren Elemente der Gruppe (101, 1101) in einem unprogrammierten Zustand.
Halbleiter-Bauelement (200) nach einem der Ansprüche 15 bis 19, welches ein DRAM ist.
Elektronisches System mit einem Halbleiter-Bauelement nach einem der Ansprüche 15 bis 20.
System nach Anspruch 21, welches ein Speichermodul aufweist mit einem Halbleiter-Bauelement nach einem der Ansprüche 15 bis 20.