DE102006059526B4 - Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils - Google Patents

Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils Download PDF

Info

Publication number
DE102006059526B4
DE102006059526B4 DE102006059526A DE102006059526A DE102006059526B4 DE 102006059526 B4 DE102006059526 B4 DE 102006059526B4 DE 102006059526 A DE102006059526 A DE 102006059526A DE 102006059526 A DE102006059526 A DE 102006059526A DE 102006059526 B4 DE102006059526 B4 DE 102006059526B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
semiconductor chip
chip
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006059526A
Other languages
English (en)
Other versions
DE102006059526A1 (de
Inventor
Joachim Dr. Mahler
Edward Dipl.-Ing. Fürgut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006059526A priority Critical patent/DE102006059526B4/de
Publication of DE102006059526A1 publication Critical patent/DE102006059526A1/de
Application granted granted Critical
Publication of DE102006059526B4 publication Critical patent/DE102006059526B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauteil (1), dessen Halbleiterbauteilkomponenten eine besonders zuverlässige Haftung zu einer sie umgebenden Kunststoffgehäusemasse (17) aufweisen, soll durch ein möglichst einfaches Verfahren hergestellt werden. Dazu wird eine Haftvermittlungslösung (13) in den Zwischenraum (11) zwischen der Vorderseite (5) der Flip-Chips (4) und der Oberseite (9) des Substrats (8) eingebracht und das Lösungsmittel aus der Haftvermittlungslösung (13) wird unter Ausbilden einer Haftvermittlungsbeschichtung (16) auf den Vorderseiten (5) der Halbleiterchips (4) und der Oberseite (9) des Substrats (8) verdampft. Anschließend wird der Halbleiterchip (4) und die Oberseite (9) des Substrats (8) in eine Kunststoffgehäusemasse (17) eingebettet.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil, insbesondere mit einem in Flip-Chip-Technologie auf ein Substrat aufgebrachten Halbleiterchip, der in einem Kunststoffgehäuse eingebettet ist. Sie betrifft weiter einen Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.
  • Bei einem solchen Halbleiterbauteil ist problematisch, dass eine mangelnde Haftung zwischen einem Substrat und der Kunststoffgehäusemasse ein Ansammeln von Feuchtigkeit in der Grenzschicht zwischen Substrat und Kunststoffgehäusemasse ermöglicht. Diese Feuchtigkeit expandiert schlagartig, wenn das Halbleiterbauteil beim Auflöten auf eine Leiterplatte in kürzester Zeit von Raumtemperatur auf Temperaturen bis 260°C aufgeheizt wird. Folge der schlagartigen Expansion des Feuchtigkeitsgehalts sind Risse und/oder Brüche in dem Kunststoffgehäuse des Halbleiterbauteils, was als "Popcorn-Effekt" bezeichnet wird.
  • Um diesen Popcorn-Effekt zu verhindern, muss das Ansammeln von Feuchtigkeit in der Grenzschicht zwischen Halbleiterbauteilkomponenten und Kunststoffgehäusemasse verhindert werden. Das Ansammeln der Feuchtigkeit kann durch Verbesserung der Haftung zwischen den Oberflächen der Halbleiterbauteilkomponenten und der Oberfläche der Kunststoffgehäusemasse reduziert werden. Es sind verschiedene Ansätze bekannt, um diese Haftung zu verbessern. Aus der US 5,554,569 ist ein Verfahren zur mechanischen Aufrauung der Oberfläche eines Flachleiterrahmens bekannt. Die aufgeraute Oberfläche ermöglicht eine Verzahnung mit der Kunststoffgehäusemasse und somit eine bessere Haftung. Dieses Verfahren ist jedoch in seiner Durchführung schwierig und kostenintensiv. Zudem lässt sich dieses Verfahren nicht auf allen Substraten anwenden und auch nicht auf der aktiven Oberseite eines Flip-Chips.
  • Die Verwendung von sogenannten Unterfüll-Materialien, die auch Silane als Haftvermittler enthalten können und die unterschiedliche Wärmeausdehnungskoeffizienten von Chip und Substrat ausgleichen sollen, sind beispielsweise aus der US 2004/0082107 A1 , der EP 1 657 742 A1 und der US 6,429,238 B1 bekannt. Unterfüll-Materialien füllen den Zwischenraum zwischen Flip-Chip und Substrat vollständig aus.
  • Ein Verfahren zum Einbringen des Unterfüll-Materials in den Zwischenraum ist aus der US 2003/0170444 A1 bekannt.
  • Insbesondere bei in Flip-Chip-Technologie ausgeführten Halbleiterbauteilen tritt zusätzlich zum Popcorn-Effekt das Problem auf, dass vom Auflöten des Halbleiterchips auf das Substrat korrosive Rückstände von Lötstoplack zwischen dem Halbleiterchip und dem Substrat vorhanden sind, die das Bauteil beschädigen und/oder die Haftung der Kunststoffgehäusemasse zusätzlich herabsetzen können.
  • Es besteht daher noch immer das Bedürfnis für ein Halbleiterbauteil, dessen Halbleiterbauteilkomponenten eine zuverlässige Haftung zu einer sie umgebenden Kunststoffgehäusemasse aufweisen.
  • Dies wird durch den Gegenstand der unabhängigen Patentansprüche erzielt. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Ein erfindungsgemäßes Halbleiterbauteil weist ein Substrat mit einer Oberseite und einer Unterseite und einen auf dem Substrat montierten Halbleiterchip auf. Der Halbleiterchip hat eine Vorderseite und eine Rückseite, wobei auf Kontaktflächen der Vorderseite Flip-Chip-Kontakte angeordnet sind, über die der Halbleiterchip in Flip-Chip-Technologie mit Kontaktanschlussflächen auf der Oberseite des Substrats verbunden ist. Die Vorderseite des Halbleiterchips und die Oberseite des Substrats weisen eine Beschichtung aus Silanen und/oder metallorganischen Molekülen auf.
  • Die Rückseite und die Vorderseite des Halbleiterchips, die Oberflächen der Flip-Chip-Kontakte und die Oberseite des Substrats bilden Grenzflächen zu einer Kunststoffgehäusemasse. Das heißt, der Halbleiterchip ist vollständig und das Substrat ist zumindest mit seiner Oberseite in die Kunststoffgehäusemasse eingebettet.
  • Die Erfindung geht von der Überlegung aus, dass ein möglichst Zeit und Kosten sparendes Herstellverfahren für Halbleiterbauteile möglichst wenige und möglichst einfache Verfahrensschritte aufweisen sollte, die zudem noch für eine große Anzahl von Halbleiterbauteilen gleichzeitig ausgeführt werden können. Für eine bessere Haftung der Kunststoffgehäusemasse auf den Oberflächen der Halbleiterbauteilkomponenten können auch die Lötstoplackrückstände auf der Oberseite des Substrats und der Vorderseite des Halbleiterchips entfernt werden. Einer Reinigungslösung können dazu Primer-Moleküle zur Erzeugung einer Haftvermittlungsschicht beigefügt werden.
  • Auf diese Weise ist es möglich, die Reinigung der entsprechenden Oberflächen und ihre Beschichtung mit einer Haftvermittlungsschicht in einem einzigen Verfahrensschritt durchzuführen. Dazu wird ein Lösungsmittel für die Reinigungs- und Haftvermittlungsschicht gewählt, das sowohl Träger für die Primer-Moleküle der Haftvermittlungsschicht als auch geeignet ist, Rückstände und Verunreinigungen von den zu behandelnden Oberflächen zu lösen. Die Rückstände und Verunreinigungen lassen sich in gelöster Form zusammen mit dem Lösungsmittel verdampfen, während die Primer-Moleküle zurückbleiben und eine Haftvermittlungsschicht bilden.
  • In einem Ausführungsbeispiel weisen nur die Vorderseite des Halbleiterchips und die Oberseite des Substrats die Beschichtung aus Silanen und/oder metallorganischen Molekülen auf, während die übrigen Grenzflächen zu der Kunststoffgehäusemasse von der Beschichtung freigehalten sind. So ist es möglich, eine gezielte Beschichtung und gegebenenfalls Reinigung der besonders betroffenen, das heißt besonders verunreinigten, Oberflächen vorzunehmen. Dazu wird die Reinigungs- bzw. Haftvermittlungslösung sehr einfach in den Zwischenraum zwischen Halbleiterchip und Substrat eingebracht, so dass sich die Haftvermittlungsschicht auf der Vorderseite des Halbleiterchips und auf der Oberseite des Substrats ausbildet.
  • Typischerweise weist der Halbleiterchip eine aktive Vorderseite mit integrierten Schaltkreisen und Kontaktflächen und eine passive Rückseite auf. Es sind jedoch auch andere Ausführungsformen denkbar, beispielsweise eine Umverdrahtungsstruktur und Kontaktflächen auf der Rückseite des Halbleiterchips, beispielsweise, wenn dieser zum Stapeln vorgesehen ist.
  • Die Beschichtung der Vorderseite des Halbleiterchips und der Oberseite des Substrats weist eine Dicke d auf, für die vorteilhafter Weise 1 nm ≤ d ≤ 10 μm gilt. Bevorzugt gilt 10 nm ≤ d ≤ 1 μm. Eine Schicht dieser Dicke kann in dem Zwischenraum zwischen Halbleiterchip und Substrat, der nur wenige 10 μm dick ist, gut aufgebracht werden.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauteils weist folgende Schritte auf: Zunächst wird ein Substrat mit einer Oberseite und einer Unterseite und einer Vielzahl von in Spalten und Zeilen angeordneten Halbleiterbauteilpositionen bereitgestellt, das auf seiner Oberseite Kontaktanschlussflächen aufweist. Ferner wird ein Halbleiterchip mit einer Vorderseite und einer Rückseite, der auf seiner Vorderseite Kontaktflächen aufweist, bereitgestellt.
  • Der Halbleiterchip wird in Flip-Chip-Technik auf die Oberseite des Substrats unter Verbinden der Kontaktflächen auf der Vorderseite mit den Kontaktanschlussflächen des Substrats durch Flip-Chip-Kontakte und unter Ausbilden von Zwischenräumen zwischen der Vorderseite des Halbleiterchips und der Oberseite des Substrats aufgebracht.
  • In die Zwischenräume zwischen der Vorderseite des Halbleiterchips und der Oberseite des Substrats wird eine Reinigungs- und Haftvermittlungslösung eingebracht, die Rückstände von Lötstoplack und andere, die Adhäsion zu einer Kunststoffgehäusemasse herabsetzende Verunreinigungen auf den Oberflächen des Halbleiterbauteils löst. Ihr Lösungsmittel wird anschließend verdampft. Dabei bildet sich eine Haftvermittlungsbeschichtung auf der Vorderseite des Halbleiterchips und der Oberseite des Substrats. Das Halbleiterbauteil wird anschlie ßend in eine Kunststoffgehäusemasse eingebettet, wobei die Rückseite und die Vorderseite des Halbleiterchips, die Oberflächen der Flip-Chip-Kontakte und die Oberseite des Substrats Grenzflächen zu einer Kunststoffgehäusemasse bilden.
  • Werden mehrere Halbleiterbauteile parallel durch Aufbringen mehrerer Halbleiterchips auf jeweilige Halbleiterbauteilpositionen auf einem Substrat für mehrere Halbleiterbauteile hergestellt, werden die Halbleiterchips und die Oberseite des Substrats in eine Kunststoffgehäusemasse eingebettet und der Nutzen wird in Halbleiterbauteile vereinzelt.
  • Im folgenden wird von einer kombinierten reinigungs- und Haftvermittlungslösung ausgegangen, wobei auch alleinig eine Haftvermittlungslösung mit Silanen und/oder metallorganischen Bestandteilen verwendet werden kann.
  • Als Reinigungs- und Haftvermittlungslösung wird in einem Ausführungsbeispiel eine Lösung aus 0,1–10 Massenprozent Silan, 1–10 Massenprozent deionisiertem Wasser und 85–99 Massenprozent Alkohol, beispielsweise Ethanol, verwendet. Als Silan ist beispielsweise N-(3-(trimethoxysilyl)-alkyl)diamin vorgesehen.
  • In einem alternativen Ausführungsbeispiel wird als Reinigungs- und Haftvermittlungslösung eine Lösung aus 0,1–10 Massenprozent metallorganischen Verbindungen, 1–10 Massenprozent deionisiertem Wasser und 85–99 Massenprozent Alkohol, beispielsweise Ethanol, verwendet.
  • Vorteilhafterweise wird das Lösungsmittel durch Aufheizen der Halbleiterbauteile auf eine Temperatur T von mindestens 80 bis 150°C verdampft.
  • Das Einbringen der Reinigungs- und Haftvermittlungslösung in den Zwischenraum erfolgt vorteilhafter Weise in einem Dispensprozess. Aufgrund ihrer geringen Viskosität und der großen Kapillarkräfte, die in dem schmalen Zwischenraum wirken, füllt die Lösung den gesamten Zwischenraum aus.
  • Alternativ kann das Aufbringen der Reinigungs- und Haftvermittlungslösung auch durch Eintauchen erfolgen. In diesem Fall werden vorteilhafter Weise vor dem Tauchen zumindest Teile der Unterseite des Substrats abgedeckt, so dass sie bzw. dort angeordnete Außenkontakte der Halbleiterbauteile von der Beschichtung freigehalten werden.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass es auf besonders einfache Weise eine Haftvermittlung zwischen Ober flächen von Halbleiterbauteilen und einer Kunststoffgehäusemasse bereitstellt. Dabei werden insbesondere die Oberflächen beschichtet, an denen die Haftung aufgrund von Verunreinigungen, beispielweise durch korrosiven Lötstoplack, besonders stark herabgesetzt ist. Durch die gleichzeitige Reinigung dieser Oberflächen durch das Lösungsmittel in der Reinigungs- und Haftvermittlungslösung wird eine besonders gute Haftung erzielt, ohne dass gesonderte oder aufwendige Verfahrensschritte notwendig wären.
  • Das Verfahren lässt sich insbesondere gut bei der Herstellung von Halbleiterbauteilen in einem Nutzen und beim sogenannten Map-Molding einsetzen, bei dem mehrere Halbleiterbauteile vor der Vereinzelung gleichzeitig in einem Moldtool in Kunststoffmasse eingebettet werden.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt schematisch einen Querschnitt durch einen Nutzen mit Halbleiterbauteilen in einem ersten Schritt eines erfindungsgemäßen Verfahrens;
  • 2 zeigt einen zweiten Schritt des erfindungsgemäßen Verfahrens;
  • 3 zeigt einen dritten Schritt des erfindungsgemäßen Verfahrens und
  • 4 zeigt schematisch einen Querschnitt durch das fertige erfindungsgemäße Halbleiterbauteil.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • 1 zeigt im Querschnitt einen Nutzen 3 aus einem Substrat 8 und mehreren in Halbleiterbauteilpositionen 2 aufgebrachten Halbleiterchips 4. In der 1 sind lediglich zwei Halbleiterbauteilpositionen 2 mit Halbleiterchips 4 dargestellt.
  • Die Halbleiterchips 4 weisen eine aktive Vorderseite 5 und eine passive Rückseite 6 auf, wobei auf der aktiven Vorderseite 5 nicht dargestellte Kontaktflächen der Halbleiterchips 4 angeordnet sind.
  • Das Substrat 8 weist eine Oberseite 9 und eine Unterseite 10 auf, wobei auf der Oberseite 9 nicht dargestellte Kontaktanschlussflächen angeordnet sind. Die Halbleiterchips 4 sind über Flip-Chip-Kontakte 7 auf das Substrat 8 montiert, die die Kontaktflächen der Halbleiterchips 4 mit den Kontaktanschlussflächen auf der Oberseite 9 des Substrats 8 elektrisch und mechanisch verbinden.
  • Als Substrat ist in diesem Ausführungsbeispiel ein Umverdrahtungssubstrat vorgesehen, wie es üblicherweise für Halbleiterbauteile in Flip-Chip-Technik verwendet wird. Denkbar ist aber als Substrat beispielsweise auch ein Flachleiterrahmen.
  • Zum Auflöten der Halbleiterchips 4 auf das Substrat 8 wird üblicherweise eine Lötstoplackschicht auf das Substrat aufgebracht, von der nur die Kontaktanschlussflächen freigehalten sind und die ein Benetzen der übrigen Oberseite 9 des Substrats 8 verhindert. Nach dem Löten verbleiben Rückstände des korrosiven Lötstoplacks in dem Zwischenraum 11 zwischen der aktiven Vorderseite 5 der Halbleiterchips 4 und der Oberseite 9 des Substrats 8.
  • 2 zeigt diese Verunreinigungen 12, die beispielsweise auf der aktiven Vorderseite 5 der Halbleiterchips 4 und auf der Oberseite 9 des Substrats 8 sitzen. Diese Verunreinigungen 12 sind nicht nur korrosiv und können daher auf Dauer Teile des Halbleiterchips beschädigen, sondern sie setzen auch die Adhäsion der aktiven Vorderseite 5 der Halbleiterchips 4 und der Oberseite 9 des Substrats 8 zu einer Kunststoffgehäusemasse herab.
  • 2 zeigt einen ersten Schritt eines erfindungsgemäßen Verfahrens. In den Zwischenraum 11 zwischen der aktiven Vorderseite 5 der Halbleiterchips 4 und der Oberseite 9 des Substrats 8 wird eine Reinigungs- und Haftvermittlungslösung 13 eingebracht, die ein Lösungsmittel und Primer-Moleküle 14 enthält. Dabei fungiert das Lösungsmittel gleichzeitig als Träger für die Primer-Moleküle 14 und als Reinigungsmittel, das die Verunreinigungen 12 löst. Die Primer-Moleküle 14 sind Moleküle, die zur Ausbildung einer haftvermittelnden Schicht vorgesehen sind.
  • Die Reinigungs- und Haftvermittlungslösung 13 wird in dem in 2 gezeigten Ausführungsbeispiel in einem Dispens-Prozess mit Hilfe eines Dispens-Werkzeugs 15 in den Zwischenraum 11 eingebracht. Aufgrund der niedrigen Viskosität der Reinigungs- und Haftvermittlungslösung 13 und der hohen Kapillarkräfte, die in den nur wenige 10 μm breiten Zwischenraum 11 wirken, kriecht die Reinigungs- und Haftvermittlungslösung 13 in den Zwischenraum 11 und füllt ihn vollständig aus.
  • In einem anschließenden Verfahrenschritt, dessen Ergebnis in 3 dargestellt ist, wird der gesamte Nutzen 3 auf eine Temperatur oberhalb der Siedetemperatur des Lösungsmittels aufgeheizt. Diese Siedetemperatur liegt typischerweise bei 80–150°C. Das aufgeheizte Lösungsmittel verdampft, zurück bleiben lediglich die Primer-Moleküle, die nunmehr eine haftvermittelnde Beschichtung 16 auf den aktiven Vorderseiten 5 der Halbleiterchips 4 und auf der Oberseite 9 des Substrats 8 bilden.
  • Die haftvermittelnde Beschichtung 16 besteht dabei im Wesentlichen aus Silanen oder metallorganischen Molekülen, die beim Aufbringen und/oder Aushärten einer Kunststoffgehäusemasse beispielsweise vernetzen und somit eine besonders gute Verbindung zwischen den Halbleiterchips 4 bzw. dem Substrat 8 einerseits und der Kunststoffgehäusemasse andererseits sicherstellen.
  • 4 zeigt das fertige, nach dem erfindungsgemäßen Verfahren hergestellte und aus dem Nutzen vereinzelte Halbleiterbauteil 1. Das Halbleiterbauteil 1 weist in dieser Ausführungsform einen Halbleiterchip 4 auf, der in Flip-Chip-Technik auf der Oberseite 9 des Substrats 8 montiert ist. Der Halbleiterchip 4 ist vollständig, das Substrat 8 mit seiner Oberseite 9 in eine Kunststoffgehäusemasse 17 eingebettet, die ein schützendes Gehäuse für das Halbleiterbauteil 1 bildet.
  • Zum Einbetten in die Kunststoffgehäusemasse wird beispielsweise ein Map-Molding-Prozess eingesetzt, der es erlaubt, Halbleiterbauteile eines ganzen Nutzens gleichzeitig mit einem Kunststoffgehäuse zu versehen.
  • Die Verunreinigungen wie beispielsweise Lötstoprückstände sind mit Hilfe des Lösungsmittels aus der Reinigungs- und Haftvermittlungslösung aus dem Zwischenraum 11 entfernt worden.
  • Die Vorderseite 5, die Rückseite 6 und die Seitenflächen 18 des Halbleiterchips 4 sowie die Oberseite 9 des Substrats 8 und die Oberflächen der Flip-Chip-Kontakte 7 bilden Grenzflächen zu der Kunststoffgehäusemasse 17. Von diesen Grenzflächen sind jedoch lediglich die aktive Vorderseite 5 des Halbleiterchips 4 und die Oberseite 9 des Substrats 8 mit der haftvermittelnden Beschichtung 16 überzogen.
    • 1
    Halbleiterbauteil
    2
    Halbleiterbauteilposition
    3
    Nutzen
    4
    Halbleiterchip
    5
    aktive Vorderseite
    6
    passive Rückseite
    7
    Flip-Chip-Kontakt
    8
    Substrat
    9
    Oberseite
    10
    Unterseite
    11
    Zwischenraum
    12
    Verunreinigung
    13
    Reinigungs- und Haftvermittlungslösung
    14
    Primer-Moleküle
    15
    Dispens-Werkzeug
    16
    haftvermittelnde Beschichtung
    17
    Kunststoffgehäusemasse
    18
    Seitenflächen

Claims (15)

  1. Halbleiterbauteil (1), das folgende Merkmale aufweist: – ein Substrat (8), das eine Oberseite (9) und eine Unterseite (10) aufweist; – einen auf dem Substrat (8) montierten Halbleiterchip (4), mit einer Vorderseite (5) und einer Rückseite (6); – auf Kontaktflächen der Vorderseite (5) sind Flip-Chip-Kontakte (7) angeordnet, über die der Halbleiterchip (4) in Flip-Chip-Technologie mit Kontaktanschlussflächen auf der Oberseite (9) des Substrats (8) verbunden ist; – die Vorderseite (5) des Halbleiterchips (4) und die Oberseite (9) des Substrats (8) weisen eine haftvermittelnde Beschichtung (16) aus Silanen und/oder metallorganischen Molekülen auf; – die Rückseite (6) und die Vorderseite (5) des Halbleiterchips (4), die Oberflächen der Flip-Chip-Kontakte (7) und die Oberseite (9) des Substrats (8) bilden Grenzflächen zu einer Kunststoffgehäusemasse (17).
  2. Halbleiterbauteil nach Anspruch 1, wobei nur die Vorderseite (5) des Halbleiterchips (4) und die Oberseite (9) des Substrats (8) die Beschichtung (16) aus Silanen und/oder metallorganischen Molekülen aufweisen, während die übrigen Grenzflächen zu der Kunststoffgehäusemasse (17) von der Beschichtung (16) freigehalten sind.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, wobei der Halbleiterchip (4) eine aktive Vorderseite (5) mit integrierten Schaltkreisen aufweist.
  4. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, wobei die Beschichtung (16) der Vorderseite (5) des Halbleiterchips (4) und der Oberseite (9) des Substrats (8) eine Dicke d aufweist, für die 1 nm ≤ d ≤ 10 μm gilt.
  5. Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 4, wobei die Beschichtung (16) der Vorderseite (5) des Halbleiterchips (4) und der Oberseite (9) des Substrats (8) eine Dicke d aufweist, für die 10 nm ≤ d ≤ 1 μm gilt.
  6. Nutzen (3) mit in Zeilen und Spalten angeordneten Halbleiterbauteilen (1) nach einem der Ansprüche 1 bis 5.
  7. Verfahren zur Herstellung eines Halbleiterbauteils (1), das folgende Schritte aufweist: – Bereitstellen eines Substrats (8) mit einer Oberseite (8) und einer Unterseite (10), das auf seiner Oberseite (9) Kontaktanschlussflächen aufweist; – Bereitstellen eines Halbleiterchips (4) mit einer Vorderseite (5) und einer Rückseite (6), der auf seiner Vorderseite (5) Kontaktflächen aufweist; – Aufbringen des Halbleiterchips (4) in Flip-Chip-Technik auf die Oberseite (9) des Substrats (8) unter Verbinden der Kontaktflächen auf der Vorderseite (5) mit den Kontaktanschlussflächen des Substrats (8) durch Flip-Chip-Kontakte (7) und unter Ausbilden von Zwischenräumen (11) zwischen der Vorderseite (5) des Halbleiterchips (4) und der Oberseite (9) des Substrats (8); – Einbringen einer Haftvermittlungslösung (13) in die Zwischenräume (11) zwischen den Vorderseiten (5) des Halbleiterchips (4) und der Oberseite (9) des Substrats (8); – Verdampfen eines Lösungsmittels aus der Haftvermittlungslösung (13) unter Ausbilden einer Haftvermittlungsbeschichtung (16) auf der Vorderseite (5) des Halbleiterchips (4) und der Oberseite (9) des Substrats (8); – Einbetten des Halbleiterchips (4) und der Oberseite (9) des Substrats (8) in eine Kunststoffgehäusemasse (17), wobei die Rückseite (6) und die Vorderseite (5) des Halbleiterchips (4), die Oberflächen der Flip-Chip-Kontakte (7) und die Oberseite (9) des Substrats (8) Grenzflächen zur Kunststoffgehäusemasse (17) bilden.
  8. Verfahren nach Anspruch 7, wobei als Haftvermittlungslösung (13) eine Lösung aus 0,1–10 Massenprozent Silan, 1–10 Massenprozent deionisiertem Wasser und 85–99 Massenprozent Ethanol verwendet wird.
  9. Verfahren nach Anspruch 8, wobei als Silan N-(3-(trimethoxysilyl)-alkyl)diamin vorgesehen ist.
  10. Verfahren nach Anspruch 7, wobei als Haftvermittlungslösung (13) eine Lösung aus 0,1–10 Massenprozent metallorganischen Verbindungen, 1–10 Massenprozent deionisiertem Wasser und 85–99 Massenprozent Alkohol verwendet wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei das Lösungsmittel durch Aufheizen der Halbleiterbauteile (1) auf eine Temperatur T von mindestens 80–150°C verdampft wird.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Aufbringen der Haftvermittlungslösung (13) in einem Dispensprozess erfolgt.
  13. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Aufbringen der Haftvermittlungslösung (13) durch Tauchen erfolgt.
  14. Verfahren nach Anspruch 13, wobei vor dem Tauchen zumindest Teile der Unterseite (10) des Substrats (8) abgedeckt werden, so dass sie von der Beschichtung (16) freigehalten werden.
  15. Verfahren nach einem der Ansprüche 7 bis 14, wobei die Haftvermittlungslösung (3) eine Reinigungslösung enthält.
DE102006059526A 2006-12-14 2006-12-14 Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils Expired - Fee Related DE102006059526B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006059526A DE102006059526B4 (de) 2006-12-14 2006-12-14 Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006059526A DE102006059526B4 (de) 2006-12-14 2006-12-14 Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE102006059526A1 DE102006059526A1 (de) 2008-06-26
DE102006059526B4 true DE102006059526B4 (de) 2008-09-25

Family

ID=39431344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006059526A Expired - Fee Related DE102006059526B4 (de) 2006-12-14 2006-12-14 Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils

Country Status (1)

Country Link
DE (1) DE102006059526B4 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US6429238B1 (en) * 1999-06-10 2002-08-06 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US20030170444A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6713858B2 (en) * 1999-03-19 2004-03-30 International Business Machines Corporation Flip-chip package with optimized encapsulant adhesion and method
US20040082107A1 (en) * 2002-10-28 2004-04-29 Intel Corporation Flip-chip system and method of making same
US20040251561A1 (en) * 2003-06-11 2004-12-16 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
US20050175850A1 (en) * 2002-11-20 2005-08-11 Tomoegawa Paper Co., Ltd Flexible metal laminate and heat-resistant adhesive composition
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
EP1657742A1 (de) * 2004-11-12 2006-05-17 Delphi Technologies, Inc. Flip-Chip-System mit organischer/anorganischer hybrider Unterfüllmasse

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US6713858B2 (en) * 1999-03-19 2004-03-30 International Business Machines Corporation Flip-chip package with optimized encapsulant adhesion and method
US6429238B1 (en) * 1999-06-10 2002-08-06 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US20030170444A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20040082107A1 (en) * 2002-10-28 2004-04-29 Intel Corporation Flip-chip system and method of making same
US20050175850A1 (en) * 2002-11-20 2005-08-11 Tomoegawa Paper Co., Ltd Flexible metal laminate and heat-resistant adhesive composition
US20040251561A1 (en) * 2003-06-11 2004-12-16 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
EP1657742A1 (de) * 2004-11-12 2006-05-17 Delphi Technologies, Inc. Flip-Chip-System mit organischer/anorganischer hybrider Unterfüllmasse

Also Published As

Publication number Publication date
DE102006059526A1 (de) 2008-06-26

Similar Documents

Publication Publication Date Title
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102009051342A1 (de) Mikroelektronisches Gehäuse und Verfahren zum Anordnen in einem Gehäuse
DE102005053842A1 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE102012100231B4 (de) Halbleiterchip
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102012105599B4 (de) Verfahren zum Anbringen einer Metallfläche an einem Träger, Verfahren zum Anbringen eines Chips an einem Chipträger, Chip-Einhäusungsmodul und Einhäusungsmodul
DE102005054268B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE102006059526B4 (de) Halbleiterbauteil, Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102013114907A1 (de) Verfahren zur Herstellung eines Chipmoduls
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102009012522A1 (de) Halbleiteranordnung und Herstellungsverfahren
DE102006049476A1 (de) Halbleiterchip, Halbleiterchipstapel und Verfahren zur Stapelmontage von Halbleiterchips
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee