DE102006053958A1 - Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon - Google Patents

Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon Download PDF

Info

Publication number
DE102006053958A1
DE102006053958A1 DE102006053958A DE102006053958A DE102006053958A1 DE 102006053958 A1 DE102006053958 A1 DE 102006053958A1 DE 102006053958 A DE102006053958 A DE 102006053958A DE 102006053958 A DE102006053958 A DE 102006053958A DE 102006053958 A1 DE102006053958 A1 DE 102006053958A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
bonding
bonding layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006053958A
Other languages
English (en)
Other versions
DE102006053958B4 (de
Inventor
Yumi Kariya Maruyama
Makoto Kariya Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006053958A1 publication Critical patent/DE102006053958A1/de
Application granted granted Critical
Publication of DE102006053958B4 publication Critical patent/DE102006053958B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)

Abstract

Ein Halbleitersubstrat (21) wird mit einer Verbindungsfläche (41a) einer Schicht (41) in Verbindung gebracht und ist entlang vorbestimmter Trennlinien (VI, VL1-VL14) des Halbleitersubstrates unterteilbar, indem die Schicht gedehnt wird, so dass Halbleiterchips gebildet werden. Eine Bondierschicht (52, 53, 54) zum Verbinden der Substratfläche des Halbleitersubstrates mit der Verbindungsfläche der Schicht kann in jedem Bereich zwischen der Substratfläche und der Verbindungsfläche der Schicht ausgebildet werden, der von den vorbestimmten Trennlinien eingefasst ist. Wenn somit die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander in Verbindung gebracht werden, erreicht die Bondierschicht eine der vorbestimmten Trennlinien, die zwischen den Bereichen verlaufen, nicht. Die Bondierschicht kann z. B. in punktartigen Segmenten oder in einem Gittermuster zwischen der Substratfläche oder dem Halbleitersubstrat und der Verbindungsfläche der Schicht ausgebildet werden.

Description

  • Die vorliegende Erfindung betrifft ein Verbindungs- oder Bondierverfahren zur Verbindung eines Halbleitersubstrats und einer Schicht, (beispielsweise in Form eines folienartigen Materials), wobei diese Schicht verwendet wird, wenn das Halbleitersubstrat zur Bildung von einzelnen Halbleiterchips zerteilt wird. Weiterhin betrifft die vorliegende Erfindung ein Herstellungsverfahren für Halbleiterchips, welche von einem Halbleitersubstrat abgetrennt oder abgeteilt werden.
  • Wenn Halbleiterchips hergestellt werden, werden Linien, entlang denen das Halbleitersubstrat zu zerteilen ist, durch einen Schneidvorgang oder dergleichen in das Halbleitersubstrat eingearbeitet und das Substrat wird dann mit einer Schicht, beispielsweise aus einem folienartigen Material oder dergleichen verbunden. Diese Schicht wird dann gedehnt und erweitert, um eine Belastung auf das Halbleitersubstrat in Richtung dessen Ebene aufzubringen und das Substrat wird hierdurch in die Halbleiterchips unterteilt.
  • Die 13A und 13B zeigen ein bekanntes Herstellungsverfahren für Halbleiterchips C. 13A zeigt den Zustand, wo ein Halbleitersubstrat W an eine dehnbare Kunststoffschicht oder Kunststofffolie S angeheftet ist und der Umfangsabschnitt der Schicht S wird von einem Rahmen F getragen; 13B zeigt den Vorgang, bei dem das Halbleitersubstrat W mittels einer Schubvorrichtung M in Halbleiterchips C unterteilt wird.
  • Wie in 13A gezeigt, weist das Halbleitersubstrat W Halbleitervorrichtungen D (Elemente) auf, die auf der Substratoberfläche ausgebildet sind, sowie Linien L, entlang denen das Substrat unterteilt werden soll und welche durch einen Schneidvorgang oder dergleichen eingearbeitet werden. Weiterhin ist eine Substratfläche des Halbleitersubstrats W auf dessen Rückseite mit einer dehnbaren Kunststoffschicht S in Verbindung. Über die gesamte Fläche der Schicht S ist eine Bondierschicht B ausgebildet, mittels der das Halbleitersubstrat W durch Verwendung eines unter Ultraviolettlicht aushärtenden Klebers oder dergleichen angeheftet oder angeklebt wird. Die gesamte Substratfläche des Halbleitersubstrats W auf der Rückseite ist in Verbindung mit der Bondierschicht B. Der Umfangsabschnitt der Schicht S wird von dem umlaufenden Rahmen F gehalten.
  • Gemäß 13B ist die Schubvorrichtung M unterhalb des Halbleitersubstrats W angeordnet und kann durch eine nicht gezeigte Bewegungseinheit nach oben und unten bewegt werden. Sie wird verwendet, um von der Rückseite der Schicht S Druck auf das Halbleitersubstrat W aufzubringen, so dass dieses nach oben geschoben wird. Damit wird die Schicht S in Ebenenrichtung (die Richtungen der Pfeile F1 und F2 in der Zeichnung) gedehnt oder gereckt. Im Ergebnis wird eine Belastung auf das mit der Schicht S in Verbindung stehende Halbleitersubstrat W in Richtung dieser Ebene aufgebracht und das Halbleitersubstrat W wird in eine Vielzahl von Halbleiterchips C unterteilt (vergleiche JP-A-2004-349456).
  • Dieses bekannte Verfahren zur Herstellung von Halbleiterchips weist jedoch ein Problem auf. Die Dehnung der Schicht S wird durch die Bondierschicht B in der Nähe der Linien L, entlang denen das Substrat unterteilt werden sollte, eingeschränkt oder begrenzt und manchmal kann nicht ausreichend Kraft auf die Linien L aufgebracht werden, entlang denen das Substrat unterteilt werden sollte. Mit anderen Worten, das Halbleitersubstrat W wird nicht korrekt unterteilt, beispielsweise wie in 13B mit Bezugszeichen X angegeben und dies senkt die Ausbeute an Halbleiterchips C.
  • Wie weiterhin durch das Bezugszeichen Y in 13B angedeutet, können Partikel oder pulverartige Bestandteile von der Bondschicht B, welche zusammen mit der Dehnung der Schicht S geweitet wird, sich regellos fliegend verteilen, wenn das Halbleitersubstrat W unterteilt wird und können sich auf den Halbleitervorrichtungen D niederschlagen.
    •
  • Angesichts des Voranstehenden ist es eine Hauptaufgabe der vorliegenden Erfindung, ein Verbindungsverfahren zur Verbindung eines Halbleitersubstrats und einer Schicht zu schaffen, mittels dem die Ausbeute an Halbleiterchips verbessert wird, welche durch Unterteilen oder Zerteilen des Halbleitersubstrats gebildet werden, wobei verhindert werden soll, dass Pulver oder Partikel von einer Bondierschicht sich an Halbleitervorrichtungen niederschlagen, wenn das Halbleitersubstrat unterteilt wird.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Herstellungsverfahren für Halbleiterchips aus einem Halbleitersubstrat zu schaffen.
  • Gemäß einem Beispiel der vorliegenden Erfindung ist bei einem Halbleitersubstrat, welches an eine Verbindungsfläche einer Schicht anheftbar ist und entlang bestimmter Trennlinien unterteilbar ist, in dem die Schicht geweitet wird, um Halbleiter chips zu bilden, eine Bondierschicht zum Bondieren einer Substratfläche des Halbleitersubstrates und der Verbindungsfläche der Schicht miteinander in jedem Bereich ausgebildet, der von bestimmten Trennlinien umfasst ist, wobei die Bondierschicht zwischen der Substratfläche und der Verbindungsfläche der Schicht liegt. Hierbei ist die Bondierschicht so ausgebildet, dass, wenn die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander bondiert (verbunden) werden, die Bondierschicht nicht irgendeine der bestimmten Trennlinien erreicht, welche zwischen den Bereichen verlaufen.
  • Wenn folglich die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander bondiert (miteinander verbunden, aneinander angeheftet) werden, liegt keine Bondierschicht an den bestimmen Trennlinien vor. Somit kann die Bondierschicht auch nicht die Dehnung der Schicht im Nahbereich der vorbestimmten Trennlinien unterbinden oder einschränken. Im Ergebnis kann das Halbleitersubstrat fehlerfrei in die Halbleiterchips unterteilt werden und die Ausbeute an Halbleiterchips lässt sich verbessern. Da die zum Dehnen der Schicht notwenige Kraft verringert wird, wird die Bondierschicht nicht abgerissen oder abgeschält. Da weiterhin keine Bondierschicht an den vorbestimmten Trennlinien vorhanden ist, kann Pulver oder können Partikel von der Bondierschicht, welche zusammen mit der Dehnung der Schicht gedehnt wird, nicht beliebig in alle Richtungen fliegen und/oder sich an Halbleitervorrichtungen anheften oder niederschlagen, wenn das Halbleitersubstrat unterteilt wird.
  • Die Bondierschicht kann auch in punktartigen Segmenten ausgebildet werden, welche zwischen der Substratfläche des Halbleitersubstrats und der Verbindungsfläche der Schicht verstreut oder verteilt sind. Da die punktartigen Segmente der Bondierschicht zwischen der Substratfläche und der Verbindungsfläche der Schicht verteilt sind, lässt sich die Menge an Kleber zur Ausbildung der Bondierschicht verringern.
  • Die Bondierschicht kann auch in einem Netz- oder Gittermuster ausgebildet sein, wo sich Streifen einander entlang der Verbindungsfläche der Schicht mit Ausnahme von denjenigen Abschnitten schneiden, wo Streifen der Bondierschicht und irgendwelche der bestimmten Trennlinien einander überlappen. Weiterhin kann die Bondierschicht an der Verbindungsfläche der Schicht ausgebildet werden. In diesem Fall können das Halbleitersubstrat und die Schicht einfach miteinander verbunden werden, in dem lediglich das vorbereitete Substrat auf die Schicht gelegt und Druck ausgeübt wird. Alternativ kann die Bondierschicht auf der Substratfläche des Halb leitersubstrates ausgebildet werden. In diesem Fall lässt sich die Bondierschicht besonders präzise relativ zu den vorbestimmten Trennlinien aufbringen bzw. positionieren. Es besteht daher keine Wahrscheinlichkeit, dass ein überflüssiges Segment der Bondierschicht aufgrund einer Verschiebung sich auf einer der vorbestimmten Trennlinien befindet.
  • Die Verbindungsfläche der Schicht kann Vertiefungsabschnitte haben, die in Dickenrichtung zurückspringen und die Bondierschicht kann in den Vertiefungsabschnitten ausgebildet werden. Selbst wenn dann die Verbindungsfläche der Schicht an das Halbleitersubstrat gepresst wird, um das Halbleitersubstrat und die Schicht miteinander zu verbinden, kann die Bondierschicht nicht in Richtung der Ebene des Halbleitersubstrates kriechen und die vorbestimmten Trennlinien erreichen.
  • Bei einem Beispiel eines Herstellungsverfahrens für Halbleiterchips gemäß einer vorliegenden Erfindung wird eine Bondierschicht zum Bondieren oder Verbinden einer Substratfläche eines Halbleitersubstrats und einer Verbindungsfläche einer Schicht miteinander an einer Mehrzahl von Positionen teilweise zwischen der Substratfläche und der Verbindungsfläche der Schicht aufgebracht. Ein Laserkopf, der Laserlicht entlang der bestimmten Trennlinien zum Unterteilen des Halbleitersubstrates projiziert, wird so bewegt, dass Laserlicht von einer Seite des Halbleitersubstrates aufgebracht wird, derart, dass ein Lichtkonvergenzpunkt oder Brennpunkt innerhalb des Halbleitersubstrates zu liegen kommt, um aufgrund einer Multiphotonenabsorption an dem Lichtkonvergenzpunkt einen modifizierten Bereich zu erzeugen und die Schicht wird geweitet oder gereckt, so dass das Halbleitersubstrat entlang der vorbestimmten Trennlinien unterteilt wird, wobei der modifizierte Bereich der Ausgangspunkt zu Bildung der Halbleiterchips ist. Bei dem Herstellungsverfahren wird weiterhin der modifizierte Bereich mit Ausnahme irgendeiner der vorbestimmten Trennlinien gebildet.
  • Mit diesem Herstellungsverfahren lässt sich die Ausbeute an Halbleiterchips verbessern, welche durch Zerteilen oder Unterteilen eines Halbleitersubstrats gebildet werden und es lässt sich Pulver oder Partikelflug von der Bondierschicht verringern, der ansonsten von der Bondierschicht herrührt und sich an den Halbleitervorrichtungen niederschlagen kann, wenn das Halbleitersubstrat unterteilt wird.
    •
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung von bevorzugten Ausführungsformen anhand der Zeichnung.
  • Es zeigt:
  • 1A eine Draufsicht auf ein Halbleitersubstrat und 1B einen Schnitt entlang Linie IB-IB in 1A;
  • 2A eine Draufsicht auf eine Schicht, an welcher ein Halbleitersubstrat anzuheften ist und auf einen Rahmen, der die Schicht hält und 2B eine schematische Schnittdarstellung entlang IIB-IIB in 2B, wo veranschaulicht ist, wie das Halbleitersubstrat an der Schicht angeheftet ist.
  • 3 eine schematische Darstellung einer Herstellungsanordnung zur Herstellung von Halbleiterchips, wobei ein Halbleitersubstrat mit Laserlicht bestrahlt wird.
  • 4A eine schematische Darstellung eines Halbleitersubstrats vor dessen Unterteilung und 4B eine schematische Darstellung eines Halbleitersubstrats nach dessen Unterteilung;
  • 5A eine schematische Darstellung eines Beispiels der Ausgestaltung einer Schicht zur Verwendung bei einem Bondier- oder Anheftverfahren für ein Halbleitersubstrat und eine Schicht gemäß einer zweiten Ausführungsform.
  • 6 eine schematische Darstellung eines Abwandlungsbeispiels der zweiten Ausführungsform;
  • 7A eine Draufsicht auf eine Schicht, an welcher ein Halbleitersubstrat anzuheften ist und auf einen Rahmen, der die Schicht hält und 7B eine Schnittdarstellung entlang Linie VIIB-VIIB in 7A zur Veranschaulichung eines Halbleitersubstrates, welches an der Schicht an einer virtuellen Linie VL12 angeheftet ist;
  • 8 eine schematische Darstellung eines Laserlichtbestrahlungsverfahren zur Verwendung in einem Anheftverfahren für ein Halbleitersubstrat und eine Schicht gemäß einer dritten Ausführungsform;
  • 9 eine schematische Darstellung eines Abwandlungsbeispiels der dritten Ausführungsform;
  • 10 eine schematische Darstellung des Aufbaus, bei welchem vertiefte Abschnitte in Dickenrichtung einer Schicht zurückspringend in der Verbindungsfläche der Schicht ausgebildet sind und die Bondierschicht in den vertieften Abschnitten gebildet ist;
  • 11 eine erläuternde Darstellung eines Aufbaus, bei dem vertiefte Abschnitte, die in Dickenrichtung der Schicht zurückspringen, in der Verbindungsfläche der Schicht ausgebildet sind;
  • 12 eine schematische Darstellung des Aufbaus, bei dem eine Bondierschicht über die gesamte Fläche einer Schicht hinweg ausgebildet ist; und
  • 13A eine schematische Darstellung eines Zustands im Stand der Technik, wo ein Halbleitersubstrat an eine Schicht angeheftet ist und ein Umfangsabschnitt der Schicht von einem Rahmen gehalten wird und 13B eine schematische Darstellung des Vorgangs, bei dem das Halbleitersubstrat mittels einer Schubvorrichtung in Halbleiterchips unterteilt wird.
  • (Erste Ausführungsform)
  • Es erfolgt nun eine Beschreibung eines Bondier- oder Anheftverfahrens für ein Halbleitersubstrat und eine Schicht gemäß der ersten Ausführungsform der Erfindung unter Bezugnahme auf die zugehörigen Figuren der Zeichnung.
  • In der nachfolgenden Beschreibung und den zugehörigen Ansprüchen seien die Begriffe „Bondieren", „Anheften" etc. als ein punktueller oder flächiger Verbindungsvorgang zu verstehen. Weiterhin sind „Zerteilen", „Unterteilen", „Teilen", „Trennen" etc. als Äquivalente zu verstehen. Schließlich sind „Dehnen", „Recken", „Weiten" etc. ebenfalls als Äquivalente zu verstehen.
  • 1A ist eine Draufsicht auf ein Halbleitersubstrat 21 und 1B ist eine Schnittdarstellung entlang Linie IB-IB in 1A. Zunächst sei der Aufbau des Halbleitersubstrats 21 beschrieben. Eine dünne scheibenförmige Platte des Halbleitersubstrats 21 aus Silizium oder einem anderen geeigneten Halbleitermaterial wird gemäß 1A vorbereitet. An einem Teil des Umfangs des Halbleitersubstrats 21 ist eine Ausrichtungsabflachung OF ausgebildet, welche die Kristallausrichtung angibt. Auf einer Substratfläche oder Substratoberfläche 21a des Halbleitersubstrats 21 sind Halbleitervorrichtungen 24 (Halbleiterelemente) mittels allgemein bekannter Diffusi onsprozesse oder dergleichen in einem Schachbrett- oder Gittermuster ausgebildet und zueinander ausgerichtet.
  • In der Substratfläche 21a zwischen den einzelnen Halbleitervorrichtungen 24 sind vorbestimmte Trennlinien DL1 bis DL14 so gebildet, dass sie sich in Richtung einer rückwärtigen Fläche (Substratfläche) 21B in Dickenrichtung des Halbleitersubstrats 21 erstrecken. Diese vorbestimmten Trennlinien sind Linien, entlang denen das Halbleitersubstrat 21 in seiner Dickenrichtung zu unterteilen ist. Die Trennlinien DL1 bis DL7 verlaufen in einer Richtung im Wesentlichen senkrecht zur Ausrichtungsabflachung OF, so dass sie parallel zueinander sind. Die Trennlinien DL8 bis DL14 verlaufen in einer Richtung im Wesentlichen parallel zur Ausrichtungsabflachung OF und parallel zueinander. Das heißt, die vorbestimmten Trennlinien DL1 bis DL7 und die vorbestimmten Trennlinien DL8 bis DL14 schneiden einander im Wesentlichen senkrecht.
  • Jede Halbleitervorrichtung 24 ist an ihren vier Seiten von den bestimmten Trennlinien DL eingefasst. Das Halbleitersubstrat 21 wird entlang der bestimmten Trennlinien DL11 unterteilt und eine Mehrzahl von Halbleiterchips 22 mit jeweils einer Halbleitervorrichtung 24 hierauf wird somit erhalten. Zwei einander benachbarte Halbleiterchips 22 werden voneinander an den vorbestimmten Trennlinien DL getrennt, die sich in Dickenrichtung des Halbleitersubstrats 21 erstrecken.
  • In der nachfolgenden Beschreibung werden Abschnitte, welche von dem Halbleitersubstrat 21 abgetrennt worden sind und von denen angenommen wird, dass sie nach Unterteilung des Substrates Halbleiterchips werden, ebenfalls als Halbleiterchips bezeichnet. Diese Halbleiterchips 22 werden gebildet, in dem das Halbleitersubstrat ebenfalls entlang vorbestimmter Trennlinien DL in Dickenrichtung in einem Schneidprozess unterteilt wird. Danach werden sie verschiedenen Bearbeitungen unterworfen, beispielsweise Einbau, Bondierung, Verkapseln etc. und werden hiermit in Form von gepackten ICs vervollständigt.
  • Wie in 1B gezeigt, so liegen beispielsweise sechs Halbleiterchips 22a bis 22f auf dem Halbleitersubstrat 21 entlang der Linie IB-IB vor. Um diese Halbleiterchips 22a bis 22f voneinander zu trennen, werden sieben vorbestimmte Trennlinien DL1 bis DL7 und Trennlinien DL11 und DL12 (1A), welche in 1B nicht sichtbar sind, verwendet. Modifizierte Bereiche K (siehe 3), welche Ausgangs- oder Startpunkte für die Unterteilung werden, sind in den vorbestimmten Trennlinien DL1 bis DL7, DL11 und DL12 in Dickenrichtung des Halbleitersubstrats 21 durch ein nachfolgend noch zu beschreibendes Verfahren gebildet.
  • Nachfolgend wird der Aufbau der Schicht beschrieben.
  • 2A ist eine Draufsicht auf eine dehnbare Schicht oder Folie 41 aus Kunststoff oder Kunstharz, an welcher das Halbleitersubstrat 21 angeheftet wird und auf einen Rahmen 42, der die Schicht 41 hält und 2B ist eine schematische Schnittdarstellung entlang Linie IIB-IIB in 2B, wo das Halbleitersubstrat 21 in Verbindung mit der Schicht 41 gezeigt ist. Die dehnbare Schicht 41 dient zur Anheftung an die rückwärtige Fläche 21b des Halbleitersubstrats 21 gegenüber der Substratfläche 21a des Halbleitersubstrats 21 (Fig. B). Wie in 2A gezeigt, ist der Umfangsabschnitt der Schicht 41 von dem umlaufenden Rahmen 42 gehalten, der auch eine Spannung auf die Schicht aufbringt.
  • An einer Verbindungsfläche 41a der Schicht 41, welche an die rückwärtige Fläche 21b des Halbleitersubstrats 21 anzuheften ist, sind virtuelle Linien VL1 bis VL14 und Bereiche VC gebildet, die von den virtuellen Linien VL1 bis VL14 eingefasst sind. Wenn das Halbleitersubstrat 21 an einer Positionierlinie 51 der Schicht 41 zur Anordnung des Substrates in Position angeheftet wird, entsprechen die virtuellen Linien VL1 bis VL14 den vorbestimmten Trennlinien DL1 bis DL14 (1A). Jeder Bereich VC entspricht jeweils einem Bereich auf der rückwärtigen Fläche 21b des Halbleitersubstrats 21, der von den bestimmten Trennlinien DL eingefasst ist. Ein Segment einer Bondierschicht 52 aus einem Kleber, beispielsweise einem unter UV-Licht härtenden Kleber ist in jedem Bereich VC ausgebildet.
  • Die Segmente der Bondierschicht 52 sind so gebildet, dass, wenn die rückwärtige Fläche 21B des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 durch Druckaufbringung miteinander verbunden oder aneinander angeheftet werden, sie nicht die virtuellen Linien VL erreichen, welche zwischen einander angrenzenden Bereichen VC verlaufen.
  • In diesem Beispiel ist jedes Segment der Bondierschicht 52 im Wesentlichen in Rechteckform ausgebildet, wobei jeder Rand des Segmentes der Bondierschicht 52 in einem bestimmten Abstand von den virtuellen Linien VL liegt, von welchen es eingefasst wird.
  • Das Halbleitersubstrat 21 wird von oberhalb der Schicht 41, welche von dem Rahmen 42 gehalten wird, nach unten bewegt, wobei die rückwärtige Fläche 21b des Halbleitersubstrats 21 parallel zur Verbindungsfläche 41a der Schicht 41 ausgerichtet ist. Dann wird das Halbleitersubstrat 21 auf der Verbindungsfläche 41a der Schicht 41 abgelegt, so dass sein Umfang in Fluchtung mit der Positionierlinie 51 ist. Die Verbindungsfläche 41a weist die vorher dort ausgebildete Bondierschicht 52 auf. Damit können das Halbleitersubstrat 21 und die Schicht 41 problemlos miteinander verbunden oder aneinander angeheftet werden, in dem lediglich die rückwärtige Fläche 21b des Substrats auf der Verbindungsfläche 41a der Schicht 41 angeordnet wird und dann Druck auf das Halbleitersubstrat 21 ausgeübt wird.
  • Wenn die rückwärtige Fläche 21b des Halbleitersubstrats 21 gegen die Verbindungsfläche 41a der Schicht 41 gedrückt wird, werden die Segmente der Bondierschicht 52 in Richtung der Ebene gedehnt oder gereckt. Die Segmente der Bondierschicht 52 sind jedoch so ausgebildet, dass sie die jeweiligen virtuellen Linien VL, welche zwischen einander benachbarten Bereichen VC vorhanden sind, nach dem Druckvorgang oder Pressvorgang nicht erreichen.
  • Wie in 2B gezeigt, sind sechs Halbleiterchips 22a bis 22f entlang der Linie IIB-IIB im Bereich des Halbleitersubstrats ausgebildet, welches an die Schicht 41 angeheftet ist. Jedes Segment der Bondierschicht 52 verbindet die rückwärtige Fläche 21b des Halbleitersubstrats 21 und die Verbindungsfläche 21a der Schicht 41 miteinander. Auch wenn eine Dehnung in Ebenenrichtung erfolgt, werden die vorbestimmten Trennlinien DL1 bis DL7 nicht erreicht, da die Bondierschichten 52 eine geringere Fläche als die Bodenfläche eines jeden Halbleiterchips 22a bis 22f einnehmen.
  • Das heißt, jedes Segment der Bondierungsschicht 52 ist so gebildet, dass sein jeweiliger Bereich oder seine jeweilige Fläche kleiner als jeder Bereich VC ist. Die Ausbildung erfolgt in einer derartigen Größe, dass folgende Implementierung möglich ist: wenn die rückwärtige Fläche 21b des Halbleitersubstrats 21 gegen die Verbindungsfläche 21a der Schicht 41 gedrückt wird, um das Substrat und die Schicht miteinander zu verbinden, wird ausreichend Adhäsion erhalten; wenn die Bondierschicht 52 in Ebenenrichtung gedehnt oder geweitet wird, erreichen die Segmente der Bondierschicht 52 die virtuellen Linien VL nicht.
  • Mit anderen Worten, ein Abstand zwischen einem jeden Rand oder einer jeden Endkante eines Segments der Bondierschicht 52 und der benachbarten oder gegenüberliegenden virtuellen Linie VL wird so gesetzt, dass, wenn die rückwärtige Fläche 21b des Halbleitersubstrats 21 gegen die Verbindungsfläche 41a der Schicht 41 gedrückt wird, besagte Ränder der Segmente der Bondierschicht 52, die in Ebenenrichtung erweitert werden, dennoch die virtuellen Linien VL nicht erreichen. Die Form der Segmente der Verbindungsschicht 52 kann beliebig sein, so lange die obige Bedingung erfüllt ist. Beispielsweise kann eine Kreisform vorliegen oder eine hohle Formgebung (Ringform) oder eine im Wesentlichen rechteckförmige oder quadratische Form. Auch können kleine rechteckige Teilsegmente in Reihen und/oder Spalten innerhalb eines Segments angeordnet sein.
  • Nachfolgend wird die Ausbildung eines modifizierten Bereichs (Spaltbereichs) mittels Laserlichtbestrahlung beschrieben. 3 ist eine schematische Darstellung, welche eine Herstellungsanordnung 1 (Herstellungsmaschine) zur Herstellung von Halbleiterchips zeigt, bei der ein Halbleitersubstrat mit Laserlicht bestrahlt wird. Wie in 3 gezeigt, ist die Herstellungsanordnung 1 zur Ausbildung der Halbleiterchips mit einem Laserkopf 31 versehen, der Laserlicht L projiziert. Der Laserkopf 31 hat eine Kondensorlinse 32, welche das Laserlicht L bündelt und in der Lage ist, das Laserlicht L in einer bestimmten Brennweite zu fokussieren. Bei diesem Beispiel ist der Laserkopf so gesetzt, dass der Lichtkonvergenzpunkt P des Laserlichts L an einer Stelle gebildet wird, die in einer Tiefe d von der Substratfläche 21a des Halbleitersubstrats 21 aus liegt.
  • Zur Bildung eines modifizierten Bereichs K innerhalb des Halbleitersubstrats 21 wird eine der vorbestimmten Trennlinien DL gemäß 1A mit Laserlicht für eine Halbleitersubstraterkennung abgetastet und ein mit dem Laserlicht L zu bestrahlender Bereich wird festgesetzt. Die Beschreibung erfolgt hierbei anhand des Falls, wo modifizierte Bereiche K an der vorbestimmten Trennlinie DL4 auszubilden sind.
  • Der Laserkopf 31 wird veranlasst, eine Abtastbewegung entlang der vorbestimmten Trennlinie DL4 (in Richtung des Pfeils F4 in der Zeichnung) zu machen, wie in 3 gezeigt. Wenn dies erfolgt, wird Laserlicht L von der Seite der Substratfläche 21a her aufgestrahlt. Im Ergebnis wird bei diesem Durchgang ein modifizierter Bereich K aufgrund einer Multiphotonenabsorption in einer Tiefe d gebildet, wo der Lichtkonvergenzpunkt P des Laserlichts L verlaufen ist.
  • Eine Multiphotonenabsorption ist als eine Absorption einer Mehrzahl homogener oder heterogener Photonen durch eine Substanz definiert. Aufgrund dieser Multiphotonenabsorption tritt ein als optischer Schaden bezeichenbares Phänomen am Lichtkonvergenzpunkt P und in der Nähe des Punktes P innerhalb des Halbleitersub strats W auf. Hierdurch wird eine thermische Verwerfung und wird eine Rissbildung in diesem Bereich ausgelöst. Im Ergebnis wird eine Schicht, wo sich Risse anhäufen, gebildet, d. h. der modifizierte Bereich K.
  • Eine beliebige Anzahl von Schichten modifizierter Bereiche K kann in einer beliebigen Tiefe innerhalb des Dickenbereichs des Halbleiterbereiches 21 durch Einstellen der Tiefe d des Lichtkonvergenzpunktes P des Laserlichtes L gebildet werden. Wenn beispielsweise das Halbleitersubstrat relativ dick ist, wird der Lichtkonvergenzpunkt P in Dickenrichtung bewegt und ein modifizierter Bereich K wird durchgängig oder an einer Mehrzahl von Punkten entlang der vorbestimmten Trennlinie DL in Dickenrichtung des Substrates gebildet. Somit lässt sich das Halbleitersubstrat 21 fehlerfrei zerteilen.
  • Was die anderen vorbestimmten Trennlinien DL betrifft, so wird auch dort ein modifizierter Bereich K wie bei der vorbestimmten Trennlinie DL4 gebildet.
  • Bei üblichen Fällen, wo ein modifizierter Bereich K durch Anwendung von Laserlicht L gebildet wird, kann sich das folgende Problem ergeben, wenn die Bondierschicht 52 an der vorbestimmten Trennlinie DL4 ausgebildet ist: Wenn der Lichtkonvergenzpunkt P des Laserlichtes L innerhalb der Bondierschicht 52 oder in unmittelbarer Nähe der rückwärtigen Fläche 21b des Halbleitersubstrates 21 zu liegen kommt, kann die Qualität der Bondierschicht 52 durch Wärmeeinwicklung verändert werden. Wenn daher das Halbleitersubstrat 21 unterteilt wird, kann Pulver oder können Partikel von der modifizierten Bondierschicht 52 in alle Richtungen wegfliegen und sich an den Halbleitervorrichtungen 24 niederschlagen, wenn das Halbleitersubstrat 21 geteilt wird.
  • Bei der erfindungsgemäßen Ausführungsform tritt dieses Problem jedoch nicht auf. Selbst wenn Laserlicht L in der Nähe der rückwärtigen Fläche 21b des Halbleitersubstrates 21 entlang der vorbestimmten Trennlinie DL4 zur Ausbildung modifizierter Bereiche K fokussiert wird, liegt keine Bondierschicht 52 auf oder bei der vorbestimmten Trennlinie DL4 vor, wie in 2B gezeigt. Somit wird in der Bondierschicht 52 auch kein modifizierter Abschnitt gebildet.
  • Nachfolgend wird eine Zerteilung oder Unterteilung des Halbleitersubstrats 21 beschrieben.
  • Wenn auf das Halbleitersubstrat 21 eine Belastung aufgebracht wird, werden Risse in Dickenrichtung des Substrates entwickelt, wobei die modifizierten Bereiche K die Ausgangspunkte hierfür sind. Somit wird das Halbleitersubstrat 21 entlang der vorbestimmten Trennlinien DI in die einzelnen Halbleiterchips unterteilt. Hierbei erstreckt sich das unterteilte Teil zum Unterteilen des Halbleitersubstrats 21 in Dickenrichtung des Halbleitersubstrats.
  • 4A ist eine schematische Darstellung, welche den Zustand eines Halbleitersubstrats vor der Unterteilung zeigt und 4B ist eine schematische Darstellung, die ein Halbleitersubstrat nach der Unterteilung zeigt. Wie in 4A gezeigt, wird der Rahmen 42 mittels einer nicht gezeigten Befestigungsvorrichtung festgelegt, wobei das Halbleitersubstrat 21 an der Schicht 41 angeheftet ist. Der Rahmen wird oberhalb einer Schubvorrichtung (Stempel) 43 festgelegt, welche durch ein nicht gezeigtes Antriebsteil nach oben/unten bewegbar ist. Die obere Fläche der Schubvorrichtung 43 ist eine flache Fläche, deren Größe im Wesentlichen gleich der Größe der rückwärtigen Fläche 21b des Halbleitersubstrats 21 ist.
  • Wie in 4B gezeigt, wird das Halbleitersubstrat 21 von der rückwärtigen Seite der Schicht 41 her hochgeschoben, so dass das Substrat angehoben wird. Somit liegt die obere Fläche der Schubvorrichtung 43 an der gesamten rückwärtigen Fläche 21b des Halbleitersubstrats 21 mit der Schicht 41 an und die Schicht 41 wird in Ebenenrichtung gedehnt oder gereckt (Richtungen der Pfeile F5 und F6 in 4B).
  • Aus diesem Grund wirkt eine Zugbelastung auf die vorbestimmten Trennlinien DL1 bis DL7 und die vorbestimmten Trennlinien DL11 und DL12 (1A) und Risse entwickeln sich, wobei die modifizierten Bereiche K (3) die Ausgangspunkte hierfür sind. Damit wird das Halbleitersubstrat 21 entlang der vorbestimmten Trennlinien DL1 bis DL7 und der vorbestimmten Trennlinien DL11 und DL12 in die Halbleiterchips 22a bis 22f unterteilt.
  • Wie oben erwähnt, unterbindet oder behindert die Bondierschicht 52 die Dehnung der Schicht 51 in der Nähe der vorbestimmten Trennlinien DL nicht. Damit lässt sich die Belastung zur Unterteilung des Halbleitersubstrats 21 in die Halbleiterchips 22 wirksam auf die vorbestimmten Trennlinien DL aufbringen. Im Ergebnis kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 wird verbessert. Da die zum Dehnen der Schicht 41 notwendige Kraft verringert wird, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 52 abreißt oder abgeschält wird.
  • Da weiterhin keine Bondierschicht 52 entlang der vorbestimmten Trennlinien DL vorhanden ist, fliegt kein Pulver oder keine Partikel von der sich ausdehnenden Bondierschicht 52 weg und haften sich möglicherweise an den Halbleitervorrichtungen 24 an, wenn das Halbleitersubstrat unterteilt wird.
  • Auswirkungen und Vorteile der ersten Ausführungsform werden nachfolgend beschrieben.
  • Bei der ersten Ausführungsform ist die Bondierschicht 52, welche die rückwärtige Fläche 21b des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 miteinander verbindet, in den Bereichen auf der rückwärtigen Fläche 21b ausgebildet, welche von den vorbestimmten Trennlinien DL eingefasst sind. Das heißt, die Bondierschichten 52 sind zwischen der rückwärtigen Fläche 21b des Halbleitersubstrats 21 und der Verbindungsfläche 41a der Schicht 41 entsprechend innerhalb der jeweiligen Bereiche ausgebildet, welche von den Trennlinien DL definiert sind, und zwar jeweils in Entsprechung zu den Halbleiterchips 22. Weiterhin ist die Bondierschicht 52 so gebildet, dass die rückwärtige Fläche 21b und die Verbindungsfläche 41a der Schicht 41 miteinander verbunden und aneinander angeheftet werden, wobei die Bondierschicht 52 die bestimmten Trennlinien DL zwischen den aneinander angrenzenden oben erwähnten Bereichen nicht erreicht. Wenn deshalb die Substratfläche 21a des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 miteinander in Verbindung gebracht werden, liegt keine Bondierschicht 52 an den vorbestimmten Trennlinien DL vor, welche zwischen den oben erwähnten einander benachbarten Bereichen sind. Daher kann die Bondierschicht 52 das Dehnen der Schicht 41 im Nahbereich der Trennlinien DL nicht unterbinden oder behindern. Folglich kann das Halbleitersubstrat 21 fehlerfrei in eine Mehrzahl von Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 lässt sich verbessern. Da die zum Dehnen oder Aufweiten der Schicht 41 notwendige Kraft verringert ist, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 52 abreißt oder abgeschält wird. Da weiterhin keine Bondierschicht 52 an den vorbestimmten Trennlinien DL vorhanden ist, besteht keine Wahrscheinlichkeit, dass Pulver oder Partikel von der Bondierschicht 52, welche sich beim Dehnen der Schicht 41 von der Bondierschicht 52 ergeben können, unkontrolliert herumfliegen und sich an den Halbleitervorrichtungen 24 anheften, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Das heißt, bei dem Bondier- oder Verbindungsverfahren für das Halbleitersubstrat 21 mit der Schicht 41 gemäß der ersten Ausführungsform lässt sich die Aus beute an Halbleiterchips 22, welche durch Unterteilen des Halbleitersubstrats 21 erhalten werden, verbessern und Pulver oder Partikel von der Bondierschicht 52 können daran gehindert werden, sich an den Halbleitervorrichtungen 24 niederzuschlagen und anzuheften, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Da die Bondierschicht 52 an der Verbindungsfläche 41a der Schicht 41 ausgebildet ist, lassen sich das Halbleitersubstrat und die Schicht 41 problemlos miteinander verbinden, indem lediglich die rückwärtige Fläche 21b des Substrats 21 auf die Verbindungsfläche 41a der Schicht 41 gelegt wird und dann Druck aufgebracht wird.
  • (Zweite Ausführungsform)
  • Ein Beispiel einer zweiten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 5 beschrieben. 5 ist eine schematische Darstellung, welche ein Beispiel einer Schicht zeigt, welche bei einem Bondierverfahren für ein Halbleitersubstrat 21 und eine Schicht 41 bei der zweiten Ausführungsform verwendbar ist.
  • An einer Verbindungsfläche 41a der Schicht 41 sind gemäß 5 Segmente einer Bondierschicht 53 in kleiner kreisförmiger Punktform in gleichmäßigen Abständen auf geraden Linien angeordnet, welche parallel zu den virtuellen Linien VL1 bis VL14 und hierzu verschoben verlaufen. Weiterhin liegen die Segmente der Bondierschicht 53 in der Nähe der Ecken eines jeden Bereichs VC mit einer Rate von vier Segmenten pro einem Bereich VC. Das heißt, die Segmente der Bondierschicht 53 sind zwischen der rückwärtigen Fläche 21b des Halbleitersubstrats 21 und der Verbindungsfläche 41a der Schicht 41 verteilt und eine Verbindung erfolgt nur an den punktförmigen Abschnitten in der Nähe der vier Ecken einer jeden Fläche, wo ein Halbleiterchip 21 anzuheften ist. Daher lassen sich das Halbleitersubstrat 21 und die Schicht 41 effektiv miteinander mit geringerer Menge an Bondierschicht 53 verbinden. Da die Abschnitte in der Nähe der Ecken eines jeden Halbleiterchips 22 liegen, wo Brüche auftreten können, erfolgt eine Befestigung und Sicherung, wenn das Halbleitersubstrat 21 unterteilt wird, so dass Brüche effektiv verringert werden können.
  • Keine Bondierschicht 53 liegt auf den virtuellen Linien VL im Beispiel von 5. Wenn daher die rückwärtige Fläche 21b (1b) des Halbleitersubstrats 21 an der Verbindungsfläche 41a der Schicht 41 befestigt wird, liegt keine Bondierschicht an den vorbestimmten Trennlinien DL (1a) vor. Folglich behindert oder unterbindet die Bondierschicht nicht die Dehnung der Schicht 41 in der Nähe der vorbestimmten Trennlinien DL. Aus diesem Grund kann eine Belastung zum Unterteilen des Halbleitersubstrats 21 in die Halbleiterchips 22 effektiv an den vorbestimmten Trennlinien DL aufgebracht werden. Folglich kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 ist verbessert.
  • Da keine Bondierschicht 53 an den vorbestimmten Trennlinien DL im Beispiel von 5 vorliegt, besteht auch keine Wahrscheinlichkeit, dass Pulver oder Partikel von der gedehnten Bondierschicht 53 in alle Richtungen fliegen und sich an den Halbleitervorrichtungen 24 anhaften.
  • Die Anordnung der Segmente der Bondierschicht 53 ist nicht auf das in 5 gezeigte Beispiel beschränkt. Die Segmente oder Punkte der Bondierschicht 53 können auch in höherer und gegebenenfalls geringerer Dichte ausgebildet werden.
  • Wie beispielsweise in 6 gezeigt, sind drei Reihen von Segmenten der Bondierschicht 53 pro Seite eines jeden Bereichs VC vorhanden, so dass Reihen von Segmenten der Bondierschicht 53 in einem Gittermuster angeordnet sind. Bei dieser Anordnung sind die Segmente der Bondierschicht 53 mit relativ hoher Dichte vorgesehen, so dass die Kraft zum Verbinden der rückwärtigen Fläche 21b des Halbleitersubstrats 21 mit der Verbindungsfläche erhöht ist. Damit kann eine Belastung beim Unterteilen des Halbleitersubstrats 21 durch Dehnen der Schicht 41 noch besser auf die bestimmten Trennlinien DL aufgebracht werden und das Halbleitersubstrat 21 kann fehlerfrei in die Halbleiterchips 22 unterteilt werden.
  • Bei dem Beispiel gemäß 6 liegt ein Teil der Bondierschicht 53 auf den bestimmten Trennlinien DL vor. Da jedoch die Menge kleiner im Vergleich zu Fällen ist, wo die Bondierschicht an der gesamten Verbindungsfläche 41a der Schicht 41 aufgebracht ist, wird eine Dehnung der Schicht 41 in der Nähe der Trennlinien DL nicht wesentlich behindert oder gar unterbunden. Da die Kraft, die zum Dehnen der Schicht 41 notwendig ist, verringert ist, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 53 abreißt oder abgeschält wird. Weiterhin, wenn das Halbleitersubstrat 21 unterteilt wird, besteht keine Wahrscheinlichkeit, dass Pulver von der Bondierschicht 53 unkontrolliert herumfliegt und sich an den Halbleitervorrichtung 24 anhaftet. Weiterhin kann der umgewandelte Teil der Bondierschicht 53 auf Grund der Hitzeeinwirkung vom Laserlicht L auf den bestimmten Trennlinien DL verringert wer den, so dass die Pulver- oder Partikelerzeugung von der Bondierschicht verringert werden kann.
  • Die Segmente der Bondierschicht 53 in den 5 und 6 müssen nicht linear angeordnet sein. Sie können auch konzentrisch angeordnet sein oder regellos nach dem Zufallsprinzip verteilt sein. In jedem Fall sind die Segmente der Bondierschicht 53 zwischen der rückwärtigen Fläche 21b des Halbleitersubstrats 21 und der Verbindungsfläche 41a der Schicht 41 verteilt; daher ist die Wahrscheinlichkeit, dass sie auf den vorbestimmten Trennlinien DL liegen, gering und die Menge solcher Segmente ist – wenn überhaupt – gering. Aus diesem Grund kann die Bondierschicht das Dehnen der Schicht 41 in der Nähe der vorbestimmten Trennlinien DL weder unterbinden noch wesentlich behindern. Weiterhin, wenn das Halbleitersubstrat 21 unterteilt wird, besteht keine Wahrscheinlichkeit, dass Pulver oder Partikel von der Bondierschicht 53 gelöst werden und sich an den Halbleitervorrichtungen 24 niederschlagen.
  • In den Beispielen der zweiten Ausführungsform gemäß den 5 und 6 sind die verbleibenden Teile ähnlich oder identisch zu denjenigen der obigen ersten Ausführungsform.
  • Mit den Beispielen der zweiten Ausführungsform lassen sich die folgenden Effekte und Vorteile erhalten.
  • Bei der zweiten Ausführungsform sind die Segmente der Bondierschicht 53, welche die rückwärtige Fläche 21b des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 miteinander verbinden, punktartig zwischen der rückwärtigen Fläche 21b des Halbleitersubstrats 21 und der Verbindungsfläche 41a der Schicht 41 verteilt. Dies verringert die Menge an Segmenten der Bondierschicht 53, welche direkt auf den vorbestimmten Trennlinien DL vorhanden sein können. Daher liegt im Wesentlichen kein Einfluss der Bondierschicht 53 hinsichtlich der Dehnbarkeit der Schicht 41 in der Nähe der Trennlinie DL vor. Im Ergebnis kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 ist verbessert. Da weiterhin die zum Dehnen der Schicht 41 notwendige Kraft verringert ist, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 53 abreißt oder abgestreift wird. Weiterhin besteht keine Wahrscheinlichkeit, dass der folgende Vorgang stattfindet: Pulver oder Partikel von der Bondierschicht 53, welche zusammen mit der Dehnung der Schicht 41 gedehnt wird, verteilt sich regellos in alle Richtungen und haftet sich an den Halbleitervorrichtungen 24 an, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Das heißt, bei dem Verbindungs- oder Bondierverfahren zur Verbindung eines Halbleitersubstrats 21 und einer Schicht 41 gemäß der zweiten Ausführungsform kann die Ausbeute an Halbleiterchips 22, die durch Unterteilen des Halbleitersubstrats 21 gewonnen werden, verbessert werden und es kann verhindert werden, dass Pulver von der Bondierschicht 53 sich an den Halbleitervorrichtungen 24 anhaftet, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Da die Segmente der Bondierschicht 53 an Punkten zwischen der rückwärtigen Fläche 21b und der Verbindungsfläche 41a der Schicht 41 liegen, kann die Menge an Kleber oder dergleichen, der zur Ausbildung der Bondierschicht 53 notwendig ist, effektiv verringert werden.
  • Da die Bondierschicht 53 an der Verbindungsfläche 41a der Schicht 41 ausgebildet ist, lassen sich das Halbleitersubstrat 21 und die Schicht 41 problemlos miteinander verbinden, indem nur die rückwärtige Fläche 21b des Halbleitersubstrats 21 auf die Schicht 41 gelegt und dann Druck aufgebracht wird.
  • Selbst wenn ein Teil der Bondierschicht 53 auf einer oder mehreren der Trennlinien DL vorhanden ist, ist die Menge hiervon kleiner als im Vergleich zu Fällen, wo die Bondierschicht flächig auf der gesamten Verbindungsfläche 41a der Schicht 41 ausgebildet ist. Damit ist die Menge an Bondierschicht 53, welche durch Hitzeeinwirkung vom Laserlicht L modifiziert oder umgewandelt wird, sehr klein, so dass die Menge an Pulver effektiv verringert wird, welche möglicherweise an den Halbleitervorrichtungen 24 anhaftet. Hast ja diesen „Vorteil" doch zum 36. Mal übersetzt ☺ ...
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der Erfindung wird nun unter Bezugnahme auf die 7A bis 9 beschrieben. 7A ist eine Draufsicht auf eine Schicht 41, auf der ein Halbleitersubstrat 21 geheftet ist und auf einen Rahmen 42, der die Schicht 41 hält und 7B ist eine Schnittdarstellung entlang Linie VIIB-VIIB in 7A, wo das Halbleitersubstrat an der Schicht 41 entlang einer virtuellen Linie VL12 angeheftet gezeigt ist.
  • Eine Bondierschicht 54 ist wie in 7A gezeigt aufgebaut. Streifen der Bondierschicht mit einer Breite äquivalent annähernd 1/5 der Länge einer Seite eines Bereichs VC liegen parallel zu virtuellen Linien VL entlang der Verbindungsfläche 41a der Schicht 41. Die Bondierschicht ist in Gitterform ausgebildet, wobei die Streifen der Bondierschicht 54 einander rechtwinklig schneiden. Die Streifen der Bondierschicht 54 sind so angeordnet, dass der Abstand zwischen den einzelnen „Gitterstäben" im Wesentlichen gleich der Länge einer Seite eines jeden Bereichs VC ist und jeder Schnitt der „Gitterstäbe" liegt in der Mitte eines jeden Bereichs VC. Das heißt, es ist kein Abschnitt ausgebildet, wo ein Streifen der Bondierschicht 54, welche das Gitter bilden, und eine bestimmte Trennlinie DL einander linear überlagern.
  • Was jeden Bereich VC betrifft, so sind Streifen der Bondierschicht 54 in einem Kreuzmuster ausgebildet, wobei ihre Schnittpunkte in der Mitte der Verbindungsfläche im Bereich VC liegen. Somit kann das Halbleitersubstrat 21 fest angeheftet werden, so dass eine Belastung gleichförmig auf die einzelnen Halbleiterchips 22 aufgebracht und verteilt wird. Die Belastung zum Unterteilen des Halbleitersubstrats 21 in die Halbleiterchips 22 kann fehlerfrei auf die vorbestimmten Trennlinien DL aufgebracht werden. Aus diesem Grund kann das Halbleitersubstrat 21 auch fehlerfrei in die Halbleiterchips 22 unterteilt werden.
  • Nimmt man die bestimmte Trennlinie DL12 als ein Beispiel, so existiert die Bondierschicht 54 in der Mitte zwischen angrenzenden bestimmten Trennlinien DL1 bis DL7, wie in 7B gezeigt. Beispielsweise existiert die Bondierschicht 54 in der Mitte zwischen der bestimmten Trennlinie DL1 und der bestimmten Trennlinie DL2. Da jedoch ihr Mengenanteil kleiner als im Vergleich zu Fällen ist, wo das Substrat vollflächig auf die gesamte Fläche der Schicht 41 aufgebracht ist, unterbindet die Bondierschicht eine Dehnung der Schicht 41 in der Nähe der bestimmten Trennlinie DL12 nicht. Da weiterhin eine Kraft, die zum Dehnen der Schicht 41 nötig ist, verringert ist, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 54 abreißt oder abgeschält wird. Weiterhin besteht keine Wahrscheinlichkeit, dass Pulver oder Partikel sich von der Bondierschicht 54 lösen und sich an den Halbleitervorrichtungen 24 anheften, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Weiterhin muss das Halbleitersubstrat 21 nicht mit Laserlicht L in Bereichen bestrahlt werden, wo die Bondierungsschicht 54 auf einer bestimmten Trennlinie DL ausgebildet ist.
  • Der Laserkopf 31 wird veranlasst, eine Abtastbewegung entlang der bestimmten Trennlinie DL12 in Richtung des Pfeils F7 in 8 zu machen. Somit wird das Laserlicht L auf das Halbleitersubstrat 21 aufgebracht und die oben erwähnten modifizierten Bereiche (Spaltbereiche oder umgewandelte Bereiche) werden innerhalb des Substrats 21 in dessen Dickenrichtung gebildet. In diesem Fall wird die Beleuchtung mit Laserlicht L an denjenigen Abschnitten gestoppt, wo die Bondierschicht 54 vorhanden ist. Dies wird nachfolgend näher erläutert: das Halbleitersubstrat 21 wird mit Laserlicht L in Bereichen bestrahlt, wo die Bondierschicht 54 nicht ausgebildet ist, beispielsweise in den mit (a) oder (c) markierten Bereichen. Die Bestrahlung mit Laserlicht L wird in Bereichen gestoppt, wo die Bondierschicht 54 vorhanden ist, beispielsweise in dem mit (b) markierten Bereich. Somit kann die Bondierschicht 54 vollständig davor geschützt werden, durch den Hitzeeinfluss vom Laserlicht L umgewandelt und modifiziert zu werden. Im Ergebnis besteht keine Wahrscheinlichkeit, dass Pulver oder Partikel von der modifizierten Bondierschicht 54 sich ablösen und an den Halbleitervorrichtungen 24 anhaften, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Diese Ausführungsform muss nicht wie in den 7A und 7B gezeigt aufgebaut sein. Beispielsweise kann der Abstand zwischen den einzelnen „Gitterstäben" verringert werden und die Breite der Streifen der Bondierschicht 54 kann beliebig gewählt werden. Die Streifen der Bondierschicht 54 müssen nicht parallel zu den virtuellen Linien VL sein und die Streifen der Bondierschicht müssen einander auch nicht in rechten Winkeln schneiden.
  • Wie weiterhin in 9 gezeigt, können die Streifen der Bondierschicht 54 in Kombination mit den Punkten der Bondierschicht 53 angeordnet werden, wie in der zweiten Ausführungsform beschrieben. Mit diesem Aufbau kann eine Belastung effektiv auf die Ecken der Halbleiterchips 22 aufgebracht werden, wo Absplitterungen auftreten können und das Halbleitersubstrat 21 kann zuverlässiger unterteilt werden.
  • Bei der dritten Ausführungsform ist die Bondierschicht 54, welche die rückwärtige Fläche 21b des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 miteinander verbindet, in Gitterform ausgebildet. Das heißt, die Streifen der Bondierschicht 54 sind zwischen der rückwärtigen Fläche 21b des Halbleitersubstrats 21 und der Verbindungsfläche 41a der Schicht 41 entlang der Verbindungsfläche 41a der Schicht 41 so ausgebildet, dass sie einander schneiden. Weiterhin ist hierbei kein Abschnitt gebildet, wo ein Streifen der Bondierschicht 54 und eine bestimmte Trennlinie DL einander linear überlagern. Damit kann der Anteil an Bondierschichten 54, der auf bestimmten Trennlinien DL vorhanden ist, verringert werden. Somit besteht im Wesentlichen kein Einfluss seitens der Bondierschicht 54, die Dehnung der Schicht 41 in der Nähe der bestimmten Trennlinie DL zu behindern oder gar zu unterbinden. Im Ergebnis kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 kann verbessert werden.
  • Da weiterhin die Kraft zur Ausdehnung der Schicht 41 verringert ist, besteht keine Wahrscheinlichkeit, dass die Bondierschicht 54 abgerissen oder abgestreift wird. Weiterhin besteht nur eine geringe Wahrscheinlichkeit, dass Pulver von der sich zusammen mit der Dehnung der Schicht 41 ausdehnenden Bondierschicht 54 in alle Richtungen wegfliegt und sich an den Halbleitervorrichtungen 24 anheftet, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Bei einem Bondier- oder Verbindungsverfahren zum Verbinden des Halbleitersubstrats 21 mit der Schicht 41 bei der dritten Ausführungsform kann die Ausbeute an Halbleiterchips 22, die durch Unterteilen des Halbleitersubstrats 21 erhalten werden, verbessert werden und Pulver von der Bondierschicht 54 kann daran gehindert werden, sich an den Halbleitervorrichtungen 24 anzuheften, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Da die Bondierschicht 54 auf der Verbindungsfläche 41a der Schicht 41 ausgebildet ist, kann das Halbleitersubstrat 21 problemlos mit der Schicht 41 verbunden werden, indem lediglich die rückwärtige Fläche 21b des Substrats 21 auf die Verbindungsfläche 41a der Schicht 41 gelegt und dann Druck aufgebracht wird.
  • Die Menge der Bondierschicht 54 auf den bestimmten Trennlinien DL ist kleiner im Vergleich zu Fällen, wo die Bondierschicht vollflächig auf der gesamten Verbindungsfläche 41a der Schicht 41 ausgebildet ist. Die Menge an Bondierschicht 54, welche durch den Hitzeeinfluss vom Laserlicht L modifiziert und umgewandelt wird, ist sehr gering, so dass die Menge an Pulver, welches von der modifizierten Bondierschicht 54 in allen Richtungen wegfliegen und sich an den Halbleitervorrichtungen 24 anheften kann, wenn das Halbleitersubstrat 21 unterteilt wird, verringert ist.
  • Für den Fall eines Aufbaus, bei dem das Halbleitersubstrat 21 nicht mit Laserlicht L in den Bereichen bestrahlt wird, wo die Bondierschicht 54 auf einer bestimmten Trennlinie DL ausgebildet ist, kann die Bondierschicht 54 daran gehindert werden, durch den Hitzeeinfluss vom Laserlicht L, das auf die bestimmten Trennlinien DL aufgebracht wird, modifiziert und umgewandelt zu werden. Daher besteht nicht die Wahrscheinlichkeit, dass Pulver von der modifizierten Bondierschicht 54 in allen Richtungen wegfliegt und sich an den Halbleitervorrichtungen 24 anheftet, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Insoweit zusammenfassend wird somit bei der vorliegenden Erfindung ein Halbleitersubstrat mit einer Verbindungsfläche einer Schicht in Verbindung gebracht und ist entlang vorbestimmter Trennlinien unterteilbar, indem die Schicht gedehnt wird, so dass Halbleiterchips gebildet werden. Eine Bondierschicht zum Verbinden der Substratfläche des Halbleitersubstrates mit der Verbindungsfläche der Schicht kann in jedem Bereich zwischen der Substratfläche und der Verbindungsfläche der Schicht ausgebildet werden, der von den vorbestimmten Trennlinien eingefasst ist. Wenn somit die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander in Verbindung gebracht werden, erreicht die Bondierschicht eine der vorbestimmten Trennlinien, die zwischen den Bereichen verlaufen, nicht. Die Bondierschicht kann z.B. in punktartigen Segmenten oder in einem Gittermuster zwischen der Substratfläche oder dem Halbleitersubstrat und der Verbindungsfläche der Schicht ausgebildet werden.
  • (Andere Ausführungsformen)
  • Die vorliegende Erfindung wurde bisher in Zusammenhang mit bevorzugten Ausführungsformen hiervon und unter Bezugnahme auf die beigefügte Zeichnung beschrieben; es versteht sich jedoch, dass eine Vielzahl von Änderungen und Abwandlungen für den Fachmann auf diesem Gebiet möglich ist, auf welche hier noch teilweise eingegangen werden soll.
  • Beispielsweise können vertiefte Abschnitte in Dickenrichtung der Schicht 41 zurückspringend in der Verbindungsfläche 41a der Schicht 41 ausgebildet werden. In diesem Fall können die Bondierschicht 52 der ersten Ausführungsform, die Bondierschicht 53 der zweiten Ausführungsform oder die Bondierschicht 54 der dritten Ausführungsform in den vertieften Abschnitten angeordnet werden. Als ein Beispiel sind gemäß 10 vertiefte Abschnitte 41b entsprechend der Form der Bondierschicht 52 in der ersten Ausführungsform in der Verbindungsfläche 41a der Schicht 41 ausgebildet. Die vertieften Abschnitte 41b, welche im Wesentlichen rechteckförmig sind, sind in Dickenrichtung der Bondierschicht an Positionen entsprechend der Segmente der Bondierschicht 52 der ersten Ausführungsform ausgebildet. Die vertieften Abschnitte sind so gebildet, dass ihr Aufnahmevolumen größer als die Größe (Volumenmenge) eines jeden Segments der Bondierschicht 52 ist. Wenn die Bondierschicht 52 der ersten Ausführungsform in diesen vertieften Abschnitten 41b ausgebildet wird, ergeben sich unter anderem die folgenden Vorteile: Wenn die rückwärtige Fläche 21b des Halbleitersubstrats 21 mit der Verbindungsfläche 41a der Schicht 41 verbunden wird, ergeben sich nicht die Probleme, dass die Bondierschicht 52 aus den vertieften Abschnitten 41b austreten (überquellen) kann, nicht in Ebenenrichtung des Halbleitersubstrats 21 verlaufen kann und die vorbestimmten Trennlinien DL3 und DL4 erreichen kann.
  • Im Ergebnis unterbindet oder verhindert die Bondierschicht 52 das Dehnen der Schicht 41 in der Nähe der bestimmten Trennlinien DL3 oder DL4 nicht. Somit kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 wird verbessert. Weiterhin besteht keine Wahrscheinlichkeit, dass Pulver von der Bondierschicht 52, welche zusammen mit dem Dehnen der Schicht 41 gedehnt wird, in alle Richtungen wegfliegt und sich an den Halbleitervorrichtungen 24 anheftet, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Da weiterhin die Bondierschicht 52 nicht aus den vertieften Abschnitten 41b austritt, muss die Ausdehnung der Enden (Ränder oder Kanten) der Segmente der Bondierschicht 52 nicht berücksichtigt werden. Somit kann der Anheftbereich erhöht werden. Beispielsweise kann er auf einen Wert gleich dem Abstand zwischen vorbestimmten Trennlinien DL erhöht werden.
  • Alternativ können die vertieften Abschnitte 41b ähnlich zur Anordnung der Bondierschicht 53 ausgebildet werden, welche als Punktmuster vorliegt oder wie die Bondierschicht 54, die in Gitterform vorliegt und die Bondierschicht 53 oder die Bondierschicht 54 kann dann in diesen entsprechend angeordneten vertieften Abschnitten 41b ausgebildet werden.
  • Weiterhin können vertiefte Abschnitte, die in Dickenrichtung der Schicht 41 zurückspringen, in der Verbindungsfläche 41a der Schicht 41 ausgebildet werden, so dass, wenn die rückwärtige Fläche 21b des Halbleitersubstrats 21 und die Verbindungsfläche 41a der Schicht 41 miteinander verbunden werden, die Enden von Segmenten der Bondierschicht 52 in die vertieften Abschnitte gelangen und die Bondierschicht 52 die bestimmten Trennlinien DL nicht erreicht. Beispielsweise können vertiefte Abschnitte 41c in Bereichen ausgebildet werden, welche die Segmentränder oder Segmentkanten der Bondierschicht 52 bei der ersten Ausführungsform umgeben, wie in 11 gezeigt. Die vertieften Abschnitte 41c können als Vertiefungen oder Gräben ausgebildet werden, welche die Ränder der Segmente der Bondierschicht 52 gemäß der ersten Ausführungsform umgeben. Die vertieften Abschnitte 41c können so gebildet werden, dass ihre Aufnahmekapazität größer als die Menge der Segmente der Bondierschicht 52 ist, welche sich erweitern, wenn Druck aufgebracht wird. Wenn in diesem Fall die rückwärtige Fläche 21b des Halbleitersubstrats 21 mit der Verbindungsfläche 41a der Schicht 41 in Verbindung gebracht wird, ge langen, selbst wenn die Segmente der Bondierschicht 52 in Ebenenrichtung des Halbleitersubstrats 21 auseinander gedrückt werden, die weiter nach außen gelangenden Ränder der Segmente in die vertieften Abschnitte 41c und diese Ausdehnung wird somit von den vertieften Abschnitten 41c aufgenommen. Damit kann verhindert werden, dass die Bondierschicht 52 die bestimmten Trennlinien (hier: DL3 und DL4) erreicht.
  • Im Ergebnis kann die Bondierschicht 52 die Ausdehnung der Schicht im Nahbereich der Trennlinie DL3 oder DL4 nicht unterbinden oder behindern. Daher kann das Halbleitersubstrat 21 fehlerfrei in die Halbleiterchips 22 unterteilt werden und die Ausbeute an Halbleiterchips 22 wird verbessert. Weiterhin besteht keine Wahrscheinlichkeit, dass Pulver von der modifizierten Bondierschicht 52, welche zusammen mit dem Dehnen der Schicht 41 gedehnt wird, in alle Richtungen wegfliegt und sich an den Halbleitervorrichtungen 24 niederschlägt, wenn das Halbleitersubstrat 21 unterteilt wird.
  • Die vertieften Abschnitte können so gebildet werden, dass ihre Enden zwischen den Segmenträndern der Bondierschicht 52 und den bestimmten Trennlinien DL liegen.
  • Ähnlich zum Beispiel von 11 können vertiefte Abschnitte konzentrisch an den Umfangsabschnitten der Segmente der Bondierschicht 53 ausgebildet sein, die in Punktform vorliegt oder vertiefte Abschnitte können entlang der Umfangsabschnitte der Segmente der Bondierschicht 54 ausgebildet werden, die in Gitterform vorliegt.
  • Die Bondierschicht 52 oder 53 oder 54 kann an der rückwärtigen Fläche 21b des Halbleitersubstrats 21 ausgebildet sein. Mit diesem Aufbau kann die Bondierschicht 52 oder 53 oder 54 korrekt in einer Position relativ zu den bestimmten Trennlinien DL ausgebildet werden. Somit besteht keine Wahrscheinlichkeit, dass ein überflüssiger Abschnitt der Bondierschicht 52, 53 oder 54 aufgrund einer Fehlausrichtung oder Verschiebung sich auf einer der bestimmten Trennlinien DL befindet.
  • Die Bondierschicht 52 oder 53 oder 54 kann beispielsweise ein Band sein, beispielsweise ein doppelseitiges Klebeband, welches dann die Anheftung übernimmt.
  • Unter Druckeinwirkung dehnen sich Bänder nicht so stark aus wie ein Kleber. Daher kann die Positionsgenauigkeit im Vergleich zu Fällen verbessert werden, wo die Bondierschicht 52 oder 53 oder 54 aus einem Kleberfilm besteht. Im Ergebnis besteht auch keine Wahrscheinlichkeit, dass ein überflüssiger Teil der Bondierschicht 52, 53 oder 54 aufgrund einer Verschiebung der jeweiligen Bondierschicht 52, 53 oder 54 auf einer der bestimmten Trennlinien DL zu liegen kommt.
  • Die Bondierschicht 52, 53 oder 54 muss nicht innerhalb der Positionierlinie 51 zur Anordnung des Halbleitersubstrats 21 in Position auf der Schicht 41 gebildet werden. Die Bondierschicht kann auf der gesamten Fläche der Schicht 41 ausgebildet werden. Beispielsweise kann die Bondierschicht 53 auf der gesamten Fläche der Schicht 41 ausgebildet werden, wie in 12 gezeigt.
  • Bei diesem Aufbau können ein Halbleitersubstrat 21 mit einem Außenumfang P und ein anderes Halbleitersubstrat 21 mit einem Außenumfang Q unterschiedlich zum Außenumfang P mit Schichten 41 der gleichen Ausgestaltung verbunden werden. Das heißt, Halbleitersubstrate 21 mit unterschiedlichen äußeren Umfängen können mit Schichten 41 eines einzelnen Aufbaus in Verbindung gebracht werden. Daher ist es unnötig, bestimmte Schichten 41 mit einer Bondierschicht 53 separat bereitzustellen, welche auf die Abmessungen des jeweiligen Halbleitersubstrats 21 abgestimmt sind.
  • Das Halbleitersubstrat 21 muss mit der Mitte der Schicht 41 nicht in Verbindung gebracht werden. Es kann mit der Schicht 41 an jeder beliebigen Position in Verbindung gebracht oder hieran angeheftet werden, solange die bestimmten Trennlinien DL präzise relativ zu der Bondierschicht 53 positioniert werden, bevor das Halbleitersubstrat 21 angeheftet wird. Somit kann auch eine Mehrzahl von Halbleitersubstraten 21 mit einer Schicht 41 in Verbindung gebracht werden, und sie können entsprechend in Halbleiterchips durch einen einzelnen Trennvorgang unterteilt werden.
  • Auf ähnliche Weise kann die Bondierschicht 52 oder die Bondierschicht 54 auf der gesamten Fläche der Schicht 41 ausgebildet werden. Auch in diesen Fällen ergeben sich die obigen Auswirkungen und Vorteile.
  • Bei den obigen Ausführungsformen wird als Halbleitersubstrat 21 ein Halbleitersubstrat verwendet, welches nur aus Silizium besteht. Die Erfindung ist jedoch nicht auf diesen Aufbau beschränkt und kann auch beispielsweise bei einem Halbleitersubstrat 21 angewendet werden, welches einen Oxidfilm aus Siliziiumoxid aufweist, der auf der Substratfläche 21a ausgebildet ist oder bei einem SOI-Wafer (Silicon on Insulator).
  • Weiterhin kann die Erfindung bei einem Halbleitersubstrat angewendet werden, das aus einem zusammengesetzten Halbleiter besteht, beispielsweise GaAs oder SiC, oder bei einem Keramiksubstrat in Wafer-Form.
  • Die obigen und weitere Änderungen und Abwandlungen liegen im Rahmen der vorliegenden Erfindung, wie er durch die beiliegenden Ansprüche und deren Äquivalente definiert ist.

Claims (15)

  1. Ein Verbindungsverfahren zur Verbindung eines Halbleitersubstrats (21) und einer Schicht (41), wobei das Halbleitersubstrat an einer Verbindungsfläche (41a) der Schicht anheftbar und entlang vorbestimmter Trennlinien (VL, VL1–VL14) des Halbleitersubstrats unterteilbar ist, indem die Schicht gedehnt wird, um Halbleiterchips (22, 22a–22f) zu bilden, wobei das Verfahren aufweist: Ausbilden einer Bondierschicht (52, 53, 54) zum Anheften einer Substratfläche (21b) des Halbleitersubstrats und der Verbindungsfläche der Schicht aneinander in jeweils einem Bereich, der von den vorbestimmten Trennlinien eingefasst ist, wobei die Bondierschicht zwischen der Substratfläche und der Verbindungsfläche der Schicht ausgebildet wird, wobei weiterhin die Ausbildung der Bondierschicht so durchgeführt wird, dass, wenn die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht aneinander geheftet werden, die Bondierschicht keine der vorbestimmten Trennlinien erreicht, welche zwischen den Bereichen verlaufen.
  2. Ein Verbindungsverfahren zur Verbindung eines Halbleitersubstrats (21) und einer Schicht (41), wobei das Halbleitersubstrat an einer Verbindungsfläche (41a) der Schicht anheftbar und entlang vorbestimmter Trennlinien (VL, VL1–VL14) des Halbleitersubstrats unterteilbar ist, indem die Schicht gedehnt wird, um Halbleiterchips (22, 22a–22f) zu bilden, wobei das Verfahren aufweist: Ausbilden einer Bondierschicht (53) zum Anheften einer Substratfläche des Halbleitersubstrats und der Verbindungsfläche der Schicht aneinander, wobei die Bondierschicht in gepunkteten Segmenten ausgebildet wird, welche zwischen der Substratfläche des Halbleitersubstrats und der Verbindungsfläche der Schicht verteilt sind.
  3. Ein Verbindungsverfahren zur Verbindung eines Halbleitersubstrats (21) und einer Schicht (41), wobei das Halbleitersubstrat an einer Verbindungsfläche (41a) der Schicht anheftbar und entlang vorbestimmter Trennlinien (VL, VL1–VL14) des Halbleitersubstrats unterteilbar ist, indem die Schicht gedehnt wird, um Halbleiterchips (22, 22a–22f) zu bilden, wobei das Verfahren aufweist: Ausbilden einer Bondierschicht (54) zur Verbindung einer Substratfläche des Halbleitersubstrats und der Verbindungsfläche der Schicht miteinander in Gitterform mit einander schneidenden Streifen entlang der Verbindungsfläche der Schicht mit Ausnahme von Abschnitten, wo Streifen der Bondierschicht und irgendwelcher der vorbestimmten Trennlinien einander überschneiden.
  4. Das Verbindungsverfahren nach einem der Ansprüche 1 bis 3, wobei die Bondierschicht an der Verbindungsfläche der Schicht ausgebildet wird.
  5. Das Verbindungsverfahren nach einem der Ansprüche 1 bis 3, wobei die Bondierschicht auf der Substratfläche des Halbleitersubstrats ausgebildet wird.
  6. Das Verbindungsverfahren nach einem der Ansprüche 1 bis 5, wobei die Bondierschicht so gebildet wird, dass sie eine Mehrzahl von Verbindungsteilen (52, 53, 54) hat und wobei jedes der Verbindungsteile in einem vertieften Abschnitt (41b, 41c) ausgebildet wird, welche von der Verbindungsfläche der Schicht in Dickenrichtung des Halbleitersubstrates zurückspringen.
  7. Das Verbindungsverfahren nach Anspruch 6, wobei die vertieften Abschnitte so gebildet werden, dass die Bondierschicht keine der vorbestimmten Trennlinien erreicht, die zwischen den Bereichen verlaufen, wenn die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander verbunden werden.
  8. Das Verbindungsverfahren nach Anspruch 2, wobei die punktartigen Segmente in Linien parallel zu vorbestimmten Trennlinien angeordnet und von den vorbestimmten Trennlinien versetzt sind.
  9. Ein Herstellungsverfahren für Halbleiterchips, aufweisend: Ausbilden einer Bondierschicht (52, 53, 54) zum Verbinden einer Substratfläche (21b) eines Halbleitersubstrats 21 und einer Verbindungsfläche (41a) einer Schicht (41) miteinander an einer Mehrzahl von Positionen teilweise zwischen der Substratfläche und der Verbindungsfläche der Schicht; Bewegen eines Laserkopfs (31), der Laserlicht projiziert, entlang vorbestimmter Trennlinien zum Unterteilen des Halbleitersubstrates und Aufbringen des Laserlichts von einer Seite des Halbleitersubstrats her, so dass ein Lichtkonvergenzpunkt innerhalb des Halbleitersubstrates zu liegen kommt, um einen modifizierten Bereich (K) aufgrund einer Mulitphotonenabsorption an dem Lichtkonvergenzpunkt zu bilden; und Dehnen der Schicht und damit Unterteilen des Halbleitersubstrats entlang der vorbestimmten Trennlinien, wobei der modifizierte Bereich jeweils als Ausgangspunkt verwendet wird, um Halbleiterchips zu bilden, wobei wenigstens der Schritt des Ausbildens oder des Bewegens oder des Aufbringens so durchgeführt wird, dass der modifizierte Bereich mit Ausnahme irgendeiner der vorbestimmten Trennlinien gebildet wird.
  10. Das Herstellungsverfahren nach Anspruch 9, wobei das Halbleitersubstrat in Bereichen, wo die Bondierschicht auf den vorbestimmten Trennlinien ausgebildet ist, nicht mit Laserlicht bestrahlt wird.
  11. Das Herstellungsverfahren nach Anspruch 9 oder 10, wobei die Bondierschicht (52) in jedem Bereich gebildet wird, der von den vorbestimmten Trennlinien eingefasst ist und der zwischen der Substratfläche und der Verbindungsfläche der Schicht liegt und wobei die Ausbildung so durchgeführt wird, dass, wenn die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander verbunden werden, die Bondierschicht keine der vorbestimmten Trennlinien erreicht, die zwischen den Regionen verlaufen.
  12. Das Herstellungsverfahren nach Anspruch 9 oder 10, wobei die Bondierschicht (53) so ausgebildet wird, dass sie zwischen der Substratfläche des Halbleitersubstrats und der Verbindungsfläche der Schicht verteilte punktförmige Segmente bildet.
  13. Das Herstellungsverfahren nach 9 oder 10, wobei die Bondierschicht (54) in Gitterform miteinander schneidenden Streifen auf der Verbindungsfläche der Schicht mit Ausnahme von Abschnitten ausbildet, wo Streifen der Bondierschicht und irgendwelche der vorbestimmten Trennlinien einander überlappen.
  14. Das Herstellungsverfahren nach einem der Ansprüche 9–13, weiterhin aufweisend: Bilden von vertieften Abschnitten (41b, 41c) die von der Verbindungsfläche der Schicht in Dickenrichtung des Halbleitersubstrats zurückspringen; wobei die Bondierschicht so ausgebildet wird, dass sie eine Mehrzahl von Bondierteilen hat und wobei die Bondierteile jeweils in den vertieften Abschnitten ausgebildet werden.
  15. Das Herstellungsverfahren nach Anspruch 14, wobei die vertieften Abschnitte so gebildet werden, dass die Bondierschicht keine der vorbestimmten Trennlinien erreicht, wenn die Substratfläche des Halbleitersubstrats und die Verbindungsfläche der Schicht miteinander verbunden werden.
DE102006053958A 2005-11-16 2006-11-15 Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon Expired - Fee Related DE102006053958B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-331212 2005-11-16
JP2005331212 2005-11-16
JP2006246772A JP4830740B2 (ja) 2005-11-16 2006-09-12 半導体チップの製造方法
JP2006-246772 2006-09-12

Publications (2)

Publication Number Publication Date
DE102006053958A1 true DE102006053958A1 (de) 2007-05-31
DE102006053958B4 DE102006053958B4 (de) 2012-08-30

Family

ID=38037937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006053958A Expired - Fee Related DE102006053958B4 (de) 2005-11-16 2006-11-15 Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon

Country Status (3)

Country Link
US (1) US7838396B2 (de)
JP (1) JP4830740B2 (de)
DE (1) DE102006053958B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023664B2 (ja) * 2006-03-16 2012-09-12 日立化成工業株式会社 半導体装置の製造方法
JP5423563B2 (ja) * 2010-04-23 2014-02-19 デクセリアルズ株式会社 半導体チップの製造方法
JP2014033177A (ja) * 2012-07-12 2014-02-20 Denso Corp 半導体装置の製造方法
JP5720748B2 (ja) * 2013-09-19 2015-05-20 デクセリアルズ株式会社 半導体チップの製造方法
WO2015098595A1 (ja) * 2013-12-27 2015-07-02 旭硝子株式会社 脆性板の加工方法、および脆性板の加工装置
JP6306362B2 (ja) * 2014-02-13 2018-04-04 リンテック株式会社 伸長可能シートおよび積層チップの製造方法
US20220181210A1 (en) * 2019-03-12 2022-06-09 The Regents Of The University Of California Method for removing a bar of one or more devices using supporting plates
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169045A (ja) * 1989-11-28 1991-07-22 Nec Corp ダイシング用粘着テープ
JPH05179211A (ja) * 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
JP2003218191A (ja) 2002-01-18 2003-07-31 Fujitsu Ltd 保護テープ及びその剥離方法
KR100749972B1 (ko) * 2002-03-12 2007-08-16 하마마츠 포토닉스 가부시키가이샤 가공 대상물 절단 방법
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP4666887B2 (ja) * 2003-03-03 2011-04-06 日立化成工業株式会社 接着シート及び接着剤つき半導体チップの製造方法
JP2004349456A (ja) 2003-05-22 2004-12-09 Tokyo Seimitsu Co Ltd エキスパンド治具
JP2005255909A (ja) * 2004-03-12 2005-09-22 Hitachi Chem Co Ltd 接着シート及びそれを用いた半導体装置の製造方法、並びに半導体装置
US20050224959A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
JP4901117B2 (ja) * 2005-03-04 2012-03-21 株式会社東芝 半導体発光素子及び半導体発光素子の製造方法
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods

Also Published As

Publication number Publication date
JP4830740B2 (ja) 2011-12-07
DE102006053958B4 (de) 2012-08-30
US7838396B2 (en) 2010-11-23
US20070111483A1 (en) 2007-05-17
JP2007165841A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
DE102006053958B4 (de) Verbindungsverfahren für ein Halbleitersubstrat und eine Schicht, sowie Herstellungsverfahren von Halbleiterchips unter Verwendung hiervon
DE102004024643B4 (de) Werkstückteilungsverfahren unter Verwendung eines Laserstrahls
DE10030871C2 (de) Tintenstrahlaufzeichnungskopf
DE69938431T2 (de) Herstellungsverfahren für ein mehrschichtiges piezoelektrisches bauteil sowie für eine zweidimensional angeordnete bauelement-packungsstruktur
DE102006019709A1 (de) Verfahren und Vorrichtung zum Zerschneiden von Wafern
EP1747706B1 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE602005005757T2 (de) Tintenstrahlkopf
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE102010002344A1 (de) Abscheidungsmaske
DE102015100863B4 (de) Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
EP3539160A1 (de) Einkapselungsfolie für ein photovoltaikmodul in schindelbauweise
DE102013103580A1 (de) Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112014001051B4 (de) Solarzellenmodul-Fertigungsverfahren
DE102008041061A1 (de) Piezoelektrisches Schichtelement
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
CH680890A5 (de)
DE69930946T2 (de) Thermokopf, thermokopfeinheit und herstellungsverfahren dafür
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
WO2012052271A1 (de) Verfahren zur herstellung eines konversionsplättchens und konversionsplättchen
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE112018003861T5 (de) Schichtelement-herstellungsverfahren
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102018130936A1 (de) Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
DE102004015091B4 (de) Flächenhafter Verdrahtungsträger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20121201

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee